CN109860307A - 一种晶体管及其制备方法、显示基板和显示装置 - Google Patents
一种晶体管及其制备方法、显示基板和显示装置 Download PDFInfo
- Publication number
- CN109860307A CN109860307A CN201910142849.5A CN201910142849A CN109860307A CN 109860307 A CN109860307 A CN 109860307A CN 201910142849 A CN201910142849 A CN 201910142849A CN 109860307 A CN109860307 A CN 109860307A
- Authority
- CN
- China
- Prior art keywords
- area
- active layer
- transistor
- underlying structure
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 23
- 239000004020 conductor Substances 0.000 claims abstract description 35
- 239000000463 material Substances 0.000 claims abstract description 30
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 239000010408 film Substances 0.000 claims description 38
- 239000000758 substrate Substances 0.000 claims description 30
- 238000000034 method Methods 0.000 claims description 23
- 239000010409 thin film Substances 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 6
- 238000011161 development Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 239000011521 glass Substances 0.000 claims description 3
- 239000001307 helium Substances 0.000 claims description 3
- 229910052734 helium Inorganic materials 0.000 claims description 3
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 239000007769 metal material Substances 0.000 claims description 3
- 230000000694 effects Effects 0.000 abstract description 11
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 239000013078 crystal Substances 0.000 description 9
- 239000000615 nonconductor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000000151 deposition Methods 0.000 description 5
- 229920001621 AMOLED Polymers 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000002708 enhancing effect Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 229910003978 SiClx Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000001755 magnetron sputter deposition Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种晶体管及其制备方法、显示基板和显示装置。该晶体管包括基底结构和设置在其上的栅极、源极、漏极和有源层，栅极、源极和漏极均位于有源层背离基底结构的一侧，有源层包括对应栅极在基底结构上的正投影区域的第一区和位于正投影区域以外的第二区，第二区为导体化的半导体材料，基底结构的对应与第一区接触的表面和对应与第二区接触的表面不在同一平面。该晶体管通过基底结构的对应与第一区接触的表面和对应与第二区接触的表面不在同一平面，使有源层的第一区和第二区之间形成高度差，使导体化中有源层材料从第二区向第一区扩散的路径加长，且使有源层材料扩散需要更大的能量，从而改善了短沟道效应导致的晶体管阈值电压均匀性不好。
Description
技术领域
本发明涉及显示技术领域，具体地，涉及一种晶体管及其制备方法、显示基板和显示装置。
背景技术
目前AMOLED产品正向着高清、大尺寸和高刷新频率发展。这就对AMOLED驱动电路的薄膜晶体管(TFT)有了更高的要求。由于顶栅型(Top Gate)氧化物半导体晶体管能够有效降低寄生电容，刷新频率更好；且其沟道更短，尺寸更小，更能满足AMOLED发展的需要，故顶栅型氧化物半导体晶体管是未来研发的一个重点方向。
但顶栅型氧化物半导体晶体管的短沟道效应会使晶体管阈值电压的均匀性受到一定的影响。尤其是在晶体管有源层的导体化过程中，有源层中的氧化物半导体材料会向沟道内扩散，以致晶体管的有效沟道长度进一步缩短，继而进一步加重了晶体管短沟道效应对其阈值电压均匀性的影响。
发明内容
本发明针对现有技术中存在的上述技术问题，提供一种晶体管及其制备方法、显示基板和显示装置。该晶体管中，基底结构的对应与第一区接触的表面和基底结构的对应与第二区接触的表面不在同一平面，从而使有源层的第一区和第二区之间形成高度差，以便在第二区导体化的过程中，使有源层材料从第二区向第一区扩散的路径加长，且使有源层材料扩散需要更大的能量，进而改善了短沟道效应使晶体管阈值电压均匀性不好所导致的晶体管不良。
本发明提供一种晶体管，包括基底结构和设置在所述基底结构上的栅极、源极、漏极和有源层，所述栅极、所述源极和所述漏极均位于所述有源层背离所述基底结构的一侧，所述有源层包括对应所述栅极在所述基底结构上的正投影区域的第一区和位于所述正投影区域以外的第二区，所述第二区为导体化的半导体材料，所述基底结构的对应与所述第一区接触的表面和所述基底结构的对应与所述第二区接触的表面不在同一平面。
优选地，所述基底结构包括一个或多个子膜层，其中有至少一个所述子膜层的对应所述第一区的厚度大于其对应所述第二区的厚度。
优选地，所述基底结构包括三个所述子膜层，三个所述子膜层分别为缓冲层、遮光层和基底，所述缓冲层、所述遮光层和所述基底依次远离所述有源层排布；
所述遮光层的对应所述第一区的厚度大于其对应所述第二区的厚度；
和/或，所述缓冲层的对应所述第一区的厚度大于其对应所述第二区的厚度；
和/或，所述基底的对应所述第一区的厚度大于其对应所述第二区的厚度。
优选地，所述遮光层采用遮光金属材料。
优选地，所述基底结构包括一个所述子膜层，所述子膜层为基底，所述基底的对应所述第一区的厚度大于其对应所述第二区的厚度。
优选地，所述基底结构包括基底和叠置于所述基底的靠近所述有源层一侧的一个或多个子膜层，其中有至少一个所述子膜层只对应设置于所述第一区。
优选地，所述基底采用玻璃材质。
优选地，所述栅极与所述有源层之间设置有第一绝缘层；
所述源极和所述漏极位于所述栅极背离所述有源层的一侧，所述源极和所述漏极同层设置，且所述源极和所述漏极与所述栅极之间设置有第二绝缘层。
优选地，所述有源层采用氧化物半导体材料。
本发明还提供一种显示基板，其特征在于，包括上述晶体管。
本发明还提供一种显示装置，包括上述显示基板。
本发明还提供一种上述晶体管的制备方法，包括形成基底结构、栅极、源极、漏极和有源层，形成所述有源层包括对所述有源层的第二区进行导体化，形成所述基底结构包括使所述基底结构的对应与所述有源层第一区接触的表面和所述基底结构的对应与所述第二区接触的表面不在同一平面。
优选地，所述晶体管为权利要求3所述的晶体管，形成所述基底结构包括：
采用半色调掩膜工艺形成对应所述第一区和所述第二区厚度不同的遮光层；
和/或，采用半色调掩膜工艺形成对应所述第一区和所述第二区厚度不同的缓冲层；
和/或，采用半色调掩膜工艺形成对应所述第一区和所述第二区厚度不同的基底。
优选地，所述晶体管为权利要求9所述的晶体管，形成所述有源层包括：
在所述基底结构上沉积氧化物半导体薄膜；
通过曝光、显影、刻蚀工艺对所述氧化物半导体薄膜进行图形化，以形成所述有源层的图形；
在完成上述步骤的所述基底结构上形成第一绝缘层和所述栅极的图形；
采用氦气对所述有源层的图形的所述第二区进行轰击，以使所述第二区导体化。
本发明的有益效果：本发明所提供的晶体管，通过使基底结构的对应与第一区接触的表面和基底结构的对应与第二区接触的表面不在同一平面，能使有源层的第一区和第二区之间形成高度差，以便在第二区导体化的过程中，使有源层材料从第二区向第一区扩散的路径加长，且使有源层材料扩散需要更大的能量，从而在第二区的导体化过程中，使有源层材料基本不会向第一区内扩散，进而使第二区的导体化过程基本不会缩短第一区的长度，即导体化过程中基本不会缩短晶体管的有效沟道长度，最终大大降低了第二区导体化过程中对第一区的影响，改善了短沟道效应使晶体管阈值电压均匀性不好所导致的晶体管不良。
本发明所提供的显示基板，通过采用上述晶体管，提升了该显示基板的显示品质。
本发明所提供的显示装置，通过采用上述显示基板，提升了该显示装置的显示质量。
附图说明
图1为顶栅型氧化物半导体晶体管在有源层导体化过程中其有效沟道长度缩短的原理示意图；
图2为现有顶栅型氧化物半导体晶体管的结构剖视图；
图3为本发明实施例中顶栅型氧化物半导体晶体管的结构剖视图；
图4和图5为本发明实施例中晶体管制备方法步骤101中制备遮光层的示意图；
图6为本发明实施例中晶体管制备方法步骤102的制备示意图；
图7为本发明实施例中晶体管制备方法步骤103的制备示意图；
图8为本发明实施例中晶体管制备方法步骤104的制备示意图；
图9为本发明实施例中晶体管制备方法步骤105的制备示意图；
图10为本发明实施例中晶体管制备方法步骤106的制备示意图；
图11为本发明实施例中晶体管制备方法步骤107的制备示意图；
图12为本发明实施例中晶体管制备方法步骤108的制备示意图。
其中的附图标记说明：
1.基底结构；11.缓冲层；12.遮光层；120.金属薄膜；13.基底；2.栅极；3.源极；4.漏极；5.有源层；50.氧化物半导体薄膜；51.第一区；52.第二区；6.第一绝缘层；60.第一绝缘层膜；7.第二绝缘层；8.导体化区域；9.非导体化区域。
具体实施方式
为使本领域的技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明所提供的一种晶体管及其制备方法、显示基板和显示装置作进一步详细描述。
由于顶栅型氧化物半导体晶体管的沟道更短，其阈值电压的均匀性会受到其短沟道效应的影响。尤其是在晶体管氧化物半导体材料(例如：IGZO)有源层的导体化过程中，有源层相对两侧的导体化区域会对中间非导体化区域(有效沟道区域)产生一定的影响，如导体化过程中，如图1所示，有源层5相对两侧的导体化区域8中的氧化物半导体材料会向中间非导体化区域9(有效沟道区域)扩散，使晶体管的中间非导体化区域9的有效长度缩短，以致晶体管的有效沟道长度(Effective Ch.length)均匀性受到影响。如晶体管有源层5的总体长度(即沟道长度Ch.length)与有效沟道长度(Effective Ch.Length)(即有效沟道区域的长度)有如下关系：Ch.Length＝Effective Ch.Length+2△L。其中△L为有源层5相对两侧的导体化区域8导体化过程中侵入到其中间非导体化区域9的长度；△L越长，则有效沟道长度越短，如此会导致晶体管阈值电压的均匀性进一步变差。
为了确保晶体管的有效沟道长度(Effective Ch.length)，以进一步改善晶体管阈值电压的均匀性，需要降低有源层5导体化过程中对其中间非导体化区域9的影响。现有的顶栅型氧化物半导体晶体管的结构如图2所示，由于有源层5的两侧导体化区域8和中间非导体化区域9位于同一个平面上，在进行后续的有源层5导体化时，导体化过程中有源层材料向中间非导体化区域9内扩散是在同一平面上进行的，这对中间非导体化区域9的影响会非常大，且这种结构的晶体管非常容易受到其短沟道效应的影响。
本发明实施例提供一种晶体管，如图3所示，包括基底结构1和设置在基底结构1上的栅极2、源极3、漏极4和有源层5，栅极2、源极3和漏极4均位于有源层5背离基底结构1的一侧，有源层5包括对应栅极2在基底结构1上的正投影区域的第一区51和位于正投影区域以外的第二区52，第二区52为导体化的半导体材料，基底结构1的对应与第一区51接触的表面和基底结构1的对应与第二区52接触的表面不在同一平面。
通过使基底结构1的对应与第一区51接触的表面和基底结构1的对应与第二区52接触的表面不在同一平面，能使有源层5的第一区51和第二区52之间形成高度差(即第一区51和第二区52不在同一个平面上)，以便在第二区52导体化的过程中，使有源层材料从第二区52向第一区51扩散的路径加长，且使有源层材料扩散需要更大的能量，从而在第二区52的导体化过程中，使有源层材料基本不会向第一区51内扩散，进而使第二区52的导体化过程基本不会缩短第一区51的长度，即导体化过程中基本不会缩短晶体管的有效沟道长度，最终大大降低了第二区52导体化过程中对第一区51的影响，改善了短沟道效应使晶体管阈值电压均匀性不好所导致的晶体管不良。
本实施例中，基底结构1的背离有源层5一面为平面；基底结构1包括多个子膜层，其中有至少一个子膜层的对应第一区51的厚度大于其对应第二区52的厚度。
优选的，基底结构1包括三个子膜层，三个子膜层分别为缓冲层11、遮光层12和基底13，缓冲层11、遮光层12和基底13依次远离有源层5排布；遮光层12的对应第一区51的厚度大于其对应第二区52的厚度；和/或，缓冲层11的对应第一区51的厚度大于其对应第二区52的厚度；和/或，基底13的对应第一区51的厚度大于其对应第二区52的厚度。即三个子膜层中至少有一个子膜层的厚度不均匀，且其对应第一区51的厚度大于其对应第二区52的厚度，如此均能使有源层5的第一区51和第二区52之间形成高度差。
本实施例中，缓冲层11和基底13的厚度均匀，遮光层12的对应第一区51的厚度大于其对应第二区52的厚度。即通过设置对应第一区51和第二区52厚度不同遮光层12，能使有源层5的第一区51和第二区52之间形成高度差。
本实施例中，遮光层12采用遮光金属材料。遮光层12的设置，能够改善或避免晶体管阈值电压的漂移，从而改善晶体管阈值电压的均匀性。
需要说明的是，遮光层12也可以仅对应第一区51设置，而在对应第二区52的区域不设置遮光层12，如此同样能使有源层5的第一区51和第二区52之间形成高度差。
其中，基底13采用玻璃材质。栅极2与有源层5之间设置有第一绝缘层6；源极3和漏极4位于栅极2背离有源层5的一侧，源极3和漏极4同层设置，且源极3和漏极4与栅极2之间设置有第二绝缘层7。有源层5采用氧化物半导体材料。氧化物半导体材料的有源层5在制备时需要进行导体化。
另外需要说明的是，本实施例中为了使基底结构1的对应与第一区51接触的表面和基底结构1的对应与第二区52接触的表面不在同一平面，也可以通过在基底结构1中对应第一区51设置凹陷实现，如通过半色调掩膜工艺使基底结构1的任一子膜层对应第一区51的厚度小于其对应第二区52的厚度，同样能在第二区52导体化的过程中，使有源层材料从第二区52向第一区51扩散的路径加长，且使有源层材料扩散需要更大的能量，从而改善短沟道效应使晶体管阈值电压均匀性不好所导致的晶体管不良。
基于晶体管的上述结构，本实施例还提供一种该晶体管的制备方法，包括形成基底结构、栅极、源极、漏极和有源层，形成有源层包括对有源层的第二区进行导体化，形成基底结构包括使基底结构的对应与有源层第一区接触的表面和基底结构的对应与第二区接触的表面不在同一平面。
其中，形成基底结构包括：采用半色调掩膜工艺形成对应第一区和第二区厚度不同的遮光层；和/或，采用半色调掩膜工艺形成对应第一区和第二区厚度不同的缓冲层；和/或，采用半色调掩膜工艺形成对应第一区和第二区厚度不同的基底。
本实施例中，形成基底结构具体为：采用半色调掩膜工艺形成对应第一区和第二区厚度不同的遮光层。
形成有源层包括：
在基底结构上沉积氧化物半导体薄膜；
通过曝光、显影、刻蚀工艺对氧化物半导体薄膜进行图形化，以形成有源层的图形；
在完成上述步骤的基底结构上形成第一绝缘层和栅极的图形；
采用氦气对有源层的图形的第二区进行轰击，以使第二区导体化。
本实施例中，如图4-图12所示，晶体管的制备方法具体包括：步骤101：采用磁控溅射设备在基底上沉积一层金属薄膜120(例如：Mo、Al等)，并且采用半色调掩膜工艺，将沉积的金属薄膜图形化作为遮光层12(如图4和图5所示)。
步骤102：采用等离子体增强化学气相沉积法(PECVD)沉积一层绝缘薄膜(例如：氧化硅、氮化硅等)作为缓冲层11(如图6所示)。
步骤103：在缓冲层11上沉积氧化物半导体薄膜50(例如IGZO或ITZO等)，对氧化物半导体薄膜50进行图形化(如图7所示)。
步骤104：在氧化物半导体薄膜50上采用等离子体增强化学气相沉积法(PECVD)沉积一层绝缘薄膜(例如：氧化硅、氮化硅等)作为第一绝缘层膜60(如图8所示)。
步骤105：采用磁控溅射设备在第一绝缘层膜60上沉积一层金属薄膜(例如：Cu、Al等),并且图形化作为栅极2(如图9所示)。
步骤106：采用干刻对第一绝缘层膜进行图形化，形成第一绝缘层6；接着对氧化物半导体薄膜50进行导体化，形成有源层5(如图10所示)。
步骤107：采用等离子体增强化学气相沉积法(PECVD)沉积一层绝缘薄膜(例如：氧化硅、氮化硅等)并图形化，作为第二绝缘层7(如图11所示)。
步骤108：通过磁控溅射设备沉积一层金属薄膜(例如：Cu、Al等)并且图形化作为源极3和漏极4(如图12所示)。
本发明实施例还提供一种晶体管，与上述实施例不同的是，基底结构包括一个子膜层，子膜层为基底，基底的对应第一区的厚度大于其对应第二区的厚度。
本实施例中晶体管的其他结构与上述实施例相同，此处不再赘述。
相应地，本实施例中晶体管的制备方法中形成基底结构包括采用半色调掩膜工艺形成对应第一区和第二区厚度不同的基底。
本实施例中晶体管的制备方法中的其他步骤与上述实施例中相同，此处不再赘述。
本发明实施例还提供一种晶体管，与上述实施例不同的是，基底结构包括基底和叠置于基底的靠近有源层一侧的一个或多个子膜层，其中有至少一个子膜层只对应设置于第一区。
如此设置，同样能使有源层的第一区和第二区之间形成高度差。
本实施例中晶体管的其他结构及其制备方法与上述第一实施例中相同，此处不再赘述。
本发明所提供的晶体管，通过使基底结构的对应与第一区接触的表面和基底结构的对应与第二区接触的表面不在同一平面，能使有源层的第一区和第二区之间形成高度差，以便在第二区导体化的过程中，使有源层材料从第二区向第一区扩散的路径加长，且使有源层材料扩散需要更大的能量，从而在第二区的导体化过程中，使有源层材料基本不会向第一区内扩散，进而使第二区的导体化过程基本不会缩短第一区的长度，即导体化过程中基本不会缩短晶体管的有效沟道长度，最终大大降低了第二区导体化过程中对第一区的影响，改善了短沟道效应使晶体管阈值电压均匀性不好所导致的晶体管不良。
本发明还提供一种显示基板，包括上述任一实施例中的晶体管。
通过采用上述任一实施例中的晶体管，提升了该显示基板的显示品质。
本发明还提供一种显示装置，包括上述显示基板。
通过采用上述显示基板，提升了该显示装置的显示质量。
本发明所提供的显示装置可以为LCD面板、LCD电视、OLED面板、OLED电视、显示器、手机、导航仪等任何具有显示功能的产品或部件，也可以为上述具有显示功能的产品或部件的半成品件。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (14)
1.一种晶体管，包括基底结构和设置在所述基底结构上的栅极、源极、漏极和有源层，所述栅极、所述源极和所述漏极均位于所述有源层背离所述基底结构的一侧，所述有源层包括对应所述栅极在所述基底结构上的正投影区域的第一区和位于所述正投影区域以外的第二区，所述第二区为导体化的半导体材料，其特征在于，所述基底结构的对应与所述第一区接触的表面和所述基底结构的对应与所述第二区接触的表面不在同一平面。
2.根据权利要求1所述的晶体管，其特征在于，所述基底结构包括一个或多个子膜层，其中有至少一个所述子膜层的对应所述第一区的厚度大于其对应所述第二区的厚度。
3.根据权利要求2所述的晶体管，其特征在于，所述基底结构包括三个所述子膜层，三个所述子膜层分别为缓冲层、遮光层和基底，所述缓冲层、所述遮光层和所述基底依次远离所述有源层排布；
所述遮光层的对应所述第一区的厚度大于其对应所述第二区的厚度；
和/或，所述缓冲层的对应所述第一区的厚度大于其对应所述第二区的厚度；
和/或，所述基底的对应所述第一区的厚度大于其对应所述第二区的厚度。
4.根据权利要求3所述的晶体管，其特征在于，所述遮光层采用遮光金属材料。
5.根据权利要求2所述的晶体管，其特征在于，所述基底结构包括一个所述子膜层，所述子膜层为基底，所述基底的对应所述第一区的厚度大于其对应所述第二区的厚度。
6.根据权利要求1所述的晶体管，其特征在于，所述基底结构包括基底和叠置于所述基底的靠近所述有源层一侧的一个或多个子膜层，其中有至少一个所述子膜层只对应设置于所述第一区。
7.根据权利要求3、5或6所述的晶体管，其特征在于，所述基底采用玻璃材质。
8.根据权利要求1-6任意一项所述的晶体管，其特征在于，所述栅极与所述有源层之间设置有第一绝缘层；
所述源极和所述漏极位于所述栅极背离所述有源层的一侧，所述源极和所述漏极同层设置，且所述源极和所述漏极与所述栅极之间设置有第二绝缘层。
9.根据权利要求8所述的晶体管，其特征在于，所述有源层采用氧化物半导体材料。
10.一种显示基板，其特征在于，包括权利要求1-9任意一项所述的晶体管。
11.一种显示装置，其特征在于，包括权利要求10所述的显示基板。
12.一种如权利要求1-9任意一项所述的晶体管的制备方法，其特征在于，包括形成基底结构、栅极、源极、漏极和有源层，形成所述有源层包括对所述有源层的第二区进行导体化，形成所述基底结构包括使所述基底结构的对应与所述有源层第一区接触的表面和所述基底结构的对应与所述第二区接触的表面不在同一平面。
13.根据权利要求12所述的晶体管的制备方法，其特征在于，所述晶体管为权利要求3所述的晶体管，形成所述基底结构包括：
采用半色调掩膜工艺形成对应所述第一区和所述第二区厚度不同的遮光层；
和/或，采用半色调掩膜工艺形成对应所述第一区和所述第二区厚度不同的缓冲层；
和/或，采用半色调掩膜工艺形成对应所述第一区和所述第二区厚度不同的基底。
14.根据权利要求12所述的晶体管的制备方法，其特征在于，所述晶体管为权利要求9所述的晶体管，形成所述有源层包括：
在所述基底结构上沉积氧化物半导体薄膜；
通过曝光、显影、刻蚀工艺对所述氧化物半导体薄膜进行图形化，以形成所述有源层的图形；
在完成上述步骤的所述基底结构上形成第一绝缘层和所述栅极的图形；
采用氦气对所述有源层的图形的所述第二区进行轰击，以使所述第二区导体化。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910142849.5A CN109860307A (zh) | 2019-02-26 | 2019-02-26 | 一种晶体管及其制备方法、显示基板和显示装置 |
| US16/706,160 US11309428B2 (en) | 2019-02-26 | 2019-12-06 | Transistor and manufacturing method thereof, display substrate and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910142849.5A CN109860307A (zh) | 2019-02-26 | 2019-02-26 | 一种晶体管及其制备方法、显示基板和显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN109860307A true CN109860307A (zh) | 2019-06-07 |
Family
ID=66898992
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910142849.5A Pending CN109860307A (zh) | 2019-02-26 | 2019-02-26 | 一种晶体管及其制备方法、显示基板和显示装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US11309428B2 (zh) |
| CN (1) | CN109860307A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110289307A (zh) * | 2019-06-27 | 2019-09-27 | 京东方科技集团股份有限公司 | 薄膜晶体管驱动背板及其制备方法、显示面板 |
| WO2021203473A1 (zh) * | 2020-04-08 | 2021-10-14 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110085165B (zh) * | 2019-06-18 | 2020-12-11 | 京东方科技集团股份有限公司 | 一种像素电路、显示面板和显示装置 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0377084A1 (en) * | 1988-10-03 | 1990-07-11 | Kabushiki Kaisha Toshiba | Field effect transistor on an insulator and method of manufacturing same |
| KR20070040128A (ko) * | 2005-10-11 | 2007-04-16 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| CN108258021A (zh) * | 2018-01-22 | 2018-07-06 | 京东方科技集团股份有限公司 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN109300990A (zh) * | 2018-09-29 | 2019-02-01 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、阵列基板、显示面板和显示装置 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5465311B2 (ja) * | 2012-02-09 | 2014-04-09 | エルジー ディスプレイ カンパニー リミテッド | 有機発光表示装置及びその製造方法 |
| JP2015115469A (ja) * | 2013-12-12 | 2015-06-22 | ソニー株式会社 | 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法 |
| JP6850096B2 (ja) * | 2015-09-24 | 2021-03-31 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法及び電子機器の作製方法 |
| KR102586938B1 (ko) * | 2016-09-05 | 2023-10-10 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그 제조 방법 |
-
2019
- 2019-02-26 CN CN201910142849.5A patent/CN109860307A/zh active Pending
- 2019-12-06 US US16/706,160 patent/US11309428B2/en active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0377084A1 (en) * | 1988-10-03 | 1990-07-11 | Kabushiki Kaisha Toshiba | Field effect transistor on an insulator and method of manufacturing same |
| KR20070040128A (ko) * | 2005-10-11 | 2007-04-16 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
| CN108258021A (zh) * | 2018-01-22 | 2018-07-06 | 京东方科技集团股份有限公司 | 薄膜晶体管、其制备方法、阵列基板及显示装置 |
| CN109300990A (zh) * | 2018-09-29 | 2019-02-01 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管及制备方法、阵列基板、显示面板和显示装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110289307A (zh) * | 2019-06-27 | 2019-09-27 | 京东方科技集团股份有限公司 | 薄膜晶体管驱动背板及其制备方法、显示面板 |
| WO2021203473A1 (zh) * | 2020-04-08 | 2021-10-14 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US11309428B2 (en) | 2022-04-19 |
| US20200273995A1 (en) | 2020-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109860307A (zh) | 一种晶体管及其制备方法、显示基板和显示装置 | |
| CN108417580B (zh) | 阵列基板及其制作方法和显示面板 | |
| CN106024909A (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| US10290663B2 (en) | Manufacturing method of thin film transistor and manufacturing method of array substrate | |
| TWI622173B (zh) | Field effect tube and manufacturing method thereof | |
| WO2020215603A1 (zh) | Oled显示面板及其制备方法 | |
| CN108198825A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN109920856B (zh) | 薄膜晶体管及其制造方法、阵列基板和显示装置 | |
| WO2020215602A1 (zh) | Oled显示面板的制备方法及oled显示面板 | |
| CN105932067A (zh) | 一种顶栅型薄膜晶体管、制备方法、阵列基板及显示面板 | |
| CN106449667A (zh) | 阵列基板及其制作方法、显示装置 | |
| WO2020062483A1 (zh) | 薄膜晶体管阵列基板及其制造方法、显示面板 | |
| CN109686794A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| US9240424B2 (en) | Thin film transistor array substrate and producing method thereof | |
| WO2017156885A1 (zh) | 薄膜晶体管、阵列基板及其制作和驱动方法、显示装置 | |
| CN105720012A (zh) | 双栅极tft阵列基板及制作方法 | |
| US9761725B2 (en) | Thin film transistor display device with zinc nitride ohmic contact layer | |
| CN109712992A (zh) | 阵列基板及其制作方法、显示装置 | |
| US9985116B2 (en) | Method for processing polysilicon thin film and method for fabricating thin film transistor | |
| US10170569B2 (en) | Thin film transistor fabrication utlizing an interface layer on a metal electrode layer | |
| CN104617151B (zh) | 低温多晶硅薄膜晶体管及制作方法、阵列基板及显示装置 | |
| CN109148598B (zh) | 薄膜晶体管及其制备方法 | |
| CN110224031A (zh) | 改善金属氧化物tft特性的结构与其制作方法 | |
| CN109103105A (zh) | 薄膜晶体管及其制备方法、显示装置 | |
| CN108615735A (zh) | 一种阵列基板、显示装置及阵列基板的制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190607 |