JP2015115469A - 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法 - Google Patents

薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法 Download PDF

Info

Publication number
JP2015115469A
JP2015115469A JP2013256582A JP2013256582A JP2015115469A JP 2015115469 A JP2015115469 A JP 2015115469A JP 2013256582 A JP2013256582 A JP 2013256582A JP 2013256582 A JP2013256582 A JP 2013256582A JP 2015115469 A JP2015115469 A JP 2015115469A
Authority
JP
Japan
Prior art keywords
region
gate electrode
semiconductor layer
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013256582A
Other languages
English (en)
Inventor
亮子 本庄
ryoko Honjo
亮子 本庄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2013256582A priority Critical patent/JP2015115469A/ja
Priority to US14/528,620 priority patent/US10014324B2/en
Publication of JP2015115469A publication Critical patent/JP2015115469A/ja
Priority to US16/006,759 priority patent/US10707235B2/en
Priority to US16/878,031 priority patent/US11637128B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L2029/42388—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor characterised by the shape of the insulating material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

【課題】半導体層内の局所的な電界集中を緩和することが可能な薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法を提供する。
【解決手段】上面に第１領域およびそれ以外の第２領域を有する基材と、前記基材の第１領域に設けられたゲート電極と、前記ゲート電極の表面と前記基材の第２領域とに設けられたゲート絶縁膜と、前記ゲート絶縁膜の表面に設けられた半導体層とを有し、前記半導体層は、第３領域およびそれ以外の第４領域を有し、前記第３領域では、前記半導体層と前記ゲート電極とが最短距離で対向しており、前記第４領域では、前記半導体層から前記ゲート電極までの距離が前記最短距離よりも大きく、前記第３領域と前記第４領域との境界位置において前記半導体層が直線形状または略直線形状をなしている薄膜トランジスタ。
【選択図】図１

Description

本開示は、バックゲートを有する薄膜トランジスタ（以下ボトムゲート型ＴＦＴ（Thin Film Transistor）と記す）、この薄膜トランジスタを有する表示装置、この表示装置を備えた電子機器、およびこの薄膜トランジスタの製造方法に関する。
薄膜トランジスタは、有機ＥＬ（Electroluminescence）または液晶などの表示装置を制御する半導体素子として用いられている。表示装置を制御する薄膜トランジスタではドレインに高電圧がかかるので、ドレイン側のゲート端周辺において半導体層内に局所的な電界集中が起こりやすく、キンク電流の発生や信頼性の低下を招く。そこで、例えば特許文献１では、ゲートとドレインの距離を離して、その間に低濃度不純物領域を打ち込むことでＬＤＤ（Lightly Doped Drain）を形成するようにしている。
特開２０１２−１０９５７９号公報
しかしながら、特許文献１のようなＬＤＤ構造をとった場合でも、ゲート端周辺での半導体層内の電界集中の緩和が十分ではないという問題があった。
本開示の目的は、半導体層内の局所的な電界集中を緩和することが可能な薄膜トランジスタ、この薄膜トランジスタを備えた表示装置および電子機器、並びにこの薄膜トランジスタの製造方法を提供することにある。
本開示による薄膜トランジスタは、上面に第１領域およびそれ以外の第２領域を有する基材と、基材の第１領域に設けられたゲート電極と、ゲート電極の表面と基材の第２領域とに設けられたゲート絶縁膜と、ゲート絶縁膜の表面に設けられた半導体層とを有し、半導体層は、第３領域およびそれ以外の第４領域を有し、第３領域では、半導体層とゲート電極とが最短距離で対向しており、第４領域では、半導体層からゲート電極までの距離が最短距離よりも大きく、第３領域と第４領域との境界位置において半導体層が直線形状または略直線形状をなしているものである。
本開示の薄膜トランジスタでは、半導体層の第３領域と第４領域との境界位置において半導体層が直線形状または略直線形状をなしている。よって、第３領域と第４領域との境界位置において、半導体層の形状の折れ曲がりが小さくなっており、半導体層からゲート電極までの距離が緩やかに変化する。従って、ゲート端周辺の半導体層内の電位の変化が緩やかになり電界集中が緩和される。
本開示の表示装置は、表示素子と、前記表示素子を駆動する薄膜トランジスタとを備え、薄膜トランジスタは上記本開示の薄膜トランジスタにより構成されているものである。
本開示の表示装置では、半導体層内の局所的な電界集中が緩和された上記本開示の薄膜トランジスタにより表示素子が駆動される。よって、薄膜トランジスタのキンク電流の発生や信頼性の低下が抑えられており、画素特性の不具合が低減され、表示品質が向上する。
本開示の電子機器は、上記本開示の表示装置を備えたものである。
本開示の電子機器では、上記本開示の表示装置により表示動作がなされる。
本開示の薄膜トランジスタの製造方法は、基材の上面の第１領域にゲート電極を形成する工程と、ゲート電極の表面と基材の第１領域以外の第２領域とにゲート絶縁膜を形成する工程と、ゲート絶縁膜の表面に半導体層を形成する工程とを含み、半導体層に、第３領域およびそれ以外の第４領域を設け、第３領域では、半導体層とゲート電極とを最短距離で対向させ、第４領域では、半導体層からゲート電極までの距離を最短距離よりも大きくし、第３領域と第４領域との境界位置において半導体層を直線形状または略直線形状とするようにしたものである。
本開示の薄膜トランジスタ、本開示の表示装置、本開示の電子機器、または本開示の薄膜トランジスタの製造方法によれば、薄膜トランジスタの半導体層の第３領域と第４領域との境界位置において半導体層を直線形状または略直線形状とするようにしたので、半導体層の第３領域と第４領域との境界位置において半導体層からゲート電極までの距離を緩やかに変化させ、半導体層内の局所的な電界集中を緩和することが可能となる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれの効果であってもよい。
参照例１の薄膜トランジスタの構成を表す断面図である。 参照例１の薄膜トランジスタの一部を拡大して表す断面図である。 図１に示した薄膜トランジスタのＩｄ−Ｖｄ曲線を表す図である。 本開示の第１の実施の形態に係る薄膜トランジスタの構成を表す断面図である。 図４に示した薄膜トランジスタの一部を拡大して表す断面図である。 図４に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図６に続く工程を表す断面図である。 図７に続く工程を表す断面図である。 図８に続く工程を表す断面図である。 図９に続く工程を表す断面図である。 図１０に続く工程を表す断面図である。 図１１に続く工程を表す断面図である。 図１２に続く工程を表す断面図である。 図１に示した薄膜トランジスタのＩｄ−Ｖｄ曲線を参照例１と対比して表す図である。 変形例１に係る薄膜トランジスタの構成を表す断面図である。 変形例２に係る薄膜トランジスタの製造方法の工程を表す断面図である。 本開示の第２の実施の形態に係る薄膜トランジスタの構成を表す断面図である。 図１７に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図１８に続く工程を表す断面図である。 図１９に続く工程を表す断面図である。 図２０に続く工程を表す断面図である。 図２１に続く工程を表す断面図である。 図２２に続く工程を表す断面図である。 図２３に続く工程を表す断面図である。 図２４に続く工程を表す断面図である。 図２５に続く工程を表す断面図である。 本開示の第３の実施の形態に係る薄膜トランジスタの構成を表す断面図である。 図２７に示した薄膜トランジスタの一部を拡大して表す断面図である。 図２７に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図２９に続く工程を表す断面図である。 図３０に続く工程を表す断面図である。 図３１に続く工程を表す断面図である。 図３２に続く工程を表す断面図である。 図３３に続く工程を表す断面図である。 図３４に続く工程を表す断面図である。 図３５に続く工程を表す断面図である。 図３６に示した薄膜トランジスタのＩｄ−Ｖｄ曲線を参照例１と対比して表す図である。 本開示の第４の実施の形態に係る薄膜トランジスタの構成を表す断面図である。 図３８に示した薄膜トランジスタの一部を拡大して表す断面図である。 図３８に示した薄膜トランジスタの製造方法を工程順に表す断面図である。 図４０に続く工程を表す断面図である。 図４１に続く工程を表す断面図である。 図４２に続く工程を表す断面図である。 図４３に続く工程を表す断面図である。 図４４に続く工程を表す断面図である。 図４５に続く工程を表す断面図である。 図４６に続く工程を表す断面図である。 図３８に示した薄膜トランジスタのＩｄ−Ｖｄ曲線を参照例１と対比して表す図である。 本開示の第５の実施の形態に係る表示装置の全体構成を表すブロック図である。 図４９に示した表示装置の画素回路の一例を表す図である。 図５０に示した一つの画素の構成を表す断面図である。 図５１に示した有機層の一例を表す断面図である。 図５１に示した有機層の他の例を表す断面図である。 図５１に示した有機層の更に他の例を表す断面図である。 本開示の変形例３に係る表示装置の一つの画素の構成を表す断面図である。 本開示の変形例４に係る表示装置において、表示素子の一例としての電気泳動素子の構成を表す平面図である。 図５６に示した電気泳動素子の構成を表す断面図である。 図５７に示した電気泳動素子を有する表示装置の一つの画素の構成を表す断面図である。 図５８に示した表示装置の動作を説明するための断面図である。 上記実施の形態の表示装置を含むモジュールの概略構成を表す平面図である。 適用例１の外観を表す斜視図である。 適用例１の外観を表す他の斜視図である。 適用例２の表側から見た外観を表す斜視図である。 適用例２の裏側から見た外観を表す斜視図である。 適用例３の外観を表す斜視図である。 適用例４の外観を表す斜視図である。 適用例５の表側から見た外観を表す斜視図である 適用例５の裏側から見た外観を表す斜視図である。 適用例６の外観を表す斜視図である。 適用例７の外観を表す斜視図である。 適用例８の開いた状態を表す斜視図である。 適用例８の閉じた状態を表す斜視図である。 適用例９の閉じた状態を表す図である。 適用例９の開いた状態を表す図である。
以下、本開示の実施の形態について図面を参照して詳細に説明する。なお、説明は以下の順序で行う。
１．参照例１
２．第１の実施の形態（薄膜トランジスタ；基材のソース側およびドレイン側の第２領域に、第５領域および第６領域を設けた例）
３．変形例１（薄膜トランジスタ；基材のドレイン側の第２領域のみに、第５領域および第６領域を設けた例）
４．変形例２（薄膜トランジスタの製造方法；基材の第２領域をエッチングする際に、ゲート電極と同じレイアウトのマスクを用いる例）
５．第２の実施の形態（薄膜トランジスタ；基材を第１絶縁層と第２絶縁層との積層体により構成した例）
６．第３の実施の形態（薄膜トランジスタ；ゲート絶縁膜の上面が平坦である例）
７．第４の実施の形態（薄膜トランジスタ；ゲート電極の側面にサイドウォールをつけた例）
８．第５の実施の形態（有機ＥＬ表示装置）
９．変形例３（液晶表示装置）
１０．変形例４（電子ペーパー表示装置）
１１．適用例（モジュール，電子機器）
（参照例１）
最初に、個々の具体的な実施の形態の説明に入る前に、これらに共通して本開示の基礎をなす前提事項として、ゲート端周辺での半導体層内の局所的な電界集中について実験結果に基づいて説明する。
図１は、参照例１の薄膜トランジスタ１０Ｒの断面構成を表したものである。参照例１の薄膜トランジスタ１０Ｒは、ボトムゲート型ＴＦＴであり、例えば、基材１１の平坦面の上に、ゲート電極１２、ゲート絶縁膜１３、半導体層１４、絶縁膜（保護膜）１５、ソース電極１６Ｓおよびドレイン電極１６Ｄをこの順に有している。
基材１１はガラス基板、ゲート電極１２は例えばモリブデン（Ｍｏ）、ゲート絶縁膜はシリコン窒化膜（Ｓｉ3Ｎ4）およびシリコン酸化膜（ＳｉＯ2）の積層膜、半導体層１４はポリシリコン、絶縁膜１５はシリコン酸化膜およびシリコン窒化膜の積層膜によりそれぞれ構成されている。なお、半導体層１４のゲート端にはＬＤＤ（図示せず）を設けている。
この薄膜トランジスタ１０Ｒでは、平坦な基材１１上にゲート電極１２がパターニングされ、その上にゲート絶縁膜１３および半導体層１４が設けられている。半導体層１４はゲート電極１２の段差に沿って折れ曲がった形状を有している。半導体層１４がゲート電極１２に乗り上げていない部分の下面は、基材１１の上面の位置からゲート絶縁膜１３の厚みの分だけ高い位置にある。つまり、半導体層１４がゲート電極１２に乗り上げている部分の高さとゲート電極１２に乗り上げていない部分の高さとの差は、ゲート電極１２の厚みと同じである。
この参照例１の構造では、図２に示したように、ゲート電極１２の端のところで、半導体層１４からゲート電極１２までの距離Ｄが急激に大きくなり、そのために電位が急峻に変化する。このことと、半導体層１４の折れ曲がり形状との影響で、電界が強くなる。すなわち、半導体層１４からゲート電極１２までの距離Ｄが急激に大きくなる位置Ｐ１と、半導体層１４の形状が折れ曲がる位置Ｐ２とが一致することにより、図１に示したようにゲート電極１２の端のところで電界集中ＦＣが生じる。これにより、インパクトイオン化が生じて、図３に示したようにキンクＫ１が発生したり、信頼性の低下を招いたりする。
すなわち、半導体層１４からゲート電極１２までの距離Ｄが急激に大きくなる位置Ｐ１と、半導体層１４の形状が折れ曲がる位置Ｐ２とを異ならせるようにすれば、距離Ｄを緩やかに離すことにより電界集中を緩和し、それに起因するキンクＫ１を抑えることが可能となる。
以下、このような参照例１の結果に基づいて、具体的な実施の形態（第１ないし第４）について説明する。
（第１の実施の形態）
図４は、本開示の第１の実施の形態に係る薄膜トランジスタの断面構成を表したものである。この薄膜トランジスタ１０は、有機ＥＬや液晶などの表示装置のアクティブマトリクス駆動回路に用いられるものである。薄膜トランジスタ１０は、例えば、ボトムゲート型ＴＦＴであり、基材１１上に、ゲート電極１２、ゲート絶縁膜１３、半導体層１４、絶縁膜（保護膜）１５、ソース電極１６Ｓおよびドレイン電極１６Ｄを有している。
基材１１は、上面に第１領域Ａ１およびそれ以外の第２領域Ａ２を有している。第１領域Ａ１はゲート電極１２が設けられた平坦領域である。ゲート絶縁膜１３は、ゲート電極１２の表面（上面１２Ａおよび側面１２Ｂ）と基材１１の第２領域Ａ２とに設けられている。半導体層１４は、ゲート絶縁膜１３の表面に設けられている。
この薄膜トランジスタ１０では、ゲート電極１２直下の第１領域Ａ１の上面が、それ以外の第２領域Ａ２の上面よりも高い位置にあり、その上にゲート絶縁膜１３および半導体層１４が設けられている。これにより、半導体層１４のゲート電極１２に乗り上げている部分の高さとゲート電極１２に乗り上げていない部分との高さの差が、ゲート電極１２の厚みよりも大きくなっている。よって、図５に拡大して示したように、ゲート電極１２の端のところで、半導体層１４からゲート電極１２までの距離Ｄが参照例１に比べて緩やかに変化し、そのために電位の変化が緩やかになる。すなわち、半導体層１４からゲート電極１２までの距離Ｄが変化する位置Ｐ１と、半導体層１４の形状が折れ曲がる位置Ｐ２とが一致しなくなることにより、ゲート電極１２の端のところの電界集中を緩和することが可能となる。
換言すれば、半導体層１４は、第３領域Ａ３およびそれ以外の第４領域Ａ４を有している。第３領域Ａ３では、半導体層１４とゲート電極１２とが最短距離（半導体層１４の下面の一点からゲート電極１２に下ろした垂線の長さ、すなわちゲート絶縁膜１３の厚み）で対向しており、第４領域Ａ４では、半導体層１４からゲート電極までの距離Ｄが最短距離よりも大きくなっている。第３領域Ａ３と第４領域Ａ４との境界位置Ｐ１において、半導体層１４は、直線形状または略直線形状（幾何学的に完全な直線だけでなく、製造工程の加工精度などを考慮して、ほぼ直線といえる程度も含む）をなしている。これにより、この薄膜トランジスタ１０では、半導体層１４内の局所的な電界集中を緩和することが可能となっている。
また、基材１１は、第２領域Ａ２に、第５領域Ａ５と、第６領域Ａ６とを有している。第５領域Ａ５は第１領域Ａ１に対して傾斜しており、第６領域Ａ６は第１領域Ａ１に平行、つまり平坦領域である。半導体層１４の第３領域Ａ３と第４領域Ａ４との境界位置Ｐ１と、基材１１の第５領域Ａ５と第６領域Ａ６との境界で半導体層１４が折れ曲がる位置Ｐ２とは異なっている。このようにすることにより、境界位置Ｐ１での半導体層１４の折れ曲がりが小さくなり、半導体層１４からゲート電極１２までの距離Ｄが参照例１よりも緩やかに変化する。その結果、電界集中を緩和し、それに起因するキンクを抑えることが可能となる。基材１１の第１領域Ａ１と第６領域Ａ６との高さの差Δｈは、ゲート電極１２の厚みよりも大きいことが好ましい。
更に、ゲート電極１２は、第１領域Ａ１に平行な上面１２Ａと、第１領域Ａ１に対して傾斜した側面１２Ｂとを有しており、ゲート電極１２の側面１２Ｂと第５領域Ａ５とが直線形状または略直線形状をなしていることが好ましい。このようにすることにより、境界位置Ｐ１での半導体層１４の折れ曲がりを小さくし、境界位置Ｐ１での距離Ｄの変化を緩やかにすることが可能となる。
以下、薄膜トランジスタ１０の各層の材料について説明する。
基材１１は、例えば、ガラス基板などの絶縁基板により構成されている。また、基板１１は、目的に応じて、プラスチックフィルム、あるいはステンレス鋼（ＳＵＳ）等の金属基板であってもよい。プラスチック材料としては、ＰＥＴ（ポリエチレンテレフタレート）、ＰＥＮ（ポリエチレンナフタレート）などが挙げられる。
ゲート電極１２は、薄膜トランジスタ１０に印加されるゲート電圧によって半導体層１４中のキャリア密度（ここでは、電子密度）を制御するものである。ゲート電極１２は、例えば、アルミニウム（Ａｌ），銅（Ｃｕ）等の低抵抗の金属、チタン（Ｔｉ）やモリブデン（Ｍｏ）等のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜により構成されている。
ゲート絶縁膜１３および絶縁膜１５は、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜または酸化アルミニウム膜などの単層膜または積層膜により構成されている。
半導体層１４は、ゲート絶縁膜１３上に、ゲート電極１２およびその近傍を含む島状に設けられ、薄膜トランジスタ１０の活性層としての機能を有するものである。半導体層１４は、アモルファスシリコン、結晶質シリコン（例えばポリシリコン）、酸化物半導体、有機物半導体などにより構成されている。酸化物半導体とは、インジウム，ガリウム，亜鉛，スズ等の元素と、酸素とを含む化合物である。具体的には、非晶質の酸化物半導体としては、酸化インジウムガリウム亜鉛（ＩＧＺＯ）や酸化インジウムスズ亜鉛（ＩＴＺＯ）等が挙げられ、結晶性の酸化物半導体としては、酸化亜鉛（ＺｎＯ），酸化インジウム亜鉛（ＩＺＯ（登録商標）），酸化インジウムガリウム（ＩＧＯ），酸化インジウムスズ（ＩＴＯ），酸化インジウム（ＩｎＯ）等が挙げられる。有機物半導体としては、ＰＸＸ（peri-xanthenoxanthene）誘導体のほか、ペンタセン（Ｃ２２Ｈ１４），ポリチオフェンなどが挙げられる。
ソース電極１６Ｓおよびドレイン電極１６Ｄは、例えば、アルミニウム（Ａｌ），銅（Ｃｕ）等の低抵抗の金属、チタン（Ｔｉ）やモリブデン（Ｍｏ）等のうちの１種よりなる単層膜、またはそれらのうちの２種以上よりなる積層膜により構成されている。ソース電極１６Ｓおよびドレイン電極１６Ｄは、絶縁膜１５に設けられたコンタクトホールＨ１を介して半導体層１４に接続されている。
この薄膜トランジスタ１０は、例えば次のようにして製造することができる。
図６ないし図１３は、薄膜トランジスタ１０の製造方法を工程順に表したものである。
図６ないし図１３は、薄膜トランジスタ１０の製造方法を工程順に表したものである。まず、図６に示したように、例えばガラス基板よりなる基材１１を用意し、この基材１１に、例えばスパッタリング法により、例えばモリブデンよりなるゲート電極材料膜（図示せず）を形成する。次いで、このゲート電極材料膜に対して、フォトリソグラフィおよびエッチングを施すことにより、図７に示したように、基材１１の第１領域Ａ１にゲート電極１２をパターニングする。
続いて、図８に示したように、ゲート電極１２をマスクとして基材１１の第２領域Ａ２をエッチングする。これにより、基材１１の第２領域Ａ２に、第１領域Ａ１に対して傾斜した第５領域Ａ５と、第１領域Ａ１に平行な第６領域Ａ６とが形成される。基材１１をエッチングする際のテーパ角は、ゲート電極１２の側面１２Ｂのテーパ角と同じとし、ゲート電極１２の側面１２Ｂと第５領域Ａ５とを直線形状または略直線形状に形成することが望ましいが、その限りではない。また、基材１１の第２領域Ａ２をゲート電極１２の厚みよりも深くエッチングすることが好ましい。これにより第１領域Ａ１と第６領域Ａ６との高さの差Δｈ（図４参照。）を、ゲート電極１２の厚みよりも大きくすることが可能となる。
そののち、図９に示したように、ゲート電極１２の表面および基材１１の第２領域Ａ２に、例えばＣＶＤ（Chemical Vapor Depositon；化学気相成長）法により、例えばシリコン窒化膜およびシリコン酸化膜の積層膜よりなるゲート絶縁膜１３を形成する。ゲート絶縁膜１３は、均一な厚みとなるように成膜することが好ましい。
ゲート絶縁膜１３を形成したのち、ゲート絶縁膜１３の表面に、上述した材料、例えばポリシリコンよりなる半導体材料膜（図示せず）を形成し、例えばフォトリソグラフィおよびエッチングにより、半導体材料膜を所定の形状に成形する。これにより、図１０に示したように、半導体層１４が形成される。半導体層１４は、均一な厚みとなるように成膜することが好ましい。
半導体層１４を形成したのち、図１１に示したように、半導体層１４の表面に、例えばＣＶＤ法により、シリコン酸化膜およびシリコン窒化膜の積層膜よりなる絶縁膜１５を形成する。
絶縁膜１５を形成したのち、図１２に示したように、絶縁膜１５の上にレジスト膜よりなるマスクＭ１を設け、このマスクＭ１を用いたエッチングにより、絶縁膜１５にコンタクトホールＨ１を設ける。続いて、図１３に示したように、ソース電極１６Ｓおよびドレイン電極１６Ｄを形成する。ソース電極１６Ｓおよびドレイン電極１６Ｄは、コンタクトホールＨ１を介して半導体層１４に接続される。以上により、図４に示した薄膜トランジスタ１０が完成する。
図１４は、この薄膜トランジスタ１０のＩｄ−Ｖｄ特性を表したものである。なお、図１４には、参照例１の結果も併せて示す。
図１４から分かるように、本実施の形態の薄膜トランジスタ１０では参照例１に比べてキンクの発生量が減少している。これは、本実施の形態では、半導体層１４からゲート電極１２までの距離Ｄが変化する位置Ｐ１と、半導体層１４の形状が折れ曲がる位置Ｐ２とを離し、距離Ｄを緩やかに変化させるようにしたことにより、ゲート電極１２の端のところの電界集中が緩和されているからであると考えられる。すなわち、半導体層１４の第３領域Ａ３と第４領域Ａ４との境界位置Ｐ１において半導体層１４を直線形状または略直線形状とすれば、半導体層１４内の局所的な電界集中を緩和することが可能となることが分かる。
このように本実施の形態では、半導体層１４の第３領域Ａ３と第４領域Ａ４との境界位置Ｐ１において半導体層１４を直線形状または略直線形状とするようにしたので、境界位置Ｐ１での半導体層１４の形状の折れ曲がりを小さくして、半導体層１４からゲート電極１２までの距離Ｄを緩やかに変化させ、半導体層１４内の局所的な電界集中を緩和することが可能となる。
特に、基材１１の第２領域Ａ２に、第１領域Ａ１に対して傾斜した第５領域Ａ５および第１領域Ａ１に平行な第６領域Ａ６とを設け、半導体層１４の第３領域Ａ３と第４領域Ａ４との境界位置Ｐ１と、基材１１の第５領域と第６領域Ａ６との境界で半導体層１４が折れ曲がる位置Ｐ２とを異ならせるようにしたので、境界位置Ｐ１における半導体層１４の形状の折れ曲がりを小さくし、距離Ｄの変化を緩やかにすることが可能となる。
（変形例１）
なお、上記第１の実施の形態では、第５領域Ａ５を、ゲート電極１２のソース側およびドレイン側の両方に設ける場合について説明した。しかしながら、図１５に示したように、第５領域Ａ５は、ゲート電極１２のドレイン側のみに設けることも可能である。表示装置を駆動する薄膜トランジスタ１０ではドレインに高電圧がかかるので、特にゲート電極１２のドレイン側で電界集中が発生しやすい。第５領域Ａ５を、ゲート電極１２のドレイン側のみに設けることにより、ドレイン側で発生する電界集中を緩和することが可能となる。
（変形例２）
また、上記第１の実施の形態では、基材１１の第２領域Ａ２をエッチングする際に、ゲート電極１２をマスクとして用いる場合について説明した。しかしながら、図１６に示したように、基材１１の第２領域Ａ２をエッチングする際には、ゲート電極１２と同じレイアウトのレジスト膜をマスクＭ２として用いることも可能である。
（第２の実施の形態）
図１７は、本開示の第２の実施の形態に係る薄膜トランジスタ１０Ａの断面構成を表したものである。本実施の形態の薄膜トランジスタ１０Ａは、基材１１のゲート電極１２直下の部分に、ガラス基板とは別の絶縁層を設けたことを除いては、上記第１の実施の形態の薄膜トランジスタ１０と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
基材１１は、第１絶縁層１１Ａと第２絶縁層１１Ｂとの積層体により構成されている。第１絶縁層１１Ａは、薄膜トランジスタ１０Ａ全体の支持体であり、例えばガラス基板により構成されている。第２絶縁層１１Ｂは、ゲート電極１２直下の領域に設けられ、例えばシリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜、または酸化アルミニウムなどの単層膜、または積層膜により構成されている。すなわち、基材１１の第１領域Ａ１は、第１絶縁層１１Ａの上に第２絶縁層１１Ｂを積層した構成を有し、第５領域Ａ５は、第２絶縁層１１Ｂの側面に設けられ、第６領域Ａ６は、第１絶縁層１１Ａの上面により構成されている。
この薄膜トランジスタ１０Ａは、例えば次のようにして製造することができる。
図１８ないし図２６は、薄膜トランジスタ１０Ａの製造方法を工程順に表したものである。まず、図１８に示したように、例えばガラス基板よりなる第１絶縁層１１Ａを用意し、この第１絶縁層１１Ａの上に、第２絶縁層１１Ｂを形成する。これにより、図１９に示したように、第１絶縁層１１Ａおよび第２絶縁層１１Ｂの積層体よりなる基材１１を形成する。
次いで、図２０に示したように、基材１１の第２絶縁層１１Ｂの上に、例えばスパッタリング法により、例えばモリブデンなどの金属よりなるゲート電極材料膜１２Ｃを形成する。
続いて、このゲート電極材料膜１２Ｃに対して、フォトリソグラフィおよびエッチングを施すことにより、図２１に示したように、基材１１の第１領域Ａ１にゲート電極１２をパターニングする。
更に、同じく図２１に示したように、ゲート電極１２またはゲート電極１２と同じレイアウトのレジスト膜（図示せず）をマスクとして基材１１の第２領域Ａ２をエッチングする。これにより、基材１１の第２領域Ａ２に、第１領域Ａ１に対して傾斜した第５領域Ａ５と、第１領域Ａ１に平行な第６領域Ａ６とが形成される。第１領域Ａ１は、第１絶縁層１１Ａの上に第２絶縁層１１Ｂを積層した構成となり、第５領域Ａ５は、第２絶縁層１１Ｂの側面に設けられ、第６領域Ａ６は、第１絶縁層１１Ａの上面により構成される。基材１１をエッチングする際のテーパ角は、ゲート電極１２の側面１２Ｂのテーパ角と同じとし、ゲート電極１２の側面１２Ｂと第５領域Ａ５とを直線形状または略直線形状に形成することが望ましいが、その限りではない。
そののち、図２２に示したように、ゲート電極１２の表面および基材１１の第２領域Ａ２に、例えばＣＶＤ法により、例えばシリコン窒化膜およびシリコン酸化膜の積層膜よりなるゲート絶縁膜１３を形成する。ゲート絶縁膜１３は、均一な厚みとなるように成膜することが好ましい。
ゲート絶縁膜１３を形成したのち、ゲート絶縁膜１３の表面に、上述した材料、例えばポリシリコンよりなる半導体材料膜（図示せず）を形成し、例えばフォトリソグラフィおよびエッチングにより、半導体材料膜を所定の形状に成形する。これにより、図２３に示したように、半導体層１４が形成される。半導体層１４は、均一な厚みとなるように成膜することが好ましい。
半導体層１４を形成したのち、図２４に示したように、半導体層１４の表面に、例えばＣＶＤ法により、シリコン酸化膜およびシリコン窒化膜の積層膜よりなる絶縁膜１５を形成する。
絶縁膜１５を形成したのち、図２５に示したように、絶縁膜１５の上にレジスト膜よりなるマスクＭ１を設け、このマスクＭ１を用いたエッチングにより、絶縁膜１５にコンタクトホールＨ１を設ける。続いて、図２６に示したように、ソース電極１６Ｓおよびドレイン電極１６Ｄを形成する。ソース電極１６Ｓおよびドレイン電極１６Ｄは、コンタクトホールＨ１を介して半導体層１４に接続される。以上により、図１７に示した薄膜トランジスタ１０Ａが完成する。
この薄膜トランジスタ１０ＡのＩｄ−Ｖｄ特性は、第１の実施の形態において図１４を参照して説明したのと同様である。
このように本実施の形態では、上記第１の実施の形態の効果に加えて、基材１１の第１領域Ａ１を、第１絶縁層１１Ａの上に第２絶縁層１１Ｂの積層体とし、第５領域Ａ５を、第２絶縁層１１Ｂの側面に設け、第６領域Ａ６を、第１絶縁層１１Ａの上面により構成するようにしたので、第５領域Ａ５を容易に高精度に形成することが可能となる。
（第３の実施の形態）
図２７は、本開示の第３の実施の形態に係る薄膜トランジスタ１０Ｂの断面構成を表したものである。本実施の形態の薄膜トランジスタ１０Ｂは、半導体層１４を段差の少ない直線的な形状としたことを除いては、上記第１の実施の形態の薄膜トランジスタ１０と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
この薄膜トランジスタ１０Ｂでは、基材１１の第２領域Ａ２にスペーサ層１８を設けることにより、ゲート絶縁膜１３の表面１３Ａが平坦となっており、半導体層１４は第１領域Ａ１に平行な直線形状、つまり平坦な層として形成されている。これにより、図２８に拡大して示したように、半導体層１４の形状が折れ曲がる位置Ｐ２がなくなり、第３領域Ａ３と第４領域Ａ４との境界位置Ｐ１において半導体層１４からゲート電極１２までの距離Ｄを緩やかに変化させ、半導体層１４内の局所的な電界集中を緩和することが可能となる。
ここに、ある面が「平坦」であるとは、その面の凹凸が少なくともゲート電極１２の厚みよりも小さくなっている状態であれば足りる。また、ある層が「平坦」であるとは、その層の上面および下面の両方が上述した平坦の定義を満たす状態であればよい。
スペーサ層１８は、ゲート電極１２の厚みに起因する段差を解消ないし緩和して、ゲート絶縁膜１３の上面１３Ａを平坦にするものである。スペーサ層１８は、基材１１の第２領域Ａ２に設けられると共に、ゲート電極１２の厚みと同じまたは略同じ厚みを有している。スペーサ層１８の上面１８Ａは、ゲート電極１２の上面１２Ａと連続する直線形状または略直線形状をなし、第１領域Ａ１に平行な面となっている。
このようなスペーサ層１８は、例えば、樹脂、シリコン酸化膜、シリコン窒化膜、シリコン窒化酸化膜あるいは酸化アルミニウム膜などの単層膜または積層膜により構成されている。
この薄膜トランジスタ１０Ｂは、例えば次のようにして製造することができる。
図２９ないし図３６は、薄膜トランジスタ１０Ｂの製造方法を工程順に表したものである。まず、図２９に示したように、例えばガラス基板よりなる基材１１を用意し、図３０に示したように、この基材１１に、樹脂または上述した酸化膜等よりなるスペーサ材料膜１８Ｂを形成する。
次いで、フォトリソグラフィを用いて、スペーサ材料膜１８Ｂの上にレジストパターン（図示せず）を形成し、このレジストパターンをマスクとしたエッチングにより、スペーサ材料膜１８Ｂの一部を除去して開口１８Ｃを設け、開口１８Ｃ内に基材１１を露出させる。これにより、図３１に示したように、スペーサ層１８が形成される。
続いて、スペーサ層１８の開口１８Ｃに、ゲート電極１２の材料、例えばモリブデンを蒸着する。または、スペーサ層１８上および開口１８Ｃ内に、例えばスパッタリング法により、例えばモリブデンよりなるゲート電極材料膜（図示せず）を成膜したのち、エッチバックする。これにより、図３２に示したように、基材１１の第１領域Ａ１にゲート電極１２が形成されると共に、基材１１の第２領域Ａ２にスペーサ層１８が形成される。スペーサ層１８は、ゲート電極１２の厚みと同じまたは略同じ厚みを有し、スペーサ層１８の上面１８Ａは、ゲート電極１２の上面１２Ａと連続する直線形状または略直線形状をなしている。
そののち、図３３に示したように、ゲート電極１２の上面１２Ａおよびスペーサ層１８の上面１８Ａに、例えばＣＶＤ法により、例えばシリコン窒化膜およびシリコン酸化膜の積層膜よりなるゲート絶縁膜１３を形成する。これにより、上面１３Ａが平坦なゲート絶縁膜１３が形成される。ゲート絶縁膜１３は、均一な厚みとなるように成膜することが好ましい。
ゲート絶縁膜１３を形成したのち、ゲート絶縁膜１３の平坦な表面１３Ａに、上述した材料、例えばポリシリコンよりなる半導体材料膜（図示せず）を形成し、例えばフォトリソグラフィおよびエッチングにより、半導体材料膜を所定の形状に成形する。これにより、図３４に示したように、ゲート絶縁膜１３の平坦な表面１３Ａに、半導体層１４が平坦な層として形成される。半導体層１４は、均一な厚みとなるように成膜することが好ましい。
半導体層１４を形成したのち、図３５に示したように、半導体層１４の表面に、例えばＣＶＤ法により、シリコン酸化膜およびシリコン窒化膜の積層膜よりなる絶縁膜１５を形成する。
絶縁膜１５を形成したのち、図３６に示したように、絶縁膜１５にコンタクトホールＨ１を設ける。続いて、図２７に示したように、ソース電極１６Ｓおよびドレイン電極１６Ｄを形成する。ソース電極１６Ｓおよびドレイン電極１６Ｄは、コンタクトホールＨ１を介して半導体層１４に接続される。以上により、図２７に示した薄膜トランジスタ１０Ｂが完成する。
図３７は、この薄膜トランジスタ１０ＢのＩｄ−Ｖｄ特性を表したものである。なお、図３７には、参照例１の結果も併せて示す。
図３７から分かるように、本実施の形態の薄膜トランジスタ１０Ｂでは参照例１に比べてキンクの発生量が減少している。これは、半導体層１４からゲート電極１２までの距離Ｄが変化する位置Ｐ１と、半導体層１４の形状が折れ曲がる位置Ｐ２とを離し、距離Ｄを緩やかに変化させるようにしたことにより、ゲート電極１２の端のところの電界集中が緩和されているからであると考えられる。すなわち、半導体層１４を、第１領域Ａ１に平行な直線形状とすれば、半導体層１４内の局所的な電界集中を緩和することが可能となることが分かる。
このように本実施の形態では、半導体層１４を第１領域Ａ１に平行な直線形状としたので、境界位置Ｐ１において半導体層１４の形状の折れ曲がりを小さくして、半導体層１４からゲート電極１２までの距離Ｄを緩やかに変化させ、半導体層１４内の局所的な電界集中を緩和することが可能となる。
（第４の実施の形態）
図３８は、本開示の第４の実施の形態に係る薄膜トランジスタ１０Ｃの断面構成を表したものである。本実施の形態は、ゲート電極１２の側面１２ＢにサイドウォールＳＷを設けることにより、半導体層１４からゲート電極１２までの距離Ｄの変化を緩やかにするようにしたものである。このことを除いては、本実施の形態の薄膜トランジスタ１０Ｃは、上記第１の実施の形態の薄膜トランジスタ１０と同様の構成、作用および効果を有している。よって、対応する構成要素には同一の符号を付して説明する。
この薄膜トランジスタ１０Ｃでは、ゲート電極１２の側面１２ＢにサイドウォールＳＷが設けられているので、ゲート電極１２の側面１２Ｂにおける半導体層１４の第１領域Ａ１に対する傾きと、ゲート電極１２の側面１２Ｂの第１領域Ａ１に対する傾きとが異なっている。このようにした場合にも、図３９に拡大して示したように、半導体層１４からゲート電極１２までの距離Ｄが変化する位置Ｐ１と、半導体層１４の形状が折れ曲がる位置Ｐ２とが一致しなくなることにより、ゲート電極１２の端のところの電界集中を緩和することが可能となる。よって、境界位置Ｐ１において半導体層１４の形状の折れ曲がりを小さくして、半導体層１４からゲート電極１２までの距離Ｄを緩やかに変化させ、半導体層１４内の局所的な電界集中を緩和することが可能となる。
サイドウォールＳＷは、ゲート電極１２の側面１２Ｂに沿って下方（基材１１側）から上方に向かって次第に幅が細くなる三角形の断面形状を有しており、例えばシリコン窒化膜により構成されている。
この薄膜トランジスタ１０Ｃは、例えば次のようにして製造することができる。
図４０ないし図４７は、薄膜トランジスタ１０Ｃの製造方法を工程順に表したものである。まず、図４０に示したように、例えばガラス基板よりなる基材１１を用意し、この基材１１に、例えばスパッタリング法により、例えばモリブデンよりなるゲート電極材料膜（図示せず）を形成する。次いで、このゲート電極材料膜に対して、フォトリソグラフィおよびエッチングを施すことにより、図４１に示したように、基材１１の第１領域Ａ１にゲート電極１２をパターニングする。
そののち、ゲート電極１２の表面および基材１１の第２領域Ａ２にシリコン窒化膜などの絶縁膜（図示せず）を形成し、エッチバックを行う。これにより、図４２に示したように、ゲート電極１２の側面１２ＢにサイドウォールＳＷを形成する。
サイドウォールＳＷを形成したのち、図４３に示したように、ゲート電極１２の上面１２Ａ、サイドウォールＳＷの側面および基材１１の第２領域Ａ２に、例えばＣＶＤ法により、例えばシリコン窒化膜およびシリコン酸化膜の積層膜よりなるゲート絶縁膜１３を形成する。ゲート絶縁膜１３は、均一な厚みとなるように成膜することが好ましい。
ゲート絶縁膜１３を形成したのち、ゲート絶縁膜１３の表面に、上述した材料、例えばポリシリコンよりなる半導体材料膜（図示せず）を形成し、例えばフォトリソグラフィおよびエッチングにより、半導体材料膜を所定の形状に成形する。これにより、図４４に示したように、ゲート絶縁膜１３の表面に半導体層１４が形成される。半導体層１４は、均一な厚みとなるように成膜することが好ましい。
半導体層１４を形成したのち、図４５に示したように、半導体層１４の表面に、例えばＣＶＤ法により、シリコン酸化膜およびシリコン窒化膜の積層膜よりなる絶縁膜１５を形成する。
絶縁膜１５を形成したのち、図４６に示したように、絶縁膜１５にコンタクトホールＨ１を設ける。続いて、図４７に示したように、ソース電極１６Ｓおよびドレイン電極１６Ｄを形成する。ソース電極１６Ｓおよびドレイン電極１６Ｄは、コンタクトホールＨ１を介して半導体層１４に接続される。以上により、図３８に示した薄膜トランジスタ１０Ｃが完成する。
図４８は、この薄膜トランジスタ１０ＣのＩｄ−Ｖｄ特性を表したものである。なお、図４８には、参照例１の結果も併せて示す。
図４８から分かるように、本実施の形態の薄膜トランジスタ１０Ｃでは参照例１に比べてキンクの発生量が減少している。これは、ゲート電極１２の側面１２ＢにサイドウォールＳＷを設けたことにより、半導体層１４からゲート電極１２までの距離Ｄが変化する位置Ｐ１と、半導体層１４の形状が折れ曲がる位置Ｐ２とが分離し、距離Ｄが緩やかに変化するようになり、ゲート電極１２の端のところの電界集中が緩和されているからであると考えられる。すなわち、ゲート電極１２の側面１２Ｂにおける半導体層１４の第１領域Ａ１に対する傾きと、ゲート電極１２の側面１２Ｂの第１領域Ａ１に対する傾きとを異ならせるようにすれば、半導体層１４内の局所的な電界集中を緩和することが可能となることが分かる。
このように本実施の形態では、ゲート電極１２の側面１２ＢにサイドウォールＳＷを設け、ゲート電極１２の側面１２Ｂにおける半導体層１４の第１領域Ａ１に対する傾きと、ゲート電極１２の側面１２Ｂの第１領域Ａ１に対する傾きとを異ならせるようにしたので、境界位置Ｐ１において半導体層１４の形状の折れ曲がりを小さくして、半導体層１４からゲート電極１２までの距離Ｄを緩やかに変化させ、半導体層１４内の局所的な電界集中を緩和することが可能となる。
（第５の実施の形態）
図４９は、本開示の第５の実施の形態に係る表示装置の全体構成を表したものである。この表示装置１００は、例えば、画素アレイ部１０２と、これを駆動する駆動部（信号セレクタ１０３，主スキャナ１０４，および電源スキャナ１０５）とを有している。
画素アレイ部１０２は、行列状に配置された複数の画素ＰＸと、複数の画素ＰＸの各行に対応して配された電源線ＤＳＬ１０１〜１０ｍとを有している。各画素ＰＸは、行状の走査線ＷＳＬ１０１〜１０ｍと、列状の信号線ＤＴＬ１０１〜１０ｎとが交差する部分に配され、画素回路１０１を有している。
主スキャナ（ライトスキャナＷＳＣＮ）１０４は、各走査線ＷＳＬ１０１〜１０ｍに順次制御信号を供給して画素ＰＸを行単位で線順次走査するものである。電源スキャナ（ＤＳＣＮ）１０５は、線順次走査に合わせて各電源線ＤＳＬ１０１〜１０ｍに第１電位と第２電位で切り換える電源電圧を供給するものである。信号セレクタ（水平セレクタＨＳＥＬ）１０３は、線順次走査に合わせて列状の信号線ＤＴＬ１０１〜１０ｎに映像信号となる信号電位と基準電位とを供給するものである。
図５０は、図４９に示した画素回路１０１の具体的な構成及び結線関係の一例を表したものである。画素回路１０１は、例えば、有機ＥＬ表示素子などで代表される発光素子３Ｄと、サンプリング用トランジスタ３Ａと、駆動用トランジスタ３Ｂと、保持容量３Ｃとを含んでいる。
サンプリング用トランジスタ３Ａは、ゲートが対応する走査線ＷＳＬ１０１に接続され、ソースおよびドレインの一方が対応する信号線ＤＴＬ１０１に接続され、ソースおよびドレインの他方が駆動用トランジスタ３Ｂのゲートｇに接続されている。
駆動用トランジスタ３Ｂは、ソースｓおよびドレインｄの一方が発光素子３Ｄに接続され、ソースｓおよびドレインｄの他方が対応する電源線ＤＳＬ１０１に接続されている。本実施形態では、駆動用トランジスタ３Ｂのドレインｄが電源線ＤＳＬ１０１に接続されている一方、ソースｓが発光素子３Ｄのアノードに接続されている。発光素子３Ｄのカソードは接地配線３Ｈに接続されている。なおこの接地配線３Ｈは全ての画素ＰＸに対して共通に配線されている。
保持容量３Ｃは、駆動用トランジスタ３Ｂのソースｓとゲートｇの間に接続されている。保持容量３Ｃは、信号線ＤＴＬ１０１から供給される映像信号の信号電位を保持するものである。
図５１は、表示装置１００の一つの画素ＰＸの断面構成を表したものである。表示装置１００は、例えば、薄膜トランジスタ１０および表示素子２０を有している。
薄膜トランジスタ１０は、例えば、上記第１の実施の形態で説明したものである。なお、薄膜トランジスタ１０に代えて、上記第２ないし第４の実施の形態に係る薄膜トランジスタ１０Ａ〜１０Ｃを用いることも可能である。
表示素子２０は、例えば、有機ＥＬ素子により構成され、図５０に示した発光素子３Ｄに対応している。具体的には、表示素子２０は、赤色の光を発生する赤色有機ＥＬ素子２０Ｒと、緑色の光を発生する緑色有機ＥＬ素子２０Ｇと、青色の光を発生する青色有機ＥＬ素子２０Ｂとのうちのいずれか一つである（図５２参照。）。
表示素子２０は、図５１に示した平坦化層１７の上に設けられ、アノード電極２１（第１電極），隔壁２２，有機層２３およびカソード電極２４（第２電極）がこの順に積層された構成を有している。表示素子２０は、上面発光型（トップエミッション型）の有機ＥＬ素子であり、アノード電極２１から注入された正孔とカソード電極２４から注入された電子が発光層２３Ｃ（後述）内で再結合する際に生じた発光光が、基材１１と反対側（カソード電極２４側）から取り出される。上面発光型の有機ＥＬ素子を用いることにより、表示装置１００の発光部の開口率が向上する。なお、表示素子２０は、上面発光型の有機ＥＬ素子に限定されることはなく、例えば基材１１側から光を取り出す透過型、即ち下面発光型（ボトムエミッション型）の有機ＥＬ素子としてもよい。
平坦化層１７は、薄膜トランジスタ１０による凹凸を低減・平坦化させるものである。平坦化層１７は、例えば、厚みが２ｕｍ程度であり、アクリルやポリイミドやシロキサン等を材料とする有機絶縁膜により構成されている。また、平坦化層１７は、シリコン酸化膜やシリコン窒化膜や酸化アルミニウム膜と、アクリルやポリイミドやシロキサン等を材料とする有機絶縁膜との積層膜を用いることも可能である。
アノード電極２１は、例えば表示装置１００が上面発光型である場合には、高反射性材料、例えば、アルミニウム−ネオジム合金，アルミニウム（Ａｌ），チタン（Ｔｉ），クロム（Ｃｒ）等からなる。また、表示装置１００が透過型である場合には、アノード電極２１は、透明材料、例えばＩＴＯ，ＩＺＯ（登録商標），ＩＧＺＯ等が用いられる。アノード電極２１は、コンタクトホールＨ２を介して、ソース電極１６Ｓに接続されている。
隔壁２２は、例えばポリイミドまたはノボラック等の有機材料により構成され、アノード電極２１とカソード電極２４との絶縁性を確保する役割も有している。
有機層２３は、例えば図５２に示したように、アノード電極２１側から順に、正孔注入層２３Ａ，正孔輸送層２３Ｂ，発光層２３Ｃ（赤色発光層２３ＣＲ，緑色発光層２３ＣＧ，青色発光層２３ＣＢ），電子輸送層２３Ｄおよび電子注入層２３Ｅを積層した構成を有している。有機層２３の上面はカソード電極２４によって被覆されている。赤色発光層２３ＣＲは、赤色光ＬＲを発生する。緑色発光層２３ＣＧは、緑色光ＬＧを発生する。青色発光層２３ＣＢは、青色光ＬＢを発生する。
あるいは、有機層２３は、例えば図５３に示したように、アノード電極２１側から順に、正孔注入層１２３，正孔輸送層２３Ｂ，発光層２３Ｃ（黄色発光層２３ＣＹ，青色発光層２３ＣＢ），電子輸送層２３Ｄおよび電子注入層２３Ｅを積層した構成を有している。この場合には、黄色発光層２３ＣＹは、黄色光ＬＹを発生する。黄色光ＬＹは、カラーフィルタＣＦ（赤フィルタＣＦＲ，緑フィルタＣＦＧ）により赤色光ＬＲおよび緑色光ＬＧに色分離される。
また、あるいは、発光層２３Ｃは、例えば図５４に示したように、赤色発光層２３ＣＲ、青色発光層２３ＣＢ、および緑色発光層２３ＣＧの積層構造をもつ白色発光層であってもよい。この場合には、発光層２３Ｃは、白色光ＬＷを発生する。白色光ＬＷは、カラーフィルタＣＦ（赤フィルタＣＦＲ，緑フィルタＣＦＧ，青フィルタＣＦＢ）により赤色光ＬＲ，緑色光ＬＧおよび青色光ＬＢに色分離される。
なお、有機層２３および発光層２３Ｃの構成は、図５２ないし図５４に示した例に限られず、他の構成を有していてもよいことは言うまでもない。
有機層２３のうち、正孔注入層２３Ａ，正孔輸送層２３Ｂ，電子輸送層２３Ｄおよび電子注入層２３Ｅは、例えば真空蒸着法により、画素アレイ部１０２（図４９参照。）の全面に共通層として形成される。一方、赤色発光層２３ＣＲ、緑色発光層２３ＣＧ、および黄色発光層２３ＣＹは、例えば塗布法により色別に形成される。青色発光層２３ＣＢは、例えば真空蒸着法により、画素領域３の全面に共通層として形成されていてもよいし、例えば塗布法により色別に形成されていてもよい。
有機層２３を構成する各層の膜厚および構成材料等は特に限定されないが、一例を以下に示す。
正孔注入層２３Ａは、発光層２３Ｃへの正孔注入効率を高めると共に、リークを防止するためのバッファ層である。正孔注入層２３Ａの厚みは例えば５ｎｍ〜２００ｎｍであることが好ましく、さらに好ましくは８ｎｍ〜１５０ｎｍである。正孔注入層２３Ａの構成材料は、電極や隣接する層の材料との関係で適宜選択すればよく、例えばポリアニリン，ポリチオフェン，ポリピロール，ポリフェニレンビニレン，ポリチエニレンビニレン，ポリキノリン，ポリキノキサリンおよびそれらの誘導体、芳香族アミン構造を主鎖又は側鎖に含む重合体などの導電性高分子，金属フタロシアニン（銅フタロシアニン等），カーボンなどが挙げられる。導電性高分子の具体例としてはオリゴアニリンおよびポリ（３，４−エチレンジオキシチオフェン）（ＰＥＤＯＴ）などのポリジオキシチオフェンが挙げられる。
正孔輸送層２３Ｂは、発光層２３Ｃへの正孔輸送効率を高めるためのものである。正孔輸送層２３Ｂの厚みは、素子の全体構成にもよるが、例えば５ｎｍ〜２００ｎｍであることが好ましく、さらに好ましくは８ｎｍ〜１５０ｎｍである。正孔輸送層２３Ｂを構成する材料としては、有機溶媒に可溶な発光材料、例えば、ポリビニルカルバゾール，ポリフルオレン，ポリアニリン，ポリシランまたはそれらの誘導体、側鎖または主鎖に芳香族アミンを有するポリシロキサン誘導体，ポリチオフェンおよびその誘導体，ポリピロールまたはＡｌｑ3などを用いることができる。
発光層２３Ｃでは、電界がかかると電子と正孔との再結合が起こり発光する。発光層２３Ｃの厚みは、素子の全体構成にもよるが、例えば１０ｎｍ〜２００ｎｍであることが好ましく、さらに好ましくは２０ｎｍ〜１５０ｎｍである。発光層２３Ｃは、それぞれ単層あるいは積層構造であってもよい。
発光層２３Ｃを構成する材料は、それぞれの発光色に応じた材料を用いればよく、例えばポリフルオレン系高分子誘導体や、（ポリ）パラフェニレンビニレン誘導体，ポリフェニレン誘導体，ポリビニルカルバゾール誘導体，ポリチオフェン誘導体，ペリレン系色素，クマリン系色素，ローダミン系色素，あるいは上記高分子に有機ＥＬ材料をドープしたものが挙げられる。ドープ材料としては、例えばルブレン，ペリレン，９，１０−ジフェニルアントラセン，テトラフェニルブタジエン，ナイルレッド，クマリン６等を用いることができる。なお、発光層２３Ｃを構成する材料は、上記材料を２種類以上混合して用いてもよい。また、上記高分子量の材料に限らず、低分子量の材料を組み合わせて用いてもよい。低分子材料の例としては、ベンジン，スチリルアミン，トリフェニルアミン，ポルフィリン，トリフェニレン，アザトリフェニレン，テトラシアノキノジメタン，トリアゾール，イミダゾール，オキサジアゾール，ポリアリールアルカン，フェニレンジアミン，アリールアミン，オキザゾール，アントラセン，フルオレノン，ヒドラゾン，スチルベンあるいはこれらの誘導体、または、ポリシラン系化合物，ビニルカルバゾール系化合物，チオフェン系化合物あるいはアニリン系化合物等の複素環式共役系のモノマーあるいはオリゴマーが挙げられる。
発光層２３Ｃを構成する材料としては、上記材料の他に発光性ゲスト材料として、発光効率が高い材料、例えば、低分子蛍光材料、りん光色素あるいは金属錯体等の有機発光材料を用いることができる。
なお、発光層２３Ｃは、例えば上述した正孔輸送層２３Ｂを兼ねた正孔輸送性の発光層としてもよく、また、後述する電子輸送層２３Ｄを兼ねた電子輸送性の発光層としてもよい。
電子輸送層２３Ｄおよび電子注入層２３Ｅは、発光層２３Ｃへの電子輸送効率を高めるためのものである。電子輸送層２３Ｄおよび電子注入層２３Ｅの総膜厚は素子の全体構成にもよるが、例えば５ｎｍ〜２００ｎｍであることが好ましく、より好ましくは１０ｎｍ〜１８０ｎｍである。
電子輸送層２３Ｄの材料としては、優れた電子輸送能を有する有機材料を用いることが好ましい。発光層２３Ｃの輸送効率を高めることにより、電界強度による発光色の変化が抑制される。具体的には、例えばアリールピリジン誘導体およびベンゾイミダゾール誘導体などを用いることが好ましい。これにより、低い駆動電圧でも高い電子の供給効率が維持されるからである。電子注入層２３Ｅの材料としては、アルカリ金属，アルカリ土類金属，希土類金属およびその酸化物，複合酸化物，フッ化物，炭酸塩等が挙げられる。
カソード電極２４は、例えば、厚みが１０ｎｍ程度であり、光透過性が良好で仕事関数が小さい材料により構成されている。また、酸化物を用いて透明導電膜を形成することによっても光取り出しを担保することが可能である。この場合には、ＺｎＯ，ＩＴＯ，ＩＺｎＯ，ＩｎＳｎＺｎＯ等を用いることが可能である。更に、カソード電極２４は単層でもよいが、図５２ないし図５４に示した例では、例えば、アノード電極２１側から順に第１層２４Ａ、第２層２４Ｂ、第３層２４Ｃを積層した構造となっている。
第１層２４Ａは、仕事関数が小さく、且つ、光透過性の良好な材料により形成されることが好ましい。具体的には、例えばカルシウム（Ｃａ），バリウム（Ｂａ）等のアルカリ土類金属、リチウム（Ｌｉ），セシウム（Ｃｓ）等のアルカリ金属、インジウム（Ｉｎ），マグネシウム（Ｍｇ），銀（Ａｇ）が挙げられる。更に、Ｌｉ２ Ｏ，Ｃｓ２ Ｃｏ３ ，Ｃｓ２ ＳＯ４ ，ＭｇＦ，ＬｉＦやＣａＦ２ 等のアルカリ金属酸化物，アルカリ金属フッ化物，アルカリ土類金属酸化物，アルカリ土類フッ化物が挙げられる。
第２層２４Ｂは、薄膜のＭｇＡｇ電極やＣａ電極などの光透過性を有し、且つ、導電性が良好な材料で構成されている。第３層２４Ｃは、電極の劣化を抑制するために透明なランタノイド系酸化物を用いることが好ましい。これにより、上面から光を取り出すことが可能な封止電極として用いることが可能となる。また、ボトムエミッション型の場合には、第３層２４Ｃの材料として金（Ａｕ），白金（Ｐｔ）またはＡｕＧｅ等が用いられる。
なお、第１層２４Ａ、第２層２４Ｂおよび第３層２４Ｃは、真空蒸着法、スパッタリング法、あるいはプラズマＣＶＤ（Chemical Vapor Deposition ；化学気相成長）法などの手法によって形成される。また、表示装置１００の駆動方式がアクティブマトリックス方式である場合、カソード電極２４は、隔壁２２および有機層２３によってアノード電極２１に対して絶縁された状態で、基板１０上にベタ膜状で形成され、表示素子２０の共通電極とされていてもよい。
また、カソード電極２４には、アルミキノリン錯体，スチリルアミン誘導体，フタロシアニン誘導体等の有機発光材料を含有した混合層でもよい。この場合には、さらに第３層２４Ｃ（図示なし）としてＭｇＡｇのような光透過性を有する層を別途有していてもよい。また、カソード電極２４は上記のような積層構造に限定されることはなく、作製されるデバイスの構造に応じて最適な組み合わせ、積層構造を取ればよいことは言うまでもない。例えば、上記本実施の形態のカソード電極２４の構成は、電極各層の機能分離、即ち有機層２３への電子注入を促進させる無機層（第１層２４Ａ）と、電極を司る無機層（第２層２４Ｂ）と、電極を保護する無機層（第３層２４Ｃ）とを分離した積層構造である。しかしながら、有機層２３への電子注入を促進させる無機層が、電極を司る無機層を兼ねてもよく、これらの層を単層構造としてもよい。
更に、この表示素子２０が、キャビティ構造となっている場合には、カソード電極２４が半透過半反射材料を用いて構成されることが好ましい。これにより、アノード電極２１側の光反射面と、カソード電極２４側の光反射面との間で多重干渉させた発光光がカソード電極２４側から取り出される。この場合、アノード電極２１側の光反射面とカソード電極２４側の光反射面との間の光学的距離は、取り出したい光の波長によって規定され、この光学的距離を満たすように各層の膜厚が設定されていることとする。このような上面発光型の表示素子においては、このキャビティ構造を積極的に用いることにより、外部への光取り出し効率の改善や発光スペクトルの制御を行うことが可能となる。
表示素子２０の上には、例えば、保護層２５、接着層２６および封止基板２７が設けられており、これらにより表示素子２０が封止されている（固体封止構造）。
保護層２５は、有機層２３への水分の浸入を防止するためのものであり、透過性および透水性の低い材料を用いて、例えば厚さ２〜３μｍで形成されている。保護層２５の材料としては、絶縁性材料または導電性材料のいずれにより構成されていてもよい。絶縁性材料としては、無機アモルファス性の絶縁性材料、例えばアモルファスシリコン（α−Ｓｉ）, アモルファス炭化シリコン（α−ＳｉＣ）, アモルファス窒化シリコン（α−Ｓｉ１−ｘ Ｎｘ），アモルファスカーボン（α−Ｃ）などが好ましい。このような無機アモルファス性の絶縁性材料は、グレインを構成しないため透水性が低く、良好な保護膜となる。
封止基板２７は、表示素子２０のカソード電極２４の側に位置しており、接着層２６と共に表示素子２０を封止するものである。封止基板２７は、表示素子２０で発生した光に対して透明なガラスなどの材料により構成されている。封止基板２７には、例えば、カラーフィルタおよびブラックマトリクスとしての遮光膜（いずれも図示せず）が設けられており、表示素子２０で発生した光を取り出すと共に、各表示素子２０間の配線において反射された外光を吸収し、コントラストを改善するようになっている。
封止基板２７上には、例えばカラーフィルタおよび遮光膜（いずれも図示せず）が設けられていてもよい。カラーフィルタは、赤色フィルタ，緑色フィルタおよび青色フィルタ（いずれも図示せず）を有しており、順に配置されている。赤色フィルタ，緑色フィルタおよび青色フィルタは、それぞれ例えば矩形形状で隙間なく形成されている。これら赤色フィルタ，緑色フィルタおよび青色フィルタは、顔料を混入した樹脂によりそれぞれ構成されており、顔料を選択することにより、目的とする赤，緑あるいは青の波長域における光透過率が高く、他の波長域における光透過率が低くなるように調整されている。
遮光膜は、例えば黒色の着色剤を混入した光学濃度が１以上の黒色の樹脂膜、または薄膜の干渉を利用した薄膜フィルタにより構成されている。このうち黒色の樹脂膜により構成するようにすれば、安価で容易に形成することができるので好ましい。薄膜フィルタは、例えば、金属，金属窒化物あるいは金属酸化物よりなる薄膜を１層以上積層し、薄膜の干渉を利用して光を減衰させるものである。薄膜フィルタとしては、具体的には、Ｃｒと酸化クロム（ＩＩＩ）（Ｃｒ２ Ｏ３ ）とを交互に積層したものが挙げられる。
この表示装置１００では、走査線ＷＳＬから供給される制御信号に応じてサンプリング用トランジスタ３Ａが導通し、信号線ＤＴＬから供給された映像信号の信号電位がサンプリングされて保持容量３Ｃに保持される。また、電源線ＤＳＬから駆動用トランジスタ３Ｂに電流が供給され、保持容量３Ｃに保持された信号電位に応じて、駆動電流が発光素子３Ｄ（表示素子２０）に供給される。発光素子３Ｄ（表示素子２０）は、供給された駆動電流により、映像信号の信号電位に応じた輝度で発光する。この光は、カソード電極２４，カラーフィルタおよび封止基板２７を透過して取り出される。
ここでは、薄膜トランジスタ１０の半導体層１４内の局所的な電界集中が緩和されているので、薄膜トランジスタ１０のキンク電流の発生や信頼性の低下が抑えられている。よって、画素特性の不具合が低減され、表示品質が向上する。
（変形例３）
図５５は、本開示の変形例３に係る表示装置１００Ｂの平面構成を表したものである。本実施の形態は、液晶表示素子よりなる表示素子８０を備えたことを除いては、上記実施の形態の表示装置１００と同様の構成、作用および効果を有し、上記実施の形態と同様にして製造することができる。よって、対応する構成要素には同一の符号を付して説明する。
表示素子８０は、例えば、画素電極８１と対向電極８２との間に液晶層８３を封止したものであり、画素電極８１および対向電極８２の液晶層８３側の各面には、配向膜８４Ａ，８４Ｂが形成されている。画素電極８１は、画素毎に配設されており、例えば、平坦化層１４に設けられた接続孔Ｈ２を介して第２導電膜３２に接続されている。対向電極８２は、対向基板８６上に複数の画素に共通の電極として設けられ、例えばコモン電位に保持されている。液晶層８３は、例えばＶＡ（Vertical Alignment：垂直配向）モード，ＴＮ（Twisted Nematic）モードあるいはＩＰＳ（In Plane Switching）モード等により駆動される液晶により構成されている。
また、基板１０の下方には、バックライト８７が備えられている。基板１０のバックライト８７側および対向基板８６上には、偏光板８８Ａ，８８Ｂが貼り合わせられている。
（変形例４）
図５６は、本開示の変形例４に係る表示装置の表示素子を構成する電気泳動素子９１の平面構成、図５７は電気泳動素子９１の断面構成をそれぞれ表している。この電気泳動素子９１は、電気泳動現象を利用してコントラストを生じさせるものであり、例えば表示装置などの多様な電子機器に適用される。電気泳動素子９１は、絶縁性液体９２中に、泳動粒子９３（第１粒子）と細孔９４Ａを有する多孔質層９４とを含んでいる。なお、図５６および図５７は電気泳動素子９１の構成を模式的に表したものであり、実際の寸法、形状とは異なる場合がある。
絶縁性液体９２は、例えばパラフィンまたはイソパラフィンなどの有機溶媒により構成されている。絶縁性液体９２には、１種類の有機溶媒を用いてもよく、あるいは複数種類の有機溶媒を用いるようにしてもよい。絶縁性液体９２の粘度および屈折率は、できるだけ低くすることが好ましい。絶縁性液体９２の粘度を低くすると泳動粒子９３の移動性（応答速度）が向上する。また、これに応じて泳動粒子９３の移動に必要なエネルギー（消費電力）は低くなる。絶縁性液体９２の屈折率を低くすると、絶縁性液体９２と多孔質層９４との屈折率の差が大きくなり、多孔質層９４の反射率が高くなる。
絶縁性液体９２には、例えば、着色剤，電荷調整剤，分散安定剤，粘度調整剤，界面活性剤または樹脂などを添加するようにしてもよい。
絶縁性液体９２中に分散された泳動粒子９３は、１または２以上の荷電粒子であり、このような帯電した泳動粒子９３が電界に応じ細孔９４Ａを経て移動する。泳動粒子９３は、任意の光学的反射特性（光反射率）を有しており、泳動粒子９３の光反射率と多孔質層９４の光反射率との違いによりコントラストが生じるようになっている。例えば、泳動粒子９３が明表示し、多孔質層９４が暗表示するようにしてもよく、泳動粒子９３が暗表示し、多孔質層９４が明表示するようにしてもよい。
外部から電気泳動素子９１を見ると、泳動粒子９３が明表示する場合には泳動粒子９３は例えば白色または白色に近い色に視認され、暗表示する場合には、例えば黒色または黒色に近い色に視認される。このような泳動粒子９３の色は、コントラストを生じさせることができれば特に限定されない。
泳動粒子９３は、例えば、有機顔料，無機顔料，染料，炭素材料，金属材料，金属酸化物，ガラスまたは高分子材料（樹脂）などの粒子（粉末）により構成されている。泳動粒子９３に、これらのうちの１種類を用いてもよく、または２種類以上を用いてもよい。泳動粒子９３を、上記粒子を含む樹脂固形分の粉砕粒子またはカプセル粒子などにより構成することも可能である。なお、上記炭素材料，金属材料，金属酸化物，ガラスまたは高分子材料に該当する材料は、有機顔料，無機顔料または染料に該当する材料から除く。泳動粒子９３の粒径は例えば３０ｎｍ〜３００ｎｍである。
上記の有機顔料は、例えば、アゾ系顔料、メタルコンプレックスアゾ系顔料、ポリ縮合アゾ系顔料、フラバンスロン系顔料、ベンズイミダゾロン系顔料、フタロシアニン系顔料、キナクリドン系顔料、アントラキノン系顔料、ペリレン系顔料、ペリノン系顔料、アントラピリジン系顔料、ピランスロン系顔料、ジオキサジン系顔料、チオインジゴ系顔料、イソインドリノン系顔料、キノフタロン系顔料またはインダンスレン系顔料などである。無機顔料は、例えば、亜鉛華、アンチモン白、鉄黒、硼化チタン、ベンガラ、マピコエロー、鉛丹、カドミウムエロー、硫化亜鉛、リトポン、硫化バリウム、セレン化カドミウム、炭酸カルシウム、硫酸バリウム、クロム酸鉛、硫酸鉛、炭酸バリウム、鉛白またはアルミナホワイトなどである。染料は、例えば、ニグロシン系染料、アゾ系染料、フタロシアニン系染料、キノフタロン系染料、アントラキノン系染料またはメチン系染料などである。炭素材料は、例えば、カーボンブラックなどである。金属材料は、例えば、金、銀または銅などである。金属酸化物は、例えば、酸化チタン、酸化亜鉛、酸化ジルコニウム、チタン酸バリウム、チタン酸カリウム、銅−クロム酸化物、銅−マンガン酸化物、銅−鉄−マンガン酸化物、銅−クロム−マンガン酸化物または銅−鉄−クロム酸化物などである。高分子材料は、例えば、可視光領域に光吸収域を有する官能基が導入された高分子化合物などである。可視光領域に光吸収域を有する高分子化合物であれば、その種類は特に限定されない。
泳動粒子９３の具体的な材料は、例えば、泳動粒子９３がコントラストを生じさせるために担う役割に応じて選択される。泳動粒子９３が明表示する場合、泳動粒子９３には例えば、酸化チタン、酸化亜鉛、酸化ジルコニウム、チタン酸バリウムまたはチタン酸カリウムなどの金属酸化物等が用いられる。泳動粒子９３が暗表示する場合、泳動粒子９３には例えば、カーボンブラックなどの炭素材料または銅−クロム酸化物、銅−マンガン酸化物、銅−鉄−マンガン酸化物、銅−クロム−マンガン酸化物および銅−鉄−クロム酸化物などの金属酸化物等が用いられる。中でも、泳動粒子９３には炭素材料を用いることが好ましい。炭素材料からなる泳動粒子９３は、優れた化学的安定性、移動性および光吸収性を示す。
絶縁性液体９２中における泳動粒子９３の含有量（濃度）は、特に限定されないが、例えば、０．１重量％〜１０重量％である。この濃度範囲では、泳動粒子９３の遮蔽性および移動性が確保される。詳細には、泳動粒子９３の含有量が０．１重量％よりも少ないと、泳動粒子９３が多孔質層９４を遮蔽（隠蔽）しにくくなり、十分にコントラストを生じさせることができない可能性がある。一方、泳動粒子９３の含有量が１０重量％よりも多いと、泳動粒子９３の分散性が低下するため、その泳動粒子９３が泳動しにくくなり、凝集する虞がある。
泳動粒子９３は、絶縁性液体９２中で長期間に渡って分散および帯電しやすく、また、多孔質層９４に吸着しにくいことが好ましい。このため、例えば絶縁性液体９２中に分散剤が添加される。分散剤と電荷調整剤とを併用するようにしてもよい。
この分散剤または電荷調整剤は、例えば、正、負のどちらか一方、または両方の電荷を有しており、絶縁性液体９２中の帯電量を増加させると共に、静電反発により泳動粒子９３を分散させるためのものである。このような分散剤として、例えば、Ｌｕｂｒｉｚｏｌ社製のＳｏｌｓｐｅｒｃｅシリーズ、ＢＹＫ−Ｃｈｅｍｉｃ社製のＢＹＫシリーズまたはＡｎｔｉ−Ｔｅｒｒａシリーズ、あるいはＴＣＩ Ａｍｅｒｉｃａ社製Ｓｐａｎシリーズなどが挙げられる。
泳動粒子９３の分散性を向上させるため、泳動粒子９３に表面処理を施すようにしてもよい。この表面処理は、例えば、ロジン処理、界面活性剤処理、顔料誘導体処理、カップリング剤処理、グラフト重合処理またはマイクロカプセル化処理などである。特に、グラフト重合処理、マイクロカプセル化処理またはこれらを組み合わせて処理を行うことにより、泳動粒子９３の長期間の分散安定性を維持することができる。
このような表面処理には、例えば、泳動粒子９３の表面に吸着可能な官能基と重合性官能基とを有する材料（吸着性材料）などが用いられる。吸着可能な官能基は、泳動粒子９３の形成材料に応じて決定する。例えば、泳動粒子９３がカーボンブラックなどの炭素材料により構成されている場合には、４−ビニルアニリンなどのアニリン誘導体、泳動粒子９３が金属酸化物により構成されている場合には、メタクリル酸３−（トリメトキシシリル）プロピルなどのオルガノシラン誘導体をそれぞれ吸着することができる。重合性官能基は、例えば、ビニル基、アクリル基、メタクリル基などである。
泳動粒子９３の表面に重合性官能基を導入し、これにグラフトさせて表面処理を行うようにしてもよい（グラフト性材料）。グラフト性材料は、例えば重合性官能基と分散用官能基とを有している。分散用官能基は、絶縁性液体９２中に泳動粒子９３を分散させ、その立体障害により分散性を保持するものである。絶縁性液体９２が例えばパラフィンである場合、分散用官能基として分岐状のアルキル基などを用いることができる。重合性官能基は、例えばビニル基、アクリル基、メタクリル基などである。グラフト性材料を重合およびグラフトさせるためには、例えば、アゾビスイソブチロニトリル（ＡＩＢＮ）などの重合開始剤を用いればよい
上記泳動粒子９３を絶縁性液体９２中に分散させる方法の詳細については、「超微粒子の分散技術とその評価〜表面処理・微粉砕と気中／液中／高分子中の分散安定化〜（サイエンス＆テクノロジー社）」などの書籍に掲載されている。
多孔質層９４は泳動粒子９３を遮蔽可能なものであり、繊維状構造体９４Ｂおよび繊維状構造体９４Ｂに保持された非泳動粒子９４Ｃ（第２粒子）を有している。この多孔質層９４は、繊維状構造体９４Ｂにより形成された３次元立体構造物（不織布のような不規則なネットワーク構造物）であり、複数の隙間（細孔９４Ａ）が設けられている。繊維状構造体９４Ｂにより、多孔質層９４の３次元立体構造を構成することで、光（外光）が乱反射（多重散乱）し、多孔質層９４の反射率が高くなる。従って、多孔質層９４の厚みが小さい場合であっても高反射率を得ることができ、電気泳動素子９１のコントラストを向上させると共に泳動粒子９３の移動に必要なエネルギーを小さくすることができる。また、細孔９４Ａの平均孔径が大きくなり、かつ、多くの細孔９４Ａが多孔質層９４に設けられる。これにより、泳動粒子９３が細孔９４Ａを経由して移動し易くなり、応答速度が向上すると共に、泳動粒子９３を移動させるために必要なエネルギーがより小さくなる。このような多孔質層９４の厚みは、例えば、５μｍ〜１００μｍである。
繊維状構造体９４Ｂは、繊維径（直径）に対して十分な長さを有する繊維状物質である。例えば、複数の繊維状構造体９４Ｂが集合し、ランダムに重なって多孔質層９４を構成する。１つの繊維状構造体９４Ｂがランダムに絡みあって多孔質層９４を構成していてもよい。あるいは、１つの繊維状構造体９４Ｂによる多孔質層９４と複数の繊維状構造体９４Ｂによる多孔質層９４とが混在していてもよい。
繊維状構造体９４Ｂは、例えば、高分子材料または無機材料等により構成されている。高分子材料としては、例えば、ナイロン，ポリ乳酸，ポリアミド，ポリイミド，ポリエチレンテレフタレート，ポリアクリロニトリル，ポリエチレンオキシド，ポリビニルカルバゾール，ポリビニルクロライド，ポリウレタン，ポリスチレン，ポリビニルアルコール，ポリサルフォン，ポリビニルピロリドン，ポリビニリデンフロリド，ポリヘキサフルオロプロピレン，セルロースアセテート，コラーゲン，ゼラチン，キトサンまたはそれらのコポリマーなどが挙げられる。無機材料は、例えば酸化チタンなどである。繊維状構造体７４Ｂには、高分子材料を用いることが好ましい。高分子材料は、例えば光などに対する反応性が低く、化学的に安定であるためである。即ち、高分子材料を用いることにより、意図しない繊維状構造体９４Ｂの分解反応を防ぐことができる。繊維状構造体９４Ｂが高反応性の材料により構成される場合には、表面を任意の保護層で被覆しておくことが好ましい。
繊維状構造体９４Ｂは例えば直線状に延在している。繊維状構造体９４Ｂの形状は、どのようなものであってもよく、例えば、縮れていたり、途中で折れ曲がったりしていてもよい。あるいは、繊維状構造体９４Ｂは途中で分岐していてもよい。
繊維状構造体９４Ｂの平均繊維径は、例えば５０ｎｍ以上２０００ｎｍ以下であるが、上記範囲外であってもよい。平均繊維径を小さくすることにより、光が乱反射し易くなり、また、細孔９４Ａの孔径が大きくなる。繊維状構造体９４Ｂが非泳動粒子９４Ｃを保持できるよう、その繊維径を決定する。平均繊維径は、例えば、走査型電子顕微鏡などを用いた顕微鏡観察により測定することができる。繊維状構造体９４Ｂの平均長さは任意である。繊維状構造体９４Ｂは、例えば、相分離法，相反転法，静電（電界）紡糸法，溶融紡糸法，湿式紡糸法，乾式紡糸法，ゲル紡糸法，ゾルゲル法またはスプレー塗布法などにより形成される。このような方法を用いることにより、繊維径に対して十分な長さを有する繊維状構造体９４Ｂを容易に、かつ安定して形成することができる。
繊維状構造体９４Ｂは、ナノファイバーにより構成することが好ましい。ここでナノファイバーとは、繊維径が１ｎｍ〜１０００ｎｍであり、長さが繊維径の１００倍以上である繊維状物質である。このようなナノファイバーを繊維状構造体９４Ｂとして用いることにより、光が乱反射し易くなり、多孔質層９４の反射率をより向上させることができる。即ち、電気泳動素子９１のコントラストを向上させることが可能となる。また、ナノファイバーからなる繊維状構造体９４Ｂでは、単位体積中に占める細孔９４Ａの割合が大きくなり、細孔９４Ａを経由して泳動粒子９３が移動がし易くなる。従って、泳動粒子９３の移動に必要なエネルギーを小さくすることができる。ナノファイバーからなる繊維状構造体９４Ｂは、静電紡糸法により形成することが好ましい。静電紡糸法を用いることにより繊維径が小さい繊維状構造体９４Ｂを容易に、かつ安定して形成することができる。
繊維状構造体９４Ｂには、その光反射率が泳動粒子９３の光反射率と異なるものを用いることが好ましい。これにより、多孔質層９４と泳動粒子９３との光反射率の差によるコントラストが形成され易くなる。絶縁性液体９２中で光透過性（無色透明）を示す繊維状構造体９４Ｂを用いるようにしてもよい。
細孔９４Ａは、複数の繊維状構造体９４Ｂが重なり合い、または１つの繊維状構造体９４Ｂが絡まりあうことにより構成されている。この細孔９４Ａは、泳動粒子９３が細孔９４Ａを経て移動し易いよう、できるだけ大きな平均孔径を有していることが好ましい。細孔９４Ａの平均孔径は、例えば、０．１μｍ〜１０μｍである。
非泳動粒子９４Ｃは繊維状構造体９４Ｂに固定されており、その光反射率は泳動粒子９３の光反射率と異なっている。非泳動粒子９４Ｃは、上記泳動粒子９３と同様の材料により構成することが可能である。詳細には、非泳動粒子９４Ｃ（多孔質層９４）が明表示する場合には上記泳動粒子９３が明表示する場合の材料、非泳動粒子９４Ｃが暗表示する場合には上記泳動粒子９３が暗表示する場合の材料をそれぞれ用いることができる。多孔質層９４により明表示を行うとき、非泳動粒子９４Ｃを金属酸化物により構成することが好ましい。これにより、優れた化学的安定性、定着性および光反射性を得ることができる。中でも、非泳動粒子９４Ｃを屈折率の高い金属酸化物、例えばルチル型の酸化チタンにより構成することが好ましい。非泳動粒子９４Ｃ、泳動粒子９３それぞれの構成材料は同じであってもよく、異なっていてもよい。非泳動粒子９４Ｃは、繊維状構造体９４Ｂの内部に完全に埋設されていてもよく、あるいは、繊維状構造体９４Ｃから部分的に露出していてもよい。非泳動粒子９４Ｃが明表示または暗表示を行うときに外部から視認される色は、上記泳動粒子９３について説明したものと同様である。
このような多孔質層９４は、例えば以下の方法により形成することができる。まず有機溶剤などに、例えば高分子材料等の繊維状構造体９４Ｂの構成材料を溶解させ、紡糸溶液を調製する。次いで、この紡糸溶液に非泳動粒子９４Ｃを加えて十分に攪拌し、非泳動粒子９４Ｃを分散させる。最後に、この紡糸溶液から例えば静電紡糸法により紡糸を行って非泳動粒子９４Ｃを繊維状構造体９４Ｂに固定し、多孔質層９４を形成する。多孔質層９４は、高分子フィルムに、レーザを使用して穴開け加工を施して細孔９４Ａを形成するようにしてもよく、多孔質層９４に合成繊維等により編まれた布、または連泡多孔性高分子などを用いるようにしてもよい。
電気泳動素子９１は、上記のように、泳動粒子９３の光反射率と多孔質層９４の光反射率との差によりコントラストを生じさせるものである。具体的には、泳動粒子９３および多孔質層９４のうち、明表示する方の光反射率が暗表示する方の光反射率よりも高くなっている。非泳動粒子９４Ｃの光反射率を、泳動粒子９３よりも高くして、多孔質層９４で明表示し、泳動粒子９３で暗表示することが好ましい。このような表示を行うことにより、明表示がなされる際の光反射率が、多孔質層９４（３次元立体構造物）による光の乱反射を利用して著しく高くなる。従って、これに応じ、コントラストも著しく向上する。
電気泳動素子９１では、電界が印加された範囲内で泳動粒子９３が多孔質層９４の細孔９４Ａを経て移動する。泳動粒子９３の移動した領域、移動しない領域に応じて、明表示および暗表示のうちのどちらか一方がなされ、画像が表示される。
図５８は、表示素子として電気泳動素子９１を用いた表示装置１００Ｃの断面構成を表したものである。この表示装置１００Ｃは、電気泳動現象を利用して画像（例えば文字情報など）を表示する電気泳動型ディスプレイ（いわゆる電子ペーパーディスプレイ）である。表示装置１００Ｃは、例えば、基板１０に、電気泳動素子９１よりなる表示素子９０を有している。
表示素子９０は、画素電極９５と、上述した電気泳動素子９１と、対向基板９６とを有している。基板１０上の平坦化層１４と対向基板９６との間にはスペーサ（図示せず）が介在している。
画素電極９５は、例えば、金（Ａｕ）、銀（Ａｇ）または銅（Ｃｕ）などの金属材料により形成されている。画素電極９５は、コンタクトホールＨ２を通じて第２導電膜３２に接続されている。画素電極９５は、例えば画素配置に応じてマトリクス状またはセグメント状に配置されている。
対向基板９６は、例えば板状部材９６Ａおよび対向電極９６Ｂを有しており、板状部材９６Ａの全面（基板１０との対向面）に対向電極９６Ｂが設けられている。対向電極９６Ｂを、画素電極９５と同様に、マトリクス状またはセグメント状に配置するようにしてもよい。
板状部材９６Ａは、光透過性を有し、例えば、無機材料，金属材料またはプラスチック材料などにより構成されている。無機材料としては、例えば、ケイ素（Ｓｉ），酸化ケイ素（ＳｉＯＸ ），窒化ケイ素（ＳｉＮＸ ）または酸化アルミニウム（ＡｌＯｘ ）などが挙げられる。酸化ケイ素には、ガラスまたはスピンオングラス（ＳＯＧ）などが含まれる。金属材料としては、例えば、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）またはステンレスなどが挙げられ、プラスチック材料としては、例えば、ポリカーボネート（ＰＣ）、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）またはポリエチルエーテルケトン（ＰＥＥＫ）などが挙げられる。
対向電極９６Ｂには、例えば、酸化インジウム−酸化スズ（ＩＴＯ）、酸化アンチモン−酸化スズ（ＡＴＯ）、フッ素ドープ酸化スズ（ＦＴＯ）またはアルミニウムドープ酸化亜鉛（ＡＺＯ）などの光透光性導電性材料（透明電極材料）を用いることができる。
対向基板９６側に画像を表示する場合には、対向電極９６Ｂを介して電気泳動素子９１を見ることになるため、対向電極９６Ｂの光透過性（透過率）は、できるだけ高いことが好ましく、例えば、８０％以上である。また、対向電極９６Ｂの電気抵抗は、できるだけ低いことが好ましく、例えば、１００Ω／□以下である。
電気泳動素子９１は、上述したように、絶縁性液体９２中に、泳動粒子９３と、複数の細孔９４Ａを有する多孔質層９４とを含んでいる。絶縁性液体９２は、平坦化層１４と対向基板９６との間の空間に充填されており、多孔質層９４は、例えば、スペーサ（図示せず）により支持されている。絶縁性液体９２が充填されている空間は、例えば、多孔質層９４を境界として、画素電極９５に近い側の待避領域Ｒ１と、対向電極９６Ｂに近い側の表示領域Ｒ２とに区分けされている。絶縁性液体９２、泳動粒子９３および多孔質層９４の構成は、上述と同様である。なお、図５８および後述の図５９では、図示内容を簡略化するために、細孔９４Ａの一部だけを示している。
多孔質層９４は、画素電極９５および対向電極９６Ｂのうちのどちらか一方に隣接していてもよく、待避領域Ｒ１と表示領域Ｒ２とが明確に区切られていなくてもよい。泳動粒子９３は、電界に応じて画素電極９５または対向電極９６Ｂに向かって移動する。
スペーサ（図示せず）の厚みは、例えば１０μｍ〜１００μｍであり、できるだけ、薄くすることが好ましい。これにより、消費電力を抑えることができる。スペーサ（図示せず）は、例えば、高分子材料などの絶縁性材料により構成され、平坦化層１４と対向基板９６との間に例えば格子状に設けられている。スペーサ（図示せず）の配置形状は、特に限定されないが、泳動粒子９３の移動を妨げず、かつ、泳動粒子９３を均一分布させるように設けることが好ましい。
初期状態の表示装置１００Ｃでは、泳動粒子９３が待避領域Ｒ１に配置されている（図５８）。この場合には、全ての画素で泳動粒子９３が多孔質層９４により遮蔽されているため、対向基板９６側から電気泳動素子９１を見ると、コントラストが生じていない（画像が表示されていない）状態にある。
一方、基板１０の薄膜トランジスタ１３により画素が選択され、画素電極９５と対向電極９６Ａとの間に電界が印加されると、図５９に示したように、画素毎に泳動粒子９３が待避領域Ｒ１から多孔質層９４（細孔９４Ａ）を経由して表示領域Ｒ２に移動する。この場合には、泳動粒子９３が多孔質層９４により遮蔽されている画素と遮蔽されていない画素とが併存するため、対向基板９６側から電気泳動素子９１を見ると、コントラストが生じている状態になる。これにより、画像が表示される。
（適用例）
続いて、図６０ないし図７４を参照して、上記実施の形態に係る表示装置の適用例について説明する。上記実施の形態の表示装置は、テレビジョン装置，デジタルカメラ，ノート型パーソナルコンピュータ、携帯電話やスマートフォン等の携帯端末装置あるいはビデオカメラなどのあらゆる分野の電子機器に適用することが可能である。言い換えると、この表示装置は、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器に適用することが可能である。
（モジュール）
上記実施の形態の表示装置は、例えば、図６０に示したようなモジュールとして、後述する適用例１〜９などの種々の電子機器に組み込まれる。このモジュールは、例えば、基材１１の中央部の画素領域３と、この画素領域３の外側の周辺領域４とを有している。画素領域３には、図４９に示した画素アレイ部１０２が設けられている。周辺領域４には、図４９に示した駆動部（信号セレクタ１０３，主スキャナ１０４，および電源スキャナ１０５）が設けられると共に、画素アレイ部１０２の配線が延長されて外部接続端子（図示せず）が設けられている。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板（ＦＰＣ；Flexible Printed Circuit）９が接続されていてもよい。
（適用例１）
図６１および図６２は、電子ブック２１０の外観構成を表している。この電子ブック２１０は、例えば、表示部２１１および非表示部２１２と、操作部２１３とを備えている。なお、操作部２１３は、図６１に示したように非表示部２１２の前面に設けられていてもよいし、図６２に示したように非表示部２１２の上面に設けられていてもよい。表示部２１１が上記実施の形態の表示装置により構成される。なお、上記実施の形態の表示装置は、図６１および図６２に示した電子ブックと同様の構成を有するＰＤＡ（Personal Digital Assistants ）などに搭載されてもよい。
（適用例２）
図６３および図６４は、スマートフォン２２０の外観を表したものである。このスマートフォン２２０は、例えば、表側に表示部２２１および操作部２２２を有し、裏側にカメラ２２３を有しており、この表示部２２１が上記実施の形態の表示装置により構成されている。
（適用例３）
図６５は、上記実施の形態の表示装置が適用されるテレビジョン装置２３０の外観を表したものである。このテレビジョン装置２３０は、例えば、フロントパネル２３１およびフィルターガラス２３２を含む映像表示画面部２３３を有している。映像表示画面部２３３が上記実施の形態の表示装置により構成されている。
（適用例４）
図６６は、タブレットパーソナルコンピュータ２４０の外観を表したものである。このタブレットパーソナルコンピュータ２４０は、例えば、タッチパネル部２４１および筐体２４２を有しており、タッチパネル部２４１が上記実施の形態の表示装置により構成されている。
（適用例５）
図６７および図６８は、デジタルスチルカメラ２５０の外観を表したものである。このデジタルスチルカメラ２５０は、例えば、フラッシュ用の発光部２５１、表示部２５２、メニュースイッチ２５３およびシャッターボタン２５４を有しており、表示部２５２が上記実施の形態の表示装置により構成されている。
（適用例６）
図６９は、ノートブック型パーソナルコンピュータ２６０の外観を表したものである。このノートブック型パーソナルコンピュータ２６０は、例えば、本体２６１，文字等の入力操作のためのキーボード２６２および画像を表示する表示部２６３を有しており、表示部２６３が上記実施の形態の表示装置により構成されている。
（適用例７）
図７０は、ビデオカメラ２７０の外観を表したものである。このビデオカメラ２７０は、例えば、本体部２７１，この本体部２７１の前方側面に設けられた被写体撮影用のレンズ２７２，撮影時のスタート／ストップスイッチ２７３および表示部２７４を有している。表示部２７４が上記実施の形態の表示装置により構成されている。
（適用例８）
図７１および図７２は、他の電子ブック２８０の外観を表したものである。電子ブック２８０は、柔らかい素材をコンポーネント化して形成された薄型のフレキシブルディスプレイである。この電子ブック２８０では、複数枚の紙（頁）を綴じて作られる実際の本のように、装置全体を閉じたり（折り畳んだり）、あるいは開いたりすることができるようになっている。ユーザは実際に本を読んでいるかのような感覚で、電子ブック３に表示された内容（例えば書籍の頁等）を閲覧することが可能である。
電子ブック２８０は、支持基板２８１上に、表示部２８２を備えたものであり、本における「背」の部分（背２８３Ａ）には、ヒンジ部２８３を有している。この電子ブック２８０の下面（閉じたときに外側になる面）側には軟らかい樹脂フィルムよりなるカバー２８４が設けられ、上面（閉じたときに内側になる面）側は、柔らかく、かつ表示光に対して透明性を有する樹脂フィルムよりなる保護シート２８５により覆われている。表示部２８２が上記実施の形態の表示装置により構成されている。
（適用例９）
図７３および図７４は、携帯電話機２９０の外観を表したものである。この携帯電話機２９０は、例えば、上側筐体２９１と下側筐体２９２とを連結部（ヒンジ部）２９３で連結したものであり、ディスプレイ２９４，サブディスプレイ２９５，ピクチャーライト２９６およびカメラ２９７を有している。ディスプレイ２９４またはサブディスプレイ２９５が上記実施の形態の表示装置により構成されている。
以上、実施の形態を挙げて本技術を説明したが、本技術は上記実施の形態に限定されるものではなく、種々変形が可能である。
例えば、上記実施の形態では、表示装置１００，１００Ａ〜１００Ｃの構成を具体的に挙げて説明したが、表示装置１００，１００Ａ〜１００Ｃは、図示した構成要素を全て備えるものに限定されるものではない。また、一部の構成要素を他の構成要素に置換することもできる。
また、上記実施の形態では、画素回路１０１の構成および動作について具体例を挙げて説明したが、アクティブマトリクス駆動のための画素回路の構成は、上記実施の形態で説明したものに限られず、必要に応じて容量素子やトランジスタを追加してもよく、また結線関係を変更することも可能である。その場合、画素回路の変更に応じて、上述した駆動部（信号セレクタ１０３，主スキャナ１０４，および電源スキャナ１０５）のほかに、必要な駆動回路を追加してもよい。また、画素回路の駆動方法や動作についても、上記実施の形態で説明したものに限られず、適宜の変更が可能であることは言うまでもない。
更に、上記実施の形態において説明した各層の材料および厚み、または成膜方法および成膜条件等は限定されるものではなく、他の材料および厚みとしてもよく、または他の成膜方法および成膜条件としてもよい。
加えて、上記実施の形態では、表示素子２０を保護層２５、接着層２６および封止基板２７で覆い、保護層２５と封止基板２７との間に空間を残さない固体封止構造について説明した。しかしながら、表示素子２０を保護層２５および蓋状部材（図示せず）で覆い、保護層２５と蓋状部材との間に空間を残す中空封止構造としてもよい。この場合には、保護層２５と蓋状部材との間の空間にゲッター剤（図示せず）等を設置することにより、有機層２３への水分の浸入を抑えることが望ましい。
更にまた、上記実施の形態では、表示素子２０が、基板１０側からアノード電極２１、有機層２３、およびカソード電極２４を順に有する場合について説明したが、アノード電極２１およびカソード電極２４を逆にして、基板１０側からカソード電極２４、有機層２３、およびアノード電極２１を有していてもよい。この場合についても、アノード電極２１側から光を取り出す上面発光、カソード電極２４（基板１０）側から光を取り出す下面発光のいずれも可能である。
加えてまた、上記実施の形態では、表示素子２０，８０，９０の構成を具体的に挙げて説明したが、全ての層を備えていなくてもよく、また、他の層を更に備えていてもよい。
更にまた、表示素子２０，８０，９０は、有機ＥＬ素子、液晶表示素子、電気泳動型表示素子のほか、無機エレクトロルミネッセンス素子、またはエレクトロデポジション型もしくエレクトロクロミック型の表示素子などの他の表示素子でもよい。
なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
なお、本技術は以下のような構成を取ることも可能である。
（１）
上面に第１領域およびそれ以外の第２領域を有する基材と、
前記基材の第１領域に設けられたゲート電極と、
前記ゲート電極の表面と前記基材の第２領域とに設けられたゲート絶縁膜と、
前記ゲート絶縁膜の表面に設けられた半導体層と
を有し、
前記半導体層は、第３領域およびそれ以外の第４領域を有し、
前記第３領域では、前記半導体層と前記ゲート電極とが最短距離で対向しており、
前記第４領域では、前記半導体層から前記ゲート電極までの距離が前記最短距離よりも大きく、
前記第３領域と前記第４領域との境界位置において前記半導体層が直線形状または略直線形状をなしている
薄膜トランジスタ。
（２）
前記基材は、前記第２領域に、前記第１領域に対して傾斜した第５領域と、前記第１領域に平行な第６領域とを有し、
前記半導体層の前記第３領域と前記第４領域との境界位置と、前記基材の前記第５領域と前記第６領域との境界で前記半導体層が折れ曲がる位置とが異なる
前記（１）記載の薄膜トランジスタ。
（３）
前記ゲート電極は、前記第１領域に平行な上面と、前記第１領域に対して傾斜した側面とを有し、
前記ゲート電極の側面と前記第５領域とが直線形状または略直線形状をなしている
前記（２）記載の薄膜トランジスタ。
（４）
前記基材の前記第１領域と前記第６領域との高さの差は、前記ゲート電極の厚みよりも大きい
前記（２）または（３）記載の薄膜トランジスタ。
（５）
前記基材は、第１絶縁層と第２絶縁層との積層体により構成され、
前記第１領域は、前記第１絶縁層の上に前記第２絶縁層を積層した構成を有し、
前記第５領域は、前記第２絶縁層の側面により構成され、
前記第６領域は、前記第１絶縁層の上面により構成されている
前記（２）ないし（４）のいずれかに記載の薄膜トランジスタ。
（６）
前記第５領域は、前記ゲート電極のドレイン側およびソース側のうち少なくとも一方に設けられている
前記（２）ないし（５）のいずれかに記載の薄膜トランジスタ。
（７）
前記半導体層は、前記第１領域に平行な直線形状を有する
前記（１）記載の薄膜トランジスタ。
（８）
前記ゲート電極は、前記第１領域に平行な上面と、前記第１領域に対して傾斜した側面とを有し、
前記ゲート電極の側面における前記半導体層の前記第１領域に対する傾きと、前記ゲート電極の側面の前記第１領域に対する傾きとが異なる
前記（１）記載の薄膜トランジスタ。
（９）
前記ゲート電極の側面にサイドウォールが設けられている
前記（８）記載の薄膜トランジスタ。
（１０）
表示素子と、前記表示素子を駆動する薄膜トランジスタとを備え、
前記薄膜トランジスタは、
上面に第１領域およびそれ以外の第２領域を有する基材と、
前記基材の第１領域に設けられたゲート電極と、
前記ゲート電極の表面と前記基材の第２領域とに設けられたゲート絶縁膜と、
前記ゲート絶縁膜の表面に設けられた半導体層と
を有し、
前記半導体層は、第３領域およびそれ以外の第４領域を有し、
前記第３領域では、前記半導体層と前記ゲート電極とが最短距離で対向しており、
前記第４領域では、前記半導体層から前記ゲート電極までの距離が前記最短距離よりも大きく、
前記第３領域と前記第４領域との境界位置において前記半導体層が直線形状または略直線形状をなしている
表示装置。
（１１）
表示素子と、前記表示素子を駆動する薄膜トランジスタとを有する表示装置を備え、
前記薄膜トランジスタは、
上面に第１領域およびそれ以外の第２領域を有する基材と、
前記基材の第１領域に設けられたゲート電極と、
前記ゲート電極の表面と前記基材の第２領域とに設けられたゲート絶縁膜と、
前記ゲート絶縁膜の表面に設けられた半導体層と
を有し、
前記半導体層は、第３領域およびそれ以外の第４領域を有し、
前記第３領域では、前記半導体層と前記ゲート電極とが最短距離で対向しており、
前記第４領域では、前記半導体層から前記ゲート電極までの距離が前記最短距離よりも大きく、
前記第３領域と前記第４領域との境界位置において前記半導体層が直線形状または略直線形状をなしている
電子機器。
（１２）
基材の上面の第１領域にゲート電極を形成する工程と、
前記ゲート電極の表面と前記基材の前記第１領域以外の第２領域とにゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜の表面に半導体層を形成する工程と
を含み、
前記半導体層に、第３領域およびそれ以外の第４領域を設け、
前記第３領域では、前記半導体層と前記ゲート電極とを最短距離で対向させ、
前記第４領域では、前記半導体層から前記ゲート電極までの距離を前記最短距離よりも大きくし、
前記第３領域と前記第４領域との境界位置において前記半導体層を直線形状または略直線形状とする
薄膜トランジスタの製造方法。
（１３）
前記ゲート電極を形成したのち、前記ゲート電極または前記ゲート電極と同じレイアウトのレジスト膜をマスクとして前記基材の前記第２領域をエッチングし、前記第２領域に、前記第１領域に対して傾斜した第５領域と、前記第１領域に平行な第６領域とを形成する工程を更に含み、
前記半導体層の前記第３領域と前記第４領域との境界位置と、前記基材の前記第５領域と前記第６領域との境界で前記半導体層が折れ曲がる位置とを異ならせる
前記（１２）記載の薄膜トランジスタの製造方法。
（１４）
前記ゲート電極を形成する工程において、前記ゲート電極に、前記第１領域に平行な上面と、前記第１領域に対して傾斜した側面とを形成し、
前記基材の前記第２領域をエッチングする工程において、前記ゲート電極の側面と前記第５領域とを直線形状または略直線形状に形成する
前記（１３）記載の薄膜トランジスタの製造方法。
（１５）
前記基材の前記第２領域をエッチングする工程において、前記基材の前記第２領域を前記ゲート電極の厚みよりも深くエッチングする
前記（１３）または（１４）記載の薄膜トランジスタの製造方法。
（１６）
前記基材を、第１絶縁層と第２絶縁層との積層体により構成し、
前記基材の前記第２領域をエッチングする工程において、前記第６領域の前記第２絶縁層を除去する
前記（１３）ないし（１５）のいずれかに記載の薄膜トランジスタの製造方法。
（１７）
前記ゲート電極を形成する工程において、前記第２領域に、前記ゲート電極１２の厚みと同じまたは略同じ厚みを有するスペーサ層を形成し、
前記ゲート絶縁膜を形成する工程において、前記ゲート電極の上面と前記スペーサ層の上面とにゲート絶縁膜を形成することにより、前記ゲート絶縁膜の上面を平坦に形成する
前記（１２）記載の薄膜トランジスタの製造方法。
（１８）
前記ゲート電極を形成したのち、前記ゲート電極の側面にサイドウォールを形成する工程を更に含み、
前記ゲート電極の側面における前記半導体層の前記第１領域に対する傾きと、前記ゲート電極の側面の前記第１領域に対する傾きとを異ならせる
前記（１２）記載の薄膜トランジスタの製造方法。
１００，１００Ｂ，１００Ｃ…表示装置、１０…薄膜トランジスタ、１１…基材、１２…ゲート電極、１３…ゲート絶縁膜、１４…半導体層、１５…絶縁膜、１６Ｓ…ソース電極、１６Ｄ…ドレイン電極、２０，８０，９０…表示素子。

Claims (18)

  1. 上面に第１領域およびそれ以外の第２領域を有する基材と、
    前記基材の第１領域に設けられたゲート電極と、
    前記ゲート電極の表面と前記基材の第２領域とに設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の表面に設けられた半導体層と
    を有し、
    前記半導体層は、第３領域およびそれ以外の第４領域を有し、
    前記第３領域では、前記半導体層と前記ゲート電極とが最短距離で対向しており、
    前記第４領域では、前記半導体層から前記ゲート電極までの距離が前記最短距離よりも大きく、
    前記第３領域と前記第４領域との境界位置において前記半導体層が直線形状または略直線形状をなしている
    薄膜トランジスタ。
  2. 前記基材は、前記第２領域に、前記第１領域に対して傾斜した第５領域と、前記第１領域に平行な第６領域とを有し、
    前記半導体層の前記第３領域と前記第４領域との境界位置と、前記基材の前記第５領域と前記第６領域との境界で前記半導体層が折れ曲がる位置とが異なる
    請求項１記載の薄膜トランジスタ。
  3. 前記ゲート電極は、前記第１領域に平行な上面と、前記第１領域に対して傾斜した側面とを有し、
    前記ゲート電極の側面と前記第５領域とが直線形状または略直線形状をなしている
    請求項２記載の薄膜トランジスタ。
  4. 前記基材の前記第１領域と前記第６領域との高さの差は、前記ゲート電極の厚みよりも大きい
    請求項２記載の薄膜トランジスタ。
  5. 前記基材は、第１絶縁層と第２絶縁層との積層体により構成され、
    前記第１領域は、前記第１絶縁層の上に前記第２絶縁層を積層した構成を有し、
    前記第５領域は、前記第２絶縁層の側面により構成され、
    前記第６領域は、前記第１絶縁層の上面により構成されている
    請求項２記載の薄膜トランジスタ。
  6. 前記第５領域は、前記ゲート電極のドレイン側およびソース側のうち少なくとも一方に設けられている
    請求項２記載の薄膜トランジスタ。
  7. 前記半導体層は、前記第１領域に平行な直線形状を有する
    請求項１記載の薄膜トランジスタ。
  8. 前記ゲート電極は、前記第１領域に平行な上面と、前記第１領域に対して傾斜した側面とを有し、
    前記ゲート電極の側面における前記半導体層の前記第１領域に対する傾きと、前記ゲート電極の側面の前記第１領域に対する傾きとが異なる
    請求項１記載の薄膜トランジスタ。
  9. 前記ゲート電極の側面にサイドウォールが設けられている
    請求項８記載の薄膜トランジスタ。
  10. 表示素子と、前記表示素子を駆動する薄膜トランジスタとを備え、
    前記薄膜トランジスタは、
    上面に第１領域およびそれ以外の第２領域を有する基材と、
    前記基材の第１領域に設けられたゲート電極と、
    前記ゲート電極の表面と前記基材の第２領域とに設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の表面に設けられた半導体層と
    を有し、
    前記半導体層は、第３領域およびそれ以外の第４領域を有し、
    前記第３領域では、前記半導体層と前記ゲート電極とが最短距離で対向しており、
    前記第４領域では、前記半導体層から前記ゲート電極までの距離が前記最短距離よりも大きく、
    前記第３領域と前記第４領域との境界位置において前記半導体層が直線形状または略直線形状をなしている
    表示装置。
  11. 表示素子と、前記表示素子を駆動する薄膜トランジスタとを有する表示装置を備え、
    前記薄膜トランジスタは、
    上面に第１領域およびそれ以外の第２領域を有する基材と、
    前記基材の第１領域に設けられたゲート電極と、
    前記ゲート電極の表面と前記基材の第２領域とに設けられたゲート絶縁膜と、
    前記ゲート絶縁膜の表面に設けられた半導体層と
    を有し、
    前記半導体層は、第３領域およびそれ以外の第４領域を有し、
    前記第３領域では、前記半導体層と前記ゲート電極とが最短距離で対向しており、
    前記第４領域では、前記半導体層から前記ゲート電極までの距離が前記最短距離よりも大きく、
    前記第３領域と前記第４領域との境界位置において前記半導体層が直線形状または略直線形状をなしている
    電子機器。
  12. 基材の上面の第１領域にゲート電極を形成する工程と、
    前記ゲート電極の表面と前記基材の前記第１領域以外の第２領域とにゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜の表面に半導体層を形成する工程と
    を含み、
    前記半導体層に、第３領域およびそれ以外の第４領域を設け、
    前記第３領域では、前記半導体層と前記ゲート電極とを最短距離で対向させ、
    前記第４領域では、前記半導体層から前記ゲート電極までの距離を前記最短距離よりも大きくし、
    前記第３領域と前記第４領域との境界位置において前記半導体層を直線形状または略直線形状とする
    薄膜トランジスタの製造方法。
  13. 前記ゲート電極を形成したのち、前記ゲート電極または前記ゲート電極と同じレイアウトのレジスト膜をマスクとして前記基材の前記第２領域をエッチングし、前記第２領域に、前記第１領域に対して傾斜した第５領域と、前記第１領域に平行な第６領域とを形成する工程を更に含み、
    前記半導体層の前記第３領域と前記第４領域との境界位置と、前記基材の前記第５領域と前記第６領域との境界で前記半導体層が折れ曲がる位置とを異ならせる
    請求項１２記載の薄膜トランジスタの製造方法。
  14. 前記ゲート電極を形成する工程において、前記ゲート電極に、前記第１領域に平行な上面と、前記第１領域に対して傾斜した側面とを形成し、
    前記基材の前記第２領域をエッチングする工程において、前記ゲート電極の側面と前記第５領域とを直線形状または略直線形状に形成する
    請求項１３記載の薄膜トランジスタの製造方法。
  15. 前記基材の前記第２領域をエッチングする工程において、前記基材の前記第２領域を前記ゲート電極の厚みよりも深くエッチングする
    請求項１３記載の薄膜トランジスタの製造方法。
  16. 前記基材を、第１絶縁層と第２絶縁層との積層体により構成し、
    前記基材の前記第２領域をエッチングする工程において、前記第６領域の前記第２絶縁層を除去する
    請求項１３記載の薄膜トランジスタの製造方法。
  17. 前記ゲート電極を形成する工程において、前記第２領域に、前記ゲート電極１２の厚みと同じまたは略同じ厚みを有するスペーサ層を形成し、
    前記ゲート絶縁膜を形成する工程において、前記ゲート電極の上面と前記スペーサ層の上面とにゲート絶縁膜を形成することにより、前記ゲート絶縁膜の上面を平坦に形成する
    請求項１２記載の薄膜トランジスタの製造方法。
  18. 前記ゲート電極を形成したのち、前記ゲート電極の側面にサイドウォールを形成する工程を更に含み、
    前記ゲート電極の側面における前記半導体層の前記第１領域に対する傾きと、前記ゲート電極の側面の前記第１領域に対する傾きとを異ならせる
    請求項１２記載の薄膜トランジスタの製造方法。
JP2013256582A 2013-12-12 2013-12-12 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法 Pending JP2015115469A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013256582A JP2015115469A (ja) 2013-12-12 2013-12-12 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法
US14/528,620 US10014324B2 (en) 2013-12-12 2014-10-30 Thin film transistor, with shaped base device, electronic apparatus and method of manufacturing thin film transistor
US16/006,759 US10707235B2 (en) 2013-12-12 2018-06-12 Thin film transistor, display device, electronic apparatus and method of manufacturing thin film transistor
US16/878,031 US11637128B2 (en) 2013-12-12 2020-05-19 Bottom-gate TFT including gate sidewall spacers formed to relax the local electric field concentration

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013256582A JP2015115469A (ja) 2013-12-12 2013-12-12 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法

Publications (1)

Publication Number Publication Date
JP2015115469A true JP2015115469A (ja) 2015-06-22

Family

ID=53369475

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013256582A Pending JP2015115469A (ja) 2013-12-12 2013-12-12 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法

Country Status (2)

Country Link
US (3) US10014324B2 (ja)
JP (1) JP2015115469A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170229584A1 (en) * 2016-02-09 2017-08-10 Japan Display Inc. Thin-film transistor

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101460868B1 (ko) * 2009-07-10 2014-11-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6611521B2 (ja) * 2015-08-25 2019-11-27 三菱電機株式会社 薄膜トランジスタ及びアレイ基板
US10361385B2 (en) 2016-02-12 2019-07-23 Samsung Display Co., Ltd. Display device
KR102536250B1 (ko) 2016-03-17 2023-05-25 삼성디스플레이 주식회사 디스플레이 장치
KR102505879B1 (ko) * 2016-03-24 2023-03-06 삼성디스플레이 주식회사 디스플레이 장치
US10283574B2 (en) * 2016-03-25 2019-05-07 Samsung Display Co., Ltd. Display apparatus with bending area capable of minimizing manufacturing defects
TWI646691B (zh) * 2017-11-22 2019-01-01 友達光電股份有限公司 主動元件基板及其製造方法
CN109860307A (zh) * 2019-02-26 2019-06-07 合肥鑫晟光电科技有限公司 一种晶体管及其制备方法、显示基板和显示装置
CN110931532B (zh) * 2019-11-29 2022-03-08 深圳市华星光电半导体显示技术有限公司 一种像素单元、制作方法及显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW269743B (ja) * 1994-04-26 1996-02-01 Toshiba Eng Co
JP5292453B2 (ja) 2000-05-12 2013-09-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003107523A (ja) * 2001-09-28 2003-04-09 Hitachi Ltd 液晶表示装置
WO2007043493A1 (en) * 2005-10-14 2007-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2008129314A (ja) * 2006-11-21 2008-06-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
US8921858B2 (en) * 2007-06-29 2014-12-30 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
TW201037769A (en) * 2009-04-09 2010-10-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
KR102153034B1 (ko) * 2009-12-04 2020-09-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9093539B2 (en) * 2011-05-13 2015-07-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5870546B2 (ja) * 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
US8860023B2 (en) * 2012-05-01 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI613813B (zh) * 2012-11-16 2018-02-01 半導體能源研究所股份有限公司 半導體裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20170229584A1 (en) * 2016-02-09 2017-08-10 Japan Display Inc. Thin-film transistor
US10008607B2 (en) * 2016-02-09 2018-06-26 Japan Display Inc. Thin-film transistor

Also Published As

Publication number Publication date
US20180358387A1 (en) 2018-12-13
US20150171113A1 (en) 2015-06-18
US10707235B2 (en) 2020-07-07
US11637128B2 (en) 2023-04-25
US10014324B2 (en) 2018-07-03
US20210036027A1 (en) 2021-02-04

Similar Documents

Publication Publication Date Title
US11637128B2 (en) Bottom-gate TFT including gate sidewall spacers formed to relax the local electric field concentration
JP7432670B2 (ja) 電子機器
JP6330220B2 (ja) 表示装置、電子機器および基板
TW202105788A (zh) 顯示裝置、顯示模組及電子裝置
US20180026218A1 (en) Display device and electronic device
JP2017174811A (ja) 表示装置
TW201346330A (zh) 雙模式顯示裝置
KR20220033489A (ko) 표시 장치, 표시 모듈, 및 전자 기기
KR20210116511A (ko) 표시 장치, 표시 모듈, 및 전자 기기
US9894775B2 (en) Method of manufacturing substrate and method of manufacturing electronic device
CN112074894B (zh) 显示装置、显示模块及电子设备
WO2018020368A1 (en) Display method, display device, electronic device, non-temporary memory medium, and program
US10163989B2 (en) Display device and electronic device
JP2018041075A (ja) 表示装置、入出力装置、半導体装置
JP2018025784A (ja) 表示装置、入出力装置、半導体装置
US10141544B2 (en) Electroluminescent display device and manufacturing method thereof
KR20220084091A (ko) 표시 장치, 표시 모듈, 및 전자 기기
KR20220066070A (ko) 표시 장치, 표시 모듈, 및 전자 기기
KR20220117921A (ko) 표시 장치
TW201824221A (zh) 顯示裝置
KR102642966B1 (ko) 유기 전계발광 표시 장치
TW201824218A (zh) 顯示裝置及電子裝置
US10216999B2 (en) Display system, electronic device, and display method
TW201824219A (zh) 顯示裝置及電子裝置
WO2022224091A1 (ja) 表示装置