CN110289307A - 薄膜晶体管驱动背板及其制备方法、显示面板 - Google Patents
薄膜晶体管驱动背板及其制备方法、显示面板 Download PDFInfo
- Publication number
- CN110289307A CN110289307A CN201910565839.2A CN201910565839A CN110289307A CN 110289307 A CN110289307 A CN 110289307A CN 201910565839 A CN201910565839 A CN 201910565839A CN 110289307 A CN110289307 A CN 110289307A
- Authority
- CN
- China
- Prior art keywords
- pattern
- layer
- tft
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 105
- 238000002360 preparation method Methods 0.000 title claims abstract description 20
- 239000010410 layer Substances 0.000 claims abstract description 306
- 239000000758 substrate Substances 0.000 claims abstract description 109
- 239000000463 material Substances 0.000 claims abstract description 103
- 239000010408 film Substances 0.000 claims abstract description 57
- 239000004020 conductor Substances 0.000 claims abstract description 52
- 239000011229 interlayer Substances 0.000 claims abstract description 32
- 238000009413 insulation Methods 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- -1 grid Substances 0.000 claims abstract description 5
- 229910052751 metal Inorganic materials 0.000 claims description 68
- 239000002184 metal Substances 0.000 claims description 68
- 239000000872 buffer Substances 0.000 claims description 49
- 238000000034 method Methods 0.000 claims description 18
- 239000011810 insulating material Substances 0.000 claims description 13
- 239000012774 insulation material Substances 0.000 claims description 10
- 238000000059 patterning Methods 0.000 claims description 6
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000005516 engineering process Methods 0.000 abstract description 9
- 229920002120 photoresistant polymer Polymers 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 15
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 10
- 239000010949 copper Substances 0.000 description 9
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 229910052782 aluminium Inorganic materials 0.000 description 6
- 239000004411 aluminium Substances 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000011651 chromium Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 239000004973 liquid crystal related substance Substances 0.000 description 5
- 239000011733 molybdenum Substances 0.000 description 5
- 230000000717 retained effect Effects 0.000 description 5
- 239000000126 substance Substances 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- JAONJTDQXUSBGG-UHFFFAOYSA-N dialuminum;dizinc;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Al+3].[Al+3].[Zn+2].[Zn+2] JAONJTDQXUSBGG-UHFFFAOYSA-N 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 229910052738 indium Inorganic materials 0.000 description 4
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229910052725 zinc Inorganic materials 0.000 description 4
- 239000011701 zinc Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 2
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 229910001195 gallium oxide Inorganic materials 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229910001092 metal group alloy Inorganic materials 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000027756 respiratory electron transport chain Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910000809 Alumel Inorganic materials 0.000 description 1
- 229910001182 Mo alloy Inorganic materials 0.000 description 1
- 229910001080 W alloy Inorganic materials 0.000 description 1
- 239000003570 air Substances 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910002092 carbon dioxide Inorganic materials 0.000 description 1
- 239000001569 carbon dioxide Substances 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000001755 magnetron sputter deposition Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052754 neon Inorganic materials 0.000 description 1
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000000376 reactant Substances 0.000 description 1
- 239000011540 sensing material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- GZCWPZJOEIAXRU-UHFFFAOYSA-N tin zinc Chemical compound [Zn].[Sn] GZCWPZJOEIAXRU-UHFFFAOYSA-N 0.000 description 1
- TYHJXGDMRRJCRY-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) tin(4+) Chemical compound [O-2].[Zn+2].[Sn+4].[In+3] TYHJXGDMRRJCRY-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78663—Amorphous silicon transistors
- H01L29/78666—Amorphous silicon transistors with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
- H01L29/78672—Polycrystalline or microcrystalline silicon transistor
- H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
- G02F1/13685—Top gates
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Nonlinear Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Mathematical Physics (AREA)
- Optics & Photonics (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明实施例提供一种薄膜晶体管驱动背板及其制备方法、显示面板，涉及显示技术领域，可提升产品良率。一种薄膜晶体管驱动背板，包括：第一衬底、设置于第一衬底上的薄膜晶体管；薄膜晶体管包括：依次设置于第一衬底上的有源层、栅绝缘层、栅极、层间绝缘层以及源极和漏极；有源层包括第一图案、位于第一图案两侧的第二图案，第一图案的材料为半导体材料，第二图案的材料为导体材料，且该导体材料为对半导体材料进行导体化得到；第一图案与栅极在第一衬底上的正投影重叠，且第一图案与第二图案具有段差；源极和漏极分别至少通过层间绝缘层上的第一过孔和第二过孔，与第一图案两侧的第二图案接触。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种薄膜晶体管驱动背板及其制备方法、显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，简称TFT)是目前显示装置中的主要开关元件，直接关系到高性能显示装置的发展方向。其中，顶栅型薄膜晶体管具有短沟道的特点，能够有效提升开态电流，并降低功耗，从而显著提升显示效果，因此越来越受到人们的关注。
发明内容
本发明的实施例提供一种薄膜晶体管驱动背板及其制备方法、显示面板，可提升产品良率。
为达到上述目的，本发明的实施例采用如下技术方案：
第一方面，提供一种薄膜晶体管驱动背板，包括：第一衬底、设置于所述第一衬底上的薄膜晶体管；所述薄膜晶体管包括：依次设置于所述第一衬底上的有源层、栅绝缘层、栅极、层间绝缘层以及源极和漏极；所述有源层包括第一图案、位于所述第一图案两侧的第二图案，所述第一图案的材料为半导体材料，所述第二图案的材料为导体材料，且该导体材料为对所述半导体材料进行导体化得到；所述第一图案与所述栅极在所述第一衬底上的正投影重叠，且所述第一图案与所述第二图案具有段差；所述源极和所述漏极分别至少通过所述层间绝缘层上的第一过孔和第二过孔，与所述第一图案两侧的所述第二图案接触。
可选的，相对于所述第二图案，所述第一图案朝向所述第一衬底一侧凹陷。
可选的，上述的薄膜晶体管驱动背板还包括设置于所述第一衬底上表面的辅助层，所述薄膜晶体管设置于所述辅助层的上表面；所述辅助层在所述第一衬底上的正投影覆盖所述有源层在所述第一衬底上的正投影；所述辅助层在与所述第二图案重叠的区域中的上表面，和与所述第一图案重叠的区域中的上表面具有高度差；所述第一衬底的厚度均匀。
可选的，所述辅助层的材料为透明绝缘材料或者不透明绝缘材料。
可选的，所述辅助层包括沿所述第一衬底厚度方向层叠设置且接触的金属遮光层和缓冲层，所述金属遮光层设置于所述缓冲层与所述第一衬底之间；所述金属遮光层与所述第二图案重叠的区域中的上表面，和与所述第一图案重叠的区域中的上表面具有高度差；所述薄膜晶体管设置在所述缓冲层的上表面上，所述缓冲层的厚度均匀。
可选的，所述薄膜晶体管的漏极通过所述缓冲层上的第三过孔与所述金属遮光层电连接。
第二方面，提供一种显示面板，包括上述的薄膜晶体管驱动背板。
第三方面，提供一种薄膜晶体管驱动背板的制备方法，包括：在第一衬底上形成辅助层，所述辅助层至少位于待形成薄膜晶体管的有源层的区域；其中，所述辅助层在待形成所述薄膜晶体管的栅极的区域中的上表面，与在待形成所述薄膜晶体管的除所述栅极外的其他区域中的上表面具有高度差；在所述辅助层的上表面上形成所述薄膜晶体管，所述薄膜晶体管包括：依次形成于所述辅助层上的有源层、栅绝缘层、栅极、层间绝缘层以及源极和漏极；所述有源层的厚度均匀；所述有源层包括第一图案、位于所述第一图案两侧的第二图案，所述第一图案的材料为半导体材料，所述第二图案的材料为导体材料，且该导体材料为对所述半导体材料进行导体化得到；所述栅极与所述第一图案在所述第一衬底上的正投影重叠；所述源极和所述漏极分别至少通过所述层间绝缘层上的第一过孔和第二过孔，与所述第一图案两侧的所述第二图案接触。
可选的，所述辅助层的材料为透明绝缘材料或者不透明绝缘材料；在第一衬底上形成辅助层包括：在所述第一衬底上沉积所述透明绝缘材料或者所述不透明绝缘材料，形成绝缘薄膜；通过构图工艺，使所述绝缘薄膜在待形成所述第二图案的区域中的上表面，与在待形成所述第一图案的区域中的上表面具有高度差，形成所述辅助层。
可选的，所述辅助层包括沿所述第一衬底厚度方向层叠设置且接触的金属遮光层和缓冲层，所述金属遮光层设置于所述缓冲层与所述第一衬底之间；在第一衬底上形成辅助层包括：利用半色调掩模板，在所述第一衬底上形成所述金属遮光层；所述金属遮光层在待形成所述第一图案的区域中的上表面，与在待形成所述第二图案的区域中的上表面具有高度差；在所述金属遮光层远离所述第一衬底一侧的表面上形成所述缓冲层，所述缓冲层的厚度均匀。
可选的，在所述第一衬底上形成有源层，所述有源层包括第一图案、位于所述第一图案两侧的第二图案；所述第一图案位于待形成栅极的区域；在所述有源层上形成依次形成栅绝缘层和所述栅极；并以所述栅极为阻挡对所述第二图案进行导体化；在形成有所述栅极的第一衬底上形成层间绝缘层，所述层间绝缘层包括第一过孔和第二过孔，所述第一过孔和所述第二过孔分别露出位于所述第一图案两侧的所述第二图案；在所述层间绝缘层上形成源极和漏极，所述源极和所述漏极分别至少通过所述层间绝缘层上的所述第一过孔和所述第二过孔，与所述第一图案两侧的所述第二图案接触。
本发明实施例提供一种薄膜晶体管驱动背板及其制备方法、显示面板，薄膜晶体管中的有源层包括第一图案、位于第一图案两侧的第二图案，第一图案的材料为半导体材料，第二图案的材料为导体材料，且该导体材料为对半导体材料进行导体化得到；第一图案与栅极在第一衬底上的正投影重叠，且第一图案与第二图案具有段差。相对于相关技术中第一图案和第二图案处于同一平面的情况下，进行导体化的第二图案的材料中的粒子容易向第一图案移动而侵入第一图案，本发明中的第一图案与第二图案具有段差，进行导体化的第二图案的材料中的粒子向第一图案移动时需要更大的能量，而很难侵入第一图案，保证了第一图案的均匀性，从而能够有效的降低第二图案导体化过程中对第一图案的影响，改善短沟道效应引起的薄膜晶体管阈值电压均匀性的问题，从而提高了薄膜晶体管的电学性能，提升了产品良率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种显示面板的俯视示意图；
图2为本发明实施例提供的一种亚像素的结构示意图；
图3为本发明实施例提供的另一种亚像素的结构示意图；
图4为本发明实施例提供的一种薄膜晶体管驱动背板的结构示意图；
图5为本发明实施例提供的另一种薄膜晶体管驱动背板的结构示意图；
图6为相关技术中的一种薄膜晶体管驱动背板的结构示意图；
图7为本发明实施例提供的又一种薄膜晶体管驱动背板的结构示意图；
图8为本发明实施例提供的又一种薄膜晶体管驱动背板的结构示意图；
图9为本发明实施例提供的一种薄膜晶体管驱动背板的制备方法的流程图；
图10为本发明实施例提供的另一种薄膜晶体管驱动背板的制备方法的流程图；
图11为本发明实施例提供的一种薄膜晶体管驱动背板的制备过程示意图；
图12为本发明实施例提供的又一种薄膜晶体管驱动背板的制备方法的流程图；
图13为本发明实施例提供的一种薄膜晶体管驱动背板的制备过程示意图；
图14为本发明实施例提供的又一种薄膜晶体管驱动背板的制备方法的流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供一种显示面板。如图1所示，该显示面板具有显示区(activearea，简称AA区)和周边区S，周边区S例如围绕AA区一圈设置。上述AA区中设置有多个亚像素P；多个亚像素P至少包括第一颜色亚像素、第二颜色亚像素和第三颜色亚像素，第一颜色、第二颜色和第三颜色为三基色(例如红色、绿色和蓝色)。
图1中以上述多个亚像素呈阵列形式排列为例进行的说明。在此情况下，沿水平方向X排列成一排的亚像素称为同一行亚像素，沿竖直方向Y排列成一排的亚像素称为同一列亚像素。
在此基础上，可选的，同一行亚像素可以与一根栅线连接，同一列亚像素可以与一根数据线连接。
可选的，上述显示面板为液晶显示面板，在此情况下，如图2所示，该液晶显示面板包括阵列基板10、对置基板20以及设置于二者之间的液晶层30。
如图2所示，液晶显示面板中的阵列基板10包括薄膜晶体管驱动背板、设置于该薄膜晶体管驱动背板上的且位于每个亚像素P中的像素电极12。其中，该薄膜晶体管驱动背板包括第一衬底11、设置于第一衬底11且位于每个亚像素P中的TFT。
在此基础上，如图2所示，液晶显示面板中的阵列基板10还包括设置在第一衬底11上的公共电极13。像素电极12和公共电极13可以设置在同一层，在此情况下，像素电极12和公共电极13均为包括多个条状子电极的梳齿结构。像素电极12和公共电极13也可以设置在不同层，在此情况下，如图2所示，像素电极12和公共电极13之间设置有第一绝缘层14。在公共电极13设置在TFT和像素电极12之间的情况下，如图2所示，公共电极13与TFT之间还设置有第二绝缘层15。在另一些实施例中，公共电极13设置在对置基板20上。
如图2所示，对置基板20包括设置在第二衬底21上的彩色滤光层22，在此情况下，对置基板20也可以称为彩膜基板(Color filter，简称CF)。其中，彩色滤光层22至少包括红色光阻单元、绿色光阻单元以及蓝色光阻单元，红色光阻单元、绿色光阻单元以及蓝色光阻单元分别设置于一个亚像素P的区域内。对置基板20还包括设置在第二衬底21上的黑矩阵图案23，黑矩阵图案23用于将红色光阻单元、绿色光阻单元以及蓝色光阻单元间隔开。
可选的，上述显示面板为自发光型显示面板，在此情况下，如图3所示，该自发光型显示面板包括阵列基板10以及封装层60。其中，封装层60可以是薄膜封装层，也可以是封装基板。
如图3所示，自发光型显示面板中的阵列基板10包括薄膜晶体管驱动背板、设置于该薄膜晶体管驱动背板上的且位于每个亚像素P中发光器件40。其中，该薄膜晶体管驱动背板包括第一衬底11、设置于第一衬底11且位于每个亚像素P中像素驱动电路50。
该像素驱动电路50由TFT、电容(Capacitance，简称C)等电子器件组成。例如，像素驱动电路50可以是由两个TFT(一个开关TFT和一个驱动TFT)和一个电容构成的2T1C结构的像素驱动电路50；当然，像素驱动电路50还可以是由两个以上的TFT(多个开关TFT和一个驱动TFT)和至少一个电容构成的像素驱动电路50。
上述发光器件40包括阴极45和阳极41，以及位于阴极45和阳极41之间的发光功能层。其中，如图3所示，以发光器件为OLED(有机发光二极管，Organic Light-EmittingDiode)为例，发光功能层例如可以包括有机发光层43、位于有机发光层43和阳极41之间的空穴传输层42、位于有机发光层43和阴极45之间的电子传输层44。当然，根据需要在一些实施例中，还可以在空穴传输层42和阳极41之间设置空穴注入层，可以在电子传输层44和阴极45之间设置电子注入层。
需要说明的是，图3仅为示意图，并未示出像素驱动电路50与发光器件40的连接关系(实际中可以根据需要选择合适的像素驱动电路50)。
如图4所示，本发明实施例提供一种薄膜晶体管驱动背板，包括：第一衬底11、设置于第一衬底11上的薄膜晶体管；薄膜晶体管包括：依次设置于第一衬底11上的有源层51、栅绝缘层52、栅极53、层间绝缘层54以及源极55和漏极56；有源层51包括第一图案511、位于第一图案511两侧的第二图案512，第一图案512的材料为半导体材料，第二图案512的材料为导体材料，且该导体材料为对半导体材料进行导体化得到；第一图案511与栅极53在第一衬底11上的正投影重叠，且第一图案511与第二图案512具有段差；源极55和漏极56分别至少通过层间绝缘层54上的第一过孔541和第二过孔542，与第一图案511两侧的第二图案512接触。
对于有源层51而言，在不考虑工艺误差的情况下，其厚度是均匀一致的。由此可知，第一图案511与第二图案512具有段差，即，第一图案511与第二图案512不再同一平面上。
其中，第一图案511可以相对于第二图案512朝向第一衬底11凹陷(如图4所示)，也可以是，第一图案511相对于第二图案512向远离第一衬底11一侧凸起(如图5所示)。
第一图案512的材料为例如包括氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锡锌(ITZO)、氧化铝锌(AlZnO)、氧化锌(ZnO)、氧化镓锌(GZO)等氧化物半导体材料，也可以是非晶硅、多晶硅等半导体材料。第二图案512的材料为对该半导体材料进行导体化得到的导体材料，导体化工艺例如可以是气体轰击、离子注入。
栅绝缘层52的材料例如可包括氮化硅、氧化硅、氧化铝(Al2O3)、氮化铝(AlN)中的至少一种。
栅极53的材料可以选自铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)和钨(W)的金属单质以及这些金属单质构成的金属合金。源极55和漏极56的材料均可以采用包括铜(Cu)或铝(Al)等金属单质。
层间绝缘层54的材料例如可以包括氧化硅(SiOx)或氮化硅(SiNx)等无机绝缘材料。
如图6所示，相关技术中，在有源层51的第一图案511和第二图案512处于同一平面的情况下，在工艺上，进行导体化的第二图案512的材料中的粒子很容易向第一图案511移动，侵入第一图案511，使得部分第一图案511也被导体化，影响了第一图案511的均匀性。并且，由于薄膜晶体管的沟道长度与有效沟道长度有如下关系：沟道长度＝有效沟道长度+2ΔL，其中ΔL为有源层51在导体化的过程中沟道内的有源层51被导体化的部分的长度，即，进行导体化前第一图案511的长度＝第一图案511中未被导体化部分的长度+2×第一图案511中被导体化部分的长度。因此，在部分第一图案511被导体化的情况下，薄膜晶体管的有效沟道长度变得更短，薄膜晶体管的阈值电压的均匀性会受短沟道效应的影响，从而影响薄膜晶体管的电学性能。
而本申请实施例提供的一种薄膜晶体管驱动背板，薄膜晶体管中的有源层51包括第一图案511、位于第一图案511两侧的第二图案512，第一图案512的材料为半导体材料，第二图案512的材料为导体材料，且该导体材料为对半导体材料进行导体化得到；第一图案511与栅极53在第一衬底11上的正投影重叠，且第一图案511与第二图案512具有段差。相对于相关技术中第一图案511和第二图案512处于同一平面的情况下，进行导体化的第二图案512的材料中的粒子容易向第一图案511移动而侵入第一图案511，本发明中的第一图案511与第二图案512具有段差，进行导体化的第二图案512的材料中的粒子向第一图案511移动时需要更大的能量，而很难侵入第一图案511，保证了第一图案511的均匀性，从而能够有效的降低第二图案512导体化过程中对第一图案511的影响，改善短沟道效应引起的薄膜晶体管阈值电压均匀性的问题，从而提高了薄膜晶体管的电学性能。
可选的，在薄膜晶体管与第一衬底11直接接触的情况下，可以将第一衬底11的上表面做成，在与第二图案512重叠的区域中，和与第一图案511重叠的区域中的上表面具有高度差。
可选的，如图4-图5所示，薄膜晶体管驱动背板还包括设置于第一衬底11上表面的辅助层16，薄膜晶体管设置于辅助层16的上表面；辅助层16在第一衬底11上的正投影覆盖有源层51在第一衬底11上的正投影；辅助层16在与第二图案512重叠的区域中的上表面，和与第一图案511重叠的区域中上表面具有高度差；第一衬底11的厚度均匀。
可以理解的是，薄膜晶体管设置于辅助层16的上表面，辅助层16与薄膜晶体管的有源层51接触。
辅助层16在与第二图案512重叠的区域中辅助层16的上表面，与辅助层16在与第一图案511重叠的区域中辅助层16的上表面具有高度差，相应的，位于辅助层16上表面的有源层51中的第一图案511与第二图案512存在段差。
其中，如图4所示，辅助层16在与第二图案512重叠的区域中辅助层16的上表面高于辅助层16在与第一图案511重叠的区域中辅助层16的上表面的情况下，第一图案511相对于第二图案512朝向第一衬底11凹陷。或者，如图5所示，辅助层16在与第二图案512重叠的区域中辅助层16的上表面低于辅助层16在与第一图案511重叠的区域中辅助层16的上表面的情况下，第一图案511相对于第二图案512远离第一衬底11凸起。
在此基础上，可选的，辅助层16的材料为透明绝缘材料或者不透明绝缘材料。
其中，透明绝缘材料或者不透明绝缘材料可以为无机绝缘材料，也可以为有机绝缘材料。
需要说明的是，在辅助层16的材料为透明绝缘材料的情况下，本领域技术人员可以在辅助层16和第一衬底11之间另外设置具有遮光效果的膜层。
可以理解的是，该不透明绝缘材料既具有遮光效果，也具有绝缘效果。
可选的，如图7和图8所示，辅助层16包括沿第一衬底11厚度方向层叠设置且接触的金属遮光层161和缓冲层162，金属遮光层161设置于缓冲层162与第一衬底11之间；金属遮光层161在与第二图案512重叠的区域中的上表面，和与第一图案511重叠的区域中的上表面具有高度差；薄膜晶体管设置在缓冲层162的上表面上，缓冲层162的厚度均匀。
其中，缓冲层162可以为一层或多层结构。
示例的，当缓冲层162为一层结构时，其材料例如可以为氧化硅(SiOx)或氮化硅(SiNx)。当缓冲层162为两层或两层以上结构时，其可以为氧化硅层和氮化硅层的复合膜层。
金属遮光层161的材料为例如包括钼、铝等金属材料，具有遮光效果。
可以理解的是，金属遮光层161在与第二图案512重叠的区域中的金属遮光层161部分的上表面，与金属遮光层161在与第一图案511重叠的区域中的金属遮光层161部分的上表面具有高度差，相应的，位于金属遮光层161上表面的缓冲层162具有段差，即，缓冲层162中的与第一图案511重叠的区域和缓冲层162中的与第二图案512重叠的区域具有段差。
薄膜晶体管位于缓冲层162的上表面，有源层51与缓冲层162接触，相应的，有源层51中的第一图案511与第二图案512具有段差。
示例的，如图7所示，在缓冲层162在与第二图案512重叠的区域中缓冲层162的上表面高于缓冲层162在与第一图案511重叠的区域中辅助层16的上表面的情况下，第一图案511相对于第二图案512朝向第一衬底11凹陷。或者，如图8所示，在缓冲层162在与第二图案512重叠的区域中缓冲层162的上表面低于缓冲层162在与第一图案511重叠的区域中缓冲层162的上表面的情况下，第一图案511相对于第二图案512向远离第一衬底11一侧凸起。
可选的，如图7-图8所示，薄膜晶体管的漏极56通过缓冲层162上的第三过孔543与金属遮光层161电连接。
其中，第三过孔543贯穿缓冲层162和位于缓冲层162上的层间绝缘层56。
由于薄膜晶体管的漏极56与金属遮光图案161电连接的同时，还与有源层51中的第二图案512接触，因此可以将金属遮光图案161的感应电荷传导出去，避免金属遮光图案161感生电荷对薄膜晶体管的影响，并且，让有源层51与源极55和漏极56处于同一电势，从而提升薄膜晶体管的稳定性，改善薄膜晶体管的电学性能。
本发明实施例还提供一种薄膜晶体管驱动背板的制备方法，如图9所示，包括：
S10、参考图4-图5，在第一衬底11上形成辅助层16，辅助层16至少位于待形成薄膜晶体管的有源层51的区域；其中，辅助层16在待形成薄膜晶体管的栅极53的区域中的上表面，与在待形成薄膜晶体管的除栅极53外的其他区域中的上表面具有高度差。
S20、参考图4-图5，在辅助层16的上表面上形成薄膜晶体管，薄膜晶体管包括：依次形成于辅助层16上的有源层51、栅绝缘层52、栅极53、层间绝缘层54以及源极55和漏极56；有源层51的厚度均匀；有源层51包括第一图案511、位于第一图案511两侧的第二图案512，第一图案511的材料为半导体材料，第二图案512的材料为导体材料，且该导体材料为对半导体材料进行导体化得到；栅极53与第一图案511在第一衬底11上的正投影重叠；源极55和漏极56分别至少通过层间绝缘层54上的第一过孔541和第二过孔542，与第一图案511两侧的第二图案512接触。
其中，第一图案512的材料为例如包括氧化铟镓锌(IGZO)、氧化铟镓(IGO)、氧化铟锡锌(ITZO)、氧化铝锌(AlZnO)、氧化锌(ZnO)、氧化镓锌(GZO)等半导体材料。第二图案512的材料为对该半导体材料进行导体化得到的导体材料。
导体化的方式可以是利用等离子体轰击有源层51超出栅极53的部分的表面，使该部分的半导体材料导体化，得到导体材料，形成导体化的第二图案512。其中，形成等离子体的气体包括保护性气氛或者反应性气氛。保护性气体例如可以为：氮气、氩气、氦气、氖气中的一种或者混合气体，反应性气体例如可以为：空气、氧气、氢气、氨气、二氧化碳中的一种或者混合气体。
栅绝缘层52的材料例如可包括氮化硅、氧化硅、氧化铝(Al2O3)、氮化铝(AlN)中的至少一种。
栅极53的材料可以选自铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)和钨(W)的金属单质以及这些金属单质构成的金属合金。源极55和漏极56的材料均可以采用包括铜(Cu)或铝(Al)等金属单质。
层间绝缘层54的材料例如可以包括氧化硅(SiOx)或氮化硅(SiNx)等无机绝缘材料。
需要说明的是，辅助层16在待形成薄膜晶体管的栅极53的区域中的上表面可以高于辅助层16在待形成薄膜晶体管的除栅极53外的其他区域中的上表面。也就是说，辅助层16在与第一图案511重叠的区域中的上表面可以高于辅助层16在与第二图案512重叠的区域中的上表面。
或者，辅助层16在待形成薄膜晶体管的栅极53的区域中的上表面可以低于辅助层16在待形成薄膜晶体管的除栅极53外的其他区域中的上表面。也就是说，辅助层16在与第一图案511重叠的区域中的上表面可以低于辅助层16在与第二图案512重叠的区域中的上表面。
由于有源层51的厚度均匀，且栅极53与第一图案511在第一衬底11上的正投影重叠，因此，形成于辅助层16之上的有源层51会随着辅助层16的上表面的高度变化而相应的存在段差，有源层51中的第一图案511与有源层51中的除第一图案511外的其他区域存在段差，即，有源层51的第一图案511与第二图案512存在段差。
如图4所示，在辅助层16在待形成薄膜晶体管的栅极53的区域中的上表面低于辅助层16在待形成薄膜晶体管的除栅极53外的其他区域中的上表面的情况下，第一图案511相对于第二图案512朝向第一衬底11凹陷。或者，如图5所示，在辅助层16在待形成薄膜晶体管的栅极53的区域中的上表面高于辅助层16在待形成薄膜晶体管的除栅极53外的其他区域中的上表面的情况下，第一图案511相对于第二图案512向远离第一衬底11一侧凸起。
本申请实施例提供的一种薄膜晶体管驱动背板的制备方法，辅助层16在待形成薄膜晶体管的栅极53的区域中的上表面，与辅助层16在待形成薄膜晶体管的除栅极53外的其他区域中的上表面具有高度差，相应的第一图案511与第二图案512具有段差，使得进行导体化的第二图案512的材料中的粒子向第一图案511移动时需要更大的能量，而很难侵入第一图案511，保证了第一图案511的均匀性，从而能够有效的降低第二图案512导体化过程中对第一图案511的影响，改善短沟道效应引起的薄膜晶体管阈值电压均匀性的问题，从而提高了薄膜晶体管的性能。
可选的，辅助层16的材料为透明绝缘材料或者不透明绝缘材料；如图10所示，在第一衬底11上形成辅助层16，包括：
S11、如图11所示，在第一衬底11上沉积透明绝缘材料或者不透明绝缘材料，形成绝缘薄膜1601。
示例的，可以采用化学气相沉积法，形成绝缘薄膜1601。
S12、如图11所示，通过构图工艺，使绝缘薄膜1601在待形成第二图案512的区域中的上表面，与在待形成第一图案511的区域中的上表面具有高度差，形成辅助层16。
示例的，绝缘薄膜1601的材料为感光材料例如光刻胶，在此基础上，可采用半色调掩模板进行掩膜、曝光工艺。
其中，以光刻胶为正性光刻胶为例，半色调掩模板可以包括不透明部分和半透明部分，光刻胶曝光后，光刻胶完全保留部分对应于半色调掩模板的不透明部分，光刻胶半保留部分对应于半色调掩模板的半透明部分。对于负性光刻胶，半色调掩模板可以包括透明部分和半透明部分，光刻胶曝光后，光刻胶完全保留部分对应于半色调掩模板的透明部分，光刻胶半保留部分对应于半色调掩模板的半透明部分。
即，以正性光刻胶为例，通过使该半色调掩模板中的不透明部分与第一衬底11上待形成第一图案511的区域对应，半透明部分与第一衬底11上待形成第二图案512的区域对应，从而得到的辅助层16在待形成第二图案512的区域中的上表面的高度低于辅助层16在待形成第一图案511的区域中的上表面的高度。或者，通过使半色调掩模板中的不透明部分与第一衬底11上待形成第二图案512的区域对应，半透明部分与第一衬底11上待形成第一图案511的区域对应，从而得到的辅助层16在待形成第二图案512的区域中的上表面的高度高于辅助层16在待形成第一图案511的区域中的上表面的高度。
或者，绝缘薄膜1601的材料为非感光材料。
在此基础上，可以利用普通掩模板，通过控制刻蚀的时间等条件来控制辅助层16的厚度，从而使得辅助层16在待形成第二图案512的区域中的上表面，与辅助层16在待形成第一图案511的区域中的上表面具有高度差。
可选的，辅助层16包括沿第一衬底11厚度方向层叠设置且接触的金属遮光层161和缓冲层162，金属遮光层161设置于缓冲层162与第一衬底11之间；如图12所示，形成辅助层16包括：
S101、如图13所示，利用半色调掩模板，在第一衬底11上形成金属遮光层161；金属遮光层161在待形成第一图案511的区域中的上表面，与在待形成第二图案512的区域中的上表面具有高度差。
示例的，金属遮光层161的材料通常可以采用钼、铝、铝镍合金、钼钨合金、铬、或铜等金属，也可以使用上述几种材料薄膜的组合结构。
以正性光刻胶为例，该半色调掩模板可以包括不透明部分，半透明部分和透明部分。如图13所示，可以使用磁控溅射方法，在第一衬底11上形成金属遮光薄膜。在金属遮光薄膜表面涂覆光刻胶，采用半色调掩模板进行曝光、显影、刻蚀，去除光刻胶完全去除部分对应的金属遮光薄膜，形成金属遮光图案1611。该金属遮光图案1611位于待形成金属遮光层161的区域内。在此基础上，采用灰化工艺去除半保留部分的光刻胶，对露出的金属遮光图案1611进行刻蚀，使得光刻胶半保留部分对应的金属遮光图案1611的上表面，与光刻胶完全保留部分对应的金属遮光图案1611的上表面具有高度差。之后采用剥离工艺去除光刻胶完全保留部分的光刻胶，得到金属遮光层161。
即，以正性光刻胶为例，通过使半色调掩模板中的半透明部分与第一衬底11上待形成第一图案511的区域对应，从而得到的金属遮光层161在待形成第二图案512的区域中的金属遮光层161的上表面的高度高于金属遮光层161在待形成第一图案511的区域中的金属遮光层161的上表面的高度。或者，通过使半色调掩模板中的半透明部分与第一衬底11上待形成第二图案512的区域对应，从而得到的金属遮光层161在待形成第二图案512的区域中的金属遮光层161的上表面的高度低于金属遮光层161在待形成第一图案511的区域中的金属遮光层161的上表面的高度。
可以理解的是，本领域技术人员可以通过控制刻蚀时间等条件来控制金属遮光层161的厚度大小。
S102、如图13所示，在金属遮光层161远离第一衬底11一侧的表面上形成缓冲层162，缓冲层162的厚度均匀。
其中，可以利用化学气相沉积法在金属遮光层161上沉积缓冲层162。当缓冲层162为一层结构时，其材料例如可以为氧化硅(SiOx)或氮化硅(SiNx)。当缓冲层162为两层或两层以上结构时，其可以为氧化硅层和氮化硅层的复合膜层。
由于金属遮光层161在与第二图案512重叠的区域中的金属遮光层161部分的上表面，与金属遮光层161在与第一图案511重叠的区域中的金属遮光层161部分的上表面具有高度差，因此，形成于金属遮光层161上表面的缓冲层162也会随之在相应的位置处存在段差，即，缓冲层162中的与第一图案511重叠的区域和缓冲层162中的与第二图案512重叠的区域具有段差。
可选的，如图14所示，形成薄膜晶体管包括：
S30、如图11和图13所示，在第一衬底11上形成有源层51，有源层51包括第一图案511、位于第一图案511两侧的第二图案512；第一图案511位于待形成栅极53的区域。
其中，可以通过化学气相沉积法，在辅助层16远离第一衬底11一侧表面形成有源层51。
由于辅助层16在与第二图案512重叠的区域中的辅助层16的上表面，与辅助层16在与第一图案511重叠的区域中的辅助层16的上表面具有高度差，有源层51的厚度均匀，因此，与辅助层16接触的有源层51会随着辅助层16的上表面的高度变化而相应的存在段差，即，有源层51的第一图案511与第二图案512存在段差。
S31、如图11和图13所示，在有源层51上依次形成栅绝缘层52和栅极53；并以栅极53为阻挡对第二图案512进行导体化。
可以采用化学气相沉积法，在第一衬底11上形成栅绝缘薄膜520，采用磁控溅射方法，采用磁控溅射方法，在栅绝缘薄膜上沉积形成第一金属薄膜530。对栅绝缘层薄膜520和第一金属薄膜530进行一次构图工艺，形成栅绝缘层52和栅极53，即，在光刻胶涂覆后，用普通的掩膜板进行曝光、显影、刻蚀，得到位于有源层51上方的栅绝缘层52和栅极53。
在形成栅绝缘层52的过程中，可以采用干法刻蚀。
S32、如图11和图13所示，在形成有栅极53的第一衬底11上形成层间绝缘层54，层间绝缘层54包括第一过孔541和第二过孔542，第一过孔541和第二过孔542分别露出位于第一图案511两侧的第二图案512。
S33、如图11和图13所示，在层间绝缘层54上形成源极55和漏极56，源极55和漏极56分别至少通过层间绝缘层54上的第一过孔541和第二过孔542，与第一图案511两侧的第二图案512接触。
在第一衬底11上采用化学气相沉积法形成层间绝缘层54，通过构图工艺，在层间绝缘层54上形成第一过孔541和第二过孔542。并通过磁控溅射方法，在层间绝缘层54上形成第二金属薄膜，对第二金属薄膜进行一次构图工艺，形成源极55和漏极56，即，在光刻胶涂覆后，用普通的掩膜板进行曝光、显影、刻蚀，得到位于层间绝缘层54上的源极55和漏极56。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (11)
1.一种薄膜晶体管驱动背板，其特征在于，包括：第一衬底、设置于所述第一衬底上的薄膜晶体管；
所述薄膜晶体管包括：依次设置于所述第一衬底上的有源层、栅绝缘层、栅极、层间绝缘层以及源极和漏极；所述有源层包括第一图案、位于所述第一图案两侧的第二图案，所述第一图案的材料为半导体材料，所述第二图案的材料为导体材料，且该导体材料为对所述半导体材料进行导体化得到；
所述第一图案与所述栅极在所述第一衬底上的正投影重叠，且所述第一图案与所述第二图案具有段差；所述源极和所述漏极分别至少通过所述层间绝缘层上的第一过孔和第二过孔，与所述第一图案两侧的所述第二图案接触。
2.根据权利要求1所述的薄膜晶体管驱动背板，其特征在于，相对于所述第二图案，所述第一图案朝向所述第一衬底一侧凹陷。
3.根据权利要求1所述的薄膜晶体管驱动背板，其特征在于，还包括设置于所述第一衬底上表面的辅助层，所述薄膜晶体管设置于所述辅助层的上表面；所述辅助层在所述第一衬底上的正投影覆盖所述有源层在所述第一衬底上的正投影；
所述辅助层在与所述第二图案重叠的区域中的上表面，和与所述第一图案重叠的区域中的上表面具有高度差；
所述第一衬底的厚度均匀。
4.根据权利要求3所述的薄膜晶体管驱动背板，其特征在于，所述辅助层的材料为透明绝缘材料或者不透明绝缘材料。
5.根据权利要求3所述的薄膜晶体管驱动背板，其特征在于，所述辅助层包括沿所述第一衬底厚度方向层叠设置且接触的金属遮光层和缓冲层，所述金属遮光层设置于所述缓冲层与所述第一衬底之间；
所述金属遮光层在与所述第二图案重叠的区域中的上表面，和与所述第一图案重叠的区域中的上表面具有高度差；
所述薄膜晶体管设置在所述缓冲层的上表面上，所述缓冲层的厚度均匀。
6.根据权利要求5所述的薄膜晶体管驱动背板，其特征在于，所述薄膜晶体管的漏极通过所述缓冲层上的第三过孔与所述金属遮光层电连接。
7.一种显示面板，其特征在于，包括权利要求1-6任一项所述的薄膜晶体管驱动背板。
8.一种薄膜晶体管驱动背板的制备方法，其特征在于，包括：
在第一衬底上形成辅助层，所述辅助层至少位于待形成薄膜晶体管的有源层的区域；其中，所述辅助层在待形成所述薄膜晶体管的栅极的区域中的上表面，与在待形成所述薄膜晶体管的除所述栅极外的其他区域中的上表面具有高度差；
在所述辅助层的上表面上形成所述薄膜晶体管，所述薄膜晶体管包括：依次形成于所述辅助层上的有源层、栅绝缘层、栅极、层间绝缘层以及源极和漏极；所述有源层的厚度均匀；
所述有源层包括第一图案、位于所述第一图案两侧的第二图案，所述第一图案的材料为半导体材料，所述第二图案的材料为导体材料，且该导体材料为对所述半导体材料进行导体化得到；所述栅极与所述第一图案在所述第一衬底上的正投影重叠；所述源极和所述漏极分别至少通过所述层间绝缘层上的第一过孔和第二过孔，与所述第一图案两侧的所述第二图案接触。
9.根据权利要求8所述的薄膜晶体管驱动背板的制备方法，其特征在于，所述辅助层的材料为透明绝缘材料或者不透明绝缘材料；
在第一衬底上形成辅助层包括：
在所述第一衬底上沉积所述透明绝缘材料或者所述不透明绝缘材料，形成绝缘薄膜；
通过构图工艺，使所述绝缘薄膜在待形成所述第二图案的区域中的上表面，与在待形成所述第一图案的区域中的上表面具有高度差，形成所述辅助层。
10.根据权利要求8所述的薄膜晶体管驱动背板的制备方法，其特征在于，所述辅助层包括沿所述第一衬底厚度方向层叠设置且接触的金属遮光层和缓冲层，所述金属遮光层设置于所述缓冲层与所述第一衬底之间；
在第一衬底上形成辅助层包括：
利用半色调掩模板，在所述第一衬底上形成所述金属遮光层；所述金属遮光层在待形成所述第一图案的区域中的上表面，与在待形成所述第二图案的区域中的上表面具有高度差；
在所述金属遮光层远离所述第一衬底一侧的表面上形成所述缓冲层，所述缓冲层的厚度均匀。
11.根据权利要求8所述的薄膜晶体管驱动背板的制备方法，其特征在于，形成所述薄膜晶体管包括：
在所述第一衬底上形成有源层，所述有源层包括第一图案、位于所述第一图案两侧的第二图案；所述第一图案位于待形成栅极的区域；
在所述有源层上形成依次形成栅绝缘层和所述栅极；并以所述栅极为阻挡对所述第二图案进行导体化；
在形成有所述栅极的第一衬底上形成层间绝缘层，所述层间绝缘层包括第一过孔和第二过孔，所述第一过孔和所述第二过孔分别露出位于所述第一图案两侧的所述第二图案；
在所述层间绝缘层上形成源极和漏极，所述源极和所述漏极分别至少通过所述层间绝缘层上的所述第一过孔和所述第二过孔，与所述第一图案两侧的所述第二图案接触。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910565839.2A CN110289307A (zh) | 2019-06-27 | 2019-06-27 | 薄膜晶体管驱动背板及其制备方法、显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910565839.2A CN110289307A (zh) | 2019-06-27 | 2019-06-27 | 薄膜晶体管驱动背板及其制备方法、显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110289307A true CN110289307A (zh) | 2019-09-27 |
Family
ID=68007709
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910565839.2A Pending CN110289307A (zh) | 2019-06-27 | 2019-06-27 | 薄膜晶体管驱动背板及其制备方法、显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110289307A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911424A (zh) * | 2019-12-11 | 2020-03-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN111524954A (zh) * | 2020-05-08 | 2020-08-11 | 京东方科技集团股份有限公司 | 显示基板及其维修方法、显示装置 |
| CN116581131A (zh) * | 2023-07-10 | 2023-08-11 | 惠科股份有限公司 | 阵列基板及其制备方法、显示面板 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160226026A1 (en) * | 2013-08-28 | 2016-08-04 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
| CN107946196A (zh) * | 2017-11-28 | 2018-04-20 | 合肥鑫晟光电科技有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN109524475A (zh) * | 2018-11-19 | 2019-03-26 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管、其制备方法及显示装置 |
| CN109659315A (zh) * | 2018-11-21 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN109860307A (zh) * | 2019-02-26 | 2019-06-07 | 合肥鑫晟光电科技有限公司 | 一种晶体管及其制备方法、显示基板和显示装置 |
-
2019
- 2019-06-27 CN CN201910565839.2A patent/CN110289307A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20160226026A1 (en) * | 2013-08-28 | 2016-08-04 | Samsung Display Co., Ltd. | Organic light-emitting display apparatus and method of manufacturing the same |
| CN107946196A (zh) * | 2017-11-28 | 2018-04-20 | 合肥鑫晟光电科技有限公司 | 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN109524475A (zh) * | 2018-11-19 | 2019-03-26 | 合肥鑫晟光电科技有限公司 | 薄膜晶体管、其制备方法及显示装置 |
| CN109659315A (zh) * | 2018-11-21 | 2019-04-19 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN109860307A (zh) * | 2019-02-26 | 2019-06-07 | 合肥鑫晟光电科技有限公司 | 一种晶体管及其制备方法、显示基板和显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110911424A (zh) * | 2019-12-11 | 2020-03-24 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN110911424B (zh) * | 2019-12-11 | 2022-08-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示面板 |
| CN111524954A (zh) * | 2020-05-08 | 2020-08-11 | 京东方科技集团股份有限公司 | 显示基板及其维修方法、显示装置 |
| CN111524954B (zh) * | 2020-05-08 | 2022-11-25 | 京东方科技集团股份有限公司 | 显示基板及其维修方法、显示装置 |
| CN116581131A (zh) * | 2023-07-10 | 2023-08-11 | 惠科股份有限公司 | 阵列基板及其制备方法、显示面板 |
| CN116581131B (zh) * | 2023-07-10 | 2024-01-30 | 惠科股份有限公司 | 阵列基板及其制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109300917B (zh) | 一种阵列基板及其制备方法、显示面板 | |
| CN103219391B (zh) | 一种薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| CN104576705B (zh) | 一种阵列基板及制作方法、显示装置 | |
| WO2020047978A1 (zh) | 显示面板及其制作方法 | |
| CN102263111B (zh) | 阵列基板及制造该阵列基板的方法 | |
| CN109037150B (zh) | 金属氧化物半导体薄膜晶体管阵列基板及其制作方法 | |
| CN207265054U (zh) | 一种阵列基板、显示面板及显示装置 | |
| CN104867870B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
| CN106898551A (zh) | 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置 | |
| CN108470717A (zh) | 阵列基板及其制备方法、显示面板及显示装置 | |
| CN103872060B (zh) | 阵列基板及其制造方法 | |
| CN104465788A (zh) | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 | |
| CN110518053A (zh) | 显示基板及其制备方法、显示装置 | |
| CN110289307A (zh) | 薄膜晶体管驱动背板及其制备方法、显示面板 | |
| CN104091810A (zh) | 阵列基板及其制作方法、显示装置 | |
| CN102024842A (zh) | 显示器及其制造方法 | |
| CN109686794A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| CN108417580A (zh) | 阵列基板及其制作方法和显示面板 | |
| CN109427820A (zh) | 一种基板及其制备方法、显示面板 | |
| WO2016123979A1 (zh) | 薄膜晶体管及其制备方法、阵列基板和显示装置 | |
| JP2017535961A (ja) | 薄膜トランジスタ基板の製造方法及び製造装置 | |
| TWI549265B (zh) | 畫素結構及其製造方法 | |
| CN104393020B (zh) | 一种阵列基板及其制备方法、显示装置 | |
| CN109728003A (zh) | 显示基板、显示装置和显示基板的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190927 |
|
| RJ01 | Rejection of invention patent application after publication |