CN207265054U - 一种阵列基板、显示面板及显示装置 - Google Patents

一种阵列基板、显示面板及显示装置 Download PDF

Info

Publication number
CN207265054U
CN207265054U CN201721385002.2U CN201721385002U CN207265054U CN 207265054 U CN207265054 U CN 207265054U CN 201721385002 U CN201721385002 U CN 201721385002U CN 207265054 U CN207265054 U CN 207265054U
Authority
CN
China
Prior art keywords
layer
conductive shielding
shielding layer
data cable
grid line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201721385002.2U
Other languages
English (en)
Inventor
程鸿飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201721385002.2U priority Critical patent/CN207265054U/zh
Application granted granted Critical
Publication of CN207265054U publication Critical patent/CN207265054U/zh
Priority to PCT/CN2018/100783 priority patent/WO2019080613A1/zh
Priority to US16/326,750 priority patent/US11619849B2/en
Priority to EP18869468.1A priority patent/EP3702835B1/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136218—Shield electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本实用新型公开一种阵列基板、显示面板及显示装置，涉及显示技术领域，以改善显示装置的画面显示质量。所述阵列基板包括：衬底基板，以及位于衬底基板上的数据线、导电屏蔽层、像素电极、黑矩阵，其中，导电屏蔽层和像素电极均位于数据线背向衬底基板的一侧，导电屏蔽层与像素电极和数据线均不接触，导电屏蔽层和黑矩阵均包括与数据线相对的部分，黑矩阵位于导电屏蔽层背向数据线的一侧。导电屏蔽层与数据线之间形成耦合电场，减小数据线与像素电极之间的耦合电场，黑矩阵设置在导电屏蔽层背向数据线的一侧，防止黑矩阵将导电屏蔽层和数据线隔开，改善显示装置的画面显示质量。

Description

一种阵列基板、显示面板及显示装置
技术领域
本实用新型涉及显示技术领域，尤其涉及一种阵列基板、显示面板及显示装置。
背景技术
目前，显示装置的主体结构通常包括显示面板，显示面板通常包括阵列基板以及与该阵列基板相对的对侧基板，其中，阵列基板通常包括衬底基板以及位于衬底基板上的多条数据线和多条栅线，多条数据线和多条栅线交叉限定出多个像素区，每个像素区内设置有像素电极。当显示装置显示画面时，通过数据线传输信号，给像素电极施加电压，以实现显示装置的显示。
然而，现有的显示装置显示画面时，通过数据线传输信号，给像素电极施加电压，数据线与像素电极之间通常会形成耦合电场，对像素电极的电压造成不良影响，从而引起显示装置的画面显示质量降低。
实用新型内容
本实用新型的目的在于提供一种阵列基板，用于改善显示装置的画面显示质量。
为了实现上述目的，本实用新型提供如下技术方案：
一种阵列基板，包括：衬底基板，以及位于所述衬底基板上的数据线、导电屏蔽层、像素电极、黑矩阵，其中，所述导电屏蔽层和所述像素电极均位于所述数据线背向所述衬底基板的一侧，所述导电屏蔽层与所述像素电极和所述数据线均不接触，所述导电屏蔽层和所述黑矩阵均包括与所述数据线相对的部分，所述黑矩阵位于所述导电屏蔽层背向所述数据线的一侧。
优选地，在所述数据线的宽度方向上，所述数据线与所述导电屏蔽层相对的部分在所述衬底基板上的正投影，落入所述导电屏蔽层与该数据线相对的部分在所述衬底基板上的正投影内，所述导电屏蔽层与所述数据线相对的部分在所述衬底基板上的正投影，落入所述黑矩阵与该数据线相对的部分在所述衬底基板上的正投影内。
优选地，所述导电屏蔽层与所述像素电极同层设置。
优选地，所述阵列基板还包括位于所述像素电极背向所述衬底基板的一侧的公共电极，所述导电屏蔽层与所述公共电极同层设置。
优选地，所述公共电极为狭缝状电极。
优选地，所述像素电极与所述公共电极之间设置有层间绝缘层。
优选地，所述阵列基板包括位于所述衬底基板上的栅线；所述导电屏蔽层和所述黑矩阵均还包括与所述栅线相对的部分，所述导电屏蔽层不与所述栅线接触，且在所述栅线的宽度方向上，所述栅线与所述导电屏蔽层相对的部分在所述衬底基板上的正投影，落入所述导电屏蔽层与该栅线相对的部分在所述衬底基板上的正投影内，所述导电屏蔽层与所述栅线相对的部分在所述衬底基板上的正投影，落入所述黑矩阵与该栅线相对的部分在所述衬底基板上的正投影内。
优选地，所述阵列基板包括与所述栅线同层设置且位于所述栅线一侧的公共电极线；在所述栅线的宽度方向上，所述公共电极线在所述衬底基板上的正投影和所述栅线在所述衬底基板上的正投影均落入所述黑矩阵与该栅线相对的部分在所述衬底基板上的正投影内。
优选地，所述阵列基板还包括薄膜晶体管，所述薄膜晶体管的栅极与所述栅线同层设置，且所述薄膜晶体管的栅极与对应的所述栅线连接，所述薄膜晶体管的源极和漏极均与所述数据线同层设置，且所述薄膜晶体管的源极与所述数据线连接，所述薄膜晶体管的漏极与所述像素电极连接；所述薄膜晶体管与所述像素电极之间设置有钝化层；所述阵列基板还包括彩膜层，所述彩膜层位于所述钝化层与所述像素电极之间，所述彩膜层与所述像素电极之间设置有平坦化层。
优选地，所述导电屏蔽层与设置在所述衬底基板边缘的电压源连接。
在本实用新型提供的阵列基板中设置与数据线相对的导电屏蔽层，导电屏蔽层和像素电极位于数据线背向衬底基板的一侧，即在垂直于衬底基板的方向上，导电屏蔽层和像素电极位于数据线远离衬底基板的一侧，导电屏蔽层不与数据线、像素电极接触，因而将本实用新型提供的阵列基板应用到显示面板中，并使具有该显示面板的显示装置显示画面时，通过数据线传输信号，给像素电极施加电压，此时，导电屏蔽层与数据线之间可以形成耦合电场，以减小数据线与像素电极之间的耦合电场，从而防止对像素电极的电压造成不良影响，进而改善显示装置的画面显示质量；同时，将黑矩阵设置在导电屏蔽层背向数据线的一侧，可以防止黑矩阵将导电屏蔽层和数据线隔开，减小导电屏蔽层与数据线之间的距离，以增加对数据线与像素电极之间的耦合电场减小的效果，进一步改善显示装置的画面显示质量。
本实用新型的目的在于提供一种显示面板，用于改善显示装置的画面显示质量。为了实现上述目的，本实用新型提供如下技术方案：
一种显示面板，所述显示面板包括如上述技术方案所述的阵列基板。
所述显示面板与上述阵列基板相对于现有技术所具有的优势相同，在此不再赘述。
本实用新型的目的在于提供一种显示装置，用于改善显示装置的画面显示质量。为了实现上述目的，本实用新型提供如下技术方案：
一种显示装置，所述显示装置包括如上述技术方案所述的显示面板。
所述显示装置与上述显示面板相对于现有技术所具有的优势相同，在此不再赘述。
附图说明
此处所说明的附图用来提供对本实用新型的进一步理解，构成本实用新型的一部分，本实用新型的示意性实施例及其说明用于解释本实用新型，并不构成对本实用新型的不当限定。在附图中：
图1为本实用新型实施例提供的一种阵列基板的平面图；
图2为图1中A-A’向剖视图；
图3为图1中B-B’向剖视图；
图4为本实用新型实施例提供的另一种阵列基板的平面图；
图5为图4中C-C’向剖视图；
图6为图4中D-D’向剖视图；
图7为本实用新型实施例提供的一种阵列基板的制造方法；
图8为本实用新型实施例提供的另一种阵列基板的制造方法。
附图标记：
1-衬底基板， 2-薄膜晶体管，
3-栅线， 4-数据线，
5-公共电极线， 6-栅极绝缘层，
7-钝化层， 8-彩膜层，
81-R彩膜， 82-G彩膜，
83-B彩膜， 9-平坦化层，
10-像素电极， 11-导电屏蔽层，
12-黑矩阵， 13-公共电极。
具体实施方式
为了进一步说明本实用新型实施例提供的阵列基板、显示面板及显示装置，下面结合说明书附图进行详细描述。
请参阅图1至图6，本实用新型实施例提供的阵列基板包括：衬底基板1，以及位于衬底基板1上的数据线4、导电屏蔽层11、像素电极10、黑矩阵12，其中，导电屏蔽层11和像素电极10均位于数据线4背向衬底基板1的一侧，导电屏蔽层11与像素电极10和数据线4均不接触，导电屏蔽层11和黑矩阵12均包括与数据线4相对的部分，黑矩阵12位于导电屏蔽层11背向数据线4的一侧。
举例来说，请参阅图1或图4，本实用新型实施例提供的阵列基板包括呈阵列排布的多个子像素，每列子像素中的各子像素均与对应的数据线4连接，具体地，子像素可以包括薄膜晶体管2，薄膜晶体管2的源极与对应的数据线4连接，本实用新型实施例提供的阵列基板还包括导电屏蔽层11、像素电极10和黑矩阵12，其中，每个子像素对应设置一个像素电极10，导电屏蔽层11和黑矩阵12均具有与数据线4相对的部分，请参阅图2或图5，数据线4、导电屏蔽层11、像素电极10和黑矩阵12均位于本实用新型实施例提供的阵列基板的衬底基板1上，其中，导电屏蔽层11和像素电极10均位于数据线4背向衬底基板1的一侧，即导电屏蔽层11和像素电极10均位于图2或图5中数据线4的上方，导电屏蔽层11与像素电极10和数据线4均不接触，像素电极10与薄膜晶体管2的漏极连接，薄膜晶体管2导通时，经数据线4可向像素电极10传输信号，黑矩阵12位于导电屏蔽层11背向数据线4的一侧，即黑矩阵12位于图2或图5中导电屏蔽层11的上方。
当将本实用新型实施例提供的阵列基板应用到显示面板中，并使具有该显示面板的显示装置显示画面时，使薄膜晶体管2导通，经数据线4向像素电极10传输信号，给像素电极10施加电压，此时，由于导电屏蔽层11与数据线4相对，因而导电屏蔽层11与数据线4之间形成耦合电场，以减少数据线4与像素电极10之间的电力线，减小数据线4与像素电极10之间的耦合电场。
由上述可知，在本实用新型实施例提供的阵列基板中设置与数据线4相对的导电屏蔽层11，导电屏蔽层11和像素电极10位于数据线4背向衬底基板1的一侧，即在垂直于衬底基板1的方向上，导电屏蔽层11和像素电极10位于数据线4远离衬底基板1的一侧，导电屏蔽层11不与数据线4、像素电极10接触，因而将本实用新型实施例提供的阵列基板应用到显示面板中，并使具有该显示面板的显示装置显示画面时，通过数据线4传输信号，给像素电极10施加电压，此时，导电屏蔽层11与数据线4之间可以形成耦合电场，以减小数据线4与像素电极10之间的耦合电场，从而防止对像素电极10的电压造成不良影响，进而改善显示装置的画面显示质量；同时，将黑矩阵12设置在导电屏蔽层11背向数据线4的一侧，可以防止黑矩阵12将导电屏蔽层11和数据线4隔开，减小导电屏蔽层11与数据线4之间的距离，以增加对数据线4与像素电极10之间的耦合电场减小的效果，进一步改善显示装置的画面显示质量。
请参阅图1、图2或图4、图5，在本实用新型实施例提供的阵列基板中，在数据线4的宽度方向上，数据线4与导电屏蔽层11相对的部分在衬底基板1上的正投影，落入导电屏蔽层11与该数据线4相对的部分在衬底基板1上的正投影内，导电屏蔽层11与数据线4相对的部分在衬底基板1上的正投影，落入黑矩阵12与该数据线4相对的部分在衬底基板1上的正投影内。具体地，请参阅图1或图4，数据线4的宽度方向为垂直于数据线4的延伸方向的方向，数据线4的宽度方向也可以理解为阵列基板上行的方向，即图1或图4中左右方向，在该方向上，数据线4与导电屏蔽层11相对的部分在衬底基板1上的正投影落入导电屏蔽层11与该数据线4相对的部分在衬底基板1上的正投影内，导电屏蔽层11与数据线4相对的部分在衬底基板1上的正投影落入黑矩阵12与该数据线4相对的部分在衬底基板1上的正投影内，也就是说，请参阅图2或图5，导电屏蔽层11与数据线4相对的部分可以将该数据线4中与该导电屏蔽层11相对的部分覆盖，黑矩阵12与数据线4相对的部分可以将导电屏蔽层11与该数据线4相对的部分覆盖。
在数据线4的宽度方向上，数据线4与导电屏蔽层11相对的部分在衬底基板1上的正投影落入导电屏蔽层11与该数据线4相对的部分在衬底基板1上的正投影内，可以增加导电屏蔽层11与数据线4之间的耦合电场的强度，进而减小数据线4与像素电极10之间的耦合电场，从而防止对像素电极10的电压造成不良影响，进而改善显示装置的画面显示质量。
在数据线4的宽度方向上，数据线4与导电屏蔽层11相对的部分在衬底基板1上的正投影落入导电屏蔽层11与该数据线4相对的部分在衬底基板1上的正投影内，导电屏蔽层11与数据线4相对的部分在衬底基板1上的正投影落入黑矩阵12与该数据线4相对的部分在衬底基板1上的正投影内，因此，利用黑矩阵12与数据线4相对的部分，可以将导电屏蔽层11与数据线4相对的部分以及相应的数据线4完全覆盖，防止导电屏蔽层11与数据线4对应的部分以及相应的数据线4露出，尤其是导电屏蔽层11的材料和/或数据线4的材料为金属时。
在上述实施例中，导电屏蔽层11和像素电极10均位于数据线4背向衬底基板1的一侧，在实际应用中，导电屏蔽层11可以不与像素电极10同层设置，此时，导电屏蔽层11可以先于像素电极10形成，也可以后于像素电极10形成，或者，请参阅图2或图5，导电屏蔽层11可以与像素电极10同层设置，此时，导电屏蔽层11的材料与像素电极10相同，当制造本实用新型实施例提供的阵列基板时，导电屏蔽层11可以与像素电极10采用一次构图工艺形成，可以减少制造阵列基板的工艺步骤，节省制造阵列基板的时间，提高制造阵列基板的效率，并降低制造阵列基板的成本。
在上述实施例中，将上述阵列基板应用于显示面板时，显示面板还包括公共电极13，公共电极13可以设置在与阵列基板相对的对侧基板上，此时，请参阅图1至图3，阵列基板上不包括公共电极13，或者，公共电极13也可以设置在阵列基板的衬底基板1上，请参阅图4至图6，阵列基板包括公共电极13，公共电极13位于像素电极10背向衬底基板1的一侧，公共电极13可以为狭缝状电极，公共电极13与像素电极10之间设置有层间绝缘层，此时，导电屏蔽层11可以与公共电极13同层设置，导电屏蔽层11的材料与公共电极13的材料相同，当制造本实用新型实施例提供的阵列基板时，导电屏蔽层11可以与公共电极13采用一次构图工艺形成，可以减少制造阵列基板的工艺步骤，节省制造阵列基板的时间，提高制造阵列基板的效率，并降低制造阵列基板的成本。
请继续参阅图1或图4，本实用新型实施例提供的阵列基板的子像素通过栅线3和数据线4交叉限定，每行子像素中的各子像素均与对应的栅线3连接，具体地，子像素可以包括薄膜晶体管2，薄膜晶体管2的栅极与对应的栅线3连接，通过栅线3传输信号，控制对应的薄膜晶体管2的导通和关断，请参阅图3或图6，栅线3位于衬底基板1上，导电屏蔽层11和黑矩阵12均还包括与栅线3相对的部分，导电屏蔽层11不与栅线3接触，且在栅线3的宽度方向上，栅线3与导电屏蔽层11相对的部分在衬底基板1上的正投影，落入导电屏蔽层11与该栅线3相对的部分在衬底基板1上的正投影内，导电屏蔽层11与栅线3相对的部分在衬底基板1上的正投影，落入黑矩阵12与该栅线3相对的部分在衬底基板1上的正投影内。
具体地，请参阅图1或图4，栅线3的宽度方向为垂直于栅线3的延伸方向的方向，栅线3的宽度方向也可以理解为阵列基板上列的方向，即图1或图4中上下方向，在该方向上，栅线3与导电屏蔽层11相对的部分在衬底基板1上的正投影落入导电屏蔽层11与该栅线3相对的部分在衬底基板1上的正投影内，导电屏蔽层11与栅线3相对的部分在衬底基板1上的正投影落入黑矩阵12与该栅线3相对的部分在衬底基板1上的正投影内，也就是说，请参阅图3或图6，导电屏蔽层11与栅线3相对的部分可以将该栅线3中与该导电屏蔽层11相对的部分覆盖，黑矩阵12与栅线3相对的部分可以将导电屏蔽层11与该栅线3相对的部分覆盖。
导电屏蔽层11还包括与栅线3相对的部分，导电屏蔽层11不与栅线3接触，因而将本实用新型实施例提供的阵列基板应用到显示面板中，并使具有该显示面板的显示装置显示画面时，导电屏蔽层11与栅线3之间可以形成耦合电场，以减小栅线3与像素电极10之间的耦合电场，从而防止对像素电极10的电压造成不良影响，进一步改善显示装置的画面显示质量。
在栅线3的宽度方向上，栅线3与导电屏蔽层11相对的部分在衬底基板1上的正投影落入导电屏蔽层11与该栅线3相对的部分在衬底基板1上的正投影内，可以增加导电屏蔽层11与栅线3之间的耦合电场的强度，进而减小栅线3与像素电极10之间的耦合电场，从而防止对像素电极10的电压造成不良影响，进而改善显示装置的画面显示质量。
在栅线3的宽度方向上，栅线3与导电屏蔽层11相对的部分在衬底基板1上的正投影落入导电屏蔽层11与该栅线3相对的部分在衬底基板1上的正投影内，导电屏蔽层11与栅线3相对的部分在衬底基板1上的正投影落入黑矩阵12与该栅线3相对的部分在衬底基板1上的正投影，因此，利用黑矩阵12与栅线3相对的部分，可以将导电屏蔽层11与栅线3相对的部分以及相应的栅线3完全覆盖，防止导电屏蔽层11与栅线3对应的部分以及相应的栅线3露出，尤其是导电屏蔽层11的材料和/或栅线3的材料为金属时。
请继续参阅图1、图3或图4、图6，本实用新型实施例提供的阵列基板包括与栅线3同层设置且位于栅线3一侧的公共电极线5；在栅线3的宽度方向上，公共电极线5在衬底基板1上的正投影和栅线3在衬底基板1上的正投影均落入黑矩阵12在衬底基板1上的正投影内。具体地，请参阅图1和图3，本实用新型实施例提供的阵列基板包括与栅线3同层设置且位于栅线3一侧的公共电极线5，公共电极线5用于与像素电极10形成存储电容，在栅线3的宽度方向上，即在图1中上下方向上，公共电极线5在衬底基板1上的正投影和栅线3在衬底基板1上的正投影均落入黑矩阵12与该栅线3相对的部分在衬底基板1上正投影内，即图3中黑矩阵12与栅线3相对的部分可以覆盖该栅线3以及位于该栅线3旁的公共电极线5，以防止公共电极线5和栅线3露出；请参阅图4和图6，本实用新型实施例提供的阵列基板包括与栅线3同层设置且位于栅线3一侧的公共电极线5，每行子像素中各子像素的公共电极13与对应的公共电极线5连接，在栅线3的宽度方向上，即在图4中上下方向上，公共电极线5在衬底基板1上的正投影和栅线3在衬底基板1上的正投影均落入黑矩阵12与该栅线3相对的部分在衬底基板1上正投影内，即图6中黑矩阵12与栅线3相对的部分可以覆盖该栅线3以及位于该栅线3旁的公共电极线5，以防止公共电极线5和栅线3露出。
请继续参阅图1至图6，本实用新型实施例提供的阵列基板包括薄膜晶体管2，薄膜晶体管2的栅极与栅线3同层设置，且薄膜晶体管2的栅极与对应的栅线3连接，薄膜晶体管2的源极和漏极均与数据线4同层设置，且薄膜晶体管2的源极与数据线4连接，薄膜晶体管2的漏极与像素电极10连接；像素电极10位于数据线4背向衬底基板1的一侧，薄膜晶体管2与像素电极10之间设置有钝化层7；阵列基板还包括彩膜层8，彩膜层8位于钝化层7与像素电极10之间，彩膜层8与像素电极10之间设置有平坦化层9。
举例来说，请参阅图1至图6，本实用新型实施例提供的阵列基板包括衬底基板1和位于衬底基板1上的多条栅线3、多条数据线4，多条栅线3和多条数据线4交叉限定出多个子像素，每个子像素包括薄膜晶体管2，薄膜晶体管2可以为非晶硅薄膜晶体管2、单晶硅薄膜晶体管2、多晶硅薄膜晶体管2如低温多晶硅薄膜晶体管2、金属氧化物薄膜晶体管2等，在本实用新型实施例中，以薄膜晶体管2经过为金属氧化物薄膜晶体管2或非晶硅薄膜晶体管2为例进行说明，薄膜晶体管2包括栅极、栅极绝缘层6、有源层、源极和漏极，其中，栅极和栅线3位于衬底基板1上，栅极和栅线3同层设置，且栅极与对应的栅线3连接，与栅线3同层设置的还有公共电极线5，公共电极线5位于栅线3的一侧且与栅线3平行；栅极绝缘层6覆盖栅极、栅线3和衬底基板1；有源层位于栅极绝缘层6上与栅极对应的位置；数据线4、源极和漏极位于栅极绝缘层6上，源极和漏极分别与有源层接触，源极与对应的数据线4连接；薄膜晶体管2上还设置有钝化层7，钝化层7覆盖源极、漏极、数据线4、有源层和栅极绝缘层6；钝化层7上设置有彩膜层8，彩膜层8的设置与显示装置的配色方式有关，当显示装置采用RGB(Red红，Green绿，Blue蓝)配色方式时，请参阅图2或图5，彩膜层8包括R彩膜81、G彩膜82和B彩膜83，R彩膜81位于对应的红色子像素内，G彩膜82位于对应的绿色子像素内，B彩膜83位于对应的蓝色子像素内；彩膜层8上设置有平坦化层9，像素电极10位于平坦化层9上，像素电极10与对应的薄膜晶体管2的漏极连接，导电屏蔽层11可以设置在平坦化层9上，此时，导电屏蔽层11与像素电极10同层设置，当公共电极13不形成在衬底基板1上时，请参阅图1、图2和图3，公共电极线5与像素电极10形成存储电容，黑矩阵12位于导电屏蔽层11上，并覆盖导电屏蔽层11；当公共电极13形成在衬底基板1上时，请参阅图4、图5和图6，像素电极10形成在平坦化层9上，像素电极10上设置有层间绝缘层，层间绝缘层覆盖像素电极10和平坦化层9，公共电极13形成在层间绝缘层上，此时，导电屏蔽层11可以与像素电极10同层设置，或者，导电屏蔽层11也可以与公共电极13同层设置，黑矩阵12位于导电屏蔽层11上，并覆盖导电屏蔽层11。
在上述实施例中，导电屏蔽层11可以呈悬浮状态，此时，将本实用新型实施例提供的阵列基板应用到显示面板中，并使具有该显示面板的显示装置显示画面时，导电屏蔽层11上不充电；或者，导电屏蔽层11与设置在衬底基板1边缘的电压源连接，例如，导电屏蔽层11可以与公共电压源连接，此时，将本实用新型实施例提供的阵列基板应用到显示面板中，并使具有该显示面板的显示装置显示画面时，利用电压源给导电屏蔽层11施加电压，以便导电屏蔽层11与数据线4之间、导电屏蔽层11与栅线3之间形成耦合电场，减小数据线4与像素电极10之间的耦合电场以及栅线3与像素电极10之间的耦合电场，进一步改善显示装置的画面显示质量。
请参阅图7，本实用新型实施例还提供一种阵列基板的制造方法，用于制造如上述实施例所述的阵列基板，其中，以薄膜晶体管为非晶硅薄膜晶体管或金属氧化物薄膜晶体管为例进行说明，当阵列基板不包括公共电极时，阵列基板的制造方法包括：
步骤S101、提供一衬底基板，其中，衬底基板可以为玻璃基板。
步骤S102、在衬底基板上形成栅线、栅极和公共电极线，栅极与对应的栅线连接。具体地，可以采用溅射(Sputter)的方法在衬底基板上沉积导电膜层，然后采用构图工艺(即涂覆光刻胶、曝光、显影、刻蚀、去除残留光刻胶)，形成栅线、栅极和公共电极线，其中，栅线、栅极和公共电极线可以采用铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)、钨(W)等金属材料，也可以采用铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)、钨(W)等中的至少两种构成的合金，栅线、栅极和公共电极线可以为单层结构，也可以为多层结构，栅线、栅极和公共电极线为多层结构时，栅线、栅极和公共电极线可以为Mo\Al\Mo、Ti\Cu\Ti、MoTi\Cu等结构。
步骤S103、形成栅极绝缘层，栅极绝缘层覆盖栅极、栅线、公共电极线和衬底基板。具体地，可以采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)沉积栅极绝缘层，栅极绝缘层的材料可以为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiNO)等，栅极绝缘层可以单层结构，也可以为多层结构，栅极绝缘层为多层结构时，栅极绝缘层可以为氧化硅\氮化硅。
步骤S104、在栅极绝缘层上形成有源层，有源层位于栅极绝缘层上与栅极对应的区域。具体地，当薄膜晶体管为非晶硅薄膜晶体管时，可以先采用PECVD沉积a-Si半导体层，当薄膜晶体管为金属氧化物薄膜晶体管时，可以先采用溅射的方法沉积金属氧化物半导体层例如铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)半导体层；然后通过构图工艺，形成有源层。
步骤S105、形成源极、漏极和数据线，源极和漏极分别与对应的有源层接触，源极与对应的数据线连接。具体地，可以采用溅射(Sputter)的方法在衬底基板上沉积导电膜层，然后采用构图工艺(即涂覆光刻胶、曝光、显影、刻蚀、去除残留光刻胶)，形成源极、漏极和数据线，其中，源极、漏极和数据线可以采用铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)、钨(W)等金属材料，也可以采用铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)、钨(W)等中的至少两种构成的合金，源极、漏极和数据线可以为单层结构，也可以为多层结构，源极、漏极和数据线为多层结构时，源极、漏极和数据线可以为Mo\Al\Mo、Ti\Cu\Ti、MoTi\Cu等结构。
步骤S106、形成钝化层，钝化层覆盖源极、漏极、有源层、数据线和栅极绝缘层。具体地，可以采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)沉积钝化层，钝化层的材料可以为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiNO)等，钝化层可以单层结构，也可以为多层结构，钝化层为多层结构时，钝化层可以为氧化硅\氮化硅。
步骤S107、形成彩膜层。具体地，彩膜层的材料可以为彩色光阻材料，以显示装置采用RGB配色方式为例，彩膜层包括R彩膜、G彩膜和B彩膜，形成R彩膜时，可以先沉积R光阻材料层，然后通过曝光和显影，形成R彩膜，形成G彩膜时，可以先沉积G光阻材料层，然后通过曝光和显影，形成G彩膜，形成B彩膜时，可以先沉积B光阻材料层，然后通过曝光和显影，形成B彩膜。
步骤S108、形成平坦化层，其中，平坦化层的材料可以为有机树脂材料。
步骤S109、形成第一过孔，第一过孔贯穿平坦化层、彩膜层和钝化层，第一过孔暴露出漏极。
步骤S110、形成像素电极和导电屏蔽层，像素电极通过第一过孔与漏极连接。具体地，可以采用溅射的方法沉积导电膜层，然后通过构图工艺，形成像素电极和导电屏蔽层，其中，像素电极和导电屏蔽层的材料可以采用铟锡氧化物(Indium Tin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)等透明金属氧化物导电材料。
步骤S111、形成黑矩阵，黑矩阵覆盖导电屏蔽层。具体地，黑矩阵的材料可以采用黑色光阻材料，形成黑矩阵时，可以先沉积黑色光阻材料膜层，然后通过曝光和显影，形成黑矩阵。
当阵列基板包括公共电极时，请参阅图8，阵列基板的制造方法可以包括：
步骤S201、提供一衬底基板，其中，衬底基板可以为玻璃基板。
步骤S202、在衬底基板上形成栅线、栅极和公共电极线，栅极与对应的栅线连接。具体地，可以采用溅射(Sputter)的方法在衬底基板上沉积导电膜层，然后采用构图工艺(即涂覆光刻胶、曝光、显影、刻蚀、去除残留光刻胶)，形成栅线、栅极和公共电极线，其中，栅线、栅极和公共电极线可以采用铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)、钨(W)等金属材料，也可以采用铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)、钨(W)等中的至少两种构成的合金，栅线、栅极和公共电极线可以为单层结构，也可以为多层结构，栅线、栅极和公共电极线为多层结构时，栅线、栅极和公共电极线可以为Mo\Al\Mo、Ti\Cu\Ti、MoTi\Cu等结构。
步骤S203、形成栅极绝缘层，栅极绝缘层覆盖栅极、栅线、公共电极线和衬底基板。具体地，可以采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)沉积栅极绝缘层，栅极绝缘层的材料可以为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiNO)等，栅极绝缘层可以单层结构，也可以为多层结构，栅极绝缘层为多层结构时，栅极绝缘层可以为氧化硅\氮化硅。
步骤S204、在栅极绝缘层上形成有源层，有源层位于栅极绝缘层上与栅极对应的区域。具体地，当薄膜晶体管为非晶硅薄膜晶体管时，可以先采用PECVD沉积a-Si半导体层，当薄膜晶体管为金属氧化物薄膜晶体管时，可以先采用溅射的方法沉积金属氧化物半导体层例如铟镓锌氧化物(Indium Gallium Zinc Oxide，IGZO)半导体层；然后通过构图工艺，形成有源层。
步骤S205、形成源极、漏极和数据线，源极和漏极分别与对应的有源层接触，源极与对应的数据线连接。具体地，可以采用溅射(Sputter)的方法在衬底基板上沉积导电膜层，然后采用构图工艺(即涂覆光刻胶、曝光、显影、刻蚀、去除残留光刻胶)，形成源极、漏极和数据线，其中，源极、漏极和数据线可以采用铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)、钨(W)等金属材料，也可以采用铜(Cu)、铝(Al)、钼(Mo)、钛(Ti)、铬(Cr)、钨(W)等中的至少两种构成的合金，源极、漏极和数据线可以为单层结构，也可以为多层结构，源极、漏极和数据线为多层结构时，源极、漏极和数据线可以为Mo\Al\Mo、Ti\Cu\Ti、MoTi\Cu等结构。
步骤S206、形成钝化层，钝化层覆盖源极、漏极、有源层、数据线和栅极绝缘层。具体地，可以采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical VaporDeposition，PECVD)沉积钝化层，钝化层的材料可以为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiNO)等，钝化层可以单层结构，也可以为多层结构，钝化层为多层结构时，钝化层可以为氧化硅\氮化硅。
步骤S207、形成彩膜层。具体地，彩膜层的材料可以为彩色光阻材料，以显示装置采用RGB配色方式为例，彩膜层包括R彩膜、G彩膜和B彩膜，形成R彩膜时，可以先沉积R光阻材料层，然后通过曝光和显影，形成R彩膜，形成G彩膜时，可以先沉积G光阻材料层，然后通过曝光和显影，形成G彩膜，形成B彩膜时，可以先沉积B光阻材料层，然后通过曝光和显影，形成B彩膜。
步骤S208、形成平坦化层，其中，平坦化层的材料可以为有机树脂材料。
步骤S209、形成第一过孔，第一过孔贯穿平坦化层、彩膜层和钝化层，第一过孔暴露出漏极。
步骤S210、形成像素电极，像素电极通过第一过孔与漏极连接。具体地，可以采用溅射的方法沉积导电膜层，然后通过构图工艺，形成像素电极，其中，像素电极的材料可以采用铟锡氧化物(Indium Tin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)等透明金属氧化物导电材料。
步骤S211、形成层间绝缘层，层间绝缘层覆盖像素电极和平坦化层。具体地，可以采用等离子体增强化学气相沉积法(Plasma Enhanced Chemical Vapor Deposition，PECVD)沉积层间绝缘层，层间绝缘层的材料可以为氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiNO)等，层间绝缘层可以单层结构，也可以为多层结构，层间绝缘层为多层结构时，层间绝缘层可以为氧化硅\氮化硅。
步骤S212、形成第二过孔，第二过孔贯穿层间绝缘层、平坦化层、彩膜层、钝化层和栅极绝缘层，第二过孔暴露出公共电极线。
步骤S213、形成公共电极和导电屏蔽层，公共电极通过第二过孔与公共电极线连接。具体地，可以采用溅射的方法沉积导电膜层，然后通过构图工艺，形成公共电极和导电屏蔽层，其中，公共电极和导电屏蔽层的材料可以采用铟锡氧化物(Indium Tin Oxide，ITO)、铟锌氧化物(Indium Zinc Oxide，IZO)等透明金属氧化物导电材料。
步骤S214、形成黑矩阵，黑矩阵覆盖导电屏蔽层。具体地，黑矩阵的材料可以采用黑色光阻材料，形成黑矩阵时，可以先沉积黑色光阻材料膜层，然后通过曝光和显影，形成黑矩阵。
本实用新型实施例还提供一种显示面板，所述显示面板包括如上述实施例所述的阵列基板。
所述显示面板与上述阵列基板相对于现有技术所具有的优势相同，在此不再赘述。
本实用新型实施例还提供一种显示装置，所述显示装置包括如上述实施例所述的显示面板。
所述显示装置与上述显示面板相对于现有技术所具有的优势相同，在此不再赘述。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (12)

1.一种阵列基板，其特征在于，包括：衬底基板，以及位于所述衬底基板上的数据线、导电屏蔽层、像素电极、黑矩阵，其中，
所述导电屏蔽层和所述像素电极均位于所述数据线背向所述衬底基板的一侧，所述导电屏蔽层与所述像素电极和所述数据线均不接触，所述导电屏蔽层和所述黑矩阵均包括与所述数据线相对的部分，所述黑矩阵位于所述导电屏蔽层背向所述数据线的一侧。
2.根据权利要求1所述的阵列基板，其特征在于，在所述数据线的宽度方向上，所述数据线与所述导电屏蔽层相对的部分在所述衬底基板上的正投影，落入所述导电屏蔽层与该数据线相对的部分在所述衬底基板上的正投影内，所述导电屏蔽层与所述数据线相对的部分在所述衬底基板上的正投影，落入所述黑矩阵与该数据线相对的部分在所述衬底基板上的正投影内。
3.根据权利要求1所述的阵列基板，其特征在于，所述导电屏蔽层与所述像素电极同层设置。
4.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板还包括位于所述像素电极背向所述衬底基板的一侧的公共电极，所述导电屏蔽层与所述公共电极同层设置。
5.根据权利要求4所述的阵列基板，其特征在于，所述公共电极为狭缝状电极。
6.根据权利要求4所述的阵列基板，其特征在于，所述像素电极与所述公共电极之间设置有层间绝缘层。
7.根据权利要求3～6任一所述的阵列基板，其特征在于，所述阵列基板包括位于所述衬底基板上的栅线；
所述导电屏蔽层和所述黑矩阵均还包括与所述栅线相对的部分，所述导电屏蔽层不与所述栅线接触，且在所述栅线的宽度方向上，所述栅线与所述导电屏蔽层相对的部分在所述衬底基板上的正投影，落入所述导电屏蔽层与该栅线相对的部分在所述衬底基板上的正投影内，所述导电屏蔽层与所述栅线相对的部分在所述衬底基板上的正投影，落入所述黑矩阵与该栅线相对的部分在所述衬底基板上的正投影内。
8.根据权利要求7所述的阵列基板，其特征在于，所述阵列基板包括与所述栅线同层设置且位于所述栅线一侧的公共电极线；
在所述栅线的宽度方向上，所述公共电极线在所述衬底基板上的正投影和所述栅线在所述衬底基板上的正投影均落入所述黑矩阵与该栅线相对的部分在所述衬底基板上的正投影内。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板还包括薄膜晶体管，所述薄膜晶体管的栅极与所述栅线同层设置，且所述薄膜晶体管的栅极与对应的所述栅线连接，所述薄膜晶体管的源极和漏极均与所述数据线同层设置，且所述薄膜晶体管的源极与所述数据线连接，所述薄膜晶体管的漏极与所述像素电极连接；
所述薄膜晶体管与所述像素电极之间设置有钝化层；
所述阵列基板还包括彩膜层，所述彩膜层位于所述钝化层与所述像素电极之间，所述彩膜层与所述像素电极之间设置有平坦化层。
10.根据权利要求1所述的阵列基板，其特征在于，所述导电屏蔽层与设置在所述衬底基板边缘的电压源连接。
11.一种显示面板，其特征在于，所述显示面板包括如权利要求1～10任一所述的阵列基板。
12.一种显示装置，其特征在于，所述显示装置包括如权利要求11所述的显示面板。
CN201721385002.2U 2017-10-24 2017-10-24 一种阵列基板、显示面板及显示装置 Active CN207265054U (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201721385002.2U CN207265054U (zh) 2017-10-24 2017-10-24 一种阵列基板、显示面板及显示装置
PCT/CN2018/100783 WO2019080613A1 (zh) 2017-10-24 2018-08-16 阵列基板、显示面板、显示装置、以及制造阵列基板的方法
US16/326,750 US11619849B2 (en) 2017-10-24 2018-08-16 Array substrate, display panel, display device, and method of manufacturing array substrate
EP18869468.1A EP3702835B1 (en) 2017-10-24 2018-08-16 Array substrate, display panel, display device, and method for manufacturing array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201721385002.2U CN207265054U (zh) 2017-10-24 2017-10-24 一种阵列基板、显示面板及显示装置

Publications (1)

Publication Number Publication Date
CN207265054U true CN207265054U (zh) 2018-04-20

Family

ID=61915906

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201721385002.2U Active CN207265054U (zh) 2017-10-24 2017-10-24 一种阵列基板、显示面板及显示装置

Country Status (4)

Country Link
US (1) US11619849B2 (zh)
EP (1) EP3702835B1 (zh)
CN (1) CN207265054U (zh)
WO (1) WO2019080613A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109346486A (zh) * 2018-11-20 2019-02-15 京东方科技集团股份有限公司 阵列基板及显示装置
WO2019080613A1 (zh) * 2017-10-24 2019-05-02 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置、以及制造阵列基板的方法
CN110187578A (zh) * 2019-06-27 2019-08-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN111566720A (zh) * 2018-11-26 2020-08-21 京东方科技集团股份有限公司 显示面板及其驱动方法
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN112433414A (zh) * 2020-12-01 2021-03-02 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置
CN113934061A (zh) * 2020-06-29 2022-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114721191B (zh) * 2021-01-06 2024-05-14 京东方科技集团股份有限公司 显示面板及其制作方法、显示模组、显示装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4386102B2 (ja) * 2007-06-28 2009-12-16 エプソンイメージングデバイス株式会社 横電界方式の液晶表示パネル
KR102045504B1 (ko) * 2013-03-27 2019-11-18 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
CN103472646B (zh) * 2013-08-30 2016-08-31 京东方科技集团股份有限公司 一种阵列基板及其制备方法和显示装置
CN103676375A (zh) * 2013-12-09 2014-03-26 京东方科技集团股份有限公司 阵列基板及其制作方法
KR20160014183A (ko) * 2014-07-28 2016-02-11 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
US9791733B2 (en) * 2014-12-29 2017-10-17 Shanghai Tianma Micro-electronics Co., Ltd. Array substrate, manufacture method thereof, and display device
CN104597670B (zh) * 2014-12-29 2017-10-10 上海天马微电子有限公司 一种阵列基板及其制作方法及显示装置
KR20160090974A (ko) * 2015-01-22 2016-08-02 삼성디스플레이 주식회사 액정 표시 장치
CN104698706B (zh) * 2015-03-31 2018-05-29 合肥京东方光电科技有限公司 一种阵列基板及其制造方法、显示装置
CN104880852B (zh) * 2015-06-16 2019-02-15 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板和显示装置
CN206098392U (zh) * 2016-10-10 2017-04-12 上海中航光电子有限公司 一种显示面板及显示装置
KR20180071743A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 발광 다이오드 칩 및 이를 포함하는 발광 다이오드 디스플레이 장치
CN106783883B (zh) * 2016-12-27 2023-11-10 京东方科技集团股份有限公司 显示基板及其制备方法
CN207265054U (zh) * 2017-10-24 2018-04-20 京东方科技集团股份有限公司 一种阵列基板、显示面板及显示装置

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019080613A1 (zh) * 2017-10-24 2019-05-02 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置、以及制造阵列基板的方法
US11619849B2 (en) 2017-10-24 2023-04-04 Boe Technology Group Co., Ltd. Array substrate, display panel, display device, and method of manufacturing array substrate
CN109346486A (zh) * 2018-11-20 2019-02-15 京东方科技集团股份有限公司 阵列基板及显示装置
CN109346486B (zh) * 2018-11-20 2021-01-08 京东方科技集团股份有限公司 阵列基板及显示装置
CN111566720A (zh) * 2018-11-26 2020-08-21 京东方科技集团股份有限公司 显示面板及其驱动方法
CN111566720B (zh) * 2018-11-26 2024-01-26 京东方科技集团股份有限公司 显示面板及其驱动方法
CN112083610A (zh) * 2019-06-13 2020-12-15 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN110187578A (zh) * 2019-06-27 2019-08-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN113934061B (zh) * 2020-06-29 2023-02-07 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN113934061A (zh) * 2020-06-29 2022-01-14 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
US11934077B2 (en) 2020-06-29 2024-03-19 Hefei Boe Display Technology Co., Ltd. Array substrate and method for manufacturing same, and display device
WO2022116263A1 (zh) * 2020-12-01 2022-06-09 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置
US11860493B2 (en) 2020-12-01 2024-01-02 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN112433414A (zh) * 2020-12-01 2021-03-02 深圳市华星光电半导体显示技术有限公司 显示面板和显示装置

Also Published As

Publication number Publication date
EP3702835B1 (en) 2023-11-08
US20220283470A1 (en) 2022-09-08
WO2019080613A1 (zh) 2019-05-02
EP3702835A1 (en) 2020-09-02
US11619849B2 (en) 2023-04-04
EP3702835A4 (en) 2021-07-28

Similar Documents

Publication Publication Date Title
CN207265054U (zh) 一种阵列基板、显示面板及显示装置
CN105573549B (zh) 阵列基板、触控屏和触控显示装置及其制作方法
KR101447843B1 (ko) 박막 트랜지스터 어레이 기판, 그 제조 방법, 디스플레이 패널 및 디스플레이 장치
EP3703112A1 (en) Method for manufacturing oled backplane
KR20110095615A (ko) 박막 트랜지스터 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
CN106531692A (zh) 阵列基板的制备方法、阵列基板及显示装置
KR20080093709A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR20100027377A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
CN103367248A (zh) 阵列基板、制备方法以及显示装置
CN109273365A (zh) 薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
KR20140067600A (ko) 스위칭 소자, 이를 포함하는 표시 기판 및 이의 제조 방법
KR20120049661A (ko) 표시 기판, 표시 장치 및 이의 제조 방법
CN109524419A (zh) Tft阵列基板的制作方法
CN108807556A (zh) 一种光学传感器件及其制作方法、显示器件、显示设备
CN109686794A (zh) 薄膜晶体管及其制造方法、显示装置
CN111739841B (zh) 一种顶栅结构的In-cell触控面板及制作方法
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN110289307A (zh) 薄膜晶体管驱动背板及其制备方法、显示面板
US9640554B2 (en) Pixel structure
CN113629073A (zh) Tft背板与显示面板
CN203503657U (zh) 阵列基板以及显示装置
US8470638B2 (en) Thin film transistor array panel and manufacturing method thereof
KR20100075058A (ko) 박막 트랜지스터 기판 및 그 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant