CN109728003A - 显示基板、显示装置和显示基板的制造方法 - Google Patents
显示基板、显示装置和显示基板的制造方法 Download PDFInfo
- Publication number
- CN109728003A CN109728003A CN201910003654.2A CN201910003654A CN109728003A CN 109728003 A CN109728003 A CN 109728003A CN 201910003654 A CN201910003654 A CN 201910003654A CN 109728003 A CN109728003 A CN 109728003A
- Authority
- CN
- China
- Prior art keywords
- active layer
- layer
- photoresist
- transistor
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供一种显示基板、显示装置和显示基板的制造方法，属于显示技术领域，其可至少部分解决现有的显示基板中顶栅型有机氧化物半导体薄膜晶体管阈值电压均匀性差的问题。本发明的显示基板中，第一有源层包括与第一栅极交叠的第一部分，第二有源层包括与第二栅极交叠的第二部分，第一部分在基底上的正投影位于遮光层在基底的正投影内，第二部分在基底上的正投影与遮光层在基底的正投影无交叠；第一部分中的多子浓度与第一部分厚度的乘积小于第二部分中多子浓度与第二部分厚度的乘积。
Description
技术领域
本发明属于显示技术领域，具体涉及一种显示基板、一种显示装置和一种显示基板的制造方法。
背景技术
对于显示基板中的薄膜晶体管，已经有采用氧化物半导体作为有源层的报道。由于顶栅型薄膜晶体管相比于底栅型薄膜晶体管的具有更优异的性能，例如寄生电容更小、尺寸更小等，在显示基板中的应用也越来越受到重视。
在上述显示基板中，部分薄膜晶体管作为驱动晶体管，部分薄膜晶体管作为开关晶体管。相对而言对驱动晶体管的特性的稳定性要求更高，因此会在驱动晶体管与基底之间形成阻挡层，阻挡外界光线从基底一侧入射到驱动晶体管的有源层。这样会造成驱动晶体管和开关晶体管的阈值电压不一致，进而影响显示的品质。
发明内容
本发明至少部分解决现有的显示基板中顶栅型有机氧化物半导体薄膜晶体管阈值电压均匀性差的问题，提供一种显示基板、一种显示装置和一种显示基板的制造方法。
根据本发明第一方面，提供一种显示基板，包括基底、以及设置在基底上的第一晶体管和第二晶体管，第一晶体和第二晶体管均为顶栅型薄膜晶体管，第一晶体管包括第一有源层和第一栅极，第二晶体管包括第二有源层和第二栅极，第一有源层和第二有源层为相同材料的氧化物半导体，
第一有源层包括与第一栅极交叠的第一部分，第二有源层包括与第二栅极交叠的第二部分，第一部分在基底上的正投影位于遮光层在基底的正投影内，第二部分在基底上的正投影与遮光层在基底的正投影无交叠；
第一部分中的多子浓度与第一部分厚度的乘积小于第二部分中多子浓度与第二部分厚度的乘积。
可选地，第一部分和第二部分的厚度相等，第一部分内多子浓度小于第二部分内多子浓度。
可选地，第一部分与第二部分的多子浓度相等，第一部分的厚度小于第二部分的厚度。
根据本发明第二方面，提供一种显示装置，包括本发明第一方面的显示基板。
根据本发明第三方面，提供一种显示基板的制造方法，包括：
在基底上形成遮光层；
形成第一晶体管，第一晶体管为顶栅型薄膜晶体管，第一晶体管包括第一有源层和第一栅极，第一有源层的材料为氧化物半导体，第一有源层包括与第一栅极交叠的第一部分，第一部分在基底上的正投影位于遮光层在基底的正投影内；
形成第二晶体管，第二晶体管为顶栅型薄膜晶体管，第二晶体管包括第二有源层和第二栅极，且第二有源层的材料为与第一有源层相同的氧化物半导体，第二有源层包括与第二栅极交叠的第二部分，第二部分在基底上的正投影与遮光层在基底的正投影无交叠；
其中，第一部分中的多子浓度与第一部分厚度的乘积小于第二部分中多子浓度与第二部分厚度的乘积。
可选地，形成第一晶体管和形成第二晶体管的步骤包括：
在遮光层上形成氧化物半导体材料层；
利用阶梯曝光工艺对氧化物半导体材料层进行处理以得到第一有源层和第二有源层，第一有源层在基底的正投影位于遮光层在基底的正投影内，且第二有源层在基底的正投影与遮光层在基底的正投影无交叠，第一有源层中多子浓度与第一有源层厚度的乘积小于第二有源层中多子浓度与第二有源层厚度的乘积；
形成覆盖第一有源层和第二有源层的栅绝缘层；
利用构图工艺在栅绝缘层上形成第一栅极和第二栅极，第一有源层具有与第一栅极交叠的第一部分，第二有源层具有与第二栅极交叠的第二部分。
可选地，形成第一晶体管和形成第二晶体管的步骤还包括：
去除部分栅绝缘层以暴露第一有源层的部分区域作为第一源漏极接触区，第一源漏接触区位于第一部分外，以及暴露第二有源层的部分区域作为第二源漏极接触区，第二源漏接触区位于第二部分外；
对第一源漏极接触区和第二源漏极接触区进行导体化处理；
形成与第一源漏极接触区连接的第一源漏极和与第二源漏极接触区连接的第二源漏极。
可选地，利用阶梯曝光工艺对氧化物半导体材料层进行处理以得到第一有源层和第二有源层的步骤具体包括：
在氧化物半导体材料层上涂覆光刻胶；
利用阶梯曝光工艺对光刻胶进行曝光、显影处理，光刻胶上对应待形成第二有源层的部分完全保留，光刻胶上对应待形成第一有源层的部分保留部分厚度的光刻胶，光刻胶上其他部分完全去除；
利用湿法刻蚀工艺对氧化物半导体材料层进行刻蚀处理，氧化物半导体材料层上对应待形成第一有源层和待形成第二有源层的部分保留；
利用干法刻蚀工艺去除位于待形成第一有源层的区域的光刻胶，位于待形成第二有源层的区域的光刻胶部分保留；
在氧化性气体的气氛下对待形成第一有源层的区域的氧化物半导体材料进行退火，或者利用氧化性气体所激发的等离子体对待形成第一有源层的区域的氧化物半导体材料进行处理；
去除位于待形成第二有源层的区域的光刻胶。
可选地，利用阶梯曝光工艺对氧化物半导体材料层进行处理以得到第一有源层和第二有源层的步骤具体包括：
在氧化物半导体材料层上涂覆光刻胶；
利用阶梯曝光工艺对光刻胶进行曝光、显影处理，光刻胶上对应待形成第二有源层的部分完全保留，光刻胶上对应待形成第一有源层的部分保留厚度的光刻胶，光刻胶上其他部分完全去除；
利用湿法刻蚀工艺对氧化物半导体材料层进行刻蚀处理，氧化物半导体材料层上对应待形成第一有源层和待形成第二有源层的部分保留；
利用干法刻蚀工艺去除位于待形成第一有源层的区域的光刻胶，位于待形成第二有源层的区域的光刻胶部分保留；
减薄待形成第一有源层位置处的氧化物半导体材料层以得到第一有源层；
去除位于待形成第二有源层的区域的光刻胶。
可选地，在阶梯曝光工艺中，采用半色掩模版。
附图说明
图1-图10为本发明的实施例的一种显示基板在制造的不同阶段的的结构示意图；
图11-图15为本发明的实施例的另一种显示基板在制造的不同阶段的的结构示意图；
其中，附图标记为：1、基底；2、遮光层；3、缓冲层；4、氧化物半导体材料层；41、第一有源层；42、第二有源层；5、光刻胶；6、栅绝缘层；7、栅极材料层；71、第一栅极；72、第二栅极；8、层间介质层；91、第一源漏极；92、第二源漏极。
具体实施方式
为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和具体实施方式对本发明作进一步详细描述。
在本发明中，“构图工艺”是指形成具有特定的图形的结构的步骤，其可为光刻工艺，光刻工艺包括形成材料层、涂布光刻胶、曝光、显影、刻蚀、光刻胶剥离等步骤中的一步或多步；当然，“构图工艺”也可为压印工艺、喷墨打印工艺等其它工艺。
实施例1：
参见图10和图15，本实施例提供一种显示基板，包括基底1、以及设置在基底1上的第一晶体管和第二晶体管，第一晶体和第二晶体管均为顶栅型薄膜晶体管，第一晶体管包括第一有源层41和第一栅极71，第二晶体管包括第二有源层42和第二栅极72，第一有源层41和第二有源层42为相同材料的氧化物半导体。
第一有源层41包括与第一栅极71交叠的第一部分，第二有源层42包括与第二栅极72交叠的第二部分，第一部分在基底1上的正投影位于遮光层2在基底1的正投影内，第二部分在基底1上的正投影与遮光层2在基底1的正投影无交叠。
如果对第一栅极71施加合适的栅电压，则在第一部分中产生沟道。如果对第二栅极72施加合适的栅电压，则在第二部分中产生沟道。实际应用中，第一晶体管可作为驱动晶体管，第二晶体管可作为开关晶体管。为了使遮光层2对第一晶体管的保护效果更佳，实际遮光层2的面积可以比第一部分的面积更大。开关晶体管的稳定性要求不及驱动晶体管的稳定性的要求，出于降低成本的考虑，对开关晶体管的无需遮光保护。
第一部分中的多子浓度与第一部分厚度的乘积小于第二部分中多子浓度与第二部分厚度的乘积。
多子即多数载流子。指的是材料中电子和空穴中浓度更大的那一种载流子。相比于第二部分，第一部分中的多子浓度与第一部分厚度的乘积更小，也就是从第一栅极71向第一部分看去，单位面积内多子总量更少，那么在第一部分靠近第一栅极71的表面形成沟道所需的阈值电压也就更大。这就对遮光层2使第一晶体管阈值电压降低效应进行了补偿，从而使得第一晶体管和第二晶体管的阈值电压趋于一致，提高显示基板中各晶体管阈值电压的一致性。
可选地，第一部分和第二部分的厚度相等，第一部分内多子浓度小于第二部分内多子浓度。
由于第一有源层41和第二有源层42的材料相同，作为一种优选的实施方式，它们可以由同一个氧化物半导体材料层4制备得到，从而容易控制第一部分和第二部分的厚度相等，并对第一部分进行处理以减少第一部分中多子浓度。
可选地，第一部分与第二部分的多子浓度相等，第一部分的厚度小于第二部分的厚度。
如果第一部分与第二部分的多子浓度相等，仅控制第一部分的厚度小于第二部分的厚度，这样也是便于在制造过程中减少需要变化的参数。有利于工艺的实现。
当然为实现上述发明构思，同样可以设置第一部分的厚度以及多子浓度均小于第二部分的厚度及多子浓度，或者第一部分的厚度略大于第二部分的厚度且第一部分多子浓度远小于第二部分多子浓度，等等。这些实施方式中需要变化的参数更多啊，对应的工艺也更复杂，仅作为可选的方案。
实施例2：
本实施例提供一种显示装置，其包括实施例1的显示基板。
具体的，该显示装置可为液晶显示面板、有机发光二极管(OLED)显示面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
即上述作为驱动晶体管的第一晶体管可以驱动液晶电容的电极，也可以是驱动发光二极管的阴极或阳极，或者驱动其他类型的发光器件的一个电极，对此本发明不做限定。
实施例3：
本实施例提供一种显示基板的制造方法，包括：
在基底1上形成遮光层2；
形成第一晶体管，第一晶体管为顶栅型薄膜晶体管，第一晶体管包括第一有源层41和第一栅极71，第一有源层41的材料为氧化物半导体，第一有源层41包括与第一栅极71交叠的第一部分，第一部分在基底1上的正投影位于遮光层2在基底1的正投影内；
形成第二晶体管，第二晶体管为顶栅型薄膜晶体管，第二晶体管包括第二有源层42和第二栅极72，且第二有源层42的材料为与第一有源层41相同的氧化物半导体，第二有源层42包括与第二栅极72交叠的第二部分，第二部分在基底1上的正投影与遮光层2在基底1的正投影无交叠；
其中，第一部分中的多子浓度与第一部分厚度的乘积小于第二部分中多子浓度与第二部分厚度的乘积。
即在基底1上制作第一晶体管和第二晶体管，满足实施例1的特征。
可选地，形成第一晶体管和形成第二晶体管的步骤包括：
第一步，在遮光层2上形成氧化物半导体材料层4。
具体地，遮光层2可以是通过构图工艺制作得到。如采用磁控溅射设备在基底1上沉积一层金属薄膜，具体例如是Mo、Al等。随后对这层金属薄膜进行刻蚀，保留的金属薄膜作为遮光层2。这样如图1所示，基底1上部分区域没有遮光层2，这些地方可以形成第二晶体管。可选地，在形成遮光层2之后形成覆盖遮光层2的缓冲层3。例如材料PECVD工艺沉积一层绝缘薄膜，例如氧化硅或氮化硅作为缓冲层3。随后在遮光层2上沉积氧化物半导体材料层4，用于后续工艺中形成第一有源层41和第二有源层42。其材料例如是IGZO、ITZO等。此时的产品形态参见图2。
第二步，利用阶梯曝光工艺对氧化物半导体材料层4进行处理以得到第一有源层41和第二有源层42，第一有源层41在基底1的正投影位于遮光层2在基底1的正投影内，且第二有源层42在基底1的正投影与遮光层2在基底1的正投影无交叠，第一有源层41中多子浓度与第一有源层41厚度的乘积小于第二有源层42中多子浓度与第二有源层42厚度的乘积。
第一种实施方式中，该步骤具体包括：
首先，在氧化物半导体材料层4上涂覆光刻胶5。
随后，利用阶梯曝光工艺对光刻胶5进行曝光、显影处理，光刻胶5上对应待形成第二有源层42的部分完全保留，光刻胶5上对应待形成第一有源层41的部分保留部分厚度的光刻胶5，光刻胶5上其他部分完全去除。
图3中的箭头表示对光刻胶5进行曝光的光线，箭头下方的虚线代表光线能够部分穿透该位置处的掩模版，显影后这个区域的光刻胶5被部分保留；箭头下方的实线代表光线不能穿透该位置处的掩模版，显影后这个区域的光刻胶5将完全保留。具体掩模版可采用半色掩模板。显影后的产品形态参见图4。
然后，利用湿法刻蚀工艺对氧化物半导体材料层4进行刻蚀处理，氧化物半导体材料层4上对应待形成第一有源层41和待形成第二有源层42的部分保留。湿法刻蚀仅将不用于第一有源层41第二有源层42部分的氧化物半导体材料层4去除，而不会对光刻胶5产生影响。此时的产品形态参见图5。
接下来，利用干法刻蚀工艺去除位于待形成第一有源层41的区域的光刻胶5，位于待形成第二有源层42的区域的光刻胶5部分保留。利用干法刻蚀工艺更容易控制刻蚀的深度，如图6所示，第一有源层41上的的光刻胶5完全去除，而第二有源层42上的光刻胶5仍有部分保留。
随后，在氧化性气体的气氛下对待形成第一有源层41的区域的氧化物半导体材料进行退火，或者利用氧化性气体所激发的等离子体对待形成第一有源层41的区域的氧化物半导体材料进行处理。
具体地，例如在N2O和/或O2的气氛下对第一有源层41退火，或者在N2O和/或O2激发的等离子中处理第一有源层41。从而减少第一有源层41中氧空位的浓度，进而减少第一有源层41中多子的浓度。
最后，去除位于待形成第二有源层42的区域的光刻胶5。
第二种实施方式中，该步骤具体包括：
首先，在氧化物半导体材料层4上涂覆光刻胶5。与第一种实施方式相同。
随后，利用阶梯曝光工艺对光刻胶5进行曝光、显影处理，光刻胶5上对应待形成第二有源层42的部分完全保留，光刻胶5上对应待形成第一有源层41的部分保留厚度的光刻胶5，光刻胶5上其他部分完全去除；利用湿法刻蚀工艺对氧化物半导体材料层4进行刻蚀处理，氧化物半导体材料层4上对应待形成第一有源层41和待形成第二有源层42的部分保留。具体参见第一种实施方式。
然后，利用干法刻蚀工艺去除位于待形成第一有源层41的区域的光刻胶5，位于待形成第二有源层42的区域的光刻胶5部分保留。具体参见第一种实施方式。
接下来，减薄待形成第一有源层41位置处的氧化物半导体材料层4以得到第一有源层41。具体地，可对第一有源层41进行刻蚀，从而对其减薄。当然，此时第二有源层42被光刻胶5覆盖，不会被减薄。此时产品形态参见图11。
最后，去除位于待形成第二有源层42的区域的光刻胶5。
当然，由于第一有源层41和第二有源层42的特征不同，本领域技术人员同样可以采用两次构图工艺分别形成第一有源层41和第二有源层42。这种情况下，会增加掩模版的数量，增加工艺步骤。
第三步，如图7和图12所示，形成覆盖第一有源层41和第二有源层42的栅绝缘层6。
第四步，参照图8-9以及图13-图14，利用构图工艺在栅绝缘层6上形成第一栅极71和第二栅极72，第一有源层41具有与第一栅极71交叠的第一部分，第二有源层42具有与第二栅极72交叠的第二部分。
第一部分作为第一有源层41的一部分，第二部分作为第二有源层42的一部分，二者当然也符合第一部分中多子浓度与第一部分厚度的乘积小于第二部分中多子浓度与第二部分厚度的乘积。
具体地，首先对栅极材料层7进行刻蚀以得到第一栅极71和第二栅极72。随后，如图9和图14所示，去除部分栅绝缘层6以暴露第一有源层41的部分区域作为第一源漏极接触区，第一源漏接触区位于第一部分外，以及暴露第二有源层42的部分区域作为第二源漏极接触区，第二源漏接触区位于第二部分外；
对第一源漏极接触区和第二源漏极接触区进行导体化处理；
形成与第一源漏极接触区连接的第一源漏极91和与第二源漏极接触区连接的第二源漏极92。
在形成第一源漏极91和第二源漏极92时，首先采用PECVD工艺沉积一层绝缘薄膜作为层间介质层8(ILD)。具体选材可以是氧化硅或氮化硅。随后在层间介质层8中形成直达第一源漏极接触区和第二源漏极接触区的孔。最后可采用磁控溅射工艺沉积一层金属薄膜(例如Cu、Al等)，并刻蚀出第一源漏极91的走线以及第二源漏极的走线。最后的产品形态参见图10和图15。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (10)
1.一种显示基板，包括基底、以及设置在基底上的第一晶体管和第二晶体管，第一晶体和第二晶体管均为顶栅型薄膜晶体管，第一晶体管包括第一有源层和第一栅极，第二晶体管包括第二有源层和第二栅极，第一有源层和第二有源层为相同材料的氧化物半导体，其特征在于，
第一有源层包括与第一栅极交叠的第一部分，第二有源层包括与第二栅极交叠的第二部分，第一部分在基底上的正投影位于遮光层在基底的正投影内，第二部分在基底上的正投影与遮光层在基底的正投影无交叠；
第一部分中的多子浓度与第一部分厚度的乘积小于第二部分中多子浓度与第二部分厚度的乘积。
2.根据权利要求1所述的显示基板，其特征在于，第一部分和第二部分的厚度相等，第一部分内多子浓度小于第二部分内多子浓度。
3.根据权利要求1所述的显示基板，其特征在于，第一部分与第二部分的多子浓度相等，第一部分的厚度小于第二部分的厚度。
4.一种显示装置，其特征在于，包括根据权利要求1-3任意一项所述的显示基板。
5.一种显示基板的制造方法，其特征在于，包括：
在基底上形成遮光层；
形成第一晶体管，第一晶体管为顶栅型薄膜晶体管，第一晶体管包括第一有源层和第一栅极，第一有源层的材料为氧化物半导体，第一有源层包括与第一栅极交叠的第一部分，第一部分在基底上的正投影位于遮光层在基底的正投影内；
形成第二晶体管，第二晶体管为顶栅型薄膜晶体管，第二晶体管包括第二有源层和第二栅极，且第二有源层的材料为与第一有源层相同的氧化物半导体，第二有源层包括与第二栅极交叠的第二部分，第二部分在基底上的正投影与遮光层在基底的正投影无交叠；
其中，第一部分中的多子浓度与第一部分厚度的乘积小于第二部分中多子浓度与第二部分厚度的乘积。
6.根据权5所述的制造方法，其特征在于，形成第一晶体管和形成第二晶体管的步骤包括：
在遮光层上形成氧化物半导体材料层；
利用阶梯曝光工艺对氧化物半导体材料层进行处理以得到第一有源层和第二有源层，第一有源层在基底的正投影位于遮光层在基底的正投影内，且第二有源层在基底的正投影与遮光层在基底的正投影无交叠，第一有源层中多子浓度与第一有源层厚度的乘积小于第二有源层中多子浓度与第二有源层厚度的乘积；
形成覆盖第一有源层和第二有源层的栅绝缘层；
利用构图工艺在栅绝缘层上形成第一栅极和第二栅极，第一有源层具有与第一栅极交叠的第一部分，第二有源层具有与第二栅极交叠的第二部分。
7.根据权利要求6所述的制造方法，其特征在于，形成第一晶体管和形成第二晶体管的步骤还包括：
去除部分栅绝缘层以暴露第一有源层的部分区域作为第一源漏极接触区，第一源漏接触区位于第一部分外，以及暴露第二有源层的部分区域作为第二源漏极接触区，第二源漏接触区位于第二部分外；
对第一源漏极接触区和第二源漏极接触区进行导体化处理；
形成与第一源漏极接触区连接的第一源漏极和与第二源漏极接触区连接的第二源漏极。
8.根据权利要求6所述的制造方法，其特征在于，利用阶梯曝光工艺对氧化物半导体材料层进行处理以得到第一有源层和第二有源层的步骤具体包括：
在氧化物半导体材料层上涂覆光刻胶；
利用阶梯曝光工艺对光刻胶进行曝光、显影处理，光刻胶上对应待形成第二有源层的部分完全保留，光刻胶上对应待形成第一有源层的部分保留部分厚度的光刻胶，光刻胶上其他部分完全去除；
利用湿法刻蚀工艺对氧化物半导体材料层进行刻蚀处理，氧化物半导体材料层上对应待形成第一有源层和待形成第二有源层的部分保留；
利用干法刻蚀工艺去除位于待形成第一有源层的区域的光刻胶，位于待形成第二有源层的区域的光刻胶部分保留；
在氧化性气体的气氛下对待形成第一有源层的区域的氧化物半导体材料进行退火，或者利用氧化性气体所激发的等离子体对待形成第一有源层的区域的氧化物半导体材料进行处理；
去除位于待形成第二有源层的区域的光刻胶。
9.根据权利要求6的制造方法，其特征在于，利用阶梯曝光工艺对氧化物半导体材料层进行处理以得到第一有源层和第二有源层的步骤具体包括：
在氧化物半导体材料层上涂覆光刻胶；
利用阶梯曝光工艺对光刻胶进行曝光、显影处理，光刻胶上对应待形成第二有源层的部分完全保留，光刻胶上对应待形成第一有源层的部分保留厚度的光刻胶，光刻胶上其他部分完全去除；
利用湿法刻蚀工艺对氧化物半导体材料层进行刻蚀处理，氧化物半导体材料层上对应待形成第一有源层和待形成第二有源层的部分保留；
利用干法刻蚀工艺去除位于待形成第一有源层的区域的光刻胶，位于待形成第二有源层的区域的光刻胶部分保留；
减薄待形成第一有源层位置处的氧化物半导体材料层以得到第一有源层；
去除位于待形成第二有源层的区域的光刻胶。
10.根据权利要求8或9的制造方法，其特征在于，
在阶梯曝光工艺中，采用半色掩模版。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910003654.2A CN109728003B (zh) | 2019-01-03 | 2019-01-03 | 显示基板、显示装置和显示基板的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910003654.2A CN109728003B (zh) | 2019-01-03 | 2019-01-03 | 显示基板、显示装置和显示基板的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN109728003A true CN109728003A (zh) | 2019-05-07 |
| CN109728003B CN109728003B (zh) | 2020-12-01 |
Family
ID=66299577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910003654.2A Active CN109728003B (zh) | 2019-01-03 | 2019-01-03 | 显示基板、显示装置和显示基板的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN109728003B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164875A (zh) * | 2019-06-06 | 2019-08-23 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| CN112186018A (zh) * | 2020-09-30 | 2021-01-05 | 合肥鑫晟光电科技有限公司 | 显示面板及其制备方法、显示装置 |
| WO2021142868A1 (zh) * | 2020-01-19 | 2021-07-22 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板以及电子装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075635A (zh) * | 2006-05-17 | 2007-11-21 | 统宝光电股份有限公司 | 图像显示系统 |
| CN101582453A (zh) * | 2008-05-15 | 2009-11-18 | 三星电子株式会社 | 晶体管、半导体器件和制造晶体管、半导体器件的方法 |
| US20170104013A1 (en) * | 2013-12-27 | 2017-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| CN106783733A (zh) * | 2016-12-13 | 2017-05-31 | 上海天马微电子有限公司 | 显示面板、显示装置、阵列基板及其制作方法 |
| US20180151603A1 (en) * | 2014-02-07 | 2018-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN108695362A (zh) * | 2017-03-29 | 2018-10-23 | 株式会社日本显示器 | 显示装置 |
-
2019
- 2019-01-03 CN CN201910003654.2A patent/CN109728003B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101075635A (zh) * | 2006-05-17 | 2007-11-21 | 统宝光电股份有限公司 | 图像显示系统 |
| CN101582453A (zh) * | 2008-05-15 | 2009-11-18 | 三星电子株式会社 | 晶体管、半导体器件和制造晶体管、半导体器件的方法 |
| US20170104013A1 (en) * | 2013-12-27 | 2017-04-13 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device |
| US20180151603A1 (en) * | 2014-02-07 | 2018-05-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| CN106783733A (zh) * | 2016-12-13 | 2017-05-31 | 上海天马微电子有限公司 | 显示面板、显示装置、阵列基板及其制作方法 |
| CN108695362A (zh) * | 2017-03-29 | 2018-10-23 | 株式会社日本显示器 | 显示装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110164875A (zh) * | 2019-06-06 | 2019-08-23 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| WO2020244313A1 (zh) * | 2019-06-06 | 2020-12-10 | 京东方科技集团股份有限公司 | 阵列基板及其制备方法、显示面板、显示装置 |
| US11545510B2 (en) | 2019-06-06 | 2023-01-03 | Hefei Xinsheng Optoelectronics Technology Co., Ltd. | Array substrate, and production method thereof, display panel, and display apparatus |
| WO2021142868A1 (zh) * | 2020-01-19 | 2021-07-22 | 深圳市华星光电半导体显示技术有限公司 | 一种显示面板以及电子装置 |
| CN112186018A (zh) * | 2020-09-30 | 2021-01-05 | 合肥鑫晟光电科技有限公司 | 显示面板及其制备方法、显示装置 |
| CN112186018B (zh) * | 2020-09-30 | 2023-05-23 | 合肥鑫晟光电科技有限公司 | 显示面板及其制备方法、显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN109728003B (zh) | 2020-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104218041B (zh) | 阵列基板及制备方法和显示装置 | |
| CN104078424B (zh) | 低温多晶硅tft阵列基板及其制备方法、显示装置 | |
| US9391207B2 (en) | Thin film transistor, array substrate and manufacturing method thereof, and display device | |
| US9818813B2 (en) | Method for producing array substrate and array substrate | |
| US10205027B2 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| WO2014166176A1 (zh) | 薄膜晶体管及其制作方法、阵列基板和显示装置 | |
| WO2016107291A1 (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
| CN109300840B (zh) | 显示基板及其制造方法、显示装置 | |
| CN104867870B (zh) | 双栅极氧化物半导体tft基板的制作方法及其结构 | |
| US10236388B2 (en) | Dual gate oxide thin-film transistor and manufacturing method for the same | |
| WO2016000342A1 (zh) | 阵列基板及其制作方法、显示装置 | |
| JP2009176865A (ja) | 薄膜トランジスタ及びその製造方法 | |
| CN110148601B (zh) | 一种阵列基板、其制作方法及显示装置 | |
| CN109728003A (zh) | 显示基板、显示装置和显示基板的制造方法 | |
| US11054707B2 (en) | Method of manufacturing via hole, method of manufacturing array substrate, and array substrate | |
| KR20150053078A (ko) | 어레이기판 및 이의 제조방법 | |
| US9484362B2 (en) | Display substrate and method of manufacturing a display substrate | |
| CN108198825A (zh) | 一种阵列基板及其制备方法、显示面板 | |
| US20180315781A1 (en) | Complementary thin film transistor and manufacturing method thereof, and array substrate | |
| KR101423907B1 (ko) | 산화물 박막 트랜지스터 및 그 제조방법 | |
| CN109686794A (zh) | 薄膜晶体管及其制造方法、显示装置 | |
| US20140183541A1 (en) | Thin film transistor, manufacturing method thereof, array substrate and display device | |
| CN103745954B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN103109373A (zh) | 显示装置用薄膜半导体装置及其制造方法 | |
| US9647127B2 (en) | Semiconductor device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |