WO2016107291A1 - 阵列基板及其制作方法、显示面板、显示装置 - Google Patents

阵列基板及其制作方法、显示面板、显示装置 Download PDF

Info

Publication number
WO2016107291A1
WO2016107291A1 PCT/CN2015/094281 CN2015094281W WO2016107291A1 WO 2016107291 A1 WO2016107291 A1 WO 2016107291A1 CN 2015094281 W CN2015094281 W CN 2015094281W WO 2016107291 A1 WO2016107291 A1 WO 2016107291A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
zinc oxide
array substrate
forming
oxide layer
Prior art date
Application number
PCT/CN2015/094281
Other languages
English (en)
French (fr)
Inventor
方金钢
李延钊
姜春生
沈武林
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to US15/022,274 priority Critical patent/US20160359054A1/en
Priority to EP15839120.1A priority patent/EP3242341A4/en
Publication of WO2016107291A1 publication Critical patent/WO2016107291A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Definitions

  • the present invention relates to the field of display technologies, and in particular, to an array substrate, a method for fabricating the same, a display panel, and a display device.
  • the array substrate may further include: a buffer layer disposed under the active layer, and a zinc oxide layer under the active layer of the thin film transistor is located under the buffer layer.
  • the electrode can be electrically connected to the source and drain metal layers through the via.
  • the active layer, the source/drain metal layer, the gate insulating layer, the gate, the passivation layer, and the planarization layer are sequentially disposed on the substrate, above the active layer
  • the film layer having an insulating property includes a passivation layer and a planarization layer, and for example, a zinc oxide layer may be disposed between the passivation layer and the planarization layer or disposed above the planarization layer.
  • the passivation layer 601 may be made of an inorganic material such as silicon oxide or silicon nitride.
  • the material is formed of an insulating material such as an organic material, and the passivation layer 601 is capable of repairing defects on the surface and inside of the film layer adjacent to itself (for example, the pattern including the drain 501 and the source 502) to improve the film quality.
  • the thickness of the zinc layer may range from 5 nm to 50 nm, so that the thickness of the zinc oxide layer 701 formed by oxidation may range from 5 nm to 50 nm to ensure a high light transmittance of the display device.
  • the thickness of the anode layer 1101 may range from 10 nm to 100 nm, and the anode layer 1101
  • the material may be a transparent conductive material such as ITO (Indium Tin Oxide).
  • the embodiment further provides a display device comprising the display panel provided by the foregoing embodiment, which has the advantage of good display quality.
  • the OLED display device in this embodiment may be any product or component having a display function, such as a mobile phone, a tablet computer, a television, a display, a notebook computer, a digital photo frame, a navigator, and the like.

Abstract

提供了一种阵列基板及其制作方法、显示面板、显示装置，涉及显示技术领域。阵列基板包括位于有源层（301）上方和/或下方的氧化锌层（701），氧化锌层（701）在衬底基板（101）上的垂直投影至少与有源层（301）在衬底基板（101）上的垂直投影交叠。通过在有源层（301）的上方和/或下方设置氧化锌层（701），利用氧化锌层对UV光有很好的吸收作用的性质，有效地避免了UV光照对阵列基板TFT的阈值电压的不良影响。

Description

阵列基板及其制作方法、显示面板、显示装置 技术领域
本发明涉及显示技术领域，尤其涉及阵列基板及其制作方法、显示面板、显示装置。
背景技术
OLED(Organic Light-Emitting Diode，有机发光二极管)显示装置主要包括TFT(Thin Film Transistor，薄膜晶体管)阵列基板和OLED的各功能层。对于TFT阵列基板，根据TFT有源层的材料的不同，TFT可分为非晶硅(a-Si：H)TFT、低温多晶硅(Low Temperature Poly-Silicon，简称LTPS)TFT、高温多晶硅(High Temperature Poly-Silicon，简称HTPS)TFT、氧化物TFT等多种类型。氧化物TFT相对于其它类型的TFT具有电子迁移率高、与显示装置生产线的兼容性好等优点，是目前领域内研究的热点。
有源层受到UV光照射容易产生阈值电压漂移，以氧化物TFT为例，氧化物TFT的有源层一般采用IGZO(Indium Gallium Zinc Oxide，铟镓锌氧化物)、ITZO(Indium Tin Zinc Oxide，铟锡锌氧化物)、ZnO(氧化锌)、IZO(Indium Zinc Oxide，铟锌氧化物)等材料。对于常见的底栅结构的IGZO OLED显示装置，UV光经过阴极金属层和源/漏极金属层的多次反射后会照射到IGZO有源层上。由于IGZO的禁带宽度为3.4eV左右，UV光的禁带宽度高于3.1eV，IGZO对UV光具有很好的吸收作用，因此在经过UV光照射后，有源层中的价带电子和禁带缺陷能级中捕获的电子能够轻易吸收能量跃迁至导带，产生光生电子-空穴对，最终使TFT的阈值电压Vth发生漂移，导致灰阶显示不正常，画面显示效果下降。
发明内容
为克服上述现有技术中存在的缺陷，本发明提供阵列基板及其制作方法、显示面板、显示装置，以改善UV光照引起TFT阈值电压漂移的问题。
本发明的第一方面提供了一种阵列基板，其包括薄膜晶体管和位于所述薄膜晶体管的有源层上方和/或下方的氧化锌层，所述氧化锌层在阵列基板上的垂直投影至少与所述有源层在阵列基板上的垂直投影交叠。
所述氧化锌层可以包括纳米氧化锌薄膜。
所述氧化锌层的厚度范围可以为5nm～50nm。
所述氧化锌层在阵列基板上的垂直投影可以覆盖所述有源层在阵列基板上的垂直投影。
所述氧化锌层在阵列基板上的垂直投影可以覆盖整个阵列基板。
所述阵列基板还可以包括：依次设置于所述有源层上方的钝化层和平坦化层，所述氧化锌层位于所述钝化层与所述平坦化层之间或位于所述平坦化层上方。
所述阵列基板还可以包括：位于所述薄膜晶体管的漏极上方并贯穿所述平坦化层、所述氧化锌层和所述钝化层的过孔。
所述阵列基板还可以包括：设置于所述有源层下方的缓冲层，位于所述薄膜晶体管的有源层下方的氧化锌层位于所述缓冲层的下方。
所述有源层可以包括铟镓锌氧化物。
所述阵列基板还可以包括：设置于所述有源层上方的阳极层、像素界定层、发光层和阴极层。
所述阵列基板还可以包括：位于所述有源层和所述阳极层之间的彩膜层。
本发明的第二方面提供了一种制作阵列基板的方法，其包括形成薄膜晶体管和在形成所述薄膜晶体管的有源层之前和/或之后形成氧化锌层，所述氧化锌层在阵列基板上的垂直投影至少与所述有源层在阵列基板上的垂直投影交叠。
形成所述氧化锌层可以包括：形成锌层；以及对所形成的锌层进行退火，使所述锌层氧化形成氧化锌层。
在对所述锌层进行退火时的退火温度范围可以为230℃～400℃。
在形成所述锌层时可以采用蒸镀工艺、溅射工艺或淀积工艺。
所述氧化锌层可以包括纳米氧化锌薄膜。
所述氧化锌层的厚度范围可以为5nm～50nm。
所述氧化锌层在阵列基板上的垂直投影可以覆盖所述有源层在阵列基板上的垂直投影。
所述氧化锌层在阵列基板上的垂直投影可以覆盖整个阵列基板。
所述方法还可以包括：依次在所述有源层的上方形成钝化层和平坦化层，所述氧化锌层形成于所述钝化层与所述平坦化层之间或形成于所述平坦化层上方。
所述方法还可以包括：在形成所述平坦化层、所述氧化锌层和所述钝化层之后，在所述薄膜晶体管的漏极上方形成贯穿所述平坦化层、所述氧化锌层和所述钝化层的过孔。
所述方法还可以包括：在形成所述薄膜晶体管的有源层之前，形成缓冲层，在形成所述薄膜晶体管的有源层之前形成氧化锌层包括：在形成所述缓冲层之前形成氧化锌层。
所述方法还可以包括：依次在所述有源层的上方形成阳极层、像素界定层、发光层和阴极层。
所述方法还可以包括：在形成所述有源层和所述阳极层之间形成彩膜层。
本发明的第三方面提供了一种显示面板，包括以上所述的阵列基板。
本发明的第四方面提供了一种显示装置，包括以上所述的显示面板。
本发明所提供的阵列基板及其制作方法、显示面板、显示装置中，在有源层的上方和/或下方形成氧化锌层，使氧化锌层与有源层在阵列基板上的垂直投影交叠，由于氧化锌的禁带宽度为3.24eV，对UV光有很好的吸收作用，因此能够改善光线中的UV光照射在TFT的有源层上所引起的TFT阈值电压漂移，提高TFT的稳定性。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例的描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1至图14为本发明实施例所提供的一种显示面板的制作方法的各个步骤中的结构示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其它实施例，均属于本发明保护的范围。
本发明实施例提供了一种阵列基板，其包括薄膜晶体管(TFT)和位于所述薄膜晶体管的有源层上方和/或下方的氧化锌层，氧化锌层在阵列基板上的垂直投影至少与有源层在阵列基板上的垂直投影交叠。由于氧化锌的禁带宽度为3.24eV，对UV光有很好的吸收作用，通过使氧化锌层与有源层在阵列基板上的垂直投影交叠，使得氧化锌层对有源层起到遮挡UV光的作用，因此能够改善光线中的UV光照射在TFT的有源层上所引起的TFT阈值电压漂移的情况，提高TFT的稳定性。
本实施例中，例如，氧化锌层包括纳米氧化锌薄膜，以进一步增强氧化锌层对UV光的吸收效率。当然，氧化锌层可包括普通氧化锌薄膜(如：粒径大于纳米级的氧化锌颗粒所形成的氧化锌薄膜)，在此并不限定。
例如，氧化锌层的厚度范围可为5nm～50nm，以既保证能够充分吸收UV光，又不会使阵列基板上的膜层的整体厚度过多增加。
为了保证整个有源层均能免于UV光的照射，例如，可使氧化锌层在阵列基板上的垂直投影覆盖有源层在阵列基板上的垂直投影。例如，氧化锌层在阵列基板上的垂直投影覆盖整个阵列基板，从而其阻挡UV光的效果更佳，而且不需要单独的构图工艺，仅通过溅射、蒸镀、淀积等成膜工艺就能够直接形成氧化锌层，从而工艺简单、易实现。
本实施例中，氧化锌层的设置方式可根据显示面板的不同类型进行有针对性的设计。对于OLED显示面板，大部分照射在TFT上的UV光来自于TFT的上方，因此可在有源层的上方设置氧化锌层。对于液晶类型的显示面板，会有相当一部分UV光来自阵列基板背面的背光模组，因此可在有源层的下方设置氧化锌层。当然，为了同时避免来自TFT上方和下方的UV光的照射，也可在有源层的上方和下方均设置氧化锌层。
本实施例中，对氧化锌层在阵列基板的各膜层中的设置位置并不限定。例如，氧化锌层可设置在两层具有绝缘性质的膜层之间或者设置在具有绝缘层性质的膜层的上方，并与具有导电性质的膜层隔开，以避免对具有导电性质的膜层造成影响。
具体地，可以在有源层的上方设置氧化锌层。对于底栅结构的阵列基板来说，栅极、栅极绝缘层、有源层、源漏极金属层、钝化层、平坦化层依次设置在衬底基板上，有源层的上方具有绝缘性质的膜层包括钝化层和平坦化层，例如，可将氧化锌层设置在钝化层与平坦化层之间或设置在平坦化层上方。若阵列基板还包括用于暴露出源漏极金属层的过孔，则该过孔贯穿平坦化层、氧化锌层和钝化层，暴露出源漏极金属层，以便于后续步骤中形成的电极能够通过该过孔与源漏极金属层电连接。此外，对于顶栅结构的阵列基板来说，有源层、源漏极金属层、栅极绝缘层、栅极、钝化层、平坦化层依次设置在衬底基板上，有源层的上方具有绝缘性质的膜层包括钝化层和平坦化层，例如，可将氧化锌层设置在钝化层与平坦化层之间或设置在平坦化层上方。若阵列基板还包括用于暴露出源漏极金属层的过孔，则该过孔贯穿平坦化层、氧化锌层和钝化层，以便于后续步骤中形成的电极能 够通过该过孔与源漏极金属层电连接。
此外，可以在有源层的下方设置氧化锌层，由于有源层下方可具有缓冲层，因此可将氧化锌层设置于缓冲层的下方。
当然，对于不同结构的阵列基板还可以采用除以上所列举的设置方式和设置位置外的其它设置方式和设置位置来设置氧化锌层，对此不再一一列举。
此外，需要说明的是，本实施例中阵列基板的有源层的材料可为铟镓锌氧化物。铟镓锌氧化物具有较高的电子迁移率，但是对UV光较为敏感，容易受到UV光的影响而发生阈值电压漂移的问题。本实施例中由于设置了用于遮挡UV光的氧化锌层，解决了铟镓锌氧化物作为有源层时阈值电压易漂移的问题，因此本实施例所提供的技术方案尤其适用于铟镓锌氧化物作为有源层的阵列基板。
需要说明的是，对于OLED类型的显示装置来说，本实施例所提供的阵列基板还可包括：阳极层、像素界定层、发光层和阴极层，阳极层可通过一过孔与阵列基板上的TFT的源漏金属层电连接。所述阵列基板还可包括：空穴注入层、空穴传输层、电子传输层和电子注入层，发光层设置在空穴传输层与电子传输层之间。空穴注入层、空穴传输层、发光层、电子传输层和电子注入层构成OLED的各功能层，该功能层设置在阳极层与阴极层之间。进一步地，若发光层所产生的光线为白光，则该阵列基板还可包括彩膜层，其位于有源层和阳极层之间，以对发光层所产生的白光进行过滤，使经过子像素的光具有红、绿、蓝、黄等单一颜色。此外，若不同子像素的发光层本身就能够发出红、绿、蓝、黄等单一颜色的光，则无需设置彩膜层。
对于液晶类型的显示装置来说，本实施例所提供的阵列基板还可包括通过一过孔与阵列基板上的TFT的源漏金属层电连接的电极，该电极具体可为像素电极。
本实施例还提供了一种制作阵列基板的方法，该方法包括：形成薄膜晶体管；以及在形成薄膜晶体管的有源层之前和/或之后形成氧化锌层，氧化锌层在阵列基板上的垂直投影至少与有源层在阵列基板上的垂直投影交叠。由于氧化锌的禁带宽度为3.24eV，对UV光 有很好的吸收作用，因此通过使氧化锌层在阵列基板上的垂直投影与有源层在阵列基板上的垂直投影交叠，能够使得氧化锌层对有源层起到遮挡UV光的作用，避免了UV光照射在TFT的有源层上所引起的TFT阈值电压漂移，提高TFT的稳定性。
例如，本实施例中形成氧化锌层的方法可包括：形成锌层，该锌层在阵列基板上的垂直投影至少与有源层在阵列基板上的垂直投影交叠；以及对所形成的锌层进行退火，使锌层氧化形成氧化锌层。采用前述方法形成氧化锌层对工艺的要求低，易实现。
本实施例所提供的制作阵列基板的方法根据所制作的阵列基板的结构不同而不同。例如，对于包括底栅结构的薄膜晶体管且氧化锌层设置在有源层上方的阵列基板，该方法在形成有源层之后还可包括：依次在有源层的上方形成钝化层和平坦化层，氧化锌层形成于钝化层与平坦化层之间或形成于平坦化层上方。在形成平坦化层、氧化锌层和钝化层之后，该方法还可包括：形成贯穿平坦化层、氧化锌层和钝化层的过孔，以便于后续步骤中形成的电极能够通过该过孔与源漏极金属层电连接。此外，对于包括顶栅结构的薄膜晶体管且氧化锌层设置在有源层上方的阵列基板，该方法在形成有源层之后可还包括：依次在有源层的上方形成源漏极金属层、栅极绝缘层、栅极、钝化层和平坦化层，氧化锌层形成于钝化层与平坦化层之间或形成于平坦化层上方。在形成平坦化层、氧化锌层和钝化层之后，该方法还可包括：形成贯穿平坦化层、氧化锌层和钝化层的过孔，以便于后续步骤中形成的电极能够通过该过孔与源漏极金属层电连接。此外，对于氧化锌层位于有源层下方的阵列基板，在形成有源层之前该方法还可包括：形成缓冲层，氧化锌层形成于缓冲层的下方，即，在形成缓冲层之前在衬底基板上形成氧化锌层。
下面结合图1至图14对包括底栅结构的晶体管且氧化锌层设置于钝化层与平坦化层之间的阵列基板的制作方法进行详细介绍。
步骤S1中，在衬底基板101上形成包括栅极102的图形，如图1所示。
本步骤中，例如，衬底基板101可为透明基板，具体可采用康 宁玻璃、旭硝子玻璃或石英玻璃等，以保证后续工艺及显示装置足够的机械强度。例如，衬底基板101的厚度范围可为50μm～1000μm，以满足各种厚度的显示装置的需求。
例如，包括栅极102的图形的材料可为Al、Mo、Cr、Cu、Ti等金属，以保证栅极102良好的导电性能。图形厚度可根据实际情况和需求进行设计，例如，该厚度范围可为200nm～1000nm。
制备包括栅极102的图形的步骤可包括：采用溅射或淀积等工艺在衬底基板101上形成栅极102材料层；使用构图工艺在该材料层上定义出具备栅极102的图形的光刻胶，并且利用干刻或湿刻来对该材料层进行刻蚀，以形成所需的栅极102图形；以及剥离光刻胶。构图过程中保证图形位置和尺寸的精确度。此外，在形成栅极102的同时，还可形成与栅极102同层形成的金属元件103，该与栅极102同层形成的金属元件103可以用作电容电极、过孔连接层、栅线、公共电极线等。
步骤S2中，在形成完包括栅极102的图形的衬底基板101上形成栅极绝缘层201，如图2所示。
栅极绝缘层201的厚度范围可为50nm～500nm，优选为100nm～300nm，以保证栅极102和过孔连接层103与后续形成的其它导电膜层之间的良好的绝缘性能。栅极绝缘层201例如可采用SiOx(氧化硅，例如SiO2)、SiNx(氮化硅，例如Si3N4)、SiOxNy(氮氧化硅)等至少一种有机或无机材料形成，并且其进一步可形成为单层或多层的薄膜结构，以对位于其上层或下层的膜层起到很好的保护作用。
本步骤中，栅极绝缘层201可通过采用CVD(Chemical Vapor Deposition，化学气相沉积)、尤其是PECVD(Plasma Enhanced Chemical Vapor Deposition，等离子体增强化学气相沉积)工艺形成。
步骤S3中，在栅极绝缘层201上形成包括有源层301的图形，如图3所示。
例如，有源层301的材料可为IGZO、ITZO等氧化物半导体，使得TFT具有较高的电子迁移率。例如，有源层301的厚度范围可为5nm～250nm，以保证有源层具有很好的电性能。
形成包括有源层301的图形的步骤可包括：采用溅射或淀积工艺在栅极绝缘层201上覆盖有源层材料；以及利用构图工艺对所覆盖的有源层材料进行刻蚀，以形成包括有源层301的图形。有源层301具体位于栅极102上方的区域。
步骤S4中，在形成完包括有源层301的图形的衬底基板101上形成刻蚀阻挡层401，该刻蚀阻挡层401上具有暴露出有源层301表面的源极接触孔和漏极接触孔，如图4所示。
本步骤中，例如，刻蚀阻挡层401可为厚度范围为50nm～200nm的SiOx薄膜。
形成刻蚀阻挡层401步骤可包括：采用PECVD工艺首先沉积刻蚀阻挡层材料；然后利用构图工艺，定义出源极接触孔和漏极接触孔图形，之后刻蚀该刻蚀阻挡层材料，直至暴露出有源层301的表面。
步骤S5中，在刻蚀阻挡层401上形成包括漏极501和源极502的图形，源极502通过源极接触孔与有源层301电性相连，并且漏极501通过漏极接触孔与有源层301电性相连，如图5所示。
本步骤中，例如，包括漏极501和源极502的图形的厚度范围可为5nm～250nm，并且该图形的材料可为Al、Mo、Cr、Cu、Ti等金属，以保证漏极501和源极502具有较小的传输电阻。
例如，与漏极501和源极502同层形成的图形还可包括连接金属层，其用于将显示装置的像素内的开关管的源极和驱动管的栅极电连接。另外，同层形成的图形还可包括数据线，数据线与源极502电性相连，以用于向像素施加数据电压信号。
形成包括漏极501和源极502的图形的步骤可包括：采用溅射或淀积等工艺覆盖源/漏极金属材料；然后利用构图工艺定义出漏极501和源极502的图形，对源/漏极金属材料进行刻蚀，以形成包括漏极501和源极502的图形。经过本步骤后，OLED显示装置的TFT制备完成。
步骤S6中，在形成完包括漏极501和源极502的图形的衬底基板101上形成钝化层601，如图6所示。
本步骤中，例如，钝化层601可采用氧化硅、氮化硅等无机材 料及有机材料等绝缘材料形成，钝化层601能够修复与自身相邻的膜层(例如，包括漏极501和源极502的图形)表面和内部的缺陷，提升薄膜质量。
例如，钝化层601可采用PECVD工艺制备。
步骤S7中，在钝化层601上形成氧化锌层701，如图7所示。
具体的，形成氧化锌层701的步骤可包括：在钝化层601上形成锌层，该锌层在衬底基板101上的垂直投影至少与有源层301在衬底基板101上的垂直投影交叠；以及对形成完锌层的衬底基板101进行退火，使锌层退火氧化形成氧化锌层701。
由于氧化锌的禁带宽度为3.24eV，具有极好的UV光吸收效果，因此氧化锌层701能够很好地防止UV光照射到TFT的有源层301上所导致的TFT电性能恶化问题。
现有技术中，通过采用在钝化层或有源层上利用构图工艺形成能够反射UV光的电极的方案，来减轻UV光照对显示装置TFT的影响。然而，由于构图工艺本身需要涂胶、对位、曝光、显影、清洗等多个步骤，且构图工艺的成本昂贵，这无疑会增加显示装置整体制作工艺的复杂度和制作成本。本步骤中形成氧化锌层仅需形成锌层和退火氧化两个步骤，无需进行复杂且昂贵的构图工艺，工艺简单易行，成本低。
本步骤中，例如，锌层可为由纳米锌颗粒形成的薄膜，优选地可为由纳米锌颗粒均匀分布形成的薄膜，从而氧化形成的氧化锌层701为纳米氧化锌薄膜，以保证对UV光具有较高的吸收效果。
例如，锌层的厚度范围可为5nm～50nm，从而氧化形成的氧化锌层701的厚度范围可为5nm～50nm，以保证显示装置较高的光线透过率。
锌层可覆盖有源层301，从而氧化形成的氧化锌层701覆盖有源层301，以更有效的防止UV光照射有源层。
需要说明的是，若采用在阵列基板的外侧贴防UV保护膜的方案，则为了保证理想的UV吸收效果，防UV保护膜的厚度需设置得较厚，这在一定程度上影响阵列基板的光线透过率。本实施例中，由 于氧化锌具有很好的UV光吸收效果，因此无需很厚的氧化锌层就能达到理想防UV效果。锌层的厚度能够设置得很薄，从而本实施例所制作的阵列基板的光线透过率更高。
另外，需要指出的是，锌颗粒的粒径仅为纳米，从而使所形成的锌层更致密，进而后续形成的氧化锌层更致密，使得在具有相同的UV光吸收效果的前提下，由纳米锌颗粒形成的锌层可以制作得更薄，进一步提高了装置的透光性能。
例如，形成锌层的步骤中可采用蒸镀工艺、溅射工艺或淀积工艺，以保证锌层和氧化锌层701厚度的均匀性。
由于锌的氧化温度很低，一般在225℃时就能剧烈氧化，因此本步骤中进行退火所需的温度较低，这能够进一步降低工艺难度。例如，在形成锌层时对衬底基板进行退火所采用的退火温度范围可为230～400℃，以保证锌层被充分氧化，提高氧化锌层701的UV吸收效果。由于退火温度较低，因此能够进一步简化OLED显示装置的制作方法，降低生产成本。
步骤S8中，旋涂彩膜层材料，采用构图工艺形成彩膜层801，如图8所示。
例如，彩膜层材料可为红(R)、绿(G)、蓝(B)三种颜色的树脂，或者为红、绿、蓝、白(W)四种颜色的树脂，以实现OLED显示装置的全彩显示。例如，彩膜层801厚度范围可为2μm～3.5μm，具体可根据实际需要相应设计。
彩膜层801的垂直投影位于栅极线与数据线交错形成的网格内。
步骤S9中，旋涂平坦化层材料，采用构图工艺形成平坦化层901，如图9所示。
本步骤中，平坦化层901的厚度范围可为1μm～2μm，平坦化层材料可为树脂，以使形成了彩膜层801的衬底基板101的表面平坦化。
步骤S10中，采用构图工艺形成依次贯穿平坦化层901、氧化锌层701和钝化层601的过孔1001，如图10所示。
本步骤中，例如，过孔1001可由贯穿平坦化层901的平坦化层 过孔以及贯穿氧化锌层701和钝化层601的钝化层过孔构成，平坦化层过孔的孔径大于钝化层过孔，以提高后续形成于过孔1001内的阳极的薄膜质量，增强阳极的导电性。
例如，形成过孔1001的步骤可包括：利用构图工艺对平坦化层901上待形成平坦化层过孔的区域进行曝光和显影，形成暴露出氧化锌层701的平坦化层过孔；之后利用构图工艺在待形成钝化层过孔的区域形成具有钝化层过孔图形的光刻胶层，以该光刻胶层为掩膜刻蚀氧化锌层701和钝化层601，直至暴露出包括源极502和漏极501的图形的表面(即暴露出连接金属层的表面)，形成钝化层过孔，该钝化层过孔与平坦化层过孔共同构成过孔。
以上步骤中，由于氧化锌层701形成于钝化层601与彩膜层801之间，因此在形成平坦化层901之后形成的过孔1001依次贯穿的膜层为平坦化层901、氧化锌层701和钝化层601。
需要说明的是，本实施例仅对氧化锌层701形成于钝化层601与平坦化层901之间的方法进行了详细描述。在本发明的其它实施例中，氧化锌层还可在形成平坦化层之后形成，其具体过程可依据本实施例所提供的制作方法进行相应的变形，对此不再进行详述。需要指出的是，若氧化锌层在形成平坦化层之后形成，则在形成氧化锌层之后形成的过孔依次贯穿的膜层为氧化锌层、平坦化层和钝化层。这种情况下，形成过孔的步骤具体可包括：在形成氧化锌层后，利用构图工艺形成贯穿氧化锌层和平坦化层的平坦化层过孔；之后再利用构图工艺形成贯穿钝化层的钝化层过孔，该钝化层过孔与平坦化层过孔共同构成过孔。
步骤S11中，在过孔1001内和彩膜层801上方的平坦化层901上形成阳极层1101，如图11所示。
阳极层1101的一部分通过过孔1001与连接金属层电性相连，由于该连接金属层与TFT的源极502相连，因此阳极层1101与源极502电性相连，以在TFT开启时被施加一定的电压。阳极层1101的另一部分位于彩膜层801上方，作为装置的像素电极。
例如，阳极层1101的厚度范围可为10nm～100nm，阳极层1101 的材料可为ITO(Indium Tin Oxide，氧化铟锡)等透明导电材料。
本步骤中，例如，采用溅射工艺在形成完过孔1001的衬底基板101上沉积透明导电薄膜，以形成阳极层1101。
步骤S12中，在形成完阳极层1101的衬底基板101上形成像素界定层1201，如图12所示。
像素界定层1201具有像素开口区域的图形，像素界定层1201用于定义出显示装置像素的开口区域。
例如，像素界定层1201的厚度范围可为1μm～2μm，其厚度具体可与后续形成的OLED的厚度一致，并且像素界定层1201的材料可为有机材料，以在定义开口区域的同时，保持位于非开口区域内的阳极层1101与其它膜层绝缘。
形成像素界定层1201的步骤可包括：采用旋涂工艺在衬底基板上覆盖像素界定层1201的有机材料；以及通过光刻工艺去除对应开口区域的像素界定层材料，以形成具有需要图形的像素界定层1201。
步骤S13中，在形成完像素界定层1201的衬底基板101上形成OLED的各功能层1301，如图13所示。
例如，在一实施例中，OLED的各功能层1301沿从靠近衬底基板101至远离衬底基板101的方向可包括：空穴传输层、发光层、电子传输层。在另一实施例中，OLED的各功能层1301沿从靠近衬底基板101至远离衬底基板101的方向可包括：空穴注入层、空穴传输层、发光层、电子传输层、电子注入层。空穴传输层可采用50nm厚的NPB(N，N’-二苯基-N-N’二(1-萘基)-1，1’二苯基-4，4’-二胺)。发光层的主体材料可采用25nm厚的掺杂磷光材料，需要发红光的发光层采用CBP：Btp2Ir(acac)，需要发绿光的发光层采用CBP：(ppy)2Ir(acac)，需要发蓝光的发光层采用CBP：FIrpic。电子传输层可采用25nm厚的Bphen。
例如，OLED的各功能层1301可在有机金属薄膜沉积高真空系统中通过热蒸发蒸镀形成，蒸镀过程中的真空度可为1×10-5Pa，空穴传输层和发光层的蒸镀温度可为170℃，电子传输层的蒸镀温度可为190℃。
步骤S14中，在OLED的各功能层1301上形成阴极层1401，如图14所示。
本步骤中，例如，阴极层1401的材料可为Ag或Mg等具有高反射率的金属材料，阴极层1401的厚度范围可为10nm～100nm，以将从上方出射的光线反射，朝衬底基板101方向出射，从而提高光线利用率。
例如，阴极层1401可采用蒸镀工艺形成，蒸镀时的温度可为900℃左右。
需要说明的是，通过上述步骤S1至步骤S14形成的阵列基板为适用于OLED类型的显示装置的阵列基板，其发光层所产生的光颜色为白色，为了要实现全彩发光，需要通过步骤S8形成彩膜层801。在本发明的其它实施例中，若发光层本身能够产生红、绿、蓝、黄等单一颜色的光，则可省略步骤S8，无需设置彩膜层801。另一方面，本实施例所形成的阵列基板为底出光型，基于本实施例中的制作方法，本领域技术人员能够通过相应变形得到顶出光型的阵列基板。另一方面，本实施例所形成的阵列基板的TFT具有底栅、ESL(Etch Stop Layer，刻蚀阻挡层)结构，在本发明的其它实施例中，阵列基板的TFT还可采用顶栅、BCE(Back Channel Etching，背沟道刻蚀)等结构。另一方面，可通过对本实施例所提供的制作方法进行变形，例如，采用上述步骤S1至步骤S10形成TFT及其相关结构，在步骤S10之后形成通过过孔与源漏金属层电连接的像素电极，从而可得到适用于液晶类型显示装置的阵列基板。
本实施例还提供了一种显示面板，包括前述实施例所提供的阵列基板。由于该显示面板包括的阵列基板的TFT稳定性高，因此该显示面板具有显示画面质量好的优点。
本实施例所提供的显示面板可为液晶类型，也可为OLED类型。
本实施例还提供了一种显示装置，包括前述实施例所提供的显示面板，该显示装置具有显示质量好的优点。本实施例中的OLED显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (26)

  1. 一种阵列基板，包括：
    薄膜晶体管；和
    位于所述薄膜晶体管的有源层上方和/或下方的氧化锌层，
    其中，所述氧化锌层在阵列基板上的垂直投影至少与所述有源层在阵列基板上的垂直投影交叠。
  2. 根据权利要求1所述的阵列基板，其中，所述氧化锌层包括纳米氧化锌薄膜。
  3. 根据权利要求1所述的阵列基板，其中，所述氧化锌层的厚度范围为5nm～50nm。
  4. 根据权利要求1所述的阵列基板，其中，所述氧化锌层在阵列基板上的垂直投影覆盖所述有源层在阵列基板上的垂直投影。
  5. 根据权利要求4所述的阵列基板，其中，所述氧化锌层在阵列基板上的垂直投影覆盖整个阵列基板。
  6. 根据权利要求1所述的阵列基板，还包括：依次设置于所述有源层上方的钝化层和平坦化层，其中所述氧化锌层位于所述钝化层与所述平坦化层之间或位于所述平坦化层上方。
  7. 根据权利要求6所述的阵列基板，还包括：位于所述薄膜晶体管的漏极上方并贯穿所述平坦化层、所述氧化锌层和所述钝化层的过孔。
  8. 根据权利要求1所述的阵列基板，还包括：设置于所述有源层下方的缓冲层，其中，位于所述薄膜晶体管的有源层下方的氧化锌 层位于所述缓冲层的下方。
  9. 根据权利要求1至8中任一项所述的阵列基板，其中，所述有源层包括铟镓锌氧化物。
  10. 根据权利要求1至8中任一项所述的阵列基板，还包括：设置于所述有源层上方的阳极层、像素界定层、发光层和阴极层。
  11. 根据权利要求10所述的阵列基板，还包括：位于所述有源层和所述阳极层之间的彩膜层。
  12. 一种制作阵列基板的方法，包括：
    形成薄膜晶体管；和
    在形成所述薄膜晶体管的有源层之前和/或之后形成氧化锌层，所述氧化锌层在阵列基板上的垂直投影至少与所述有源层在阵列基板上的垂直投影交叠。
  13. 根据权利要求12所述的方法，其中，形成所述氧化锌层包括：
    形成锌层；以及
    对所形成的锌层进行退火，使所述锌层氧化形成氧化锌层。
  14. 根据权利要求13所述的方法，其中，在对所述锌层进行退火时的退火温度范围为230℃～400℃。
  15. 根据权利要求13所述的方法，其中，在形成所述锌层时采用蒸镀工艺、溅射工艺或淀积工艺。
  16. 根据权利要求12所述的方法，其中，所述氧化锌层包括纳米氧化锌薄膜。
  17. 根据权利要求12所述的方法，其中，所述氧化锌层的厚度范围为5nm～50nm。
  18. 根据权利要求12所述的方法，其中，所述氧化锌层在阵列基板上的垂直投影覆盖所述有源层在阵列基板上的垂直投影。
  19. 根据权利要求18所述的方法，其中，所述氧化锌层在阵列基板上的垂直投影覆盖整个阵列基板。
  20. 根据权利要求12所述的方法，还包括：依次在所述有源层的上方形成钝化层和平坦化层，所述氧化锌层形成于所述钝化层与所述平坦化层之间或形成于所述平坦化层上方。
  21. 根据权利要求20所述的方法，还包括：在形成所述平坦化层、所述氧化锌层和所述钝化层之后，在所述薄膜晶体管的漏极上方形成贯穿所述平坦化层、所述氧化锌层和所述钝化层的过孔。
  22. 根据权利要求12所述的方法，还包括：在形成所述薄膜晶体管的有源层之前，形成缓冲层，其中
    在形成所述薄膜晶体管的有源层之前形成氧化锌层包括：在形成所述缓冲层之前形成氧化锌层。
  23. 根据权利要求12至22中任一项所述的方法，还包括：依次在所述有源层的上方形成阳极层、像素界定层、发光层和阴极层。
  24. 根据权利要求23所述的制作方法，还包括：在形成所述有源层和所述阳极层之间形成彩膜层。
  25. 一种显示面板，包括权利要求1至11中任一项所述的阵列 基板。
  26. 一种显示装置，包括权利要求25所述的显示面板。
PCT/CN2015/094281 2014-12-31 2015-11-11 阵列基板及其制作方法、显示面板、显示装置 WO2016107291A1 (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US15/022,274 US20160359054A1 (en) 2014-12-31 2015-11-11 Array substrate and method of fabricating the same, display panel and display device
EP15839120.1A EP3242341A4 (en) 2014-12-31 2015-11-11 Array substrate and manufacturing method therefor, display panel and display device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201410855839.3 2014-12-31
CN201410855839.3A CN104600081A (zh) 2014-12-31 2014-12-31 阵列基板及其制作方法、显示面板、显示装置

Publications (1)

Publication Number Publication Date
WO2016107291A1 true WO2016107291A1 (zh) 2016-07-07

Family

ID=53125740

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2015/094281 WO2016107291A1 (zh) 2014-12-31 2015-11-11 阵列基板及其制作方法、显示面板、显示装置

Country Status (4)

Country Link
US (1) US20160359054A1 (zh)
EP (1) EP3242341A4 (zh)
CN (1) CN104600081A (zh)
WO (1) WO2016107291A1 (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104600081A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN104952881A (zh) * 2015-05-06 2015-09-30 合肥京东方光电科技有限公司 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置
CN104916527B (zh) 2015-05-15 2018-03-02 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN105070847B (zh) * 2015-09-10 2017-10-17 京东方科技集团股份有限公司 一种复合层、其制备方法及oled器件
CN107134496B (zh) * 2016-02-29 2019-05-31 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法、显示面板及显示装置
CN106252362B (zh) * 2016-08-31 2019-07-12 深圳市华星光电技术有限公司 一种阵列基板及其制备方法
CN106449658A (zh) * 2016-11-08 2017-02-22 武汉华星光电技术有限公司 Tft基板及其制作方法
CN109216373B (zh) * 2017-07-07 2021-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法
WO2019013939A1 (en) * 2017-07-10 2019-01-17 Ares Materials Inc. PHOTOMODELED PLANARIZING LAYERS FOR FLEXIBLE ELECTRONICS
CN107968110B (zh) * 2017-11-21 2020-05-01 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置及其制作方法
CN108054141B (zh) * 2017-12-12 2020-11-06 深圳市华星光电技术有限公司 显示面板的制备方法
CN108461506A (zh) * 2018-03-27 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102564720B1 (ko) * 2018-04-17 2023-08-08 주식회사 디비하이텍 유기 발광 다이오드 표시 장치용 신호 제어 유닛, 이의 제조 방법 및 이를 포함하는 유기 발광 다이오드 소자
CN111106134B (zh) * 2018-10-29 2023-08-08 夏普株式会社 有源矩阵基板以及具备其的x射线拍摄面板
KR20200085962A (ko) * 2019-01-07 2020-07-16 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US11887993B2 (en) 2019-05-13 2024-01-30 Hewlett-Packard Development Company, L.P. Thin-film transistors
CN110571250A (zh) * 2019-08-15 2019-12-13 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN111326676B (zh) * 2020-03-04 2022-09-09 深圳市华星光电半导体显示技术有限公司 Oled显示面板
CN113763883B (zh) 2020-05-29 2022-12-02 京东方科技集团股份有限公司 显示基板及显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276117A (zh) * 2007-03-26 2008-10-01 启萌科技有限公司 电子纸装置
CN102956824A (zh) * 2011-08-25 2013-03-06 索尼公司 电子装置和半导体基板
CN103904128A (zh) * 2012-12-27 2014-07-02 元太科技工业股份有限公司 薄膜晶体管结构
CN204289541U (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置
CN104600081A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020590A (en) * 1998-01-22 2000-02-01 Ois Optical Imaging Systems, Inc. Large area imager with UV blocking layer
DE10004271A1 (de) * 2000-02-01 2001-08-02 Leybold Vakuum Gmbh Reibungsvakuumpumpe
TW578441B (en) * 2003-01-10 2004-03-01 Au Optronics Corp Top emission active matrix OLED and fabricating method thereof
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
KR100882668B1 (ko) * 2007-07-18 2009-02-06 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
US9041202B2 (en) * 2008-05-16 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
CN101976650B (zh) * 2010-10-09 2012-06-27 友达光电股份有限公司 薄膜晶体管及其制造方法
US9318513B2 (en) * 2011-04-28 2016-04-19 Sharp Kabushiki Kaisha Semiconductor device, active matrix board, and display device
CN102569413A (zh) * 2011-12-13 2012-07-11 华映视讯（吴江）有限公司 薄膜晶体管及其制造方法
TWI478333B (zh) * 2012-01-30 2015-03-21 Ind Tech Res Inst 雙面發光顯示面板
KR102070951B1 (ko) * 2013-05-23 2020-01-30 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조방법
TWI500179B (zh) * 2013-06-05 2015-09-11 Univ Nat Chiao Tung 具紫外光吸收層之薄膜電晶體

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101276117A (zh) * 2007-03-26 2008-10-01 启萌科技有限公司 电子纸装置
CN102956824A (zh) * 2011-08-25 2013-03-06 索尼公司 电子装置和半导体基板
CN103904128A (zh) * 2012-12-27 2014-07-02 元太科技工业股份有限公司 薄膜晶体管结构
CN204289541U (zh) * 2014-12-31 2015-04-22 京东方科技集团股份有限公司 阵列基板、显示面板、显示装置
CN104600081A (zh) * 2014-12-31 2015-05-06 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP3242341A4 *

Also Published As

Publication number Publication date
EP3242341A1 (en) 2017-11-08
EP3242341A4 (en) 2018-07-25
CN104600081A (zh) 2015-05-06
US20160359054A1 (en) 2016-12-08

Similar Documents

Publication Publication Date Title
WO2016107291A1 (zh) 阵列基板及其制作方法、显示面板、显示装置
US10930719B2 (en) Array substrate, method of making array substrate and display device having sub-pixels with transparent etching layer
KR102416742B1 (ko) 투명 표시 장치
US8476622B2 (en) Active matrix organic light emitting diode
US10038097B2 (en) Light emitting diode display substrate, a method for manufacturing the same, and display device
WO2016106948A1 (zh) Coa型woled结构及制作方法
US20150102291A1 (en) Organic electroluminescent device and method of manufacturing the same
US20140175385A1 (en) Oled device, amoled display device and method for manufacturing same
TWI695527B (zh) 顯示面板
WO2019206027A1 (zh) 感光组件及其制备方法、阵列基板、显示装置
KR101908514B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
TWI611613B (zh) 有機發光裝置及該裝置的製造方法
WO2016106946A1 (zh) Coa型woled结构及制作方法
JP2019511831A5 (zh)
KR20150005264A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN102386204A (zh) 有机发光显示装置及其制造方法
WO2016000342A1 (zh) 阵列基板及其制作方法、显示装置
US9214476B1 (en) Pixel structure
US10615282B2 (en) Thin-film transistor and manufacturing method thereof, array substrate, and display apparatus
WO2021238872A1 (zh) 显示基板及制备方法、显示装置
WO2016192446A1 (zh) 薄膜晶体管及其制作方法、阵列基板及其制作方法
KR20180035954A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
WO2019028955A1 (zh) 有机电致发光显示面板及其制作方法
KR20140127382A (ko) 유기 발광 표시 장치 및 그 제조 방법
US9640554B2 (en) Pixel structure

Legal Events

Date Code Title Description
REEP Request for entry into the european phase

Ref document number: 2015839120

Country of ref document: EP

WWE Wipo information: entry into national phase

Ref document number: 15022274

Country of ref document: US

Ref document number: 2015839120

Country of ref document: EP

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 15839120

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE