TWI549265B - 畫素結構及其製造方法 - Google Patents

畫素結構及其製造方法 Download PDF

Info

Publication number
TWI549265B
TWI549265B TW104104515A TW104104515A TWI549265B TW I549265 B TWI549265 B TW I549265B TW 104104515 A TW104104515 A TW 104104515A TW 104104515 A TW104104515 A TW 104104515A TW I549265 B TWI549265 B TW I549265B
Authority
TW
Taiwan
Prior art keywords
layer
opening
electrode
semiconductor
source
Prior art date
Application number
TW104104515A
Other languages
English (en)
Other versions
TW201630168A (zh
Inventor
林奕呈
陳鈺琪
曾柏傑
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW104104515A priority Critical patent/TWI549265B/zh
Priority to CN201510151202.0A priority patent/CN104701266B/zh
Publication of TW201630168A publication Critical patent/TW201630168A/zh
Application granted granted Critical
Publication of TWI549265B publication Critical patent/TWI549265B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Description

畫素結構及其製造方法
本發明是有關於一種畫素結構及其製造方法，且特別是有關於一種可維持高開口率的畫素結構及其製造方法。
有機發光二極體(Organic Light Emitting Diode,OLED)面板是一種自發光的顯示裝置，其因具有廣視角、省電、簡易製程、低成本、操作溫度廣泛、高應答速度以及全彩化等優點，而可望成為下一代平面顯示器之主流。一般來說，有機發光二極體面板包括多個畫素結構(pixel structure)，且各畫素結構包括多個主動元件(例如：薄膜電晶體)或被動元件(例如：電阻、電容)、與主動元件電性連接的陰極或陽極以及位於陰極與陽極之間的有機發光層。
畫素結構的主動元件可利用氧化銦鎵鋅(Indium gallium zinc oxide,IGZO)技術製造。IGZO是一種含有銦、鎵和鋅的金屬氧化物，其載子遷移率(mobility)是非晶矽(a-Si)的10倍以上。因此可以大大提高主動元件對像素電極的充放電速率，實現更快 的掃描頻率(frame rate)，使動畫的播放更加流暢。目前頂閘極(Top Gate)式的畫素結構，一般會將陽極配置於主動元件以及被動元件的最上層。然而，由於此設計將會使得畫素結構中走線所佔的面積變大，進而使得開口率無法提升。另一方面，目前的畫素結構還具有一平坦層。然而，由於平坦層的存在，使得面板微型化具有一定的困難度。
本發明提供一種畫素結構及其製造方法，可增加開口率以及降低光罩數。
本發明的畫素結構的製造方法包括在一基板上形成一第一電極層以及覆蓋部分第一電極層的一第一絕緣層，在第一絕緣層上形成一半導體層，在半導體層上形成一閘絕緣圖案層以及依序形成一第一導電層、一第二絕緣層以及一第二導電層。半導體層包括一第一半導體圖案以及一第二半導體圖案。第一導電層包括一掃描線、位於第一半導體圖案上方且與掃描線連接的一第一閘極、位於第二半導體圖案上方的一第二閘極以及位於第一電極層上方的一第一電容電極。第二絕緣層覆蓋第一導電層，且第二絕緣層具有暴露第一半導體圖案的一第一開口以及一第二開口以及暴露出第二半導體圖案的一第三開口以及一第四開口，其中第四開口更暴露出第一電極層。第二導電層包括位於第一電容電極上方的一第二電容電極、一資料線、與資料線連接的一第一源極、 一第一汲極、一第二源極以及一第二汲極，其中第一源極以及第一汲極分別透過第一開口以及第二開口與第一半導體圖案電性連接，第二源極以及第二汲極分別透過第三開口以及第四開口與第二半導體圖案電性連接，第一汲極透過第二開口與第二閘極電性連接，且第二電容電極透過第四開口與第一電極層電性連接，第二電容電極、第一電容電極以及第一電極層重疊設置以構成一儲存電容器。
本發明的畫素結構包括一基板、一第一電極層、一第一絕緣層、一半導體層、一閘絕緣圖案層、一第一導電層、一第二絕緣層以及一第二導電層。第一電極層位於基板上。第一絕緣層位於基板上且暴露出第一電極層。半導體層位於第一絕緣層上且包括一第一半導體圖案以及一第二半導體圖案。閘絕緣圖案層位於半導體層上。第一導電層包括一掃描線、位於第一半導體圖案上方且與掃描線連接的一第一閘極、位於第二半導體圖案上方的一第二閘極以及位於第一電極層上方的一第一電容電極。第二絕緣層覆蓋第一導電層，其中第二絕緣層具有一第一開口、一第二開口、一第三開口以及一第四開口。第二導電層包括位於第一電容電極上方之一第二電容電極、一資料線、與資料線連接的一第一源極、一第一汲極、一第二源極以及一第二汲極，其中第一源極以及第一汲極分別透過第一開口以及第二開口與第一半導體圖案電性連接，第二源極以及第二汲極分別透過第三開口以及第四開口與第二半導體圖案電性連接，第一汲極透過第二開口與第二 閘極電性連接，且第二電容電極透過第四開口與第一電極層電性連接，第二電容電極、第一電容電極以及第一電極層重疊設置以構成一儲存電容器。
基於上述，本發明的畫素結構之第二電容電極與第一電容電極以及第一電極層重疊設置。藉由此配置可以使有機發光二極體面板中的畫素結構的電容架構是並聯形式的電容架構，可降低電容所需面積。因此，有機發光二極體面板的開口率能夠得以提升。另一方面，由於本發明的畫素結構相較於傳統畫素結構可以減少兩道製程，因而可以節省成本。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
100‧‧‧基板
110‧‧‧第一電極層
120‧‧‧第一絕緣材料
122‧‧‧第一絕緣層
130‧‧‧半導體層
132‧‧‧第一半導體圖案
134‧‧‧第二半導體圖案
140‧‧‧第二絕緣材料
142‧‧‧閘絕緣圖案層
150‧‧‧導電材料
152‧‧‧第一導電層
160‧‧‧金屬薄層
170‧‧‧氧化金屬材料層
170a‧‧‧氧化金屬薄層
180‧‧‧第二絕緣材料層
180a‧‧‧第二絕緣層
190‧‧‧第二導電層
200‧‧‧阻隔層
300‧‧‧發光層
400‧‧‧第二電極層
G1‧‧‧第一閘極
G2‧‧‧第二閘極
SL‧‧‧掃描線
DL‧‧‧資料線
PL‧‧‧電源線
CE1‧‧‧第一電容電極
CE2‧‧‧第二電容電極
SR1‧‧‧第一源極區
DR1‧‧‧第一汲極區
CR1‧‧‧第一通道區
S1‧‧‧第一源極
D1‧‧‧第一汲極
SR2‧‧‧第二源極區
DR2‧‧‧第二汲極區
CR2‧‧‧第二通道區
S2‧‧‧第二源極
D2‧‧‧第二汲極
CST‧‧‧儲存電容器
CN‧‧‧連接部
V1‧‧‧第一開口
V2‧‧‧第二開口
V3‧‧‧第三開口
V4‧‧‧第四開口
T1‧‧‧第一主動元件
T2‧‧‧第二主動元件
OLED‧‧‧有機發光二極體
圖1A至圖10A是本發明一實施例的畫素結構製造流程上視示意圖。
圖1B至圖10B是根據圖1A至圖10A的剖線A-A’以及剖線B-B’的剖面製造流程示意圖。
圖11是本發明一實施例的有機發光二極體顯示面板之畫素結構的剖面圖。
圖12是本發明一實施例的有機發光二極體顯示面板之畫素結構的等效電路圖。
圖13是本發明另一實施例的有機發光二極體顯示面板之畫素結構的剖面圖。
圖1A至圖10A是本發明一實施例的畫素結構製造流程上視示意圖。圖1B至圖10B是根據圖1A至圖10A的剖線A-A’以及剖線B-B’的剖面製造流程示意圖。以下將依序說明本發明的畫素結構的製程流程。
請同時參照圖1A以及圖1B，提供一基板100。基板100之材質可為玻璃、石英、有機聚合物、或是其它可適用的材料。緊接著，在基板100上形成一第一電極層110以及一第一絕緣材料120。其中，在本實例中第一電極層110與基板100接觸，且第一絕緣材料120覆蓋第一電極層110。第一電極層110可採用金屬、金屬氧化物等導電材質。第一電極層110可為透明或不透明導電材料。詳細來說，第一電極層110的形成方式例如是在基板100上形成一層電極材料層(未繪示出)，並藉由微影以及蝕刻的製程對此電極材料層圖案化以定義出第一電極層110。也就是說，在此步驟中，使用第一道光罩製程。在本發明中，第一電極層110可作為有機發光二極體面板的陽極，但本發明不限於此。另一方面，第一絕緣材料120的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。
請同時參照圖2A以及圖2B，在第一絕緣材料120上形成半導體層130。半導體層130的形成方法例如是透過化學氣相沉積(Chemical Vapor Deposition,CVD)或是其他合適的製程，先形成半導體材料(未繪示出)，之後再透過微影與蝕刻以定義出圖案而形成半導體層130。在此步驟中，使用第二道光罩製程。更詳細來說，如圖2A所示，半導體層130具有第一半導體圖案132及第二半導體圖案134。第一半導體圖案132與第二半導體圖案134分離。半導體層130可為金屬氧化物半導體材料、多晶矽、非晶矽或是其他合適的半導體材料，上述金屬氧化物半導體材料例如是氧化銦鎵鋅(Indium-Gallium-Zinc Oxide,IGZO)、氧化鋅(ZnO)氧化錫(SnO)、氧化銦鋅(Indium-Zinc Oxide,IZO)、氧化鎵鋅(Gallium-Zinc Oxide,GZO)、氧化鋅錫(Zinc-Tin Oxide,ZTO)或氧化銦錫(Indium-Tin Oxide,ITO)。
請同時參照圖3A以及圖3B，依序在半導體層130上形成第二絕緣材料140以及導電材料150。第二絕緣材料140可以與第一絕緣材料120為相同或不同的材料。舉例來說，第二絕緣材料140的材料包含無機材料(例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合。導電材料150的材質包括金屬，且其形成方法例如是透過化學氣相沉積(Chemical Vapor Deposition,CVD)或是其他合適的製程方法。
接著，圖案化導電材料150、第二絕緣材料140以及第一 絕緣材料120，以分別形成第一導電層152、閘絕緣圖案層142以及第一絕緣層122，如圖4A以及圖4B所示。本實施例是利用微影製程以及蝕刻製程先定義出第一導電層152以及閘絕緣圖案層142之後，再利用蝕刻製程以移除未被半導體層130以及第一導電層152覆蓋的第一絕緣材料120，以形成第一絕緣層122，所述第一絕緣層122暴露出第一電極層110。值得注意的是，由於第一導電層152以及閘絕緣圖案層142是藉由同一道微影製程所定義出，亦即第一導電層152以及閘絕緣圖案層142使用相同的光罩，故第一導電層152以及閘絕緣圖案層142具有相同的圖案。在此步驟中，使用第三道光罩製程。
承上所述，第一導電層152包括掃描線SL、第一閘極G1、第二閘極G2、第一電容電極CE1以及連接部CN。第一閘極G1位於第一半導體圖案132上方的閘絕緣圖案層142上且與掃描線SL電性連接。第二閘極G2是形成於第二半導體圖案134上方的閘絕緣圖案層142上。第一電容電極CE1是形成於第一電極層110上方的閘絕緣圖案層142上。連接部CN位於第一半導體圖案132上方的閘絕緣圖案層142上且與第二閘極G2電性連接。換言之，第一閘極G1以及連接部CN與第一半導體圖案132重疊設置，第二閘極G2與第二半導體圖案134重疊設置，且第一電容電極CE1與第一電極層110重疊設置。
請同時參照圖5A以及圖5B，在形成第一導電層152之後，更包括在第一絕緣層122、半導體層130、第一導電層152以 及第一電極層110上形成金屬薄層160。金屬薄層160的材料例如是鋁或是其他金屬材料，但本發明不限於此。接著進行一退火程序使得金屬薄層160形成氧化金屬材料層170，如圖6A以及圖6B所示。值得注意的是，為了更佳清楚地表示各元件之間的配置，因此在圖5A以及圖6A上視圖中並未繪示出金屬薄層160以及氧化金屬材料層170。
請再次參照圖6A以及圖6B，在上述退火程序之中，於金屬薄層160和半導體層130接觸的區域處，金屬薄層160中的金屬原子會與半導體層130反應以使得該處的導電度提高，以形成第一源極區SR1、第一汲極區DR1、第二源極區SR2以及第二汲極區DR2。而位於第一源極區SR1與第一汲極區DR1之間的半導體層130則形成第一通道區CR1，第二源極區SR2以及第二汲極區DR2之間的半導體層130則形成第二通道區CR2。換言之，在本實施例中，第一半導體圖案132具有第一源極區SR1、第一汲極區DR1以及第一通道區CR1，且第二半導體圖案134具有第二源極區SR2、第二汲極區DR2以及第二通道區CR2。另外，氧化金屬材料層170可作為絕緣層，以提供第一導電層152與後續製程所形成的金屬層之間的絕緣。
請同時參照圖7A以及圖7B，在氧化金屬材料層170上形成第二絕緣材料層180。第二絕緣材料層180的材料可以與閘絕緣圖案層142以及第一絕緣層122為相同或不同的材料。舉例來說，第二絕緣材料層180的材料包含無機材料(例如：氧化矽、 氮化矽、氮氧化矽、其它合適的材料、或上述至少二種材料的堆疊層)、有機材料、或其它合適的材料、或上述之組合，但本發明不限於此。
緊接著，請同時參照圖8A以及圖8B，對第二絕緣材料層180以及氧化金屬材料層170進行一微影蝕刻製程，以形成具有第一開口V1、第二開口V2、第三開口V3以及第四開口V4的氧化金屬薄層170a以及第二絕緣層180a。第一開口V1暴露出第一源極區SR1，第二開口V2暴露出第一汲極區DR1以及部分的第一導電層152(連接部CN)，第三開口V3暴露出第二源極區SR2，且第四開口V4暴露出第二汲極區DR2以及第一電極層110。值得注意的是，在此步驟中，所使用的是第四道光罩製程。
請同時參照圖9A以及圖9B，在第二絕緣層180a上形成第二導電層190。第二導電層190包括資料線DL、第一源極S1、第一汲極D1、第二電容電極CE2、第二源極S2、第二汲極D2以及電源線PL。第二導電層190的形成方法例如是先形成一層導電材料層(未繪示出)再加以圖案化，而此為第五道光罩製程。資料線DL與第一源極S1電性連接，第二汲極D2與第二電容電極CE2電性連接，且第二源極S2與電源線PL電性連接。第一源極S1透過第一開口V1與第一半導體圖案132的第一源極區SR1連接。第一汲極D1透過第二開口V2與連接部CN(第一導電層152)以及第一半導體圖案132的第一汲極區DR1連接。第二源極S2透過第三開口V3與第二半導體圖案134的第二源極區SR2連接。 第二汲極D2透過第四開口V4與第二半導體圖案134的第二汲極區DR2以及第一電極層110電性連接。承上所述，由於第一汲極D1透過第二開口V2與連接部CN連接，且連接部CN與第一電容電極CE1以及第二閘極G2皆電性連接，因此第一汲極D1實質上是透過第二開口V2以及連接部CN與第一電容電極CE1以及第二閘極G2電性連接。另一方面，第二電容電極CE2與第一電容電極CE1以及第一電極層110重疊設置，以構成一儲存電容器CST。詳細來說，第二電容電極CE2與第一電容電極CE1之間形成耦合電容，且第一電容電極CE1與第一電極層110之間也會形成耦合電容，而儲存電容器CST即為此兩個耦合電容加總所形成。
請參照圖10A以及圖10B，在第二導電層190上形成阻隔層200，且藉由第六道光罩的製程，使得阻隔層200暴露出第一電極層110。阻隔層200的材料包括無機材料或是有機材料。在本實施例中，阻隔層200是有機材料，且阻隔層200是藉由塗佈法(coating)所形成，因此具有平坦表面。詳細來說阻隔層200使用的有機材料可以是酚醛清漆(Novolac)、聚醯亞胺(Polyimide；PI)或是壓克力(Acrylic)等。接著，在被阻隔層200暴露的第一電極層110上形成發光層300。發光層300可為紅色有機發光圖案、綠色有機發光圖案、藍色有機發光圖案或是混合各頻譜的光產生的不同顏色(例如白、橘、紫、…等)發光圖案，但本發明不限於此。
請參照圖11，接著在發光層300以及阻隔層200上形成 第二電極層400。第二電極層400的材料可採用金屬或金屬氧化物等導電材質。在本發明中，第二電極層400可作為有機發光二極體面板的陰極，但本發明不限於此。換言之，第一電極層110、發光層300以及第二電極層400構成有機發光二極體OLED。
以上述製程所形成的畫素結構如圖11所示，且圖12是本發明一實施例的有機發光二極體顯示面板之畫素結構的等效電路圖。請同時參照圖11以及圖12，第一電極層110位於基板100上。第一絕緣層122位於基板100上且暴露出第一電極層110。半導體層130位於第一絕緣層122上且包括第一半導體圖案132以及第二半導體圖案134。閘絕緣圖案層142位於半導體層130上。第一導電層152包括掃描線SL、位於第一半導體圖案132上方的閘絕緣圖案層142上且與掃描線SL連接的第一閘極G1、位於第二半導體圖案134上方的閘絕緣圖案層142上的第二閘極G2、位於第一半導體圖案132上方的閘絕緣圖案層142上且與第二閘極G2電性連接的連接部CN以及位於第一電極層110上方的閘絕緣圖案層上的第一電容電極CE1。第二絕緣層180a覆蓋第一導電層152且具有第一開口V1、第二開口V2、第三開口V3以及第四開口V4。第二導電層190包括位於第一電容電極CE1上方的第二電容電極CE2、資料線DL、與資料線DL連接第一源極S1、第一汲極D1、第二源極S2、第二汲極D2以及與第二源極S2電性連接的電源線PL。第一源極S1、第一汲極D1以及第一閘極G1構成第一主動元件T1，第二源極S2、第二汲極D2以及第二閘極G2 構成第二主動元件T2。第一源極S1以及第一汲極D1分別透過第一開口V1以及第二開口V2與第一半導體圖案132電性連接，第二源極S2以及第二汲極D2分別透過第三開口V3以及第四開口V4與第二半導體圖案134電性連接。第一汲極D1透過第二開口V2以及連接部CN與第一電容電極CE1以及第二閘極G2電性連接，且第二電容電極CE2透過第四開口V4與第一電極層110電性連接。第二電容電極CE2、第一電容電極CE1以及第一電極層110重疊設置以構成一儲存電容器CST。阻隔層200位於第二導電層190上且暴露出第一電極層110。發光層300位於被暴露的第一電極層110上。第二電極層400位於發光層300上並遮蓋阻隔層200以及發光層300。
承上所述，在本實施例的畫素結構中，第二電容電極CE2與第一電容電極CE1以及第一電極層110重疊設置，因此可形成並聯的電容架構，以降低電容所需面積。藉此，本實施例的畫素結構能夠提高開口率。除此之外，由於第一導電層152、閘絕緣圖案層142以及第一絕緣層122是藉由同一道光罩製程同時定義，因此可以減少光罩的使用。換言之，本實施例能夠減少光罩的製程數目。另一方面，本實施例的阻障層200為平坦有機材料，故可以免去另外傳統畫素結構中平坦層的設置，藉此達到面板微型化的目的。
圖13是本發明另一實施例的有機發光二極體顯示面板之畫素結構的剖面圖。請參照圖13，本實施例之有機發光二極體顯 示面板之畫素結構與圖11之畫素結構面板相似，因此相同的元件以相同的標號表示，且不再重複說明。本實施例與圖11的實施例的不同點在於，在本實施例中，阻障層200的材料為無機材料。舉例來說，無機材料例如是氧化矽(SiOx)、氮化矽或是其他的無機材料，但本發明不限於此。在本實施例中，無機材料之阻障層200是順應性地覆蓋在所形成的結構表面上，因此不會具有平坦之表面。
類似於圖11的實施例，在本實施例的畫素結構中，第二電容電極CE2與第一電容電極CE1以及第一電極層110重疊設置，因此可形成並聯的電容架構以降低電容所需面積。藉此，本實施例的畫素結構能夠提高開口率。除此之外，由於閘絕緣圖案層142、第一導電層152以及第一絕緣層122是藉由同一道光罩製程同時定義，因此可以減少光罩的使用。換言之，本實施例能夠減少光罩的製程數目。另一方面，本實施例的阻障層200為無機材料，故增加阻水力。藉由提升畫素結構的阻水能力，在畫素結構中的薄膜電晶體的穩定度以及信賴度亦能得到提升。除此之外，由於在本實施例中可以免去平坦層的設置，故阻隔層200的材料選擇上不會受到平坦層的限制，因此相較於傳統的畫素結構，本實施例的阻隔層200的材料選擇上能更加地有彈性。
綜上所述，本發明的畫素結構的第一膜層為第一電極層，且第二電容電極與第一電容電極以及第一電極層重疊設置。藉由此配置可以使有機發光二極體面板中的畫素結構的電容架構 變成並聯電容架構，以降低電容所需面積。因此，有機發光二極體面板的開口率能夠得以提升。另一方面，由於本發明的畫素結構將第一電極層作為第一膜層，並藉由開口使得後續膜層得以與第一膜層電性連接，故相較於一般並聯電容架構能夠至少減少兩道製程，節省成本。除此之外，由於本發明的畫素結構將阻隔層同時作為平坦層，故能省去額外平坦層的設置，且增加阻隔層材料選擇的彈性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
100‧‧‧基板
110‧‧‧第一電極層
122‧‧‧第一絕緣層
130‧‧‧半導體層
132‧‧‧第一半導體圖案
134‧‧‧第二半導體圖案
142‧‧‧閘絕緣圖案層
152‧‧‧第一導電層
170a‧‧‧氧化金屬薄層
180a‧‧‧第二絕緣層
190‧‧‧第二導電層
200‧‧‧阻隔層
300‧‧‧發光層
400‧‧‧第二電極層
G1‧‧‧第一閘極
G2‧‧‧第二閘極
DL‧‧‧資料線
PL‧‧‧電源線
CE1‧‧‧第一電容電極
CE2‧‧‧第二電容電極
SR1‧‧‧第一源極區
DR1‧‧‧第一汲極區
CR1‧‧‧第一通道區
S1‧‧‧第一源極
D1‧‧‧第一汲極
SR2‧‧‧第二源極區
DR2‧‧‧第二汲極區
CR2‧‧‧第二通道區
S2‧‧‧第二源極
D2‧‧‧第二汲極
CST‧‧‧儲存電容器
CN‧‧‧連接部
V1‧‧‧第一開口
V2‧‧‧第二開口
V3‧‧‧第三開口
V4‧‧‧第四開口
OLED‧‧‧有機發光二極體

Claims (16)

  1. 一種畫素結構的製造方法，包括：在一基板上形成一第一電極層；在該基板上形成一第一絕緣層，覆蓋部分該第一電極層；在該第一絕緣層上形成一半導體層，其中該半導體層包括一第一半導體圖案以及一第二半導體圖案；在該半導體層上形成一閘絕緣圖案層；在該閘絕緣圖案層上形成一第一導電層，其中該第一導電層包括一掃描線、位於該第一半導體圖案的上方且與該掃描線連接的一第一閘極、位於該第二半導體圖案上方的一第二閘極以及位於該第一電極層上方的一第一電容電極；形成一第二絕緣層，覆蓋該第一導電層，且該第二絕緣層具有暴露該第一半導體圖案的一第一開口以及一第二開口以及暴露出該第二半導體圖案的一第三開口以及一第四開口，其中該第四開口更暴露出該第一電極層；以及形成一第二導電層，該第二導電層包括位於該第一電容電極上方的一第二電容電極、一資料線、與該資料線連接的一第一源極、一第一汲極、一第二源極以及一第二汲極，其中該第一源極以及該第一汲極分別透過該第一開口以及該第二開口與該第一半導體圖案電性連接，該第二源極以及該第二汲極分別透過該第三開口以及該第四開口與該第二半導體圖案電性連接，該第一汲極透過該第二開口與該第二閘極電性連接，且該第二電容電極透過 該第四開口與該第一電極層電性連接，該第二電容電極、該第一電容電極以及該第一電極層重疊設置以構成一儲存電容器。
  2. 如申請專利範圍第1項所述的畫素結構的製造方法，更包括：在該第二導電層上形成一阻隔層，以暴露出該第一電極層；在被暴露的該第一電極層上形成一發光層；在該發光層上形成一第二電極層。
  3. 如申請專利範圍第2項所述的畫素結構的製造方法，其中該阻隔層包括一無機材料。
  4. 如申請專利範圍第2項所述的畫素結構的製造方法，其中該阻隔層包括一平坦有機材料。
  5. 如申請專利範圍第1項所述的畫素結構的製造方法，其中該第二導電層更包括一電源線，與該第二源極電性連接。
  6. 如申請專利範圍第1項所述的畫素結構的製造方法，其中在形成該第一導電層之後，更包括：在該第一導電層上形成一金屬薄層；進行一退火程序，以使與該金屬薄層接觸的該第一半導體圖案形成一第一源極區以及一第一汲極區，使與該金屬薄層接觸的該第二半導體圖案形成一第二源極區以及一第二汲極區，並同時使該金屬薄層形成一氧化金屬材料層；以及圖案化該氧化金屬材料層，以形成一氧化金屬薄層，其中該氧化金屬薄層對應該第一開口以及該第二開口分別暴露出該第一 源極區以及該第一汲極區，對應該該第三開口以及該第四開口分別暴露出該第二源極區以及該第二汲極區。
  7. 如申請專利範圍第1項所述的畫素結構的製造方法，其中形成該閘絕緣圖案層以及該第一導電層的方法包括：依序形成一絕緣材料以及一導電材料；以及同時圖案化該導電材料以及該絕緣材料，以定義出該閘絕緣圖案層以及該第一導電層。
  8. 如申請專利範圍第1項所述的畫素結構的製造方法，其中形成該第一絕緣層、該半導體層、該閘絕緣圖案層以及該第一導電層的方法包括：在該基板上形成一第一絕緣材料，以覆蓋該第一電極層；在該絕緣材料上形成該半導體層；在該半導體層上依序形成一第二絕緣材料以及一導電材料；同時圖案化該導電材料、以及該第二絕緣材料，以定義出該閘絕緣圖案層以及該第一導電層，並同時移除未被該半導體層以及該第一導電層覆蓋的該第一絕緣材料，以形成暴露出該第一電極層的該第一絕緣層。
  9. 一種畫素結構，包括：一第一電極層，位於一基板上；一第一絕緣層，位於該基板上且暴露出該第一電極層；一半導體層，位於該第一絕緣層上且包括一第一半導體圖案以及一第二半導體圖案； 一閘絕緣圖案層，位於該半導體層上；一第一導電層，位於該閘絕緣圖案層上，其中該第一導電層包括一掃描線、位於該第一半導體圖案的上方且與該掃描線連接的一第一閘極、位於該第二半導體圖案上方的一第二閘極以及位於該第一電極層上方的一第一電容電極；一第二絕緣層，覆蓋該第一導電層，其中該第二絕緣層具有一第一開口、一第二開口、一第三開口以及一第四開口；以及一第二導電層，該第二導電層包括位於該第一電容電極上方的一第二電容電極、一資料線、與該資料線連接的一第一源極、一第一汲極、一第二源極以及一第二汲極，其中該第一源極以及該第一汲極分別透過該第一開口以及該第二開口與該第一半導體圖案電性連接，該第二源極以及該第二汲極分別透過該第三開口以及該第四開口與該第二半導體圖案電性連接，該第一汲極透過該第二開口與該第二閘極電性連接，且該第二電容電極透過該第四開口與該第一電極層電性連接，該第二電容電極、該第一電容電極以及該第一電極層重疊設置以構成一儲存電容器。
  10. 如申請專利範圍第9項所述的畫素結構，更包括：一阻隔層，位於該第二導電層上且暴露出該第一電極層；一發光層，位於被暴露的該第一電極層上；以及一第二電極層，位於該發光層上。
  11. 如申請專利範圍第10項所述的畫素結構，其中該阻隔層包括一無機材料。
  12. 如申請專利範圍第10項所述的畫素結構，其中該阻隔層包括一平坦有機材料。
  13. 如申請專利範圍第9項所述的畫素結構，其中該第二導電層更包括一電源線，與該第二源極電性連接。
  14. 如申請專利範圍第9項所述的畫素結構，更包括一氧化金屬薄層，位於該第二絕緣層以該半導體層之間。
  15. 如申請專利範圍第14項所述的畫素結構，其中：該第一半導體圖案具有一第一源極區以及一第一汲極區，該第二半導體圖案具有一第二源極區以及一第二汲極區，該氧化金屬薄層未覆蓋部分之該第一源極區、部分之該第一汲極區、部分之該第二源極區以及部分之該第二汲極區，且該第一源極和該第一汲極分別透過該第一開口以及該第二開口與該第一源極區以及該第一汲極區電性連接，該第二源極和該第二汲極分別透過該第三開口以及該第四開口與該第二源極區以及該第二汲極區電性連接。
  16. 如申請專利範圍第9項所述的畫素結構，其中該閘絕緣圖案層以及該第一導電層具有相同的圖案。
TW104104515A 2015-02-11 2015-02-11 畫素結構及其製造方法 TWI549265B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW104104515A TWI549265B (zh) 2015-02-11 2015-02-11 畫素結構及其製造方法
CN201510151202.0A CN104701266B (zh) 2015-02-11 2015-04-01 像素结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104104515A TWI549265B (zh) 2015-02-11 2015-02-11 畫素結構及其製造方法

Publications (2)

Publication Number Publication Date
TW201630168A TW201630168A (zh) 2016-08-16
TWI549265B true TWI549265B (zh) 2016-09-11

Family

ID=53348234

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104104515A TWI549265B (zh) 2015-02-11 2015-02-11 畫素結構及其製造方法

Country Status (2)

Country Link
CN (1) CN104701266B (zh)
TW (1) TWI549265B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI671568B (zh) * 2018-03-02 2019-09-11 友達光電股份有限公司 顯示面板
TWI680603B (zh) * 2018-11-12 2019-12-21 友達光電股份有限公司 畫素陣列基板
CN109742053A (zh) * 2018-12-19 2019-05-10 武汉华星光电半导体显示技术有限公司 一种具有电容的阵列基板及其制备方法
TWI757036B (zh) * 2021-01-06 2022-03-01 友達光電股份有限公司 觸控顯示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201308610A (zh) * 2011-08-12 2013-02-16 Fujifilm Corp 薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置
TW201403758A (zh) * 2009-09-16 2014-01-16 Semiconductor Energy Lab 電晶體及顯示裝置
TW201440203A (zh) * 2012-11-07 2014-10-16 Fujifilm Corp 電子元件的製造方法及用於該製造方法的積層體
TW201447444A (zh) * 2003-05-14 2014-12-16 Obayashiseiko Co Ltd 生產橫向電場型主動陣列液晶顯示裝置的主動陣列基底的方法
TW201504738A (zh) * 2013-07-25 2015-02-01 Au Optronics Corp 畫素結構、顯示面板及其製作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6720577B2 (en) * 2000-09-06 2004-04-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR101074788B1 (ko) * 2009-01-30 2011-10-20 삼성모바일디스플레이주식회사 평판 표시 장치 및 이의 제조 방법
KR101736319B1 (ko) * 2010-12-14 2017-05-17 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
TWI539592B (zh) * 2014-05-22 2016-06-21 友達光電股份有限公司 畫素結構

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201447444A (zh) * 2003-05-14 2014-12-16 Obayashiseiko Co Ltd 生產橫向電場型主動陣列液晶顯示裝置的主動陣列基底的方法
TW201403758A (zh) * 2009-09-16 2014-01-16 Semiconductor Energy Lab 電晶體及顯示裝置
TW201308610A (zh) * 2011-08-12 2013-02-16 Fujifilm Corp 薄膜電晶體及其製造方法、顯示裝置、影像傳感器、ｘ線傳感器以及ｘ線數位攝影裝置
TW201440203A (zh) * 2012-11-07 2014-10-16 Fujifilm Corp 電子元件的製造方法及用於該製造方法的積層體
TW201504738A (zh) * 2013-07-25 2015-02-01 Au Optronics Corp 畫素結構、顯示面板及其製作方法

Also Published As

Publication number Publication date
TW201630168A (zh) 2016-08-16
CN104701266B (zh) 2018-09-21
CN104701266A (zh) 2015-06-10

Similar Documents

Publication Publication Date Title
US9923002B2 (en) Method for manufacturing TFT substrate and structure thereof
TWI455320B (zh) 薄膜電晶體及其製造方法，及顯示裝置
KR102543577B1 (ko) 트랜지스터 표시판, 그 제조 방법 및 이를 포함하는 표시 장치
CN104659060B (zh) 阵列基板和制造该阵列基板的方法
US9214476B1 (en) Pixel structure
KR101540341B1 (ko) 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
KR102075530B1 (ko) 박막트랜지스터 어레이 기판 및 그 제조방법, 및 이를 포함하는 표시장치
US8541779B1 (en) Pixel structure of organic electroluminescence apparatus
TWI427784B (zh) 畫素結構的製造方法及有機發光元件的製造方法
US20120329189A1 (en) Fabricating method of organic electro-luminescence display unit
CN110718571A (zh) 显示基板及其制备方法、显示装置
US11088174B2 (en) Display substrate with gate insulation layers having different thicknesses, manufacturing method of the same and display device
TWI549265B (zh) 畫素結構及其製造方法
TWI548100B (zh) 薄膜電晶體、顯示面板以及其製造方法
CN109427820A (zh) 一种基板及其制备方法、显示面板
WO2015100859A1 (zh) 阵列基板及其制造方法和显示装置
CN101950733B (zh) 像素结构的制造方法及有机发光元件的制造方法
TWI548067B (zh) 畫素結構
WO2022017050A1 (zh) 显示基板及其制备方法、显示装置
US8981368B2 (en) Thin film transistor, method of manufacturing thin film transistor, display, and electronic apparatus
CN210403734U (zh) 一种显示基板、显示装置
CN111223818B (zh) 像素驱动电路及其制作方法
KR20140083150A (ko) 유기전계 발광소자 그 제조 방법
US9793302B1 (en) Active device
KR20150044747A (ko) 표시장치용 박막 트랜지스터 어레이 기판 및 그 제조방법