TWI671568B - 顯示面板 - Google Patents

顯示面板 Download PDF

Info

Publication number
TWI671568B
TWI671568B TW107106902A TW107106902A TWI671568B TW I671568 B TWI671568 B TW I671568B TW 107106902 A TW107106902 A TW 107106902A TW 107106902 A TW107106902 A TW 107106902A TW I671568 B TWI671568 B TW I671568B
Authority
TW
Taiwan
Prior art keywords
pixel
electrode
semiconductor pattern
data line
pattern layer
Prior art date
Application number
TW107106902A
Other languages
English (en)
Other versions
TW201939119A (zh
Inventor
朱昭宇
羅諺樺
黃馨諄
郭文瑞
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW107106902A priority Critical patent/TWI671568B/zh
Priority to CN201810414461.1A priority patent/CN108565269B/zh
Application granted granted Critical
Publication of TWI671568B publication Critical patent/TWI671568B/zh
Publication of TW201939119A publication Critical patent/TW201939119A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device

Abstract

一種顯示面板，包括沿方向延伸的掃描線、沿該方向相鄰設置的第一及第二畫素結構。第一畫素結構包括第一半導體圖案層、第一閘極、第一絕緣圖案及第一汲極。第一閘極與第一半導體圖案層重疊。第一絕緣圖案具有第一接觸窗開口。第一汲極經第一接觸窗開口與第一半導體圖案層電連接。第二畫素結構包括第二半導體圖案層、第二閘極、第二絕緣圖案及第二汲極。第二閘極與第二半導體圖案層重疊。第二絕緣圖案具有與第一接觸窗開口沿與該方向相交的方向分別在掃描線兩側的第二接觸窗開口。第二汲極經第二接觸窗開口與第二半導體圖案層電連接。

Description

顯示面板
本發明是有關於一種顯示面板，且特別是有關於一種高解析度顯示面板。
隨著顯示面板的發展，高解析度已經成為基本需求之一。在目前的顯示面板中，通常透過將畫素的尺寸縮小以達成高解析度。舉例而言，近年來虛擬實境頭戴式顯示器蓬勃發展，其需要顯示面板的每英吋畫素(pixel per inch；ppi)達1000ppi以上，以避免因為解析度不夠高，人眼會看到如馬賽克般的紋路。然而，目前畫素尺寸縮小的程度已達到極限，使得目前顯示面板的每英吋畫素無法突破1000ppi以上。因此，如何開發出解析度能達1000ppi以上的顯示面板，實為研發者所欲達成的目標之一。
本發明提供一種顯示面板，其解析度能達到1000ppi以上。
本發明的顯示面板包括多個畫素單元，每一畫素單元包 括：掃描線、第一資料線、第二資料線、第一畫素結構及第二畫素結構。掃描線、第一資料線以及第二資料線配置在一基板上，其中掃描線沿第一方向延伸，第一資料線以及第二資料線沿第二方向延伸，且第一方向與第二方向相交。第一畫素結構位於第一資料線與第二資料線之間，且第一畫素結構包括：第一主動元件以及第一畫素電極。第一主動元件包括第一半導體圖案層、第一閘極、第一絕緣圖案、第一源極以及第一汲極。第一半導體圖案層包括第一源極區、第一汲極區及第一通道區，第一通道區位於第一源極區與第一汲極區之間。第一閘極與第一通道區於垂直基板方向上重疊且與掃描線電性連接。第一絕緣圖案位於第一半導體圖案層上方，其中第一絕緣圖案具有第一接觸窗開口。第一汲極經由第一接觸窗開口與第一汲極區電性連接，且第一源極與第一資料線及第一源極區電性連接。第一畫素電極與第一汲極電性連接。第二畫素結構與第一畫素結構沿第一方向相鄰設置，位於第一資料線與第二資料線之間，且包括第二主動元件以及第二畫素電極。第二主動元件包括：第二半導體圖案層、第二閘極、第二絕緣圖案、第二源極以及一第二汲極。第二半導體圖案層包括第二源極區、第二汲極區及第二通道區，第二通道區位於第二源極區與第二汲極區之間。第二閘極與第二通道區於垂直基板方向上重疊且與掃描線電性連接。第二絕緣圖案位於第二半導體圖案層上，其中第二絕緣圖案具有第二接觸窗開口，且第二接觸窗開口與第一接觸窗開口沿第二方向分別位於掃描線的相對兩側。第 二汲極經由第二接觸窗開口與第二汲極區電性連接，且第二源極與第二資料線及第二源極區電性連接。第二畫素電極與第二汲極電性連接。
基於上述，透過本發明的顯示面板包括沿第一方向延伸的掃描線、沿與第一方向相交的第二方向延伸的第一資料線與第二資料線、以及位於第一資料線與第二資料線之間且沿第一方向相鄰設置的第一畫素結構及第二畫素結構，其中第一畫素結構包括第一半導體圖案層、第一閘極、第一絕緣圖案、第一源極及第一汲極，第一絕緣圖案具有第一接觸窗開口，第一汲極經第一接觸窗開口與第一半導體圖案層的第一汲極區電性連接，第二畫素結構包括第二半導體圖案層、第二閘極、第二絕緣圖案、第二源極及第二汲極，第二絕緣圖案具有與第一接觸窗開口沿第二方向分別在掃描線兩側的第二接觸窗開口，第二汲極經第二接觸窗開口與第二半導體圖案層的第二汲極區電性連接，藉此本發明的顯示面板的解析度能達到1000ppi以上。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施方式，並配合所附圖式作詳細說明如下。
10、20、30‧‧‧顯示面板
100‧‧‧基板
110‧‧‧對向基板
120‧‧‧液晶層
130‧‧‧第一半導體圖案層
131‧‧‧第一源極區
132‧‧‧第一汲極區
133‧‧‧第一通道區
134‧‧‧第三通道區
135‧‧‧第一連接區
130L、150L‧‧‧長部
130S、150S‧‧‧短部
140‧‧‧第一絕緣圖案
140a、160a‧‧‧閘絕緣圖案
140b、160b‧‧‧層間絕緣圖案
150‧‧‧第二半導體圖案層
151‧‧‧第二源極區
152‧‧‧第二汲極區
153‧‧‧第二通道區
154‧‧‧第四通道區
155‧‧‧第二連接區
160‧‧‧第二絕緣圖案
A1、A2‧‧‧配向膜
BM‧‧‧遮蔽圖案層
BP、OC、PL‧‧‧絕緣層
C1、C2、C3、C4、C5、C6‧‧‧接觸窗開口
CF1、CF3‧‧‧第一彩色濾光圖案
CF2、CF4‧‧‧第二彩色濾光圖案
CM‧‧‧共用電極層
D1‧‧‧第一汲極
D2‧‧‧第二汲極
DL1‧‧‧第一資料線
DL2‧‧‧第二資料線
E1、E3‧‧‧第一畫素部
E2、E4‧‧‧第二畫素部
G1‧‧‧第一閘極
G2‧‧‧第二閘極
G3‧‧‧第三閘極
G4‧‧‧第四閘極
GI‧‧‧閘絕緣層
ILD‧‧‧層間絕緣層
M1、M3‧‧‧第一主體部
M2、M4‧‧‧第二主體部
OP‧‧‧開口
P1‧‧‧第一畫素結構
P2‧‧‧第二畫素結構
PE1‧‧‧第一畫素電極
PE2‧‧‧第二畫素電極
R1‧‧‧第一側
R2‧‧‧第二側
S1‧‧‧第一源極
S2‧‧‧第二源極
SL‧‧‧掃描線
SLb1‧‧‧第一分支
SLb2‧‧‧第二分支
SLm‧‧‧主幹
SM1‧‧‧第一遮蔽圖案
SM2‧‧‧第二遮蔽圖案
T1‧‧‧第一主動元件
T2‧‧‧第二主動元件
U‧‧‧畫素單元
x‧‧‧第一方向
y‧‧‧第二方向
z‧‧‧垂直基板方向
圖1是依照本發明的一實施方式的顯示面板的局部上視示意圖。
圖2是圖1中的對向基板、遮蔽圖案層、第一彩色濾光圖案與第二彩色濾光圖案的配置關係的上視示意圖。
圖3是沿圖1中的剖線a-a’的剖面示意圖。
圖4是沿圖1中的剖線b-b’的剖面示意圖。
圖5是沿圖1中的剖線c-c’的剖面示意圖。
圖6是沿圖1中的剖線d-d’的剖面示意圖。
圖7是依照本發明的另一實施方式的顯示面板的局部剖面示意圖。
圖8是依照本發明的另一實施方式的顯示面板的局部上視示意圖。
圖9是對應陣列排列的多個畫素單元的第一彩色濾光圖案與第二彩色濾光圖案的一種佈置態樣。
圖10是對應陣列排列的多個畫素單元的第一彩色濾光圖案與第二彩色濾光圖案的另一種佈置態樣。
圖1是依照本發明的一實施方式的顯示面板的局部上視示意圖。圖2是圖1中的對向基板、遮蔽圖案層、第一彩色濾光圖案與第二彩色濾光圖案的配置關係的上視示意圖。圖3是沿圖1中的剖線a-a’的剖面示意圖。圖4是沿圖1中的剖線b-b’的剖面示意圖。圖5是沿圖1中的剖線c-c’的剖面示意圖。圖6是沿圖1中的剖線d-d’的剖面示意圖。
請同時參照圖1、圖2、圖3、圖4、圖5與圖6，顯示面板10的畫素單元U包括基板100、掃描線SL、第一資料線DL1、第二資料線DL2、第一畫素結構P1以及第二畫素結構P2。另外，顯示面板10的畫素單元U可更包括絕緣層PL、共用電極層CM、絕緣層BP、配向膜A1、配向膜A2、液晶層120、對向基板110、遮蔽圖案層BM、第一彩色濾光圖案CF1、第二彩色濾光圖案CF2以及絕緣層OC。為了清楚說明，圖1中僅繪示出單一畫素單元U和其周圍區域，然發明所屬領域中具有通常知識者應理解顯示面板10中實際上包括多個畫素單元U，且畫素單元U排列成陣列。因此，任何所屬技術領域中具有通常知識者可以根據以下實施方式瞭解本發明的顯示面板10的結構或佈局。另外，為了方便說明起見，圖1中省略繪示絕緣層PL、絕緣層BP、配向膜A1、配向膜A2、液晶層120、對向基板110、遮蔽圖案層BM、第一彩色濾光圖案CF1、第二彩色濾光圖案CF2以及絕緣層OC等構件。
基板100的材質可為玻璃、石英或有機聚合物。對向基板110位於基板100的對向。對向基板110的材質可為玻璃、石英或有機聚合物。在本實施方式中，顯示介質例如是液晶層120，其設置於基板100與對向基板110之間。也就是說，顯示面板10可為液晶顯示面板。然而，本發明不以此為限。在其他實施方式中，顯示面板10例如可以為有機發光二極體型顯示面板、電泳型顯示面板等。
掃描線SL、第一資料線DL1及第二資料線DL2配置在 基板100上。如圖1所示，在本實施方式中，掃描線SL與第一、二資料線DL1、DL2交錯設置，且第一、二資料線DL1、DL2彼此相平行並沿第二方向y延伸，但本發明並不限於此。另外，第一、二資料線DL1、DL2舉例為依序且相鄰設置，亦即第一、二資料線DL1、DL2之間舉例為不設置有其他資料線，且分別設置於畫素單元U的相對兩側。基於導電性的考量，掃描線SL、第一資料線DL1及第二資料線DL2一般是使用金屬材料，但本發明不限於此。在其他實施方式中，掃描線SL、第一資料線DL1及第二資料線DL2亦可以使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或是金屬材料與其它導電材料的堆疊層。
第一畫素結構P1位於第一資料線DL1與第二資料線DL2之間，且第一畫素結構P1包括第一主動元件T1以及第一畫素電極PE1。另外，在本實施方式中，第一畫素結構P1可更包括第一遮蔽圖案SM1。
舉例而言，在本實施方式中，第一主動元件T1包括第一半導體圖案層130、第一閘極G1、第三閘極G3、第一絕緣圖案140、第一源極S1以及第一汲極D1。也就是說，在本實施方式中，第一主動元件T1為雙閘極薄膜電晶體(dual gate thin film transistor)。值得一提的是，雙閘極的設計可抑制第一主動元件T1的漏電流。然而，本發明並不限制第一主動元件T1一定是雙閘極薄膜電晶體。在其他實施方式中，第一主動元件T1也可以是單閘 極薄膜電晶體(single gate thin film transistor)。
第一半導體圖案層130可包括第一源極區131、第一汲極區132、第一通道區133、第三通道區134及第一連接區135，其中第一通道區133位於第一源極區131與第一汲極區132之間，第三通道區134位於第一通道區133與第一源極區131之間，且第一連接區135設置在第一通道區133與第三通道區134之間。在本實施方式中，第一連接區135可為一重摻雜區，以降低第一通道區133與第三通道區134之間的阻值。另外需說明的是，如前文所述，本發明並不限制第一主動元件T1一定是雙閘極薄膜電晶體，因此本發明並不限制第一半導體圖案層130一定要包括多個通道區(即第一通道區133、第三通道區134)。在其他實施方式中，第一半導體圖案層130亦可選擇性地僅包括一個通道區，例如第一通道區133。
如圖1所示，在本實施方式中，第一半導體圖案層130為具有短部130S與長部130L的L形半導體圖案層。舉例而言，在本實施方式中，掃描線SL具有彼此相對的第一側R1及第二側R2，其中第一半導體圖案層130的短部130S位於掃描線SL的第一側R1，且第一半導體圖案層130的長部130L由掃描線SL的第一側R1延伸至第二側R2。從另一觀點而言，在本實施方式中，第一半導體圖案層130的一端位於掃描線SL的第一側R1，而第一半導體圖案層130的另一端位於掃描線SL的第二側R2。
在本實施方式中，第一半導體圖案層130的長部130L與 第一資料線DL1於垂直基板方向z上實質重疊，且第一半導體圖案層130的短部130S朝向遠離第一資料線DL1的方向(例如：第一方向x)延伸。在本實施方式中，垂直基板方向z與第一方向x和第二方向y相垂直。
另外，在本實施方式中，第一汲極區132位於第一半導體圖案層130的短部130S上，且第一通道區133、第三通道區134、第一連接區135及第一源極區131位於第一半導體圖案層130的長部130L上。從另一觀點而言，在本實施方式中，第一汲極區132位於掃描線SL的第一側R1，而第一源極區131位於掃描線SL的第二側R2。
第一閘極G1與第一通道區133於垂直基板方向z上重疊，且第三閘極G3與第三通道區134於垂直基板方向z上重疊。然而，如前文所述，本發明並不限制第一主動元件T1一定是雙閘極薄膜電晶體，因此本發明並不限制第一主動元件T1一定要包括多個閘極(即第一閘極G1、第三閘極G3)。在其他實施方式中，第一主動元件T1亦可選擇性地僅包括一個閘極，例如第一閘極G1。
另一方面，第一閘極G1及第三閘極G3皆與掃描線SL電性連接。如圖1所示，在本實施方式中，掃描線SL包括沿第一方向x延伸的主幹SLm以及由主幹SLm向外延伸的第一分支SLb1及第二分支SLb2，其中第一方向x與第二方向y相交錯，較佳的是第一方向x與第二方向y垂直。進一步而言，在本實施方式中， 第一閘極G1為掃描線SL之主幹SLm的一部分，而第三閘極G3為掃描線SL之第一分支SLb1的一部分。也就是說，在本實施方式中，第一閘極G1、第三閘極G3為對應掃描線SL的不同二個區域，第一閘極G1連接於主幹SLm，第三閘極G3連接於第一分支SLb1，且第一閘極G1、第三閘極G3彼此電性連接。從另一觀點而言，在本實施方式中，第一閘極G1、第三閘極G3與掃描線SL為同一膜層所形成。然而，本發明不限於此，在其他實施方式中，第一閘極G1、第三閘極G3與掃描線SL亦可分屬不同膜層。另外，在本實施方式中，垂直基板方向z與第一方向x相垂直。
第一絕緣圖案140位於第一半導體圖案層130上。舉例而言，在本實施方式中，第一絕緣圖案140包括閘絕緣圖案140a及層間絕緣圖案140b，其中第一閘極G1、第三閘極G3配置於閘絕緣圖案140a上，且層間絕緣圖案140b覆蓋第一閘極G1、第三閘極G3。另外，請參照圖3及圖5，在本實施方式中，第一絕緣圖案140具有接觸窗開口C1及接觸窗開口C2。舉例而言，在本實施方式中，接觸窗開口C1及接觸窗開口C2分別貫穿閘絕緣圖案140a及層間絕緣圖案140b。
閘絕緣圖案140a及層間絕緣圖案140b分別可為單層或多層結構，且閘絕緣圖案140a及層間絕緣圖案140b的材質分別可為無機材料、有機材料、或其它合適的材料，其中無機材料例如是氧化矽、氮化矽、氮氧化矽、或其它合適的材料；有機材料例如是聚醯亞胺系樹脂、環氧系樹脂、壓克力系樹脂、或其它合 適的材料。
第一源極S1經由接觸窗開口C1與第一源極區131電性連接，而第一汲極D1經由接觸窗開口C2與第一汲極區132電性連接。也就是說，在本實施方式中，第一源極S1對應於第一半導體圖案層130之第一源極區131設置，而第一汲極D1對應於第一半導體圖案層130之第一汲極區132設置。從另一觀點而言，如前文所述，第一汲極區132位於掃描線SL的第一側R1，第一源極區131位於掃描線SL的第二側R2，藉此第一汲極D1位於掃描線SL的第一側R1，第一源極S1位於掃描線SL的第二側R2。
在本實施方式中，第一源極S1與第一資料線DL1電性連接。如圖1所示，第一源極S1為第一資料線DL1的一部分。也就是說，在本實施方式中，第一源極S1與第一資料線DL1構成一連續的導電圖案。從另一觀點而言，在本實施方式中，第一源極S1、第一汲極D1、第一資料線DL1與第二資料線DL2為同一膜層所形成。然而，本發明不限於此，在其他實施方式中，第一源極S1、第一汲極D1、第一資料線DL1與第二資料線DL2亦可分屬不同膜層。
第一畫素電極PE1與第一汲極D1電性連接。舉例而言，如圖5和圖6所示，畫素單元U更包括絕緣層PL及絕緣層BP，其中絕緣層PL覆蓋第一主動元件T1，絕緣層BP配置於絕緣層PL上，以提供保護第一主動元件T1的功能或是平坦化的功能，並且絕緣層PL與絕緣層BP具有接觸窗開口C3，亦即接觸窗開口 C3貫穿絕緣層PL與絕緣層BP。進一步而言，在本實施方式中，第一畫素電極PE1配置於絕緣層BP上，且填入接觸窗開口C3以和第一汲極D1電性接觸。另外，如圖5所示，在本實施方式中，接觸窗開口C3與接觸窗開口C2在垂直基板方向z上相重疊或至少部分重疊。
在本實施方式中，第一畫素電極PE1的材質可包括金屬氧化物導電材料，例如銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。在本實施方式中，絕緣層PL及絕緣層BP分別可為單層或多層結構，且絕緣層PL及絕緣層BP的材質分別可包括無機材料、有機材料或其組合，其中無機材料例如是(但不限於)：氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層；有機材料例如是(但不限於)：聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。
另一方面，如圖1所示，第一畫素電極PE1包括第一主體部M1以及連接於第一主體部M1的第一畫素部E1。舉例而言，在本實施方式中，第一主體部M1用以連接第一汲極D1。也就是說，第一畫素電極PE1係藉由第一主體部M1填入接觸窗開口C3而電性連接於第一汲極D1。在本實施方式中，第一畫素部E1於垂直基板方向z上與第一資料線DL1至少部分重疊。也就是說，在一實施方式中，第一畫素部E1於垂直基板方向z上可與第一資料線DL1完全重疊；在另一實施方式中，第一畫素部E1於垂直 基板方向z上可與第一資料線DL1部分重疊。在本文中，完全重疊的定義如下：若兩物件完全重疊，表示一物件的垂直投影完全位於另一物件的垂直投影內或重合。在本實施方式中，第一主體部M1與第一畫素部E1皆位於掃描線SL的第一側R1。另外，在本實施方式中，第一畫素部E1的數量為1。
第一遮蔽圖案SM1配置於基板100上且與第一通道區133及第三通道區134於垂直基板方向z上重疊。舉例而言，在本實施方式中，第一遮蔽圖案SM1與第一通道區133及第三通道區134完全重疊，但本發明並不限於此。另外，在本實施方式中，第一遮蔽圖案SM1沿第二方向y延伸。在本實施方式中，第一遮蔽圖案SM1的材質可包括任何所屬技術領域中具有通常知識者所周知的任一種遮光材料，例如鉬、鉬鋁鉬或鈦鋁鈦等不透光金屬，用以遮蔽光線以避免第一通道區133及第三通道區134被背光源照到。值得注意的是，在其他實施方式中，第一畫素結構P1亦可以不設置第一遮蔽圖案SM1。
第二畫素結構P2與第一畫素結構P1沿第一方向x相鄰設置。舉例而言，在畫素單元U中，第二畫素結構P2與第一畫素結構P1以並列(side by side)方式排列。在本實施方式中，第二畫素結構P2同樣位於第一資料線DL1與第二資料線DL2之間。在本實施方式中，第二畫素結構P2包括第二主動元件T2以及第二畫素電極PE2。另外，在本實施方式中，第二畫素結構P2可更包括第二遮蔽圖案SM2。
舉例而言，在本實施方式中，第二主動元件T2包括第二半導體圖案層150、第二閘極G2、第四閘極G4、第二絕緣圖案160、第二源極S2以及第二汲極D2。也就是說，在本實施方式中，第二主動元件T2為雙閘極薄膜電晶體(dual gate thin film transistor)。值得一提的是，雙閘極的設計可抑制第二主動元件T2的漏電流。然而，本發明並不限制第二主動元件T2一定是雙閘極薄膜電晶體。在其他實施方式中，第二主動元件T2也可以是單閘極薄膜電晶體(single gate thin film transistor)。
第二半導體圖案層150可包括第二源極區151、第二汲極區152、第二通道區153、第四通道區154及第二連接區155，其中第二通道區153位於第二源極區151與第二汲極區152之間，第四通道區154位於第二通道區153與第二源極區151之間，且第二連接區155設置在第二通道區153與第四通道區154之間。在本實施方式中，第二連接區155可為一重摻雜區，以降低第二通道區153與第四通道區154之間的阻值。另外需說明的是，如前文所述，本發明並不限制第二主動元件T2一定是雙閘極薄膜電晶體，因此本發明並不限制第二半導體圖案層150一定要包括多個通道區(即第二通道區153、第四通道區154)。在其他實施方式中，第二半導體圖案層150亦可選擇性地僅包括一個通道區，例如第二通道區153。
如圖1所示，在本實施方式中，第二半導體圖案層150為具有短部150S與長部150L的L形半導體圖案層。舉例而言， 在本實施方式中，第二半導體圖案層150的短部150S位於掃描線SL的第二側R2，且第二半導體圖案層150的長部150L由掃描線SL的第二側R2延伸至第一側R1。也就是說，在本實施方式中，第二半導體圖案層150的短部150S與第一半導體圖案層130的短部130S分別位於掃描線SL的相對兩側。從另一觀點而言，在本實施方式中，第二半導體圖案層150的一端位於掃描線SL的第一側R1，而第二半導體圖案層150的另一端位於掃描線SL的第二側R2。
在本實施方式中，第二半導體圖案層150的長部150L與第二資料線DL2於垂直基板方向z上實質重疊，且第二半導體圖案層150的短部150S朝向遠離第二資料線DL2的方向延伸。
另外，在本實施方式中，第二汲極區152位於第二半導體圖案層150的短部150S上，且第二通道區153、第四通道區154、第二連接區155及第二源極區151位於第二半導體圖案層150的長部150L上。從另一觀點而言，在本實施方式中，第二汲極區152位於掃描線SL的第二側R2，而第二源極區151位於掃描線SL的第一側R1。
第二閘極G2與第二通道區153於垂直基板方向z上重疊，且第四閘極G4與第四通道區154於垂直基板方向z上重疊。然而，如前文所述，本發明並不限制第二主動元件T2一定是雙閘極薄膜電晶體，因此本發明並不限制第二主動元件T2一定要包括多個閘極(即第二閘極G2、第四閘極G4)。在其他實施方式中， 第二主動元件T2亦可選擇性地僅包括一個閘極，例如第二閘極G2。
另一方面，第二閘極G2及第四閘極G4皆與掃描線SL電性連接。如圖1所示，在本實施方式中，第二閘極G2為掃描線SL之主幹SLm的一部分，而第四閘極G4為掃描線SL之第二分支SLb2的一部分。也就是說，在本實施方式中，第二閘極G2、第四閘極G4為對應掃描線SL的不同二個區域，第二閘極G2連接於主幹SLm，第四閘極G4連接於第二分支SLb2，且第二閘極G2、第四閘極G4彼此電性連接。進一步而言，在本實施方式中，第一閘極G1、第三閘極G3、第二閘極G2、第四閘極G4為對應掃描線SL的不同四個區域，且第一閘極G1、第三閘極G3、第二閘極G2、第四閘極G4彼此電性連接。從另一觀點而言，在本實施方式中，第二閘極G2、第四閘極G4與掃描線SL為同一膜層所形成。然而，本發明不限於此，在其他實施方式中，第二閘極G2、第四閘極G4與掃描線SL亦可分屬不同膜層。
第二絕緣圖案160位於第二半導體圖案層150上。舉例而言，在本實施方式中，第二絕緣圖案160包括閘絕緣圖案160a及層間絕緣圖案160b，其中第二閘極G2、第四閘極G4配置於閘絕緣圖案160a上，且層間絕緣圖案160b覆蓋第二閘極G2、第四閘極G4。另外，請參照圖5及圖6，在本實施方式中，第二絕緣圖案160具有接觸窗開口C4及接觸窗開口C5。舉例而言，在本實施方式中，接觸窗開口C4及接觸窗開口C5分別貫穿閘絕緣圖 案160a及層間絕緣圖案160b。
閘絕緣圖案160a及層間絕緣圖案160b分別可為單層或多層結構，且閘絕緣圖案160a及層間絕緣圖案160b的材質分別可為無機材料、有機材料、或其它合適的材料，其中無機材料例如是氧化矽、氮化矽、氮氧化矽、或其它合適的材料；有機材料例如是聚醯亞胺系樹脂、環氧系樹脂、壓克力系樹脂、或其它合適的材料。
值得一提的是，在本實施方式中，閘絕緣圖案140a與閘絕緣圖案160a彼此互相連接，以形成閘絕緣層GI，而層間絕緣圖案140b與層間絕緣圖案160b彼此互相連接，以形成層間絕緣層ILD。
第二源極S2經由接觸窗開口C4與第二源極區151電性連接，而第二汲極D2經由接觸窗開口C5與第二汲極區152電性連接。也就是說，在本實施方式中，第二源極S2對應於第二半導體圖案層150之第二源極區151設置，而第二汲極D2對應於第二半導體圖案層150之第二汲極區152設置。
如前文所述，第二汲極區152位於掃描線SL的第二側R2，第二源極區151位於掃描線SL的第一側R1，第二汲極D2位於掃描線SL的第二側R2，第二源極S2位於掃描線SL的第一側R1。從另一觀點而言，如圖1和圖5所示，且如前文所述，第一汲極區132位於掃描線SL的第一側R1且第一汲極D1經由接觸窗開口C2與第一汲極區132電性連接，而第二汲極區152位於 掃描線SL的第二側R2且第二汲極D2經由接觸窗開口C5與第二汲極區152電性連接，接觸窗開口C5與接觸窗開口C2沿第二方向y分別位於掃描線SL2的相對兩側。
在本實施方式中，第二源極S2與第二資料線DL2電性連接。如圖1所示，第二源極S2為第二資料線DL2的一部分。也就是說，在本實施方式中，第二源極S2與第二資料線DL2構成一連續的導電圖案。從另一觀點而言，在本實施方式中，第二源極S2、第二汲極D2、第一資料線DL1與第二資料線DL2為同一膜層所形成。然而，本發明不限於此，在其他實施方式中，第二源極S2、第二汲極D2、第一資料線DL1與第二資料線DL2亦可分屬不同膜層。
第二畫素電極PE2與第二汲極D2電性連接。舉例而言，如圖5和圖6所示，在本實施方式中，第二畫素電極PE2配置於絕緣層BP上，且填入接觸窗開口C6以和第二汲極D2電性接觸，其中接觸窗開口C6貫穿絕緣層PL與絕緣層BP，亦即絕緣層PL與絕緣層BP具有接觸窗開口C6。第二畫素電極PE2的材質可包括金屬氧化物導電材料，例如銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物、或其它合適的氧化物、或者是上述至少二者之堆疊層。在本實施方式中，絕緣層BP及絕緣層PL也覆蓋第二主動元件T2，以提供保護第二主動元件T2的功能。
如圖5所示，在本實施方式中，接觸窗開口C6與接觸窗開口C5在垂直基板方向z上相重疊或至少部分重疊。如前文所 述，接觸窗開口C5與接觸窗開口C2沿第二方向y分別位於掃描線SL2的相對兩側，藉此與接觸窗開口C5重疊的接觸窗開口C6和與接觸窗開口C2重疊的接觸窗開口C3也沿第二方向y分別位於掃描線SL2的相對兩側。
另一方面，如圖1所示，第二畫素電極PE2包括第二主體部M2以及連接於第二主體部M2的第二畫素部E2。舉例而言，在本實施方式中，第二主體部M2用以連接第二汲極D2。也就是說，第二畫素電極PE2係藉由第二主體部M2填入接觸窗開口C6而電性連接於第二汲極D2。在本實施方式中，第二畫素部E2於垂直基板方向z上與第二資料線DL2至少部分重疊。也就是說，在一實施方式中，第二畫素部E2於垂直基板方向z上可與第二資料線DL2完全重疊；在另一實施方式中，第二畫素部E2於垂直基板方向z上可與第二資料線DL2部分重疊。在本實施方式中，第二主體部M2位於掃描線SL的第二側R2，以及第二畫素部E2由掃描線SL之第二側R2朝向第一側R1延伸。如此一來，由於第一畫素部E1與第一主體部M1皆位於掃描線SL的同一側，因此與第一畫素部E1相比，第二畫素部E2的長度大於第一畫素部E1的長度。也就是說，第一畫素部E1的長度與第二畫素部E2的長度不相同。另外，在本實施方式中，第二畫素部E2的數量為1。
第二遮蔽圖案SM2配置於基板100上且與第二通道區153及第四通道區154於垂直基板方向z上重疊。舉例而言，在本實施方式中，第二遮蔽圖案SM2與第二通道區153及第四通道區 154完全重疊，但本發明並不限於此。另外，在本實施方式中，第二遮蔽圖案SM2沿第二方向y延伸。在本實施方式中，第二遮蔽圖案SM2的材質可包括任何所屬技術領域中具有通常知識者所周知的任一種遮光材料，例如鉬、鉬鋁鉬或鈦鋁鈦等不透光金屬，用以遮蔽光線以避免第二通道區153及第四通道區154被背光源照到。值得注意的是，在其他實施方式中，第二畫素結構P2亦可以不設置第二遮蔽圖案SM2。
共用電極層CM設置於基板100上。舉例而言，如圖3和圖6所示，共用電極層CM位於絕緣層PL上。在本實施方式中，共用電極層CM與部分的第一畫素結構P1及部分的第二畫素結構P2於垂直基板方向z上重疊。舉例而言，在本實施方式中，共用電極層CM具有開口OP，其中開口OP與第一主動元件T1的至少一部分、第一畫素電極PE1的至少一部分、第二主動元件T2的至少一部分、第二畫素電極PE2的至少一部分於垂直基板方向z上重疊。如圖1及圖5所示，開口OP與第一汲極D1及第一汲極區132於垂直基板方向z上重疊，開口OP與第一主體部M1於垂直基板方向z上重疊，開口OP與第二汲極D2及第二汲極區152於垂直基板方向z上重疊，以及開口OP與第二主體部M2於垂直基板方向z上重疊。另一方面，在本實施方式中，接觸窗開口C3通過共用電極層CM的開口OP而延伸至第一汲極D1，且開口OP於垂直基板方向z上的垂直投影面積大於接觸窗開口C3的垂直投影面積，使得填入開口OP的絕緣層BP能夠防止共用電極層CM 與第一畫素電極PE1相接觸，而避免產生短路的問題。同樣地，在本實施方式中，接觸窗開口C6通過共用電極層CM的開口OP而延伸至第二汲極D2，且開口OP於垂直基板方向z上的垂直投影面積大於接觸窗開口C6的垂直投影面積，使得填入開口OP的絕緣層BP能夠防止共用電極層CM與第二畫素電極PE2相接觸，而避免產生短路的問題。
進一步而言，在本實施方式中，絕緣層BP設置在共用電極層CM與第一畫素電極PE1及第二畫素電極PE2之間，藉此共用電極層CM與第一畫素電極PE1及第二畫素電極PE2彼此間皆電性絕緣且結構上分離，而當顯示面板10處於顯示模式時，第一畫素電極PE1可與共用電極層CM之與第一畫素電極PE1對應的部分產生邊緣電場，第二畫素電極PE2可與共用電極層CM之與第二畫素電極PE2對應的部分產生邊緣電場。進一步而言，在本實施方式中，共用電極層CM與第一畫素電極PE1對應的部分即作為第一畫素結構P1的共用電極，而共用電極層CM與第二畫素電極PE2對應的部分即作為第二畫素結構P2的共用電極。在本實施方式中，共用電極層CM電性連接至共用電壓，例如約0伏特，然不以此為限。另外，在本實施方式中，顯示面板10可為邊際場切換式(fringe field switching，FFS)顯示面板。
在本實施方式中，共用電極層CM例如是透明導電層，其材質包括金屬氧化物導電材料，例如銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、銦鎵鋅氧化物、或其它合適的氧化物、 或者是上述至少二者之堆疊層。
請參考圖2，遮蔽圖案層BM配置於對向基板110上。在本實施方式中，遮蔽圖案層BM用以遮蔽不欲被使用者觀看到的元件及走線，例如掃描線SL、第一資料線DL1、第二資料線DL2、第一主動元件T1、第二主動元件T2等。遮蔽圖案層BM的材質可為黑色樹脂或是遮光金屬(例如：鉻)等反射性較低的材料。
第一彩色濾光圖案CF1及第二彩色濾光圖案CF2配置於對向基板110上，其中第一彩色濾光圖案CF1對應第一畫素結構P1設置，第二彩色濾光圖案CF2對應第二畫素結構P2設置。如圖2及圖6所示，在本實施方式中，第一彩色濾光圖案CF1與第二彩色濾光圖案CF2沿第一方向x相鄰設置。在本實施方式中，第一彩色濾光圖案CF1與第二彩色濾光圖案CF2彼此相接觸。須注意的是，位於圖2上方的第一彩色濾光圖案CF1及第二彩色濾光圖案CF2屬於圖1所示的畫素單元U，而位於圖2下方的第一彩色濾光圖案CF1及第二彩色濾光圖案CF2則是屬於沿第二方向y設置的下一個畫素單元U。
另外，在本實施方式中，第一彩色濾光圖案CF1的顏色與第二彩色濾光圖案CF2的顏色相同。具體而言，第一彩色濾光圖案CF1與第二彩色濾光圖案CF2的顏色例如是紅色、綠色或藍色。
另外，如前文所述，發明所屬領域中具有通常知識者應理解顯示面板10中實際上包括排列成陣列的多個畫素單元U。在 一實施方式中，沿第二方向y設置的任兩相鄰畫素單元U中的第一彩色濾光圖案CF1的顏色不相同。舉例而言，在3X3的陣列下，沿第二方向y設置的畫素單元U中的第一彩色濾光圖案CF1依序可為藍色濾光圖案B、紅色濾光圖案R及綠色濾光圖案G，或者紅色濾光圖案R、綠色濾光圖案G及藍色濾光圖案B，或者綠色濾光圖案G、藍色濾光圖案B及紅色濾光圖案R，如圖9所示。然而，本發明並不限制沿第二方向y設置的任兩相鄰畫素單元U中的第一彩色濾光圖案CF1的顏色一定不相同。在其他實施方式中，沿第二方向y設置的任兩相鄰畫素單元U中的第一彩色濾光圖案CF1的顏色也可以彼此相同。舉例而言，在3X3的陣列下，沿第二方向y設置的畫素單元U中的第一彩色濾光圖案CF1可皆為紅色濾光圖案R、藍色濾光圖案B或者綠色濾光圖案G，如圖10所示。
絕緣層OC全面性地配置於對向基板110上。在本實施方式中，絕緣層OC可覆蓋第一彩色濾光圖案CF1、第二彩色濾光圖案CF2與遮蔽圖案層BM。絕緣層OC的材質可為無機材料、有機材料或其組合，無機材料例如是氧化矽、氮化矽、氮氧化矽、或上述至少二種材料的堆疊層。有機材料例如是聚醯亞胺系樹脂、環氧系樹脂或壓克力系樹脂等高分子材料。
在本實施方式中，配向膜A1與配向膜A2用以對液晶層120中的液晶分子(未繪示)提供錨定力(anchoring force)，使其於基板100與對向基板110維持適當的排列狀態。舉例而言，在 本實施方式中，配向膜A1配置於基板100上，且位於基板100與液晶層120之間，而配向膜A2配置於對向基板110上，且位於對向基板110與液晶層120之間。
值得說明的是，在本實施方式中，透過在畫素單元U中，第一畫素結構P1與第二畫素結構P2沿第一方向x相鄰設置，第一畫素結構P1與第二畫素結構P2皆位於第一資料線DL1與第二資料線DL2之間，且第一主動元件T1中的第一絕緣圖案140的接觸窗開口C2與第二主動元件T2中的第二絕緣圖案160的接觸窗開口C5沿第二方向y分別位於掃描線SL的相對兩側(即第一側R1及第二側R2)，使得顯示面板10的解析度能達到1000ppi以上。在一實施方式中，第一畫素結構P1與第二畫素結構P2間的畫素間距可降低至6.1微米um，而使得解析度可高達1388ppi。
進一步而言，在位於第一資料線DL1與第二資料線DL2之間的第一畫素結構P1與第二畫素結構P2係沿第一方向x相鄰設置，且接觸窗開口C2與接觸窗開口C5或接觸窗開口C3與接觸窗開口C6沿第二方向y分別位於掃描線SL的相對兩側的情況下，透過第一半導體圖案層130設計呈具有短部130S與長部130L的L形半導體圖案層，第二半導體圖案層150設計呈具有短部150S與長部150L的L形半導體圖案層，其中短部130S位於掃描線SL的第一側R1，短部150S位於掃描線SL的第二側R2，使得顯示面板10的解析度能夠更輕易達到1000ppi以上。
另一方面，在位於第一資料線DL1與第二資料線DL2之 間的第一畫素結構P1與第二畫素結構P2係沿第一方向x相鄰設置，且接觸窗開口C2與接觸窗開口C5沿第二方向y分別位於掃描線SL的相對兩側的情況下，透過第一遮蔽圖案SM1與第二遮蔽圖案SM2設計呈沿第二方向y延伸，使得顯示面板10的解析度能夠更輕易達到1000ppi以上。
另外，在本實施方式中，透過沿第一方向x相鄰設置的第一彩色濾光圖案CF1的顏色與第二彩色濾光圖案CF2的顏色相同，使得可避免顯示面板10發生混色現象。
另外，雖然在顯示面板10中，第一彩色濾光圖案CF1的顏色與第二彩色濾光圖案CF2的顏色相同，但本發明並不限於此。在其他實施方式中，對應第一畫素結構的第一彩色濾光圖案的顏色與對應第二畫素結構的第二彩色濾光圖案的顏色也可以不相同。以下，將參照圖7進行詳細說明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。
圖7是依照本發明的另一實施方式的顯示面板的局部剖面示意圖。圖7的顯示面板20的上視示意圖請參考圖1及圖2，而圖7的剖面位置對應至圖1的剖線d-d’。
請同時參照圖7及圖6，圖7的顯示面板20與圖6的顯示面板10相似，因此相同或相似的元件以相同或相似的符號表 示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。以下，將就兩者間的差異處做說明。
請參照圖7，在本實施方式中，第一彩色濾光圖案CF3及第二彩色濾光圖案CF4配置於對向基板110上，其中第一彩色濾光圖案CF3對應第一畫素結構P1設置，第二彩色濾光圖案CF4對應第二畫素結構P2設置。請同時參照圖2，在本實施方式中，第一彩色濾光圖案CF3與第二彩色濾光圖案CF4沿第一方向x相鄰設置。在本實施方式中，第一彩色濾光圖案CF3與第二彩色濾光圖案CF4彼此相接觸。
另外，在本實施方式中，第一彩色濾光圖案CF3的顏色與第二彩色濾光圖案CF4的顏色不相同。具體而言，第一彩色濾光圖案CF3的顏色例如是紅色、綠色或藍色，以及第二彩色濾光圖案CF2的顏色例如是紅色、綠色或藍色。舉例來說，在一實施方式中，第一彩色濾光圖案CF3的顏色為紅色，且第二彩色濾光圖案CF4的顏色為綠色。舉另一例來說，在一實施方式中，第一彩色濾光圖案CF3的顏色為藍色，且第二彩色濾光圖案CF4的顏色為紅色。舉又一例來說，在一實施方式中，第一彩色濾光圖案CF3的顏色為綠色，且第二彩色濾光圖案CF4的顏色為藍色。
另外，雖然在顯示面板10中，第一畫素部E1及第二畫素部E2的數量分別皆為1，但本發明並不限於此。在其他實施方式中，第一畫素電極的第一畫素部的數量與第二畫素電極的第二畫素部的數量分別也可以大於1。以下，將參照圖8進行詳細說 明。在此必須說明的是，下述實施方式沿用了前述實施方式的元件符號與部分內容，其中採用相同或相似的符號來表示相同或相似的元件，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式，下述實施方式不再重複贅述。
圖8是依照本發明的另一實施方式的顯示面板的局部上視示意圖。在此必須說明的是，為了方便說明起見，圖8中省略繪示絕緣層PL、絕緣層BP、配向膜A1、配向膜A2、液晶層120、對向基板110、遮蔽圖案層BM、第一彩色濾光圖案CF1、第二彩色濾光圖案CF2以及絕緣層OC等構件。
請同時參照圖8及圖1，圖8的顯示面板30與圖1的顯示面板10相似，因此相同或相似的元件以相同或相似的符號表示，並且省略了相同技術內容的說明。關於省略部分的說明可參考前述實施方式。以下，將就兩者間的差異處做說明。
請參照圖8，在本實施方式中，第一畫素結構P1包括第一畫素電極PE3，以及第二畫素結構P2包括第二畫素電極PE4。舉例而言，在本實施方式中，第一畫素電極PE3包括第一主體部M3以及連接於第一主體部M3的多個第一畫素部E3；以及第二畫素電極PE4包括第二主體部M4以及連接於第二主體部M4的多個第二畫素部E4。也就是說，在本實施方式中，第一畫素部E3及第二畫素部E4的數量分別皆大於1。另外，在本實施方式中，第一主體部M3用以連接第一汲極D1，第二主體部M4用以連接第二汲極D2。也就是說，第一畫素電極PE3係藉由第一主體部M3 填入接觸窗開口C3而電性連接於第一汲極D1，第二畫素電極PE4係藉由第二主體部M4填入接觸窗開口C6而電性連接於第二汲極D2。
在本實施方式中，第一畫素部E3的數量為3，第二畫素部E4的數量為2，但本發明並不限於此。在其他實施方式中，依據實際上的需要及/或顯示面板30的佈局，本領域具有通常知識者可調整第一畫素部E3及第二畫素部E4的數量，只要第一畫素部E3及第二畫素部E4的數量分別皆大於1即可。
在本實施方式中，多個第一畫素部E3於垂直基板方向z上與第一資料線DL1至少部分重疊，多個第二畫素部E4於垂直基板方向z上與第二資料線DL2至少部分重疊。舉例而言，在本實施方式中，多個第一畫素部E3中的一者與第一資料線DL1完全重疊，多個第二畫素部E4中的一者與第二資料線DL2完全重疊，但本發明並不限於此。在其他實施方式中，多個第一畫素部E3中的一者也可以與第一資料線DL1部分重疊，多個第二畫素部E4中的一者也可以與第二資料線DL2部分重疊。
在本實施方式中，第一主體部M3與多個第一畫素部E3皆位於掃描線SL的第一側R1，而第二主體部M4位於掃描線SL的第二側R2，且第二畫素部E4由掃描線SL之第二側R2朝向第一側R1延伸。如此一來，與第一畫素部E3相比，第二畫素部E4的長度大於第一畫素部E3的長度。也就是說，第一畫素部E3的長度與第二畫素部E4的長度不相同。
綜上所述，透過本發明的顯示面板包括沿第一方向延伸的掃描線、沿與第一方向相交的第二方向延伸的第一資料線與第二資料線、以及位於第一資料線與第二資料線之間且沿第一方向相鄰設置的第一畫素結構及第二畫素結構，其中第一畫素結構包括第一半導體圖案層、第一閘極、第一絕緣圖案、第一源極及第一汲極，第一絕緣圖案具有第一接觸窗開口，第一汲極經第一接觸窗開口與第一半導體圖案層的第一汲極區電性連接，第二畫素結構包括第二半導體圖案層、第二閘極、第二絕緣圖案、第二源極及第二汲極，第二絕緣圖案具有與第一接觸窗開口沿第二方向分別在掃描線兩側的第二接觸窗開口，第二汲極經第二接觸窗開口與第二半導體圖案層的第二汲極區電性連接，藉此本發明的顯示面板的解析度能達到1000ppi以上。
雖然本發明已以實施方式揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

Claims (15)

  1. 一種顯示面板，包括多個畫素單元，每一畫素單元包括：一掃描線、一第一資料線以及一第二資料線，配置在一基板上，其中該掃描線沿一第一方向延伸，該第一資料線以及該第二資料線沿一第二方向延伸，且該第一方向與該第二方向相交；一第一畫素結構，位於該第一資料線與該第二資料線之間，且該第一畫素結構包括：一第一主動元件，包括：一第一半導體圖案層，包括一第一源極區、一第一汲極區及一第一通道區，該第一通道區位於該第一源極區與該第一汲極區之間；一第一閘極，與該第一通道區於垂直基板方向上重疊且與該掃描線電性連接；一第一絕緣圖案，位於該第一半導體圖案層上，其中該第一絕緣圖案具有一第一接觸窗開口；以及一第一源極以及一第一汲極，其中該第一汲極經由該第一接觸窗開口與該第一汲極區電性連接，且該第一源極與該第一資料線及該第一源極區電性連接；以及一第一畫素電極，與該第一汲極電性連接；以及一第二畫素結構，與該第一畫素結構沿該第一方向相鄰設置，位於該第一資料線與該第二資料線之間，且該第二畫素結構包括：一第二主動元件，包括：一第二半導體圖案層，包括一第二源極區、一第二汲極區及一第二通道區，該第二通道區位於該第二源極區與該第二汲極區之間；一第二閘極，與該第二通道區於該垂直基板方向上重疊且與該掃描線電性連接；一第二絕緣圖案，位於該第二半導體圖案層上，其中該第二絕緣圖案具有一第二接觸窗開口，且該第二接觸窗開口與該第一接觸窗開口沿該第二方向分別位於該掃描線的相對兩側；以及一第二源極以及一第二汲極，其中該第二汲極經由該第二接觸窗開口與該第二汲極區電性連接，且該第二源極與該第二資料線及該第二源極區電性連接；以及一第二畫素電極，與該第二汲極電性連接。
  2. 如申請專利範圍第1項所述的顯示面板，其中該第一半導體圖案層及該第二半導體圖案層分別為具有一短部與一長部的L形半導體圖案層，該第一半導體圖案層的該短部位於該掃描線的一第一側，該第二半導體圖案層的該短部位於該掃描線的一第二側。
  3. 如申請專利範圍第2項所述的顯示面板，其中：該第一汲極區位於該第一半導體圖案層的該短部上，該第一通道區及該第一源極區位於該第一半導體圖案層的該長部上；以及該第二汲極區位於該第二半導體圖案層的該短部上，該第二通道區及該第二源極區位於該第二半導體圖案層的該長部上。
  4. 如申請專利範圍第2項所述的顯示面板，其中該第一半導體圖案層的該長部與該第一資料線於該垂直基板方向上實質重疊，該第一半導體圖案層的該短部朝向遠離該第一資料線的方向延伸，以及該第二半導體圖案層的該長部與該第二資料線於該垂直基板方向上實質重疊，該第二半導體圖案層的該短部朝向遠離該第二資料線的方向延伸。
  5. 如申請專利範圍第3項所述的顯示面板，其中：該第一主動元件更包括：一第三閘極，與該掃描線電性連接且與該第一半導體圖案層的一第三通道區於該垂直基板方向上重疊，其中該第三通道區位於該第一通道區與該第一源極區之間；該第二主動元件更包括：一第四閘極，與該掃描線電性連接且與該第二半導體圖案層的一第四通道區重疊，其中該第四通道區位於該第二通道區與該第二源極區之間；以及該掃描線包括一第一分支及一第二分支，該第一分支連接於該第三閘極，且該第二分支連接於該第四閘極。
  6. 如申請專利範圍第5項所述的顯示面板，其中：該第一畫素結構更包括：一第一遮蔽圖案，配置於該基板上且與該第一通道區及該第三通道區於該垂直基板方向上重疊，其中該第一遮蔽圖案沿該第二方向延伸；以及該第二畫素結構更包括：一第二遮蔽圖案，配置於該基板上且與該第二通道區及該第四通道區於該垂直基板方向上重疊，其中該第二遮蔽圖案沿該第二方向延伸。
  7. 如申請專利範圍第3項所述的顯示面板，其中該第一主動元件之該第一汲極位於該掃描線之該第一側，對應於該第一半導體圖案層之該第一汲極區設置，以及該第二主動元件之該第二汲極位於該掃描線之該第二側，對應於該第二半導體圖案層之該第二汲極區設置。
  8. 如申請專利範圍第7項所述的顯示面板，其中：該第一畫素電極包括：一第一主體部，用以連接該第一汲極；以及至少一第一畫素部，連接於該第一主體部且與該第一資料線至少部分重疊，且該第一主體部與該至少一第一畫素部皆位於該掃描線之該第一側；以及該第二畫素電極包括：一第二主體部，用以連接該第二汲極；以及至少一第二畫素部，連接於該第二主體部且與該第二資料線至少部分重疊，且該第二主體部位於該掃描線之該第二側以及該至少一第二畫素部由該掃描線之該第二側朝向該第一側延伸。
  9. 如申請專利範圍第8項所述的顯示面板，其中該至少一第一畫素部的長度與該至少一第二畫素部的長度不相同。
  10. 如申請專利範圍第1項所述的顯示面板，更包括一共用電極層，設置於該基板上，用以與該第一畫素電極及該第二畫素電極分別形成電場。
  11. 如申請專利範圍第1項所述的顯示面板，更包括：一第一彩色濾光圖案，對應該第一畫素結構設置；以及一第二彩色濾光圖案，對應該第二畫素結構設置，其中該第一彩色濾光圖案的顏色與該第二彩色濾光圖案的顏色相同。
  12. 如申請專利範圍第11項所述的顯示面板，其中沿該第二方向設置的任兩相鄰畫素單元中的該第一彩色濾光圖案的顏色不相同。
  13. 如申請專利範圍第1項所述的顯示面板，更包括：一第一彩色濾光圖案，對應該第一畫素結構設置；以及一第二彩色濾光圖案，對應該第二畫素結構設置，其中該第一彩色濾光圖案的顏色與該第二彩色濾光圖案的顏色不相同。
  14. 如申請專利範圍第1項所述的顯示面板，其中：該第一畫素電極包括：一第一主體部，用以連接該第一汲極；以及至少一第一畫素部，連接於該第一主體部且與該第一資料線至少部分重疊，且該第一主體部與該至少一第一畫素部皆位於該掃描線之一第一側；以及該第二畫素電極包括：一第二主體部，用以連接該第二汲極；以及至少一第二畫素部，連接於該第二主體部且與該第二資料線至少部分重疊，且該第二主體部位於該掃描線之一第二側以及該至少一第二畫素部由該掃描線之該第二側朝向該第一側延伸。
  15. 如申請專利範圍第14項所述的顯示面板，其中該至少一第一畫素部和該至少一第二畫素部的數量皆為1。
TW107106902A 2018-03-02 2018-03-02 顯示面板 TWI671568B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW107106902A TWI671568B (zh) 2018-03-02 2018-03-02 顯示面板
CN201810414461.1A CN108565269B (zh) 2018-03-02 2018-05-03 显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW107106902A TWI671568B (zh) 2018-03-02 2018-03-02 顯示面板

Publications (2)

Publication Number Publication Date
TWI671568B true TWI671568B (zh) 2019-09-11
TW201939119A TW201939119A (zh) 2019-10-01

Family

ID=63537854

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107106902A TWI671568B (zh) 2018-03-02 2018-03-02 顯示面板

Country Status (2)

Country Link
CN (1) CN108565269B (zh)
TW (1) TWI671568B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI694292B (zh) * 2019-03-04 2020-05-21 友達光電股份有限公司 顯示面板
TWI696026B (zh) * 2019-04-24 2020-06-11 友達光電股份有限公司 畫素陣列基板
CN112993118B (zh) * 2020-06-05 2023-05-09 友达光电股份有限公司 显示装置
WO2022140923A1 (zh) * 2020-12-28 2022-07-07 京东方科技集团股份有限公司 显示面板和显示装置
TWI787720B (zh) * 2021-01-25 2022-12-21 友達光電股份有限公司 有機半導體基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1847962A (zh) * 2005-04-15 2006-10-18 广辉电子股份有限公司 薄膜电晶体阵列基板的制造方法
CN105068348A (zh) * 2015-09-11 2015-11-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板及其驱动方法
TW201619675A (zh) * 2014-11-25 2016-06-01 友達光電股份有限公司 顯示面板之畫素結構
WO2016187903A1 (zh) * 2015-05-26 2016-12-01 深圳市华星光电技术有限公司 一种液晶面板和阵列基板

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101717460B1 (ko) * 2009-10-16 2017-03-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 액정 표시 장치를 포함한 전자 기기
TWI539592B (zh) * 2014-05-22 2016-06-21 友達光電股份有限公司 畫素結構
TWI549265B (zh) * 2015-02-11 2016-09-11 友達光電股份有限公司 畫素結構及其製造方法
TWI578509B (zh) * 2015-07-23 2017-04-11 友達光電股份有限公司 畫素結構

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1847962A (zh) * 2005-04-15 2006-10-18 广辉电子股份有限公司 薄膜电晶体阵列基板的制造方法
TW201619675A (zh) * 2014-11-25 2016-06-01 友達光電股份有限公司 顯示面板之畫素結構
WO2016187903A1 (zh) * 2015-05-26 2016-12-01 深圳市华星光电技术有限公司 一种液晶面板和阵列基板
CN105068348A (zh) * 2015-09-11 2015-11-18 京东方科技集团股份有限公司 一种阵列基板及其制造方法、显示面板及其驱动方法

Also Published As

Publication number Publication date
CN108565269A (zh) 2018-09-21
TW201939119A (zh) 2019-10-01
CN108565269B (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
TWI671568B (zh) 顯示面板
US11740745B2 (en) Display device
CN111880345B (zh) 液晶显示装置
JP4404072B2 (ja) 液晶パネル
CN106873260A (zh) 显示基板和包括该显示基板的液晶显示装置
US10146089B2 (en) Curved display device
KR100510565B1 (ko) 액정 표시 장치
TWI753527B (zh) 顯示裝置
JP5806383B2 (ja) 液晶表示装置
TW201701032A (zh) 液晶顯示面板
TWI631402B (zh) 陣列基板與顯示面板
JP4293867B2 (ja) 画素の大型化に対応したｉｐｓ液晶ディスプレイ
JP5681269B2 (ja) 液晶表示パネル
US11099442B2 (en) Display device
TW201802557A (zh) 畫素單元及顯示面板
JP2017111388A (ja) 液晶表示装置
KR102210587B1 (ko) 액정표시장치
KR102016567B1 (ko) 컬러 필터층을 포함하는 박막 트랜지스터 기판을 구비하는 평판 표시장치 및 그 제조 방법
CN116830070A (zh) 触控结构、触控显示面板及显示装置
WO2020026780A1 (ja) 表示装置
TWI634536B (zh) 顯示面板
KR20090021938A (ko) 액정표시장치
KR102207621B1 (ko) 액정표시장치
JP6072151B2 (ja) 表示パネル
KR102484901B1 (ko) 유기발광 표시장치