TWI696026B - 畫素陣列基板 - Google Patents

畫素陣列基板 Download PDF

Info

Publication number
TWI696026B
TWI696026B TW108114319A TW108114319A TWI696026B TW I696026 B TWI696026 B TW I696026B TW 108114319 A TW108114319 A TW 108114319A TW 108114319 A TW108114319 A TW 108114319A TW I696026 B TWI696026 B TW I696026B
Authority
TW
Taiwan
Prior art keywords
scan line
pixel
array substrate
pixel array
electrode
Prior art date
Application number
TW108114319A
Other languages
English (en)
Other versions
TW202040242A (zh
Inventor
蘇志中
陳亦偉
Original Assignee
友達光電股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 友達光電股份有限公司 filed Critical 友達光電股份有限公司
Priority to TW108114319A priority Critical patent/TWI696026B/zh
Priority to US16/596,677 priority patent/US10903245B2/en
Priority to CN201911112114.4A priority patent/CN110782795B/zh
Application granted granted Critical
Publication of TWI696026B publication Critical patent/TWI696026B/zh
Publication of TW202040242A publication Critical patent/TW202040242A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B27/00—Optical systems or apparatus not provided for by any of the groups G02B1/00 - G02B26/00, G02B30/00
    • G02B27/01—Head-up displays
    • G02B27/017—Head mounted
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一種畫素陣列基板包括基板、多個畫素結構以及掃描元件。多個畫素結構沿第一方向排列於基板上。每一畫素結構包括資料線、主動元件與畫素電極。主動元件具有半導體圖案、源極與汲極。源極與汲極分別電性連接於資料線與畫素電極。掃描元件包括第一掃描線與第二掃描線。第一掃描線與第二掃描線在第一方向上延伸，且互相電性連接。多個畫素結構的多個主動元件電性連接於第一掃描線與第二掃描線。第一掃描線與第二掃描線分別重疊於各主動元件的半導體圖案的不同兩處。

Description

畫素陣列基板
本發明是有關於一種半導體基板，且特別是有關於一種畫素陣列基板。
視網膜顯示器（retina display）的出現，除了帶給消費者前所未有的視覺體驗，更帶動了頭戴式顯示技術的多元發展，例如虛擬實境（Virtual Reality，VR）、擴增實境（Augmented Reality，AR）與混合實境（Mixed Reality，MR）。為了讓上述應用的顯示效果更加逼真，具有超高解析度的顯示面板更是不可或缺的。然而，隨著顯示面板的解析度不斷地增加，畫素結構的可布局空間也更加緊縮，且畫素驅動電路的尺寸設計更是挑戰著生產機台的製程極限。因此，如何在提升面板解析度的同時，兼顧其量產性是許多廠商所亟欲解決的難題。
本發明提供一種畫素陣列基板，其解析度高。
本發明的畫素陣列基板，包括基板、多個畫素結構以及掃描元件。多個畫素結構沿第一方向排列於基板上。每一畫素結構包括資料線、主動元件與畫素電極。主動元件具有半導體圖案、源極與汲極。源極與汲極分別電性連接於資料線與畫素電極。掃描元件包括第一掃描線與第二掃描線。第一掃描線與第二掃描線在第一方向上延伸，且互相電性連接。多個畫素結構的多個主動元件電性連接於第一掃描線與第二掃描線。第一掃描線與第二掃描線分別重疊於各主動元件的半導體圖案的不同兩處。
在本發明的一實施例中，上述的畫素陣列基板的掃描元件更包括連接部，且連接部電性連接於第一掃描線與第二掃描線之間。
在本發明的一實施例中，上述的畫素陣列基板的連接部設置於多個畫素結構的多個半導體圖案中的任兩相鄰者之間。
在本發明的一實施例中，上述的畫素陣列基板的連接部重疊於多個畫素結構的多條資料線的其中一者。
在本發明的一實施例中，上述的畫素陣列基板的第一掃描線與第二掃描線位於主動元件的源極與汲極之間。
在本發明的一實施例中，上述的畫素陣列基板的半導體圖案具有第一段部與第二段部。第一段部與第二段部分別在第一方向與垂直第一方向上延伸。第一掃描線與第二掃描線分別重疊於第二段部的不同兩處。
在本發明的一實施例中，上述的畫素陣列基板更包括彼此分離開來的多個遮光圖案。各遮光圖案設置在基板與對應的畫素結構的主動元件的半導體圖案之間。
在本發明的一實施例中，上述的畫素陣列基板的各畫素結構的畫素電極重疊於第一掃描線與第二掃描線的其中一者。
在本發明的一實施例中，上述的畫素陣列基板的各畫素結構的主動元件的汲極重疊於第一掃描線與第二掃描線的其中一者。
在本發明的一實施例中，上述的畫素陣列基板更包括平坦層，覆蓋源極與汲極。平坦層具有重疊於汲極的第一接觸窗，其中第一接觸窗重疊於第一掃描線與第二掃描線的其中一者。
在本發明的一實施例中，上述的畫素陣列基板更包括絕緣層，覆蓋平坦層與汲極的部分表面。絕緣層具有重疊於第一接觸窗的第二接觸窗，其中畫素電極透過第一接觸窗與第二接觸窗以電性連接汲極。
基於上述，在本發明一實施例的畫素陣列基板中，多個畫素結構排列於第一掃描線與第二掃描線之延伸路徑上，每一畫素結構的半導體圖案重疊於彼此電性連接的第一掃描線與第二掃描線。藉此，使主動元件所需的配置空間得以縮小，並增加畫素電路的製程裕度。另一方面，當畫素尺寸進一步縮小時，主動元件仍可保有雙閘極的配置，有助於維持良好電性。
為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。
本文使用的「約」、「近似」、「本質上」、或「實質上」包括所述值和在本領域普通技術人員確定的特定值的可接受的偏差範圍內的平均值，考慮到所討論的測量和與測量相關的誤差的特定數量（即，測量系統的限制）。例如，「約」可以表示在所述值的一個或多個標準偏差內，或例如±30%、±20%、±15%、±10%、±5%內。再者，本文使用的「約」、「近似」、「本質上」、或「實質上」可依量測性質、切割性質或其它性質，來選擇較可接受的偏差範圍或標準偏差，而可不用一個標準偏差適用全部性質。
在附圖中，為了清楚起見，放大了層、膜、面板、區域等的厚度。應當理解，當諸如層、膜、區域或基板的元件被稱為在另一元件「上」或「連接到」另一元件時，其可以直接在另一元件上或與另一元件連接，或者中間元件可以也存在。相反，當元件被稱為「直接在另一元件上」或「直接連接到」另一元件時，不存在中間元件。如本文所使用的，「連接」可以指物理及/或電性連接。再者，「電性連接」可為二元件間存在其它元件。
此外，諸如「下」或「底部」和「上」或「頂部」的相對術語可在本文中用於描述一個元件與另一元件的關係，如圖所示。應當理解，相對術語旨在包括除了圖中所示的方位之外的裝置的不同方位。例如，如果一個附圖中的裝置翻轉，則被描述為在其它元件的「下」側的元件將被定向在其它元件的「上」側。因此，示例性術語「下」可以包括「下」和「上」的取向，取決於附圖的特定取向。類似地，如果一個附圖中的裝置翻轉，則被描述為在其它元件「下方」或「下方」的元件將被定向為在其它元件「上方」。因此，示例性術語「上面」或「下面」可以包括上方和下方的取向。
在本發明中，為了便於理解，電晶體的源極與汲極的位置於圖中的標示為示範例，並不用以限定本發明。這是因為電晶體的源極與汲極會隨著電流的流向改變，或是電晶體為NMOS電晶體或PMOS電晶體而有所不同。
現將詳細地參考本發明的示範性實施方式，示範性實施方式的實例說明於所附圖式中。只要有可能，相同元件符號在圖式和描述中用來表示相同或相似部分。
圖1為本發明一實施例的畫素陣列基板的上視示意圖。圖2為圖1的畫素陣列基板的局部區域的放大示意圖。圖3為圖2的畫素陣列基板的剖面示意圖。特別說明的是，圖2對應於圖1的區域I，且圖3對應於圖2的剖線A-A’。為清楚呈現起見，圖1僅繪示出第一閘極驅動電路301、第二閘極驅動電路302以及圖2的基板100、資料線DL、畫素電極PE與掃描元件200的繪示，且圖2省略了圖3的緩衝層110、閘絕緣層120、層間絕緣層130、平坦層140、絕緣層160與共用訊號線CL的繪示；此外，圖2省略與共用電極150重疊之畫素電極PE的多個狹縫的繪示。
特別一提的是，本發明的畫素陣列基板可應用於顯示面板（display panel），其中顯示面板更包括設置在畫素陣列基板上的顯示介質（例如液晶材料層、發光材料層）以及覆蓋顯示介質的驅動電極。舉例來說，圖1至圖3的畫素陣列基板10可應用於非自發光的顯示面板，例如液晶顯示面板（Liquid Crystal Display Panel，LCD Panel）。然而，在另一些實施例中，畫素陣列基板也可應用於自發光的顯示面板，例如有機發光二極體（Organic Light Emitting Diode，OLED）面板、微發光二極體（Micro Light Emitting Diode，Micro LED）面板以及次毫米發光二極體（Mini Light Emitting Diode，Mini LED）面板。
請參照圖1及圖2，畫素陣列基板10包括基板100、多條資料線DL與多個畫素結構PX。多條資料線DL沿第一方向D1排列於基板100上，且在第二方向D2上延伸。多個畫素結構PX可陣列排列於基板100上，且各畫素結構PX設置在兩相鄰的資料線DL之間。進一步而言，畫素陣列基板10更包括多個掃描元件200。多個掃描元件200沿第二方向D2於基板100上排成多列。掃描元件200包括彼此電性連接的第一掃描線SL1與第二掃描線SL2，且第一掃描線SL1與第二掃描線SL2在第一方向D1上延伸。舉例來說，畫素陣列基板10還可選擇性地包括第一閘極驅動電路301與第二閘極驅動電路302，其中奇數列的掃描元件200電性連接於第一閘極驅動電路301，而偶數列的掃描元件200電性連接於第二閘極驅動電路302，但本發明並不以此為限。在一些實施例中，所有的掃描元件200也可電性連接於同一個閘極驅動電路。特別一提的是，在本實施例中，多條第一掃描線SL1相交於多條資料線DL可定義出多個畫素區PA，且多個畫素結構PX分別對應這些畫素區PA設置。
在本實施例中，掃描元件200還可選擇性地包括連接部210，且連接部210電性連接於第一掃描線SL1與第二掃描線SL2之間。舉例來說，連接部210、第一掃描線SL1與第二掃描線SL2的材質可選擇性地相同；也就是說，連接部210、第一掃描線SL1與第二掃描線SL2可形成於同一膜層。然而，本發明不限於此，根據其他實施例，連接部210與第一掃描線SL1（或第二掃描線SL2）也可形成於不同的膜層，且第一掃描線SL1與第二掃描線SL2可透過連接部210的橋接而彼此電性連接。
特別一提的是，為了不佔用過多的電路布局空間，連接部210與多條資料線DL的其中一者在基板100的法線方向上可選擇性地相重疊，但本發明不以此為限。在本實施例中，資料線DL與連接部210在第一方向D1上分別具有第一寬度W1與第二寬度W2，且第一寬度W1可選擇性地小於第二寬度W2。然而，本發明不限於此，根據另一實施例，資料線DL的第一寬度W1與連接部210的第二寬度W2也可實質上相等；根據再一實施例，資料線DL的第一寬度W1也可選擇性地大於連接部210的第二寬度W2。需說明的是，在本實施例中，每一掃描元件200的連接部210數量係以一個為例進行示範性地說明，本發明並不以圖式揭示內容為限。在一些實施例中，每一掃描元件200的連接部210數量可視實際需求而調整。
在本實施例中，基於導電性的考量，資料線DL與掃描元件200的材料一般是使用金屬材料。然而，本發明不限於此，根據其他實施例，資料線DL與掃描元件200也可使用其他導電材料，例如：合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。
請參照圖2，畫素結構PX包括主動元件T及電性連接於主動元件T的畫素電極PE。詳細而言，主動元件T具有源極S、汲極D、第一閘極G1、第二閘極G2以及半導體圖案SC，其中源極S與資料線DL電性連接，汲極D與畫素電極PE電性連接，且半導體圖案SC電性連接於源極S與汲極D之間。舉例來說，在基板100的法線方向上，畫素電極PE可選擇性地重疊於第二掃描線SL2，但本發明並不以此為限。在本實施例中，畫素電極PE可以是光穿透式電極，穿透式電極的材質包括金屬氧化物，例如：銦錫氧化物、銦鋅氧化物、鋁錫氧化物、鋁鋅氧化物、或其它合適的氧化物、或者是上述至少兩者之堆疊層。然而，本發明不限於此，在一些實施例中，畫素電極PE也可以是反射式電極，反射式電極包括金屬、合金、金屬材料的氮化物、金屬材料的氧化物、金屬材料的氮氧化物、或其他合適的材料、或是金屬材料與其他導電材料的堆疊層。
特別一提的是，掃描元件200的第一掃描線SL1與第二掃描線SL2在基板100上的兩垂直投影可位於對應的主動元件T的源極S與汲極D在基板100上的兩垂直投影之間，如此可減少半導體圖案SC的彎折處數量，換言之，可降低半導體層的圖案複雜度，有助於增加畫素電路的設計裕度，並提升其製造良率。在本實施例中，主動元件T的半導體圖案SC可重疊於資料線DL的一部分，更具體地說，資料線DL在基板100的法線方向上與半導體圖案SC重疊的一部分可選擇性地作為主動元件T的源極S，但本發明不以此為限。另一方面，在基板100的法線方向上，主動元件T的汲極D可選擇性地與第二掃描線SL2重疊。
進一步而言，在本實施例中，半導體圖案SC可選擇性地包括第一段部SCa與第二段部SCb，且第一段部SCa的延伸方向相交於第二段部SCb的延伸方向。舉例來說，第一段部SCa的延伸方向實質上可平行於第一掃描線SL1及第二掃描線SL2的延伸方向（即第一方向D1），而第二段部SCb的延伸方向實質上可平行於資料線DL的延伸方向（即第二方向D2）。然而，本發明不限於此，在一些實施例中，半導體圖案SC也可僅具有在第二方向D2上延伸的第二段部SCb，且主動元件T的源極S可由資料線DL朝向半導體圖案SC的一側延伸而出並重疊於第二段部SCb的凸出部所構成。
另一方面，沿第一方向D1排列的多個畫素結構PX的多個主動元件T電性連接於第一掃描線SL1與第二掃描線SL2，且在基板100的法線方向上，第一掃描線SL1與第二掃描線SL2分別重疊於每一主動元件T的半導體圖案SC的不同兩區。在本實施例中，沿第一方向D1排列的多個主動元件T的多個半導體圖案SC都位在對應的掃描元件200的第一掃描線SL1與第二掃描線SL2的延伸路徑上。因此，第一掃描線SL1與第二掃描線SL2重疊於半導體圖案SC的兩部分可分別作為對應此半導體圖案SC的第一閘極G1與第二閘極G2。據此，可縮小主動元件所需的配置空間，並增加其製程容許度（process latitude），且在主動元件的尺寸進一步縮小時，仍可保有雙閘極的配置，進而維持主動元件的操作電性。
進一步而言，由於半導體圖案SC的第二段部SCb在第二方向D2上的延伸長度明顯比第一段部SCa在第一方向D1上的延伸長度來得長，亦即，半導體圖案SC大致上可呈現I字形的樣式，以致於在第一方向D1上延伸的第一掃描線SL1與第二掃描線SL2可分別重疊於第二段部SCb的不同兩區，有助於提升畫素電路的設計裕度。
請參照圖3，在本實施例中，主動元件T的第一閘極G1與第二閘極G2可選擇性地設置在半導體圖案SC的上方，也就是說，主動元件T為頂部閘極型薄膜電晶體（top-gate TFT）。然而，本發明不限於此，在其他實施例中，主動元件T的第一閘極G1與第二閘極G2也可設置在半導體圖案SC的下方，也就是說，主動元件T也可以是底部閘極型薄膜電晶體（bottom-gate TFT）。
舉例而言，在本實施例中，形成主動元件T的方法可包括以下步驟：於基板100上依序形成緩衝層110、半導體圖案SC、閘絕緣層120、第一閘極G1、第二閘極G2、層間絕緣層130、源極S與汲極D，其中源極S透過形成在閘絕緣層120及層間絕緣層130的接觸窗130a與半導體圖案SC電性連接，汲極D透過形成在閘絕緣層120及層間絕緣層130的接觸窗130b與半導體圖案SC電性連接，但本發明不以此為限。
在本實施例中，半導體圖案SC、緩衝層110、閘絕緣層120、第一閘極G1、第二閘極G2、層間絕緣層130、源極S與汲極D分別可由任何所屬技術領域中具有通常知識者所周知的用於畫素陣列基板的任一半導體圖案、任一閘絕緣層、任一閘極、任一層間絕緣層、任一源極及任一汲極來實現，且半導體圖案SC、緩衝層110、閘絕緣層120、第一閘極G1、第二閘極G2、層間絕緣層130、源極S與汲極D分別可藉由任何所屬技術領域中具有通常知識者所周知的任一方法來形成。另外，在本實施例中，主動元件T可以是低溫多晶矽薄膜電晶體（Low Temperature Poly-Silicon Thin Film Transistor，LTPS TFT）。然而，本發明不限於此，在其他實施例中，主動元件T也可以是非晶矽薄膜電晶體（Amorphous Silicon TFT，a-Si TFT）、微晶矽薄膜電晶體（micro-Si TFT）或金屬氧化物電晶體（Metal Oxide Transistor）。
進一步而言，畫素陣列基板10還可選擇性地包括平坦層140與共用電極150。平坦層140覆蓋源極S與汲極D。在基板100的法線方向上，平坦層140具有重疊於汲極D的接觸窗140a，且平坦層140的接觸窗140a可重疊於第二閘極G2。共用電極150覆蓋平坦層140，且具有重疊於接觸窗140a的開口150a。在本實施例中，畫素陣列基板10還可選擇性地包括共用訊號線CL，其中共用電極150透過平坦層140的接觸窗140b電性連接至共用訊號線CL。另一方面，在基板100的法線方向上，平坦層140的接觸窗140a可選擇性地重疊於第二掃描線SL2。
舉例來說，共用訊號線CL、源極S與汲極D的材質可選擇性地相同；也就是說，共用訊號線CL、源極S與汲極D可形成於同一膜層，但本發明不以此為限。在本實施例中，平坦層140的材質例如是有機絕緣材料。有機絕緣材料可包括聚亞醯胺、聚酯、苯並環丁烯(benzocyclobutene，BCB)、聚甲基丙烯酸甲酯(polymethylmethacrylate，PMMA)、聚乙烯苯酚(poly(4-vinylphenol)，PVP)、聚乙烯醇(polyvinyl alcohol，PVA)、聚四氟乙烯(polytetrafluoroethene，PTFE)、六甲基二矽氧烷(hexamethyldisiloxane，HMDSO)、或其它適合之有機絕緣材料。
另一方面，畫素陣列基板10還可包括絕緣層160，其中畫素電極PE設置於絕緣層160上。絕緣層160覆蓋共用電極150、平坦層140的部分表面，並填入平坦層140的接觸窗140a以覆蓋汲極D的部分表面。在基板100的法線方向上，絕緣層160具有重疊於接觸窗140a與汲極D的接觸窗160a，且畫素電極PE填入接觸窗160a以電性連接主動元件T的汲極D。在本實施例中，絕緣層160的材質可包括無機材料（例如：氧化矽、氮化矽、氮氧化矽、其它合適的材料、或上述至少兩種材料的堆疊層）、有機材料、或其它合適的材料、或上述之組合。
請參照圖2及圖3，在本實施例中，畫素陣列基板10還可選擇性地包括多個遮光圖案170，這些遮光圖案170分別與多個畫素結構PX相對應，且在結構上彼此分離開來。具體而言，每一個遮光圖案170係設置在基板100與對應的畫素結構PX的主動元件T的半導體圖案SC之間。如此，可避免半導體圖案SC重疊於第一閘極G1與第二閘極G2的區域（即通道區）在背光的長時間照射下產生劣化（degradation），進而提升主動元件的信賴性（reliability）。舉例來說，由於半導體圖案SC在基板100的法線方向上重疊於第一掃描線SL1與第二掃描線SL2的第二段部SCb可在平行於資料線DL的延伸方向（即第二方向D2）上延伸，遮光圖案170也可順應著第二段部SCb的延伸路徑配置於基板100上（如圖2所示）。如此，當畫素尺寸進一步的縮小時，仍可確保任兩相鄰的遮光圖案170彼此電性隔離，有助於降低多個畫素在電性上的串音（cross-talk）風險，並增加畫素電路的製程容許度。
綜上所述，在本發明一實施例的畫素陣列基板中，多個畫素結構排列於第一掃描線與第二掃描線之延伸路徑上，每一畫素結構的半導體圖案重疊於彼此電性連接的第一掃描線與第二掃描線。藉此，主動元件所需的配置空間得以縮小，並增加畫素電路的製程裕度。另一方面，當畫素尺寸進一步縮小時，主動元件仍可保有雙閘極的配置，有助於維持良好電性。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
10:畫素陣列基板 100:基板 110:緩衝層 120:閘絕緣層 130:層間絕緣層 130a、130b、140a、140b、160a:接觸窗 140:平坦層 150:共用電極 150a:開口 160:絕緣層 170:遮光圖案 200:掃描元件 210:連接部 301:第一閘極驅動電路 302:第二閘極驅動電路 CL:共用訊號線 D:汲極 DL:資料線 D1:第一方向 D2:第二方向 G1:第一閘極 G2:第二閘極 PA:畫素區 PE:畫素電極 PX:畫素結構 S:源極 SC:半導體圖案 SCa:第一段部 SCb:第二段部 SL1:第一掃描線 SL2:第二掃描線 T:主動元件 W1:第一寬度 W2:第二寬度 A-A’:剖線 I:區域
圖1為本發明一實施例的畫素陣列基板的上視示意圖。 圖2為圖1的畫素陣列基板的局部區域的放大示意圖。 圖3為圖2的畫素陣列基板的剖面示意圖。
10:畫素陣列基板
100:基板
130a、130b、140a、160a:接觸窗
150a:開口
170:遮光圖案
200:掃描元件
210:連接部
D:汲極
DL:資料線
D1:第一方向
D2:第二方向
G1:第一閘極
G2:第二閘極
PA:畫素區
PE:畫素電極
PX:畫素結構
S:源極
SC:半導體圖案
SCa:第一段部
SCb:第二段部
SL1:第一掃描線
SL2:第二掃描線
T:主動元件
W1:第一寬度
W2:第二寬度
A-A’:剖線
I:區域

Claims (11)

  1. 一種畫素陣列基板，包括： 一基板； 多個畫素結構，沿一第一方向排列於該基板上，各該畫素結構包括一資料線、一主動元件與一畫素電極，該主動元件具有一半導體圖案、一源極與一汲極，其中該源極與該汲極分別電性連接於該資料線與該畫素電極；以及 一掃描元件，包括： 一第一掃描線及一第二掃描線，在該第一方向上延伸，且互相電性連接， 其中該些畫素結構的多個主動元件電性連接於該第一掃描線與該第二掃描線，且該第一掃描線與該第二掃描線分別重疊於各該主動元件的該半導體圖案的不同兩處。
  2. 如申請專利範圍第1項所述的畫素陣列基板，其中該掃描元件更包括一連接部，且該連接部電性連接於該第一掃描線與該第二掃描線之間。
  3. 如申請專利範圍第2項所述的畫素陣列基板，其中該連接部設置於該些畫素結構的該些半導體圖案中的任兩相鄰者之間。
  4. 如申請專利範圍第2項所述的畫素陣列基板，其中該連接部重疊於該些畫素結構的該些資料線的其中一者。
  5. 如申請專利範圍第1項所述的畫素陣列基板，其中該第一掃描線與該第二掃描線位於該主動元件的該源極與該汲極之間。
  6. 如申請專利範圍第1項所述的畫素陣列基板，其中該半導體圖案具有一第一段部與一第二段部，該第一段部與該第二段部分別在該第一方向與垂直該第一方向上延伸，其中該第一掃描線與該第二掃描線分別重疊於該第二段部的不同兩處。
  7. 如申請專利範圍第1項所述的畫素陣列基板，更包括彼此分離開來的多個遮光圖案，各該遮光圖案設置在該基板與對應的該畫素結構的該主動元件的該半導體圖案之間。
  8. 如申請專利範圍第1項所述的畫素陣列基板，其中各該畫素結構的該畫素電極重疊於該第一掃描線與該第二掃描線的其中一者。
  9. 如申請專利範圍第1項所述的畫素陣列基板，其中各該畫素結構的該主動元件的該汲極重疊於該第一掃描線與該第二掃描線的其中一者。
  10. 如申請專利範圍第1項所述的畫素陣列基板，更包括一平坦層，覆蓋該源極與該汲極，該平坦層具有重疊於該汲極的一第一接觸窗，其中該第一接觸窗重疊於該第一掃描線與該第二掃描線的其中一者。
  11. 如申請專利範圍第10項所述的畫素陣列基板，更包括一絕緣層，該絕緣層覆蓋該平坦層與該汲極的部分表面，且具有重疊於該第一接觸窗的一第二接觸窗，其中該畫素電極透過該第一接觸窗與該第二接觸窗以電性連接該汲極。
TW108114319A 2019-04-24 2019-04-24 畫素陣列基板 TWI696026B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108114319A TWI696026B (zh) 2019-04-24 2019-04-24 畫素陣列基板
US16/596,677 US10903245B2 (en) 2019-04-24 2019-10-08 Pixel array substrate
CN201911112114.4A CN110782795B (zh) 2019-04-24 2019-11-14 像素阵列基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108114319A TWI696026B (zh) 2019-04-24 2019-04-24 畫素陣列基板

Publications (2)

Publication Number Publication Date
TWI696026B true TWI696026B (zh) 2020-06-11
TW202040242A TW202040242A (zh) 2020-11-01

Family

ID=69391263

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108114319A TWI696026B (zh) 2019-04-24 2019-04-24 畫素陣列基板

Country Status (3)

Country Link
US (1) US10903245B2 (zh)
CN (1) CN110782795B (zh)
TW (1) TWI696026B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771244B (zh) * 2020-08-12 2022-07-11 友達光電股份有限公司 顯示裝置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115830996A (zh) * 2019-11-12 2023-03-21 群创光电股份有限公司 显示装置
TWI779906B (zh) * 2021-10-27 2022-10-01 友達光電股份有限公司 畫素陣列基板
WO2024020952A1 (zh) * 2022-07-28 2024-02-01 京东方科技集团股份有限公司 显示基板、显示面板及显示装置
CN115347001A (zh) * 2022-08-03 2022-11-15 武汉华星光电半导体显示技术有限公司 阵列基板及显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003100512A1 (en) 2002-05-27 2003-12-04 Samsung Electronics Co., Ltd. A thin film transistor panel for a liquid crystal display
US9664969B2 (en) * 2014-06-05 2017-05-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT-LCD display panel based on HSD structure and manufacturing method
TWI643011B (zh) * 2017-11-08 2018-12-01 元太科技工業股份有限公司 畫素陣列基板與顯示裝置
TWI648722B (zh) * 2018-05-30 2019-01-21 凌巨科技股份有限公司 畫素結構及其製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1184421A (ja) * 1997-09-10 1999-03-26 Sharp Corp アクティブマトリクス基板及びそれを用いた液晶パネル
KR101200883B1 (ko) * 2005-12-13 2012-11-13 엘지디스플레이 주식회사 박막 트랜지스터 어레이 기판의 제조 방법
CN104062823B (zh) 2014-06-06 2017-01-25 厦门天马微电子有限公司 一种阵列基板及显示装置
US9934723B2 (en) 2014-06-25 2018-04-03 Lg Display Co., Ltd. Thin film transistor substrate, display panel including the same, and method of manufacturing the same
KR102367274B1 (ko) * 2014-06-25 2022-02-25 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시패널과 그 제조방법
CN108701720B (zh) * 2016-02-24 2021-09-21 夏普株式会社 薄膜晶体管基板和显示面板
CN106537313B (zh) 2016-09-27 2019-07-09 京东方科技集团股份有限公司 阵列基板及其驱动方法、显示面板和显示设备
KR102627343B1 (ko) * 2016-11-30 2024-01-22 엘지디스플레이 주식회사 표시장치
KR102676492B1 (ko) 2016-11-30 2024-06-18 엘지디스플레이 주식회사 박막 트랜지스터 및 이를 이용한 표시패널
CN106684155B (zh) 2017-01-05 2021-03-30 京东方科技集团股份有限公司 双栅薄膜晶体管及其制备方法、阵列基板及显示装置
CN106887406B (zh) * 2017-03-29 2019-11-15 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
CN108363253B (zh) * 2018-02-09 2020-12-22 京东方科技集团股份有限公司 阵列基板及其驱动方法和制造方法
TWI671568B (zh) * 2018-03-02 2019-09-11 友達光電股份有限公司 顯示面板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003100512A1 (en) 2002-05-27 2003-12-04 Samsung Electronics Co., Ltd. A thin film transistor panel for a liquid crystal display
US9664969B2 (en) * 2014-06-05 2017-05-30 Shenzhen China Star Optoelectronics Technology Co., Ltd. TFT-LCD display panel based on HSD structure and manufacturing method
TWI643011B (zh) * 2017-11-08 2018-12-01 元太科技工業股份有限公司 畫素陣列基板與顯示裝置
TWI648722B (zh) * 2018-05-30 2019-01-21 凌巨科技股份有限公司 畫素結構及其製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI771244B (zh) * 2020-08-12 2022-07-11 友達光電股份有限公司 顯示裝置

Also Published As

Publication number Publication date
CN110782795A (zh) 2020-02-11
US10903245B2 (en) 2021-01-26
CN110782795B (zh) 2022-01-07
TW202040242A (zh) 2020-11-01
US20200343269A1 (en) 2020-10-29

Similar Documents

Publication Publication Date Title
TWI696026B (zh) 畫素陣列基板
US20180145094A1 (en) Display device
KR102152178B1 (ko) 곡면 액정표시장치 및 이를 위한 컬러필터 기판
US11003012B2 (en) Liquid crystal display device and manufacturing method thereof
US10923028B2 (en) Display panel
US9780177B2 (en) Thin film transistor array panel including angled drain regions
TWI514055B (zh) 顯示面板與其製造方法
US20120168756A1 (en) Transistor, Method Of Manufacturing The Same, And Electronic Device Including The Transistor
KR102602169B1 (ko) 표시 장치
US9620609B2 (en) Thin film transistor display panel and method of manufacturing the same
TWI680603B (zh) 畫素陣列基板
US10620497B2 (en) Liquid crystal display device
KR20170117261A (ko) 액정 표시 장치 및 이의 제조 방법
KR102373687B1 (ko) 표시장치 및 이의 제조방법
US11550180B2 (en) Display devices and method for manufacturing the same
US20120112199A1 (en) Thin film transistor array panel
US11143918B2 (en) Display device
US20120140159A1 (en) Pixel array substrate and method of fabricating the same
KR101778364B1 (ko) 디스플레이 디바이스
KR102575531B1 (ko) 표시 패널 및 이를 포함하는 표시 장치
KR102461634B1 (ko) 액정 표시 장치 및 그 제조방법
KR20180063414A (ko) 표시 장치
US20070008443A1 (en) Display substrate, method of manufacturing the same and display apparatus having the same
KR102066020B1 (ko) 산화물 반도체를 이용한 표시장치용 어레이기판 및 그 제조방법
KR20060102172A (ko) 박막 트랜지스터 표시판