TWI643011B - 畫素陣列基板與顯示裝置 - Google Patents

Abstract

一種畫素陣列基板，包括基板、多條第一掃描線、多條第二掃描線、多條資料線以及多個畫素結構。第一掃描線與第二掃描線交替排列。在同一圖框時間中，第一掃描線被致能的時間長度不同於第二掃描線。資料線相交於第一掃描線與第二掃描線。每一畫素結構包括第一主動元件由其中一條第一掃描線控制、第二主動元件由其中一條第二掃描線控制以及畫素電極。畫素電極透過第二主動元件連接至第一主動元件，而第一主動元件連接至其中一條資料線。相鄰的第一掃描線與第二掃描線的間距為畫素結構的間距的三分之一至二分之一。

Description

畫素陣列基板與顯示裝置

本發明是有關於一種畫素陣列基板與顯示裝置。

隨著顯示技術的發展以及各種顯示裝置的多元化，為了在有限體積的顯示裝置中，獲得較大的影像顯示面積，顯示裝置對於顯示面板四周邊緣的無邊框需求越來越迫切，但由於對應於無邊框需求的電路佈局，常會因為驅動訊號之間的耦合效應，造成彼此訊號的浮動干擾而影響顯示品質。

本發明提供一種畫素陣列基板，可有效降低掃描線之間各自的耦合效應造成驅動訊號之間的浮動干擾。

本發明提供一種顯示裝置，採用所述的畫素陣列基板而具有較佳的顯示品質。

本發明的畫素陣列基板，包括基板、多條第一掃描線、多條第二掃描線、多條資料線以及多個畫素結構。第一掃描線與第二掃描線交替排列，且在同一圖框時間中，第一掃描線被致能的時間長度不同於第二掃描線被致能的時間長度。資料線相交於第一掃描線與第二掃描線。畫素結構配置於基板上且呈陣列排列。每一畫素結構包括第一主動元件、第二主動元件以及畫素電極。第一主動元件由對應的其中一條第一掃描線控制而開啟與關閉。第二主動元件由對應的其中一條第二掃描線控制而開啟與關閉。畫素電極連接至第二主動元件以透過第二主動元件連接至第一主動元件，而第一主動元件連接至其中一條資料線。相鄰的第一掃描線與第二掃描線的間距為畫素結構的間距的三分之一至二分之一。

在本發明的一實施例中，上述的畫素陣列基板更包括閘極驅動電路，設置於基板上且包括多條閘極塊信號線與N條閘極選擇信號線，其中每連續N條第一掃描線劃分成第一掃描線組，每一第一掃描線組連接到同一條閘極塊信號線，每連續N條第二掃描線依序連接N條閘極選擇信號線，N為正整數，且每一條閘極塊信號線被致能的時間長度中，N條閘極選擇信號線依序被致能。

在本發明的一實施例中，上述的每一畫素結構更包括墊底電極以及共同電極。墊底電極配置於基板上，電性連接於畫素電極。共同電極設置於基板上且位於墊底電極與畫素電極之間。

在本發明的一實施例中，上述的墊底電極包括第一墊底電極與第二墊底電極。第一墊底電極於基板上的正投影不重疊於第二墊底電極於基板上的正投影，且第一墊底電極與第二墊底電極之間配置有對應的一條第二掃描線。

在本發明的一實施例中，上述的共同電極包括第一共同電極與第二共同電極。第一共同電極於基板上的正投影重疊於第一墊底電極於基板上的正投影，且第二共同電極於基板上的正投影重疊於第二墊底電極於基板上的正投影。

在本發明的一實施例中，上述的每一畫素結構更包括閘絕緣層與連接電極。閘絕緣層覆蓋第一主動元件的閘極、第二主動元件的閘極與墊底電極，閘絕緣層具有暴露出部分第一墊底電極的第一閘絕緣層開口與暴露出部分第二墊底電極的第二閘絕緣層開口。連接電極配置於閘絕緣層上，電性連接第二主動元件的汲極，且連接電極透過第一閘絕緣層開口連接第一墊底電極，並透過第二閘絕緣層開口連接第二墊底電極。

在本發明的一實施例中，上述的每一畫素結構更包括保護層。保護層覆蓋第一主動元件與第二主動元件，並具保護層開口，其中畫素電極透過保護層開口電性連接連接電極。

在本發明的一實施例中，上述的保護層具有第一保護層開口與第二保護層開口。第一保護層開口位於第一閘絕緣層開口上方而第二保護層開口位於第二閘絕緣層開口上方。

在本發明的一實施例中，上述的連接電極與第二主動元件的汲極為一體成形。

在本發明的一實施例中，上述的每一畫素結構所對應連接的一條第二掃描線位於第一閘絕緣層開口與第二閘絕緣層開口之間。

本發明的顯示面板，包括前文所述之畫素陣列基板以及配置於畫素陣列基板上的顯示介質。

基於上述，由於本發明的畫素陣列基板中相鄰的第一掃描線與第二掃描線的間距為畫素結構的間距的三分之一至二分之一。據此，可避免相鄰的第一掃描線與第二掃描線間距過近而造成耦合效應所衍生的相互訊號干擾的問題，且使應用此畫素陣列基板的顯示裝置具有較佳的顯示品質。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為本發明一實施例的顯示裝置的俯視示意圖。圖2為圖1的顯示裝置的局部放大示意圖。圖3為圖2的顯示裝置沿著線段A-A’的剖面示意圖。圖4為圖2的顯示裝置沿著線段B-B’的剖面示意圖。於此需說明的是，圖3與圖4分別沿圖2的線段A-A’與線段B-B’所繪示，且為了方便說明起見，圖1與圖2中省略繪示部分構件(如圖3與圖4所示顯示介質200)。本實施例的顯示裝置10包括圖3與圖4中繪示的畫素陣列基板100與顯示介質200，其中顯示介質200配置於畫素陣列基板100上。此處，顯示介質200例如是電泳顯示薄膜或電濕潤顯示薄膜，但不以此為限。

請同時參照圖1至圖3，本實施例的畫素陣列基板100包括基板110、多條第一掃描線120、多條第二掃描線130、多條資料線140以及多個畫素結構150。第一掃描線120與第二掃描線130交替排列。資料線140相交於第一掃描線120與第二掃描線130。畫素結構150配置於基板110上且呈陣列排列。每一畫素結構150包括第一主動元件151、第二主動元件152以及畫素電極153。第一主動元件151由對應的其中一條第一掃描線120控制而開啟與關閉。第二主動元件152由對應的其中一條第二掃描線130控制而開啟與關閉。畫素電極153連接至第二主動元件152以透過第二主動元件152連接至第一主動元件151，而第一主動元件151連接至其中一條資料線140。相鄰的第一掃描線120與第二掃描線130的間距D1為畫素結構150的間距D2的三分之一至二分之一，而使第一掃描線120與第二掃描線130之間保持間距以避免彼此的耦合作用導致兩者間的訊號干擾，而影響顯示品質。在此需說明的是，畫素結構的區域可以由基板上的掃描線與資料線所劃分出，因此畫素結構的間距可以由掃描線所定義。在本實施例中，畫素結構150的間距D2是由相鄰的兩條第一掃描線120所定義，但不以此為限制。

如圖2與圖3所示，第一主動元件151包括閘極1512、源極1514、汲極1516及主動層1518。第二主動元件152包括閘極1522、源極1524、汲極1526及主動層1528。閘極1512及主動層1518在基板110上的正投影重疊，且源極1514與汲極1516接觸主動層1518的不同部分。閘極1522及主動層1528在基板110上的正投影重疊，且源極1524與汲極1526接觸主動層1528的不同部分。此處，第一主動元件151的各構件的配置與功效相同於第二主動元件152的各構件的配置與功效，且閘極1512與閘極1522為同一膜層、主動層1518與主動層1528為同一膜層以及源極1514、源極1524、汲極1516與汲極1526為同一膜層，但不以此為限。在本實施例中，閘極1512、1522配置於基板110上，而閘極1512、1522材料例如為金屬。主動層1518、1528分別位於閘極1512、1522上方，以作為電子通道之用。源極1514、1524與汲極1516、1526的材料例如為金屬。

在本實施例中，每一畫素結構150更包括墊底電極154以及共同電極155。墊底電極154配置於基板110上，且墊底電極154電性連接於畫素電極153。墊底電極154包括第一墊底電極1542與第二墊底電極1544。第一墊底電極1542於基板110上的正投影不重疊於第二墊底電極1544於基板110上的正投影，且第一墊底電極1542與第二墊底電極1544之間配置有對應的一條第二掃描線130。在本實施例中，第一墊底電極1542與第二墊底電極1544可與閘極1512、1522為同一膜層。

共同電極155設置於基板110上且位於墊底電極154與畫素電極153之間。共同電極155包括第一共同電極1552與第二共同電極1554。第一共同電極1552於基板110上的正投影重疊於第一墊底電極1542於基板110上的正投影，且第二共同電極1554於基板110上的正投影重疊於第二墊底電極1544於基板110上的正投影。此處，第一共同電極1552、第二共同電極1554、源極1514、1524以及汲極1516、1526可為同一膜層。

如圖2至圖4所示，在本實施例中，每一畫素結構150更包括閘絕緣層156與連接電極157。閘絕緣層156覆蓋第一主動元件151的閘極1512、第二主動元件152的閘極1522以及墊底電極154，閘絕緣層156具有暴露出部分第一墊底電極1542的第一閘絕緣層開口1562與暴露出部分第二墊底電極1544的第二閘絕緣層開口1564。閘絕緣層156的材料例如為氧化矽、氮化矽或是其他合適的介電材料。連接電極157配置於閘絕緣層156上，連接電極157電性連接第二主動元件152的汲極1526，延伸於第一閘絕緣層開口1562與第二閘絕緣層開口1564之間，且連接電極157透過第一閘絕緣層開口1562連接第一墊底電極1542，並透過第二閘絕緣層開口1564連接第二墊底電極1544。此處，在本實施例中，連接電極157與第二主動元件152的汲極1526為一體成形，且源極1514、1524、汲極1516、1526以及連接電極157可為同一膜層。

在本實施例中，每一畫素結構150更包括保護層158。保護層158覆蓋第一主動元件151與第二主動元件152，並具有保護層開口1582，其中畫素電極153透過保護層開口1582電性連接連接電極157。保護層開口1582在此以兩個為例，包括第一保護層開口1584與第二保護層開口1586。第一保護層開口1584位於第一閘絕緣層開口1562上方而第二保護層開口1586位於第二閘絕緣層開口1564上方。畫素電極153透過第一保護層開口1584經填入第一閘絕緣層開口1562的連接電極157電性連接至第一墊底電極1542，且畫素電極153透過第二保護層開口1586經填入第二閘絕緣層開口1564的連接電極157電性連接至第二墊底電極1544，但不以此為限。在其他的實施例中，第一保護層開口1584與第二保護層開口1586可省略其中一者。

圖5為本發明一實施例的畫素陣列基板的等效電路示意圖。圖6為本發明一實施例的閘極驅動電路的訊號示意圖。請同時參照圖5與圖6，在本實施例中，畫素陣列基板100更包括閘極驅動電路160。閘極驅動電路160設置於基板110上且包括M條閘極塊信號線162與N條閘極選擇信號線164，N與M為正整數。每連續N條第一掃描線120劃分成第一掃描線組G1、G2、G3，每一第一掃描線組G1、G2、G3分別連接到同一條閘極選擇信號線164，不同的第一掃描線組G1、G2、G3連接不同條閘極選擇信號線164。每連續N條第二掃描線130依序連接N條閘極塊信號線162。在本實施例中，第一主動元件151透過第一掃描線120連接至閘極選擇信號線164，而第二主動元件152透過第二掃描線130連接至閘極塊信號線162，且閘極驅動電路160可採用如圖6所示的訊號進行驅動，而使在同一圖框時間(frame time)的第一掃描線120被致能的時間長度不同於第二掃描線130被致能的時間長度，且每一條閘極塊信號線162被致能的時間長度中，N條閘極選擇信號線164依序被致能。

具體來說，圖5所示的閘極塊信號線162與閘極選擇信號線164僅分別示意性地繪示三條，但不以此為限，其中第一掃描線組G1中的第二掃描線130連接到閘極塊信號線162a，而第一掃描線組G2中的第二掃描線130連接到閘極塊信號線162b，且第一掃描線組G3中的第二掃描線130連接到閘極塊信號線162c，以此類推使每一第一掃描線組中的第二掃描線130連接到對應的閘極塊信號線162。另外，第一掃描線組G1的第一條第一掃描線120連接至第一條閘極選擇信號線164a，而第一掃描線組G1的第二條第一掃描線120連接至第二條閘極選擇信號線164b，且第一掃描線組G1的第三條第一掃描線120連接至第三條閘極選擇信號線164c，以此類推使第一掃描線組G1的第N條第一掃描線120連接至第N條閘極選擇信號線164。即，閘極驅動電路160的閘極選擇信號線164用以控制第一掃描線120的訊號輸入，閘極塊擇信號線162用以控制第二掃描線130的訊號輸入。此處，閘極驅動電路160可以為多工選擇器驅動電路。即，第一掃描線120與第二掃描線130具有不同的輸入訊號。

如圖6所示，訊號S162a、訊號S162b以及訊號S162c…依序致能對應的閘極塊信號線162a、162b、162c…，且訊號S164a、訊號S164b以及訊號S164c…訊號S164_N也依序致能閘極選擇信號線164a、164b、164c…第N條閘極選擇信號線164。每一閘極塊信號線162a、162b與162c被致能的時間長度中，N條閘極選擇信號線164依序被致能，但不以此為限。

舉例來說，請同時參照圖2、圖5以及圖6，當閘極塊信號線162a上所傳遞的訊號S162a開啟了第二主動元件152，則可視為第一掃描線組G1的第二掃描線130被致能。同時，當閘極選擇信號線164a上所傳遞的訊號S164a開啟了第一主動元件151，則可視為第一掃描線組G1的第一條第一掃描線120被致能。如此，第一掃描線組G1的第一列畫素結構150中的第一主動元件151與第二主動元件152同時被開啟。因此，資料線140上的訊號可以藉由經被開啟的第一主動元件151與第二主動元件152而將顯示訊號傳遞給對應的畫素電極153，以使如圖3所示的顯示介質200可依據對應的畫素電極153收到的訊號呈現預定灰階以實現畫面顯示的功能。

在本實施例中，閘極塊信號線162在同一圖框時間中被致能的時間為閘極選擇信號線164被致能的時間的N倍。也就是說，第二掃描線130致能的時間為第一掃描線120致能的時間的N倍。由於第一掃描線120與第二掃描線130彼此隔開一定的距離，兩者之間的訊號干擾情形可以降低，而不容易受到浮動。因此，本實施例的顯示裝置10可具有理想的顯示品質。另外，在閘極塊信號線162與閘極選擇信號線164的閘極驅動電路160設計之下，僅需M條閘極塊信號線162與N條閘極選擇信號線164即可實現N×M列畫素結構150的閘極訊號的傳輸。因此，顯示裝置10可具有窄邊框而有助於提高顯示面積的比例。

綜上所述，本發明的畫素陣列基板中相鄰的第一掃描線與第二掃描線的間距為畫素結構的間距的三分之一至二分之一。如此一來，可避免相鄰的第一掃描線與第二掃描線間距過近而造成彼此的耦合作用所衍生的相互訊號干擾的問題，且使應用此畫素陣列基板的顯示裝置具有較佳的顯示品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

10‧‧‧顯示裝置

100‧‧‧畫素陣列基板

110‧‧‧基板

120‧‧‧第一掃描線

130‧‧‧第二掃描線

140‧‧‧資料線

150‧‧‧畫素結構

151‧‧‧第一主動元件

152‧‧‧第二主動元件

1512、1522‧‧‧閘極

1514、1524‧‧‧源極

1516、1526‧‧‧汲極

1518、1528‧‧‧主動層

153‧‧‧畫素電極

154‧‧‧墊底電極

1542‧‧‧第一墊底電極

1544‧‧‧第二墊底電極

155‧‧‧共同電極

1552‧‧‧第一共同電極

1554‧‧‧第二共同電極

156‧‧‧閘絕緣層

1562‧‧‧第一閘絕緣層開口

1564‧‧‧第二閘絕緣層開口

157‧‧‧連接電極

158‧‧‧保護層

1582‧‧‧保護層開口

1584‧‧‧第一保護層開口

1586‧‧‧第二保護層開口

160‧‧‧閘極驅動電路

162、162a、162b、162c‧‧‧閘極塊信號線

164、164a、164b、164c‧‧‧閘極選擇信號線

200‧‧‧顯示介質

S162a、S162b、S162c、S164a、S164b、S164c、S164_N‧‧‧訊號

G1、G2、G3‧‧‧第一掃描線組

D1、D2‧‧‧間距

圖1為本發明一實施例的顯示裝置的俯視示意圖。 圖2為圖1的顯示裝置的局部放大示意圖。 圖3為圖2的顯示裝置沿著線段A-A’的剖面示意圖。 圖4為圖2的顯示裝置沿著線段B-B’的剖面示意圖。 圖5為本發明一實施例的畫素陣列基板的等效電路示意圖。 圖6為本發明一實施例的閘極驅動電路的訊號示意圖。

Claims (10)

1. 一種畫素陣列基板，包括：一基板；多條第一掃描線；多條第二掃描線，該些第一掃描線與該些第二掃描線交替排列，且在同一圖框時間中，該些第一掃描線被致能的時間長度不同於該些第二掃描線被致能的時間長度；多條資料線，相交於該些第一掃描線與該些第二掃描線；以及多個畫素結構，配置於該基板上且呈陣列排列，各該些畫素結構包括：一第一主動元件，由對應的其中一條該第一掃描線控制；一第二主動元件，由對應的其中一條該第二掃描線控制；一畫素電極，連接至該第二主動元件，而該第一主動元件連接至其中一條資料線；以及一閘極驅動電路，設置於該基板上且包括多條閘極塊信號線與多條閘極選擇信號線，其中相鄰的該第一掃描線與該第二掃描線的間距為該些畫素結構的間距的三分之一至二分之一，每連續N條該第一掃描線劃分成一第一掃描線組，各該第一掃描線組連接到同一條閘極塊信號線，每連續N條該第二掃描線依序連接N條閘極選擇信號線，N為正整數，且每一條該閘極塊信號線被致能的時間長度中，該N 條閘極選擇信號線依序被致能。
2. 如申請專利範圍第1項所述的畫素陣列基板，其中各該些畫素結構更包括：一墊底電極，配置於該基板上，電性連接於該畫素電極；以及一共同電極，設置於該基板上且位於該墊底電極與該畫素電極之間。
3. 如申請專利範圍第2項所述的畫素陣列基板，其中該墊底電極包括一第一墊底電極與一第二墊底電極，其中該第一墊底電極於該基板上的正投影不重疊於該第二墊底電極於該基板上的正投影，且該第一墊底電極與該第二墊底電極之間配置有對應的一條該第二掃描線。
4. 如申請專利範圍第3項所述的畫素陣列基板，其中該共同電極包括一第一共同電極與一第二共同電極，該第一共同電極於該基板上的正投影重疊於該第一墊底電極於該基板上的正投影，且該第二共同電極於該基板上的正投影重疊於該第二墊底電極於該基板上的正投影。
5. 如申請專利範圍第3項所述的畫素陣列基板，其中各該些畫素結構更包括：一閘絕緣層，覆蓋該第一主動元件的閘極、該第二主動元件的閘極與該墊底電極，該閘絕緣層具有暴露出部分該第一墊底電 極的第一閘絕緣層開口與暴露出部分該第二墊底電極的第二閘絕緣層開口；以及一連接電極，配置於該閘絕緣層上，電性連接該第二主動元件的一汲極，且該連接電極透過該第一閘絕緣層開口連接該第一墊底電極，並透過該第二閘絕緣層開口連接該第二墊底電極。
6. 如申請專利範圍第5項所述的畫素陣列基板，其中各該些畫素結構更包括：一保護層，覆蓋該第一主動元件與該第二主動元件，並具保護層開口，其中該畫素電極透過該保護層開口電性連接該連接電極。
7. 如申請專利範圍第6項所述的畫素陣列基板，其中該保護層具有一第一保護層開口與一第二保護層開口，該第一保護層開口位於該第一閘絕緣層開口上方而該第二保護層開口位於該第二閘絕緣層開口上方。
8. 如申請專利範圍第5項所述的畫素陣列基板，其中該連接電極與該第二主動元件的該汲極為一體成形。
9. 如申請專利範圍第5項所述的畫素陣列基板，其中各該些畫素結構所對應連接的一條該第二掃描線位於該第一閘絕緣層開口與該第二閘絕緣層開口之間。
10. 一種顯示裝置，包括如申請專利範圍第1項至第9項中任一項所述之畫素陣列基板以及配置於該畫素陣列基板上的顯示介質。