CN108701720B - 薄膜晶体管基板和显示面板 - Google Patents

薄膜晶体管基板和显示面板 Download PDF

Info

Publication number
CN108701720B
CN108701720B CN201780012574.2A CN201780012574A CN108701720B CN 108701720 B CN108701720 B CN 108701720B CN 201780012574 A CN201780012574 A CN 201780012574A CN 108701720 B CN108701720 B CN 108701720B
Authority
CN
China
Prior art keywords
opening
insulating film
thin film
film transistor
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780012574.2A
Other languages
English (en)
Other versions
CN108701720A (zh
Inventor
内田诚一
冈田训明
上田直树
佐佐木贵启
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN108701720A publication Critical patent/CN108701720A/zh
Application granted granted Critical
Publication of CN108701720B publication Critical patent/CN108701720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

阵列基板(11b)具备：栅极配线(19)；TFT(17)，其具有栅极电极(17a)、沟道部(17d)、源极部(17b)及漏极部(17c)，栅极电极(17a)包括栅极配线(19)的一部分，沟道部(17d)包括氧化物半导体膜(24)，源极部(17b)连接到沟道部(17d)的一端侧，漏极部(17c)连接到沟道部(17d)的另一端侧，且包括与沟道部(17d)相比电阻较低的氧化物半导体膜(24)；像素电极(18)，其连接到漏极部(17c)；像素PX，其具有TFT(17)和像素电极(18)；以及第2层间绝缘膜(27)，其与像素电极(18)和漏极部(17c)重叠并且在不与栅极电极(17a)重叠的位置形成有第2开口部(27a)。

Description

薄膜晶体管基板和显示面板
技术领域
本发明涉及薄膜晶体管基板和显示面板。
背景技术
以往，作为液晶显示装置的一例，已知下述专利文献1记载的液晶显示装置。在专利文献1记载的液晶显示装置所具备的薄膜晶体管基板中，源极部由设置于栅极绝缘膜和氧化物半导体膜的上层的源极金属形成，漏极部包括氧化物半导体膜中的低电阻化区域，该低电阻化区域是将包含与栅极区域侧相反的一侧的表面的氧化物半导体膜的一部分低电阻化而成的。
现有技术文献
专利文献
专利文献1：特许第5330603号公报
发明内容
发明要解决的问题
在上述专利文献1记载的液晶显示装置中，栅极电极包括将栅极配线扩宽的部分，并且该栅极电极配置为与用于将像素电极连接到漏极部的接触孔重叠。因此，即使由氧化物半导体膜的低电阻化区域构成了漏极部，由于存在栅极电极所致的遮光区域，所以开口率也不会提高，成为了在实现高清化上的制约。
本发明是鉴于上述这种情况而完成的，其目的在于提高开口率。
用于解决问题的方案
本发明的薄膜晶体管基板具备：栅极配线；薄膜晶体管，其至少具有栅极电极、沟道部、源极部及漏极部，上述栅极电极包括上述栅极配线的一部分，上述沟道部包括氧化物半导体膜，且以至少一部分与上述栅极电极重叠的形式配置，上述源极部连接到上述沟道部的一端侧，上述漏极部连接到上述沟道部的另一端侧，且包括与上述沟道部相比电阻较低的上述氧化物半导体膜；像素电极，其至少一部分与上述漏极部重叠，连接到上述漏极部；像素，其至少具有上述薄膜晶体管和上述像素电极；以及绝缘膜，其以介于上述像素电极与上述漏极部之间的形式配置，并且在与上述像素电极和上述漏极部重叠且不与上述栅极电极重叠的位置形成有开口部。
这样，在薄膜晶体管中，当对栅极配线及包括其一部分的栅极电极供应扫描信号时，电荷会经由沟道部从源极部向漏极部移动。由于漏极部通过形成于绝缘膜的开口部连接到像素电极，因此移动到漏极部的电荷会向像素电极移动，从而像素电极被充电。
薄膜晶体管的漏极部包括与沟道部相比电阻较低的氧化物半导体膜，因此若与漏极部包括具有遮光性的导电材料的情况相比，像素中的光的透射光量增加，像素的开口率高。并且，绝缘膜为在不与栅极电极重叠的位置形成有开口部的构成，因此若与如以往那样采用开口部与栅极电极重叠的配置的情况相比，栅极配线和开口部的配置的自由度变高，因而在实现像素的开口率的提高上是更优选的。
作为本发明的薄膜晶体管基板的实施方式，优选下面的构成。
(1)排列配置有多个上述像素，具备介于相邻的上述像素之间的遮光区域，上述栅极配线以与上述遮光区域重叠的形式配置。这样，多个像素由于遮光区域介于相邻的像素之间，所以各自能进行独立的显示。至少一部分成为薄膜晶体管的栅极电极的栅极配线为与遮光区域重叠的配置，因此若与栅极配线为不与遮光区域重叠的配置的情况相比，像素的开口率提高，在实现高清化上是优选的。
(2)具备下层侧绝缘膜，上述下层侧绝缘膜配置于上述绝缘膜的下层侧，具有至少与上述漏极部的整个区域重叠的范围的下层侧开口部。这样，配置于绝缘膜的下层侧的下层侧绝缘膜具有至少与漏极部的整个区域重叠的范围的下层侧开口部，所以制造时氧化物半导体膜通过下层侧绝缘膜的下层侧开口部而局部被低电阻化，从而构成漏极部。
(3)上述绝缘膜包括含有氢的材料。这样，绝缘膜的材料中含有的氢会向氧化物半导体膜中的面对下层侧绝缘膜的下层侧开口部的部分扩散，该部分被低电阻化而成为漏极部。
(4)以至少沿着上述栅极配线的延伸方向排列的形式具备多个上述像素，上述绝缘膜和上述下层侧绝缘膜以上述开口部和上述下层侧开口部均在上述延伸方向上比上述像素的排列间距小且相互局部地重叠的方式形成。若采用下层侧开口部的整个区域与在栅极配线的延伸方向上比像素的排列间距小的开口部重叠的配置构成，则会由于要在开口部的开口边缘与下层侧开口部的开口边缘之间确保间隔，而致使像素的配置空间有可能变大。关于这一点，根据如上所述在栅极配线的延伸方向上均比像素的排列间距小的开口部与下层侧开口部局部地重叠的构成，无需严格地设计开口部的开口边缘与下层侧开口部的开口边缘的位置关系，因此能缩窄像素的排列间距，因而在实现高清化上是优选的。
(5)以至少沿着上述栅极配线的延伸方向排列的形式具备多个上述像素，上述下层侧绝缘膜的上述下层侧开口部以在横跨上述延伸方向上相邻的上述像素之间的范围内延伸的方式形成。这样，不管开口部在栅极配线的延伸方向上的位置如何，下层侧开口部均会成为与开口部重叠的位置关系。即，无需严格地设计下层侧开口部与开口部在栅极配线的延伸方向上的位置关系，因此能缩窄像素的排列间距，因而在实现高清化上是优选的。另外，在制造时，氧化物半导体膜会通过下层侧绝缘膜的下层侧开口部在更大的范围内被低电阻化而构成漏极部，因此漏极部的电阻值小。
(6)以至少沿着上述栅极配线的延伸方向排列的形式具备多个上述像素，上述绝缘膜的上述开口部以在横跨上述延伸方向上相邻的上述像素之间的范围内延伸的方式形成。这样，不管下层侧开口部在栅极配线的延伸方向上的位置如何，开口部均会成为与下层侧开口部重叠的位置关系。即，无需严格地设计下层侧开口部与开口部在栅极配线的延伸方向上的位置关系，因此能缩窄像素的排列间距，因而在实现高清化上是优选的。而且，若与使下层侧开口部在横跨栅极配线的延伸方向上相邻的像素之间的范围内延伸的情况相比，在与栅极配线的延伸方向正交的方向上开口部的形成范围变窄，因此针对制造时可能在开口部的形成范围内产生的膜残留的管理变得容易，在制造上是有利的。
(7)上述薄膜晶体管为上述源极部、上述沟道部及上述漏极部的排列方向与上述沟道部及上述漏极部的各延伸方向并行的构成。这样，在缩窄栅极配线的延伸方向上的薄膜晶体管的配置空间方面是优选的。由此，能缩窄像素的排列间距，在实现高清化上是更优选的。
其次，为了解决上述问题，本发明的显示面板具备：上述记载的薄膜晶体管基板；以及被贴合于上述薄膜晶体管基板的相对基板。根据这种构成的显示面板，实现了薄膜晶体管基板的像素的开口率的提高，因此在实现高清化等上是优选的。
作为本发明的显示面板的实施方式，优选下面的构成。
(1)具备液晶层，上述液晶层被夹持在上述薄膜晶体管基板与上述相对基板之间，包括相对于上述薄膜晶体管基板和上述相对基板的表面垂直取向的液晶材料。在薄膜晶体管基板所具备的绝缘膜中开口形成的开口部为不与栅极电极重叠的配置，因此，例如若将开口部配置于像素的中央附近，则能利用该开口部使构成液晶层的液晶材料按辐射状取向。因而，若与除开口部以外另外设置用于控制液晶材料的取向状态的凸部或凹部的情况相比，由于不需要配置凸部或凹部的空间而能相应地缩窄像素的排列间距，由此能实现进一步的高清化。
发明效果
根据本发明，能提高开口率。
附图说明
图1是表示本发明的实施方式1的安装了驱动器的液晶面板和柔性基板以及控制电路基板的连接构成的概略俯视图。
图2是表示液晶显示装置的沿着长边方向的截面构成的概略截面图。
图3是表示液晶面板的显示区域的截面构成的概略截面图。
图4是概略性地表示构成液晶面板的阵列基板的显示区域的平面构成的俯视图。
图5是表示构成液晶面板的CF基板的显示区域的平面构成的放大俯视图。
图6是图4的A-A线截面图。
图7是图4的B-B线截面图。
图8是表示在阵列基板的制造过程中形成了第2层间绝缘膜的状态的图4的A-A线截面图。
图9是概略性地表示本发明的实施方式2的构成液晶面板的阵列基板的显示区域的平面构成的俯视图。
图10是图9的A-A线截面图。
图11是图9的B-B线截面图。
图12是概略性地表示本发明的实施方式3的构成液晶面板的阵列基板的显示区域的平面构成的俯视图。
图13是图12的A-A线截面图。
图14是图12的B-B线截面图。
图15是概略性地表示本发明的实施方式4的构成液晶面板的阵列基板的显示区域的平面构成的俯视图。
图16是图15的A-A线截面图。
图17是图15的B-B线截面图。
图18是概略性地表示本发明的实施方式5的构成液晶面板的CF基板的显示区域的平面构成的俯视图。
图19是表示液晶面板的显示区域的截面构成的概略截面图。
具体实施方式
＜实施方式1＞
通过图1至图8说明本发明的实施方式1。在本实施方式中，例示液晶显示装置10。此外，在各附图的一部分示出X轴、Y轴和Z轴，各轴方向被描绘为在各附图中示出的方向。另外，关于上下方向，以图2、图3、图6至图8等为基准，且以该图上侧为表侧并且以该图下侧为里侧。
如图1和图2所示，液晶显示装置10具备：液晶面板(显示面板)11；驱动器(像素驱动部)21，其驱动液晶面板11；控制电路基板(外部的信号供应源)12，其从外部对包括驱动器21的液晶面板11供应各种输入信号；柔性基板(外部连接部件)13，其将液晶面板11与外部的控制电路基板12电连接；以及背光源装置(照明装置)14，其是向液晶面板11供应光的外部光源。另外，液晶显示装置10还具备用于收纳、保持相互组装后的液晶面板11和背光源装置14的表里一对外装构件15、16，其中，在表侧的外装构件15中形成有用于从外部观看在液晶面板11中显示的图像的开口部15a。
首先，简单地说明背光源装置14。如图2所示，背光源装置14至少具备：底座14a，其呈朝向表侧(液晶面板11侧)开口的大致箱型；未图示的光源(例如冷阴极管、LED、有机EL等)，其配置于底座14a内；以及未图示的光学构件，其以覆盖底座14a的开口部的形式配置。光学构件具有将从光源发出的光转换为面状等功能。
接下来，说明液晶面板11。如图1所示，液晶面板11整体上呈纵长的方形(矩形)，在偏向其长边方向的一个端部侧(图1所示的上侧)的位置配置显示区域(有源区域)AA，并且在偏向其长边方向的另一个端部侧(图1所示的下侧)的位置分别装配有驱动器21和柔性基板13。在该液晶面板11中，显示区域AA外的区域成为不显示图像的非显示区域(非有源区域)NAA。液晶面板11的短边方向与各附图的X轴方向一致，长边方向与各附图的Y轴方向一致。此外，在图1中，比CF基板11a小一圈的框状的单点划线表示出显示区域AA的外形，比该单点划线靠外侧的区域为非显示区域NAA。
如图3所示，液晶面板11至少具备：一对基板11a、11b；以及液晶层11c，其被夹持在两基板11a、11b之间，包括作为随着施加电场而光学特性发生变化的物质的液晶材料，两基板11a、11b在维持了液晶层11c的厚度这样的间隙的状态下通过未图示的粘合剂被贴合。两基板11a、11b中的表侧(正面侧)为CF基板(相对基板)11a，里侧(背面侧)为阵列基板(薄膜晶体管基板、有源矩阵基板)11b。CF基板11a和阵列基板11b均是在大致透明的(具有透光性的)玻璃基板GS的内面侧层叠形成各种膜而成的。在两基板11a、11b的内面侧的面对液晶层11c的表面上，分别形成有用于使构成液晶层11c的液晶材料(液晶分子LC)取向的取向膜11d、11e。构成液晶层11c的液晶材料例如是负型的向列型液晶材料，在两基板11a、11b之间未被施加电场的初始状态(未通电状态)下，液晶分子LC相对于作为各基板11a、11b的表面的各取向膜11d、11e大致垂直地取向。因而，本实施方式的液晶面板11的动作模式是所谓的VA(Vertical Alignment：垂直取向)模式。另外，该液晶面板11为液晶层11c中的不施加电压的部分的透射率最小的常黑型。此外，在图3中，示意性地图示出液晶层11c中包含的液晶分子LC在初始状态下的取向。另外，在两基板11a、11b的外面侧，分别贴附有偏振板11f、11g。
接下来，依次详细地说明阵列基板11b和CF基板11a的存在于显示区域AA内的构成。如图3和图4所示，在阵列基板11b的内面侧(液晶层11c侧、与CF基板11a相对的一面侧)，作为开关元件的TFT(薄膜晶体管：Thin Film Transistor)17和像素电极18按矩阵状各排列设置有多个，并且呈格子状的栅极配线(行控制线、扫描线)19和源极配线(列控制线、数据线)20以包围的方式配设在这些TFT17和像素电极18的周围。换句话说，在呈格子状的栅极配线19和源极配线20的交叉部，TFT17和像素电极18沿着行方向(X轴方向)和列方向(Y轴方向)按行列状(矩阵状)各排列配置有多个。栅极配线19沿着X轴方向按直线状延伸，源极配线20沿着Y轴方向按直线状延伸，X轴方向与栅极配线19的延伸方向一致，Y轴方向与源极配线20的延伸方向一致。后面详细地说明TFT17和像素电极18的具体构成。
另一方面，如图3和图5所示，在CF基板11a的内面侧(液晶层11c侧、与阵列基板11b相对的一面侧)设置有包括呈现红色(R)、绿色(G)、蓝色(B)的3色的着色部的彩色滤光片11h。构成彩色滤光片11h的各着色部沿着行方向(X轴方向)和列方向(Y轴方向)排成行列状(矩阵状)并各排列有多个，成为各自与阵列基板11b侧的各像素电极18俯视时重叠的配置。此外，在X轴方向上相邻的着色部所呈现的颜色相互不同，但是在Y轴方向上相邻的着色部所呈现的颜色相同。在构成彩色滤光片11h的各着色部之间形成有用于防止混色的大致格子状的遮光部(黑矩阵、遮光区域)11i。遮光部11i为与上述栅极配线19和源极配线20俯视时重叠的配置。遮光部11i中的与源极配线20俯视时重叠的部分(沿着Y轴方向延伸的部分)为介于彩色滤光片11h中的呈现不同颜色的着色部之间的配置，从而主要发挥防混色功能。遮光部11i例如包括钛(Ti)等具有遮光性的材料，优选其膜厚例如是200nm左右。构成彩色滤光片11h的各着色部与遮光部11i相比膜厚较厚，以覆盖遮光部11i的形式配置。在该液晶面板11中，如图3至图5所示，作为显示单位的1个像素PX包括由彩色滤光片11h中的R、G、B的3色的着色部、与各着色部相对的3个像素电极18及连接到各像素电极18的3个TFT17所组成的组。像素PX包括具有红色的着色部的红色像素RPX、具有绿色的着色部的绿色像素GPX以及具有蓝色的着色部的蓝色像素BPX。这些各色的像素RPX、GPX、BPX在液晶面板11的板面上沿着行方向(X轴方向)反复排列配置，从而构成像素群，该像素群沿着列方向(Y轴方向)排列配置有多个。
如图3所示，在彩色滤光片11h的表面上，以重叠到其内侧的方式设置有保护涂层膜11k。保护涂层膜11k在CF基板11a的内面的大致整个区域内以满面状形成，其膜厚为与彩色滤光片11h相同或者为其以上。在保护涂层膜11k的表面上，以重叠到其内侧的方式设置有相对电极11j。相对电极11j在CF基板11a的内面的大致整个区域内以满面状形成。相对电极11j例如包括ITO(Indium Tin Oxide：铟锡氧化物)等透明电极材料，优选其膜厚例如是100nm左右。该相对电极11j始终被保持为恒定的基准电位，因此当随着各TFT17被驱动而向连接到各TFT17的各像素电极18供应电位时，会在相对电极11j与各像素电极18之间产生电位差。并且，基于在相对电极11j与各像素电极18之间产生的电位差，液晶层11c中包含的液晶分子LC的取向状态发生变化，透射光的偏振状态随之发生变化，从而液晶面板11的透射光量按每个像素PX被单独地控制并且显示规定的彩色图像。
在阵列基板11b的内面侧，通过已知的光刻法层叠形成有各种膜，对这些膜进行说明。在阵列基板11b中，如图6和图7所示，从下层(玻璃基板GS)侧起依次层叠形成有第1金属膜(栅极金属膜)22、栅极绝缘膜23、氧化物半导体膜24、第2金属膜(源极金属膜)25、第1层间绝缘膜(下层侧绝缘膜)26、第2层间绝缘膜(绝缘膜)27、第1透明电极膜(下层侧透明电极膜)28、第3层间绝缘膜29(上层侧绝缘膜)、第2透明电极膜(上层侧透明电极膜)30。此外，在图6和图7中，省略在第2透明电极膜30的更上层侧层叠的取向膜11e的图示。
第1金属膜22例如包括钨(W)层/氮化钽(TaN)层等包括金属材料的2层的层叠膜，优选将钨层的膜厚设为例如300nm左右，将氮化钽层的膜厚设为例如30nm左右。第1金属膜22主要构成栅极配线19。如图6和图7所示，栅极绝缘膜23层叠于第1金属膜22的上层侧。栅极绝缘膜23例如包括氧化硅(SiO2)层/氮化硅(SiNx)层等包括合成树脂材料的层叠膜，优选将氧化硅层的膜厚设为例如50nm左右，将氮化硅层的膜厚设为例如325nm左右。栅极绝缘膜23介于第1金属膜22(栅极配线19等)与后述的第2金属膜25(源极配线20等)之间，使第1金属膜22与第2金属膜25相互绝缘。
如图6和图7所示，氧化物半导体膜24层叠于栅极绝缘膜23的上层侧，包括使用氧化物半导体作为材料的薄膜。优选氧化物半导体膜24的膜厚例如为50nm左右。氧化物半导体膜24中包含的氧化物半导体既可以是非晶质氧化物半导体，也可以是具有结晶质部分的结晶质氧化物半导体。作为结晶质氧化物半导体，可举出多晶氧化物半导体、微晶氧化物半导体、c轴与层面大致垂直地取向的结晶质氧化物半导体等。氧化物半导体膜24也可以具有2层以上的层叠结构。在氧化物半导体膜24具有层叠结构的情况下，氧化物半导体膜24可以包括非晶质氧化物半导体层和结晶质氧化物半导体层。或者，也可以包括结晶结构不同的多个结晶质氧化物半导体层。另外，也可以包括多个非晶质氧化物半导体层。优选在氧化物半导体膜24具有包括上层和下层的2层结构的情况下，上层中包含的氧化物半导体的能隙大于下层中包含的氧化物半导体的能隙。不过，在这些层的能隙之差比较小的情况下，下层的氧化物半导体的能隙也可以大于上层的氧化物半导体的能隙。
非晶质氧化物半导体和上述的各结晶质氧化物半导体的材料、结构、成膜方法、具有层叠结构的氧化物半导体膜24的构成等已记载于例如特开2014-007399号公报中。为了参考，将特开2014-007399号公报的全部公开内容援引到本说明书。氧化物半导体膜24例如可以包括In、Ga以及Zn中的至少1种金属元素。在本实施方式中，氧化物半导体膜24例如包括In-Ga-Zn-O系的半导体(例如氧化铟镓锌)。在此，In-Ga-Zn-O系的半导体是In(铟)、Ga(镓)、Zn(锌)的三元系氧化物，并且In、Ga以及Zn的比例(组成比)没有特别限定，例如包括In：Ga：Zn＝2：2：1、In：Ga：Zn＝1：1：1、In：Ga：Zn＝1：1：2等。这种氧化物半导体膜24可由包含In-Ga-Zn-O系的半导体的氧化物半导体膜形成。In-Ga-Zn-O系的半导体既可以是非晶质，也可以是结晶质。作为结晶质In-Ga-Zn-O系的半导体，优选c轴与层面大致垂直地取向的结晶质In-Ga-Zn-O系的半导体。
此外，结晶质In-Ga-Zn-O系的半导体的结晶结构例如公开于上述的特开2014-007399号公报、特开2012-134475号公报、特开2014-209727号公报等。为了参考，将特开2012-134475号公报和特开2014-209727号公报的全部公开内容援引到本说明书中。具有In-Ga-Zn-O系半导体层的TFT具有高迁移率(与a-SiTFT相比超过20倍)和低漏电流(与a-SiTFT相比不到百分之一)，因此适合作为未图示的驱动TFT(例如在包括多个像素的显示区域的周边设置于与显示区域相同的基板上的驱动回路中包含的TFT)和TFT(设置于像素的TFT)17使用。
氧化物半导体膜24也可以包括其它氧化物半导体来代替In-Ga-Zn-O系半导体。例如也可以包括In-Sn-Zn-O系半导体(例如In2O3-SnO2-ZnO；InSnZnO)。In-Sn-Zn-O系半导体是In(铟)、Sn(锡)以及Zn(锌)的三元系氧化物。或者，氧化物半导体膜24也可以包括In-Al-Zn-O系半导体、In-Al-Sn-Zn-O系半导体、Zn-O系半导体、In-Zn-O系半导体、Zn-Ti-O系半导体、Cd-Ge-O系半导体、Cd-Pb-O系半导体、CdO(氧化镉)、Mg-Zn-O系半导体、In-Ga-Sn-O系半导体、In-Ga-O系半导体、Zr-In-Zn-O系半导体、Hf-In-Zn-O系半导体等。
如图6和图7所示，第2金属膜25层叠于氧化物半导体膜24的上层侧。第2金属膜25例如包括钛(Ti)层/铝(Al)层/钛层等包括金属材料的3层的层叠膜，优选将下层侧的钛层的膜厚设为例如100nm左右，将铝层的膜厚设为例如200nm左右，将上层侧的钛层的膜厚设为例如30nm左右。第2金属膜25主要构成源极配线20。第1层间绝缘膜26至少层叠于第2金属膜25的上层侧。第1层间绝缘膜26例如包括氧化硅(SiO2)等合成树脂，优选其膜厚例如为300nm左右。第2层间绝缘膜27层叠于第1层间绝缘膜26的上层侧。第2层间绝缘膜27例如包括氮化硅(SiN)等合成树脂材料，优选其膜厚例如为100nm左右。即，优选第2层间绝缘膜27的膜厚比第1层间绝缘膜26的膜厚薄。在本实施方式中，第2层间绝缘膜27使用氮化硅作为其材料，所以其材料中含有氢。第1层间绝缘膜26和第2层间绝缘膜27介于第2金属膜25及氧化物半导体膜24与第1透明电极膜28之间且使第2金属膜25及氧化物半导体膜24与第1透明电极膜28相互绝缘。
如图6和图7所示，第1透明电极膜28层叠于第2层间绝缘膜27的上层侧。第1透明电极膜28例如包括IZO(Indium Zinc Oxide)等透明电极材料，其膜厚例如为100nm左右。第1透明电极膜28以将阵列基板11b上的像素PX群一并覆盖的形式以满面状配置，并且构成隔着后述的第3层间绝缘膜29与像素电极18重叠配置的辅助电容电极31。辅助电容电极31用于与像素电极18之间形成静电电容，将充电到像素电极18的电位保持一定期间。在辅助电容电极31中，在与后述的像素PX的接触孔CH重叠的位置按岛状形成有多个开口。第3层间绝缘膜29层叠于第1透明电极膜28的上层侧。第3层间绝缘膜29例如包括氮化硅(SiN)等合成树脂材料，优选其膜厚例如为100nm左右。第3层间绝缘膜29介于第1透明电极膜28与第2透明电极膜30之间，使第1透明电极膜28与第2透明电极膜30相互绝缘。第2透明电极膜30层叠于第3层间绝缘膜29的上层侧。第2透明电极膜30与第1透明电极膜28同样地包括IZO等透明电极材料，其膜厚例如为100nm左右。第2透明电极膜30主要构成像素电极18。
详细地说明TFT17的构成。如图4和图6所示，TFT17具有：栅极电极17a，其包括栅极配线19的一部分；沟道部17d，其以隔着栅极绝缘膜23重叠到栅极电极17a的上层侧的形式配置，包括氧化物半导体膜24；源极部17b，其配置于沟道部17d的上层侧，连接到沟道部17d的一个端部，且与源极配线20包括同一第2金属膜25；以及漏极部17c，其连接到沟道部17d的另一个端部和像素电极18，且与沟道部17d包括同一氧化物半导体膜24。其中，漏极部17c包括将氧化物半导体膜24局部地低电阻化而成的低电阻化区域，作为具有一定的电阻率(例如作为非低电阻化区域的沟道部17d的电阻率的1/10000000000～1/100左右的电阻率)的导电体发挥功能。此外，在图6中，将漏极部17c(氧化物半导体膜24的低电阻化区域)以网点状进行了图示。构成TFT17的源极部17b、沟道部17d以及漏极部17c的排列方向与Y轴方向一致。而构成TFT17的沟道部17d和漏极部17c分别沿着Y轴方向延伸。即，源极部17b、沟道部17d及漏极部17c的排列方向与沟道部17d及漏极部17c的各延伸方向并行。由此，能在X轴方向(栅极配线19的延伸方向)上缩窄TFT17的配置空间，因此能缩窄像素PX在X轴方向上的排列间距，因而在实现高清化上是优选的。
具体地，如图4所示，TFT17在X轴方向上配置于像素PX中的大致中央位置且在Y轴方向上配置于像素PX中的图4所示的下端位置。构成TFT17的栅极电极17a包括相对于像素PX位于图4所示的下侧的栅极配线19中的、配置于划定像素PX的2个源极配线20之间的部分，且栅极电极17a不会从栅极配线19的两侧缘在Y轴方向上突出或者凹陷。源极部17b包括以从源极配线20沿着X轴方向(栅极配线19的延伸方向)突出的形式分支的枝状部，且源极部17b为其一部分与栅极配线19(栅极电极17a)重叠的配置。更具体地，源极部17b相对于栅极配线19在Y轴方向上偏心配置于与作为连接对象的像素PX侧相反的一侧，虽然源极部17b的漏极部17c侧的一部分与栅极配线19(栅极电极17a)重叠，但是源极部17b的大部分以在Y轴方向上向在图4所示的下侧相邻的像素PX侧突出的形式配置。因此，源极部17b的大部分区域为与构成上述相邻的像素PX的像素电极18重叠的位置关系。换句话说，虽然像素电极18的大部分配置于自身所属的像素PX，但是其一部分与在Y轴方向上属于在图4所示的上侧相邻的像素PX的TFT17的源极部17b重叠。像素电极18以填满由规定自身所属的像素PX的形成范围的2个栅极配线19和2个源极配线20包围的俯视时为纵长的方形的区域的形式进行平面配置。像素电极18以沿着X轴方向和Y轴方向分别空开规定的间隔各排列多个的形式按棋盘格状配置，构成了在液晶面板11中能使光透射过的光透射区域(非遮光区域)。沟道部17d以在Y轴方向上与栅极电极17a重叠且被夹在源极部17b和漏极部17c之间的形式配置，沿着Y轴方向延伸。沟道部17d包括氧化物半导体膜24中的未被低电阻化的区域(非低电阻化区域)。此外，在本实施方式的TFT17中，在沟道部17d上没有形成蚀刻阻挡层，源极部17b的沟道部17d侧的端部下表面以与氧化物半导体膜24的上表面接触的方式配置。
如图4和图6所示，漏极部17c相对于源极部17b空开沟道部17d这部分的间隔以相对状配置，其整个区域与成为连接对象的像素电极18重叠。漏极部17c以从与沟道部17d连续的一端侧朝向与像素电极18连接的另一端侧沿着Y轴方向按直线状延伸的形式配置。漏极部17c中的沟道部17d侧(源极部17b侧)的端部为与栅极电极17a重叠的配置。如图7所示，包括氧化物半导体膜24的漏极部17c的与沟道部17d侧相反的一侧的端侧部分通过在第1层间绝缘膜26、第2层间绝缘膜27和第3层间绝缘膜29中开口形成的接触孔CH连接到包括第2透明电极膜30的像素电极18，其中，第1层间绝缘膜26、第2层间绝缘膜27和第3层间绝缘膜29介于漏极部17c和像素电极18之间。如图4和图7所示，接触孔CH包括形成于第1层间绝缘膜26的第1开口部(下层侧开口部)26a、形成于第2层间绝缘膜27的第2开口部(开口部)27a以及形成于第3层间绝缘膜29的第3开口部(上层侧开口部)29a这三者的重叠区域。第1开口部26a俯视时呈纵长的方形，在X轴方向和Y轴方向上与第2开口部27a和第3开口部29a中的任意一个相比均相对较大。第1开口部26a的开口宽度(X轴方向上的尺寸)小于像素电极18的宽度尺寸、像素PX的排列间距以及氧化物半导体膜24的宽度尺寸。第2开口部27a俯视时呈稍微纵长的方形，其开口宽度小于第1开口部26a的开口宽度(像素电极18的宽度尺寸、像素PX的排列间距以及氧化物半导体膜24的宽度尺寸)。第2开口部27a为与第1开口部26a和第3开口部29a中的任意一个相比俯视时的形成范围均较窄且整个区域与第1开口部26a和第3开口部29a重叠的配置，所以第2开口部27a的形成范围规定了接触孔CH的形成范围。另外，第3开口部29a俯视时呈比第2开口部27a大一圈的纵长的方形。此外，在图4中，分别用相对细的单点划线图示出第1开口部26a的形成范围，用相对粗的单点划线图示出第2开口部27a的形成范围，但省略了第3开口部29a的图示。
并且，如图4所示，漏极部17c的与像素电极18的连接部位、即接触孔CH的第2开口部27a配置于不与栅极电极17a重叠的位置，具体来说，是配置于像素PX的X轴方向和Y轴方向上的中央位置附近。根据这种构成的TFT17，当对栅极配线19和包括其一部分的栅极电极17a供应扫描信号时，电荷会经由沟道部17d从源极部17b向漏极部17c移动。由于漏极部17c通过在第1层间绝缘膜26和第2层间绝缘膜27中开口形成的接触孔CH连接到像素电极18，因此，移动到漏极部17c的电荷会向像素电极18移动，从而像素电极18被充电。该TFT17的漏极部17c包括使氧化物半导体膜24局部地低电阻化而成的低电阻化区域，因此若与漏极部包括具有遮光性的导电材料的情况相比，像素PX的光的透射光量增加，像素PX的开口率高。而且，第2层间绝缘膜27为在不与栅极电极17a重叠的位置形成有第2开口部27a的构成，因此与如以往那样采用接触孔与栅极电极17a重叠的配置的情况相比，栅极配线19和第2开口部27a的俯视时的配置的自由度高。具体地，能将栅极配线19设为与CF基板11a侧的遮光部11i重叠的配置且将第2开口部27a设为位于像素PX的中央位置附近的配置。通过设为栅极配线19与遮光部11i重叠的配置，能实现像素PX的开口率的提高，因而在实现高清化上是优选的。而且，随着第2开口部27a(接触孔CH)的形成而产生的阵列基板11b的表面的凹状部分被配置于像素PX的中央位置附近，从而如图3所示能使液晶层11c中包含的液晶分子LC在初始状态下按辐射状取向。若与除第2开口部27a(接触孔CH)以外另外设置用于控制液晶分子LC的取向的凹部或凸部的情况相比，由于不需要配置这种凹部或凸部的空间而能相应地缩窄像素PX的排列间距，因而在实现进一步高清化上是优选的。
如图6和图7所示，漏极部17c的整个区域与第1层间绝缘膜26的第1开口部26a重叠。层叠于第1层间绝缘膜26的上层侧的第2层间绝缘膜27在阵列基板11b的制造过程中会如图8所示与通过第1层间绝缘膜26的第1开口部26a露出的氧化物半导体膜24的露出部分直接接触。如已述那样，第2层间绝缘膜27的材料中含有氢，所以在图8所示的状态下，第2层间绝缘膜27中的氢通过第1开口部26a向氧化物半导体膜24的露出部分扩散，使该露出部分低电阻化。由此，氧化物半导体膜24的露出部分会成为低电阻化区域而构成漏极部17c。
如以上说明的，本实施方式的阵列基板(薄膜晶体管基板)11b具备：栅极配线19；TFT(薄膜晶体管)17，其至少具有栅极电极17a、沟道部17d、源极部17b及漏极部17c，上述栅极电极17a包括栅极配线19的一部分，上述沟道部17d包括氧化物半导体膜24，且以至少一部分与栅极电极17a重叠的形式配置，上述源极部17b连接到沟道部17d的一端侧，上述漏极部17c连接到沟道部17d的另一端侧，且包括与沟道部17d相比电阻较低的氧化物半导体膜24；像素电极18，其至少一部分与漏极部17c重叠，连接到漏极部17c；像素PX，其至少具有TFT17和像素电极18；以及第2层间绝缘膜27，其以介于像素电极18和漏极部17c之间的形式配置，并且在与像素电极18和漏极部17c重叠且不与栅极电极17a重叠的位置形成有第2开口部(开口部)27a。
这样，在TFT17中，当对栅极配线19和包括其一部分的栅极电极17a供应扫描信号时，电荷会经由沟道部17d从源极部17b向漏极部17c移动。由于漏极部17c通过形成于第2层间绝缘膜27的第2开口部27a连接到像素电极18，因此，移动到漏极部17c的电荷会向像素电极18移动，从而像素电极18被充电。
TFT17的漏极部17c包括与沟道部17d相比电阻较低的氧化物半导体膜24，因此若与漏极部17c包括具有遮光性的导电材料的情况相比，像素PX的光的透射光量增加，像素PX的开口率高。并且，第2层间绝缘膜27为在不与栅极电极17a重叠的位置形成有第2开口部27a的构成，因此若与如以往那样采用第2开口部27a与栅极电极17a重叠的配置的情况相比，栅极配线19和第2开口部27a的配置的自由度高，因而在实现像素PX的开口率的提高上是更优选的。
另外，排列配置有多个像素PX，具备将相邻的像素PX之间隔开的遮光部11i，栅极配线19以与遮光部11i重叠的形式配置。这样，多个像素PX通过遮光部11i将相邻的像素之间隔开，从而能分别进行独立的显示。至少一部分成为TFT17的栅极电极17a的栅极配线19为与遮光部11i重叠的配置，因此若与栅极配线为不与遮光部11i重叠的配置的情况相比，像素PX的开口率提高，在实现高清化上是优选的。
另外，具备第1层间绝缘膜(下层侧绝缘膜)26，第1层间绝缘膜26配置于第2层间绝缘膜27的下层侧，具有至少与漏极部17c的整个区域重叠的范围的第1开口部(下层侧开口部)26a。这样，配置于第2层间绝缘膜27的下层侧的第1层间绝缘膜26具有至少与漏极部17c的整个区域重叠的范围的第1开口部26a，所以制造时氧化物半导体膜24通过第1层间绝缘膜26的第1开口部26a而局部被低电阻化，从而构成漏极部17c。
另外，第2层间绝缘膜27包括含有氢的材料。这样，第2层间绝缘膜27的材料中含有的氢会向氧化物半导体膜24中的面对第1层间绝缘膜26的第1开口部26a的部分扩散，该部分被低电阻化而成为漏极部17c。
另外，TFT17为源极部17b、沟道部17d和漏极部17c的排列方向与沟道部17d和漏极部17c的各延伸方向并行的构成。这样，在缩窄栅极配线19的延伸方向上的TFT17的配置空间方面是优选的。由此，能缩窄像素PX的排列间距，在实现高清化上是更优选的。
另外，本实施方式的液晶面板(显示面板)11具备上述记载的阵列基板11b和被贴合于阵列基板11b的CF基板(相对基板)11a。根据这种构成的液晶面板11，实现了阵列基板11b的像素PX的开口率的提高，因此在实现高清化等上是优选的。
另外，具备液晶层11c，液晶层11c被夹持在阵列基板11b与CF基板11a之间，包括相对于阵列基板11b和CF基板11a的表面垂直取向的液晶分子(液晶材料)LC。在阵列基板11b所具备的第2层间绝缘膜27中开口形成的第2开口部27a为不与栅极电极17a重叠的配置，因此，例如若将第2开口部27a配置于像素PX的中央附近，则能利用该第2开口部27a使构成液晶层11c的液晶分子LC按辐射状取向。因而，若与除第2开口部27a以外另外设置用于控制液晶分子LC的取向状态的凸部或凹部的情况相比，由于不需要配置凸部或凹部的空间而能相应地缩窄像素PX的排列间距，由此能实现进一步的高清化。
＜实施方式2＞
通过图9至图11说明本发明的实施方式2。在该实施方式2中，示出变更了第1开口部126a的配置和大小的实施方式。此外，关于与上述实施方式1同样的结构、作用以及效果，省略重复的说明。
如图9至图11所示，本实施方式的第1层间绝缘膜126是以使得第1开口部126a相对于第2开口部127a局部地重叠的配置和大小形成的。具体地，如图9和图11所示，第1开口部126a配置于相对于第2开口部127a在X轴方向(栅极配线119的延伸方向)上偏心的位置，具体来说，是配置于图9和图11所示的向右偏的位置。因此，第2层间绝缘膜127为如下状态：第2开口部127b的开口边缘中的、图11所示的右侧部分与氧化物半导体膜124接触但是图11所示的左侧部分被搁置在第1层间绝缘膜126上。而且，如图9和图10所示，第1开口部126a形成为：其Y轴方向(源极配线120的延伸方向)上的与沟道部117d侧相反的一侧的端部仅与第2开口部127a中的沟道部117d侧的部分重叠。即，第1开口部126a和漏极部117c(低电阻化区域)在Y轴方向上的形成范围比上述实施方式1中记载的形成范围窄。因此，第2层间绝缘膜127为如下状态：第2开口部127b的开口边缘中的、图10所示的左侧部分与氧化物半导体膜124接触但是图10所示的右侧部分被搁置在第1层间绝缘膜126上。这样，在本实施方式中，将像素电极118连接到漏极部117c的接触孔CH包括第1开口部126a与第2开口部127a的重叠区域，并由第1开口部126a的开口边缘和第2开口部127a的开口边缘规定。此外，第3开口部129a与上述实施方式1中记载的同样是比第2开口部127a大一圈的大小。
在此，上述实施方式1中记载的是第1开口部26a的整个区域在X轴方向上与比像素PX的排列间距小的第2开口部27a重叠的配置构成，因此会采用在第2开口部27a的开口边缘的沿着Y轴方向(与栅极配线119的延伸方向正交的方向)的部分与第1开口部26a的开口边缘的沿着Y轴方向的部分之间确保一定的间隔的设计，而这有可能导致X轴方向上的像素PX的配置空间变大(参照图4)。关于这一点，在本实施方式中，如图9所示，若利用在X轴方向上比像素PX的排列间距小的第2开口部127a与第1开口部126a局部地重叠的构成，则无需在第2开口部127a的开口边缘的沿着Y轴方向的部分与第1开口部126a的开口边缘的沿着Y轴方向的部分之间设定一定的间隔。即，无需严格地设计第1开口部126a和第2开口部127a的开口边缘的沿着Y轴方向的部分彼此的位置关系，因此能缩窄X轴方向上的像素PX的排列间距，因而在实现高清化上是优选的。
如以上说明的，根据本实施方式，以至少沿着栅极配线119的延伸方向排列的形式具备多个像素PX，第2层间绝缘膜127和第1层间绝缘膜126以第2开口部127a和第1开口部126a均在延伸方向上比像素PX的排列间距小且相互局部地重叠的方式形成。若采用在栅极配线119的延伸方向上第1开口部的整个区域与比像素PX的排列间距小的第2开口部127a重叠的配置构成，则有可能由于要在第2开口部127a的开口边缘与第1开口部的开口边缘之间确保间隔而导致像素PX的配置空间变大。关于这一点，如上所述，若利用在栅极配线119的延伸方向上比像素PX的排列间距小的第2开口部127a与第1开口部126a均局部地重叠的构成，则无需严格地设计第2开口部127a的开口边缘与第1开口部126a的开口边缘的位置关系，因此能缩窄像素PX的排列间距，因而在实现高清化上是优选的。
＜实施方式3＞
通过图12至图14说明本发明的实施方式3。在该实施方式3中，示出从上述实施方式1变更了第1层间绝缘膜226的第1开口部226a的形成范围的实施方式。此外，关于与上述实施方式1同样的结构、作用以及效果，省略重复的说明。
如图12所示，本实施方式的第1层间绝缘膜226的第1开口部226a以在横跨沿着X轴方向相邻的像素PX之间的范围内延伸的方式形成。具体地，第1开口部226a在X轴方向上在显示区域AA的大致整个长度上延伸，呈横穿沿着X轴方向排列的所有像素PX群的带状。该带状的第1开口部226a在Y轴方向上空开一定的间隔排列多个，从而整体上呈横条纹状，其排列间距与在Y轴方向上的像素PX之间的排列间距大致相等并且其设置数量与沿着Y轴方向排列的像素PX的设置数量相等。另外，第1开口部226a在Y轴方向上具有如下形成范围：与沿着Y轴方向延伸的氧化物半导体膜224中的、比沟道部217d靠图12所示的上侧(与源极部217b侧相反的一侧)的部分的整个区域重叠。因而，氧化物半导体膜224中的、与上述第1开口部226a重叠的部分成为了在整个区域(整个宽度、整个长度)内被低电阻化的漏极部217c。
在这种构成中，如图12和图14所示，不管第1层间绝缘膜226的第1开口部226a在X轴方向(栅极配线219的延伸方向)上的位置如何，第2层间绝缘膜227的第2开口部227a均会成为与第1开口部226a重叠的位置关系。即，第1层间绝缘膜226的第1开口部226a的开口边缘中的沿着Y轴方向的部分不会存在于各像素PX内，因此无需严格地设计第2层间绝缘膜227的第2开口部227a的开口边缘中的沿着Y轴方向的部分相对于第1开口部226a的开口边缘中的沿着Y轴方向的部分在X轴方向上的位置关系。因而，能缩窄像素PX在X轴方向上的排列间距，从而在实现高清化上是优选的。另外，如图13所示，当制造阵列基板211b时，氧化物半导体膜224会通过第1层间绝缘膜226的第1开口部226a在更大的范围内被低电阻化而构成低电阻化区域和漏极部217c，因此漏极部217c的电阻值小。
如以上说明的，根据本实施方式，以至少沿着栅极配线219的延伸方向排列的形式具备多个像素PX，第1层间绝缘膜226的第1开口部226a以在横跨延伸方向上相邻的像素PX之间的范围内延伸的方式形成。这样，不管第2开口部227a在栅极配线219的延伸方向上的位置如何，均为成为第1开口部226a与第2开口部227a重叠的位置关系。即，无需严格地设计第1开口部226a与第2开口部227a在栅极配线219的延伸方向上的位置关系，因此能缩窄像素PX的排列间距，因而在实现高清化上是优选的。另外，在制造时，氧化物半导体膜224会通过第1层间绝缘膜226的第1开口部226a在更大的范围内被低电阻化而构成漏极部217c，因此漏极部217c的电阻值小。
＜实施方式4＞
通过图15至图17说明本发明的实施方式4。在该实施方式4中，示出从上述实施方式1变更了第2层间绝缘膜327的第2开口部327a的形成范围的实施方式。此外，关于与上述实施方式1同样的结构、作用以及效果，省略重复的说明。
如图15所示，本实施方式的第2层间绝缘膜327的第2开口部327a以在横跨沿着X轴方向相邻的像素PX之间的范围内延伸的方式形成。具体地，第2开口部327a在X轴方向上在显示区域AA的大致整个长度上延伸，呈横穿沿着X轴方向排列的所有像素PX群的带状。该带状的第2开口部327a在Y轴方向上空开一定的间隔排列多个，从而整体上呈横条纹状，其排列间距与在Y轴方向上的像素PX之间的排列间距大致相等并且其设置数量与沿着Y轴方向排列的像素PX的设置数量相等。该第2开口部327a的延伸方向为与漏极部317c(氧化物半导体膜324)的延伸方向等正交的关系。
在这种构成中，如图15和图17所示，不管第2层间绝缘膜327的第2开口部327a在X轴方向(栅极配线319的延伸方向)上的位置如何，第1层间绝缘膜326的第1开口部326a均会成为与第2开口部327a重叠的位置关系。即，第2层间绝缘膜327的第2开口部327a的开口边缘中的沿着Y轴方向的部分不会存在于各像素PX内，因此无需严格地设计第1层间绝缘膜326的第1开口部326a的开口边缘中的沿着Y轴方向的部分相对于第2开口部327a的开口边缘中的沿着Y轴方向的部分在X轴方向上的位置关系。因而，能缩窄像素PX在X轴方向上的排列间距，因而在实现高清化上是优选的。而且，若与如上述实施方式3所记载的那样使第1开口部226a在横跨X轴方向上相邻的像素PX之间的范围内延伸的情况(参照图12)相比，则如图15和图16所示，在Y轴方向(与栅极配线319的延伸方向正交的方向)上第2开口部327a的形成范围变窄，因此针对制造时可能在第2开口部327a的形成范围内产生的、第2层间绝缘膜327的膜残留的管理变得容易，在制造上是有利的。
如以上说明的，根据本实施方式，以至少沿着栅极配线319的延伸方向排列的形式具备多个像素PX，第2层间绝缘膜327的第2开口部327a以在横跨延伸方向上相邻的像素PX之间的范围内延伸的方式形成。这样，不管第1开口部326a在栅极配线319的延伸方向上的位置如何，第2开口部327a均会成为与第1开口部326a重叠的位置关系。即，无需严格地设计第1开口部326a与第2开口部327a在栅极配线319的延伸方向上的位置关系，因此能缩窄像素PX的排列间距，因而在实现高清化上是优选的。而且，若与使第1开口部在横跨栅极配线319的延伸方向上相邻的像素PX之间的范围内延伸的情况相比，在与栅极配线319的延伸方向正交的方向上第2开口部327a的形成范围变窄，因此针对制造时可能在第2开口部327a的形成范围内产生的膜残留的管理变得容易，在制造上是有利的。
＜实施方式5＞
通过图18或图19说明本发明的实施方式5。在该实施方式5中，示出从上述实施方式1变更了遮光部411i的构成的实施方式。此外，关于与上述实施方式1同样的结构、作用以及效果，省略重复的说明。
如图18所示，本实施方式的遮光部411i呈沿着Y轴方向(未图示的源极配线的延伸方向)延伸的带状，以介于沿着X轴方向排列的彩色滤光片411h的各着色部之间的形式配置。遮光部411i空开彩色滤光片411h的着色部这部分的间隔沿着X轴方向排列配置有多个，整体上呈条纹状。彩色滤光片411h的各着色部呈以在遮光部411i的延伸方向上并行的形式延伸的带状。即，在该CF基板411a上，均呈带状的遮光部411i和彩色滤光片411h的着色部以沿着X轴方向交替地反复排列的形式配置。遮光部411i配置为介于彩色滤光片411h的呈现不同颜色的着色部之间，由此适当地发挥防混色功能。此外，如图19所示，在Y轴方向上相邻的像素PX之间，虽然不存在遮光部411i，但是配置有像素电极418的非配置区域。像素电极418与上述实施方式1同样地在液晶面板411中构成光透射区域并且按棋盘格状进行平面配置，无论有无遮光部411i，像素电极418的非配置区域均成为光几乎不会透射过的遮光区域LSA。因而，由于该遮光区域LSA(像素电极418的非配置区域)，在Y轴方向上相邻的像素PX中的同色的透射光彼此难以混合，能单独地控制在Y轴方向上相邻的像素PX的透射光量。遮光区域LSA(像素电极418的非配置区域)与在上述实施方式1中记载的遮光部11i(参照图5)同样在俯视时呈格子状。
＜其它实施方式＞
本发明不限于通过上述描述和附图所说明的实施方式，例如下面的实施方式也包含在本发明的技术范围中。
(1)在上述各实施方式中，例示了接触孔(第1开口部、第2开口部以及第3开口部的重叠区域)配置于像素的X轴方向和Y轴方向上的中央的情况，但接触孔也可以是在像素中在X轴方向和Y轴方向中的任意一个方向或者两个方向上偏心配置。
(2)除了上述各实施方式以外，还能适当地变更构成接触孔的第1开口部、第2开口部以及第3开口部的具体形成范围。例如各开口部中的任意一个开口部或全部开口部的平面形状也可以是横长的方形、正方形、圆形、椭圆形、长圆形等。
(3)在上述各实施方式中，作为第2层间绝缘膜的材料例示了氮化硅，但也能使用氮化硅以外的材料，在该情况下，也优选使用含有氢的材料。另外，也能适当地变更第1层间绝缘膜和第3层间绝缘膜的具体材料。
(4)在上述各实施方式中，例示了第2层间绝缘膜的材料中含有的氢通过第1层间绝缘膜的第1开口部扩散到氧化物半导体膜中，从而促进氧化物半导体膜的低电阻化的情况，但也可以例如在阵列基板的制造过程中，进行了在第1层间绝缘膜中形成第1开口部的图案化后，进行等离子体处理、真空退火处理等低电阻化处理，从而通过第1开口部促进氧化物半导体膜的低电阻化。在该情况下，作为第2层间绝缘膜的材料，能使用不含氢的材料。
(5)除了上述各实施方式以外，还能适当地变更第1金属膜和第2金属膜所使用的具体的金属材料。另外，还能适当地变更第1金属膜和第2金属膜的层叠结构，具体地，能变更层叠数量，另外，能设为单层结构，还能设为合金结构。
(6)除了上述各实施方式以外，还能适当地变更第1透明电极膜和第2透明电极膜所使用的具体的透明电极材料。具体地，能使用ITO(Indium Tin Oxide)或ZnO(ZincOxide：氧化锌)等透明电极材料。
(7)在上述各实施方式中，示出了设为像素电极的一部分与源极部重叠的配置的情况，但也可以是像素电极不与源极部重叠的配置。在该情况下，例如只要在像素电极中设置仿照源极部的平面形状的切口即可。
(8)在上述各实施方式中，例示了栅极配线沿着X轴方向以直线状延伸，在其侧缘未形成凹部或凸部的构成，但也可以在栅极配线的侧缘形成一些凹部或凸部。在栅极配线的侧缘形成凸部的情况下，该凸部也可以构成栅极电极的一部分或整个区域。
(9)在上述各实施方式中，示出了设为栅极配线的大致整个区域与CF基板的遮光部重叠的配置的情况，但也可以是仅栅极配线的一部分与遮光部重叠的配置或栅极配线不与遮光部重叠的配置。
(10)在上述各实施方式中，示出了辅助电容电极(第1透明电极膜)隔着第3层间绝缘膜配置于像素电极(第2透明电极膜)的下层侧的情况，但也能分别省略辅助电容电极(第1透明电极膜)和第3层间绝缘膜。在该情况下，例如只要使用第1金属膜设置与栅极配线并行的辅助容量配线，并在该辅助容量配线与像素电极之间形成静电电容而使充电到像素电极的电位保持一定期间即可。
(11)在上述各实施方式中，示出了在沟道部上未形成有蚀刻阻挡层，源极部的沟道部侧的端部下表面以与氧化物半导体膜的上表面接触的方式配置的情况，但也可以具备在沟道部的上层侧形成有蚀刻阻挡层的蚀刻阻挡型的TFT。
(12)在上述各实施方式中，例示了动作模式设为VA模式的液晶面板，但除此以外，在设为IPS(In-Plane Switching：面内开关)模式或FFS(Fringe Field Switching：边缘场开关)模式等其它动作模式的液晶面板中也能应用本发明。
(13)在上述各实施方式中，例示了驱动器直接安装于阵列基板的COG安装类型的液晶面板，但在驱动器安装于柔性基板且该柔性基板安装于阵列基板的COF(Chip OnFilm：薄膜上芯片)安装类型的液晶面板中也能应用本发明。
(14)在上述各实施方式中，例示了液晶面板的像素为红色、绿色以及蓝色的3色构成，但在具备对红色、绿色以及蓝色追加黄色等而成为4色构成的像素的液晶面板中也能应用本发明。
(15)在上述各实施方式中，例示了呈纵长的方形的液晶面板，但在呈横长的方形的液晶面板或呈正方形的液晶面板中也能应用本发明。除此以外，还能在呈圆形或椭圆形的液晶面板中应用本发明。
(16)对上述各实施方式中记载的液晶面板以层叠的形式安装了触摸面板和视差屏障面板(开关液晶面板)等功能性面板后的液晶面板也包含在本发明中。
(17)在上述各实施方式中，例示了具备作为外部光源的背光源装置的透射型液晶显示装置，但本发明也能应用于利用外光进行显示的反射型液晶显示装置，在该情况下，能省略背光源装置。另外，在半透射型的液晶显示装置中也能应用本发明。
(18)在上述各实施方式中，作为液晶显示装置的开关元件使用了TFT，但也能应用于使用了TFT以外的开关元件(例如薄膜二极管(TFD))的液晶显示装置，另外，除了能应用于进行彩色显示的液晶显示装置以外，还能应用于进行黑白显示的液晶显示装置。
(19)在上述各实施方式中，例示了作为显示面板而使用液晶面板的液晶显示装置，但本发明也能应用于使用其它种类的显示面板(PDP(等离子体显示面板)、有机EL面板、EPD(电泳显示面板)、MEMS(Micro Electro Mechanical Systems：微电子机械系统)显示面板等)的显示装置。
附图标记说明
11、411：液晶面板(显示面板)；11a、411a：CF基板(相对基板)；11b、211b：阵列基板(薄膜晶体管基板)；11c：液晶层；11i：遮光部(遮光区域)；17：TFT(薄膜晶体管)；17a、217a：栅极电极；17b、217b：源极部；17c、117c、217c、317c：漏极部；17d、117d、217d：沟道部；18、118、418：像素电极；19、119、219、319：栅极配线；24、124、224、324：氧化物半导体膜；26、126、226、326：第1层间绝缘膜(下层侧绝缘膜)；26a、126a、226a、326a：第1开口部(下层侧开口部)；27、127、227、327：第2层间绝缘膜(绝缘膜)；27a、127a、227a、327a：第2开口部(开口部)；LC：液晶分子(液晶材料)；LSA：遮光区域；PX：像素。

Claims (8)

1.一种薄膜晶体管基板，其特征在于，具备：
栅极配线；
薄膜晶体管，其至少具有栅极电极、沟道部、源极部及漏极部，上述栅极电极包括上述栅极配线的一部分，上述沟道部包括氧化物半导体膜，且以至少一部分与上述栅极电极重叠的形式配置，上述源极部连接到上述沟道部的一端侧，上述漏极部连接到上述沟道部的另一端侧，且包括与上述沟道部相比电阻较低的上述氧化物半导体膜；
像素电极，其至少一部分与上述漏极部重叠，连接到上述漏极部；
像素，其至少具有上述薄膜晶体管和上述像素电极；以及
绝缘膜，其以介于上述像素电极与上述漏极部之间的形式配置，并且在与上述像素电极和上述漏极部重叠且不与上述栅极电极重叠的位置形成有开口部，
排列配置有多个上述像素，具备介于相邻的上述像素之间的遮光区域，
上述栅极配线以与上述遮光区域重叠的形式配置，
上述薄膜晶体管基板还具备下层侧绝缘膜，上述下层侧绝缘膜配置于上述绝缘膜的下层侧，具有至少与上述漏极部的整个区域重叠的范围的下层侧开口部。
2.根据权利要求1所述的薄膜晶体管基板，
上述绝缘膜包括含有氢的材料。
3.根据权利要求1或权利要求2所述的薄膜晶体管基板，
以至少沿着上述栅极配线的延伸方向排列的形式具备多个上述像素，
上述绝缘膜和上述下层侧绝缘膜以上述开口部和上述下层侧开口部均在上述延伸方向上比上述像素的排列间距小且相互局部地重叠的方式形成。
4.根据权利要求1或权利要求2所述的薄膜晶体管基板，
以至少沿着上述栅极配线的延伸方向排列的形式具备多个上述像素，
上述下层侧绝缘膜的上述下层侧开口部以在横跨上述延伸方向上相邻的上述像素之间的范围内延伸的方式形成。
5.根据权利要求1或权利要求2所述的薄膜晶体管基板，
以至少沿着上述栅极配线的延伸方向排列的形式具备多个上述像素，
上述绝缘膜的上述开口部以在横跨上述延伸方向上相邻的上述像素之间的范围内延伸的方式形成。
6.根据权利要求1或权利要求2所述的薄膜晶体管基板，
上述薄膜晶体管为上述源极部、上述沟道部及上述漏极部的排列方向与上述沟道部及上述漏极部的各延伸方向并行的构成。
7.一种显示面板，其特征在于，具备权利要求1至权利要求6中的任意一项所述的薄膜晶体管基板；以及被贴合于上述薄膜晶体管基板的相对基板。
8.根据权利要求7所述的显示面板，
具备液晶层，上述液晶层被夹持在上述薄膜晶体管基板与上述相对基板之间，包括相对于上述薄膜晶体管基板和上述相对基板的表面垂直取向的液晶材料。
CN201780012574.2A 2016-02-24 2017-02-17 薄膜晶体管基板和显示面板 Active CN108701720B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-032886 2016-02-24
JP2016032886 2016-02-24
PCT/JP2017/005939 WO2017145939A1 (ja) 2016-02-24 2017-02-17 薄膜トランジスタ基板及び表示パネル

Publications (2)

Publication Number Publication Date
CN108701720A CN108701720A (zh) 2018-10-23
CN108701720B true CN108701720B (zh) 2021-09-21

Family

ID=59686088

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780012574.2A Active CN108701720B (zh) 2016-02-24 2017-02-17 薄膜晶体管基板和显示面板

Country Status (3)

Country Link
US (1) US10768496B2 (zh)
CN (1) CN108701720B (zh)
WO (1) WO2017145939A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018100466A1 (en) * 2016-11-30 2018-06-07 Semiconductor Energy Laboratory Co., Ltd. Display device, display module, and electronic device
JP2019053202A (ja) * 2017-09-15 2019-04-04 シャープ株式会社 表示装置
JP2019083226A (ja) * 2017-10-27 2019-05-30 株式会社ジャパンディスプレイ 電子機器及びその製造方法
JP7240921B2 (ja) * 2019-03-26 2023-03-16 株式会社ジャパンディスプレイ 表示装置
JP7197414B2 (ja) * 2019-03-26 2022-12-27 株式会社ジャパンディスプレイ 表示装置
TWI696026B (zh) * 2019-04-24 2020-06-11 友達光電股份有限公司 畫素陣列基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258357A (zh) * 1998-03-19 2000-06-28 精工爱普生株式会社 液晶装置以及投射型显示装置
CN1402538A (zh) * 2001-08-03 2003-03-12 日本电气株式会社 Tft矩阵基底以及有源矩阵寻址液晶显示器件
CN102893315A (zh) * 2010-05-11 2013-01-23 夏普株式会社 有源矩阵基板和显示面板

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011142061A1 (ja) * 2010-05-14 2011-11-17 シャープ株式会社 薄膜トランジスタ基板及びそれを備えた液晶表示装置
KR101609033B1 (ko) * 2010-08-07 2016-04-04 샤프 가부시키가이샤 박막 트랜지스터 기판 및 이를 구비한 액정표시장치
MY167301A (en) * 2012-01-31 2018-08-16 Sharp Kk Semiconductor device and method for producing same
US9704894B2 (en) * 2013-05-10 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Display device including pixel electrode including oxide
WO2015019857A1 (ja) * 2013-08-07 2015-02-12 シャープ株式会社 半導体装置、表示装置および半導体装置の製造方法
KR20160087024A (ko) * 2015-01-12 2016-07-21 삼성디스플레이 주식회사 박막트랜지스터 및 그의 제조방법
KR102465381B1 (ko) * 2015-12-14 2022-11-10 삼성디스플레이 주식회사 유기 발광 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1258357A (zh) * 1998-03-19 2000-06-28 精工爱普生株式会社 液晶装置以及投射型显示装置
CN1402538A (zh) * 2001-08-03 2003-03-12 日本电气株式会社 Tft矩阵基底以及有源矩阵寻址液晶显示器件
CN102893315A (zh) * 2010-05-11 2013-01-23 夏普株式会社 有源矩阵基板和显示面板

Also Published As

Publication number Publication date
CN108701720A (zh) 2018-10-23
WO2017145939A1 (ja) 2017-08-31
US10768496B2 (en) 2020-09-08
US20180348560A1 (en) 2018-12-06

Similar Documents

Publication Publication Date Title
CN108701720B (zh) 薄膜晶体管基板和显示面板
TWI599049B (zh) 半導體裝置及顯示裝置
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
JP6193401B2 (ja) 表示装置
US9064962B2 (en) Thin film transistor array substrate
JP6162322B2 (ja) 表示装置
KR20150078248A (ko) 표시소자
JP6050379B2 (ja) 表示装置
TWI539608B (zh) Semiconductor device and display device
WO2013065529A1 (ja) 薄膜トランジスタアレイ基板及び液晶表示装置
US10133114B2 (en) Display device having a light blocking pattern
WO2017077997A1 (ja) 表示基板及び表示装置
CN107112367B (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
KR20170052801A (ko) 표시 장치 및 그 제조 방법
KR101423909B1 (ko) 표시 기판 및 이를 구비하는 액정 표시 장치
WO2014054558A1 (ja) 半導体装置及び表示装置
US10871691B2 (en) Display device
US20200185527A1 (en) Thin-film transistor and method of producing thin-film transistor
US20190081076A1 (en) Thin film transistor substrate and display panel
US20190131459A1 (en) Thin film transistor
US20130057797A1 (en) Liquid crystal display device
US9893095B2 (en) Liquid crystal display device having reduced display defects and improved aperture ratio and manufacturing method therefor
US10082715B2 (en) Conductive element and liquid crystal display element
KR20080098882A (ko) 액정 표시 장치
KR20070120234A (ko) 컬러필터 기판, 이를 갖는 표시패널, 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant