JP6050379B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6050379B2
JP6050379B2 JP2014548537A JP2014548537A JP6050379B2 JP 6050379 B2 JP6050379 B2 JP 6050379B2 JP 2014548537 A JP2014548537 A JP 2014548537A JP 2014548537 A JP2014548537 A JP 2014548537A JP 6050379 B2 JP6050379 B2 JP 6050379B2
Authority
JP
Japan
Prior art keywords
insulating film
display
film
oxide semiconductor
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014548537A
Other languages
English (en)
Other versions
JPWO2014080826A1 (ja
Inventor
雄大 高西
雄大 高西
義仁 原
義仁 原
幸伸 中田
幸伸 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Application granted granted Critical
Publication of JP6050379B2 publication Critical patent/JP6050379B2/ja
Publication of JPWO2014080826A1 publication Critical patent/JPWO2014080826A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/133345Insulating layers
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/13439Electrodes characterised by their electrical, optical, physical properties; materials therefor; method of making
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45Ohmic electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Description

本発明は、表示装置に関する。
液晶表示装置に用いられる液晶パネルには、各画素の動作を制御するためのスイッチング素子としてTFTが行列状に多数個設けられている。従来では、TFTに用いられる半導体膜としては、アモルファスシリコンなどのシリコン半導体が用いられるのが一般的であったが、近年では、半導体膜としてより電子移動度が高い酸化物半導体を用いることが提案されている。このような酸化物半導体を用いたTFTをスイッチング素子として用いた液晶表示装置の一例が下記特許文献1に記載されている。
特開2011−29373号公報
(発明が解決しようとする課題)
酸化物半導体は、電子移動度が高いため、TFTをより小型化することができて液晶パネルにおける開口率の向上を図ることができるのに加えて、TFTが設けられたアレイ基板上に様々な回路部を設けることを可能とする。その一方、酸化物半導体は、水分を取り込むと、その電気的な特性が変化し易く、それに起因して上記した回路部が正常に作動しなくなるおそれがあった。
本発明は上記のような事情に基づいて完成されたものであって、非表示部用トランジスタに動作不良が発生し難くすることを目的とする。
(課題を解決するための手段)
本発明の表示装置は、画像を表示可能とされ且つ中央側に配される表示部、及び前記表示部を取り囲む形で外周側に配される非表示部を有する基板と、前記表示部に配される表示部用トランジスタと、前記非表示部に配される非表示部用トランジスタと、前記非表示部用トランジスタを構成するゲート電極部と、前記非表示部用トランジスタを構成し、少なくとも一部が前記ゲート電極部と平面に視て重畳する酸化物半導体膜と、前記非表示部用トランジスタを構成し、少なくとも一部が前記酸化物半導体膜上に積層されるとともに前記酸化物半導体膜に接続されるソース電極部と、前記非表示部用トランジスタを構成し、少なくとも一部が前記酸化物半導体膜上に積層されるとともに前記ソース電極部との間に間隔を空けつつ前記酸化物半導体膜に接続されるドレイン電極部と、少なくとも前記ソース電極部及び前記ドレイン電極部上に積層される絶縁膜であって、相対的に下層側に配されて少なくとも珪素及び酸素を含有する下層側絶縁膜と、相対的に上層側に配されて少なくとも珪素及び窒素を含有するとともに膜厚が35nm〜75nmの範囲とされる上層側絶縁膜との積層構造とされる絶縁膜と、を備える。
このようにすれば、非表示部用トランジスタは、ゲート電極部に電圧が印加されると、酸化物半導体膜を介してソース電極部とドレイン電極部との間に電流が流される。この酸化物半導体膜は、例えばアモルファスシリコン薄膜などに比べると、電子移動度が高くなっているので、ソース電極部とドレイン電極部との間に大きな電流を流す上で好適である。
ところで、基板において中央側の表示部を取り囲む形で外周側に非表示部が配される構成では、非表示部に配される非表示部用トランジスタは、表示部に配される表示部用トランジスタに比べると、外部に存在する水分の影響を受け易くなっている。仮に、非表示部用トランジスタを構成する酸化物半導体膜に外部の水分が取り込まれて劣化が生じると、酸化物半導体膜の電気的な特性が変化してしまい、非表示部用トランジスタが正常に動作しなくなるおそれがある。
その点、少なくともソース電極部及びドレイン電極部上に積層される絶縁膜は、相対的に下層側に配されて少なくとも珪素及び酸素を含有する下層側絶縁膜と、相対的に上層側に配されて少なくとも珪素及び窒素を含有する上層側絶縁膜との積層構造とされているから、上層側絶縁膜により外部の水分が酸化物半導体膜にまで到達し難くなるのに加え、仮に上層側絶縁膜が成膜時に水素を含有していて上層側絶縁膜から水素が脱離した場合でも下層側絶縁膜により上層側絶縁膜から脱離した水素が酸化物半導体膜にまで到達し難くなる。これにより、酸化物半導体膜が水分や水素を取り込むのに起因する劣化が生じ難くなり、その電気的な特性が変化し難くなり、もって非表示部用トランジスタに動作不良が生じ難くなる。
ところで、仮に、上層側絶縁膜の膜厚が75nmを上回ると、上層側絶縁膜を成膜する際に上層側絶縁膜中に含有される水素の含有量が多くなるとともに上層側絶縁膜から脱離する水素の脱離量も多くなる傾向にあるため、酸化物半導体膜が上層側絶縁膜から脱離した水素によって劣化して電気的な特性が変化し易くなるおそれがある。一方、仮に、上層側絶縁膜の膜厚が35nmを下回ると、下層側絶縁膜に対するカバレッジが悪化して鬆(隙間)が入り易くなるため、防湿性が低下してしまい、酸化物半導体膜に水分が取り込まれ易くなるおそれがある。その点、上層側絶縁膜の膜厚を35nm〜75nmの範囲とすることで、上層側絶縁膜からの水素の脱離量が少なくなるとともに、上層側絶縁膜の防湿性が十分に確保されるので、酸化物半導体膜の電気的な特性が変化し難くなり、もって非表示部用トランジスタに動作不良が生じ難くなる。また、上層側絶縁膜の防湿性が十分に保たれることにより、ソース電極部及びドレイン電極部が水分によって腐食され難くなる。
本発明の実施態様として、次の構成が好ましい。
(1)前記絶縁膜を構成する前記上層側絶縁膜は、屈折率が1.5〜1.9の範囲とされる。まず、上層側絶縁膜は、屈折率が組成に応じて変化し得るものとされており、具体的には窒素の含有量が少なくなると屈折率の値が小さくなるのに対し、窒素の含有量が多くなると屈折率の値が大きくなる傾向とされる。ここで、仮に、上層側絶縁膜の屈折率が1.5以下とされる場合には、窒素の含有量が少ないため、防湿性が低下して水を透過し易くなり、酸化物半導体膜に水分が取り込まれ易くなるとともに酸化物半導体膜の電気的な特性に悪影響が及ぶおそれがある。一方、仮に、上層側絶縁膜の屈折率が1.9以上とされる場合には、窒素の含有量が多くなるため、汎用的な製造設備での成膜が困難になるおそれがある。従って、上層側絶縁膜の屈折率を1.5〜1.9の範囲とすることで、十分な防湿性を確保することができて酸化物半導体膜の電気的な特性が変化し難くなるとともに、汎用的な製造設備によって容易に成膜することが可能とされる。
(2)前記絶縁膜を構成する前記上層側絶縁膜は、屈折率が1.5〜1.72の範囲とされる。上層側絶縁膜は、窒素の含有量が多くなるのに伴い、成膜時に上層側絶縁膜中に含有される水素の含有量が多くなる傾向とされる。その点、上層側絶縁膜における屈折率の上限値が1.72とされることで、上層側絶縁膜中に含有される水素の量がより少なくなるので、上層側絶縁膜から脱離する水素の脱離量も少なくなり、もって上層側絶縁膜から脱離した水素によって酸化物半導体膜の電気的な特性が変化し難くなる。
(3)前記基板と対向状をなす対向基板と、前記基板と前記対向基板との間に挟持される液晶と、前記基板と前記対向基板との間に介在するとともに前記液晶を取り囲む形で配されて前記液晶を封止するシール部と、を備えており、前記非表示部用トランジスタは、前記表示部用トランジスタに比べて前記シール部の近くに配されている。このようにすれば、基板と対向基板との間に挟持される液晶は、基板と対向基板との間に介在するとともに液晶を取り囲む形で配されるシール部によって封止される。非表示部用トランジスタは、表示部用トランジスタよりもシール部に近くに配されているため、外部の水分がシール部を透過した場合、その水分の影響を受け易くなっているものの、上記したように絶縁膜が上層側絶縁膜と下層側絶縁膜との積層構造とされるとともに上層側絶縁膜の膜厚が35nm〜75nmの範囲とされることで、シール部を透過した水分が非表示部用トランジスタを構成する酸化物半導体膜に取り込まれ難くなっており、もって非表示部用トランジスタに動作不良が生じ難くなる。
(4)前記酸化物半導体膜は、前記ドレイン電極部が接続される位置から前記ソース電極部側とは反対側に向けて延出するとともに、少なくともその一部が前記ゲート電極部とは平面に視て非重畳とされる延出部を有している。このように、酸化物半導体膜は、ドレイン電極部が接続される位置からソース電極部側とは反対側に向けて延出する延出部を有しており、この延出部の少なくとも一部がゲート電極部とは平面に視て非重畳とされると、この延出部における非重畳部位は、外部光がゲート電極部によって遮光され難いため、外部光の照射を受け易くなっており、それにより電気的な特性が劣化するおそれがある。具体的には、酸化物半導体膜は、光のエネルギーを受けると、電荷の移動のし易さに影響が出易くなる性質を有しており、非表示部用トランジスタを動作させる際に上記した延出部における非重畳部位に電荷が滞留し易くなる、という問題が生じる可能性がある。この問題に加えて、水分や水素が酸化物半導体膜に取り込まれて電気的な特性が変化する、という問題が生じると、非表示部用トランジスタに動作不良がより生じ易くなるものの、上記したように絶縁膜が上層側絶縁膜と下層側絶縁膜との積層構造とされるとともに上層側絶縁膜の膜厚が35nm〜75nmの範囲とされることで、水分や水素が酸化物半導体膜に取り込まれ難くなっているので、非表示部用トランジスタに動作不良が生じ難くなる。
(5)前記ソース電極部及び前記ドレイン電極部と前記酸化物半導体膜との間に介在する形で配され、前記ソース電極部及び前記ドレイン電極部と平面に視て重畳する位置にそれぞれ形成されて前記ソース電極部及び前記ドレイン電極部と前記酸化物半導体膜とをそれぞれ接続する一対の開口部を有するとともに、前記酸化物半導体膜を保護する保護膜を備えている。このようにすれば、製造過程においてソース電極部及びドレイン電極部を形成するためにエッチングが行われた場合でも、酸化物半導体膜は、その上層側に配された保護膜によってエッチングから保護される。製造後においても、酸化物半導体膜が保護膜によって保護されることで、水素などが酸化物半導体膜により取り込まれ難くなり、もって非表示部用トランジスタに動作不良が生じ難くなる。また、保護膜には、ソース電極部及びドレイン電極部と平面に視て重畳する位置に一対の開口部が形成されているので、これらの開口部を通してソース電極部及びドレイン電極部と酸化物半導体膜との接続が図られている。
(6)前記保護膜は、少なくとも珪素及び酸素を含有している。このように、保護膜が少なくとも珪素及び酸素を含有する構成とされることで、保護膜から脱離し得る水素の量が少なくなるので、酸化物半導体膜に水素が取り込まれ難くなり、もって非表示部用トランジスタにより動作不良が生じ難くなる。
(7)前記酸化物半導体膜は、少なくともインジウム、ガリウム及び亜鉛を含有している。このように、少なくともインジウム、ガリウム及び亜鉛を含有する酸化物半導体膜は、水分や水素によって劣化がより生じ易い性質を有しているものの、上記したように絶縁膜が上層側絶縁膜と下層側絶縁膜との積層構造とされるとともに上層側絶縁膜の膜厚が35nm〜75nmの範囲とされることで、酸化物半導体膜に水分や水素が取り込まれる事態が生じ難くなっており、もって非表示部用トランジスタに動作不良が生じ難くなる。
(8)前記表示部に配され、前記表示部用トランジスタに接続されることで前記表示部用トランジスタに対して走査信号を伝送する走査信号線と、前記非表示部に配され、前記走査信号線に接続されるとともに前記走査信号を供給するバッファ回路部と、を備えており、前記非表示部用トランジスタは、前記バッファ回路部を構成している。このようにすれば、バッファ回路部を構成する非表示部用トランジスタでは、ソース電極部とドレイン電極部との間を流れる電流量が、表示部用トランジスタに比べてより大きくなる傾向にあるため、非表示部用トランジスタの酸化物半導体膜が水分や水素を取り込むのに起因して劣化が生じて電気的な特性が変化すると、正常に作動しなくなる可能性がより高くなっている。ところが、上記したように絶縁膜が上層側絶縁膜と下層側絶縁膜との積層構造とされるとともに上層側絶縁膜の膜厚が35nm〜75nmの範囲とされることで、酸化物半導体膜に水分や水素が取り込まれる事態が生じ難くなっており、もってバッファ回路部を構成する非表示部用トランジスタに動作不良が生じ難くなる。
(9)前記ソース電極部及び前記ドレイン電極部は、少なくとも銅を含有している。このように、ソース電極部及びドレイン電極部が銅を含有していると、例えばアルミニウムを含有する場合に比べると、導電性が良好なものとされる反面、水分により腐食され易い。その点、上記したように絶縁膜が上層側絶縁膜と下層側絶縁膜との積層構造とされるとともに上層側絶縁膜の膜厚が35nm〜75nmの範囲とされることで、外部の水分が絶縁膜を透過してソース電極部及びドレイン電極部に到達し難くなり、もってソース電極部及びドレイン電極部が水分によって腐食され難くなる。
(発明の効果)
本発明によれば、非表示部用トランジスタに動作不良が発生し難くすることができる。
本発明の実施形態1に係るドライバを実装した液晶パネルとフレキシブル基板と制御回路基板との接続構成を示す概略平面図 液晶表示装置の長辺方向に沿った断面構成を示す概略断面図 液晶パネル全体の断面構成を示す概略断面図 液晶パネルの表示部における断面構成を示す概略断面図 液晶パネルを構成するアレイ基板の配線構成を概略的に示す平面図 表示部用TFTの配線構成を示す平面図 表示部用TFTの平面構成を示す平面図 表示部用TFTの断面構成を示す、図7のviii-viii線断面図 非表示部用TFTの断面構成を示す断面図 比較実験1に係る上層側第1層間絶縁膜の屈折率と脱離水分量との関係を表すグラフ 比較実験1に係る上層側第1層間絶縁膜の屈折率と脱離水素量との関係を表すグラフ 比較実験2に係る非表示部用TFTの電流−電圧特性を表すグラフ 比較実験3に係る比較例1の上層側第1層間絶縁膜の断面構造を示す写真 比較実験3に係る実施例1の上層側第1層間絶縁膜の断面構造を示す写真 本発明の実施形態2に係る液晶パネルの表示部における断面構成を示す概略断面図 表示部用TFTの断面構成を示す断面図 本発明の実施形態3に係る表示部用TFTの平面構成を示す平面図 表示部用TFTの断面構成を示す、図17のxviii-xviii線断面図 非表示部用TFTの断面構成を示す断面図
<実施形態1>
本発明の実施形態1を図1から図14によって説明する。本実施形態では、液晶表示装置10について例示する。なお、各図面の一部にはX軸、Y軸及びZ軸を示しており、各軸方向が各図面で示した方向となるように描かれている。また、上下方向については、図2から図4などを基準とし、且つ同図上側を表側とするとともに同図下側を裏側とする。
液晶表示装置10は、図1及び図2に示すように、画像を表示可能で且つ中央側に配される表示部AA、及び表示部AAを取り囲む形で外周側に配される非表示部NAAを有する液晶パネル(表示装置、表示パネル)11と、液晶パネル11を駆動するドライバ(パネル駆動部)21と、ドライバ21に対して各種入力信号を外部から供給する制御回路基板(外部の信号供給源)12と、液晶パネル11と外部の制御回路基板12とを電気的に接続するフレキシブル基板(外部接続部品)13と、液晶パネル11に光を供給する外部光源であるバックライト装置(照明装置)14とを備える。また、液晶表示装置10は、相互に組み付けた液晶パネル11及びバックライト装置14を収容・保持するための表裏一対の外装部材15,16をも備えており、このうち表側の外装部材15には、液晶パネル11の表示部AAに表示された画像を外部から視認させるための開口部15aが形成されている。本実施形態に係る液晶表示装置10は、携帯電話(スマートフォンなどを含む)、ノートパソコン(タブレット型ノートパソコンなどを含む)、携帯型情報端末(電子ブックやPDAなどを含む)、デジタルフォトフレーム、携帯型ゲーム機、電子インクペーパなどの各種電子機器(図示せず)に用いられるものである。このため、液晶表示装置10を構成する液晶パネル11の画面サイズは、数インチ〜10数インチ程度とされ、一般的には小型または中小型に分類される大きさとされている。
先に、バックライト装置14について簡単に説明する。バックライト装置14は、図2に示すように、表側(液晶パネル11側)に向けて開口した略箱形をなすシャーシ14aと、シャーシ14a内に配された図示しない光源(例えば冷陰極管、LED、有機ELなど)と、シャーシ14aの開口部を覆う形で配される図示しない光学部材とを備える。光学部材は、光源から発せられる光を面状に変換するなどの機能を有するものである。
続いて、液晶パネル11について説明する。液晶パネル11は、図1に示すように、全体として縦長な方形状(矩形状)をなしており、その長辺方向における一方の端部側(図1に示す上側)に片寄った位置に表示部(アクティブエリア)AAが配されるとともに、長辺方向における他方の端部側(図1に示す下側)に片寄った位置にドライバ21及びフレキシブル基板13がそれぞれ取り付けられている。この液晶パネル11において表示部AA外の領域が、画像が表示されない非表示部(ノンアクティブエリア)NAAとされ、この非表示部NAAは、表示部AAを取り囲む略枠状の領域(後述するCF基板11aにおける額縁部分)と、長辺方向の他方の端部側に確保された領域(後述するアレイ基板11bのうちCF基板11aとは重畳せずに露出する部分)とからなり、このうちの長辺方向の他方の端部側に確保された領域にドライバ21及びフレキシブル基板13の実装領域(取付領域)が含まれている。液晶パネル11において略枠状をなす非表示部NAAのうち、ドライバ21及びフレキシブル基板13の実装領域を除いた残りの3辺の端部(非実装側端部)における幅寸法、詳しくはガラス基板GSの外端から表示部AAの外端までの直線距離は、例えば2.0mm以下、より好ましくは1.8mm以下とされており、極めて額縁が狭い狭額縁構造とされている。液晶パネル11における短辺方向が各図面のX軸方向と一致し、長辺方向が各図面のY軸方向と一致している。なお、図1,図5及び図6では、CF基板11aよりも一回り小さな枠状の一点鎖線が表示部AAの外形を表しており、当該一点鎖線よりも外側の領域が非表示部NAAとなっている。
続いて、液晶パネル11に接続される部材について説明する。制御回路基板12は、図1及び図2に示すように、バックライト装置14におけるシャーシ14aの裏面(液晶パネル11側とは反対側の外面)にネジなどにより取り付けられている。この制御回路基板12は、紙フェノールないしはガラスエポキシ樹脂製の基板上に、ドライバ21に各種入力信号を供給するための電子部品が実装されるとともに、図示しない所定のパターンの配線(導電路)が配索形成されている。この制御回路基板12には、フレキシブル基板13の一方の端部(一端側)が図示しないACF(Anisotropic Conductive Film)を介して電気的に且つ機械的に接続されている。
フレキシブル基板(FPC基板)13は、図2に示すように、絶縁性及び可撓性を有する合成樹脂材料(例えばポリイミド系樹脂等)からなる基材を備え、その基材上に多数本の配線パターン(図示せず)を有しており、長さ方向についての一方の端部が既述した通りシャーシ14aの裏面側に配された制御回路基板12に接続されるのに対し、他方の端部(他端側)が液晶パネル11におけるアレイ基板11bに接続されているため、液晶表示装置10内では断面形状が略U型となるよう折り返し状に屈曲されている。フレキシブル基板13における長さ方向についての両端部においては、配線パターンが外部に露出して端子部(図示せず)を構成しており、これらの端子部がそれぞれ制御回路基板12及び液晶パネル11に対して電気的に接続されている。これにより、制御回路基板12側から供給される入力信号を液晶パネル11側に伝送することが可能とされている。
ドライバ21は、図1に示すように、内部に駆動回路を有するLSIチップからなるものとされ、信号供給源である制御回路基板12から供給される信号に基づいて作動することで、信号供給源である制御回路基板12から供給される入力信号を処理して出力信号を生成し、その出力信号を液晶パネル11の表示部AAへ向けて出力するものとされる。このドライバ21は、平面に視て横長の方形状をなす(液晶パネル11の短辺に沿って長手状をなす)とともに、液晶パネル11(後述するアレイ基板11b)の非表示部NAAに対して直接実装され、つまりCOG(Chip On Glass)実装されている。なお、ドライバ21の長辺方向がX軸方向(液晶パネル11の短辺方向)と一致し、同短辺方向がY軸方向(液晶パネル11の長辺方向)と一致している。
改めて、液晶パネル11について説明する。液晶パネル11は、図3に示すように、一対の基板11a,11bと、両基板11a,11b間に介在し、電界印加に伴って光学特性が変化する物質である液晶分子を含む液晶層(液晶)11cと、両基板11a,11b間に介在することで液晶層11cの厚さ分のギャップを維持した状態で液晶層11cを封止するシール部11jと、を少なくとも有している。一対の基板11a,11bのうち表側(正面側)がCF基板(対向基板)11aとされ、裏側(背面側)がアレイ基板(基板)11bとされる。シール部11jは、液晶パネル11のうち非表示部NAAに配されるとともに平面に視て(アレイ基板11bの板面に対する法線方向から視て)非表示部NAAに倣う縦長の略枠状をなしている(図2)。シール部11jのうち、液晶パネル11におけるドライバ21及びフレキシブル基板13の実装領域を除いた残りの3辺の端部(非実装側端部)に配された部分は、非表示部NAAにおける最外端位置に配されている(図2)。なお、両基板11a,11bの外面側には、それぞれ偏光板11f,11gが貼り付けられている。
本実施形態に係る液晶パネル11は、動作モードがIPS(In-Plane Switching)モードをさらに改良したFFS(Fringe Field Switching)モードであり、図4に示すように、一対の基板11a,11bのうちのアレイ基板11b側に後述する画素電極部(第2透明電極部)18及び共通電極部(第1透明電極部)22を共に形成し、且つこれら画素電極部18と共通電極部22とを異なる層に配してなるものである。CF基板11a及びアレイ基板11bは、ほぼ透明な(高い透光性を有する)ガラス基板GSを備えており、当該ガラス基板GS上に各種の膜を積層形成してなるものとされる。このうち、CF基板11aは、図1及び図2に示すように、短辺寸法がアレイ基板11bと概ね同等であるものの、長辺寸法がアレイ基板11bよりも小さなものとされるとともに、アレイ基板11bに対して長辺方向についての一方(図1に示す上側)の端部を揃えた状態で貼り合わせられている。従って、アレイ基板11bのうち長辺方向についての他方(図1に示す下側)の端部は、所定範囲にわたってCF基板11aが重なり合うことがなく、表裏両板面が外部に露出した状態とされており、ここにドライバ21及びフレキシブル基板13の実装領域が確保されている。なお、両基板11a,11bの内面側には、液晶層11cに含まれる液晶分子を配向させるための配向膜11d,11eがそれぞれ形成されている(図4)。
まず、アレイ基板11bの内面側(液晶層11c側、CF基板11aとの対向面側)に既知のフォトリソグラフィ法によって積層形成された各種の膜について説明する。アレイ基板11bには、図8に示すように、下層(ガラス基板GS)側から順に第1金属膜(ゲート金属膜)34、ゲート絶縁膜35、酸化物半導体膜36、保護膜(エッチングストッパ膜、ES膜)37、第2金属膜(ソース金属膜)38、第1層間絶縁膜(絶縁膜)39、有機絶縁膜40、第1透明電極膜23、第2層間絶縁膜41、第2透明電極膜24が積層形成されている。
第1金属膜34は、例えば銅(Cu)からなる単層膜により構成されている。これにより、仮に第1金属膜をアルミニウム(Al)の単層膜とした場合に比べて、配線抵抗が低く導電性が良好なものとされる。ゲート絶縁膜35は、少なくとも第1金属膜34の上層側に積層されるものであり、例えば酸化珪素(SiO)からなるものとされる。酸化物半導体膜36は、ゲート絶縁膜35の上層側に積層されるものであり、例えば酸化物半導体の一種であるインジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜からなるものとされる。酸化物半導体膜36であるインジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜は、非晶質または結晶質とされている。この酸化物半導体膜36は、表示部AAにおいては後述する表示部用TFT17の第1チャネル部17dなどを構成するのに対し、非表示部NAAにおいては後述する非表示部用TFT29の第2チャネル部29dなどを構成している。保護膜37は、少なくとも酸化物半導体膜36の上層側に積層されるものであり、例えば酸化珪素(SiO)からなるものとされている。
第2金属膜38は、少なくとも保護膜37の上層側に積層されるものであり、例えばチタン(Ti)からなる下層側金属膜38aを下層側に配するとともに銅(Cu)からなる上層側金属膜38bを上層側に配した積層構造とされる。これにより、仮に第2金属膜をチタンとアルミニウム(Al)との積層構造とした場合に比べて、配線抵抗が低く導電性が良好なものとされる。第1層間絶縁膜39は、少なくとも第2金属膜38の上層側に積層されるものであり、例えば少なくとも珪素及び酸素を含有する下層側第1層間絶縁膜(下層側絶縁膜)39aと、少なくとも珪素及び窒素を含有する上層側第1層間絶縁膜(上層側絶縁膜)39bとの積層構造とされている。なお、第1層間絶縁膜39に関しては後に詳しく説明する。有機絶縁膜40は、第1層間絶縁膜39の上層側に積層されるものであり、例えば有機材料であるアクリル系樹脂材料(例えばポリメタクリル酸メチル樹脂(PMMA))からなり、平坦化膜として機能するものである。
第1透明電極膜23は、有機絶縁膜40の上層側に積層されるものであり、例えばITO(Indium Tin Oxide)或いはZnO(Zinc Oxide)といった透明電極材料からなる。第2層間絶縁膜41は、少なくとも第1透明電極膜23の上層側に積層されるものであり、例えば窒化珪素(SiN)からなり、詳しくは後述するが平面に視たパターンが上記した第1層間絶縁膜39と同一とされる。第2透明電極膜24は、少なくとも第2層間絶縁膜41の上層側に積層されるものであり、例えばITO(Indium Tin Oxide)或いはZnO(Zinc Oxide)といった透明電極材料からなる。上記した各膜のうち、第1透明電極膜23及び第2透明電極膜24は、アレイ基板11bの表示部AAにのみ形成され、非表示部NAAには形成されていないのに対し、ゲート絶縁膜35、保護膜37、第1層間絶縁膜39及び第2層間絶縁膜41といった絶縁材料からなる各絶縁膜35,37,39,41については、アレイ基板11bのほぼ全面にわたるベタ状のパターン(一部に開口を有する)として形成されている。また、第1金属膜34、酸化物半導体膜36及び第2金属膜38は、アレイ基板11bの表示部AA及び非表示部NAAの双方に所定のパターンでもって形成されている。
続いて、アレイ基板11bにおける表示部AA内に存在する構成について順次に詳しく説明する。アレイ基板11bの表示部AAには、図6及び図7に示すように、スイッチング素子である表示部用TFT(表示部用トランジスタ)17及び画素電極部18が多数個ずつマトリクス状に並んで設けられるとともに、これら表示部用TFT17及び画素電極部18の周りには、格子状をなすゲート配線(走査信号線、行制御線)19及びソース配線(列制御線、データ線)20が取り囲むようにして配設されている。言い換えると、格子状をなすゲート配線19及びソース配線20の交差部に、表示部用TFT17及び画素電極部18が行列状に並列配置されている。ゲート配線19は、第1金属膜34からなるのに対し、ソース配線20は、第2金属膜38からなり、相互の交差部位間にはゲート絶縁膜35及び保護膜37が介在する形で配されている。ゲート配線19とソース配線20とが、それぞれ表示部用TFT17の第1ゲート電極部17aと第1ソース電極部17bとに接続され、画素電極部18が表示部用TFT17の第1ドレイン電極部17cに接続されている(図8)。このうち、第1ゲート電極部17aは、図7に示すように、X軸方向に沿って直線的に延在するゲート配線19からY軸方向に沿って突出する形で分岐した枝部により構成されるのに対し、第1ソース電極部17bは、Y軸方向に沿って直線的に延在するソース配線20からX軸方向に沿って突出する形で分岐した枝部により構成される。
表示部用TFT17は、図8に示すように、第1金属膜34からなる第1ゲート電極部17aと、酸化物半導体膜36からなり第1ゲート電極部17aと平面に視て重畳する第1チャネル部17dと、保護膜37からなり第1チャネル部17dと平面に視て重畳する位置に2つの第1開口部17e1,17e2が貫通して形成されてなる第1保護部17eと、第2金属膜38からなり2つの第1開口部17e1,17e2のうちの一方の第1開口部17e1を通して第1チャネル部17dに接続される第1ソース電極部17bと、第2金属膜38からなり2つの第1開口部17e1,17e2のうちの他方の第1開口部17e2を通して第1チャネル部17dに接続される第1ドレイン電極部17cとを有している。このうち、第1チャネル部17dは、X軸方向に沿って延在するとともに第1ソース電極部17bと第1ドレイン電極部17cとを架け渡して両電極部17b,17c間での電荷の移動を可能としている。第1ソース電極部17bと第1ドレイン電極部17cとは、第1チャネル部17dの延在方向(X軸方向)について所定の間隔を空けつつ対向状に配されている。
第1ゲート電極部17aは、図7に示すように、ゲート配線19から分岐された構造であり、その形成範囲が第1ソース電極部17bに対してはそのほぼ全域に対して平面視重畳するものの、第1ドレイン電極部17cに対してはその一部(第1チャネル部17dとの接続部分近傍)に対してのみ平面視重畳するよう設定されている。これにより、仮に、第1ゲート電極部を第1ドレイン電極部17cのほぼ全域に対して平面視重畳する形成範囲とした場合に比べると、第1ゲート電極部17aと、第1ソース電極部17b、第1ドレイン電極部17c及び第1チャネル部17dとの間に形成される寄生容量(以下、Cgd容量という)を小さくすることができるので、表示画素の総容量に占めるCgd容量の割合が低下する。従って、画素電極部18に印加される電圧値にCgd容量が影響し難くなり、もって液晶パネル11が高精細化され、表示画素の面積及び総容量が小さくなった場合により好適とされる。第1ゲート電極部17aの形成範囲が上記のような設定とされるのに伴い、第1チャネル部17dは、図7及び図8に示すように、第1ドレイン電極部17cが接続される位置からX軸方向に沿って第1ソース電極部17b側とは反対側(図7及び図8に示す右側)に向けて延出するとともに、その先端部(一部)が第1ゲート電極部17aとは平面に視て非重畳となる第1延出部17d1を有している。また、第1チャネル部17dをなす酸化物半導体膜36は、電子移動度がアモルファスシリコン薄膜などに比べると、例えば20倍〜50倍程度と高くなっているので、表示部用TFT17を容易に小型化して画素電極部18の透過光量を極大化することができ、もって高精細化及び低消費電力化などを図る上で好適とされる。このような酸化物半導体膜36からなる第1チャネル部17dを有する表示部用TFT17は、第1ゲート電極部17aが最下層に配され、その上層側にゲート絶縁膜35を介して第1チャネル部17dが積層されてなる、逆スタガ型とされており、一般的なアモルファスシリコン薄膜を有するTFTと同様の積層構造とされる。
画素電極部18は、第2透明電極膜24からなり、ゲート配線19とソース配線20とに囲まれた領域において全体として平面に視て縦長の方形状(矩形状)をなすとともに、図示しない縦長のスリットが複数本設けられることで略櫛歯状に形成されている。画素電極部18は、図8に示すように、第2層間絶縁膜41上に形成されており、次述する共通電極部22との間に第2層間絶縁膜41が介在している。画素電極部18の下層側に配された第1層間絶縁膜39、有機絶縁膜40及び第2層間絶縁膜41のうち、第1ドレイン電極部17cと平面に視て重畳する位置には、コンタクトホールCHが上下に貫通する形で形成されており、このコンタクトホールCHを通して画素電極部18が第1ドレイン電極部17cに接続されている。これにより、表示部用TFT17の第1ゲート電極部17aを通電すると、第1チャネル部17dを介して第1ソース電極部17bと第1ドレイン電極部17cとの間に電流が流されるとともに画素電極部18に所定の電位が印加される。このコンタクトホールCHは、第1ゲート電極部17a及び酸化物半導体層36からなる第1チャネル部17dの双方に対して平面に視て非重畳となる位置に配されている。なお、コンタクトホールCHは、第2層間絶縁膜41を成膜する際に、マスクを用いて第2層間絶縁膜41に開口部をパターニングし、その開口部が形成された第2層間絶縁膜41をレジストとして用いて下層側の第1層間絶縁膜39及び有機絶縁膜40をエッチングすることで、第1層間絶縁膜39及び有機絶縁膜40に第2層間絶縁膜41の開口部に連通する開口部をそれぞれ形成してなるものとされる。
共通電極部22は、第1透明電極膜23からなり、アレイ基板11bの表示部AAにおけるほぼ全面にわたる、いわゆるベタ状のパターンとされる。共通電極部22は、図8に示すように、有機絶縁膜40と第2層間絶縁膜41との間に挟まれる形で配されている。共通電極部22には、図示しない共通配線から共通電位(基準電位)が印加されるので、上記のように表示部用TFT17により画素電極部18に印加する電位を制御することで、両電極部18,22間に所定の電位差を生じさせることができる。両電極部18,22間に電位差が生じると、液晶層11cには、画素電極部18のスリット18aによってアレイ基板11bの板面に沿う成分に加えて、アレイ基板11bの板面に対する法線方向の成分を含むフリンジ電界(斜め電界)が印加されるので、液晶層11cに含まれる液晶分子のうち、スリット18aに存在するものに加えて、画素電極部18上に存在するものもその配向状態を適切にスイッチングすることができる。もって、液晶パネル11の開口率が高くなって十分な透過光量が得られるとともに、高い視野角性能を得ることができる。なお、アレイ基板11bには、ゲート配線19に並行するとともに画素電極部18を横切りつつ、ゲート絶縁膜35、保護膜37、第1層間絶縁膜39、有機絶縁膜40及び第2層間絶縁膜41を介して重畳する容量配線(図示せず)を設けることも可能である。
続いて、CF基板11aにおける表示部AA内に存在する構成について詳しく説明する。CF基板11aには、図4に示すように、R(赤色),G(緑色),B(青色)等の各着色部が、アレイ基板11b側の各画素電極部18と平面に視て重畳するよう多数個マトリクス状に並列して配置されたカラーフィルタ11hが設けられている。カラーフィルタ11hをなす各着色部間には、混色を防ぐための略格子状の遮光層(ブラックマトリクス)11iが形成されている。遮光層11iは、上記したゲート配線19及びソース配線20と平面に視て重畳する配置とされる。カラーフィルタ11h及び遮光層11iの表面には、配向膜11dが設けられている。なお、当該液晶パネル11においては、R(赤色),G(緑色),B(青色)の3色の着色部及びそれらと対向する3つの画素電極部18の組によって表示単位である1つの表示画素が構成されている。表示画素は、Rの着色部を有する赤色画素と、Gの着色部を有する緑色画素と、Bの着色部を有する青色画素とからなる。これら各色の表示画素は、液晶パネル11の板面において行方向(X軸方向)に沿って繰り返し並べて配されることで、画素群を構成しており、この画素群が列方向(Y軸方向)に沿って多数並んで配されている(図4及び図5)。
次に、アレイ基板11bにおける非表示部NAA内に存在する構成について詳しく説明する。アレイ基板11bの非表示部NAAのうち、表示部AAにおける短辺部に隣り合う位置には、図5に示すように、列制御回路部27が設けられているのに対し、表示部AAにおける長辺部に隣り合う位置には、行制御回路部28が設けられている。列制御回路部27及び行制御回路部28は、ドライバ21からの出力信号を表示部用TFT17に供給するための制御を行うことが可能とされている。列制御回路部27及び行制御回路部28は、表示部用TFT17と同じ酸化物半導体膜36をベースとしてアレイ基板11b上にモノリシックに形成されており、それにより表示部用TFT17への出力信号の供給を制御するための制御回路を有している。これら列制御回路部27及び行制御回路部28は、図5及び図6に示すように、非表示部NAAにおいてシール部11jよりも中央側、つまり表示部AA側に配されており、言い換えると表示部AAに配された表示部用TFT17に比べるとシール部11jの近くに配されている、と言える。なお、図5では、シール部11jを二点鎖線で、図6では、シール部11jを実線で、それぞれ図示している。また、列制御回路部27及び行制御回路部28は、アレイ基板11bの製造工程において表示部用TFT17などをパターニングする際に既知のフォトリソグラフィ法により同時にアレイ基板11b上にパターニングされている。
このうち、列制御回路部27は、図5に示すように、表示部AAにおける図5に示す下側の短辺部に隣り合う位置、言い換えるとY軸方向について表示部AAとドライバ21との間となる位置に配されており、X軸方向に沿って延在する横長な略方形状の範囲に形成されている。この列制御回路部27は、表示部AAに配されたソース配線20に接続されるとともに、ドライバ21からの出力信号に含まれる画像信号を、各ソース配線20に振り分けるスイッチ回路(RGBスイッチ回路)を有している。具体的には、ソース配線20は、アレイ基板11bの表示部AAにおいてX軸方向に沿って多数本が並列配置されるとともに、R(赤色),G(緑色),B(青色)の各色の表示画素をなす各表示部用TFT17にそれぞれ接続されているのに対して、列制御回路部27は、スイッチ回路によってドライバ21からの画像信号をR,G,Bの各ソース配線20に振り分けて供給している。また、列制御回路部27は、レベルシフタ回路やESD保護回路などの付属回路を備えることも可能である。
これに対し、行制御回路部28は、図5に示すように、表示部AAにおける図5に示す左側の長辺部に隣り合う位置に配されており、Y軸方向に沿って延在する縦長な略方形状の範囲に形成されている。行制御回路部28は、表示部AAに配されたゲート配線19に接続されるとともに、ドライバ21からの出力信号に含まれる走査信号を、各ゲート配線19に所定のタイミングで供給して各ゲート配線19を順次に走査する走査回路を有している。具体的には、ゲート配線19は、アレイ基板11bの表示部AAにおいてY軸方向に沿って多数本が並列配置されているのに対して、行制御回路部28は、走査回路によってドライバ21からの制御信号(走査信号)を、表示部AAにおいて図5に示す上端位置のゲート配線19から下端位置のゲート配線19に至るまで順次に供給することで、ゲート配線19の走査を行っている。また、行制御回路部28には、レベルシフタ回路やESD保護回路などの付属回路を備えることも可能である。なお、列制御回路部27及び行制御回路部28は、アレイ基板11b上に形成された図示しない接続配線によってドライバ21に接続されている。
この行制御回路部28に備えられる走査回路には、図5に示すように、ゲート配線19に接続されるとともに走査信号を増幅させてゲート配線19に出力するバッファ回路部26が含まれている。そして、このバッファ回路部26には、非表示部用TFT(非表示部用トランジスタ)29が備えられている。この非表示部用TFT29は、アレイ基板11bの板面のうち非表示部NAAに配されるとともに、アレイ基板11bの製造工程において表示部用TFT17と同時に形成されている。非表示部用TFT29は、走査回路において行われる信号処理の最終段において走査信号を出力するためのものであるため、取り扱う電流量が表示部用TFT17が取り扱う電流量よりも大きなものとなっている。
非表示部用TFT29の積層構造について説明する。非表示部用TFT29は、図9に示すように、第1金属膜34からなる第2ゲート電極部(ゲート電極部)29aと、酸化物半導体膜36からなり第2ゲート電極部29aと平面に視て重畳する第2チャネル部29dと、保護膜37からなり第2チャネル部29dと平面に視て重畳する位置に2つの第2開口部29e1,29e2が貫通して形成されてなる第2保護部29eと、第2金属膜38からなり2つの第2開口部29e1,29e2のうちの一方の第2開口部29e1を通して第2チャネル部29dに接続される第2ソース電極部(ソース電極部)29bと、第2金属膜38からなり2つの第2開口部29e1,29e2のうちの他方の第2開口部29e2を通して第2チャネル部29dに接続される第2ドレイン電極部(ドレイン電極部)29cとを有している。このうち、第2チャネル部29dは、X軸方向に沿って延在するとともに第2ソース電極部29bと第2ドレイン電極部29cとを架け渡して両電極部29b,29c間での電荷の移動を可能としている。第2ソース電極部29bと第2ドレイン電極部29cとは、第2チャネル部29dの延在方向(X軸方向)について所定の間隔を空けつつ対向状に配されている。
この非表示部用TFT29は、第2ゲート電極部29a、第2ソース電極部29b、第2ドレイン電極部29c、第2チャネル部29d、及び第2保護部29eの平面配置が既述した表示部用TFT17の各構成部位と同様であり、図7に示す通りである。第2ゲート電極部29aは、図7に示すように、表示部用TFT17の第1ゲート電極部17aと同様に、ゲート配線19から分岐された構造であり、その形成範囲が第2ソース電極部29bに対してはそのほぼ全域に対して平面視重畳するものの、第2ドレイン電極部29cに対してはその一部(第2チャネル部29dとの接続部分近傍)に対してのみ平面視重畳するよう設定されている。第2ゲート電極部29aの形成範囲が上記のような設定とされるのに伴い、第2チャネル部29dは、図7及び図9に示すように、第2ドレイン電極部29cが接続される位置からX軸方向に沿って第2ソース電極部29b側とは反対側(図9に示す右側)に向けて延出するとともに、その先端部(一部)が第2ゲート電極部29aとは平面に視て非重畳となる第2延出部(延出部)29d1を有している。また、この第2チャネル部29dをなす酸化物半導体膜36は、表示部用TFT17の第1チャネル部17dと同一とされ、高い電子移動度を有している。また、非表示部用TFT29は、表示部用TFT17と同様に、第2ゲート電極部29aが最下層に配され、その上層側にゲート絶縁膜35を介して第2チャネル部29dが積層されてなる、逆スタガ型とされている。このように非表示部用TFT29の各構成部位を表示部用TFT17の各構成部位と同様の配置構成とすることにより、歩留まりの向上などを図る上で好適とされる。
ところで、非表示部NAAに配される非表示部用TFT29は、図4及び図5に示すように、表示部AAに配される表示部用TFT17に比べると、アレイ基板11bにおいて外周側に配されるとともにシール部11jの近くに配されているため、外部に存在する水分がシール部11jを透過するなどして内部に浸入した場合にその水分の影響を受け易くなっている。仮に、非表示部用TFT29を構成する酸化物半導体膜36からなる第2チャネル部29dに外部の水分が取り込まれて劣化が生じると、その電気的な特性が変化してしまい、非表示部用TFT29が正常に動作しなくなるおそれがある。しかも、非表示部用TFT29は、行制御回路部28に含まれるバッファ回路部26を構成しており、取り扱う電流値が表示部用TFT17に比べて大きなものとなっているため、第2チャネル部29dが劣化してその電気的な特性が変化した場合に生じる非表示部用TFT29の動作不良により、液晶パネル11に表示不良が発生する可能性が高いものとなっていた。さらには、非表示部用TFT29を構成する第2チャネル部29dは、図7及び図9に示すように、既述した通り一部が第2ゲート電極部29aとは非重畳となる第2延出部(延出部)29d1を有しており、この第2延出部29d1は、バックライト装置14から液晶パネル11に向けて照射される光が第2ゲート電極部29aにより遮光され難いため、光の照射を受け易くなっている。第2チャネル部29dをなす酸化物半導体膜36は、光のエネルギーを受けると、電荷の移動のし易さに影響が出易くなるという性質を有しており、非表示部用TFT29を動作させる際に第2延出部29d1に電荷が滞留し易くなる、という問題が生じるおそれがある。このため、酸化物半導体膜36が水分などを取り込むのに伴って酸化物半導体膜36が劣化する問題とも相まって、非表示部用TFT29により動作不良が発生し易い状況にあった。
そこで、本実施形態に係るアレイ基板11bにおいて非表示部用TFT29における第2ソース電極部29b、第2ドレイン電極部29c、及び第2チャネル部29dを上層側から覆う形で配される第1層間絶縁膜39は、相対的に下層側に配されて少なくとも珪素及び酸素を含有する下層側第1層間絶縁膜39aと、相対的に上層側に配されて少なくとも珪素及び窒素を含有する上層側第1層間絶縁膜39bとの積層構造とされる。このような構成により次の作用及び効果を得ることができる。まず、第1層間絶縁膜39のうち相対的に上層側に配される上層側第1層間絶縁膜39bが少なくとも珪素及び窒素を含有する構成とされることで、非表示部用TFT29がシール部11jの近くに配されることに起因して外部の水分が浸入した場合でもその外部の水分が上層側第1層間絶縁膜39bを透過し難くなり、水分が酸化物半導体膜36からなる第2チャネル部29dにまで到達し難くなる。この上層側第1層間絶縁膜39bは、珪素及び窒素を含有しており、成膜工程において、例えばシラン(SiH)とアンモニア(NH)とを反応させて成膜を行うと、その工程で水素が発生することになる。このため、上層側第1層間絶縁膜39bは、成膜時に内部に水素を取り込む場合があり、それにより成膜後に熱環境によっては水素が脱離するおそれがある。その場合でも、第1層間絶縁膜39のうち相対的に下層側に配される下層側第1層間絶縁膜39aが少なくとも珪素及び酸素を含有する構成とされることで、上層側第1層間絶縁膜39bから脱離した水素が下層側第1層間絶縁膜39aを透過し難くなり、脱離水素が酸化物半導体膜36からなる第2チャネル部29dにまで到達し難くなっている。これにより、酸化物半導体膜36からなる第2チャネル部29dが水分や水素を取り込むことに起因する劣化が生じ難くなるとともに電気的な特性が変化し難くなり、もって非表示部用TFT29に動作不良が生じ難くなる。
その上で、本実施形態に係る第1層間絶縁膜39を構成する上層側第1層間絶縁膜39bは、その膜厚が35nm〜75nmの範囲とされることで、上層側第1層間絶縁膜39bからの水素の脱離量が少なくなるとともに、上層側第1層間絶縁膜39bの防湿性が十分に確保される。これにより、酸化物半導体膜36からなる第2チャネル部29dの電気的な特性が変化し難くなり、もって非表示部用TFT29により動作不良が生じ難くなる。このように非表示部用TFT29に動作不良が生じ難くなることで、バッファ回路部26の正常な動作が担保されるとともに、液晶パネル11が表示不良の発生し難い、動作信頼性の高いものとなる。しかも、非表示部用TFT29は、第2チャネル部29dが光の照射を受け易い第2延出部29d1を有していることに起因して動作不良が生じ易い構成であるものの、上記のように外部の水分などに起因する動作不良が生じ難くされることで、動作信頼性が十分に担保される。また、第2ソース電極部29b及び第2ドレイン電極部29cと第2チャネル部29dとの間には、酸化珪素からなる保護膜37(第2保護部29e)が介在する形で配されているから、保護膜37から脱離し得る水素の量が少なくなっており、それにより第2チャネル部29dに水素がより取り込まれ難くなり、もって非表示部用TFT29に動作不良が生じ難くなる。また、第2ソース電極部29b及び第2ドレイン電極部29cは、銅を含んでいるため、水分により腐食が生じ易いものの、上記した上層側第1層間絶縁膜39bにより水分の透過が抑制されることで、腐食の発生が抑制され、もって非表示部用TFT29に動作不良が生じ難くなる。なお、下層側第1層間絶縁膜39aは、上層側第1層間絶縁膜39bよりも膜厚が相対的に大きなものとされている。
下層側第1層間絶縁膜39a及び上層側第1層間絶縁膜39bの組成に関して詳しく説明する。下層側第1層間絶縁膜39aは、例えば酸化珪素(SiO)からなるものとされるのに対し、上層側第1層間絶縁膜39bは、例えば窒化珪素(SiN)からなるものとされる。この上層側第1層間絶縁膜39bは、珪素及び窒素のみからなる組成であるとは限らず、他の元素(酸素)を含有し得るものとされる。上層側第1層間絶縁膜39bは、窒素の含有量に応じて屈折率が変動し得るものとされており、窒素の含有量が少なくなるほど屈折率が小さくなるのに対し、窒素の含有量が多くなるほど屈折率が大きくなる傾向とされる。具体的には、上層側第1層間絶縁膜39bは、屈折率が2.0に近くなるほど、組成が純粋な窒化珪素に近くなるのに対し、屈折率が2.0から遠くなるほど、窒素の含有量が減少して酸素の含有量が増加する。なお、同様に下層側第1層間絶縁膜39aも、珪素及び酸素のみからなる組成であるとは限らず、珪素及び酸素以外の元素(例えば窒素)を含有し得るものとされており、窒素を含有させる組成とした場合には、上層側第1層間絶縁膜39bと同様に屈折率と窒素の含有量とに相関関係を有するものとされる。そして、本実施形態に係る上層側第1層間絶縁膜39bは、その屈折率が1.5〜1.9の範囲とされており、それにより十分な防湿性を確保することができて酸化物半導体膜36からなる第2チャネル部29dの電気的な特性が変化し難くなるとともに、汎用的な製造設備によって容易に成膜することが可能とされる。さらには、本実施形態に係る上層側第1層間絶縁膜39bは、その屈折率がより好ましくは1.5〜1.72の範囲とされており、それにより上層側第1層間絶縁膜39b中に含有される水素の量がより少なくなって上層側第1層間絶縁膜39bからの脱離水素量も少なくなり、もって脱離水素によって酸化物半導体膜36からなる第2チャネル部29dの電気的な特性が変化し難くなる。
ここまで、バッファ回路部26を構成する非表示部用TFT29に関して上層側第1層間絶縁膜39bの膜厚及び屈折率の数値範囲について説明してきたが、上層側第1層間絶縁膜39bは、アレイ基板11bのほぼ全面にわたってほぼ均一な膜厚で且つ同一材料によって形成されている。このことから、バッファ回路部26以外の回路を構成する非表示部用TFT29や、表示部AAに配された表示部用TFT17が有する上層側第1層間絶縁膜39bについても膜厚及び屈折率の数値範囲がバッファ回路部26を構成する非表示部用TFT29と同様の設定となっており、それにより上記したバッファ回路部26を構成する非表示部用TFT29と同様の作用及び効果が得られる。
<比較実験>
続いて、本実施形態において上層側第1層間絶縁膜39bにおける膜厚を35nm〜75nmの範囲とし、且つ屈折率を1.5〜1.9の範囲、より好ましくは1.5〜1.72の範囲とした根拠となる比較実験1〜3について説明する。比較実験1では、非表示部用TFT29が有する第1層間絶縁膜39の上層側第1層間絶縁膜39bについて、屈折率を1.475〜1.9の範囲で変化させるとともに、昇温脱離分析(TDS:Thermal Disportion Spectroscopy)を行うことで、上層側第1層間絶縁膜39bの膜厚1nm当たりの脱離水分量及び脱離水素量を測定した。詳しくは、比較実験1では、上層側第1層間絶縁膜39bにおける屈折率を1.475としたものを比較例1とし、以下同様に屈折率を1.51としたものを実施例1、屈折率を1.51としたものを実施例1、屈折率を1.53としたものを実施例2、屈折率を1.6としたものを実施例3、屈折率を1.605としたものを実施例4、屈折率を1.65としたものを実施例5、屈折率を1.72としたものを実施例6、屈折率を1.815としたものを実施例7、屈折率を1.9としたものを実施例8、としている。そして、比較実験1の測定結果を図10及び図11に示す。図10では、横軸を上層側第1層間絶縁膜39bの屈折率とし、縦軸を上層側第1層間絶縁膜39bからの脱離水分量としている。図11では、横軸を上層側第1層間絶縁膜39bの屈折率とし、縦軸を上層側第1層間絶縁膜39bからの脱離水素量としている。なお、図10及び図11における脱離水分量及び脱離水素量は、いずれも上層側第1層間絶縁膜39bの膜厚1nm当たりの脱離分子数であり、且つ実施例1での脱離分子数を基準(1.0)とした場合の相対値である。
比較実験2では、非表示部用TFT29が有する第1層間絶縁膜39の上層側第1層間絶縁膜39bの膜厚を0nm〜100nmの範囲で変化させるとともに、非表示部用TFT29の電流−電圧特性を測定した。詳しくは、比較実験2では、上層側第1層間絶縁膜39bにおける膜厚を0nmとしたものを比較例1とし、以下同様に膜厚を25nmとしたものを比較例2、膜厚を50nmとしたものを実施例1、膜厚を75nmとしたものを実施例2、膜厚を85nmとしたものを比較例3、膜厚を100nmとしたものを比較例4、としている。このうち、比較例1については、別言すると、第1層間絶縁膜39から上層側第1層間絶縁膜39bを除去し、下層側第1層間絶縁膜39aのみとした構成である、と言える。また、比較実験2に係る各比較例及び各実施例において下層側第1層間絶縁膜39aの膜厚は、全て265nmとされる。そして、比較実験2の測定結果を図12に示す。図12では、横軸を第2ゲート電極部29aに印加される電圧値(単位は「V」)とし、縦軸を第2ソース電極部29bと第2ドレイン電極部29cとの間に流される電流値(単位は「A」)としている。なお、図12では、比較例1を二点鎖線により、比較例2を間隔の狭い破線により、実施例1を間隔の広い一点鎖線により、実施例2を実線により、比較例3を間隔の広い破線により、比較例4を間隔の狭い一点鎖線によりそれぞれ示している。
比較実験3では、非表示部用TFT29が有する第1層間絶縁膜39の上層側第1層間絶縁膜39bの膜厚を変化させるとともに、SEM(Scanning Electron Microscope)などの電子顕微鏡を用いて断面構造の写真を撮影した。詳しくは、比較実験2では、上層側第1層間絶縁膜39bにおける膜厚T1を25nmとしたものを比較例1とし、同様に膜厚T2を35nmとしたものを実施例1としている。また、比較実験3に係る比較例1及び実施例1において下層側第1層間絶縁膜39aの膜厚は、全て150nmとされる。そして、比較実験3によって撮影された写真を図13及び図14に示す。これら図13及び図14は、非表示部用TFT29をY軸方向について中央位置付近にてX軸方向に沿って切断した断面構造の写真であり、図13が比較例1を、図14が実施例1をそれぞれ示す。
次に、各比較実験の実験結果について説明する。まず、比較実験1に関しては、図10に記載のグラフから、比較例1における脱離水分量が、実施例1〜8に比べて突出して多くなっていることが分かる。これは、上層側第1層間絶縁膜39bの屈折率が1.5を下回ると、上層側第1層間絶縁膜39bに含有される窒素の量が少なくなり過ぎて防湿性が低下し、水分を透過し易くなることに起因するものと考えられる。これに対し、上層側第1層間絶縁膜39bの屈折率が1.5以上とされる実施例1〜8は、脱離水分量が少なく抑えられており、十分な防湿性を備えていることが分かる。従って、上層側第1層間絶縁膜39bの屈折率は、下限値が1.5とされるのが好ましい、と言える。また、上層側第1層間絶縁膜39bの屈折率を1.9以上とするには、特殊な製造装置及び製造方法を用いて上層側第1層間絶縁膜39bに含有される窒素の量を多くする必要があり、汎用的な製造装置での製造が困難になってしまう。このことから、上層側第1層間絶縁膜39bの屈折率の上限値を1.9とすることで、汎用的な製造装置での製造容易性を担保することができるのである。
一方、比較実験1の実験結果である図11に記載のグラフからは、実施例7,8における脱離水素量が、比較例1及び実施例1〜実施例6に比べて多くなっていることが分かる。これは、上層側第1層間絶縁膜39bの屈折率が1.72を上回ると、上層側第1層間絶縁膜39bに含有される窒素の量が多いために成膜時に発生する水素をより多く含有する傾向を示していると考えられる。詳しく説明すると、上層側第1層間絶縁膜39bの成膜工程において、例えばシランとアンモニアとを反応させて成膜を行うと、その工程で水素が発生し、このときの水素の発生量は、アンモニアの量、つまり上層側第1層間絶縁膜39bに含有される窒素の量に応じて比例的に変化する関係にあることから、上層側第1層間絶縁膜39bの含有窒素量が多くなると含有水素量も多くなる、と考えられる。これに対し、上層側第1層間絶縁膜39bの屈折率が1.5〜1.72とされる実施例1〜6は、脱離水素量が少なく抑えられており、酸化物半導体層36からなる第2チャネル部29dに取り込まれる水素量も十分に少なくなることが分かる。以上のように比較実験1の実験結果から、上層側第1層間絶縁膜39bは、屈折率が1.5〜1.9の範囲とされるのが、十分な防湿性を確保し且つ汎用的な製造設備での成膜容易性を担保する上で好適とされ、より好ましくは屈折率が1.5〜1.72の範囲とされるのが、脱離水素量を抑制する上で好適とされる、と言える。
続いて、比較実験2に関しては、図12に記載のグラフから、比較例3,4では、非表示部用TFT29が閾値電圧を有しておらず、トランジスタとしてのスイッチング特性が得られていないことが分かる。これは、上層側第1層間絶縁膜39bの膜厚が75nmを上回る大きさとなると、上層側第1層間絶縁膜39bに含有される水素量の絶対値が大きくなり過ぎ、上層側第1層間絶縁膜39bから脱離して酸化物半導体層36である第2チャネル部29dに取り込まれる水素量も多くなり、結果として第2チャネル部29dの電気的な性質が導体に近い性質となってしまい、半導体として機能しなくなるため、と考えられる。これに対し、上層側第1層間絶縁膜39bの膜厚が75nm以下とされる実施例1,2及び比較例1,2では、含有する水素量の絶対値が大きくなり過ぎることがないため、酸化物半導体層36である第2チャネル部29dに取り込まれる水素量も少なくなるとともに、第2チャネル部29dを半導体として正常に機能させることができることが分かる。
比較実験3に関しては、図13に記載の写真から、比較例1のように上層側第1層間絶縁膜39bの膜厚T1が25nmとされると、上層側第1層間絶縁膜39bに鬆(隙間)42が複数入っていることが分かる。これは、上層側第1層間絶縁膜39bの膜厚が25nm以下とされると、下層側第1層間絶縁膜39aに対するカバレッジが悪化するためであり、鬆42を通して水分などが透過し易くなって防湿性が低下するおそれがある。これに対し、図14に記載の写真から、実施例1のように上層側第1層間絶縁膜39bの膜厚T2が35nmとされると、上層側第1層間絶縁膜39bに殆ど鬆42が入っていないことが分かる。このことから、上層側第1層間絶縁膜39bの膜厚が35nm以上とされると、下層側第1層間絶縁膜39aに対するカバレッジが良好なものとなって、十分な防湿性が担保される、と言える。以上のように比較実験2,3の実験結果から、上層側第1層間絶縁膜39bの膜厚は、35nm〜75nmの範囲とされることが、脱離水素量を抑制し且つ十分な防湿性を確保する観点から好適である、と言える。
以上説明したように本実施形態の液晶パネル(表示装置)11は、画像を表示可能とされ且つ中央側に配される表示部AA、及び表示部AAを取り囲む形で外周側に配される非表示部NAAを有するアレイ基板(基板)11bと、表示部AAに配される表示部用TFT(表示部用トランジスタ)17と、非表示部NAAに配される非表示部用TFT(非表示部用トランジスタ)29と、非表示部用TFT29を構成する第2ゲート電極部(ゲート電極部)29aと、非表示部用TFT29を構成し、少なくとも一部が第2ゲート電極部29aと平面に視て重畳する酸化物半導体膜36からなる第2チャネル部29dと、非表示部用TFT29を構成し、少なくとも一部が酸化物半導体膜36からなる第2チャネル部29d上に積層されるとともに酸化物半導体膜36からなる第2チャネル部29dに接続される第2ソース電極部(ソース電極部)29bと、非表示部用TFT29を構成し、少なくとも一部が酸化物半導体膜36からなる第2チャネル部29d上に積層されるとともに第2ソース電極部29bとの間に間隔を空けつつ酸化物半導体膜36からなる第2チャネル部29dに接続される第2ドレイン電極部(ドレイン電極部)29cと、少なくとも第2ソース電極部29b及び第2ドレイン電極部29c上に積層される第1層間絶縁膜(絶縁膜)39であって、相対的に下層側に配されて少なくとも珪素及び酸素を含有する下層側第1層間絶縁膜(下層側絶縁膜)39aと、相対的に上層側に配されて少なくとも珪素及び窒素を含有するとともに膜厚が35nm〜75nmの範囲とされる上層側第1層間絶縁膜(上層側絶縁膜)39bとの積層構造とされる第1層間絶縁膜39と、を備える。
このようにすれば、非表示部用TFT29は、第2ゲート電極部29aに電圧が印加されると、酸化物半導体膜36からなる第2チャネル部29dを介して第2ソース電極部29bと第2ドレイン電極部29cとの間に電流が流される。この酸化物半導体膜36からなる第2チャネル部29dは、例えばアモルファスシリコン薄膜などに比べると、電子移動度が高くなっているので、第2ソース電極部29bと第2ドレイン電極部29cとの間に大きな電流を流す上で好適である。
ところで、アレイ基板11bにおいて中央側の表示部AAを取り囲む形で外周側に非表示部NAAが配される構成では、非表示部NAAに配される非表示部用TFT29は、表示部AAに配される表示部用TFT17に比べると、外部に存在する水分の影響を受け易くなっている。仮に、非表示部用TFT29を構成する酸化物半導体膜36からなる第2チャネル部29dに外部の水分が取り込まれて劣化が生じると、酸化物半導体膜36からなる第2チャネル部29dの電気的な特性が変化してしまい、非表示部用TFT29が正常に動作しなくなるおそれがある。
その点、少なくとも第2ソース電極部29b及び第2ドレイン電極部29c上に積層される第1層間絶縁膜39は、相対的に下層側に配されて少なくとも珪素及び酸素を含有する下層側第1層間絶縁膜39aと、相対的に上層側に配されて少なくとも珪素及び窒素を含有する上層側第1層間絶縁膜39bとの積層構造とされているから、上層側第1層間絶縁膜39bにより外部の水分が酸化物半導体膜36からなる第2チャネル部29dにまで到達し難くなるのに加え、仮に上層側第1層間絶縁膜39bが成膜時に水素を含有していて上層側第1層間絶縁膜39bから水素が脱離した場合でも下層側第1層間絶縁膜39aにより上層側第1層間絶縁膜39bから脱離した水素が酸化物半導体膜36からなる第2チャネル部29dにまで到達し難くなる。これにより、酸化物半導体膜36からなる第2チャネル部29dが水分や水素を取り込むのに起因する劣化が生じ難くなり、その電気的な特性が変化し難くなり、もって非表示部用TFT29に動作不良が生じ難くなる。
ところで、仮に、上層側第1層間絶縁膜39bの膜厚が75nmを上回ると、上層側第1層間絶縁膜39bを成膜する際に上層側第1層間絶縁膜39b中に含有される水素の含有量が多くなるとともに上層側第1層間絶縁膜39bから脱離する水素の脱離量も多くなる傾向にあるため、酸化物半導体膜36からなる第2チャネル部29dが上層側第1層間絶縁膜39bから脱離した水素によって劣化して電気的な特性が変化し易くなるおそれがある。一方、仮に、上層側第1層間絶縁膜39bの膜厚が35nmを下回ると、下層側第1層間絶縁膜39aに対するカバレッジが悪化して鬆(隙間)42が入り易くなるため、防湿性が低下してしまい、酸化物半導体膜36からなる第2チャネル部29dに水分が取り込まれ易くなるおそれがある。その点、上層側第1層間絶縁膜39bの膜厚を35nm〜75nmの範囲とすることで、上層側第1層間絶縁膜39bからの水素の脱離量が少なくなるとともに、上層側第1層間絶縁膜39bの防湿性が十分に確保されるので、酸化物半導体膜36からなる第2チャネル部29dの電気的な特性が変化し難くなり、もって非表示部用TFT29に動作不良が生じ難くなる。また、上層側第1層間絶縁膜39bの防湿性が十分に保たれることにより、第2ソース電極部29b及び第2ドレイン電極部29cが水分によって腐食され難くなる。
また、第1層間絶縁膜39を構成する上層側第1層間絶縁膜39bは、屈折率が1.5〜1.9の範囲とされる。まず、上層側第1層間絶縁膜39bは、屈折率が組成に応じて変化し得るものとされており、具体的には窒素の含有量が少なくなると屈折率の値が小さくなるのに対し、窒素の含有量が多くなると屈折率の値が大きくなる傾向とされる。ここで、仮に、上層側第1層間絶縁膜39bの屈折率が1.5以下とされる場合には、窒素の含有量が少ないため、防湿性が低下して水を透過し易くなり、酸化物半導体膜36からなる第2チャネル部29dに水分が取り込まれ易くなるとともに酸化物半導体膜36からなる第2チャネル部29dの電気的な特性に悪影響が及ぶおそれがある。一方、仮に、上層側第1層間絶縁膜39bの屈折率が1.9以上とされる場合には、窒素の含有量が多くなるため、汎用的な製造設備での成膜が困難になるおそれがある。従って、上層側第1層間絶縁膜39bの屈折率を1.5〜1.9の範囲とすることで、十分な防湿性を確保することができて酸化物半導体膜36からなる第2チャネル部29dの電気的な特性が変化し難くなるとともに、汎用的な製造設備によって容易に成膜することが可能とされる。
また、第1層間絶縁膜39を構成する上層側第1層間絶縁膜39bは、屈折率が1.5〜1.72の範囲とされる。上層側第1層間絶縁膜39bは、窒素の含有量が多くなるのに伴い、成膜時に上層側第1層間絶縁膜39b中に含有される水素の含有量が多くなる傾向とされる。その点、上層側第1層間絶縁膜39bにおける屈折率の上限値が1.72とされることで、上層側第1層間絶縁膜39b中に含有される水素の量がより少なくなるので、上層側第1層間絶縁膜39bから脱離する水素の脱離量も少なくなり、もって上層側第1層間絶縁膜39bから脱離した水素によって酸化物半導体膜36からなる第2チャネル部29dの電気的な特性が変化し難くなる。
また、アレイ基板11bと対向状をなすCF基板(対向基板)11aと、アレイ基板11bとCF基板11aとの間に挟持される液晶層(液晶)11cと、アレイ基板11bとCF基板11aとの間に介在するとともに液晶層11cを取り囲む形で配されて液晶層11cを封止するシール部11jと、を備えており、非表示部用TFT29は、表示部用TFT17に比べてシール部11jの近くに配されている。このようにすれば、アレイ基板11bとCF基板11aとの間に挟持される液晶層11cは、アレイ基板11bとCF基板11aとの間に介在するとともに液晶層11cを取り囲む形で配されるシール部11jによって封止される。非表示部用TFT29は、表示部用TFT17よりもシール部11jに近くに配されているため、外部の水分がシール部11jを透過した場合、その水分の影響を受け易くなっているものの、上記したように第1層間絶縁膜39が上層側第1層間絶縁膜39bと下層側第1層間絶縁膜39aとの積層構造とされるとともに上層側第1層間絶縁膜39bの膜厚が35nm〜75nmの範囲とされることで、シール部11jを透過した水分が非表示部用TFT29を構成する酸化物半導体膜36からなる第2チャネル部29dに取り込まれ難くなっており、もって非表示部用TFT29に動作不良が生じ難くなる。
また、酸化物半導体膜36からなる第2チャネル部29dは、第2ドレイン電極部29cが接続される位置から第2ソース電極部29b側とは反対側に向けて延出するとともに、少なくともその一部が第2ゲート電極部29aとは平面に視て非重畳とされる第2延出部(延出部)29d1を有している。このように、酸化物半導体膜36からなる第2チャネル部29dは、第2ドレイン電極部29cが接続される位置から第2ソース電極部29b側とは反対側に向けて延出する第2延出部29d1を有しており、この第2延出部29d1の少なくとも一部が第2ゲート電極部29aとは平面に視て非重畳とされると、この第2延出部29d1における非重畳部位は、外部光が第2ゲート電極部29aによって遮光され難いため、外部光の照射を受け易くなっており、それにより電気的な特性が劣化するおそれがある。具体的には、酸化物半導体膜36からなる第2チャネル部29dは、光のエネルギーを受けると、電荷の移動のし易さに影響が出易くなる性質を有しており、非表示部用TFT29を動作させる際に上記した第2延出部29d1における非重畳部位に電荷が滞留し易くなる、という問題が生じる可能性がある。この問題に加えて、水分や水素が酸化物半導体膜36からなる第2チャネル部29dに取り込まれて電気的な特性が変化する、という問題が生じると、非表示部用TFT29に動作不良がより生じ易くなるものの、上記したように第1層間絶縁膜39が上層側第1層間絶縁膜39bと下層側第1層間絶縁膜39aとの積層構造とされるとともに上層側第1層間絶縁膜39bの膜厚が35nm〜75nmの範囲とされることで、水分や水素が酸化物半導体膜36からなる第2チャネル部29dに取り込まれ難くなっているので、非表示部用TFT29に動作不良が生じ難くなる。
また、第2ソース電極部29b及び第2ドレイン電極部29cと酸化物半導体膜36からなる第2チャネル部29dとの間に介在する形で配され、第2ソース電極部29b及び第2ドレイン電極部29cと平面に視て重畳する位置にそれぞれ形成されて第2ソース電極部29b及び第2ドレイン電極部29cと酸化物半導体膜36からなる第2チャネル部29dとをそれぞれ接続する一対の第2開口部(開口部)29e1,29e2を有するとともに、酸化物半導体膜36からなる第2チャネル部29dを保護する保護膜37からなる第2保護部29eを備えている。このようにすれば、製造過程において第2ソース電極部29b及び第2ドレイン電極部29cを形成するためにエッチングが行われた場合でも、酸化物半導体膜36からなる第2チャネル部29dは、その上層側に配された保護膜37からなる第2保護部29eによってエッチングから保護される。製造後においても、酸化物半導体膜36からなる第2チャネル部29dが保護膜37からなる第2保護部29eによって保護されることで、水素などが酸化物半導体膜36からなる第2チャネル部29dにより取り込まれ難くなり、もって非表示部用TFT29に動作不良が生じ難くなる。また、保護膜37からなる第2保護部29eには、第2ソース電極部29b及び第2ドレイン電極部29cと平面に視て重畳する位置に一対の第2開口部29e1,29e2が形成されているので、これらの開口部を通して第2ソース電極部29b及び第2ドレイン電極部29cと酸化物半導体膜36からなる第2チャネル部29dとの接続が図られている。
また、保護膜37からなる第2保護部29eは、少なくとも珪素及び酸素を含有している。このように、保護膜37からなる第2保護部29eが少なくとも珪素及び酸素を含有する構成とされることで、保護膜37から脱離し得る水素の量が少なくなるので、酸化物半導体膜36からなる第2チャネル部29dに水素が取り込まれ難くなり、もって非表示部用TFT29により動作不良が生じ難くなる。
また、酸化物半導体膜36からなる第2チャネル部29dは、少なくともインジウム、ガリウム及び亜鉛を含有している。このように、少なくともインジウム、ガリウム及び亜鉛を含有する酸化物半導体膜36からなる第2チャネル部29dは、水分や水素によって劣化がより生じ易い性質を有しているものの、上記したように第1層間絶縁膜39が上層側第1層間絶縁膜39bと下層側第1層間絶縁膜39aとの積層構造とされるとともに上層側第1層間絶縁膜39bの膜厚が35nm〜75nmの範囲とされることで、酸化物半導体膜36からなる第2チャネル部29dに水分や水素が取り込まれる事態が生じ難くなっており、もって非表示部用TFT29に動作不良が生じ難くなる。
また、表示部AAに配され、表示部用TFT17に接続されることで表示部用TFT17に対して走査信号を伝送するゲート配線(走査信号線)19と、非表示部NAAに配され、ゲート配線19に接続されるとともに走査信号を供給するバッファ回路部26と、を備えており、非表示部用TFT29は、バッファ回路部26を構成している。このようにすれば、バッファ回路部26を構成する非表示部用TFT29では、第2ソース電極部29bと第2ドレイン電極部29cとの間を流れる電流量が、表示部用TFT17に比べてより大きくなる傾向にあるため、非表示部用TFT29の酸化物半導体膜36からなる第2チャネル部29dが水分や水素を取り込むのに起因して劣化が生じて電気的な特性が変化すると、正常に作動しなくなる可能性がより高くなっている。ところが、上記したように第1層間絶縁膜39が上層側第1層間絶縁膜39bと下層側第1層間絶縁膜39aとの積層構造とされるとともに上層側第1層間絶縁膜39bの膜厚が35nm〜75nmの範囲とされることで、酸化物半導体膜36からなる第2チャネル部29dに水分や水素が取り込まれる事態が生じ難くなっており、もってバッファ回路部26を構成する非表示部用TFT29に動作不良が生じ難くなる。
また、第2ソース電極部29b及び第2ドレイン電極部29cは、少なくとも銅を含有している。このように、第2ソース電極部29b及び第2ドレイン電極部29cが銅を含有していると、例えばアルミニウムを含有する場合に比べると、導電性が良好なものとされる反面、水分により腐食され易い。その点、上記したように第1層間絶縁膜39が上層側第1層間絶縁膜39bと下層側第1層間絶縁膜39aとの積層構造とされるとともに上層側第1層間絶縁膜39bの膜厚が35nm〜75nmの範囲とされることで、外部の水分が第1層間絶縁膜39を透過して第2ソース電極部29b及び第2ドレイン電極部29cに到達し難くなり、もって第2ソース電極部29b及び第2ドレイン電極部29cが水分によって腐食され難くなる。
<実施形態2>
本発明の実施形態2を図15または図16によって説明する。この実施形態2では、共通電極部122をCF基板111a側に配置した構成のものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
本実施形態に係る液晶パネル111は、図15に示すように、共通電極部122が表示部用TFT117などを有するアレイ基板111b側ではなく、CF基板111a側に配置されており、動作モードがVA(Vertical Alignment:垂直配向)モードとされている。共通電極部122は、カラーフィルタ111h及び遮光層111iと配向膜111dとの間に介在する形で配されており、CF基板111aのほぼ全面にわたるベタ状のパターンとされる。アレイ基板111bにおいては、図16に示すように、共通電極部122が除去されていてそれに伴って第2層間絶縁膜が除去されており、有機絶縁膜140の上層側に第2透明電極膜124(画素電極部118)が直接積層される構成とされている。このような構成であっても、上記した実施形態1に記載したものと概ね同様の作用及び効果を得ることができる。
<実施形態3>
本発明の実施形態3を図17から図19によって説明する。この実施形態3では、各TFT217,229における各ゲート電極部217a,229aの平面配置を変更したものを示す。なお、上記した実施形態1と同様の構造、作用及び効果について重複する説明は省略する。
表示部用TFT217を構成する第1ゲート電極部217aは、図17及び図18に示すように、ゲート配線219から分岐することなく、一体に形成されている。つまり、表示部用TFT217は、その全体がゲート配線219上に載る形で配されている。従って、表示部用TFT217を構成する第1チャネル部217dは、その全域にわたって第1ゲート電極部217a(ゲート配線219)に対して平面に視て重畳する配置とされる。同様に、非表示部用TFT229を構成する第2ゲート電極部229aは、図17及び図19に示すように、ゲート配線219から分岐することなく、一体に形成されている。つまり、非表示部用TFT229は、その全体がゲート配線219上に載る形で配されている。従って、非表示部用TFT229を構成する第2チャネル部229dは、その全域にわたって第2ゲート電極部229a(ゲート配線219)に対して平面に視て重畳する配置とされる。このようにすれば、図示しないバックライト装置からの光が、各ゲート電極部217a,229aによって良好に遮光されて酸化物半導体膜236からなる各チャネル部217d,229dに照射され難くなる。これにより、各チャネル部217d,229dの電気的な特性が変化し難くなるので、各TFT217,229に動作不良がより生じ難くなる。このような構成であっても、上記した実施形態1に記載したものと概ね同様の作用及び効果を得ることができる。
<他の実施形態>
本発明は上記記述及び図面によって説明した実施形態に限定されるものではなく、例えば次のような実施形態も本発明の技術的範囲に含まれる。
(1)上記した各実施形態では、上層側第1層間絶縁膜における屈折率の数値範囲を1.5〜1.9とするものを示したが、例えば、生産技術の進展に伴い、屈折率が1.9以上とされる組成の上層側第1層間絶縁膜を汎用的な製造装置によって製造が可能となった場合には、上層側第1層間絶縁膜における屈折率の上限値を1.9以上に変更することが可能である。
(2)上記した各実施形態では、上層側第1層間絶縁膜を成膜するにあたり、シラン(SiH)とアンモニア(NH)との混合ガスを用いた場合を例示したが、それ以外の物質を用いることも可能である。例えば、上層側第1層間絶縁膜を成膜するにあたり、シラン(SiH)と窒素(N)との混合ガスを用いることが可能である。また、シランに代えてジクロロシラン(SiHCl)を用いることも可能である。また、シランとアンモニアと窒素との混合ガスを用いて上層側第1層間絶縁膜を成膜することも可能である。
(3)上記した各実施形態では、非表示部に配される非表示部用TFTとして、走査回路において行われる信号処理の最終段において走査信号を出力するためのものを例示したが、それ以外の機能を担う非表示部用TFTについても本発明を適用することが可能である。
(4)非表示部には、バッファ回路部を構成する非表示部用TFT以外にも、様々な機能を担う非表示部用TFTが設けられているが、そのような非表示部用TFTの全てについて、上層側第1層間絶縁膜の膜厚及び屈折率を上記した数値範囲に限定する必要はない。つまり、上層側第1層間絶縁膜の膜厚及び屈折率が上記した数値範囲に入る非表示部用TFTと、上記した数値範囲に入らない非表示部用TFTとが混在する構成であっても構わない。
(5)上記した各実施形態では、表示部用TFT及び非表示部用TFTを構成する上層側第1層間絶縁膜の膜厚及び屈折率が上記した数値範囲に入る構成について示したが、表示部用TFTを構成する上層側第1層間絶縁膜の膜厚及び屈折率が上記した数値範囲に入らない構成とすることも可能である。
(6)上記した各実施形態では、非表示部に配される行制御回路部が有する非表示部用TFTについて例示したが、非表示部に配される列制御回路部が有する非表示部用TFTについても本発明は同様に適用可能である。
(7)上記した各実施形態以外にも、アレイ基板における行制御回路部の配置及び設置数は適宜に変更可能である。例えば、行制御回路部がアレイ基板における表示部に対して図5に示す右側に隣り合う配置とされるものや、行制御回路部がアレイ基板において表示部を左右に挟んだ位置に一対配置されるものも本発明に含まれる。
(8)上記した各実施形態以外にも、ゲート絶縁膜、保護膜、有機絶縁膜、及び第2層間絶縁膜における具体的な材料については、それぞれ適宜に変更することが可能である。
(9)上記した各実施形態では、ゲート絶縁膜が単層膜とされるものを示したが、異なる材料からなる膜を積層することも可能である。例えば、ゲート絶縁膜を、例えば窒化珪素(SiN)からなる下層側ゲート絶縁膜と、酸化珪素(SiO)からなる上層側ゲート絶縁膜との積層構造、つまり第1層間絶縁膜とは上下の積層順を逆転させたような積層構造とすることが可能である。
(10)上記した各実施形態では、酸化物半導体膜をインジウム(In)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物薄膜とした場合を示したが、他の種類の酸化物半導体材料を用いることも可能である。具体的には、インジウム(In)、シリコン(Si)及び亜鉛(Zn)を含む酸化物、インジウム(In)、アルミニウム(Al)及び亜鉛(Zn)を含む酸化物、錫(Sn)、シリコン(Si)及び亜鉛(Zn)を含む酸化物、錫(Sn)、アルミニウム(Al)及び亜鉛(Zn)を含む酸化物、錫(Sn)、ガリウム(Ga)及び亜鉛(Zn)を含む酸化物、ガリウム(Ga)、シリコン(Si)及び亜鉛(Zn)を含む酸化物、ガリウム(Ga)、アルミニウム(Al)及び亜鉛(Zn)を含む酸化物、インジウム(In)、銅(Cu)及び亜鉛(Zn)を含む酸化物、錫(Sn)、銅(Cu)及び亜鉛(Zn)を含む酸化物などを用いることができる。
(11)上記した各実施形態では、表示部用トランジスタにおいてコンタクトホールを形成するに際して、開口部を形成した第2層間絶縁膜をレジストとして用いて第1層間絶縁膜及び有機絶縁膜をエッチングするようにした場合を示したが、例えば第1層間絶縁膜、有機絶縁膜及び第2層間絶縁膜を成膜する際にそれぞれに別途に開口部をパターニングするようにしても構わない。また、コンタクトホールの平面配置は適宜に変更可能である。
(12)上記した各実施形態では、動作モードがFFSモードまたはVAモードとされた液晶パネルについて例示したが、それ以外にもIPS(In-Plane Switching)モードなどの他の動作モードとされた液晶パネルについても本発明は適用可能である。
(13)上記した各実施形態では、液晶パネルにおいて表示部が短辺方向については中央に配されるものの長辺方向についての一方の端部側に片寄った配置とされたものを示したが、液晶パネルにおいて表示部が長辺方向については中央に配されるものの短辺方向について一方の端部側に片寄った配置とされるものも本発明に含まれる。また、液晶パネルにおいて表示部が長辺方向及び短辺方向についてそれぞれ一方の端部側に片寄った配置とされるものも本発明に含まれる。逆に、液晶パネルにおいて表示部が長辺方向及び短辺方向について中央に配置されるものも本発明に含まれる。
(14)上記した各実施形態では、第2金属膜がチタン(Ti)及び銅(Cu)の積層膜により形成される場合を示したが、例えばチタンに代えてモリブデン(Mo)、窒化モリブデン(MoN)、窒化チタン(TiN)、タングステン(W)、ニオブ(Nb)、モリブデン−チタン合金(MoTi)、モリブデン−タングステン合金(MoW)などを用いることも可能である。また、銅に代えてアルミニウム(Al)などを用いることも可能である。それ以外にも、チタン、銅、アルミニウムなどの単層の金属膜を用いることも可能である。
(15)上記した各実施形態では、ドライバをアレイ基板上に直接COG実装したものを示したが、アレイ基板に対してACFを介して接続したフレキシブル基板上にドライバを実装するようにしたものも本発明に含まれる。
(16)上記した各実施形態では、アレイ基板の非表示部に列制御回路部及び行制御回路部を設けるようにした場合を示したが、列制御回路部と行制御回路部とのいずれかを省略し、その機能をドライバに担わせることも可能である。
(17)上記した各実施形態では、縦長な方形状をなす液晶パネルを例示したが、横長な方形状をなす液晶パネルや正方形状をなす液晶パネルにも本発明は適用可能である。
(18)上記した各実施形態に記載した液晶パネルに対して、タッチパネルや視差バリアパネル(スイッチ液晶パネル)などの機能性パネルを積層する形で取り付けるようにしたものも本発明に含まれる。また、液晶パネルに直接タッチパネルパターンを形成するようにしたものも本発明に含まれる。
(19)上記した各実施形態では、液晶表示装置が備えるバックライト装置としてエッジライト型のものを例示したが、直下型のバックライト装置を用いるようにしたものも本発明に含まれる。
(20)上記した各実施形態では、外部光源であるバックライト装置を備えた透過型の液晶表示装置を例示したが、本発明は、外光を利用して表示を行う反射型液晶表示装置にも適用可能であり、その場合はバックライト装置を省略することができる。
(21)上記した各実施形態では、液晶表示装置のスイッチング素子としてTFTを用いたが、TFT以外のスイッチング素子(例えば薄膜ダイオード(TFD))を用いた液晶表示装置にも適用可能であり、またカラー表示する液晶表示装置以外にも、白黒表示する液晶表示装置にも適用可能である。
(22)上記した各実施形態では、表示パネルとして液晶パネルを用いた液晶表示装置を例示したが、他の種類の表示パネル(PDP(プラズマディスプレイパネル)や有機ELパネルなど)を用いた表示装置にも本発明は適用可能である。その場合、バックライト装置を省略することが可能である。
(23)上記した各実施形態では、小型または中小型に分類され、携帯型情報端末、携帯電話、ノートパソコン、デジタルフォトフレーム、携帯型ゲーム機、電子インクペーパなどの各種電子機器などに用いされる液晶パネルを例示したが、画面サイズが例えば20インチ〜90インチで、中型または大型(超大型)に分類される液晶パネルにも本発明は適用可能である。その場合、液晶パネルをテレビ受信装置、電子看板(デジタルサイネージ)、電子黒板などの電子機器に用いることが可能とされる。
(24)上記した実施形態1,2では、表示部用TFTを構成する第1チャネル部が第1ゲート電極部に対して平面に視て非重畳となる第1延出部を有するとともに、非表示部用TFTを構成する第2チャネル部が第2ゲート電極部に対して平面に視て非重畳となる第2延出部を有する構成を示したが、表示部用TFTの第1チャネル部については実施形態1,2と同様の配置構成とした上で、非表示部用TFTについては第2チャネル部の全域が第2ゲート電極部に対して平面に視て重畳する配置構成(上記した実施形態3と同様の配置構成)とすることが可能である。逆に、非表示部用TFTの第2チャネル部については実施形態1,2と同様の配置構成とした上で、表示部用TFTについては第1チャネル部の全域が第1ゲート電極部に対して平面に視て重畳する配置構成(上記した実施形態3と同様の配置構成)とすることが可能である。
(25)上記した実施形態1,2では、各TFTにおいて各ゲート電極部がゲート配線から分岐される構造とされるとともに、各チャネル部が各ゲート電極部に対して平面に視て非重畳となる各延出部を有する構成とされるものを示したが、ゲート配線から分岐される構造の各ゲート電極部に対して各チャネル部の全域がそれぞれ平面に視て重畳する配置構成を採ることも可能である。この配置構成は、表示部用TFTと非表示部用TFTとのいずれか一方のみまたは両方に適用することが可能である。さらには、上記配置構成を表示部用TFTと非表示部用TFTとのいずれか一方にのみ適用した場合、非適用とされた側のTFTの配置構成を上記した実施形態1,2と同様にすることが可能である。
(26)上記した各実施形態では、第1金属膜が銅(Cu)の単層膜とされる場合を示したが、銅に代えてチタン(Ti)やアルミニウム(Al)などを用いることも可能である。また、第1金属膜を第2金属膜と同様にチタン(Ti)及び銅(Cu)などの積層膜とすることも可能である。第1金属膜を積層膜とした場合、下層側のチタンに代えて例えばモリブデン(Mo)、窒化モリブデン(MoN)、窒化チタン(TiN)、タングステン(W)、ニオブ(Nb)、モリブデン−チタン合金(MoTi)、モリブデン−タングステン合金(MoW)などを用いることも可能である。
11,111…液晶パネル(表示装置)、11a,111a…CF基板(対向基板)、11b,111b…アレイ基板(基板)、11c…液晶層(液晶)、11j…シール部、17,117,217…表示部用TFT(表示部用トランジスタ)、19,219…ゲート配線(走査信号線)、26…バッファ回路部、29,229…非表示部用TFT(非表示部用トランジスタ)、29a,229a…第2ゲート電極部(ゲート電極部)、29b…第2ソース電極部(ソース電極部)、29c…第2ドレイン電極部(ドレイン電極部)、29d,229d…第2チャネル部(酸化物半導体層)、29d1…第2延出部(延出部)、29e…第2保護部(保護膜)、29e1,29e2…第2開口部(開口部)、34…第1金属膜(ゲート電極部)、36…酸化物半導体層、37…保護膜、38…第2金属膜(ソース電極部、ドレイン電極部)、39…第1層間絶縁膜(絶縁膜)、39a…下層側第1層間絶縁膜(下層側絶縁膜)、39b…上層側第1層間絶縁膜(上層側絶縁膜)、AA…表示部、NAA…非表示部

Claims (9)

  1. 画像を表示可能とされ且つ中央側に配される表示部、及び前記表示部を取り囲む形で外周側に配される非表示部を有する基板と、
    前記表示部に配される表示部用トランジスタと、
    前記非表示部に配される非表示部用トランジスタと、
    前記非表示部用トランジスタを構成するゲート電極部と、
    前記非表示部用トランジスタを構成し、少なくとも一部が前記ゲート電極部と平面に視て重畳する酸化物半導体膜と、
    前記非表示部用トランジスタを構成し、少なくとも一部が前記酸化物半導体膜上に積層されるとともに前記酸化物半導体膜に接続されるソース電極部と、
    前記非表示部用トランジスタを構成し、少なくとも一部が前記酸化物半導体膜上に積層されるとともに前記ソース電極部との間に間隔を空けつつ前記酸化物半導体膜に接続されるドレイン電極部と、
    少なくとも前記ソース電極部及び前記ドレイン電極部上に積層される絶縁膜であって、相対的に下層側に配されて少なくとも珪素及び酸素を含有する下層側絶縁膜と、相対的に上層側に配されて少なくとも珪素及び窒素を含有するとともに膜厚が35nm〜75nmの範囲とされる上層側絶縁膜との積層構造とされる絶縁膜と、を備え
    前記絶縁膜を構成する前記上層側絶縁膜は、屈折率が1.5〜1.9の範囲とされる表示装置。
  2. 前記絶縁膜を構成する前記上層側絶縁膜は、屈折率が1.5〜1.72の範囲とされる請求項1記載の表示装置。
  3. 前記基板と対向状をなす対向基板と、前記基板と前記対向基板との間に挟持される液晶と、前記基板と前記対向基板との間に介在するとともに前記液晶を取り囲む形で配されて前記液晶を封止するシール部と、を備えており、
    前記非表示部用トランジスタは、前記表示部用トランジスタに比べて前記シール部の近くに配されている請求項1または請求項2に記載の表示装置。
  4. 前記酸化物半導体膜は、前記ドレイン電極部が接続される位置から前記ソース電極部側とは反対側に向けて延出するとともに、少なくともその一部が前記ゲート電極部とは平面に視て非重畳とされる延出部を有している請求項1から請求項3のいずれか1項に記載の表示装置。
  5. 前記ソース電極部及び前記ドレイン電極部と前記酸化物半導体膜との間に介在する形で配され、前記ソース電極部及び前記ドレイン電極部と平面に視て重畳する位置にそれぞれ形成されて前記ソース電極部及び前記ドレイン電極部と前記酸化物半導体膜とをそれぞれ接続する一対の開口部を有するとともに、前記酸化物半導体膜を保護する保護膜を備えている請求項1から請求項4のいずれか1項に記載の表示装置。
  6. 前記保護膜は、少なくとも珪素及び酸素を含有している請求項5記載の表示装置。
  7. 前記酸化物半導体膜は、少なくともインジウム、ガリウム及び亜鉛を含有している請求項1から請求項6のいずれか1項に記載の表示装置。
  8. 前記表示部に配され、前記表示部用トランジスタに接続されることで前記表示部用トランジスタに対して走査信号を伝送する走査信号線と、前記非表示部に配され、前記走査信号線に接続されるとともに前記走査信号を供給するバッファ回路部と、を備えており、
    前記非表示部用トランジスタは、前記バッファ回路部を構成している請求項1から請求項7のいずれか1項に記載の表示装置。
  9. 前記ソース電極部及び前記ドレイン電極部は、少なくとも銅を含有している請求項1から請求項8のいずれか1項に記載の表示装置。
JP2014548537A 2012-11-21 2013-11-14 表示装置 Active JP6050379B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012255514 2012-11-21
JP2012255514 2012-11-21
PCT/JP2013/080752 WO2014080826A1 (ja) 2012-11-21 2013-11-14 表示装置

Publications (2)

Publication Number Publication Date
JP6050379B2 true JP6050379B2 (ja) 2016-12-21
JPWO2014080826A1 JPWO2014080826A1 (ja) 2017-01-05

Family

ID=50776009

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014548537A Active JP6050379B2 (ja) 2012-11-21 2013-11-14 表示装置

Country Status (7)

Country Link
US (1) US20150277168A1 (ja)
EP (1) EP2924679B1 (ja)
JP (1) JP6050379B2 (ja)
KR (1) KR20150058386A (ja)
CN (1) CN104823230B (ja)
MY (1) MY176145A (ja)
WO (1) WO2014080826A1 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107004603B (zh) 2014-11-28 2021-03-09 夏普株式会社 半导体装置及其制造方法
KR102316561B1 (ko) * 2015-07-31 2021-10-25 엘지디스플레이 주식회사 산화물 트랜지스터를 이용한 쉬프트 레지스터 및 그를 이용한 표시 장치
US20180348904A1 (en) * 2015-09-09 2018-12-06 Sharp Kabushiki Kaisha Display apparatus with position input function
WO2017115672A1 (ja) * 2015-12-28 2017-07-06 シャープ株式会社 走査アンテナおよびその製造方法
KR102486405B1 (ko) * 2015-12-30 2023-01-09 엘지디스플레이 주식회사 퀀텀로드 발광표시장치
CN110178169B (zh) * 2017-01-19 2021-03-30 夏普株式会社 薄膜晶体管基板、显示面板及显示装置
WO2018163983A1 (ja) * 2017-03-10 2018-09-13 シャープ株式会社 表示基板及び表示装置
WO2018180968A1 (ja) 2017-03-30 2018-10-04 シャープ株式会社 アクティブマトリクス基板および液晶表示パネル
JP2019074684A (ja) * 2017-10-18 2019-05-16 シャープ株式会社 表示パネル用基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5044273B2 (ja) * 2007-04-27 2012-10-10 三菱電機株式会社 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
US7903219B2 (en) * 2007-08-16 2011-03-08 Sony Corporation Liquid crystal display device
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP2011029373A (ja) 2009-07-24 2011-02-10 Sharp Corp 薄膜トランジスタ基板及びその製造方法
KR101519893B1 (ko) * 2009-09-16 2015-05-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
KR101740943B1 (ko) * 2009-09-24 2017-06-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR20110133251A (ko) * 2010-06-04 2011-12-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101845480B1 (ko) * 2010-06-25 2018-04-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
TWI570809B (zh) * 2011-01-12 2017-02-11 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法

Also Published As

Publication number Publication date
MY176145A (en) 2020-07-24
CN104823230B (zh) 2017-08-08
US20150277168A1 (en) 2015-10-01
JPWO2014080826A1 (ja) 2017-01-05
WO2014080826A1 (ja) 2014-05-30
EP2924679A1 (en) 2015-09-30
CN104823230A (zh) 2015-08-05
EP2924679B1 (en) 2018-08-15
EP2924679A4 (en) 2015-11-04
KR20150058386A (ko) 2015-05-28

Similar Documents

Publication Publication Date Title
JP6050379B2 (ja) 表示装置
JP6193401B2 (ja) 表示装置
US9171866B2 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
TWI599049B (zh) 半導體裝置及顯示裝置
TWI539608B (zh) Semiconductor device and display device
US20140167052A1 (en) Array substrate for narrow bezel type liquid crystal display device and method of manufacturing the same
US9443885B2 (en) Semiconductor device and display device
WO2014199677A1 (ja) 表示装置
WO2014054569A1 (ja) 半導体装置及び表示装置
CN107112367B (zh) 薄膜晶体管基板、薄膜晶体管基板的制造方法、液晶显示装置
WO2014054558A1 (ja) 半導体装置及び表示装置
WO2014080825A1 (ja) 半導体装置、及び表示装置
US20150255616A1 (en) Semiconductor device and display device
JP2014106322A (ja) 液晶表示装置
JP2021092680A (ja) 電気光学装置および電子機器

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161101

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20161124

R150 Certificate of patent or registration of utility model

Ref document number: 6050379

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150