JP2012204548A - 表示装置およびその製造方法 - Google Patents
表示装置およびその製造方法 Download PDFInfo
- Publication number
- JP2012204548A JP2012204548A JP2011066747A JP2011066747A JP2012204548A JP 2012204548 A JP2012204548 A JP 2012204548A JP 2011066747 A JP2011066747 A JP 2011066747A JP 2011066747 A JP2011066747 A JP 2011066747A JP 2012204548 A JP2012204548 A JP 2012204548A
- Authority
- JP
- Japan
- Prior art keywords
- protective film
- layer
- insulating film
- wiring
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Abstract
【解決手段】基板11上にゲート電極12および第1配線層21を形成したのち、全面にゲート絶縁膜13を形成する。次に、ゲート絶縁膜13上に半導体層14Aを形成したのち、半導体層14A上に第1保護膜15を形成する。第1配線層に対向する領域の半導体層14および第1保護膜15の除去およびその他の領域をエッチングにより加工する。次いで、全面に第2保護膜23を形成および加工したのち、ソース・ドレイン電極17および第2配線層24を形成する。これにより、チャネル層14表面の損傷が防止されると共に、配線部20のクロス容量が低減される。
【選択図】図1
Description
(A1)基板上にゲート電極および第1配線層を形成する工程
(B1)ゲート電極上および第1配線層上にそれぞれゲート絶縁膜および第1絶縁膜を形成したのち、ゲート絶縁膜および第1絶縁膜上に酸化物半導体を主成分とする半導体層を形成する工程
(C1)半導体層上に第1保護膜を形成したのち、半導体層および第1保護膜をエッチングし加工しゲート電極に対向する領域に、第1保護膜を積層する酸化物半導体を主成分とするチャネル層を形成すると共に、少なくとも第1配線層に対向する領域の半導体層および第1保護膜を除去する工程
(D1)第1保護膜および第1絶縁膜上にそれぞれ第2保護膜および第2絶縁膜を形成したのち、第2保護膜をエッチングし加工する工程
(E1)チャネル層に接するようにソース・ドレインとなる一対の電極を形成すると共に、少なくとも第1配線層に対向する位置に第2配線層を形成する工程
1.実施の形態(ボトムゲート型TFTの例)
(1)表示装置の構成
(1−1)TFT
(1−2)配線部
(1−3)表示装置の全体構成
(2)表示装置の製造方法
2.表示装置を含むモジュールの構成例
3.具体的な適用例1〜5
(1)表示装置の構成
図1は本発明の一実施の形態に係る表示装置1の断面構成の一部を表したものである。この表示装置1は基板11上にTFT10および配線部20を有している。TFT10は基板11上にゲート電極12,ゲート絶縁膜13,チャネル層14,第1保護膜15,第2保護膜16およびソース・ドレイン電極17をこの順に備えたものである。配線部20は基板11上に第1配線層21,第1絶縁膜22,第2絶縁膜23および第2配線層24をこの順に備えたものである。
ゲート電極12は、TFT10に印加されるゲート電圧によりチャネル層14中の電子密度を制御するものであり、例えば、厚みが100nmのモリブデン(Mo)の単層、または厚みが50nmのMo層と、厚みが400nmのアルミニウム(Al)層またはアルミニウム合金層とを積層した2層構造を有している。アルミニウム合金層としては、例えばアルミニウム−ネオジム合金層が挙げられる。
第1配線層21および第2配線層24は所定の信号を伝達するためのものであり、例えばTFT10を制御する信号線DTLおよび走査線WSL(共に図2参照)等である。第1配線層21は上記ゲート電極13と同一材料および同一工程において形成されている。第2配線層24はソース・ドレイン電極17と同一材料および同一工程において形成されている。
次に、上記TFT10および配線部20を備えた表示装置の一例を、図2を用いて説明する。図2は極薄型の有機発光カラーディスプレイとして用いられる表示装置1の構成を表したものである。この表示装置1は、例えば、TFT10を備えた基板11に、表示素子として複数の有機発光素子よりなる画素PXLCがマトリクス状に配置されてなる表示領域110を有する。この表示領域30の周辺には、信号部である水平セレクタ(HSEL)31と、スキャナ部であるライトスキャナ(WSCN)32および電源スキャナ(DSCN)33とが形成されている。
まず、図4(A)に示したように、ガラスよりなる基板11上に、例えばスパッタ法により、例えばモリブデン(Mo)層を成膜した後、フォトリソグラフィおよびドライエッチングによりゲート電極12および第1配線層21を形成する。続いて、例えば、基板11の全面に例えばプラズマCVD(Chemical Vapor Deposition ;化学気相成長)法により厚さ200nmのSiOxを成膜しゲート絶縁膜13および第1絶縁層22を形成する。
続いて表示装置の適用例について説明する。上記表示装置は、テレビジョン装置,デジタルカメラ,ノート型パーソナルコンピュータ、携帯電話等の携帯端末装置あるいはビデオカメラなど、外部から入力された映像信号あるいは内部で生成した映像信号を、画像あるいは映像として表示するあらゆる分野の電子機器の表示装置として用いることが可能である。
例えば図8に示したようなモジュールとして、後述する適用例1〜5などの種々の電子機器に組み込まれる。このモジュールは、例えば、基板11の一辺に、封止用基板50および接着層(図示せず)から露出した領域210を設け、この露出した領域210に、水平セレクタ31,ライトスキャナ32および電源スキャナ33の配線を延長して外部接続端子(図示せず)を形成したものである。外部接続端子には、信号の入出力のためのフレキシブルプリント配線基板(FPC;Flexible Printed Circuit)220が設けられていてもよい。
図9は上記表示装置が適用されるテレビジョン装置の外観を表したものである。このテレビジョン装置は、例えば、フロントパネル310およびフィルターガラス320を含む映像表示画面部300を有しており、この映像表示画面部300は、上記各実施の形態に係る表示装置により構成されている。
図10は上記表示装置が適用されるデジタルカメラの外観を表したものである。このデジタルカメラは、例えば、フラッシュ用の発光部410、表示部420、メニュースイッチ430およびシャッターボタン440を有しており、その表示部420は、上記各実施の形態に係る表示装置により構成されている。
図11は上記表示装置が適用されるノート型パーソナルコンピュータの外観を表したものである。このノート型パーソナルコンピュータは、例えば、本体510,文字等の入力操作のためのキーボード520および画像を表示する表示部530を有しており、その表示部530は、上記各実施の形態に係る表示装置により構成されている。
図12は上記表示装置が適用されるビデオカメラの外観を表したものである。このビデオカメラは、例えば、本体部610,この本体部610の前方側面に設けられた被写体撮影用のレンズ620,撮影時のスタート/ストップスイッチ630および表示部640を有しており、その表示部640は上記表示装置により構成されている。
図13は上記表示装置が適用される携帯電話機の外観を表したものである。この携帯電話機は、例えば上側筐体710と下側筐体720とを連結部(ヒンジ部)730で連結したものであり、ディスプレイ740,サブディスプレイ750,ピクチャーライト760およびカメラ770を有している。そのディスプレイ740またはサブディスプレイ750は、上記表示装置により構成されている。
Claims (6)
- 薄膜トランジスタと、配線部とを備え、
前記薄膜トランジスタは、
ゲート電極と、
酸化物半導体を主成分とするチャネル層と、
前記ゲート電極とチャネル層との間に設けられたゲート絶縁膜と、
前記チャネル層に接すると共に、前記ゲート電極とは反対側に設けられた第1保護膜と、
前記第1保護膜上に設けられた第2保護膜と、
前記チャネル層に接触し、ソース・ドレイン電極となる一対の電極とを有し、
前記配線部は、
第1配線と、
前記第1配線に対向する第2配線と、
前記第1配線と第2配線との間に設けられると共に、前記ゲート絶縁膜に連なる第1絶縁膜と前記第2保護膜に連なる第2絶縁膜との積層構造を有する絶縁層とを有する
表示装置。 - 前記薄膜トランジスタは、前記ゲート電極、ゲート絶縁膜、チャネル層、第1保護膜および第2保護膜を基板上にこの順で備えた、請求項1に記載の表示装置。
- 前記一対の電極は前記チャネル層上に設けられている、請求項1に記載の表示装置。
- 基板上にゲート電極および第1配線層を形成する工程と、
前記ゲート電極上および前記第1配線層上にそれぞれゲート絶縁膜および第1絶縁膜を形成したのち、前記ゲート絶縁膜および第1絶縁膜上に酸化物半導体を主成分とする半導体層を形成する工程と、
前記半導体層上に第1保護膜を形成したのち、前記半導体層および第1保護膜をエッチングし加工しゲート電極に対向する領域に、前記第1保護膜を積層する酸化物半導体を主成分とするチャネル層を形成すると共に、少なくとも前記第1配線層に対向する領域の前記半導体層および第1保護膜を除去する工程と、
前記第1保護膜および前記第1絶縁膜上にそれぞれ第2保護膜および第2絶縁膜を形成したのち、前記第2保護膜をエッチングし加工する工程と、
前記チャネル層に接するようにソース・ドレインとなる一対の電極を形成すると共に、少なくとも前記第1配線層に対向する位置に第2配線層を形成する工程と
を含む表示装置の製造方法。 - 前記ゲート絶縁膜および第1絶縁膜を同一工程で形成する、請求項4に記載の表示装置の製造方法。
- 前記一対の電極および第2配線層を同一工程で形成する、請求項4に記載の表示装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066747A JP2012204548A (ja) | 2011-03-24 | 2011-03-24 | 表示装置およびその製造方法 |
US13/403,735 US8673661B2 (en) | 2011-03-24 | 2012-02-23 | Display apparatus and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011066747A JP2012204548A (ja) | 2011-03-24 | 2011-03-24 | 表示装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012204548A true JP2012204548A (ja) | 2012-10-22 |
JP2012204548A5 JP2012204548A5 (ja) | 2014-05-01 |
Family
ID=46876574
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011066747A Pending JP2012204548A (ja) | 2011-03-24 | 2011-03-24 | 表示装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8673661B2 (ja) |
JP (1) | JP2012204548A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014080826A1 (ja) * | 2012-11-21 | 2014-05-30 | シャープ株式会社 | 表示装置 |
JP2014207292A (ja) * | 2013-04-11 | 2014-10-30 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びそれを用いた表示装置 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012204548A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 表示装置およびその製造方法 |
US20160104669A1 (en) * | 2014-10-08 | 2016-04-14 | Infineon Technologies Ag | Semiconductor structure with improved metallization adhesion and method for manufacturing the same |
CN107293493A (zh) | 2017-06-06 | 2017-10-24 | 武汉华星光电技术有限公司 | 铟镓锌氧化物薄膜晶体管的制作方法 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006186119A (ja) * | 2004-12-28 | 2006-07-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2007073559A (ja) * | 2005-09-02 | 2007-03-22 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタの製法 |
JP2007096055A (ja) * | 2005-09-29 | 2007-04-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
JP2007134687A (ja) * | 2005-10-14 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2009260378A (ja) * | 2005-09-29 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2010123913A (ja) * | 2008-11-21 | 2010-06-03 | Korea Electronics Telecommun | 薄膜トランジスタ及びその製造方法 |
JP2010182818A (ja) * | 2009-02-04 | 2010-08-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
JP2011009719A (ja) * | 2009-05-29 | 2011-01-13 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2011049548A (ja) * | 2009-07-31 | 2011-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6319876A (ja) * | 1986-07-11 | 1988-01-27 | Fuji Xerox Co Ltd | 薄膜トランジスタ装置 |
JP2771820B2 (ja) * | 1988-07-08 | 1998-07-02 | 株式会社日立製作所 | アクティブマトリクスパネル及びその製造方法 |
KR970004885B1 (ko) * | 1993-05-12 | 1997-04-08 | 삼성전자 주식회사 | 평판표시장치 및 그 제조방법 |
JP3344072B2 (ja) * | 1994-03-31 | 2002-11-11 | ソニー株式会社 | 薄膜トランジスタの製造方法 |
JPH08184853A (ja) * | 1994-12-27 | 1996-07-16 | Sharp Corp | アクティブマトリクス基板の製造方法およびアクティブマトリクス基板 |
KR100190041B1 (ko) * | 1995-12-28 | 1999-06-01 | 윤종용 | 액정표시장치의 제조방법 |
JP3433632B2 (ja) * | 1996-12-10 | 2003-08-04 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
US5998230A (en) * | 1998-10-22 | 1999-12-07 | Frontec Incorporated | Method for making liquid crystal display device with reduced mask steps |
JP2001119029A (ja) * | 1999-10-18 | 2001-04-27 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置 |
JP2002237594A (ja) * | 2001-02-02 | 2002-08-23 | Internatl Business Mach Corp <Ibm> | 薄膜トランジスタ、薄膜トランジスタの製造方法および薄膜トランジスタを含むディスプレイ・デバイス |
US7592207B2 (en) * | 2003-11-14 | 2009-09-22 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
KR101353269B1 (ko) * | 2006-12-11 | 2014-01-20 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR101410926B1 (ko) | 2007-02-16 | 2014-06-24 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조방법 |
TWI387109B (zh) * | 2008-06-10 | 2013-02-21 | Taiwan Tft Lcd Ass | 薄膜電晶體的製造方法 |
JP5584960B2 (ja) * | 2008-07-03 | 2014-09-10 | ソニー株式会社 | 薄膜トランジスタおよび表示装置 |
TWI450399B (zh) * | 2008-07-31 | 2014-08-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
EP2172977A1 (en) * | 2008-10-03 | 2010-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
JP5515281B2 (ja) * | 2008-12-03 | 2014-06-11 | ソニー株式会社 | 薄膜トランジスタ、表示装置、電子機器および薄膜トランジスタの製造方法 |
JP2010182819A (ja) * | 2009-02-04 | 2010-08-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
US8450144B2 (en) * | 2009-03-26 | 2013-05-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
TWI511288B (zh) * | 2009-03-27 | 2015-12-01 | Semiconductor Energy Lab | 半導體裝置 |
TWI535023B (zh) * | 2009-04-16 | 2016-05-21 | 半導體能源研究所股份有限公司 | 半導體裝置和其製造方法 |
WO2011055474A1 (ja) * | 2009-11-09 | 2011-05-12 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた液晶表示パネル、並びにアクティブマトリクス基板の製造方法 |
JP5095865B2 (ja) * | 2009-12-21 | 2012-12-12 | シャープ株式会社 | アクティブマトリクス基板及びそれを備えた表示パネル、並びにアクティブマトリクス基板の製造方法 |
KR101711870B1 (ko) * | 2009-12-23 | 2017-03-06 | 삼성디스플레이 주식회사 | 박막트랜지스터, 그 제조방법 및 박막트랜지스터를 이용한 표시기판 |
JP5668917B2 (ja) * | 2010-11-05 | 2015-02-12 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP2012204548A (ja) * | 2011-03-24 | 2012-10-22 | Sony Corp | 表示装置およびその製造方法 |
TWI455322B (zh) * | 2011-04-22 | 2014-10-01 | Au Optronics Corp | 薄膜電晶體及其製造方法 |
KR101854197B1 (ko) * | 2011-05-12 | 2018-06-21 | 삼성디스플레이 주식회사 | 표시 기판 및 이의 제조 방법 |
KR101425064B1 (ko) * | 2011-06-09 | 2014-08-01 | 엘지디스플레이 주식회사 | 산화물 박막 트랜지스터 및 그 제조방법 |
KR20130021607A (ko) * | 2011-08-23 | 2013-03-06 | 삼성디스플레이 주식회사 | 저저항 배선, 박막 트랜지스터, 및 박막 트랜지스터 표시판과 이들을 제조하는 방법 |
CN102800709B (zh) * | 2012-09-11 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管主动装置 |
-
2011
- 2011-03-24 JP JP2011066747A patent/JP2012204548A/ja active Pending
-
2012
- 2012-02-23 US US13/403,735 patent/US8673661B2/en active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006186119A (ja) * | 2004-12-28 | 2006-07-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
JP2007073559A (ja) * | 2005-09-02 | 2007-03-22 | Kochi Prefecture Sangyo Shinko Center | 薄膜トランジスタの製法 |
JP2007096055A (ja) * | 2005-09-29 | 2007-04-12 | Semiconductor Energy Lab Co Ltd | 半導体装置、及び半導体装置の作製方法 |
JP2009260378A (ja) * | 2005-09-29 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
JP2007134687A (ja) * | 2005-10-14 | 2007-05-31 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2010123913A (ja) * | 2008-11-21 | 2010-06-03 | Korea Electronics Telecommun | 薄膜トランジスタ及びその製造方法 |
JP2010182818A (ja) * | 2009-02-04 | 2010-08-19 | Sony Corp | 薄膜トランジスタおよび表示装置 |
JP2011009719A (ja) * | 2009-05-29 | 2011-01-13 | Semiconductor Energy Lab Co Ltd | 半導体装置及びその作製方法 |
JP2011049548A (ja) * | 2009-07-31 | 2011-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014080826A1 (ja) * | 2012-11-21 | 2014-05-30 | シャープ株式会社 | 表示装置 |
JPWO2014080826A1 (ja) * | 2012-11-21 | 2017-01-05 | シャープ株式会社 | 表示装置 |
JP2014207292A (ja) * | 2013-04-11 | 2014-10-30 | 株式会社ジャパンディスプレイ | 薄膜トランジスタ及びそれを用いた表示装置 |
US10283644B2 (en) | 2013-04-11 | 2019-05-07 | Japan Display Inc. | Thin film transistor having stable threshold voltage and less parasitic capacitance, and display device using the same |
Also Published As
Publication number | Publication date |
---|---|
US8673661B2 (en) | 2014-03-18 |
US20120241744A1 (en) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8748878B2 (en) | Thin film transistor, method of manufacturing the same, and display device | |
US9721977B2 (en) | Display device and electronic unit | |
CN106898551B (zh) | 制造薄膜晶体管的方法、薄膜晶体管基板和平板显示装置 | |
JP5668917B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
TWI497725B (zh) | 顯示器及電子單元 | |
JP5743064B2 (ja) | 薄膜トランジスタおよびその製造方法、並びに表示装置 | |
US20110215328A1 (en) | Thin film transistor, method of manufacturing the thin film transistor, and display device | |
US9312279B2 (en) | Thin film transistor array substrate, method of manufacturing the same, and display apparatus including the same | |
KR20160124721A (ko) | 반도체 장치의 제작 방법 | |
JP6111458B2 (ja) | 半導体装置、表示装置および電子機器 | |
JP2010182818A (ja) | 薄膜トランジスタおよび表示装置 | |
JP2010182819A (ja) | 薄膜トランジスタおよび表示装置 | |
JP2012015436A (ja) | 薄膜トランジスタおよび表示装置 | |
US9711576B2 (en) | Display, method of manufacturing display and electronic device | |
US9053984B2 (en) | Thin-film transistor, display unit, and electronic apparatus | |
JP2011155061A (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置、電子機器 | |
JP6175740B2 (ja) | 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器 | |
US8673661B2 (en) | Display apparatus and method of manufacturing the same | |
US11695016B2 (en) | Active matrix substrate and method for manufacturing same | |
JP6019330B2 (ja) | 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140317 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20141224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20141225 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150120 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20150324 |