TWI535023B - 半導體裝置和其製造方法 - Google Patents

半導體裝置和其製造方法 Download PDF

Info

Publication number
TWI535023B
TWI535023B TW103145488A TW103145488A TWI535023B TW I535023 B TWI535023 B TW I535023B TW 103145488 A TW103145488 A TW 103145488A TW 103145488 A TW103145488 A TW 103145488A TW I535023 B TWI535023 B TW I535023B
Authority
TW
Taiwan
Prior art keywords
layer
oxide
transistor
oxide semiconductor
insulating
Prior art date
Application number
TW103145488A
Other languages
English (en)
Other versions
TW201515233A (zh
Inventor
山崎舜平
鄕戶宏充
岸田英幸
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201515233A publication Critical patent/TW201515233A/zh
Application granted granted Critical
Publication of TWI535023B publication Critical patent/TWI535023B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Electroluminescent Light Sources (AREA)

Description

半導體裝置和其製造方法
本發明係關於一種使用氧化物半導體的半導體裝置、一種使用該半導體裝置的顯示裝置以及一種該半導體裝置及該顯示裝置的製造方法。
多樣地存在的金屬氧化物用於各種各樣的用途。氧化銦是公知材料，它用作在液晶顯示器等中所需要的具有透光性的電極材料。
有的金屬氧化物呈現半導體特性。作為呈現半導體特性的金屬氧化物，可以舉出如氧化鎢、氧化錫、氧化銦、氧化鋅等，並且已知以這種呈現半導體特性的金屬氧化物為通道形成區的電晶體(專利文獻1至4、非專利文獻1)。
另外，作為金屬氧化物不僅已知一元氧化物，還已知多元氧化物。例如，已知的是，具有均質物(homologous compound)的InGaO3(ZnO)m(m為自然數)是具有In、Ga及Zn的多元氧化物半導體(非專利文獻2至4)。
已確認了可以將如上所述的由In-Ga-Zn類氧化物構成的氧化物半導體用作電晶體的通道層(專利文獻5、非專利文獻5和6)。
特別是，由於In-Ga-Zn類氧化物具有高遷移率、透光性、可以低溫進行成膜等的性質，因此作為以撓性顯示器為代表的下一代的顯示器的像素電晶體的材料引人注目。
另一方面，由於構成In-Ga-Zn類氧化物的In及Ga是稀有金屬，因此其價格非常高且會導致電晶體的成本增大。再者，In及Ga有資源本身缺乏的憂慮，所以從環境保護的觀點來看需要找到替代材料。
[專利文獻1]日本專利申請公開第昭60-198861號公報
[專利文獻2]日本專利申請公開第平8-264794號公報
[專利文獻3]日本PCT國際申請翻譯第平11-505377號公報
[專利文獻4]日本專利申請公開第2000-150900號公報
[專利文獻5]日本專利申請公開第2004-103957號公報
[非專利文獻1]M. W. Prins, K. O. Grosse-Holz, G. Muller, J. F. M. Cillessen, J. B. Giesbers, R. P. Weening, and R. M. Wolf, "A ferroelectric transparent thin-film transistor"(透明鐵電薄膜電晶體)，Appl. Phys. Lett., 17 June 1996, Vol. 68 p. 3650-3652
[非專利文獻2]M. Nakamura, N. Kimizuka, and T. Mohri, "The Phase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃" (In2O3-Ga2ZnO4-ZnO類在1350℃時的相位關係)，J. Solid State Chem., 1991, Vol. 93, p. 298-315
[非專利文獻3]N. Kimizuka, M. Isobe, and M. Nakamura, "Syntheses and Single-Crystal Data of Homologous Compounds, In2O3(ZnO) m (m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO) m (m=7, 8, 9, and 16) in the In2O3-ZnGa2O4-ZnO System"(均質物的合成和單晶資料，In2O3-ZnGa2O4-ZnO類的In2O3(ZnO) m (m=3, 4, and 5), InGaO3(ZnO)3, and Ga2O3(ZnO) m (m=7, 8, 9, and 16)), J. Solid State Chem., 1995, Vol. 116, p. 170-178
[非專利文獻4]M. Nakamura, N. Kimizuka, T. Mohri, and M. Isobe, "Syntheses and crystal structures of new homologous compounds, indium iron zinc oxides (InFeO3(ZnO)m) (m:natural number) and related compounds", KOTAI BUTSURI(均質物、銦鐵鋅氧化物(InFeO3(ZnO) m ) (m為自然數)及其同型化合物的合成以及結晶結構)，固体物理(SOLID STATE PHYSICS), 1993, Vol. 28, No. 5, p. 317-327
[非專利文獻5]K. Nomura, H. Ohta, K. Ueda, T. Kamiya, M. Hirano, and H. Hosono, "Thin-film transistor fabricated in single-crystalline transparent oxide semiconductor"(由單晶透明氧化物半導體製造的薄膜電晶體)，SCIENCE, 2003, Vol. 300, p. 1269-1272
[非專利文獻6]K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, "Room-temperature fabrication of transparent flexible thin-film transistors using amorphous oxide semiconductors"(室溫下的使用非晶氧化物半導體的透明撓性薄膜電晶體電晶體的製造)，NATURE, 2004, Vol. 432 p. 488-492
本發明的一個實施例的課題在於：提供使用不包含In、Ga等的稀有金屬而包含Zn的氧化物層的電晶體；在使用包含Zn的氧化物層的電晶體中，減少該電晶體的臨界值電壓的不均勻；提供使用該包含Zn的氧化物層的電晶體及使用該電晶體的半導體裝置；或者提供具有該使用氧化物層的電晶體的顯示裝置。
為了解決上述課題，在使用包含Zn的氧化物層的電晶體中，在氧化物層上層疊包含絕緣氧化物的氧化物半導體層，且以氧化物層和源極電極層或汲極電極層隔著包含絕緣氧化物的氧化物半導體層重疊的方式形成電晶體。
本發明的一個實施例是一種半導體裝置，包括：閘極電極層；閘極電極層上的閘極絕緣層；閘極絕緣層上的氧化物層；氧化物層上的包含絕緣氧化物的氧化物半導體 層；以及包含絕緣氧化物的氧化物半導體層上的源極電極層及汲極電極層，其中，氧化物層包括Zn-O類氧化物或Sn-Zn-O類氧化物且包含絕緣氧化物的氧化物半導體層包括Zn-O類氧化物或Sn-Zn-O類氧化物，包含絕緣氧化物的氧化物半導體層具有其導電率比氧化物層的導電率低的非晶結構，並且，包含絕緣氧化物的氧化物半導體層和源極電極層及汲極電極層電連接。
本發明的另一個實施例是一種半導體裝置，包括：閘極電極層；閘極電極層上的閘極絕緣層；閘極絕緣層上的氧化物層；氧化物層上的包含絕緣氧化物的氧化物半導體層；包含絕緣氧化物的氧化物半導體層上的具有n型導電型的緩衝層；以及緩衝層上的源極電極層及汲極電極層，其中，氧化物層包括Zn-O類氧化物或Sn-Zn-O類氧化物且包含絕緣氧化物的氧化物半導體層包括Zn-O類氧化物或Sn-Zn-O類氧化物，包含絕緣氧化物的氧化物半導體層具有其導電率比氧化物層的導電率低的非晶結構，緩衝層的導電率比包含絕緣氧化物的氧化物半導體層的導電率高，並且，包含絕緣氧化物的氧化物半導體層和源極電極層及汲極電極層隔著緩衝層電連接。
絕緣氧化物較佳的是氧化矽。較佳的藉由使用包含2.5wt%以上且20wt%以下的SiO2的靶材的濺射法形成包含絕緣氧化物的氧化物半導體層。特別較佳的藉由使用包含7.5wt%以上且12.5wt%以下的SiO2的靶材的濺射法形成包含絕緣氧化物的氧化物半導體層。氧化物層較佳的是 氧化物半導體層。氧化物層也可以是多晶結構。包含絕緣氧化物的氧化物半導體層可以是多個層的疊層，且藉由使用包含比下層的包含絕緣氧化物的氧化物半導體層多的絕緣氧化物的靶材的濺射法形成上層的包含絕緣氧化物的氧化物半導體層。
緩衝層較佳的由包含Zn的氧化物半導體構成。包含絕緣氧化物的氧化物半導體層也可以在源極電極層和汲極電極層之間包括其厚度比與源極電極層及汲極電極層重疊的區域的厚度薄的區域。閘極電極層的通道方向的寬度也可以比包含絕緣氧化物的氧化物半導體層及氧化物層的通道方向的寬度寬。也可以在包含絕緣氧化物的氧化物層的端部之下形成有空洞。氧化物層的端部也可以被包含絕緣氧化物的氧化物半導體層覆蓋。
本發明的另一個實施例是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在閘極電極層上形成閘極絕緣層；在閘極絕緣層上藉由使用包含Zn的靶材的濺射法形成氧化物膜，在氧化物膜上藉由使用包含SiO2及Zn的靶材的濺射法形成包含氧化矽的包含絕緣氧化物的氧化物半導體膜；對氧化物膜及包含絕緣氧化物的氧化物半導體膜進行蝕刻來形成氧化物層及島狀的包含絕緣氧化物的氧化物半導體膜；在島狀的包含絕緣氧化物的氧化物半導體模上形成導電膜；對島狀的包含絕緣氧化物的氧化物半導體膜和導電層進行蝕刻來形成包含絕緣氧化物的氧化物半導體層和源極電極層及汲極電極層； 以及包含SiO2及Zn的靶材包含2.5wt%以上且20wt%以下的SiO2。
本發明的另一個實施例是一種半導體裝置的製造方法，包括如下步驟：在基板上形成閘極電極層；在閘極電極層上形成閘極絕緣層；在閘極絕緣層上形成藉由使用包含Zn的靶材的濺射法形成氧化物膜；對氧化物膜進行蝕刻形成氧化物層；在氧化物層上藉由使用包含SiO2及Zn的靶材的濺射法形成包含氧化矽的包含絕緣氧化物的氧化物半導體膜；對包含絕緣氧化物的氧化物半導體膜進行蝕刻來形成覆蓋氧化物層地形成島狀的包含絕緣氧化物的氧化物半導體膜；在島狀的包含絕緣氧化物的氧化物半導體膜上形成導電層；對島狀的包含絕緣氧化物的氧化物半導體膜和導電層進行蝕刻來形成包含絕緣氧化物的氧化物半導體層和源極電極層及汲極電極層；以及包含SiO2及Zn的靶材包含2.5wt%以上且20wt%以下的SiO2。
包含SiO2及Zn的靶材特別較佳的包含7.5wt%以上且12.5wt%以下的SiO2。也可以藉由對氧化物膜及包含絕緣氧化物的氧化物半導體膜進行濕蝕刻，對氧化物膜進行側面蝕刻，且包含絕緣氧化物的氧化物半導體層的端部之下形成空洞。也可以在氧化物層中的源極電極層和汲極電極層之間的區域設置其厚度比與源極電極層及汲極電極層重疊的區域的厚度薄的區域。
注意，為了方便起見附加第一、第二等序數詞，但其並不表示製程順序或層疊順序。另外，本發明說明中的序 數詞不表示用來特定發明的事項的固有名詞。
注意，在本發明說明中半導體裝置是指能夠藉由利用半導體特性而工作的所有裝置，因此電光學裝置、半導體電路及電子設備都是半導體裝置。
根據本發明的一個實施例，可以提供使用不包含In、Ga等的稀有金屬而包含Zn的氧化物層的電晶體。根據本發明的一個實施例，在使用包含Zn的氧化物層的電晶體中，藉由在氧化物層上層疊包含絕緣氧化物的氧化物半導體層，且以氧化物層和源極電極層或汲極電極層隔著包含絕緣氧化物的氧化物半導體層重疊的方式形成電晶體，可以減少該電晶體的臨界值電壓的不均勻，並使電特性穩定。此外，根據本發明的一個實施例，可以提供使用該電晶體的半導體裝置。
藉由將該電晶體用於顯示裝置的像素部及驅動電路部，可以提供電特性穩定且可靠性高的顯示裝置。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧包含絕緣氧化物的氧化物半導體層
103a‧‧‧第一包含絕緣氧化物的氧化物半導體層
103b‧‧‧第二包含絕緣氧化物的氧化物半導體層
105a‧‧‧源極電極層或汲極電極層
106‧‧‧氧化物層
107‧‧‧保護絕緣層
108‧‧‧電容佈線
110‧‧‧像素電極層
111‧‧‧包含絕緣氧化物的氧化物半導體層
112‧‧‧導電膜
113‧‧‧氧化物膜
114‧‧‧包含絕緣氧化物的氧化物半導體膜
115‧‧‧導電層
120‧‧‧連接電極
121‧‧‧端子
122‧‧‧端子
123‧‧‧連接電極
124‧‧‧端子
125‧‧‧接觸孔
126‧‧‧接觸孔
127‧‧‧接觸孔
128‧‧‧透明導電膜
129‧‧‧透明導電膜
131‧‧‧抗蝕劑光罩
132‧‧‧抗蝕劑光罩
133‧‧‧樹脂層
150‧‧‧端子
151‧‧‧端子
152‧‧‧閘極絕緣層
153‧‧‧連接電極
154‧‧‧保護絕緣層
155‧‧‧透明導電膜
156‧‧‧電極
170‧‧‧電晶體
201‧‧‧閘極電極層
210‧‧‧空洞
223‧‧‧包含絕緣氧化物的氧化物半導體層
226‧‧‧氧化物層
250‧‧‧鋅原子(Zn)
251‧‧‧氧原子(O)
301a‧‧‧緩衝層
302‧‧‧氧化物半導體膜
313‧‧‧包含絕緣氧化物的氧化物半導體層
316‧‧‧氧化物層
400‧‧‧基板
401a‧‧‧第一閘極電極層
401b‧‧‧第二閘極電極層
402‧‧‧閘極絕緣層
403a‧‧‧第一包含絕緣氧化物的氧化物半導體層
403b‧‧‧第二包含絕緣氧化物的氧化物半導體層
414‧‧‧接觸孔
405a‧‧‧第一佈線
405b‧‧‧第二佈線
405c‧‧‧第三佈線
406a‧‧‧第一氧化物層
406b‧‧‧第二氧化物層
430a‧‧‧第一電晶體
430b‧‧‧第二電晶體
580‧‧‧基板
596‧‧‧基板
581‧‧‧電晶體
585‧‧‧絕緣層
587‧‧‧電極層
588‧‧‧電極層
589‧‧‧球形粒子
590a‧‧‧黑色區
590b‧‧‧白色區
594‧‧‧空洞
595‧‧‧填料
601‧‧‧閘極電極層
602‧‧‧閘極絕緣層
605a‧‧‧源極電極層或汲極電極層
605b‧‧‧源極電極層或汲極電極層
606‧‧‧氧化物半導體層
613‧‧‧包含絕緣氧化物的氧化物半導體層
616‧‧‧氧化物半導體層
623‧‧‧包含絕緣氧化物的氧化物半導體層
626‧‧‧氧化物半導體層
1000‧‧‧行動電話機
1001‧‧‧框體
1002‧‧‧顯示部
1003‧‧‧操作鍵
1004‧‧‧外部連接埠
1005‧‧‧揚聲器
1006‧‧‧麥克風
2600‧‧‧TFT基板
2601‧‧‧對置基板
2602‧‧‧密封材料
2603‧‧‧像素部
2604‧‧‧顯示元件
2605‧‧‧著色層
2606‧‧‧偏光板
2607‧‧‧偏光板
2608‧‧‧佈線電路部
2609‧‧‧撓性線路板
2610‧‧‧冷陰極管
2611‧‧‧反射板
2612‧‧‧電路基板
2613‧‧‧擴散板
2631‧‧‧海報
2632‧‧‧車廂廣告
2700‧‧‧電子書籍
2701‧‧‧框體
2703‧‧‧框體
2705‧‧‧顯示部
2707‧‧‧顯示部
2711‧‧‧軸部
2721‧‧‧電源
2723‧‧‧操作鍵
2725‧‧‧揚聲器
4001‧‧‧基板
4002‧‧‧像素部
4003‧‧‧信號線驅動電路
4004‧‧‧掃描線驅動電路
4005‧‧‧密封材料
4006‧‧‧基板
4008‧‧‧液晶層
4010‧‧‧電晶體
4011‧‧‧電晶體
4013‧‧‧液晶元件
4015‧‧‧連接端子電極
4016‧‧‧端子電極
4018‧‧‧FPC
4019‧‧‧各向異性導電膜
4020‧‧‧絕緣層
4021‧‧‧絕緣層
4030‧‧‧像素電極層
4031‧‧‧對置電極層
4032‧‧‧絕緣層
4501‧‧‧基板
4502‧‧‧像素部
4503a‧‧‧信號線驅動電路
4503b‧‧‧信號線驅動電路
4504a‧‧‧掃描線驅動電路
4504b‧‧‧掃描線驅動電路
4505‧‧‧密封材料
4506‧‧‧基板
4507‧‧‧填料
4509‧‧‧電晶體
4510‧‧‧電晶體
4511‧‧‧發光元件
4512‧‧‧電場發光層
4513‧‧‧電極層
4515‧‧‧連接端子電極
4516‧‧‧端子電極
4517‧‧‧電極層
4518a‧‧‧FPC
4519‧‧‧各向異性導電膜
4520‧‧‧分隔壁
5300‧‧‧基板
5301‧‧‧像素部
5302‧‧‧掃描線驅動電路
5303‧‧‧信號線驅動電路
5400‧‧‧基板
5401‧‧‧像素部
5402‧‧‧掃描線驅動電路
5403‧‧‧信號線驅動電路
5404‧‧‧掃描線驅動電路
5501‧‧‧佈線
5502‧‧‧佈線
5503‧‧‧佈線
5504‧‧‧佈線
5505‧‧‧佈線
5506‧‧‧佈線
5543‧‧‧節點
5544‧‧‧節點
5571‧‧‧第一電晶體
5572‧‧‧第二電晶體
5573‧‧‧第三電晶體
5574‧‧‧第四電晶體
5575‧‧‧第五電晶體
5576‧‧‧第六電晶體
5577‧‧‧第七電晶體
5578‧‧‧第八電晶體
5601‧‧‧驅動器IC
5602‧‧‧開關群
5603a‧‧‧第一電晶體
5603b‧‧‧第二電晶體
5603c‧‧‧第三電晶體
5611‧‧‧佈線
5612‧‧‧佈線
5613‧‧‧佈線
5621‧‧‧佈線
5701‧‧‧正反器
5703a‧‧‧時序
5703b‧‧‧時序
5703c‧‧‧時序
5711‧‧‧佈線
5712‧‧‧佈線
5713‧‧‧佈線
5714‧‧‧佈線
5715‧‧‧佈線
5716‧‧‧佈線
5717‧‧‧佈線
5721‧‧‧信號
5803a‧‧‧時序
5803b‧‧‧時序
5803c‧‧‧時序
5821‧‧‧信號
6400‧‧‧像素
6401‧‧‧開關電晶體
6402‧‧‧驅動電晶體
6403‧‧‧電容元件
6404‧‧‧發光元件
6405‧‧‧信號線
6406‧‧‧掃描線
6407‧‧‧電源線
6408‧‧‧共同電極
7001‧‧‧TFT
7002‧‧‧發光元件
7003‧‧‧陰極
7004‧‧‧發光層
7005‧‧‧陽極
7011‧‧‧驅動TFT
7012‧‧‧發光元件
7013‧‧‧陰極
7014‧‧‧發光層
7015‧‧‧陽極
7016‧‧‧遮罩膜
7017‧‧‧導電膜
7021‧‧‧驅動TFT
7022‧‧‧發光元件
7023‧‧‧陰極
7024‧‧‧發光層
7025‧‧‧陽極
7027‧‧‧導電膜
9400‧‧‧通信裝置
9401‧‧‧框體
9402‧‧‧操作按鈕
9403‧‧‧外部輸入端子
9404‧‧‧麥克風
9405‧‧‧揚聲器
9406‧‧‧發光部
9410‧‧‧顯示裝置
9411‧‧‧框體
9412‧‧‧顯示部
9413‧‧‧操作鍵
9600‧‧‧電視裝置
9601‧‧‧框體
9603‧‧‧顯示部
9605‧‧‧支架
9607‧‧‧顯示部
9609‧‧‧操作鍵
9610‧‧‧遙控操作機
9700‧‧‧數位相框
9701‧‧‧框體
9703‧‧‧顯示部
9881‧‧‧框體
9882‧‧‧顯示部
9883‧‧‧顯示部
9884‧‧‧揚聲器部
9885‧‧‧操作鍵
9886‧‧‧記錄媒體插入部
9887‧‧‧連接端子
9888‧‧‧感測器
9889‧‧‧麥克風
9890‧‧‧LED燈
9891‧‧‧框體
9893‧‧‧連結部
9900‧‧‧投幣機
9901‧‧‧框體
9903‧‧‧顯示部
圖1A和1B是說明根據本發明的一個實施例的半導體裝置圖；圖2A至2D是說明根據本發明的一個實施例的半導體裝置製造方法的圖；圖3A至3C是說明根據本發明的一個實施例的半導體裝置製造方法的圖；圖4是說明根據本發明的一個實施例的半導體裝置的 製造方法圖；圖5是說明根據本發明的一個實施例的半導體裝置的製造方法圖；圖6是說明根據本發明的一個實施例的半導體裝置的製造方法圖；圖7是說明根據本發明的一個實施例的半導體裝置的製造方法圖；圖8是說明根據本發明的一個實施例的半導體裝置圖；圖9A1至9B2是說明根據本發明的一個實施例的半導體裝置圖；圖10A和10B是說明根據本發明的一個實施例的半導體裝置圖；圖11A和11B是說明根據本發明的一個實施例的半導體裝置圖；圖12A和12B是說明根據本發明的一個實施例的半導體裝置圖；圖13A至13C是說明根據本發明的一個實施例的半導體裝置圖；圖14A和14B是說明半導體裝置的方塊圖圖；圖15是說明信號線驅動電路的結構圖；圖16是說明信號線驅動電路的工作的時序圖；圖17是說明信號線驅動電路的工作的時序圖；圖18是說明移位元暫存器的結構圖； 圖19是說明圖18所示的正反器的連接結構圖；圖20A1至20B是說明根據本發明的一個實施例的半導體裝置的圖；圖21是說明根據本發明的一個實施例的半導體裝置圖；圖22是說明根據本發明的一個實施例的半導體裝置圖；圖23是說明根據本發明的一個實施例的半導體裝置的像素等效電路圖；圖24A至24C是說明根據本發明的一個實施例的半導體裝置圖；圖25A和25B是說明根據本發明的一個實施例的半導體裝置圖；圖26A和26B是說明電子紙的使用實施例的例子圖；圖27是示出電子書籍的一例的外觀圖；圖28A和28B是示出電視裝置及數位相框的例子的外觀圖；圖29A和29B是示出遊戲機的例子的外觀圖；圖30A和30B是示出行動電話機的一例圖；圖31A和31B是說明根據本發明的一個實施例的半導體裝置圖；圖32A至32C是說明根據本發明的一個實施例的半導體裝置的製造方法圖； 圖33A至33C是說明根據本發明的一個實施例的半導體裝置的製造方法圖；圖34A和34B是說明根據本發明的一個實施例的半導體裝置圖；圖35A至35C是說明根據本發明的一個實施例的半導體裝置圖；圖36是說明用於算術的ZnO的單晶結構圖；圖37A至37E是示出藉由算術求得的ZnO的徑向分佈函數圖；圖38A至38D是示出藉由算術求得的ZnO的徑向分佈函數圖；圖39A至39E是示出藉由XRD分析模擬求得的強度圖；圖40A至40D是示出藉由XRD分析模擬求得的強度圖；圖41A至41C是說明用於算術的電晶體的結構圖；圖42是說明藉由算術求得的電晶體的臨界值電壓圖；以及圖43是說明藉由算術求得的電晶體的飽和遷移率圖。
下面，關於實施例模式將參照附圖給予說明。但是，本發明不侷限於下面的說明，所屬技術領域的普通技術人 員可以很容易地理解一個事實，就是其方式和詳細內容可以被變換為各種各樣的形式而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在下面所示的實施例模式所記載的內容中。注意，在下面所說明的發明結構中，在不同的附圖中使用同一附圖標記表示同一部分或具有同樣的功能的部分而省略其反復說明。
[實施例模式1]
在本實施例模式中，參照圖1A和1B說明電晶體的結構。
圖1A和1B示出本實施例模式的底閘結構的電晶體。圖1A是截面圖，圖1B是平面圖。圖1A是沿著圖1B中的線A1-A2的截面圖。
在圖1A和1B所示的電晶體中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上設置有氧化物層106，在氧化物層106上設置有包含絕緣氧化物的氧化物半導體層103，在包含絕緣氧化物的氧化物半導體層103上設置主動電極層或汲極電極層105a、105b。注意，氧化物層106及包含絕緣氧化物的氧化物半導體層103包含鋅(Zn)。
閘極電極層101使用鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、鈧等的金屬材料、以這些金屬材料為主要成分的合金材料或以這些金屬材料為成分的氮化物的單層或疊層形成。閘極電極層101較佳的由鋁或銅等低電阻導電材料形 成，然而，有耐熱性較低且容易腐蝕等問題，所以較佳的與耐熱性導電材料組合來形成。作為耐熱性導電材料使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，作為閘極電極層101，較佳的採用在鋁層上層疊鉬層的兩層的疊層結構、在銅層上層疊鉬層的兩層的疊層結構、在銅層上層疊氮化鈦層或氮化鉭層的兩層的疊層結構、在氮化鈦層上層疊鉬層的兩層結構。作為三層的疊層結構，較佳的採用層疊鎢層或氮化鎢層、使用鋁和矽的合金層或鋁和鈦的合金層、氮化鈦層或鈦層的結構。
氧化物層106較佳的由Zn-O類或Sn-Zn-O類的氧化物構成，且是氧化物半導體。但是，氧化物層106也可以不是氧化物半導體而具有導體性質。在此，氧化物層106可以採用非晶結構、多晶結構、單晶結構或包括晶粒(奈米晶體)的結構中的任一種。晶粒(奈米晶體)的直徑為1nm至10nm，典型的為2nm至4nm左右。注意，藉由X線衍射(XRD：X-ray diffraction)的分析評價結晶狀態。
在本發明說明中，Zn-O類氧化物是指至少包含Zn的氧化物，並且Zn-O類氧化物半導體是指至少包含Zn的氧化物半導體。另外，Sn-Zn-O類氧化物是指至少包含Sn及Zn的氧化物，並且Sn-Zn-O類氧化物半導體是指至少包含Sn及Zn的氧化物半導體。此外，在上述氧化物及氧化物半導體中，也可以包含選自Fe、Ni、Mn或Co中的一種或多種金屬元素。
在此，藉由將電子本徵遷移率高的多晶結構或單晶結 構的氧化物半導體膜用作氧化物層106，可以提高電晶體的遷移率。此外，在形成氧化物層106以使它具有非晶結構或包括晶粒的結構，且在製造電晶體時的熱處理中，使氧化物層106具有多晶結構或單晶結構的情況下，也可以提高電晶體的遷移率。
氧化物層106的厚度為10nm至300nm，較佳的為20nm至100nm。
包含絕緣氧化物的氧化物半導體層103是使Zn-O類或Sn-Zn-O類氧化物半導體包含絕緣氧化物的非晶膜。包含絕緣氧化物的氧化物半導體層103的導電率比氧化物層106的導電率低。在此，作為絕緣氧化物較佳使用氧化矽。另外，也可以對絕緣氧化物添加氮。注意，與氧化物層106同樣，藉由X線分析(XRD：X-ray diffraction)的分析評價結晶狀態。
另外，包含絕緣氧化物的氧化物半導體層103較佳的藉由濺射法形成，其中利用包含2.5wt%以上且20wt%以下的SiO2的靶材，較佳的利用7.5wt%以上且12.5wt%以下的SiO2的靶材。
包含絕緣氧化物的氧化物半導體層103的厚度為10nm至300nm，較佳的為20nm至100nm。另外，包含絕緣氧化物的氧化物半導體層103在源極電極層或汲極電極層105a、105b之間具有比重疊於源極電極層或汲極電極層105a、105b的區域厚度薄的區域。
藉由使包含絕緣氧化物的氧化物半導體層103包含氧 化矽等的絕緣氧化物，可以抑制該包含絕緣氧化物的氧化物半導體層103的晶化並實現導電率降低的非晶結構。藉由抑制包含絕緣氧化物的氧化物半導體層103的晶化並採用導電率降低的非晶結構，可以減少在製造電晶體時形成在包含絕緣氧化物的氧化物半導體層103的背通道的載流子所引起的臨界值電壓的變化。由此，可以減少電晶體的特性的不均勻並實現穩定化。此外，藉由使氧化物半導體層103包含氧化矽等的絕緣氧化物，即使在製造電晶體時以300℃至600℃進行熱處理也可以防止包含絕緣氧化物的氧化物半導體層103的晶化或微晶粒的生成。
此外，因為本實施例模式所示的電晶體可以不使用銦(In)及鎵(Ga)等的稀有金屬地形成氧化物層106及包含絕緣氧化物的氧化物半導體層103，所以可以抑制電晶體的製造成本。
源極電極層或汲極電極層105a、105b可以使用鋁、銅、鉬、鈦、鉻、鉭、鎢、釹、鈧等的金屬材料、以這些金屬材料為主要成分的合金材料或以這些金屬材料為成分的氮化物。源極電極層或汲極電極層105a、105b較佳由鋁或銅等低電阻導電材料形成，然而，有耐熱性較低且容易腐蝕等問題，所以較佳的與耐熱性導電材料組合來形成。作為耐熱性導電材料使用鉬、鈦、鉻、鉭、鎢、釹、鈧等。
例如，源極電極層或汲極電極層105a、105b較佳的採用三層結構，其中第一導電層及第三導電層使用耐熱性 導電材料的鈦，第二導電層使用包含釹的低電阻的鋁合金。藉由源極電極層或汲極電極層105a、105b採用這種結構，可以利用鋁的低電阻性且減少小丘的發生。注意，不侷限於此，源極電極層或汲極電極層105a、105b也可以採用單層結構、兩層結構及四層以上的結構。
接著，根據經典分子動力學類比說明藉由使包含單晶狀的Zn(鋅)的氧化物半導體ZnO包含絕緣氧化物SiO2，包含SiO2的ZnO採用非晶結構的現象。在經典分子動力學法中，藉由對成為原子間相互作用的特徵的經驗勢進行定義來對作用於各原子的力量進行評價。藉由對各原子應用經典力學定律並數值地解牛頓運動方程，可以決定論地求出各原子的運動(時間演化)。
以下描述算術模型和算術條件。注意，在本算術中利用由富士通株式會社製造的分子動力學算術軟體“Materials Explorer”並使用Born-Mayer-Huggins電位作為經驗電位。
示出在圖36中用作算術模型的由896個原子構成的單晶結構的ZnO。如圖36所示，單晶結構的ZnO由250個鋅原子(Zn)和251個氧原子形成。將具有該結構的250個鋅原子(Zn)改變取代量地取代為矽原子(Si)及氧原子(O)。考慮到各原子的電荷(Zn：+2，O：-2，Si：+4)而使用2個Si和1個O對3個Zn進行取代。製造取代量為2.5wt%、4.9wt%、7.6wt%、10.0wt%、12.5wt%、15.0wt%、17.5wt%、20.0wt%的結構。由以下 式(1)定義取代量。將使用Si及O對Zn進行取代的結構稱為ZnO取代結構。
對上述八種ZnO取代結構及單晶結構的ZnO以如下條件進行經典分子動力學模擬：溫度為350℃，壓力為1atm，總算術時間為400psec(時間步階長為0.2fsec×200萬步階)，並且原子數、溫度、壓力為一定。
圖37A至圖38D示出根據經典分子動力學類比的結果進行對相關函數算術(pair correlation function)來求得的徑向分佈函數g(r)。圖37A表示單晶結構的ZnO的徑向分佈函數，而圖37B至37E以及圖38A至38D示出取代量為2.5wt%至20.0wt%的ZnO取代結構的徑向分佈函數。注意，徑向分佈函數g(r)是指表示在離某個原子距離r的位置上存在其他原子的概率密度的函數。隨著原子之間的相關性減弱，g(r)逐漸接近於1。
在圖37A至圖38D中，當對各算術模型的徑向分佈函數g(r)進行比較時可知：直到單晶結構、取代量為2.5wt%至7.6wt%的ZnO取代結構，即使距離r長也徑向分佈函數g(r)具有峰值並具有長程有序。但是，還可知：在取代量為10wt%以上的ZnO取代結構中，當距離r為0.6nm以上時，徑向分佈函數g(r)的峰值消失，而沒 有長程有序。由此可知：在取代量為10wt%以上的ZnO取代結構中發生非晶化。
接著，圖39A至圖40D示出對藉由經典分子動力學模擬求得的八種ZnO取代結構及單晶結構的ZnO進行XRD分析模擬而得的結果。圖39A表示單晶結構的ZnO的X線強度，而圖39B至39E以及圖40A至40D示出取代量為2.5wt%至20.0wt%的ZnO取代結構的X線強度。注意，用於算術的X線的波長為0.154138nm(Cu Kα)。
在圖39A至圖40D中，當對各算術模型的XRD分析類比的結果進行比較時可知：與ZnO單晶結構相比，在取代量為2.5wt%以上的ZnO取代結構中峰值的高度開始降低。據此，推測當取代量成為2.5wt%以上時，單晶結構的整體開始崩潰並已開始非晶化。此外，還可知：在取代量為7.6wt%以下的ZnO取代結構中具有少量的峰值，但是在取代量為10wt%以上的ZnO取代結構中具有寬的峰值。據此，推測當取代量成為10wt%以上時，在ZnO取代結構中發生幾乎完全的非晶化。
根據上述算術結果表示：藉由使ZnO包含SiO2，ZnO容易得到非晶結構。由於在實際上藉由濺射法而得的包含SiO2的ZnO薄膜剛在成膜之後是非晶膜，因此根據上述算術結果可知：藉由使ZnO包含SiO2，即使進行熱處理也可以阻礙ZnO的晶化來維持非晶結構。
接著，對在由ZnO構成的氧化物半導體層上層疊包含絕緣氧化物SiO2的由ZnO構成的氧化物半導體層的電 晶體的效果，根據利用算術機的算術的結果進行說明。在此，對發生在背通道中的載流子導致的電晶體的臨界值電壓的變化進行研究。在本發明說明中，背通道是指電晶體的啟動層中的不重疊於源極電極層或汲極電極層的部分。
在圖41A至41C中，示出用作算術模型的電晶體的結構。在每個電晶體分別由閘極電極層601、設置在閘極電極層601上的閘極絕緣層602、設置在閘極絕緣層602上並由氧化物半導體構成的啟動層、設置在啟動層上的源極電極層或汲極電極層605a、605b構成。每個電晶體的通道長度為10μm，通道寬度為100μm。將閘極電極層601假設為厚度100nm的鎢，功函數為4.6eV。將閘極絕緣層602假設為厚度100nm的氧氮化矽，介電常數為4.1。將源極電極層或汲極電極層605a、605b假設為厚度100nm的鈦，功函數為4.3eV。
在此，已知因氧缺陷或水分、氫的進入，氧化物半導體形成剩餘載流子。由於蝕刻源極電極層或汲極電極層605a、605b時產生的電漿損傷，電晶體的背通道容易產生氧缺陷而容易發生剩餘載流子。另外，由於來自大氣中或層間膜的水分、氫的進入，會在背通道中產生剩餘載流子。因此，在每個電晶體的背通道中設定由於蝕刻和成膜等製程中的氧缺陷或水分、氫的進入而產生的載流子(電子)。
圖41A所示的結構A的電晶體具有由單層的氧化物半導體層606構成的啟動層。作為氧化物半導體層606假 設如下：厚度60nm的Zn-O類非單晶膜；電子本徵遷移率為40cm2/Vs；帶隙(Eg)為3.05eV；電子親和力(χ)為4.3eV。
圖41B示出的結構B的電晶體具有啟動層，該啟動層具有氧化物半導體層616和形成在氧化物半導體層616上的包含絕緣氧化物的氧化物半導體層613的疊層結構。作為包含絕緣氧化物的氧化物半導體層613假設如下：厚度30nm的包含氧化矽的Zn-O類非單晶膜；電子本徵遷移率為4cm2/Vs。如上述經典分子動力學模擬所示，藉由包含氧化矽，Zn-O類非單晶膜得到非晶化，因此電子本徵遷移率下降。作為氧化物半導體層616假設如下：厚度30nm的Zn-O類非單晶膜；電子本徵遷移率為40cm2/Vs。作為包含絕緣氧化物的氧化物半導體層613及氧化物半導體層616都假設如下：帶隙(Eg)為3.05eV；電子親和力(χ)為4.3eV。
圖41C示出的結構C的電晶體具有啟動層，該啟動層具有氧化物半導體層626和形成在氧化物半導體層626上的包含絕緣氧化物的氧化物半導體層623的疊層結構。但是，結構C的包含絕緣氧化物的氧化物半導體層623含有比結構B的包含絕緣氧化物的氧化物半導體層613多的氧化矽。作為包含絕緣氧化物的氧化物半導體層623假設如下：厚度30nm的包含氧化矽的Zn-O類非單晶膜；電子本徵遷移率為0.4cm2/Vs。藉由包含比結構B多的氧化矽，Zn-O類非單晶膜的電子本徵遷移率比結構B低。作 為氧化物半導體層626假設如下：厚度30nm的Zn-O類非單晶膜；電子本徵遷移率為40cm2/Vs。作為包含絕緣氧化物的氧化物半導體層623及氧化物半導體層626都假設如下：帶隙(Eg)為3.05eV；電子親和力(χ)為4.3eV。
離上述的每個電晶體的背通道的表面5nm的深度設定由於蝕刻和成膜等製程中的氧缺陷或水分、氫等的進入而產生的載流子(電子)，將該載流子的載流子濃度設定為5×1016cm-3、1×1017cm-3、2.5×1017cm-3、5×1017cm-3、1×1018cm-3，藉由利用電腦的算術算出每個載流子濃度中的臨界值電壓。
注意，在上述模型的算術中使用矽穀科技公司(Silvaco Data Systems Inc.)製造的裝置模擬系統“Atlas”。
圖42示出圖41A至41C所示的各結構的電晶體的臨界值電壓的背通道的載流子濃度的依賴性。在圖42中縱軸表示各結構的電晶體的臨界值電壓(Vth[V])，橫軸表示在各結構的啟動層的背通道中發生的載流子的濃度(cm-3)。
在本算術中，將電晶體的臨界值電壓(Vth[V])在如下點定義，即：在將閘極電壓(Vg[V])設定為橫軸，將汲極電流的平方根(Id1/2)設定為縱軸的圖表中，當外推最大傾斜度的Id1/2時與Vg軸接觸的點。
如圖42所示，結構A的電晶體隨著背通道的載流子 濃度增加，臨界值電壓的絕對值也增加。當對於背通道的載流子濃度從5×1016cm-3變化到1×1018cm-3時，結構A的臨界值電壓偏移2.7V左右。
與結構A相比，在啟動層為氧化物半導體層616和包含絕緣氧化物的氧化物半導體層613的疊層結構的結構B中，對於背通道的載流子濃度的臨界值電壓的絕對值的增加變小。當對於背通道的載流子濃度從5×1016cm-3變化到1×1018cm-3時，結構B的臨界值電壓只偏移0.7V左右。
在包含絕緣氧化物的氧化物半導體層623包含比結構B多的氧化矽的結構C中，對於背通道的載流子濃度的臨界值電壓的絕對值的增加比結構B更小。當對於背通道的載流子濃度從5×1016cm-3變化到1×1018cm-3時，結構C的臨界值電壓只偏移0.4V左右。
另外，圖43示出圖41A至41C所示的各結構的電晶體的飽和遷移率的背通道的載流子濃度的依賴性。縱軸表示各結構的電晶體的飽和遷移率(μFE(sat)[cm2/Vs])，橫軸與圖42同樣。
根據圖43可知結構B和結構C的電晶體具有與結構A的電晶體大致相同的飽和遷移率，並且根據背通道的載流子濃度的增加而近似於結構A的遷移率。因此，即使疊層包含電子本徵遷移率低的絕緣氧化物的氧化物半導體層，而減少由於背通道的載流子導致的臨界值電壓的變化，也可以維持電晶體的飽和遷移率及導通電流。
如上所述，藉由電晶體的啟動層具有包含絕緣氧化物 的氧化物半導體層和氧化物半導體層的疊層結構，可以不使電晶體的飽和遷移率下降，並且可以減少由於背通道的載流子導致的臨界值電壓的變化。因此，藉由將具有層疊包含絕緣氧化物的氧化物半導體層和氧化物半導體層的啟動層的電晶體用於圖像顯示裝置的像素部，可以減少開關電晶體的臨界值電壓的不均勻，並且可以減少每個像素之間的亮度不均勻。
此外，在圖1A及1B所示的反交錯結構的電晶體中，電晶體的啟動層採用氧化物層106和包含絕緣氧化物的氧化物半導體層103的兩層結構，但是本實施例模式所示的電晶體不侷限於此。如圖34A及34B所示，還可以採用三層疊層結構，即在氧化物層106上設置第一包含絕緣氧化物的氧化物半導體層103a，在第一包含絕緣氧化物的氧化物半導體層103a上設置第二包含絕緣氧化物的氧化物半導體層103b。另外，圖34A是沿著圖34B中的線A1-A2的截面圖。在此，第二包含絕緣氧化物的氧化物半導體層103b包含比第一包含絕緣氧化物的氧化物半導體層103a多的絕緣氧化物。例如，作為當形成第一包含絕緣氧化物的氧化物半導體層103a時使用的靶材，較佳的使用包含2.5wt%以上且12.5wt%以下的SiO2的靶材，更佳的使用包含5wt%以上且10wt%以下的SiO2的靶材。此外，作為當形成第二包含絕緣氧化物的氧化物半導體層103b時使用的靶材，較佳的包含7.5wt%以上且20wt%以下的SiO2的靶材，更佳的使用包含10wt%以上且 15wt%以下的SiO2的靶材。但是，當形成第二包含絕緣氧化物的氧化物半導體層103b時使用的靶材包含比當形成第一包含絕緣氧化物的氧化物半導體層103a時使用的靶材多的SiO2。如上所述，藉由層疊包含絕緣氧化物的氧化物半導體層來分步驟地增加所含有的絕緣氧化物量，可以謀求電晶體的電特性的提高。當然，包含絕緣氧化物的氧化物半導體層也可以採用三層以上的疊層結構。以絕緣氧化物的濃度從背通道一側向閘極電極一側降低的方式形成氧化物半導體層，即可。注意，在圖34A及34B所示的電晶體中，除了第一包含絕緣氧化物的氧化物半導體層103a、第二包含絕緣氧化物的氧化物半導體層103b之外，使用與圖1A及1B所示的電晶體相同的附圖標記示出對應於圖1A及1B所示的電晶體的部分。
此外，在圖1A及1B所示的反交錯結構的電晶體中採用閘極電極層101的通道方向的寬度比包含絕緣氧化物的氧化物半導體層103及氧化物層106的通道方向的寬度窄的結構，但是本實施例模式所示的電晶體不侷限於此。如圖10A及10B所示，也可以採用其寬度比包含絕緣氧化物的氧化物半導體層103及氧化物層106的通道方向的寬度寬的閘極電極層201。另外，圖10A是沿著圖10B中的線A1-A2的截面圖。藉由採用這種結構，利用閘極電極層201對包含絕緣氧化物的氧化物半導體層103及氧化物層106進行遮光。因此可以謀求電晶體的可靠性提高。注意，在圖10A及10B所示的電晶體中，除了閘極電極 層201之外，使用與圖1A及1B所示的電晶體相同的附圖標記示出對應於圖1A及1B所示的電晶體的部分。
另外，在圖1A和1B所示的反交錯結構的電晶體中，氧化物層106和源極電極層或汲極電極層105a、105b在氧化物層106的端部直接接觸，本實施例模式所示的電晶體不侷限於此。如圖11A和11B所示那樣，也可以採用如下結構，即：對於包含絕緣氧化物的氧化物半導體層103，氧化物層106的面積小，並且在包含絕緣氧化物的氧化物半導體層103的端部下形成有空洞210。空洞210以由氧化物層106、包含絕緣氧化物的氧化物半導體層103、源極電極層或汲極電極層105a(或105b)、閘極絕緣層102圍繞的方式形成。注意，如圖11B所示，在氧化物層106上不設置主動電極層或汲極電極層105a、105b的部分中，代替源極電極層或汲極電極層105a、105b而電晶體的保護絕緣層形成空洞210。藉由利用包含絕緣氧化物的氧化物半導體層103的對於濕蝕刻的蝕刻速度低於氧化物層106的對於濕蝕刻的蝕刻速度，而可以容易形成該空洞210。藉由採用這種結構，氧化物層106和源極電極層或汲極電極層105a、105b不直接接觸，由此可以減少從源極電極層或汲極電極層105a、105b直接流到氧化物層106的端部的截止電流。因此，可以實現電晶體的可靠性的提高。注意，圖11A和11B所示的電晶體的結構除了在包含絕緣氧化物的氧化物半導體層103的端部下形成有空洞210之外，與圖1A和1B 所示的電晶體的結構相同，並且使用與圖1A和1B所示的電晶體相同的標記。
另外，如圖12A和12B所示，也可以採用氧化物層226的端部由包含絕緣氧化物的氧化物半導體層223覆蓋的結構。注意，圖12A是沿著圖12B中的線A1-A2的截面圖。藉由採用這種結構，氧化物層226和源極電極層或汲極電極層105a、105b不直接接觸，由此可以減少從源極電極層或汲極電極層105a、105b直接流到氧化物層226的端部的截止電流。因此，可以實現電晶體的可靠性的提高。注意，圖12A和12B所示的電晶體的結構除了氧化物層226的端部由包含絕緣氧化物的氧化物半導體層223覆蓋之外，與圖1A和1B所示的電晶體的結構相同，並且使用與圖1A和1B所示的電晶體相同的標記。
藉由採用上述結構，可以提供使用不包含In、Ga等的稀有金屬而包含Zn的氧化物層的電晶體。此外，在使用包含Zn的氧化物層的電晶體中，藉由在氧化物層上層疊包含絕緣氧化物的氧化物半導體層並以氧化物層和源極電極層或汲極電極層隔著包含絕緣氧化物的氧化物半導體層重疊的方式形成電晶體，可以減少該電晶體的臨界值電壓的不均勻而使電特性穩定。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。另外，可以本實施例模式所示的結構可以適當地彼此組合而使用。
[實施例模式2]
在本實施例模式中，使用圖2A至圖9B2說明包括實施例模式1所示的電晶體的顯示裝置的製造製程。圖2A至圖3C是截面圖，圖4至圖8是平面圖，並且圖4至圖8所示的線A1-A2及線B1-B2對應於圖2A至圖3C的截面圖中的線A1-A2、線B1-B2。
首先準備基板100。作為基板100，除了可以使用藉由熔化方法或浮法(float method)製造的無鹼玻璃基板如鋇硼矽酸鹽玻璃、鋁硼矽酸鹽玻璃、或鋁矽酸鹽玻璃等、及陶瓷基板之外，還可以使用具有可承受本製造製程的處理溫度的耐熱性的塑膠基板等。此外，還可以使用在不銹鋼合金等金屬基板的表面上設置有絕緣膜的基板。作為基板100的尺寸可以採用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
另外，還可以在基板100上形成絕緣膜作為基底膜。基底膜利用CVD法或濺射法等且由氧化矽膜、氮化矽膜、氧氮化矽膜、或氮氧化矽膜的單層或疊層來形成即可。在作為基板100使用如玻璃基板等的含有可動離子的基板的情況下，藉由作為基底膜使用氮化矽膜、氮氧化矽膜等的含有氮的膜，可以防止可動離子進入到氧化物半導 體層。
接著，藉由濺射法或真空蒸鍍法在基板100的整個面上形成用來形成包括閘極電極層101的閘極佈線、電容佈線108以及第一端子121的導電膜。接著，進行光微影製程，形成抗蝕劑光罩，藉由蝕刻去除不需要的部分來形成佈線及電極(包括閘極電極層101的閘極佈線、電容佈線108以及第一端子121)。此時，較佳的進行蝕刻來至少將閘極電極層101的端部形成為錐形形狀，以便防止斷開。圖2A示出這個步驟的截面圖。另外，圖4相當於這個步驟的平面圖。
包括閘極電極層101的閘極佈線、電容佈線108、端子部的第一端子121可以使用實施例模式1所示的導電材料的單層或疊層形成。
在此，也可以採用如下方式形成閘極電極層101，即：閘極電極層101的通道方向的寬度比後面的製程中所製造的包含絕緣氧化物的氧化物半導體層103及氧化物層106的通道方向的寬度寬。藉由如此形成閘極電極層101，可以形成如圖10A和10B所示那樣的電晶體。在如圖10A和10B所示的電晶體中，可以使用閘極電極層201對包含絕緣氧化物的氧化物半導體層103及氧化物層106進行遮光。
接著，在閘極電極層101的整個面上形成閘極絕緣層102。藉由CVD法或濺射法等形成閘極絕緣層102，將其厚度設定為50nm至400nm。
閘極絕緣層102也可以使用氧化矽膜、氧氮化矽膜、氮氧化矽膜、氮化矽膜、氧化鋁膜、氧化鉭膜等的絕緣膜來形成由這些材料構成的單層或疊層結構。
此外，作為閘極絕緣層102，也可以採用使用有機矽烷氣體的CVD法形成氧化矽層。作為有機矽烷氣體，可以使用含矽化合物諸如正矽酸乙酯(TEOS：化學式Si(OC2H5)4)、四甲基矽烷(TMS：化學式Si(CH3)4)、四甲基環四矽氧烷(TMCTS)、八甲基環四矽氧烷(OMCTS)、六甲基二矽氮烷(HMDS)、三乙氧基矽烷(SiH(OC2H5)3)、三(二甲氨基)矽烷(SiH(N(CH3)2)3)等。
此外，作為閘極絕緣層102，也可以使用鋁、釔或鉿的氧化物、氮化物、氧氮化物、氮氧化物中的其中之一者或者包含至少其中兩種以上的化合物的化合物。
在本實施例模式中，對高密度電漿裝置的處理室引入用作材料氣體的甲矽烷氣體(SiH4)、一氧化二氮(N2O)和稀有氣體，在10Pa至30Pa的壓力下產生高密度電漿來在閘極電極層101上形成厚度為100nm的氧氮化矽膜的閘極絕緣層102。在本實施例模式中，高密度電漿裝置是指實現1×1011/cm3以上的電漿密度的裝置。例如，施加3kW至6kW的微波電力來產生電漿而形成閘極絕緣層102。當形成閘極絕緣層102時，將引入到處理室的甲矽烷氣體(SiH4)和一氧化二氮(N2O)的流量比設定為1：10至1：200的範圍內。此外，作為引入到處理 室的稀有氣體，可以使用氦、氬、氪、氙等。尤其，較佳的使用廉價的氬。
另外，因為使用高密度電漿裝置可得到的閘極絕緣層102可以實現一定的厚度的膜的形成，所以具有優越的臺階覆蓋性。另外，使用高密度電漿裝置可得到的絕緣膜可以細緻地控制薄膜的厚度。
使用高密度電漿裝置可得到的絕緣膜與使用現有的平行板PCVD裝置可得到的絕緣膜大為不同，且在使用相同的蝕刻劑對蝕刻速度進行比較時，比使用現有的平行板PCVD裝置可得到的絕緣膜的蝕刻速度慢10%以上或20%以上，從而高密度電漿裝置可得到的絕緣膜可以說是緻密的膜。
注意，在本發明說明中，氧氮化物是指在其組成中氧原子數多於氮原子的物質，而氮氧化物是指在其組成中氮原子數多於氧原子的物質。
注意，在形成用來形成氧化物層106的氧化物膜113之前，較佳的藉由進行在設置有基板100的處理室內引入氬氣體來產生電漿的反濺射，去除附著於閘極絕緣層表面的在成膜時產生的粉狀物質(也稱為微粒、塵屑)。另外，藉由進行反濺射，可以提高閘極絕緣層102表面的平坦性。反濺射是指一種方法，其中不對靶材一側施加電壓，而在氬氣氛下使用RF電源對基板一側施加電壓並在基板上產生電漿來對表面進行改性。另外，也可以使用氮、氦等代替氬氣氛。另外，也可以在對氬氣氛中加入 氧、N2O等的氣氛下進行。另外，也可以對氬氣氛中加入Cl2、CF4等的氣氛下進行。在反濺射處理之後，藉由不暴露於大氣地形成氧化物膜113，可以防止在閘極絕緣層102和氧化物層106的介面上附著塵埃或水分。
接著，在氬等稀有氣體和氧氣體的氣氛下藉由濺射法在閘極絕緣層102上形成用來形成氧化物層106的氧化物膜113。此時，藉由將氬等稀有氣體的流量的比率高於氧氣體的流量的比率而形成，或者不使用氧氣體而只在氬等稀有氣體的氣氛下形成，來可以提高氧化物層106的電導率。作為氧化物膜113可以使用Zn-O類或Sn-Zn-O類的氧化物半導體。此外，藉由使用脈衝直流(DC)電源，可以減少當成膜時產生的粉狀物質，厚度分佈也變為均勻，所以這是較佳的。另外，氧化物膜113的厚度設定為10nm至300nm，較佳的為20nm至100nm。
接著，在氬等稀有氣體和氧氣體的氣氛下藉由濺射法不暴露於大氣地在氧化物膜113上形成用來形成包含絕緣氧化物的氧化物半導體層103的包含絕緣氧化物的氧化物半導體膜114。在此，作為絕緣氧化物較佳為氧化矽。此時，藉由增大氧氣體的流量的比率而成膜，可以減少包含絕緣氧化物的氧化物半導體層103的電導率。作為包含絕緣氧化物的氧化物半導體膜114可以使用Zn-O類或Sn-Zn-O類的氧化物半導體。當形成包含絕緣氧化物的氧化物半導體膜114時，較佳的使用包含2.5wt%以上且20wt%以下的靶材，並且特別佳的使用包含7.5wt%以上且 12.5wt%以下的SiO2的靶材。此外，藉由使用脈衝直流(DC)電源，可以減少當成膜時產生的粉狀物質，厚度分佈也變為均勻，所以這是較佳的。另外，包含絕緣氧化物的氧化物半導體膜114的厚度設定為10nm至300nm，較佳的為20nm至100nm。圖2B示出這個步驟的截面圖。
藉由使包含絕緣氧化物的氧化物半導體膜114包含如氧化矽的絕緣氧化物，可以容易使包含絕緣氧化物的氧化物半導體膜114非晶化。另外，在對氧化物半導體膜進行熱處理的情況下，可以抑制氧化物半導體的晶化。
當形成包含絕緣氧化物的氧化物半導體膜114時，既可以使用與之前進行了反濺射的處理室同一處理室，又可以使用與之前進行了反濺射的處理室不同的處理室。
在濺射法中，有作為濺射電源使用高頻電源的RF濺射法、使用直流電流的DC濺射法，還有以脈衝方法施加偏壓的脈衝DC濺射法等。RF濺射法主要用於絕緣膜的形成，而DC濺射法主要用於金屬膜的形成。
此外，還有可以設置多個材料不同的靶材的多元濺射裝置。多元濺射裝置既可以在同一處理室中層疊形成不同材料的膜，又可以在同一處理室中同時對多種材料進行放電而進行成膜。
此外，有利用如下濺射法的濺射裝置：在處理室內具備磁石機構的磁控管濺射法；不使用輝光放電而利用使用微波來產生的電漿的ECR濺射法。
此外，作為使用濺射法的成膜方法，還有在成膜時使靶材物質和濺射氣體成分發生化學反應而形成它們的化合物薄膜的反應濺射法，以及在成膜時對基板也施加電壓的偏壓濺射法。
接著，進行光微影製程形成抗蝕劑光罩，而對氧化物膜113及包含絕緣氧化物的氧化物半導體膜114進行蝕刻。可以將檸檬酸或草酸等的有機酸用作蝕刻劑進行蝕刻。在此藉由使用ITO-07N(日本關東化學株式會社製造)的濕蝕刻去除不需要的部分來使氧化物膜113及包含絕緣氧化物的氧化物半導體膜114成為島狀，而形成氧化物層106及包含絕緣氧化物的氧化物半導體層111。藉由將氧化物層106及包含絕緣氧化物的氧化物半導體層111的端部蝕刻為錐形，可以防止因臺階形狀導致的佈線的斷裂。
在此，包含如氧化矽的絕緣氧化物的氧化物半導體膜114的對於濕蝕刻的蝕刻速度低於氧化物膜113的對於濕蝕刻的蝕刻速度。當層疊氧化物膜113和包含絕緣氧化物的氧化物半導體膜114並進行濕蝕刻時，與包含絕緣氧化物的氧化物半導體膜114相比，氧化物膜113進行的側面蝕刻的程度大。因此，如圖11A和11B所示，與包含絕緣氧化物的氧化物半導體層111的端部相比，氧化物層106的端部成為縮退的形狀，在包含絕緣氧化物的氧化物半導體層111的端部下形成空洞210。由此，在後面的製程中，當形成源極電極層及汲極電極層105a、105b時， 可以不使該源極電極層及汲極電極層105a、105b和氧化物層106的端部接觸，可以防止在該源極電極層及汲極電極層105a、105b和氧化物層106的端部之間流過直接電流。
另外，在本實施例模式中，在層疊形成氧化物膜113和包含絕緣氧化物的氧化物半導體膜114之後，藉由光微影製程形成氧化物層106和包含絕緣氧化物的氧化物半導體層111，但是本實施例模式不侷限於此。也可以形成氧化物膜113，藉由光微影形成氧化物層106，然後形成包含絕緣氧化物的氧化物半導體膜114，藉由光微影形成包含絕緣氧化物的氧化物半導體層111。此時如圖12A和12B所示那樣採用由包含絕緣氧化物的氧化物半導體層103(包含絕緣氧化物的氧化物半導體層223)覆蓋氧化物層106(氧化物層226)的結構。由此，在後面的製程中，當形成源極電極層及汲極電極層105a、105b時，可以不使該源極電極層及汲極電極層105a、105b和氧化物層226的端部接觸，可以防止在該源極電極層及汲極電極層105a、105b和氧化物層226的端部之間流過直接電流。
此外，在此的蝕刻不侷限於濕蝕刻，而也可以利用乾蝕刻。作為用於乾蝕刻的蝕刻裝置，可以使用如下裝置：利用反應性離子蝕刻法(Reactive Ion Etching：RIE法)的蝕刻裝置；利用ECR(Electron Cyclotron Resonance：電子迴旋加速器諧振)或ICP(Inductively Coupled Plasma：感應耦合電漿)等的高密度電漿源的乾蝕刻裝置。另外，作為與ICP蝕刻裝置相比容易獲得在較大面積上的均勻放電的乾蝕刻裝置，有ECCP(Enhanced Capacitively Coupled Plasma：增大電容耦合電漿)模式的蝕刻裝置，在該ECCP模式的蝕刻裝置中，上部電極接地，下部電極連接到13.56MHz的高頻電源，並且下部電極還連接到3.2MHz的低頻電源。藉由採用該ECCP模式的蝕刻裝置，即使在作為基板例如使用其尺寸為一邊超過3m的第10代基板的情況下也可以對其進行處理。
接著，進行光微影製程形成抗蝕劑光罩，並且藉由蝕刻去除閘極絕緣層102的不需要的部分且形成到達與閘極電極層101相同材料的佈線或電極層的接觸孔。為與後面形成的導電膜直接連接而設置該接觸孔。例如，當在驅動電路部中，在如下情況下形成接觸孔，即：形成閘極電極層和源極電極層或閘極電極層和汲極電極層直接接觸的電晶體或與端子部的閘極佈線電連接的端子。圖2C示出這個步驟的截面圖。另外，這個步驟的平面圖相當於圖5。
接著，藉由濺射法或真空蒸鍍法在包含絕緣氧化物的氧化物半導體層111及閘極絕緣層102上形成由金屬材料構成的導電膜112。圖2D示出這個步驟的截面圖。
可以使用實施例模式1所示的導電材料且以單層或疊層來形成導電膜112。例如導電膜112也可以採用如下結構，即：第一導電層及第三導電層由作為耐熱性導電材料的鈦構成，並且第二導電層由包含釹的鋁合金構成。藉由 導電膜112採用這種結構，可以活用鋁的低電阻性且減少小丘的發生。
接著，進行光微影製程形成抗蝕劑光罩131，藉由蝕刻去除不需要的部分來形成源極電極層或汲極電極層105a、105b、包含絕緣氧化物的氧化物半導體層103及連接電極120。作為此時的蝕刻方法使用濕蝕刻或乾蝕刻。例如，在作為導電膜112，將鈦用於第一導電層及第三導電層，並將包含釹的鋁合金用於第二導電層的情況下，可以將過氧化氫溶液、加熱鹽酸或包含氟化氨的硝酸水溶液用作蝕刻劑來進行濕蝕刻。例如，可以藉由使用KSMF-240(日本關東化學株式會社製造)，一次性地對由第一導電層至第三導電層構成的導電膜112進行蝕刻。在該蝕刻製程中，包含絕緣氧化物的氧化物半導體層111的露出區域的一部分也被蝕刻，而形成包含絕緣氧化物的氧化物半導體層103，該包含絕緣氧化物的氧化物半導體層103具有在源極電極層或汲極電極層105a、105b之間其厚度薄於與源極電極層或汲極電極層105a、105b重疊的區域的厚度的區域。因此，包含絕緣氧化物的氧化物半導體層103及氧化物層106的通道形成區與包含絕緣氧化物的氧化物半導體層103的厚度薄的區域彼此重疊。
在作為導電膜112，將鈦用於第一導電層及第三導電層，並將包含釹的鋁合金用於第二導電層的情況下，可以將過氧化氫溶液、加熱鹽酸或包含氟化氨的硝酸水溶液用作蝕刻劑來一次性地進行導電膜112及包含絕緣氧化物的 氧化物半導體層111的蝕刻，所以可以使源極電極層或汲極電極層105a、105b及包含絕緣氧化物的氧化物半導體層103的端部一致而成為連續結構。此外，由於使用濕蝕刻而各向同性地進行蝕刻且源極電極層或汲極電極層105a、105b的端部比抗蝕劑光罩131更縮退。藉由上述製程，可以製造以包含絕緣氧化物的氧化物半導體層103及氧化物層106為通道形成區的電晶體170。圖3A示出這個步驟的截面圖。另外，這個步驟的平面圖相當於圖6。
另外，在該光微影製程中，在端子部中殘留與源極電極層或汲極電極層105a、105b相同材料的第二端子122。注意，第二端子122電連接到源極佈線(包括源極電極層或汲極電極層105a、105的源極佈線)。
另外，在端子部中，連接電極120藉由形成在閘極絕緣膜中的接觸孔直接連接到端子部的第一端子121。注意，雖然在此未圖示，但是經過與上述的製程相同的製程，而可以使驅動電路的電晶體的源極佈線或汲極佈線直接連接到閘極電極。
在上述光微影製程中，需要在將導電膜112蝕刻為島狀的製程和在形成源極電極層及汲極電極層105a、105b的製程中使用兩個光罩。但是，在使用由多級灰度(高級灰度)光罩形成的具有多種(代表為兩種)厚度的區域的抗蝕劑光罩的情況下，可以縮減抗蝕劑光罩數量，所以可以實現製程簡化和低成本化。使用圖33A至33C說明利 用多級灰度光罩的光微影製程。
首先，根據圖2B的狀態藉由上述方法在包含絕緣氧化物的氧化物半導體膜114上形成導電膜112，藉由使用透過的光具有多種強度的多級灰度(高級灰度)光罩的曝光，如圖33A所示的具有多種厚度不同的區域的抗蝕劑光罩132形成在導電膜112上。抗蝕劑光罩132在重疊於閘極電極層101的一部分的區域中具有厚度薄的區域。接著，使用抗蝕劑光罩132，對導電膜112、氧化物膜113及包含絕緣氧化物的氧化物半導體膜114進行蝕刻來將其形成為島狀，而形成導電層115、包含絕緣氧化物的氧化物半導體層111、氧化物層106及第二端子124。圖33A相當於這個步驟的截面圖。
然後，對抗蝕劑光罩132進行灰化，形成抗蝕劑光罩131。如圖33B所示，抗蝕劑光罩131由於灰化其面積縮小，並且其厚度減薄，而厚度薄的區域的抗蝕劑被去除。
最後，使用抗蝕劑光罩131，對導電層115及第二端子124進行蝕刻，而形成源極電極層或汲極電極層105a、105b、包含絕緣氧化物的氧化物半導體層103及第二端子122。另外，由於抗蝕劑光罩132縮小，源極電極層或汲極電極層105a、105b、包含絕緣氧化物的氧化物半導體層103、氧化物層106及第二端子122的端部也被蝕刻。圖33C相當於這個步驟的截面圖。注意，至於第一端子121，在後面的製程中形成保護絕緣層107之後，對閘極絕緣層102及保護絕緣層107進行蝕刻形成接觸孔， 並且形成透明導電膜且與FPC連接。如上所述，可以利用多級灰度光罩製造電晶體170。
接著，在去除抗蝕劑光罩131之後，較佳的以200℃至600℃，典型的是以250℃至500℃進行熱處理(還包括光退火)。在此，在爐中，在大氣氣氛下以350℃進行一個小時的熱處理。藉由該熱處理，進行包含絕緣氧化物的氧化物半導體層103及氧化物層106的原子級的重新排列。另外，包含絕緣氧化物的氧化物半導體層103因為包含如氧化矽的絕緣氧化物，所以可以避免由於藉由該熱處理的晶化，而可以維持非晶結構。此外，當將氧化物層106形成為非晶結構或包含晶粒的結構時，藉由在該熱處理中使氧化物層106多晶化，可以提高電晶體的導電率。另外，進行熱處理的時序只要在形成包含絕緣氧化物的氧化物半導體層103之後，就沒有特別的限制，例如也可以在形成像素電極之後進行。
再者，也可以對露出的包含絕緣氧化物的氧化物半導體層103的通道形成區進行氧自由基處理。藉由進行氧自由基處理，可以使電晶體成為常截止狀態(normally-off)。另外，藉由進行自由基處理，可以恢復由於包含絕緣氧化物的氧化物半導體層103的蝕刻導致的損傷。自由基處理較佳的在O2、N2O氣氛下，較佳的在N2、He、Ar中的任一種包含氧的氣氛下進行。另外，還可以在對上述氣氛添加Cl2、CF4的氣氛下進行自由基處理。注意，自由基處理較佳的不加偏壓地進行。
接著，形成覆蓋電晶體170的保護絕緣層107及樹脂層133。首先，形成保護絕緣層107。作為保護絕緣層107，可以使用利用PCVD法或濺射法等而得到的氮化矽膜、氧化矽膜、氧氮化矽膜、氧化鋁膜、氧化鉭膜等。特別是，較佳的使用高密度電漿裝置形成氮化矽膜。藉由使用高密度電漿裝置，與使用PCVD法時相比，可以將保護絕緣層107形成得緻密。藉由形成這種保護絕緣層107，可以防止水分、氫離子、OH-等侵入到包含絕緣氧化物層103及氧化物層106中。
接著，進行光微影製程，形成抗蝕劑光罩，並藉由對保護絕緣層107的蝕刻來形成到達源極電極層或汲極電極層105b的接觸孔125。此外，藉由在此的蝕刻，形成到達第二端子122的接觸孔127、到達連接電極120的接觸孔126。
接著，在顯示裝置的像素部中，在保護絕緣層107上形成樹脂層133。使用感光性或非感光性的光有機材料諸如聚醯亞胺、丙烯酸樹脂、聚醯胺、聚醯胺-亞胺、抗蝕劑或苯並環丁烯或者它們的疊層以0.5μm至3μm左右的範圍內的厚度形成樹脂層133。當藉由塗敷法形成感光性的聚醯亞胺時可以縮減製程數，所以是較佳的。進行曝光、顯影、焙燒來在顯示裝置的像素部形成樹脂層133，但是，此時在與接觸孔125及電容佈線108重疊的部分不形成樹脂層133。這是因為如下緣故：藉由形成樹脂層133，可以防止水分、氫等侵入到包含絕緣氧化物的氧化 物半導體層103及氧化物層106。此外，藉由形成樹脂層133，可以將設置在樹脂層133上的像素電極形成為平坦。
接著，形成透明導電膜。作為透明導電膜的材料，藉由濺射法或真空蒸鍍法等形成氧化銦(In2O3)、氧化銦氧化錫合金(In2O3-SnO2、縮寫為ITO)等。使用鹽酸之類的溶液對這些材料進行蝕刻處理。然而，由於對ITO的蝕刻特別容易產生殘渣，因此也可以使用氧化銦氧化鋅合金(In2O3-ZnO)，以便改善蝕刻加工性。
接著，進行光微影製程，形成抗蝕劑光罩，並藉由蝕刻去除不需要的部分，來形成像素電極層110。
此外，在該光微影製程中，以電容部中的閘極絕緣層102及保護絕緣層107為電介質並使用電容佈線108和像素電極層110形成儲存電容。
另外，在該光微影製程中，使用抗蝕劑光罩覆蓋連接電極120及第二端子122上並使形成在端子部的透明導電膜128、129殘留。透明導電膜128、129成為用於與FPC連接的電極。形成在與第一端子121直接連接的連接電極120上的透明導電膜128成為用作閘極佈線的輸入端子的用於連接的端子電極。形成在第二端子122上的透明導電膜129是用作源極佈線的輸入端子的用於連接的端子電極。
接著，去除抗蝕劑光罩。圖3B示出這個步驟的截面圖。另外，圖7相當於這個步驟的平面圖。
此外，在本實施例模式中，形成保護絕緣層107，並在其上形成樹脂層133。但是，本實施例模式不侷限於此。如圖3C所示，也可以在覆蓋電晶體170地形成樹脂層133之後，在樹脂層133上形成保護絕緣層107。藉由按該順序形成保護絕緣層107及樹脂層133，可以使用樹脂層133保護包含絕緣氧化物的氧化物半導體層103及氧化物層106以避免受到在形成保護絕緣層107時產生的電漿損壞。
此外，圖9A1和圖9A2分別示出圖3B及3C的閘極佈線端子部的截面圖及平面圖。圖9A1相當於沿著圖9A2中的線C1-C2的截面圖。在圖9A1中，形成在保護絕緣層154上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖9A1中，在端子部中，使用與閘極佈線相同的材料形成的第一端子151和使用與源極佈線相同的材料形成的連接電極153隔著閘極絕緣層152互相重疊，並互相直接接觸以實現導通。另外，連接電極153與透明導電膜155藉由設置在保護絕緣層154中的接觸孔直接接觸以實現導通。
另外，圖9B1及圖9B2分別示出源極佈線端子部的截面圖及平面圖。此外，圖9B1相當於沿著圖9B2中的線D1-D2的截面圖。在圖9B1中，形成在保護絕緣層154上的透明導電膜155是用作輸入端子的用於連接的端子電極。另外，在圖9B1中，在端子部中，使用與閘極佈線相同的材料形成的電極156隔著閘極絕緣層152重疊於第二 端子150的下方。電極156不與第二端子150電連接，藉由將電極156設定為與第二端子150不同的電位，例如浮動狀態、GND、0V等，可以形成用於對雜波的措施的電容或用於對靜電的措施的電容。此外，第二端子150隔著保護絕緣層154與透明導電膜155電連接。
根據像素密度設置多個閘極佈線、源極佈線及電容佈線。此外，在端子部中，排列地配置多個具有與閘極佈線相同的電位的第一端子、多個具有與源極佈線相同的電位的第二端子、多個具有與電容佈線相同的電位的第三端子等。各端子的數量可以是任意的，實施者適當地決定各端子的數量，即可。
像這樣，可以完成包括底閘型的n通道型電晶體的電晶體170的像素電晶體部、儲存電容。而且，藉由對應於每一個像素將該像素電晶體部、儲存電容配置為矩陣狀來構成像素部，可以將它用作用來製造主動矩陣型顯示裝置的一個基板。在本發明說明中，為方便起見將這種基板稱為主動矩陣基板。
當製造主動矩陣型液晶顯示裝置時，在主動矩陣基板和設置有對置電極的對置基板之間設置液晶層，以固定主動矩陣基板和對置基板。另外，在主動矩陣基板上設置與設置在對置基板上的對置電極電連接的共同電極，並且在端子部中設置與共同電極電連接的第四端子。該第四端子是用來將共同電極設定為固定電位，例如GND、0V等的端子。
此外，本實施例模式不侷限於圖7的像素結構。圖8示出與圖7不同的平面圖的例子。圖8示出一例，其中不設置電容佈線，並使像素電極隔著保護絕緣層及閘極絕緣層與相鄰的像素的閘極佈線重疊來形成儲存電容。在此情況下，可以省略電容佈線及與電容佈線連接的第三端子。另外，在圖8中，使用相同的附圖標記說明與圖7相同的部分。
在主動矩陣型液晶顯示裝置中，藉由驅動配置為矩陣狀的像素電極，在畫面上形成顯示圖案。詳細地說，藉由在被選擇的像素電極和對應於該像素電極的對置電極之間施加電壓，進行配置在像素電極和對置電極之間的液晶層的光學調制，該光學調制被觀察者識別為顯示圖案。
當液晶顯示裝置顯示動態圖像時，由於液晶分子本身的響應慢，所以有產生餘象或動態圖像的模糊的問題。有一種被稱為黑插入的驅動技術，在該驅動技術中為了改善液晶顯示裝置的動態圖像特性，在每隔一幀進行整個畫面的黑顯示。
此外，還有被稱為倍速驅動的驅動技術，其中藉由將垂直同步頻率設定為經常的垂直同步頻率1.5倍以上，較佳的設定為2倍以上來以改善回應速度並對各幀中的被分割的多個場的每一個選擇寫入的灰度。
另外，還有如下驅動技術：為了改善液晶顯示裝置的動態圖像特性，而作為背光燈使用多個LED(發光二極體)光源或多個EL光源等構成面光源，並使構成面光源 的各光源獨立地在一個幀期間內進行間歇發光驅動。作為面光源，可以使用三種以上的LED或白色發光的LED。由於可以獨立地控制多個LED，因此也可以按照液晶層的光學調製的切換時序使LED的發光時序同步。因為在這種驅動技術中可以部分地關斷LED，所以尤其是在進行一個畫面中的黑色顯示區所占的比率高的圖像顯示的情況下，可以得到耗電量的減少效果。
藉由組合這些驅動技術，可以比現有的液晶顯示裝置進一步改善液晶顯示裝置的動態圖像特性等的顯示特性。
由於根據本實施例模式而得到的n通道型電晶體將氧化物半導體層用於通道形成區並具有良好的動態特性，因此可以組合這些驅動技術。
此外，在製造發光顯示裝置的情況下，因為將有機發光元件的一者電極(也稱為陰極)設定為低電源電位，例如GND、0V等，所以在端子部中設置用來將陰極設定為低電源電位，例如GND、0V等的第四端子。此外，在製造發光顯示裝置的情況下，除了源極佈線及閘極佈線之外還設置電源供給線。由此，在端子部中設置與電源供給線電連接的第五端子。
藉由上述製程，可以提供不包含In、Ga等的稀有金屬而包含Zn的氧化物層的電晶體。此外，在包含Zn的氧化物層的電晶體中，在氧化物層上層疊包含絕緣氧化物的氧化物半導體層，且以氧化物層和源極電極層或汲極電極層隔著包含絕緣氧化物的氧化物半導體層重疊的方式形成 電晶體，可以減少該電晶體的臨界值電壓的不均勻，而可以使電特性穩定。另外，也可以減少截止電流。
藉由將該電晶體用於顯示裝置的像素部及驅動電路部，可以提供電特性高且可靠性優異的顯示裝置。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式3]
在本實施例模式中，參照圖31A和31B說明與實施例模式1所示的電晶體不同形狀的電晶體。
圖31A和31B示出本實施例模式的底閘結構的電晶體。在圖31A和31B所示的電晶體中，在基板100上設置有閘極電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上設置有氧化物層106，在氧化物層106上設置有包含絕緣氧化物的氧化物半導體層103，在包含絕緣氧化物的氧化物半導體層103上設置有緩衝層301a、301b，在緩衝層301a、301b上設置主動電極層105a、105b。另外，氧化物層106及包含絕緣氧化物的氧化物半導體層103包含鋅(Zn)。也就是說，圖31A和31B所示的電晶體是：在實施例模式1中的圖1A和1B示出的電晶體的包含絕緣氧化物的氧化物半導體層103和源極電極層或汲極電極層105a、105b之間設置有緩衝層301a、301b的電晶體。
作為用作源區或汲區的緩衝層301a、301b，與氧化 物層106同樣，較佳的使用由Zn-O類或Sn-Zn-O類的氧化物半導體構成的非單晶膜而形成。此外，也可以使用由Zn-O類或Sn-Zn-O類的包含氮的氧化物半導體構成的非單晶膜。緩衝層301a、301b具有n型導電型，並將其電導率設定得高於包含絕緣氧化物的氧化物半導體層103的電導率。在此，緩衝層301a、301b也可以採用非晶結構、多晶結構、單晶結構或包括晶粒(奈米晶體)的結構中的任一種。晶粒(奈米晶體)的直徑為1nm至10nm，典型的為2nm至4nm左右。
在氬等稀有氣體和氧氣體的氣氛下藉由濺射法形成用於緩衝層301a、301b的氧化物半導體膜。此時，使氬等稀有氣體的流量的比率大於氧氣體的流量的比率地形成。或者不使用氧氣體而只在氬等稀有氣體的氣氛下形成，來可以提高緩衝層301a、301b的電導率。或者，也可以藉由使用氮氣體代替氧氣體，提高緩衝層301a、301b的導電率。
用於緩衝層301a、301b的氧化物半導體膜的厚度為5nm至20nm。當然，在膜中包含晶粒的情況下，所包含的晶粒的尺寸不超過其厚度。
如上所述，藉由設置緩衝層301a、301b，可以在氧化物層106和源極電極層或汲極電極層105a、105b之間，可以使其熱穩定性比肖特基結的熱穩定性高，並且可以使電晶體的工作特性穩定。另外，因為導電性優異，所以即使汲極電壓高也可以保持良好的遷移率。
注意，關於本實施例模式的電晶體的緩衝層301a、301b之外的結構和材料參照實施例模式1。
本實施例模式的電晶體的製造製程與實施例模式2所示的電晶體的製造製程大致相同。首先，藉由實施例模式2所示的方法形成用來形成包含絕緣氧化物的氧化物半導體層103的氧化物半導體膜，連續地藉由上述方法濺射形成用來形成緩衝層301a、301b的氧化物半導體膜。接著，藉由光微影製程，與包含絕緣氧化物的氧化物半導體層111及氧化物層106同樣，將用來形成緩衝層301a、301b的氧化物半導體膜蝕刻為島狀，來形成氧化物半導體膜302(參照圖32A)。接著，藉由實施例模式2所示的方法進行直到導電膜112的成膜(參照圖32B)。接著，藉由光微影製程與源極電極層或汲極電極層105a、105b、包含絕緣氧化物的氧化物半導體層103同樣，蝕刻氧化物半導體膜302來形成緩衝層301a、301b(參照圖32C)。以後的製程與實施例模式2同樣。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式4]
在本實施例模式中，參照圖35A至35C說明與實施例模式1至實施例模式3所示的電晶體不同的形狀的電晶體。
在圖35A所示的電晶體中，在基板100上設置有閘極 電極層101，在閘極電極層101上設置有閘極絕緣層102，在閘極絕緣層102上設置有氧化物層316，在氧化物層316上設置有緩衝層301a、301b，在緩衝層301a、301b上設置主動電極層或汲極電極層105a、105b，並且在源極電極層或汲極電極層105a、105b以及氧化物層316上設置有包含絕緣氧化物的氧化物半導體層313。
另外，氧化物層316包含鋅(Zn)，並與實施例模式1所示的氧化物層106同樣。此外，包含絕緣氧化物的氧化物半導體層313是一種氧化物半導體層，其中包含以SiO2為典型的絕緣氧化物和鋅(Zn)且其導電率比氧化物層106的導電率低，並且與實施例模式1所示的包含絕緣氧化物的氧化物半導體層103同樣。另外，基板100、閘極電極層101、閘極絕緣層102、緩衝層301a、301b、源極電極層及汲極電極層105a、105b分別與在實施例模式1至實施例模式3中使用的同樣。
包含絕緣氧化物的氧化物半導體層313在氧化物層316的周邊部以及在源極電極層或汲極電極層105a和105b之間的部分與氧化物層316接觸。氧化物層316在源極電極層或汲極電極層105a和105b之間具有其厚度比與源極電極層或汲極電極層105a、105b重疊的區域的厚度薄的區域，並且在周邊部以及在源極電極層或汲極電極層105a和105b之間的部分與包含絕緣氧化物的氧化物半導體層313接觸。此外，較佳的採用包含絕緣氧化物的氧化物半導體層313和氧化物層316的端部一致的連續結 構。
藉由採用上述結構，可以將儲存在不與氧化物層316的背通道一側的源極電極層或汲極電極層105a、105b重疊的部分中的電荷釋放到減少導電率的包含絕緣氧化物的氧化物半導體層313。此外，可以防止電荷侵入到氧化物層316的背通道一側。
再者，如圖35B所示，藉由在電晶體上設置保護絕緣層107並覆蓋保護絕緣層107地設置樹脂層133，可以防止水分、氫或OH-侵入到氧化物層316而儲存電荷。另外，像素電極層110在包含絕緣氧化物的氧化物半導體層313、保護絕緣層107及樹脂層133形成接觸孔來實現與源極電極層或汲極電極層105a、105b的接觸。
此外，如圖35C所示，也可以在電晶體上設置樹脂層133並覆蓋樹脂層133地設置保護絕緣層107。由此，可以防止水分、氫或OH-侵入到氧化物層316而儲存電荷。另外，可以利用樹脂層133保護包含絕緣氧化物的氧化物半導體層313及氧化物層316以避免受到在形成保護絕緣層107時產生的電漿損壞。另外，像素電極層110在包含絕緣氧化物的氧化物半導體層313、樹脂層133及保護絕緣層107形成接觸孔來實現與源極電極層或汲極電極層105a、105b的接觸。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當的組合而使用。
[實施例模式5]
在本實施例模式中，參照圖13A至13C說明使用兩個實施例模式1所示的底閘型電晶體的反相器電路。
使用反相器電路、電容、電阻等構成用來驅動像素部的驅動電路。在組合兩個n通道型TFT形成反相器電路的情況下，有組合增強型電晶體和空乏型電晶體形成反相器電路的情況(以下稱為EDMOS電路)以及使用兩個增強型TFT形成反相器電路的情況(以下稱為EEMOS電路)。注意，在n通道型TFT的臨界值電壓是正的情況下，定義為增強型電晶體，而在n通道型TFT的臨界值電壓是負的情況下，定義為空乏型電晶體。在本發明說明中按照該定義進行描述。
將像素部和驅動電路形成在同一基板上，並且在像素部中，使用配置為矩陣狀的增強型電晶體切換對像素電極的電壓施加的導通截止。該配置於像素部中的增強型電晶體使用氧化物半導體。
圖13A表示驅動電路的反相器電路的截面結構。注意，在圖13A中，作為第一電晶體430a及第二電晶體430b使用圖1A和1B所示的結構的反交錯型薄膜電晶體。但是，本實施例模式所示的可以用於反相器電路的電晶體不侷限於該結構。
在圖13A所示的第一電晶體430a中，在基板400上設置有第一閘極電極層401a，在第一閘極電極層401a上設置有閘極絕緣層402，在閘極絕緣層402上設置有第一 氧化物層406a，在第一氧化物層406a上設置有第一包含絕緣氧化物的氧化物半導體層403a，在第一包含絕緣氧化物的氧化物半導體層403a上設置有第一佈線405a及第二佈線405b。與此同樣，在第二電晶體430b中，在基板400上設置有第二閘極電極層401b，在第二閘極電極層401b上設置有閘極絕緣層402，在閘極絕緣層402上設置有第二氧化物層406b，在第二氧化物層406b上設置有第二包含絕緣氧化物的氧化物半導體層403b，在第二包含絕緣氧化物的氧化物半導體層403b上設置有第二佈線405b及第三佈線405c。在此，第二佈線405b藉由形成在閘極絕緣層402中的接觸孔414直接連接到第二閘極電極層401b。注意，每個部分的結構和材料參照上述電晶體。
第一佈線405a是接地電位的電源線(接地電源線)。該接地電位的電源線也可以是被施加負電壓VDL的電源線(負電源線)。第三佈線405c是被施加正電壓VDD的電源線(正電源線)。
如圖13A所示那樣，電連接到第一包含絕緣氧化物的氧化物半導體層403a和第二包含絕緣氧化物的氧化物半導體層403b的雙方的第二佈線405b藉由形成在閘極絕緣層402的接觸孔414與第二電晶體430b的第二閘極電極層401b直接連接。藉由直接連接，可以獲得良好的接觸並減少接觸電阻。與隔著其他導電膜，例如透明導電膜連接第二閘極電極層401b和第二佈線405b的情況相比，可 以實現接觸孔數的減少、藉由接觸孔數的減少的驅動電路等的佔有面積的縮小。
此外，圖13C示出驅動電路的反相器電路的平面圖。在圖13C中，沿著虛線Z1-Z2截斷的截面相當於圖13A。
另外，圖13B示出EDMOS電路的等效電路。圖13A及圖13C所示的電路連接相當於圖13B，並且它是第一電晶體430a是增強型n通道型電晶體，而第二電晶體430b是空乏型n通道型電晶體的例子。
作為在同一基板上製造增強型n通道型電晶體和空乏型n通道型電晶體的方法，例如使用不同的材料及不同的成膜條件製造第一包含絕緣氧化物的氧化物半導體層403a和第一氧化物層406a、第二包含絕緣氧化物的氧化物半導體層403b及第二氧化物層406b。此外，也可以在氧化物半導體層的上下設置閘極電極控制臨界值，對閘極電極施加電壓以使得一者TFT成為常開啟狀態，並使得另一者TFT成為常截止狀態而構成EDMOS電路。
另外，不侷限於EDMOS電路，藉由作為第一電晶體430a及第二電晶體430b採用增強型n通道型電晶體，可以製造EEMOS電路。在此情況下，將第三佈線405c和第二閘極電極層401b連接，而代替第二佈線405b和第二閘極電極層401b連接。
在本實施例模式中使用的電晶體中，藉由在包含Zn的氧化物層上層疊包含絕緣氧化物的氧化物半導體層，氧化物層和源極電極層或汲極電極層隔著包含絕緣氧化物的 氧化物半導體層接觸的方式形成電晶體，可以減少該電晶體的臨界值電壓的不均勻，而可以使電特性穩定。因此，可以提高本實施例模式所示的反相器電路的電路特性。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式6]
在本實施例模式中，在半導體裝置的一例的顯示裝置中，以下說明在同一基板上至少製造驅動電路的一部分以及配置在像素部的電晶體的例子。
根據實施例模式2形成像素部的電晶體。此外，因為實施例模式1至實施例模式4所示的電晶體是n通道型TFT，所以將可以由n通道型TFT構成的驅動電路的一部分形成在與像素部的電晶體同一基板上。
圖14A示出本發明的一個實施例的半導體裝置的一例的主動矩陣型液晶顯示裝置的方塊圖的一例。圖14A所示的顯示裝置在基板5300上包括：具有多個具備顯示元件的像素的像素部5301；選擇各像素的掃描線驅動電路5302；以及控制對被選擇了的像素的視頻信號輸入的信號線驅動電路5303。
像素部5301藉由從信號線驅動電路5303在行方向上延伸地配置的多個信號線S1至Sm(未圖示)與信號線驅動電路5303連接，並且藉由從掃描線驅動電路5302在列方向上延伸地配置的多個掃描線G1至Gn(未圖示)與掃 描線驅動電路5302連接，並具有對應於信號線S1至Sm以及掃描線G1至Gn配置為矩陣狀的多個像素(未圖示)。並且，各像素與信號線Sj(信號線S1至Sm中的任一個)、掃描線Gi(掃描線G1至Gn中的任一個)連接。
此外，實施例模式1至實施例模式4所示的電晶體是n通道型TFT，參照圖15說明由n通道型TFT構成的信號線驅動電路。
圖15所示的信號線驅動電路包括：驅動器IC5601；開關組5602_1至5602_M；第一佈線5611；第二佈線5612；第三佈線5613；以及佈線5621_1至5621_M。開關組5602_1至5602_M分別包括第一電晶體5603a、第二電晶體5603b以及第三電晶體5603c。
驅動器IC5601連接到第一佈線5611、第二佈線5612、第三佈線5613及佈線5621_1至5621_M。而且，開關組5602_1至5602_M分別連接到第一佈線5611、第二佈線5612、第三佈線5613及分別對應於開關組5602_1至5602_M的佈線5621_1至5621_M。而且，佈線5621_1至5621_M分別藉由第一電晶體5603a、第二電晶體5603b及第三電晶體5603c連接到三個信號線(信號線Sm-2、信號線Sm-1、信號線Sm(m=3M))。例如，第J行的佈線5621_J(佈線5621_1至佈線5621_M中的某一個)分別藉由開關組5602_J所具有的第一電晶體5603a、第二電晶體5603b及第三電晶體5603c連接到信號線Sj- 2、信號線Sj-1、信號線Sj(j=3J)。
注意，對第一佈線5611、第二佈線5612、第三佈線5613分別輸入信號。
注意，驅動器IC5601較佳使用單晶半導體形成。再者，開關組5602_1至5602_M較佳的形成在與像素部同一基板上。因此，較佳的藉由FPC等連接驅動器IC5601和開關組5602_1至5602_M。或者，也可以藉由與像素部貼合在同一基板上等地設置單晶半導體層，來形成驅動器IC5601。
接著，參照圖16的時序圖說明圖15所示的信號線驅動電路的工作。注意，圖16的時序圖示出選擇第i列掃描線Gi時的時序圖。再者，第i列掃描線Gi的選擇期間被分割為第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3。而且，圖15的信號線驅動電路在其他列的掃描線被選擇的情況下也進行與圖16相同的工作。
注意，圖16的時序圖示出第J行的佈線5621_J分別藉由第一電晶體5603a、第二電晶體5603b及第三電晶體5603c連接到信號線Sj-2、信號線Sj-1、信號線Sj的情況。
注意，圖16的時序圖示出第i列掃描線Gi被選擇的時序、第一電晶體5603a的導通/截止的時序5703a、第二電晶體5603b的導通/截止的時序5703b、第三電晶體5603c的導通/截止的時序5703c及輸入到第J行佈線5621_J的信號5721_J。
注意，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中，分別對佈線5621_1至佈線5621_M輸入不同的視頻信號。例如，在第一子選擇期間T1中輸入到佈線5621_J的視頻信號輸入到信號線Sj-2，在第二子選擇期間T2中輸入到佈線5621_J的視頻信號輸入到信號線Sj-1，在第三子選擇期間T3中輸入到佈線5621_J的視頻信號輸入到信號線Sj。再者，在第一子選擇期間T1、第二子選擇期間T2及第三子選擇期間T3中輸入到佈線5621_J的視頻信號分別為Data_j-2、Data_j-1、Data_j。
如圖16所示，在第一子選擇期間T1中，第一電晶體5603a導通，第二電晶體5603b及第三電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-2藉由第一電晶體5603a輸入到信號線Sj-2。在第二子選擇期間T2中，第二電晶體5603b導通，第一電晶體5603a及第三電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第二電晶體5603b輸入到信號線Sj-1。在第三子選擇期間T3中，第三電晶體5603c導通，第一電晶體5603a及第二電晶體5603b截止。此時，輸入到佈線5621_J的Data_j藉由第三電晶體5603c輸入到信號線Sj。
據此，圖15的信號線驅動電路藉由將一個閘極選擇期間分割為三個從而可以在一個閘極選擇期間中從一個佈線5621將視頻信號輸入到三個信號線。因此，圖15的信號線驅動電路可以將形成有驅動器IC5601的基板和形成 有像素部的基板的連接數設定為信號線數的大約1/3。藉由將連接數設定為大約1/3，可以提高圖15的信號線驅動電路的可靠性、良率等。
注意，只要能夠如圖15所示，將一個閘極選擇期間分割為多個子選擇期間，並在各子選擇期間中從某一個佈線向多個信號線分別輸入視頻信號，就對於電晶體的配置、數量及驅動方法等沒有限制。
例如，當在三個以上的子選擇期間的每個中從一個佈線將視頻信號分別輸入到三個以上的信號線時，追加電晶體及用來控制電晶體的佈線，即可。但是，當將一個閘極選擇期間分割為四個以上的子選擇期間時，一個子選擇期間變短。因此，較佳的將一個閘極選擇期間分割為兩個或三個子選擇期間。
作為另一例，也可以如圖17的時序圖所示，將一個選擇期間分割為預充電期間Tp、第一子選擇期間T1、第二子選擇期間T2、第三子選擇期間T3。再者，圖17的時序圖示出選擇第i列掃描線Gi的時序、第一電晶體5603a的導通/截止的時序5803a、第二電晶體5603b的導通/截止的時序5803b、第三電晶體5603c的導通/截止的時序5803c以及輸入到第J行佈線5621_J的信號5821_J。如圖17所示，在預充電期間Tp中，第一電晶體5603a、第二電晶體5603b及第三電晶體5603c導通。此時，輸入到佈線5621_J的預充電電壓Vp藉由第一電晶體5603a、第二電晶體5603b及第三電晶體5603c分別輸入到信號線 Sj-2、信號線Sj-1、信號線Sj。在第一子選擇期間T1中，第一電晶體5603a導通，第二電晶體5603b及第三電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-2藉由第一電晶體5603a輸入到信號線Sj-2。在第二子選擇期間T2中，第二電晶體5603b導通，第一電晶體5603a及第三電晶體5603c截止。此時，輸入到佈線5621_J的Data_j-1藉由第二電晶體5603b輸入到信號線Sj-1。在第三子選擇期間T3中，第三電晶體5603c導通，第一電晶體5603a及第二電晶體5603b截止。此時，輸入到佈線5621_J的Data_j藉由第三電晶體5603c輸入到信號線Sj。
據此，因為應用了圖17的時序圖的圖15的信號線驅動電路可以藉由在子選擇期間之前提供預充電選擇期間來對信號線進行預充電，所以可以高速地進行對像素的視頻信號的寫入。注意，在圖17中，使用相同的附圖標記來表示與圖16相同的部分，而省略對於同一部分或具有相同的功能的部分的詳細說明。
此外，說明掃描線驅動電路的結構。掃描線驅動電路包括移位暫存器、緩衝器。此外，根據情況，還可以包括位準轉移器。在掃描線驅動電路中，藉由對移位暫存器輸入時鐘信號(CLK)及起始脈衝信號(SP)，生成選擇信號。所生成的選擇信號在緩衝器中被緩衝放大，並供給到對應的掃描線。掃描線連接到一行的像素的電晶體的閘極電極。而且，由於需要將一行上的像素的電晶體同時導 通，因此使用能夠產生大電流的緩衝器。
參照圖18和圖19說明用於掃描線驅動電路的一部分的移位暫存器的一個實施例。
圖18示出移位暫存器的電路結構。圖18所示的移位暫存器由正反器5701_1至5701_n的多個正反器構成。此外，輸入第一時鐘信號、第二時鐘信號、起始脈衝信號、重置信號來進行工作。
說明圖18的移位暫存器的連接關係。第一級正反器5701_1連接到第一佈線5711、第二佈線5712、第四佈線5714、第五佈線5715、第七佈線5717_1及第七佈線5717_2。另外，第二級正反器5701_2連接到第三佈線5713、第四佈線5714、第五佈線5715、第七佈線5717_1、第七佈線5717_2及第七佈線5717_3。
與此同樣，第i級正反器5701_i(正反器5701_1至5701_n中的任一個)連接到第二佈線5712或第三佈線5713的一者、第四佈線5714、第五佈線5715、第七佈線5717_i-1、第七佈線5717_i及第七佈線5717_i+1。在此，在i為奇數的情況下，第i級正反器5701_i連接到第二佈線5712，在i為偶數的情況下，第i級正反器5701_i連接到第三佈線5713。
另外，第n級正反器5701_n連接到第二佈線5712或第三佈線5713的一者、第四佈線5714、第五佈線5715、第七佈線5717_n-1、第七佈線5717_n及第六佈線5716。
注意，第一佈線5711、第二佈線5712、第三佈線 5713、第六佈線5716也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第四佈線5714、第五佈線5715也可以分別稱為第一電源線、第二電源線。
接著，使用圖19說明圖18所示的正反器的詳細結構。圖19所示的正反器包括第一電晶體5571、第二電晶體5572、第三電晶體5573、第四電晶體5574、第五電晶體5575、第六電晶體5576、第七電晶體5577以及第八電晶體5578。注意，第一電晶體5571、第二電晶體5572、第三電晶體5573、第四電晶體5574、第五電晶體5575、第六電晶體5576、第七電晶體5577以及第八電晶體5578是n通道型電晶體，並且當閘極-源極間電壓(Vgs)超過臨界值電壓(Vth)時它們成為導通狀態。
另外，圖19所示的正反器具有第一佈線5501、第二佈線5502、第三佈線5503、第四佈線5504、第五佈線5505及第六佈線5506。
在此示出作為所有電晶體採用增強型n通道型電晶體的例子，但是沒有特別的限制，例如即使使用空乏型n通道型電晶體也可以驅動驅動電路。
接著，下面示出圖18所示的正反器的連接結構。
第一電晶體5571的第一電極(源極電極及汲極電極中的一者)連接到第四佈線5504，並且第一電晶體5571的第二電極(源極電極及汲極電極中的另一者)連接到第三佈線5503。
第二電晶體5572的第一電極連接到第六佈線5506，並且第二電晶體5572的第二電極連接到第三佈線5503。
第三電晶體5573的第一電極連接到第五佈線5505，第三電晶體5573的第二電極連接到第二電晶體5572的閘極電極，第三電晶體5573的閘極電極連接到第五佈線5505。
第四電晶體5574的第一電極連接到第六佈線5506，第四電晶體5574的第二電極連接到第二電晶體5572的閘極電極，並且第四電晶體5574的閘極電極連接到第一電晶體5571的閘極電極。
第五電晶體5575的第一電極連接到第五佈線5505，第五電晶體5575的第二電極連接到第一電晶體5571的閘極電極，並且第五電晶體5575的閘極電極連接到第一佈線5501。
第六電晶體5576的第一電極連接到第六佈線5506，第六電晶體5576的第二電極連接到第一電晶體5571的閘極電極，並且第六電晶體5576的閘極電極連接到第二電晶體5572的閘極電極。
第七電晶體5577的第一電極連接到第六佈線5506，第七電晶體5577的第二電極連接到第一電晶體5571的閘極電極，並且第七電晶體5577的閘極電極連接到第二佈線5502。
第八電晶體5578的第一電極連接到第六佈線5506，第八電晶體5578的第二電極連接到第二電晶體5572的閘 極電極，並且第八電晶體5578的閘極電極連接到第一佈線5501。
注意，以第一電晶體5571的閘極電極、第四電晶體5574的閘極電極、第五電晶體5575的第二電極、第六電晶體5576的第二電極以及第七電晶體5577的第二電極的連接部為節點5543。再者，以第二電晶體5572的閘極電極、第三電晶體5573的第二電極、第四電晶體5574的第二電極、第六電晶體5576的閘極電極以及第八電晶體5578的第二電極的連接部為節點5544。
注意，第一佈線5501、第二佈線5502、第三佈線5503以及第四佈線5504也可以分別稱為第一信號線、第二信號線、第三信號線、第四信號線。再者，第五佈線5505、第六佈線5506也可以分別稱為第一電源線、第二電源線。
在第i級正反器5701_i中，圖19中的第一佈線5501和圖18中的第七佈線5717_i-1連接。另外，圖19中的第二佈線5502和圖18中的第七佈線5717_i+1連接。另外，圖19中的第三佈線5503和圖18中的第七佈線5717_i連接。而且，圖19中的第六佈線5506和圖18中的第五佈線5715連接。
在i為奇數的情況下，圖19中的第四佈線5504連接到圖18中的第二佈線5712，在i為偶數的情況下，圖19中的第四佈線5504連接到圖18中的第三佈線5713。另外，圖19中的第五佈線5505和圖18中的第四佈線5714 連接。
在第一級正反器5701_1中，圖19中的第一佈線5501連接到圖18中的第一佈線5711。另外，在第n級正反器5701_n中，圖19中的第二佈線5502連接到圖18中的第六佈線5716。
此外，也可以僅使用實施例模式1至實施例模式4所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。因為實施例模式1至實施例模式4所示的n通道型TFT的電晶體遷移率大，所以可以提高驅動電路的驅動頻率。另外，實施例模式1至實施例模式4所示的n通道型TFT藉由利用氧化物半導體層，減少寄生電容，因此頻率特性(稱為f特性)高。例如，由於可以使用實施例模式1至實施例模式4所例示的n通道型TFT的掃描線驅動電路進行高速工作，因此可以提高幀頻率或實現黑屏插入等。
再者，藉由增大掃描線驅動電路的電晶體的通道寬度，或配置多個掃描線驅動電路等，可以實現更高的幀頻率。在配置多個掃描線驅動電路的情況下，藉由將用來驅動偶數行的掃描線的掃描線驅動電路配置在一側，並將用來驅動奇數行的掃描線的掃描線驅動電路配置在其相反一側，可以實現幀頻率的提高。此外，藉由使用多個掃描線驅動電路對掃描線輸出信號，有利於顯示裝置的大型化。
此外，在製造半導體裝置的一例的主動矩陣型發光顯示裝置的情況下，因為至少在一個像素中配置多個電晶 體，因此較佳的配置多個掃描線驅動電路。圖14B示出主動矩陣型發光顯示裝置的方塊圖的一例。
圖14B所示的發光顯示裝置在基板5400上包括：具有多個具備顯示元件的像素的像素部5401；分別選擇各像素的第一掃描線驅動電路5402及第二掃描線驅動電路5404；以及控制對被選擇的像素的視頻信號的輸入的信號線驅動電路5403。
在輸入到圖14B所示的發光顯示裝置的像素的視頻信號為數位方式的情況下，藉由切換電晶體的導通和截止，像素處於發光或非發光狀態。因此，可以採用面積灰度法或時間灰度法進行灰度顯示。面積灰度法是一種驅動法，其中藉由將一個像素分割為多個子像素並根據視頻信號分別驅動各子像素，來進行灰度顯示。此外，時間灰度法是一種驅動法，其中藉由控制像素發光的期間，來進行灰度顯示。
因為發光元件的回應速度比液晶元件等快，所以與液晶元件相比適合於時間灰度法。具體而言，在採用時間灰度法進行顯示的情況下，將一個幀期間分割為多個子幀期間。然後，根據視頻信號，在各子幀期間中使像素的發光元件處於發光或非發光狀態。藉由將一個幀期間分割為多個子幀期間，可以利用視頻信號控制在一個幀期間中像素實際上發光的期間的總長度，並可以進行灰度顯示。
注意，在圖14B所示的發光顯示裝置中示出一種例子，其中當在一個像素中配置兩個開關TFT時，使用第 一掃描線驅動電路5402生成輸入到一者的開關TFT的閘極佈線的第一掃描線的信號，而使用第二掃描線驅動電路5404生成輸入到另一者的開關TFT的閘極佈線的第二掃描線的信號。但是，也可以使用一個掃描線驅動電路生成輸入到第一掃描線的信號和輸入到第二掃描線的信號。此外，例如根據一個像素所具有的開關TFT的數量，可能會在各像素中設置多個用來控制開關元件的工作的掃描線。在此情況下，既可以使用一個掃描線驅動電路生成輸入到多個掃描線的所有信號，又可以使用多個掃描線驅動電路生成輸入到多個掃描線的所有信號。
此外，在發光顯示裝置中也可以將驅動電路中的能夠由n通道型TFT構成的驅動電路的一部分形成在與像素部的電晶體同一基板上。另外，也可以僅使用實施例模式1至實施例模式4所示的n通道型TFT製造信號線驅動電路及掃描線驅動電路。
此外，上述驅動電路除了液晶顯示裝置及發光顯示裝置以外還可以用於利用與開關元件電連接的元件來驅動電子墨水的電子紙。電子紙也稱為電泳顯示裝置(電泳顯示器)，並具有如下優點：與紙相同的易讀性、其耗電量比其他顯示裝置小、可形成為薄且輕的形狀。
藉由上述製程，可以製造作為半導體裝置電特性穩定且可靠性高的顯示裝置。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式7]
藉由製造實施例模式1至實施例模式4所示的電晶體並將該電晶體用於像素部及驅動電路，從而可以製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，可以將使用實施例模式1至實施例模式4所示的電晶體的驅動電路的一部分或全部一體地形成在與像素部同一基板上，從而形成系統型面板(system-on-panel)。
顯示裝置包括顯示元件。作為顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發光元件(也稱為發光顯示元件)。在發光元件的範疇內包括利用電流或電壓控制亮度的元件，具體而言，包括無機EL(Electro Luminescence：電致發光)元件、有機EL元件等。此外，也可以使用電子墨水等的對比度因電作用而變化的顯示媒體。
此外，顯示裝置包括密封有顯示元件的面板和在該面板中安裝有包括控制器的IC等的模組。再者，關於一種元件基板，該元件基板相當於製造該顯示裝置的過程中的顯示元件完成之前的一個方式，並且它在多個各像素中分別具備用於將電流供給到顯示元件的單元。具體而言，元件基板既可以是只形成有顯示元件的像素電極的狀態，又可以是形成成為像素電極的導電膜之後且藉由蝕刻形成像素電極之前的狀態，而可以採用各種方式。
注意，本發明說明中的顯示裝置是指圖像顯示裝置、 顯示裝置、或光源(包括照明裝置)。另外，顯示裝置還包括安裝有連接器，諸如FPC(Flexible Printed Circuit：撓性印刷電路)、TAB(Tape Automated Bonding：載帶自動鍵合)帶或TCP(Tape Carrier Package：載帶封裝)的模組；將印刷線路板固定到TAB帶或TCP端部的模組；藉由COG(Chip On Glass：玻璃上晶片)方式將IC(積體電路)直接安裝到顯示元件上的模組。
在本實施例模式中，參照圖20A1至20B說明相當於半導體裝置的一個方式的液晶顯示面板的外觀及截面。圖20A1、20A2是一種面板的平面圖，其中實施例模式1至實施例模式4所示的使用氧化物半導體層的電特性穩定且可靠性高的電晶體4010、4011及液晶元件4013形成在第一基板4001上且利用密封材料4005密封在第一基板4001和第二基板4006之間。圖20B相當於沿著圖20A1、20A2的線M-N的截面圖。
以圍繞設置在第一基板4001上的像素部4002和掃描線驅動電路4004的方式設置有密封材料4005。此外，在像素部4002和掃描線驅動電路4004上設置有第二基板4006。因此，像素部4002和掃描線驅動電路4004與液晶層4008一起由第一基板4001、密封材料4005和第二基板4006密封。此外，在與第一基板4001上的由密封材料4005圍繞的區域不同的區域中安裝有信號線驅動電路4003，該信號線驅動電路4003使用單晶半導體膜或多晶半導體膜形成在另行準備的基板上。
注意，對於另行形成的驅動電路的連接方法沒有特別的限制，而可以採用COG方法、引線鍵合方法或TAB方法等。圖20A1是藉由COG方法安裝信號線驅動電路4003的例子，而圖20A2是藉由TAB方法安裝信號線驅動電路4003的例子。
此外，設置在第一基板4001上的像素部4002和掃描線驅動電路4004包括多個電晶體。在圖20B中例示像素部4002所包括的電晶體4010和掃描線驅動電路4004所包括的電晶體4011。在電晶體4010、4011上設置有絕緣層4020、4021。
作為電晶體4010、4011可以應用實施例模式1至實施例模式4所示的使用氧化物半導體層的電特性穩定且可靠性高的電晶體。在本實施例模式中，電晶體4010、4011是n通道型電晶體。
此外，液晶元件4013所具有的像素電極層4030與電晶體4010電連接。而且，液晶元件4013的對置電極層4031形成在第二基板4006上。像素電極層4030、對置電極層4031和液晶層4008重疊的部分相當於液晶元件4013。注意，像素電極層4030、對置電極層4031分別設置有用作取向膜的絕緣層4032、4033，並且隔著絕緣層4032、4033夾有液晶層4008。
注意，作為第一基板4001、第二基板4006，可以使用玻璃、金屬(典型的是不銹鋼)、陶瓷、塑膠。作為塑膠，可以使用FRP(Fiberglass-Reinforced Plastics：玻璃 纖維強化塑膠)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸樹脂薄膜。此外，還可以使用具有將鋁箔夾在PVF膜之間或聚酯膜之間的結構的薄片。
此外，附圖標記4035表示藉由對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔件，並且它是為控制像素電極層4030和對置電極層4031之間的距離(單元間隙)而設置的。注意，還可以使用球狀間隔件。另外，對置電極層4031與設置在與電晶體4010同一基板上的共同電位線電連接。使用共同連接部，可以藉由配置在一對基板之間的導電性粒子電連接對置電極層4031和共同電位線。此外，將導電性粒子包含在密封材料4005中。
另外，還可以使用不使用取向膜的顯示藍相的液晶。藍相是液晶相的一種，是指當使膽甾相液晶的溫度上升時即將從膽甾相轉變到均質相之前出現的相。由於藍相只出現在較窄的溫度範圍內，所以為了改善溫度範圍，將混合有5wt%以上的手性試劑的液晶組成物用於液晶層4008。包含顯示藍相的液晶和手性試劑的液晶組成物的回應速度短，即為10μs至100μs，並且由於其具有光學各向同性而不需要取向處理，從而視角依賴小。
另外，雖然本實施例模式示出透過型液晶顯示裝置的例子，但是本發明可以應用於反射型液晶顯示裝置或半透過型液晶顯示裝置。
另外，雖然在本實施例模式的液晶顯示裝置中示出在基板的外側(可見的一側)設置偏光板，並在內側依次設 置著色層、用於顯示元件的電極層的例子，但是也可以在基板的內側設置偏光板。另外，偏光板和著色層的疊層結構也不侷限於本實施例模式的結構，只要根據偏光板和著色層的材料或製造製程條件適當地設定即可。另外，還可以設置用作黑底的遮光膜。
另外，在本實施例模式中，使用用作保護膜或平坦化絕緣膜的絕緣層(絕緣層4020、絕緣層4021)覆蓋在實施例模式1至實施例模式4中獲得的電晶體，以減少電晶體的表面凹凸並提高電晶體的可靠性。另外，因為保護膜用來防止懸浮在大氣中的有機物、金屬物、水蒸氣等的污染雜質的侵入，所以較佳採用緻密的膜。利用濺射法並利用氧化矽膜、氮化矽膜、氧氮化矽膜、氮氧化矽膜、氧化鋁膜、氮化鋁膜、氧氮化鋁膜或氮氧化鋁膜的單層或疊層而形成保護膜即可。雖然在本實施例模式中示出利用濺射法形成保護膜的例子，但是並不侷限於此，而使用各種方法形成保護膜即可。
在此，作為保護膜形成疊層結構的絕緣層4020。在此，作為絕緣層4020的第一層，利用濺射法形成氧化矽膜。當作為保護膜使用氧化矽膜時，對用作源極電極層及汲極電極層的鋁膜的小丘防止有效。
此外，形成絕緣層作為保護膜的第二層。在此，利用濺射法形成氮化矽膜作為絕緣層4020的第二層。當使用氮化矽膜作為保護膜時，可以抑制鈉等的可動離子侵入到半導體區域中而使TFT的電特性變化。
另外，也可以在形成保護膜之後進行對氧化物半導體層的退火(300℃至400℃)。
另外，形成絕緣層4021作為平坦化絕緣膜。作為絕緣層4021，可以使用具有耐熱性的有機材料如聚醯亞胺、丙烯酸樹脂、苯並環丁烯、聚醯胺、環氧等。另外，除了上述有機材料之外，還可以使用低介電常數材料(low-k材料)、矽氧烷類樹脂、PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等。另外，也可以藉由層疊多個由這些材料形成的絕緣膜，來形成絕緣層4021。
另外，矽氧烷類樹脂相當於以矽氧烷類材料為起始材料而形成的包含Si-O-Si鍵的樹脂。矽氧烷類樹脂可以使用有機基(例如烷基或芳基)或氟基作為取代基。此外，有機基也可以具有氟基。
對絕緣層4021的形成方法沒有特別的限制，可以根據其材料利用濺射法、SOG法、旋塗、浸漬、噴塗、液滴噴射法(噴墨法、絲網印刷、膠版印刷等)、刮片、輥塗機、幕塗機、刮刀塗布機等。在使用材料液形成絕緣層4021的情況下，也可以在進行焙燒的製程中同時進行對氧化物半導體層的退火(300℃至400℃)。藉由兼作絕緣層4021的焙燒製程和對氧化物半導體層的退火，可以有效地製造半導體裝置。
作為像素電極層4030、對置電極層4031，可以使用具有透光性的導電材料諸如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧 化銦錫、氧化銦錫(下面表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
此外，可以使用包含導電高分子(也稱為導電聚合物)的導電組成物形成像素電極層4030、對置電極層4031。使用導電組成物形成的像素電極的薄層電阻較佳的為10000Ω/□以下，並且其波長為550nm時的透光率較佳的為70%以上。另外，導電組成物所包含的導電高分子的電阻率較佳的為0.1Ω．cm以下。
作為導電高分子，可以使用所謂的π電子共軛類導電高分子。例如，可以舉出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的兩種以上的共聚物等。
另外，供給到另行形成的信號線驅動電路4003、掃描線驅動電路4004及像素部4002的各種信號及電位是從FPC4018供給的。
在本實施例模式中，連接端子電極4015由與液晶元件4013所具有的像素電極層4030相同的導電膜形成，並且端子電極4016由與電晶體4010、4011的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4015藉由各向異性導電膜4019電連接到FPC4018所具有的端子。
此外，雖然在圖20A1、20A2以及20B中示出另行形成信號線驅動電路4003並將它安裝在第一基板4001上的例子，但是本實施例模式不侷限於該結構。既可以另行形 成掃描線驅動電路而安裝，又可以另行僅形成信號線驅動電路的一部分或掃描線驅動電路的一部分而安裝。
圖21示出使用應用實施例模式1至實施例模式4所示的TFT製造的TFT基板2600來構成液晶顯示模組作為半導體裝置的一例。
圖21是液晶顯示模組的一例，利用密封材料2602固定TFT基板2600和對置基板2601，並在其間設置包括TFT等的像素部2603、包括液晶層的顯示元件2604、著色層2605來形成顯示區。在進行彩色顯示時需要著色層2605，並且當採用RGB方式時，對應於各像素設置有分別對應於紅色、綠色、藍色的著色層。在TFT基板2600和對置基板2601的外側配置有偏光板2606、偏光板2607、擴散板2613。光源由冷陰極管2610和反射板2611構成，電路基板2612利用撓性線路板2609與TFT基板2600的佈線電路部2608連接，並且其中組裝有控制電路及電源電路等的外部電路。此外，也可以以在偏光板和液晶層之間具有相位差板的狀態層疊。
作為液晶顯示模組可以採用TN(扭曲向列：Twisted Nematic)模式、IPS(平面內轉換：In-Plane-Switching)模式、FFS(邊緣電場轉換：Fringe Field Switching)模式、MVA(多疇垂直取向：Multi-domain Vertical Alignment)模式、PVA(垂直取向排列：Patterned Vertical Alignment)模式、ASM(軸對稱排列微胞：Axially Symmetric aligned Micro-cell)模式、OCB(光學 補償雙折射：Optically Compensated Birefringence)模式、FLC(鐵電性液晶：Ferroelectric Liquid Crystal)模式、AFLC(反鐵電性液晶：AntiFerroelectric Liquid Crystal)模式等。
藉由上述製程，可以製造作為半導體裝置電特性穩定且可靠性高的液晶顯示面板。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式8]
在本實施例模式中，作為應用了實施例模式1至實施例模式4所示的薄膜電晶體的半導體裝置示出電子紙的例子。
在圖22中，作為半導體裝置的例子示出主動矩陣型電子紙。作為用於半導體裝置的電晶體581，可以應用實施例模式1至實施例模式4所示的電晶體。
圖22的電子紙是採用扭轉球顯示方式(twist ball type)的顯示裝置的例子。扭轉球顯示方式是指一種方法，其中將分別塗成白色和黑色的球形粒子配置在用於顯示元件的電極層的第一電極層及第二電極層之間，並使在第一電極層及第二電極層之間產生電位差來控制球形粒子的方向，以進行顯示。
密封在基板580和基板596之間的電晶體581是底閘型結構的電晶體，並且與第一電極層587由源極電極層或 汲極電極層在形成在絕緣層585中的開口中接觸並電連接。在第一電極層587和第二電極層588之間設置有球形粒子589，該球形粒子589具有黑色區590a、白色區590b，且該黑色區590a和白色區590b的周圍包括充滿了液體的空洞594，並且球形粒子589的周圍充滿有樹脂等的填料595(參照圖22)。在本實施例模式中，第一電極層587相當於像素電極，第二電極層588相當於共同電極。第二電極層588與設置在與電晶體581同一基板上的共同電位線電連接。使用實施例模式1至實施例模式4所示的任一個共同連接部來可以藉由配置在一對基板之間的導電性粒子電連接第二電極層588和共同電位線。
此外，還可以使用電泳元件代替扭轉球。使用直徑為10μm至200μm左右的微囊，該微囊中封入有透明液體、帶正電的白色微粒和帶負電的黑色微粒。在設置在第一電極層和第二電極層之間的微囊中，當由第一電極層和第二電極層施加電場時，白色微粒和黑色微粒向相反方向移動，從而可以顯示白色或黑色。應用這種原理的顯示元件就是電泳顯示元件，一般地稱為電子紙。電泳顯示元件具有比液晶顯示元件高的反射率，因而不需要輔助光源。此外，耗電量低，並且在昏暗的地方也能夠辨別顯示部。另外，即使不向顯示部供應電源，也能夠保持顯示過一次的圖像。從而，即使使具有顯示功能的半導體裝置(簡單地稱為顯示裝置，或稱為具備顯示裝置的半導體裝置)遠離電波發送源，也能夠儲存顯示過的圖像。
電泳顯示器是利用所謂的介電電泳效應的顯示器。在該介電電泳效應中，介電常數高的物質移動到高電場區。電泳顯示器不需要液晶顯示裝置所需的偏光板和對置基板，從而可以使其厚度和重量減少一半。
將在溶劑中分散有上述微囊的溶液稱作電子墨水，該電子墨水可以印刷到玻璃、塑膠、布、紙等的表面上。另外，還可以藉由使用彩色濾光片或具有色素的粒子來進行彩色顯示。
此外，藉由在主動矩陣基板上適當地設置多個上述微囊以使微囊夾在兩個電極之間，而完成主動矩陣型顯示裝置，藉由對微囊施加電場可以進行顯示。例如，可以使用根據實施例模式1至實施例模式4的電晶體而得到的主動矩陣基板。
此外，作為微囊中的微粒，採用選自導電體材料、絕緣體材料、半導體材料、磁性材料、液晶材料、鐵電性材料、電致發光材料、電致變色材料、磁泳材料中的其中之一者或這些材料的組合材料即可。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式9]
在本實施例模式中，作為應用實施例模式1至實施例模式4所示的電晶體的半導體裝置示出發光顯示裝置的例子。在此，藉由利用使用電致發光的發光元件來示出顯示 裝置所具有的顯示元件。根據其發光材料是有機化合物還是無機化合物來區分利用電致發光的發光元件，一般來說，前者稱為有機EL元件，而後者稱為無機EL元件。
在有機EL元件中，藉由對發光元件施加電壓，電子和電洞從一對電極分別植入到包含發光有機化合物的層，以使電流流過。然後，由於這些載流子(電子和電洞)的複合，發光有機化合物形成激發態，並且當該激發態恢復到基態時，得到發光。根據這種機制，該發光元件稱為電流激勵型發光元件。
根據其元件的結構，將無機EL元件分類為分散型無機EL元件和薄膜型無機EL元件。分散型無機EL元件包括在黏合劑中分散有發光材料的粒子的發光層，並且其發光機制是利用施主能級和受主能級的施主-受主複合型發光。薄膜型無機EL元件具有利用電介質層夾住發光層並進一步利用電極夾住該夾有發光層的電介質層的結構，並且其發光機制是利用金屬離子的內殼電子躍遷的局部型發光。注意，在此使用有機EL元件作為發光元件而進行說明。
圖23是作為應用本發明的半導體裝置的例子，示出能夠應用數位時間灰度級驅動(digital time grayscale driving)的像素結構的一例的圖。
以下對能夠應用數字時間灰度級驅動的像素的結構及像素的工作進行說明。在此示出在一個像素中使用兩個n通道型電晶體的例子，該n通道型電晶體將實施例模式1 至實施例模式4所示的氧化物半導體層用作通道形成區。
像素6400包括：開關電晶體6401、驅動電晶體6402、發光元件6404以及電容元件6403。在開關電晶體6401中，閘極連接於掃描線6406，第一電極(源極電極及汲極電極中之一)連接於信號線6405，第二電極(源極電極及汲極電極中的另一者)連接於驅動電晶體6402的閘極。在驅動電晶體6402中，閘極藉由電容元件6403連接於電源線6407，第一電極連接於電源線6407，第二電極連接於發光元件6404的第一電極(像素電極)。發光元件6404的第二電極相當於共同電極6408。共同電極6408與形成在同一基板上的共同電位線電連接。
此外，將發光元件6404的第二電極(共同電極6408)設置為低電源電位。另外，低電源電位是指，以電源線6407所設定的高電源電位為基準滿足低電源電位<高電源電位的電位，作為低電源電位例如可以設定為GND、0V等。將該高電源電位與低電源電位的電位差施加到發光元件6404上，為了使電流流過發光元件6404以使發光元件6404發光，以使高電源電位與低電源電位的電位差成為發光元件6404的正向臨界值電壓以上的方式分別設定其電位。
另外，還可以使用驅動電晶體6402的閘極電容代替電容元件6403而省略電容元件6403。至於驅動電晶體6402的閘極電容，可以在通道形成區與閘極電極之間形成有電容。
這裏，在採用電壓輸入電壓驅動方式的情況下，對驅動電晶體6402的閘極輸入能夠使驅動電晶體6402充分成為導通或截止的兩個狀態的視頻信號。即，驅動電晶體6402在線形區域進行工作。由於驅動電晶體6402在線形區域進行工作，將比電源線6407的電壓高的電壓施加到驅動電晶體6402的閘極上。另外，對信號線6405施加“電源線電壓+驅動電晶體6402的Vth”以上的電壓。
另外，當進行類比灰度級驅動而代替數位時間灰度級驅動時，藉由使信號的輸入不同，可以使用與圖23相同的像素結構。
當進行類比灰度級驅動時，對驅動電晶體6402的閘極施加“發光元件6404的正向電壓+驅動電晶體6402的Vth”以上的電壓。發光元件6404的正向電壓是指得到所希望的亮度時的電壓，並且至少包括正向臨界值電壓。此外，藉由輸入使驅動電晶體6402工作在飽和區域中的視頻信號，可以使電流流過發光元件6404。為了使驅動電晶體6402工作在飽和區域中，使電源線6407的電位高於驅動電晶體6402的閘極電位。當以視頻信號為類比信號時，可以使對應於該視頻信號的電流流過發光元件6404，以進行類比灰度級驅動。
此外，圖23所示的像素結構不侷限於此。例如，也可以對圖23所示的像素另外添加開關、電阻元件、電容元件、電晶體、或邏輯電路等。
接著，參照圖24A至24C說明發光元件的結構。在 此，以驅動TFT是n型的情況為例子來說明像素的截面結構。用於圖24A、24B和24C的半導體裝置的驅動TFT7001、7011、7021可以與實施例模式1至實施例模式4所示的電晶體同樣地製造，其是使用包含Zn的氧化物層的電特性穩定且可靠性高的電晶體。
發光元件的陽極及陰極中之至少一者具有相對於可見光的透光性以取出發光，即可。而且，有如下結構的發光元件，即在基板上形成電晶體及發光元件，並從與基板相反的面發光的頂部發射、從基板一側的面發光的底部發射、以及從基板一側及與基板相反的面發光的雙面發射。根據本發明的一個實施例的像素結構可以應用於任何發射結構的發光元件。
參照圖24A說明頂部發射結構的發光元件。
在圖24A中示出當驅動TFT7001是n型，並且從發光元件7002發射的光穿過陽極7005一側時的像素的截面圖。在圖24A中，發光元件7002的陰極7003和驅動TFT7001電連接，在陰極7003上按順序層疊有發光層7004、陽極7005。作為陰極7003，只要是功函數小且反射光的導電膜，就可以使用各種材料。例如，較佳的採用Ca、Al、Mg-Ag、Al-Li等。而且，發光層7004可以由單層或多個層的疊層構成。在由多個層構成時，在陰極7003上按順序層疊電子植入層、電子傳輸層、發光層、電洞傳輸層、電洞植入層。注意，不需要設置上述的所有層。使用相對於可見光具有透光性的導電材料形成陽極 7005，也可以使用相對於可見光具有透光性的導電膜例如包含氧化鎢的氧化銦、包含氧化鎢的氧化銦鋅、包含氧化鈦的氧化銦、包含氧化鈦的氧化銦錫、氧化銦錫(下面，表示為ITO)、氧化銦鋅、添加有氧化矽的氧化銦錫等。
使用陰極7003及陽極7005夾住發光層7004的區域相當於發光元件7002。在圖24A所示的像素中，從發光元件7002發射的光如箭頭所示那樣發射到陽極7005一側。
接著，參照圖24B說明底部發射結構的發光元件。圖24B示出在驅動TFT7011是n型，並且從發光元件7012發射的光發射到陰極7013一側的情況下的像素的截面圖。在圖24B中，在與驅動TFT7011電連接的具有透光性的導電膜7017上形成有發光元件7012的陰極7013，在陰極7013上按順序層疊有發光層7014、陽極7015。注意，在陽極7015相對於可見光具有透光性的情況下，也可以覆蓋陽極上地形成有用於反射光或進行遮光的遮罩膜7016。與圖24A的情況同樣地，陰極7013只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度(較佳的為5nm至30nm左右)。例如，也可以將厚度為20nm的鋁膜用作陰極7013。而且，與圖24A同樣地，發光層7014可以由單層或多個層的疊層構成。陽極7015不需要透過光，但是可以與圖24A同樣地使用相對於可見光具有透光性的導電材料形成。並且，雖然遮罩膜7016例如可以使用反射光的金屬等，但 是不侷限於金屬膜。例如，也可以使用添加有黑色的顏料的樹脂等。
由陰極7013及陽極7015夾住發光層7014的區域相當於發光元件7012。在圖24B所示的像素中，從發光元件7012發射的光如箭頭所示那樣發射到陰極7013一側。
接著，參照圖24C說明雙面發射結構的發光元件。在圖24C中，在與驅動TFT7021電連接的相對於可見光具有透光性的導電膜7027上形成有發光元件7022的陰極7023，而在陰極7023上按順序層疊有發光層7024、陽極7025。與圖24A的情況同樣地，作為陰極7023，只要是功函數小的導電材料，就可以使用各種材料。但是，將其厚度設定為透過光的程度。例如，可以將厚度為20nm的Al用作陰極7023。而且，與圖24A同樣地，發光層7024可以由單層或多個層的疊層構成。陽極7025可以與圖24A同樣地使用相對於可見光具有透光性的導電材料形成。
陰極7023、發光層7024和陽極7025重疊的部分相當於發光元件7022。在圖24C所示的像素中，從發光元件7022發射的光如箭頭所示那樣發射到陽極7025一側和陰極7023一側雙方。
注意，雖然在此描述了有機EL元件作為發光元件，但是也可以設置無機EL元件作為發光元件。
注意，雖然在本實施例模式中示出了控制發光元件的驅動的電晶體(驅動TFT)和發光元件電連接的例子，但 是也可以採用在驅動TFT和發光元件之間連接有電流控制TFT的結構。
注意，本實施例模式所示的半導體裝置不侷限於圖24A至24C所示的結構而可以根據本發明的技術思想進行各種變形。
接著，參照圖25A和25B說明相當於應用實施例模式1至實施例模式4所示的電晶體的半導體裝置的一個實施例的發光顯示面板(也稱為發光面板)的外觀及截面。圖25A是一種面板的平面圖，其中利用密封材料在第一基板與第二基板之間密封有形成在第一基板上的電晶體及發光元件。圖25B相當於沿著圖24A的H-I的截面圖。
以圍繞設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b的方式設置有密封材料4505。此外，在像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b上設置有第二基板4506。因此，像素部4502、信號線驅動電路4503a、4503b、以及掃描線驅動電路4504a、4504b與填料4507一起由第一基板4501、密封材料4505和第二基板4506密封。像這樣，較佳的使用氣密性高且漏氣少的保護薄膜(貼合薄膜、紫外線固化樹脂薄膜等)及覆蓋材料且不暴露於空氣地進行封裝(密封)。
此外，設置在第一基板4501上的像素部4502、信號線驅動電路4503a、4503b及掃描線驅動電路4504a、 4504b包括多個電晶體。在圖25B中，例示包括在像素部4502中的電晶體4510和包括在信號線驅動電路4503a中的電晶體4509。
作為電晶體4509、4510可以應用實施例模式1至實施例模式4所示的使用包含Zn的氧化物層並電特性穩定且可靠性高的電晶體。在本實施例模式中，電晶體4509、4510是n通道型電晶體。
此外，附圖標記4511相當於發光元件，發光元件4511所具有的作為像素電極的第一電極層4517與電晶體4510的源極電極層或汲極電極層電連接。注意，雖然發光元件4511的結構是第一電極層4517、電場發光層4512、第二電極層4513的疊層結構，但是不侷限於本實施例模式所示的結構。可以根據從發光元件4511發光的方向等適當地改變發光元件4511的結構。
使用有機樹脂膜、無機絕緣膜或有機聚矽氧烷形成分隔壁4520。特別較佳的是，使用感光材料，在第一電極層4517上形成開口部，並將其開口部的側壁形成為具有連續的曲率而成的傾斜面。
電場發光層4512既可以由單層構成，又可以由多個層的疊層構成。
也可以在第二電極層4513及分隔壁4520上形成保護膜，以防止氧、氫、水分、二氧化碳等侵入到發光元件4511中。作為保護膜，可以形成氮化矽膜、氮氧化矽膜、DLC膜等。
另外，供給到信號線驅動電路4503a、4503b、掃描線驅動電路4504a、4504b、或像素部4502的各種信號及電位是從FPC4518a、4518b供給的。
在本實施例模式中，連接端子電極4515由與發光元件4511所具有的第一電極層4517相同的導電膜形成，並且端子電極4516由與電晶體4509、4510所具有的源極電極層及汲極電極層相同的導電膜形成。
連接端子電極4515藉由各向異性導電膜4519與FPC4518a所具有的端子電連接。
位於從發光元件4511的光的取出方向上的基板需要相對於可見光具有透光性。在此情況下，使用如玻璃板、塑膠板、聚酯薄膜或丙烯酸薄膜等的相對於可見光具有透光性的材料。
此外，作為填料4507，除了氮及氬等的惰性氣體之外，還可以使用紫外線固化樹脂或熱固化樹脂。可以使用PVC(聚氯乙烯)、丙烯酸樹脂、聚醯亞胺、環氧樹脂、矽酮樹脂、PVB(聚乙烯醇縮丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本實施例模式中，作為填料4507使用氮。
另外，若有需要，也可以在發光元件的射出面上適當地設置諸如偏光板、圓偏光板(包括橢圓偏光板)、相位差板(λ/4片、λ/2片)、彩色濾光片等的光學薄膜。另外，也可以在偏光板或圓偏光板上設置抗反射膜。例如，可以進行抗眩光處理，該處理是利用表面的凹凸來可以擴 散反射光以降低眩光的處理。
使用單晶半導體膜或多晶半導體膜形成並另外準備的驅動電路也可以作為信號線驅動電路4503a、4503b及掃描線驅動電路4504a、4504b安裝。此外，也可以另行僅形成信號線驅動電路或其一部分、或者掃描線驅動電路或其一部分安裝。本實施例模式不侷限於圖25A和25B的結構。
藉由上述製程，可以製造作為半導體裝置電特性穩定且可靠性高的發光顯示裝置(顯示面板)。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式10]
應用實施例模式1至實施例模式4所示的電晶體的半導體裝置可以用作電子紙。電子紙可以用於顯示資訊的所有領域的電子設備。例如，可以將電子紙應用於電子書閱讀器(電子書讀物)、海報、電車等的交通工具的車廂廣告、信用卡等的各種卡片中的顯示等。圖26A和26B以及圖27示出電子設備的一例。
圖26A示出使用電子紙製造的招貼2631。在廣告媒體是紙印刷物的情況下用手進行廣告的交換，但是如果使用電子紙，則可以在短時間內能夠改變廣告的顯示內容。此外，顯示不會打亂而可以獲得穩定的圖像。注意，海報也可以採用以無線的方式收發資訊的結構。
此外，圖26B示出電車等的交通工具的車廂廣告2632。在廣告媒體是紙印刷物的情況下用手進行廣告的交換，但是如果使用電子紙，則可以在短時間內不需要許多人手地改變廣告的顯示內容。此外，顯示不會打亂而可以得到穩定的圖像。注意，車廂廣告也可以採用以無線的方式收發資訊的結構。
另外，圖27示出電子書閱讀器2700的一例。例如，電子書籍2700由兩個框體，即框體2701及框體2703構成。框體2701及框體2703由軸部2711形成為一體，並且可以以該軸部2711為軸進行開閉工作。藉由這種結構，可以進行如紙的書籍那樣的工作。
框體2701組裝有顯示部2705，而框體2703組裝有顯示部2707。顯示部2705及顯示部2707的結構既可以是顯示連屏畫面的結構，又可以是顯示不同的畫面的結構。藉由採用顯示不同的畫面的結構，例如在右邊的顯示部(圖27中的顯示部2705)中可以顯示文章，而在左邊的顯示部(圖27中的顯示部2707)中可以顯示圖像。
此外，在圖27中示出框體2701具備操作部等的例子。例如，在框體2701中，具備電源2721、操作鍵2723、揚聲器2725等。利用操作鍵2723可以翻頁。注意，也可以採用在與框體的顯示部同一個面具備鍵盤及定位裝置等的結構。另外，也可以採用在框體的背面或側面具備外部連接用端子(耳機端子、USB端子或可與AC適配器及USB電纜等的各種電纜連接的端子等)、記錄媒 體插入部等的結構。再者，電子書籍2700也可以具有電子詞典的功能。
此外，電子書籍2700也可以採用以無線的方式收發資訊的結構。還可以採用以無線的方式從電子書籍伺服器購買所希望的書籍資料等，然後下載的結構。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
[實施例模式11]
使用實施例模式1至實施例模式4所示的電晶體的半導體裝置可以應用於各種電子設備(包括遊戲機)。作為電子設備，例如可以舉出電視裝置(也稱為電視或電視接收機)、用於電腦等的監視器、影像拍攝裝置諸如數位相機、數位攝像機等、數位相框、行動電話機(也稱為行動電話、行動電話裝置)、可攜式遊戲機、可攜式資訊終端、聲音再現裝置、彈珠機等的大型遊戲機等。
圖28A示出電視裝置9600的一例。在電視裝置9600中，框體9601組裝有顯示部9603。利用顯示部9603可以顯示圖像。此外，在此示出利用支架9605支撐框體9601的結構。
可以藉由利用框體9601所具備的操作開關、另行提供的遙控操作機9610進行電視裝置9600的操作。藉由利用遙控操作機9610所具備的操作鍵9609，可以進行頻道及音量的操作，並可以對在顯示部9603上顯示的圖像進 行操作。此外，也可以採用在遙控操作機9610中設置顯示從該遙控操作機9610輸出的資訊的顯示部9607的結構。
注意，電視裝置9600採用具備接收機及數據機等的結構。可以藉由利用接收機接收一般的電視廣播。再者，藉由數據機連接到有線或無線方式的通信網路，從而可以進行單向(從發送者到接收者)或雙向(在發送者和接收者之間或在接收者之間等)的資訊通信。
圖28B示出數位相框9700的一例。例如，在數位相框9700中，框體9701組裝有顯示部9703。顯示部9703可以顯示各種圖像，例如藉由顯示使用數位相機等拍攝的圖像資料，可以發揮與一般的相框同樣的功能。
注意，數位相框9700採用具備操作部、外部連接用端子(USB端子、可以與USB電纜等的各種電纜連接的端子等)、記錄媒體插入部等的結構。這種結構也可以組裝到與顯示部同一個面，但是藉由將它設置在側面或背面上來提高設計性，所以是較佳的。例如，可以對數位相框的記錄媒體插入部插入儲存有由數位相機拍攝的圖像資料的記憶體並提取圖像資料，然後可以將所提取的圖像資料顯示於顯示部9703。
此外，數位相框9700既可以採用以無線的方式收發資訊的結構，又可以以無線的方式提取所希望的圖像資料並進行顯示的結構。
圖29A示出一種可攜式遊戲機，其由框體9881和框 體9891的兩個框體構成，並且藉由連結部9893可以開閉地連結。框體9881安裝有顯示部9882，並且框體9891安裝有顯示部9883。另外，圖29A所示的可攜式遊戲機還具備揚聲器部9884、記錄媒體插入部9886、LED燈9890、輸入單元(操作鍵9885、連接端子9887、感測器9888(即，具有測定如下因素的功能的裝置：力量、位移、位置、速度、加速度、角速度、轉動數、距離、光、液、磁、溫度、化學物質、聲音、時間、硬度、電場、電流、電壓、電力、射線、流量、濕度、傾斜度、振動、氣味或紅外線)、以及麥克風9889)等。當然，可攜式遊戲機的結構不侷限於上述結構，只要採用如下結構即可：至少具備根據本發明的一個方式的半導體裝置。因此，可以採用適當地設置有其他附屬設備的結構。圖29A所示的可攜式遊戲機具有如下功能：讀出儲存在記錄媒體中的程式或資料並將它顯示在顯示部上；以及藉由與其他可攜式遊戲機進行無線通信而共用資訊。注意，圖29A所示的可攜式遊戲機所具有的功能不侷限於此，而可以具有各種各樣的功能。
圖29B示出大型遊戲機的一種的投幣機9900的一例。在投幣機9900的框體9901中安裝有顯示部9903。另外，投幣機9900還具備如起動手柄或停止開關等的操作單元、投幣口、揚聲器等。當然，投幣機9900的結構不侷限於此，只要採用如下結構即可：至少具備根據本發明的一個實施例的半導體裝置。因此，可以採用適當地設 置有其他附屬設備的結構。
圖30A示出行動電話機1000的一例。行動電話機1000除了安裝在框體1001中的顯示部1002之外還具備操作按鈕1003、外部連接埠1004、揚聲器1005、受話器1006等。
圖30A所示的行動電話機1000可以用手指等觸摸顯示部1002來輸入資訊。此外，可以用手指等觸摸顯示部1002來進行打電話或製作電子郵件等的操作。
顯示部1002的畫面主要有三個模式。第一是以圖像的顯示為主的顯示模式，第二是以文字等的資訊的輸入為主的輸入模式，第三是顯示模式和輸入模式的兩個模式混合的顯示與輸入模式。
例如，在打電話或製作電子郵件的情況下，將顯示部1002設定為以文字輸入為主的文字輸入模式，並進行在畫面上顯示的文字的輸入操作，即可。在此情況下，較佳的是，在顯示部1002的畫面的大多部分中顯示鍵盤或號碼按鈕。
此外，藉由在行動電話機1000的內部設置具有陀螺儀和加速度感測器等檢測傾斜度的感測器的檢測裝置，判斷行動電話機1000的方向(將行動電話機1000置為橫向還是豎向)，而可以對顯示部1002的畫面顯示進行自動切換。
藉由觸摸顯示部1002或對框體1001的操作按鈕1003進行操作，切換畫面模式。此外，還可以根據顯示 在顯示部1002上的圖像種類切換畫面模式。例如，當顯示在顯示部上的視頻信號為動態圖像的資料時，將畫面模式切換成顯示模式，而當顯示在顯示部上的視頻信號為文字資料時，將畫面模式切換成輸入模式。
另外，當在輸入模式中藉由檢測出顯示部1002的光感測器所檢測的信號得知在一定期間中沒有顯示部1002的觸摸操作輸入時，也可以以將畫面模式從輸入模式切換成顯示模式的方式進行控制。
還可以將顯示部1002用作圖像感測器。例如，藉由用手掌或手指觸摸顯示部1002來拍攝掌紋、指紋等，而可以進行身份識別。此外，藉由在顯示部中使用發射近紅外光的背光燈或發射近紅外光的感測用光源，也可以拍攝手指靜脈、手掌靜脈等。
圖30B也表示了行動電話機的一例。圖30B中的行動電話機包括顯示裝置9410和通信裝置9400。顯示裝置9410具有包括顯示部分9412和操作鍵9413的框架9411。通信裝置9400具有包括操作按鈕9402、外部輸入端子9403、麥克風9404、揚聲器9405、和當收到來電時發光的發光部分9406的框架9401。具有顯示功能的顯示裝置9410可以在箭頭所示的兩個方向上從具有電話功能的通信裝置9400上分離。因此，顯示裝置9410和通信裝置9400可以沿其短軸或長軸彼此附著。當只需要顯示功能時，可以單獨使用顯示裝置9410而將通信裝置9400從顯示裝置9410上分離。通信裝置9400和顯示裝置9410 的每個都能藉由無線通信或有線通信發射和接收圖像或輸入資訊，並且每個都具有可充電電池。
注意，本實施例模式所示的結構可以與其他實施例模式所示的結構適當地組合而使用。
100‧‧‧基板
101‧‧‧閘極電極層
102‧‧‧閘極絕緣層
103‧‧‧包含絕緣氧化物的氧化物半導體層
105a、105b‧‧‧源極電極層或汲極電極層
106‧‧‧氧化物層

Claims (12)

  1. 一種半導體裝置，包含：閘極電極層；該閘極電極層上的閘極絕緣層；該閘極絕緣層上的第一氧化物半導體層；該第一氧化物半導體層上的源極電極層和汲極電極層；該源極電極層、該汲極電極層和該氧化物半導體層上的包括絕緣氧化物的氧化物半導體層，其中該第一氧化物半導體層和該包括絕緣氧化物的氧化物半導體層包含鋅，以及其中該包括絕緣氧化物的氧化物半導體層在該源極電極層和該汲極電極層間的部分與該第一氧化物半導體層接觸。
  2. 如申請專利範圍第1項的半導體裝置，其中該第一氧化物半導體層包括該源極電極層和該汲極電極層間的區域，而該區域的厚度小於與該源極電極層和該汲極電極層重疊的區域的厚度。
  3. 如申請專利範圍第1項的半導體裝置，其中該閘極電極層具有通道方向上的寬度，該寬度大於該第一氧化物半導體層在通道方向上的寬度。
  4. 如申請專利範圍第1項的半導體裝置，其中該第一氧化物半導體層不包括稀有金屬。
  5. 如申請專利範圍第1項的半導體裝置，其中該包括 絕緣氧化物的氧化物半導體層的導電率低於該第一氧化物半導體層的導電率。
  6. 如申請專利範圍第1項的半導體裝置，其中該第一氧化物半導體層電連接至該源極電極層和該汲極電極層。
  7. 如申請專利範圍第1項的半導體裝置，其中該第一氧化物半導體層具有結晶構造。
  8. 如申請專利範圍第1項的半導體裝置，更包含：電連接至該源極電極層和該汲極電極層中的一者的像素電極；以及該像素電極上的發光層。
  9. 如申請專利範圍第1項的半導體裝置，其中該第一氧化物半導體層包括Zn-O類氧化物或Sn-Zn-O類氧化物。
  10. 如申請專利範圍第1項的半導體裝置，更包含在該第一氧化物半導體層與該源極電極層和該汲極電極層之間的第二氧化物半導體層。
  11. 如申請專利範圍第1項的半導體裝置，其中該包括絕緣氧化物的氧化物半導體層在該第一氧化物半導體層的周邊部與該第一氧化物半導體層接觸。
  12. 如申請專利範圍第1項的半導體裝置，其中該包括絕緣氧化物的氧化物半導體層的端部與該第一氧化物半導體層互相對齊。
TW103145488A 2009-04-16 2010-04-07 半導體裝置和其製造方法 TWI535023B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009100119 2009-04-16

Publications (2)

Publication Number Publication Date
TW201515233A TW201515233A (zh) 2015-04-16
TWI535023B true TWI535023B (zh) 2016-05-21

Family

ID=42958587

Family Applications (2)

Application Number Title Priority Date Filing Date
TW099110741A TWI476917B (zh) 2009-04-16 2010-04-07 半導體裝置和其製造方法
TW103145488A TWI535023B (zh) 2009-04-16 2010-04-07 半導體裝置和其製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW099110741A TWI476917B (zh) 2009-04-16 2010-04-07 半導體裝置和其製造方法

Country Status (5)

Country Link
US (3) US8362478B2 (zh)
JP (2) JP5624351B2 (zh)
KR (2) KR20100114842A (zh)
CN (1) CN101866952B (zh)
TW (2) TWI476917B (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR102011616B1 (ko) 2009-06-30 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제조 방법
KR101476817B1 (ko) 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
KR101435970B1 (ko) 2010-03-26 2014-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치를 제작하는 방법
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
KR101391964B1 (ko) 2010-04-02 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20220119771A (ko) 2010-04-02 2022-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI443829B (zh) 2010-04-16 2014-07-01 Ind Tech Res Inst 電晶體及其製造方法
KR20180135118A (ko) 2010-07-02 2018-12-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
CN103403849B (zh) 2011-02-28 2016-08-03 夏普株式会社 半导体装置及其制造方法以及显示装置
US8760903B2 (en) 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
JP5615744B2 (ja) * 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
TWI451573B (zh) * 2011-03-17 2014-09-01 E Ink Holdings Inc 顯示裝置及其薄膜電晶體結構
US9634029B2 (en) 2011-03-17 2017-04-25 E Ink Holdings Inc. Thin film transistor substrate and display device having same
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
JP5977569B2 (ja) * 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6023994B2 (ja) * 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
CN102938378B (zh) * 2011-08-16 2015-06-17 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
KR102128369B1 (ko) 2011-09-29 2020-06-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN105702741B (zh) 2011-09-29 2019-01-01 株式会社半导体能源研究所 半导体器件
WO2013051221A1 (ja) * 2011-10-03 2013-04-11 パナソニック株式会社 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
KR20130092848A (ko) 2012-02-13 2013-08-21 삼성전자주식회사 박막 트랜지스터 및 이를 채용한 디스플레이 패널
TWI451575B (zh) * 2012-02-16 2014-09-01 E Ink Holdings Inc 薄膜電晶體
JP2013206994A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR102330543B1 (ko) 2012-04-13 2021-11-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2013168624A1 (en) * 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102316107B1 (ko) * 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
US9083327B2 (en) 2012-07-06 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
US9054678B2 (en) 2012-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US9166021B2 (en) * 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
CN116207143A (zh) 2012-11-30 2023-06-02 株式会社半导体能源研究所 半导体装置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) * 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150012874A (ko) * 2013-07-26 2015-02-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법 및 평판 표시 장치용 백플레인의 제조 방법.
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103676374B (zh) * 2013-12-06 2015-12-30 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
KR102283814B1 (ko) * 2013-12-25 2021-07-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP6506545B2 (ja) * 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
JP6097808B2 (ja) * 2015-10-15 2017-03-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
CN107026208B (zh) * 2016-01-29 2020-11-13 日立金属株式会社 半导体装置和半导体装置的制造方法
JP6747247B2 (ja) * 2016-01-29 2020-08-26 日立金属株式会社 半導体装置および半導体装置の製造方法
CN108886059A (zh) * 2016-04-04 2018-11-23 株式会社神户制钢所 薄膜晶体管
KR20180071538A (ko) * 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
CN107071667A (zh) * 2017-05-17 2017-08-18 广东欧珀移动通信有限公司 扬声器组件及移动终端
CN109659355B (zh) * 2018-12-06 2020-11-24 中国电子科技集团公司第十三研究所 常关型氧化镓场效应晶体管结构
CN113196546A (zh) 2018-12-20 2021-07-30 株式会社半导体能源研究所 半导体装置及电池组
JP7498197B2 (ja) * 2019-06-04 2024-06-11 アプライド マテリアルズ インコーポレイテッド 薄膜トランジスタ

Family Cites Families (128)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
CN1265428C (zh) * 2003-04-02 2006-07-19 友达光电股份有限公司 一种制作薄膜晶体管的方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI221341B (en) 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7601984B2 (en) 2004-11-10 2009-10-13 Canon Kabushiki Kaisha Field effect transistor with amorphous oxide active layer containing microcrystals and gate electrode opposed to active layer through gate insulator
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
KR20060064388A (ko) 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101112655B1 (ko) 2005-11-15 2012-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007313764A (ja) 2006-05-26 2007-12-06 Sony Corp 透明積層膜及びその製造方法、並びに液体レンズ
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276212A (ja) 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
WO2008126729A1 (ja) * 2007-04-06 2008-10-23 Sharp Kabushiki Kaisha 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) * 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
US7998800B2 (en) 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5538797B2 (ja) 2008-12-12 2014-07-02 キヤノン株式会社 電界効果型トランジスタ及び表示装置
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
CN102598279B (zh) * 2009-11-06 2015-10-07 株式会社半导体能源研究所 半导体装置
KR20170076818A (ko) * 2009-11-13 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 스퍼터링 타겟 및 그 제작 방법 및 트랜지스터

Also Published As

Publication number Publication date
KR20170044076A (ko) 2017-04-24
JP5952365B2 (ja) 2016-07-13
US20150004746A1 (en) 2015-01-01
US8362478B2 (en) 2013-01-29
US9190528B2 (en) 2015-11-17
JP5624351B2 (ja) 2014-11-12
JP2015043443A (ja) 2015-03-05
US20130126863A1 (en) 2013-05-23
CN101866952B (zh) 2015-04-29
CN101866952A (zh) 2010-10-20
JP2010267955A (ja) 2010-11-25
TWI476917B (zh) 2015-03-11
TW201108417A (en) 2011-03-01
US20100264412A1 (en) 2010-10-21
TW201515233A (zh) 2015-04-16
US8853690B2 (en) 2014-10-07
KR20100114842A (ko) 2010-10-26

Similar Documents

Publication Publication Date Title
TWI535023B (zh) 半導體裝置和其製造方法
US10559599B2 (en) Display device
JP6360874B2 (ja) 半導体装置
TWI545757B (zh) 半導體裝置和其製造方法
TWI489628B (zh) 半導體裝置和其製造方法
TWI487106B (zh) 半導體裝置及其製造方法
TWI541908B (zh) 半導體裝置的製造方法
TWI573278B (zh) 半導體裝置及其製造方法
TWI556315B (zh) 半導體裝置之製造方法
TWI502647B (zh) 半導體裝置和其製造方法
TWI485851B (zh) 半導體裝置及其製造方法
TW202224131A (zh) 半導體裝置及半導體裝置的製造方法