CN101866952B - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN101866952B
CN101866952B CN201010165708.4A CN201010165708A CN101866952B CN 101866952 B CN101866952 B CN 101866952B CN 201010165708 A CN201010165708 A CN 201010165708A CN 101866952 B CN101866952 B CN 101866952B
Authority
CN
China
Prior art keywords
oxide
electrode layer
layer
oxide semiconductor
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010165708.4A
Other languages
English (en)
Other versions
CN101866952A (zh
Inventor
山崎舜平
乡户宏充
岸田英幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN101866952A publication Critical patent/CN101866952A/zh
Application granted granted Critical
Publication of CN101866952B publication Critical patent/CN101866952B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本发明涉及一种半导体装置及其制造方法。本发明的课题之一在于：提供使用不包含In、Ga等的稀有金属而包含Zn的氧化物层的晶体管；在使用包含Zn的氧化物层的晶体管中，减少截止电流并使电特性稳定。在使用包含Zn的氧化物层的晶体管中，在氧化物层上层叠包含绝缘氧化物的氧化物半导体层并以氧化物层和源电极层或漏电极层隔着包含绝缘氧化物的氧化物半导体层重叠的方式形成晶体管，从而可以减少晶体管的阈值电压的不均匀并使电特性稳定。

Description

半导体装置及其制造方法
技术领域
本发明涉及一种使用氧化物半导体的半导体装置、一种使用该半导体装置的显示装置以及一种该半导体装置及该显示装置的制造方法。
背景技术
多样地存在的金属氧化物用于各种各样的用途。氧化铟是公知材料，它用作在液晶显示器等中所需要的具有透光性的电极材料。
有的金属氧去化物呈现半导体特性。作为呈现半导体特性的金属氧化物，可以举出如氧化钨、氧化锡、氧化铟、氧化锌等，并且已知以这种呈现半导体特性的金属氧化物为沟道形成区的晶体管(专利文献1至4、非专利文献1)。
另外，作为金属氧化物不仅已知一元氧化物，还已知多元氧化物。例如，已知的是，具有同系物(homologous compound)的InGaO3(ZnO)m(m为自然数)是具有In、Ga及Zn的多元氧化物半导体(非专利文献2至4)。
已确认了可以将如上所述的由In-Ga-Zn类氧化物构成的氧化物半导体用作晶体管的沟道层(专利文献5、非专利文献5和6)。
特别是，由于In-Ga-Zn类氧化物具有高迁移率、透光性、可以低温进行成膜等的性质，因此作为以柔性显示器为代表的下一代的显示器的像素晶体管的材料引人注目。
另一方面，由于构成In-Ga-Zn类氧化物的In及Ga是稀有金属，因此其价格非常高且会导致晶体管的成本增大。再者，In及Ga有资源本身缺乏的忧虑，所以从环境保护的观点来看需要找到替代材料。
[专利文献1]日本专利申请公开昭60-198861号公报
[专利文献2]日本专利申请公开平8-264794号公报
[专利文献3]日本PCT国际申请翻译平11-505377号公报
[专利文献4]日本专利申请公开2000-150900号公报
[专利文献5]日本专利申请公开2004-103957号公报
[非专利文献1]M.W.Prins，K.O.Grosse-Holz，G.Muller，J.F.M.Cillessen，J.B.Giesbers，R.P.Weening，and R.M.Wolf，″A ferroelectric transparent thin-film transistor″(透明铁电薄膜晶体管)，Appl.Phys.Lett.，17 June 1996，Vol.68 p.3650-3652
[非专利文献2]M.Nakamura，N.Kimizuka，and T.Mohri，″ThePhase Relations in the In2O3-Ga2ZnO4-ZnO System at 1350℃″(In2O3-Ga2ZnO4-ZnO类在1350℃时的相位关系)，J.Solid State Chem.，1991，Vol.93，p.298-315
[非专利文献3]N.Kimizuka，M.Isobe，and M.Nakamura，″Syntheses and Single-Crystal Data of Homologous Compounds，In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16)in the In2O3-ZnGa2O4-ZnO System″(同系物的合成和单晶数据，In2O3-ZnGa2O4-ZnO类的In2O3(ZnO)m(m＝3，4，and 5)，InGaO3(ZnO)3，and Ga2O3(ZnO)m(m＝7，8，9，and 16))，J.Solid State Chem.，1995，Vol.116，p.170-178
[非专利文献4]中村真佐樹、君塚昇、毛利尚彦、磁部光正，″ホモロガス相、InFeO3(ZnO)m(m：自然数)とその同型化合物の合成および結晶構造″(同系物、铟铁锌氧化物(InFeO3(ZnO)m)(m为自然数)及其同型化合物的合成以及结晶结构)，固体物理(SOLID STATEPHYSICS)，1993，Vol.28，No.5，p.317-327
[非专利文献5]K.Nomura，H.Ohta，K.Ueda，T.Kamiya，M.Hirano，and H.Hosono，″Thin-film transistor fabricated insingle-crystalline transparent oxide semiconductor″(由单晶透明氧化物半导体制造的薄膜晶体管)，SCIENCE，2003，Vol.300，p.1269-1272
[非专利文献6]K.Nomura，H.Ohta，A.Takagi，T.Kamiya，M.Hirano，and H.Hosono，″Room-temperature fabrication oftransparent flexible thin-film transistors using amorphousoxide semiconductors″(室温下的使用非晶氧化物半导体的透明柔性薄膜晶体管的制造)，NATURE，2004，Vol.432 p.488-492
发明内容
本发明的一个方式的课题在于：提供使用不包含In、Ga等的稀有金属而包含Zn的氧化物层的晶体管；在使用包含Zn的氧化物层的晶体管中，减少该晶体管的阈值电压的不均匀；提供使用该包含Zn的氧化物层的晶体管及使用该晶体管的半导体装置；或者提供具有该使用氧化物层的晶体管的显示装置。
为了解决上述课题，在使用包含Zn的氧化物层的晶体管中，在氧化物层上层叠包含绝缘氧化物的氧化物半导体层，且以氧化物层和源电极层或漏电极层隔着包含绝缘氧化物的氧化物半导体层重叠的方式形成晶体管。
本发明的一个方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的氧化物层；氧化物层上的包含绝缘氧化物的氧化物半导体层；以及包含绝缘氧化物的氧化物半导体层上的源电极层及漏电极层，其中，包括氧化物层及绝缘氧化物的氧化物半导体层包含Zn，包括氧化物层及绝缘氧化物的氧化物半导体层不包含铟，包含绝缘氧化物的氧化物半导体层具有其导电率比氧化物层的导电率低的非晶结构，并且，包含绝缘氧化物的氧化物半导体层和源电极层及漏电极层电连接。
本发明的另一个方式是一种半导体装置，包括：栅电极层；栅电极层上的栅极绝缘层；栅极绝缘层上的氧化物层；氧化物层上的包含绝缘氧化物的氧化物半导体层；包含绝缘氧化物的氧化物半导体层上的具有n型导电型的缓冲层；以及缓冲层上的源电极层及漏电极层，其中，包括氧化物层及绝缘氧化物的氧化物半导体层包含Zn，包括氧化物层及绝缘氧化物的氧化物半导体层不包含铟，包含绝缘氧化物的氧化物半导体层具有其导电率比氧化物层的导电率低的非晶结构，缓冲层的导电率比包含绝缘氧化物的氧化物半导体层的导电率高，并且，包含绝缘氧化物的氧化物半导体层和源电极层及漏电极层隔着缓冲层电连接。
绝缘氧化物优选是氧化硅。优选通过使用包含2.5wt％以上且20wt％以下的SiO2的靶材的溅射法形成包含绝缘氧化物的氧化物半导体层。特别优选通过使用包含7.5wt％以上且12.5wt％以下的SiO2的靶材的溅射法形成包含绝缘氧化物的氧化物半导体层。氧化物层优选是氧化物半导体层。氧化物层也可以是多晶结构。包含绝缘氧化物的氧化物半导体层可以是多个层的叠层，且通过使用包含比下层的包含绝缘氧化物的氧化物半导体层多的绝缘氧化物的靶材的溅射法形成上层的包含绝缘氧化物的氧化物半导体层。
缓冲层优选由包含Zn的氧化物半导体构成。包含绝缘氧化物的氧化物半导体层也可以在源电极层和漏电极层之间包括其厚度比与源电极层及漏电极层重叠的区域的厚度薄的区域。栅电极层的沟道方向的宽度也可以比包含绝缘氧化物的氧化物半导体层及氧化物层的沟道方向的宽度宽。也可以在包含绝缘氧化物的氧化物层的端部之下形成有空洞。氧化物层的端部也可以被包含绝缘氧化物的氧化物半导体层覆盖。
本发明的另一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上通过使用包含Zn的靶材的溅射法形成氧化物膜，在氧化物膜上通过使用包含SiO2及Zn的靶材的溅射法形成包含氧化硅的包含绝缘氧化物的氧化物半导体膜；对氧化物膜及包含绝缘氧化物的氧化物半导体膜进行蚀刻来形成氧化物层及岛状的包含绝缘氧化物的氧化物半导体膜；在岛状的包含绝缘氧化物的氧化物半导体模上形成导电膜；对岛状的包含绝缘氧化物的氧化物半导体膜和导电层进行蚀刻来形成包含绝缘氧化物的氧化物半导体层和源电极层及漏电极层；包含SiO2及Zn的靶材包含2.5wt％以上且20wt％以下的SiO2；以及包含氧化物层及绝缘氧化物的氧化物半导体层不包含铟。
本发明的另一个方式是一种半导体装置的制造方法，包括如下步骤：在衬底上形成栅电极层；在栅电极层上形成栅极绝缘层；在栅极绝缘层上形成通过使用包含Zn的靶材的溅射法形成氧化物膜；对氧化物膜进行蚀刻形成氧化物层；在氧化物层上通过使用包含SiO2及Zn的靶材的溅射法形成包含氧化硅的包含绝缘氧化物的氧化物半导体膜；对包含绝缘氧化物的氧化物半导体膜进行蚀刻来形成覆盖氧化物层地形成岛状的包含绝缘氧化物的氧化物半导体膜；在岛状的包含绝缘氧化物的氧化物半导体膜上形成导电层；对岛状的包含绝缘氧化物的氧化物半导体膜和导电层进行蚀刻来形成包含绝缘氧化物的氧化物半导体层和源电极层及漏电极层；包含SiO2及Zn的靶材包含2.5wt％以上且20wt％以下的SiO2；以及包含氧化物层及绝缘氧化物的氧化物半导体层不包含铟。
包含SiO2及Zn的靶材特别优选包含7.5wt％以上且12.5wt％以下的SiO2。也可以通过对氧化物膜及包含绝缘氧化物的氧化物半导体膜进行湿蚀刻，对氧化物膜进行侧面蚀刻，且包含绝缘氧化物的氧化物半导体层的端部之下形成空洞。也可以在氧化物层中的源电极层和漏电极层之间的区域设置其厚度比与源电极层及漏电极层重叠的区域的厚度薄的区域。
注意，为了方便起见附加第一、第二等序数词，但其并不表示工序顺序或层叠顺序。另外，本说明书中的序数词不表示用来特定发明的事项的固有名词。
注意，在本说明书中半导体装置是指能够通过利用半导体特性而工作的所有装置，因此电光学装置、半导体电路及电子设备都是半导体装置。
根据本发明的一个方式，可以提供使用不包含In、Ga等的稀有金属而包含Zn的氧化物层的晶体管。根据本发明的一个方式，在使用包含Zn的氧化物层的晶体管中，通过在氧化物层上层叠包含绝缘氧化物的氧化物半导体层，且以氧化物层和源电极层或漏电极层隔着包含绝缘氧化物的氧化物半导体层重叠的方式形成晶体管，可以减少该晶体管的阈值电压的不均匀，并使电特性稳定。此外，根据本发明的一个方式，可以提供使用该晶体管的半导体装置。
通过将该晶体管用于显示装置的像素部及驱动电路部，可以提供电特性稳定且可靠性高的显示装置。
附图说明
图1A和1B是说明根据本发明的一个方式的半导体装置的图；
图2A至2D是说明根据本发明的一个方式的半导体装置的制造方法的图；
图3A至3C是说明根据本发明的一个方式的半导体装置的制造方法的图；
图4是说明根据本发明的一个方式的半导体装置的制造方法的图；
图5是说明根据本发明的一个方式的半导体装置的制造方法的图；
图6是说明根据本发明的一个方式的半导体装置的制造方法的图；
图7是说明根据本发明的一个方式的半导体装置的制造方法的图；
图8是说明根据本发明的一个方式的半导体装置的图；
图9A1至9B2是说明根据本发明的一个方式的半导体装置的图；
图10A和10B是说明根据本发明的一个方式的半导体装置的图；
图11A和11B是说明根据本发明的一个方式的半导体装置的图；
图12A和12B是说明根据本发明的一个方式的半导体装置的图；
图13A至13C是说明根据本发明的一个方式的半导体装置的图；
图14A和14B是说明半导体装置的框图的图；
图15是说明信号线驱动电路的结构的图；
图16是说明信号线驱动电路的工作的时序图；
图17是说明信号线驱动电路的工作的时序图；
图18是说明移位寄存器的结构的图；
图19是说明图18所示的触发器的连接结构的图；
图20A1至20B是说明根据本发明的一个方式的半导体装置的图；
图21是说明根据本发明的一个方式的半导体装置的图；
图22是说明根据本发明的一个方式的半导体装置的图；
图23是说明根据本发明的一个方式的半导体装置的像素等效电路的图；
图24A至24C是说明根据本发明的一个方式的半导体装置的图；
图25A和25B是说明根据本发明的一个方式的半导体装置的图；
图26A和26B是说明电子纸的使用方式的例子的图；
图27是示出电子书籍的一例的外观图；
图28A和28B是示出电视装置及数码相框的例子的外观图；
图29A和29B是示出游戏机的例子的外观图；
图30A和30B是示出移动电话机的一例的图；
图31A和31B是说明根据本发明的一个方式的半导体装置的图；
图32A至32C是说明根据本发明的一个方式的半导体装置的制造方法的图；
图33A至33C是说明根据本发明的一个方式的半导体装置的制造方法的图；
图34A和34B是说明根据本发明的一个方式的半导体装置的图；
图35A至35C是说明根据本发明的一个方式的半导体装置的图；
图36是说明用于计算的ZnO的单晶结构的图；
图37A至37E是示出通过计算求得的ZnO的径向分布函数的图；
图38A至38D是示出通过计算求得的ZnO的径向分布函数的图；
图39A至39E是示出通过XRD分析模拟求得的强度的图；
图40A至40D是示出通过XRD分析模拟求得的强度的图；
图41A至41C是说明用于计算的晶体管的结构的图；
图42是说明通过计算求得的晶体管的阈值电压的图；
图43是说明通过计算求得的晶体管的饱和迁移率的图。
具体实施方式
下面，关于实施方式将参照附图给予说明。但是，本发明不局限于下面的说明，所属技术领域的普通技术人员可以很容易地理解一个事实，就是其方式和详细内容可以被变换为各种各样的形式而不脱离本发明的宗旨及其范围。因此，本发明不应该被解释为仅限定在下面所示的实施方式所记载的内容中。注意，在下面所说明的发明结构中，在不同的附图中使用同一附图标记表示同一部分或具有同样的功能的部分而省略其反复说明。
实施方式1
在本实施方式中，参照图1A和1B说明晶体管的结构。
图1A和1B示出本实施方式的底栅结构的晶体管。图1A是截面图，图1B是平面图。图1A是沿着图1B中的线A1-A2的截面图。
在图1A和1B所示的晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有氧化物层106，在氧化物层106上设置有包含绝缘氧化物的氧化物半导体层103，在包含绝缘氧化物的氧化物半导体层103上设置有源电极层或漏电极层105a、105b。注意，氧化物层106及包含绝缘氧化物的氧化物半导体层103包含锌(Zn)。
栅电极层101使用铝、铜、钼、钛、铬、钽、钨、钕、钪等的金属材料、以这些金属材料为主要成分的合金材料或以这些金属材料为成分的氮化物的单层或叠层形成。栅电极层101优选由铝或铜等低电阻导电材料形成，然而，有耐热性较低且容易腐蚀等问题，所以优选与耐热性导电材料组合来形成。作为耐热性导电材料使用钼、钛、铬、钽、钨、钕、钪等。
例如，作为栅电极层101，优选采用在铝层上层叠钼层的两层的叠层结构、在铜层上层叠钼层的两层的叠层结构、在铜层上层叠氮化钛层或氮化钽层的两层的叠层结构、在氮化钛层上层叠钼层的两层结构。作为三层的叠层结构，优选采用层叠钨层或氮化钨层、使用铝和硅的合金层或铝和钛的合金层、氮化钛层或钛层的结构。
氧化物层106优选由Zn-O类或Sn-Zn-O类的氧化物构成，且是氧化物半导体。但是，氧化物层106也可以不是氧化物半导体而具有导体性质。在此，氧化物层106可以采用非晶结构、多晶结构、单晶结构或包括晶粒(纳米晶体)的结构中的任一种。晶粒(纳米晶体)的直径为1nm至1Onm，典型的为2nm至4nm左右。注意，通过X线衍射(XRD：X-ray diffraction)的分析评价结晶状态。
在本说明书中，Zn-O类氧化物是指至少包含Zn的氧化物，并且Zn-O类氧化物半导体是指至少包含Zn的氧化物半导体。另外，Sn-Zn-O类氧化物是指至少包含Sn及Zn的氧化物，并且Sn-Zn-O类氧化物半导体是指至少包含Sn及Zn的氧化物半导体。此外，在上述氧化物及氧化物半导体中，也可以包含选自Fe、Ni、Mn或Co中的一种或多种金属元素。
在此，通过将电子本征迁移率高的多晶结构或单晶结构的氧化物半导体膜用作氧化物层106，可以提高晶体管的迁移率。此外，在形成氧化物层106以使它具有非晶结构或包括晶粒的结构，且在制造晶体管时的热处理中，使氧化物层106具有多晶结构或单晶结构的情况下，也可以提高晶体管的迁移率。
氧化物层106的厚度为10nm至300nm，优选为20nm至100nm。
包含绝缘氧化物的氧化物半导体层103是使Zn-O类或Sn-Zn-O类氧化物半导体包含绝缘氧化物的非晶膜。包含绝缘氧化物的氧化物半导体层103的导电率比氧化物层106的导电率低。在此，作为绝缘氧化物优选使用氧化硅。另外，也可以对绝缘氧化物添加氮。注意，与氧化物层106同样，通过X线分析(XRD：X-ray diffraction)的分析评价结晶状态。
另外，包含绝缘氧化物的氧化物半导体层103优选通过溅射法形成，其中利用包含2.5wt％以上且20wt％以下的SiO2的靶材，优选利用7.5wt％以上且12.5wt％以下的SiO2的靶材。
包含绝缘氧化物的氧化物半导体层103的厚度为10nm至300nm，优选为20nm至100nm。另外，包含绝缘氧化物的氧化物半导体层103在源电极层或漏电极层105a、105b之间具有比重叠于源电极层或漏电极层105a、105b的区域厚度薄的区域。
通过使包含绝缘氧化物的氧化物半导体层103包含氧化硅等的绝缘氧化物，可以抑制该包含绝缘氧化物的氧化物半导体层103的晶化并实现导电率降低的非晶结构。通过抑制包含绝缘氧化物的氧化物半导体层103的晶化并采用导电率降低的非晶结构，可以减少在制造晶体管时形成在包含绝缘氧化物的氧化物半导体层103的背沟道的载流子所引起的阈值电压的变化。由此，可以减少晶体管的特性的不均匀并实现稳定化。此外，通过使氧化物半导体层103包含氧化硅等的绝缘氧化物，即使在制造晶体管时以300℃至600℃进行热处理也可以防止包含绝缘氧化物的氧化物半导体层103的晶化或微晶粒的生成。
此外，因为本实施方式所示的晶体管可以不使用铟(In)及镓(Ga)等的稀有金属地形成氧化物层106及包含绝缘氧化物的氧化物半导体层103，所以可以抑制晶体管的制造成本。
源电极层或漏电极层105a、105b可以使用铝、铜、钼、钛、铬、钽、钨、钕、钪等的金属材料、以这些金属材料为主要成分的合金材料或以这些金属材料为成分的氮化物。源电极层或漏电极层105a、105b优选由铝或铜等低电阻导电材料形成，然而，有耐热性较低且容易腐蚀等问题，所以优选与耐热性导电材料组合来形成。作为耐热性导电材料使用钼、钛、铬、钽、钨、钕、钪等。
例如，源电极层或漏电极层105a、105b优选采用三层结构，其中第一导电层及第三导电层使用耐热性导电材料的钛，第二导电层使用包含钕的低电阻的铝合金。通过源电极层或漏电极层105a、105b采用这种结构，可以利用铝的低电阻性且减少小丘的发生。注意，不局限于此，源电极层或漏电极层105a、105b也可以采用单层结构、两层结构及四层以上的结构。
接着，根据经典分子动力学模拟说明通过使包含单晶状的Zn(锌)的氧化物半导体ZnO包含绝缘氧化物SiO2，包含SiO2的ZnO采用非晶结构的现象。在经典分子动力学法中，通过对成为原子间相互作用的特征的经验势进行定义来对作用于各原子的力量进行评价。通过对各原子应用经典力学定律并数值地解牛顿运动方程，可以决定论地求出各原子的运动(时间演化)。
以下描述计算模型和计算条件。注意，在本计算中利用由富士通株式会社制造的分子动力学计算软件“Materials Explorer”并使用Born-Mayer-Huggins势作为经验势。
示出在图36中用作计算模型的由896个原子构成的单晶结构的ZnO。如图36所示，单晶结构的ZnO由250个锌原子(Zn)和251个氧原子形成。将具有该结构的250个锌原子(Zn)改变取代量地取代为硅原子(Si)及氧原子(O)。考虑到各原子的电荷(Zn：+2，0：-2，Si：+4)而使用2个Si和1个0对3个Zn进行取代。制造取代量为2.5wt％、4.9wt％、7.6wt％、10.0wt％、12.5wt％、15.0wt％、17.5wt％、20.0wt％的结构。由以下式(1)定义取代量。将使用Si及O对Zn进行取代的结构称为ZnO取代结构。
[式(1)]
对上述八种ZnO取代结构及单晶结构的ZnO以如下条件进行经典分子动力学模拟：温度为350℃，压力为1atm，总计算时间为400psec(时间步长为0.2fsec×200万步(step))，并且原子数、温度、压力为一定。
图37A至图38D示出根据经典分子动力学模拟的结果进行对相关函数计算(pair correlation function)来求得的径向分布函数g(r)。图37A表示单晶结构的ZnO的径向分布函数，而图37B至37E以及图38A至38D示出取代量为2.5wt％至20.0wt％的ZnO取代结构的径向分布函数。注意，径向分布函数g(r)是指表示在离某个原子距离r的位置上存在其他原子的概率密度的函数。随着原子之间的相关性减弱，g(r)逐渐接近于1。
在图37A至图38D中，当对各计算模型的径向分布函数g(r)进行比较时可知：直到单晶结构、取代量为2.5wt％至7.6wt％的ZnO取代结构，即使距离r长也径向分布函数g(r)具有峰值并具有长程有序。但是，还可知：在取代量为10wt％以上的ZnO取代结构中，当距离r为0.6nm以上时，径向分布函数g(r)的峰值消失，而没有长程有序。由此可知：在取代量为10wt％以上的ZnO取代结构中发生非晶化。
接着，图39A至图40D示出对通过经典分子动力学模拟求得的八种ZnO取代结构及单晶结构的ZnO进行XRD分析模拟而得的结果。图39A表示单晶结构的ZnO的X线强度，而图39B至39E以及图40A至40D示出取代量为2.5wt％至20.0wt％的ZnO取代结构的X线强度。注意，用于计算的X线的波长为0.154138nm(Cu Kα)。
在图39A至图40D中，当对各计算模型的XRD分析模拟的结果进行比较时可知：与ZnO单晶结构相比，在取代量为2.5wt％以上的ZnO取代结构中峰值的高度开始降低。据此，推测当取代量成为2.5wt％以上时，单晶结构的整体开始崩溃并已开始非晶化。此外，还可知：在取代量为7.6wt％以下的ZnO取代结构中具有少量的峰值，但是在取代量为10.0wt％以上的ZnO取代结构中具有宽的峰值。据此，推测当取代量成为10.0wt％以上时，在ZnO取代结构中发生几乎完全的非晶化。
根据上述计算结果表示：通过使ZnO包含SiO2，ZnO容易得到非晶结构。由于在实际上通过溅射法而得的包含SiO2的ZnO薄膜刚在成膜之后是非晶膜，因此根据上述计算结果可知：通过使ZnO包含SiO2，即使进行热处理也可以阻碍ZnO的晶化来维持非晶结构。
接着，对在由ZnO构成的氧化物半导体层上层叠包含绝缘氧化物SiO2的由ZnO构成的氧化物半导体层的晶体管的效果，根据利用计算机的计算的结果进行说明。在此，对发生在背沟道中的载流子导致的晶体管的阈值电压的变化进行研究。在本说明书中，背沟道是指晶体管的激活层中的不重叠于源电极层或漏电极层的部分。
在图41A至41C中，示出用作计算模型的晶体管的结构。在每个晶体管分别由栅电极层601、设置在栅电极层601上的栅极绝缘层602、设置在栅极绝缘层602上并由氧化物半导体构成的激活层、设置在激活层上的源电极层或漏电极层605a、605b构成。每个晶体管的沟道长度为10μm，沟道宽度为100μm。将栅电极层601假设为厚度100nm的钨，功函数为4.6eV。将栅极绝缘层602假设为厚度100nm的氧氮化硅，介电常数为4.1。将源电极层或漏电极层605a、605b假设为厚度100nm的钛，功函数为4.3eV。
在此，已知因氧缺陷或水分、氢的进入，氧化物半导体形成剩余载流子。由于蚀刻源电极层或漏电极层605a、605b时产生的等离子体损伤，晶体管的背沟道容易产生氧缺陷而容易发生剩余载流子。另外，由于来自大气中或层间膜的水分、氢的进入，会在背沟道中产生剩余载流子。因此，在每个晶体管的背沟道中设定由于蚀刻和成膜等工序中的氧缺陷或水分、氢的进入而产生的载流子(电子)。
图41A所示的结构A的晶体管具有由单层的氧化物半导体层606构成的激活层。作为氧化物半导体层606假设如下：厚度60nm的Zn-O类非单晶膜；电子本征迁移率为40cm2/Vs；带隙(Eg)为3.05eV；电子亲和力(χ)为4.3eV。
图41B示出的结构B的晶体管具有激活层，该激活层具有氧化物半导体层616和形成在氧化物半导体层616上的包含绝缘氧化物的氧化物半导体层613的叠层结构。作为包含绝缘氧化物的氧化物半导体层613假设如下：厚度30nm的包含氧化硅的Zn-O类非单晶膜；电子本征迁移率为4cm2/Vs。如上述经典分子动力学模拟所示，通过包含氧化硅，Zn-O类非单晶膜得到非晶化，因此电子本征迁移率下降。作为氧化物半导体层616假设如下：厚度30nm的Zn-O类非单晶膜；电子本征迁移率为40cm2/Vs。作为包含绝缘氧化物的氧化物半导体层613及氧化物半导体层616都假设如下：带隙(Eg)为3.05eV；电子亲和力(χ)为4.3eV。
图41C示出的结构C的晶体管具有激活层，该激活层具有氧化物半导体层626和形成在氧化物半导体层626上的包含绝缘氧化物的氧化物半导体层623的叠层结构。但是，结构C的包含绝缘氧化物的氧化物半导体层623含有比结构B的包含绝缘氧化物的氧化物半导体层613多的氧化硅。作为包含绝缘氧化物的氧化物半导体层623假设如下：厚度30nm的包含氧化硅的Zn-O类非单晶膜；电子本征迁移率为0.4cm2/Vs。通过包含比结构B多的氧化硅，Zn-O类非单晶膜的电子本征迁移率比结构B低。作为氧化物半导体层626假设如下：厚度30nm的Zn-O类非单晶膜；电子本征迁移率为40cm2/Vs。作为包含绝缘氧化物的氧化物半导体层623及氧化物半导体层626都假设如下：带隙(Eg)为3.05eV；电子亲和力(χ)为4.3eV。
离上述的每个晶体管的背沟道的表面5nm的深度设定由于蚀刻和成膜等工序中的氧缺陷或水分、氢等的进入而产生的载流子(电子)，将该载流子的载流子浓度设定为5×1016cm-3、1×1017cm-3、2.5×1017cm-3、5×1017cm-3、1×1018cm-3，通过利用计算机的计算算出每个载流子浓度中的阈值电压。
注意，在上述模型的计算中使用矽谷科技公司(Silvaco DataSystems Inc.)制造的器件仿真系统“Atlas”。
图42示出图41A至41C所示的各结构的晶体管的阈值电压的背沟道的载流子浓度的依赖性。在图42中纵轴表示各结构的晶体管的阈值电压(Vth[V])，横轴表示在各结构的激活层的背沟道中发生的载流子的浓度(cm-3)。
在本计算中，将晶体管的阈值电压(Vth[V])在如下点定义，即：在将栅电压(Vg[V])设定为横轴，将漏电流的平方根(Id1/2)设定为纵轴的图表中，当外推最大倾斜度的Id1/2的接线时与Vg轴交叉的点。
如图42所示，结构A的晶体管随着背沟道的载流子浓度增加，阈值电压的绝对值也增加。当对于背沟道的载流子浓度从5×1016cm-3变化到1×1018cm-3时，结构A的阈值电压偏移2.7V左右。
与结构A相比，在激活层为氧化物半导体层616和包含绝缘氧化物的氧化物半导体层613的叠层结构的结构B中，对于背沟道的载流子浓度的阈值电压的绝对值的增加变小。当对于背沟道的载流子浓度从5×1016cm-3变化到1×1018cm-3时，结构B的阈值电压只偏移0.7V左右。
在包含绝缘氧化物的氧化物半导体层623包含比结构B多的氧化硅的结构C中，对于背沟道的载流子浓度的阈值电压的绝对值的增加比结构B更小。当对于背沟道的载流子浓度从5×1016cm-3变化到1×1018cm-3时，结构C的阈值电压只偏移0.4V左右。
另外，图43示出图41A至41C所示的各结构的晶体管的饱和迁移率的背沟道的载流子浓度的依赖性。纵轴表示各结构的晶体管的饱和迁移率(μFE(sat)[cm2/Vs])，横轴与图42同样。
根据图43可知结构B和结构C的晶体管具有与结构A的晶体管大致相同的饱和迁移率，并且根据背沟道的载流子浓度的增加而近似于结构A的迁移率。因此，即使叠层包含电子本征迁移率低的绝缘氧化物的氧化物半导体层，而减少由于背沟道的载流子导致的阈值电压的变化，也可以维持晶体管的饱和迁移率及导通电流。
如上所述，通过晶体管的激活层具有包含绝缘氧化物的氧化物半导体层和氧化物半导体层的叠层结构，可以不使晶体管的饱和迁移率下降，并且可以减少由于背沟道的载流子导致的阈值电压的变化。因此，通过将具有层叠包含绝缘氧化物的氧化物半导体层和氧化物半导体层的激活层的晶体管用于图像显示装置的像素部，可以减少开关晶体管的阈值电压的不均匀，并且可以减少每个像素之间的亮度不均匀。
此外，在图1A及1B所示的反交错结构的晶体管中，晶体管的激活层采用氧化物层106和包含绝缘氧化物的氧化物半导体层103的两层结构，但是本实施方式所示的晶体管不局限于此。如图34A及34B所示，还可以采用三层叠层结构，即在氧化物层106上设置第一包含绝缘氧化物的氧化物半导体层103a，在第一包含绝缘氧化物的氧化物半导体层103a上设置第二包含绝缘氧化物的氧化物半导体层103b。另外，图34A是沿着图34B中的线A1-A2的截面图。在此，第二包含绝缘氧化物的氧化物半导体层103b包含比第一包含绝缘氧化物的氧化物半导体层103a多的绝缘氧化物。例如，作为当形成第一包含绝缘氧化物的氧化物半导体层103a时使用的靶材，优选使用包含2.5wt％以上且12.5wt％以下的Si02的靶材，更优选使用包含5wt％以上且10wt％以下的SiO2的靶材。此外，作为当形成第二包含绝缘氧化物的氧化物半导体层103b时使用的靶材，优选包含7.5wt％以上且20wt％以下的SiO2的靶材，更优选使用包含10wt％以上且15wt％以下的SiO2的靶材。但是，当形成第二包含绝缘氧化物的氧化物半导体层103b时使用的靶材包含比当形成第一包含绝缘氧化物的氧化物半导体层103a时使用的靶材多的SiO2。如上所述，通过层叠包含绝缘氧化物的氧化物半导体层来分阶段地增加所含有的绝缘氧化物量，可以谋求晶体管的电特性的提高。当然，包含绝缘氧化物的氧化物半导体层也可以采用三层以上的叠层结构。以绝缘氧化物的浓度从背沟道一侧向栅电极一侧降低的方式形成氧化物半导体层，即可。注意，在图34A及34B所示的晶体管中，除了第一包含绝缘氧化物的氧化物半导体层103a、第二包含绝缘氧化物的氧化物半导体层103b之外，使用与图1A及1B所示的晶体管相同的附图标记示出对应于图1A及1B所示的晶体管的部分。
此外，在图1A及1B所示的反交错结构的晶体管中采用栅电极层101的沟道方向的宽度比包含绝缘氧化物的氧化物半导体层103及氧化物层106的沟道方向的宽度窄的结构，但是本实施方式所示的晶体管不局限于此。如图10A及10B所示，也可以采用其宽度比包含绝缘氧化物的氧化物半导体层103及氧化物层106的沟道方向的宽度宽的栅电极层201。另外，图10A是沿着图10B中的线A1-A2的截面图。通过采用这种结构，利用栅电极层201对包含绝缘氧化物的氧化物半导体层103及氧化物层106进行遮光。因此可以谋求晶体管的可靠性提高。注意，在图10A及10B所示的晶体管中，除了栅电极层201之外，使用与图1A及1B所示的晶体管相同的附图标记示出对应于图1A及1B所示的晶体管的部分。
另外，在图1A和1B所示的反交错结构的晶体管中，氧化物层106和源电极层或漏电极层105a、105b在氧化物层106的端部直接接触，本实施方式所示的晶体管不局限于此。如图11A和11B所示那样，也可以采用如下结构，即：对于包含绝缘氧化物的氧化物半导体层103，氧化物层106的面积小，并且在包含绝缘氧化物的氧化物半导体层103的端部下形成有空洞210。空洞210以由氧化物层106、包含绝缘氧化物的氧化物半导体层103、源电极层或漏电极层105a(或105b)、栅极绝缘层102围绕的方式形成。注意，如图11B所示，在氧化物层106上不设置有源电极层或漏电极层105a、105b的部分中，代替源电极层或漏电极层105a、105b而晶体管的保护绝缘层形成空洞210。通过利用包含绝缘氧化物的氧化物半导体层103的对于湿蚀刻的蚀刻速度低于氧化物层106的对于湿蚀刻的蚀刻速度，而可以容易形成该空洞210。通过采用这种结构，氧化物层106和源电极层或漏电极层105a、105b不直接接触，由此可以减少从源电极层或漏电极层105a、105b直接流到氧化物层106的端部的截止电流。因此，可以实现晶体管的可靠性的提高。注意，图11A和11B所示的晶体管的结构除了在包含绝缘氧化物的氧化物半导体层103的端部下形成有空洞210之外，与图1A和1B所示的晶体管的结构相同，并且使用与图1A和1B所示的晶体管相同的标记。
另外，如图12A和12B所示，也可以采用氧化物层226的端部由包含绝缘氧化物的氧化物半导体层223覆盖的结构。注意，图12A是沿着图12B中的线A1-A2的截面图。通过采用这种结构，氧化物层226和源电极层或漏电极层105a、105b不直接接触，由此可以减少从源电极层或漏电极层105a、105b直接流到氧化物层226的端部的截止电流。因此，可以实现晶体管的可靠性的提高。注意，图12A和12B所示的晶体管的结构除了氧化物层226的端部由包含绝缘氧化物的氧化物半导体层223覆盖之外，与图1A和1B所示的晶体管的结构相同，并且使用与图1A和1B所示的晶体管相同的标记。
通过采用上述结构，可以提供使用不包含In、Ga等的稀有金属而包含Zn的氧化物层的晶体管。此外，在使用包含Zn的氧化物层的晶体管中，通过在氧化物层上层叠包含绝缘氧化物的氧化物半导体层并以氧化物层和源电极层或漏电极层隔着包含绝缘氧化物的氧化物半导体层重叠的方式形成晶体管，可以减少该晶体管的阈值电压的不均匀而使电特性稳定。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。另外，可以本实施方式所示的结构可以适当地彼此组合而使用。
实施方式2
在本实施方式中，使用图2A至图9B2说明包括实施方式1所示的晶体管的显示装置的制造工序。图2A至图3C是截面图，图4至图8是平面图，并且图4至图8所示的线A1-A2及线B1-B2对应于图2A至图3C的截面图中的线A1-A2、线B1-B2。
首先准备衬底100。作为衬底100，除了可以使用通过熔化方法或浮法(float method)制造的无碱玻璃衬底如钡硼硅酸盐玻璃、铝硼硅酸盐玻璃、或铝硅酸盐玻璃等、及陶瓷衬底之外，还可以使用具有可承受本制造工序的处理温度的耐热性的塑料衬底等。此外，还可以使用在不锈钢合金等金属衬底的表面上设置有绝缘膜的衬底。作为衬底100的尺寸可以采用320mm×400mm、370mm×470mm、550mm×650mm、600mm×720mm、680mm×880mm、730mm×920mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1900mm×2200mm、2160mm×2460mm、2400mm×2800mm、或2850mm×3050mm等。
另外，还可以在衬底100上形成绝缘膜作为基底膜。基底膜利用CVD法或溅射法等且由氧化硅膜、氮化硅膜、氧氮化硅膜、或氮氧化硅膜的单层或叠层来形成即可。在作为衬底100使用如玻璃衬底等的含有可动离子的衬底的情况下，通过作为基底膜使用氮化硅膜、氮氧化硅膜等的含有氮的膜，可以防止可动离子进入到氧化物半导体层。
接着，通过溅射法或真空蒸镀法在衬底100的整个面上形成用来形成包括栅电极层101的栅极布线、电容布线108以及第一端子121的导电膜。接着，进行光刻工序，形成抗蚀剂掩模，通过蚀刻去除不需要的部分来形成布线及电极(包括栅电极层101的栅极布线、电容布线108以及第一端子121)。此时，优选进行蚀刻来至少将栅电极层101的端部形成为锥形形状，以便防止断开。图2A示出这个阶段的截面图。另外，图4相当于这个阶段的平面图。
包括栅电极层101的栅极布线、电容布线108、端子部的第一端子121可以使用实施方式1所示的导电材料的单层或叠层形成。
在此，也可以采用如下方式形成栅电极层101，即：栅电极层101的沟道方向的宽度比后面的工序中所制造的包含绝缘氧化物的氧化物半导体层103及氧化物层106的沟道方向的宽度宽。通过如此形成栅电极层101，可以形成如图10A和10B所示那样的晶体管。在如图10A和10B所示的晶体管中，可以使用栅电极层201对包含绝缘氧化物的氧化物半导体层103及氧化物层106进行遮光。
接着，在栅电极层101的整个面上形成栅极绝缘层102。通过CVD法或溅射法等形成栅极绝缘层102，将其厚度设定为50nm至400nm。
栅极绝缘层102也可以使用氧化硅膜、氧氮化硅膜、氮氧化硅膜、氮化硅膜、氧化铝膜、氧化钽膜等的绝缘膜来形成由这些材料构成的单层或叠层结构。
此外，作为栅极绝缘层102，也可以采用使用有机硅烷气体的CVD法形成氧化硅层。作为有机硅烷气体，可以使用含硅化合物诸如正硅酸乙酯(TEOS：化学式Si(OC2H5)4)、四甲基硅烷(TMS：化学式Si(CH3)4)、四甲基环四硅氧烷(TMCTS)、八甲基环四硅氧烷(OMCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH(OC2H5)3)、三(二甲氨基)硅烷(SiH(N(CH3)2)3)等。
此外，作为栅极绝缘层102，也可以使用铝、钇或铪的氧化物、氮化物、氧氮化物、氮氧化物中的一种或者包含至少其中两种以上的化合物的化合物。
在本实施方式中，对高密度等离子体装置的处理室引入用作材料气体的甲硅烷气体(SiH4)、一氧化二氮(N2O)和稀有气体，在10Pa至30Pa的压力下产生高密度等离子体来在栅电极层101上形成厚度为100nm的氧氮化硅膜的栅极绝缘层102。在本实施方式中，高密度等离子体装置是指实现1×1011/cm3以上的等离子密度的装置。例如，施加3kW至6kW的微波电力来产生等离子体而形成栅极绝缘层102。当形成栅极绝缘层102时，将引入到处理室的甲硅烷气体(SiH4)和一氧化二氮(N2O)的流量比设定为1∶10至1∶200的范围内。此外，作为引入到处理室的稀有气体，可以使用氦、氩、氪、氙等。尤其，优选使用廉价的氩。
另外，因为使用高密度等离子体装置可得到的栅极绝缘层102可以实现一定的厚度的膜的形成，所以具有优越的台阶覆盖性。另外，使用高密度等离子体装置可得到的绝缘膜可以细致地控制薄膜的厚度。
使用高密度等离子体装置可得到的绝缘膜与使用现有的平行板PCVD装置可得到的绝缘膜大为不同，且在使用相同的蚀刻剂对蚀刻速度进行比较时，比使用现有的平行板PCVD装置可得到的绝缘膜的蚀刻速度慢10％以上或20％以上，从而高密度等离子体装置可得到的绝缘膜可以说是致密的膜。
注意，在本说明书中，氧氮化物是指在其组成中氧原子数多于氮原子的物质，而氮氧化物是指在其组成中氮原子数多于氧原子的物质。
注意，在形成用来形成氧化物层106的氧化物膜113之前，优选通过进行在设置有衬底100的处理室内引入氩气体来产生等离子体的反溅射，去除附着于栅极绝缘层表面的在成膜时产生的粉状物质(也称为微粒、尘屑)。另外，通过进行反溅射，可以提高栅极绝缘层102表面的平坦性。反溅射是指一种方法，其中不对靶材一侧施加电压，而在氩气氛下使用RF电源对衬底一侧施加电压并在衬底上产生等离子体来对表面进行改性。另外，也可以使用氮、氦等代替氩气氛。另外，也可以在对氩气氛中加入氧、N2O等的气氛下进行。另外，也可以对氩气氛中加入Cl2、CF4等的气氛下进行。在反溅射处理之后，通过不暴露于大气地形成氧化物膜113，可以防止在栅极绝缘层102和氧化物层106的界面上附着尘埃或水分。
接着，在氩等稀有气体和氧气体的气氛下通过溅射法在栅极绝缘层102上形成用来形成氧化物层106的氧化物膜113。此时，通过将氩等稀有气体的流量的比率高于氧气体的流量的比率而形成，或者不使用氧气体而只在氩等稀有气体的气氛下形成，来可以提高氧化物层106的电导率。作为氧化物膜113可以使用Zn-O类或Sn-Zn-O类的氧化物半导体。此外，通过使用脉冲直流(DC)电源，可以减少当成膜时产生的粉状物质，厚度分布也变为均匀，所以这是优选的。另外，氧化物膜113的厚度设定为10nm至300nm，优选为20nm至100nm。
接着，在氩等稀有气体和氧气体的气氛下通过溅射法不暴露于大气地在氧化物膜113上形成用来形成包含绝缘氧化物的氧化物半导体层103的包含绝缘氧化物的氧化物半导体膜114。在此，作为绝缘氧化物优选为氧化硅。此时，通过增大氧气体的流量的比率而成膜，可以减少包含绝缘氧化物的氧化物半导体层103的电导率。作为包含绝缘氧化物的氧化物半导体膜114可以使用Zn-O类或Sn-Zn-O类的氧化物半导体。当形成包含绝缘氧化物的氧化物半导体膜114时，优选使用包含2.5wt％以上且20wt％以下的靶材，并且特别优选使用包含7.5wt％以上且12.5wt％以下的SiO2的靶材。此外，通过使用脉冲直流(DC)电源，可以减少当成膜时产生的粉状物质，厚度分布也变为均匀，所以这是优选的。另外，包含绝缘氧化物的氧化物半导体膜114的厚度设定为10nm至300nm，优选为20nm至100nm。图2B示出这个阶段的截面图。
通过使包含绝缘氧化物的氧化物半导体膜114包含如氧化硅的绝缘氧化物，可以容易使包含绝缘氧化物的氧化物半导体膜114非晶化。另外，在对氧化物半导体膜进行热处理的情况下，可以抑制氧化物半导体的晶化。
当形成包含绝缘氧化物的氧化物半导体膜114时，既可以使用与之前进行了反溅射的处理室同一处理室，又可以使用与之前进行了反溅射的处理室不同的处理室。
在溅射法中，有作为溅射电源使用高频电源的RF溅射法、使用直流电流的DC溅射法，还有以脉冲方法施加偏压的脉冲DC溅射法等。RF溅射法主要用于绝缘膜的形成，而DC溅射法主要用于金属膜的形成。
此外，还有可以设置多个材料不同的靶材的多元溅射装置。多元溅射装置既可以在同一处理室中层叠形成不同材料的膜，又可以在同一处理室中同时对多种材料进行放电而进行成膜。
此外，有利用如下溅射法的溅射装置：在处理室内具备磁石机构的磁控管溅射法；不使用辉光放电而利用使用微波来产生的等离子体的ECR溅射法。
此外，作为使用溅射法的成膜方法，还有在成膜时使靶材物质和溅射气体成分发生化学反应而形成它们的化合物薄膜的反应溅射法，以及在成膜时对衬底也施加电压的偏压溅射法。
接着，进行光刻工序形成抗蚀剂掩模，而对氧化物膜113及包含绝缘氧化物的氧化物半导体膜114进行蚀刻。可以将柠檬酸或草酸等的有机酸用作蚀刻剂进行蚀刻。在此通过使用ITO-07N(日本关东化学株式会社制造)的湿蚀刻去除不需要的部分来使氧化物膜113及包含绝缘氧化物的氧化物半导体膜114成为岛状，而形成氧化物层106及包含绝缘氧化物的氧化物半导体层111。通过将氧化物层106及包含绝缘氧化物的氧化物半导体层111的端部蚀刻为锥形，可以防止因台阶形状导致的布线的断裂。
在此，包含如氧化硅的绝缘氧化物的氧化物半导体膜114的对于湿蚀刻的蚀刻速度低于氧化物膜113的对于湿蚀刻的蚀刻速度。当层叠氧化物膜113和包含绝缘氧化物的氧化物半导体膜114并进行湿蚀刻时，与包含绝缘氧化物的氧化物半导体膜114相比，氧化物膜113进行的侧面蚀刻的程度大。因此，如图11A和11B所示，与包含绝缘氧化物的氧化物半导体层111的端部相比，氧化物层106的端部成为缩退的形状，在包含绝缘氧化物的氧化物半导体层111的端部下形成空洞210。由此，在后面的工序中，当形成源电极层及漏电极层105a、105b时，可以不使该源电极层及漏电极层105a、105b和氧化物层106的端部接触，可以防止在该源电极层及漏电极层105a、105b和氧化物层106的端部之间流过直接电流。
另外，在本实施方式中，在层叠形成氧化物膜113和包含绝缘氧化物的氧化物半导体膜114之后，通过光刻工序形成氧化物层106和包含绝缘氧化物的氧化物半导体层111，但是本实施方式不局限于此。也可以形成氧化物膜113，通过光刻形成氧化物层106，然后形成包含绝缘氧化物的氧化物半导体膜114，通过光刻形成包含绝缘氧化物的氧化物半导体层111。此时如图12A和12B所示那样采用由包含绝缘氧化物的氧化物半导体层103(包含绝缘氧化物的氧化物半导体层223)覆盖氧化物层106(氧化物层226)的结构。由此，在后面的工序中，当形成源电极层及漏电极层105a、105b时，可以不使该源电极层及漏电极层105a、105b和氧化物层226的端部接触，可以防止在该源电极层及漏电极层105a、105b和氧化物层226的端部之间流过直接电流。
此外，在此的蚀刻不局限于湿蚀刻，而也可以利用干蚀刻。作为用于干蚀刻的蚀刻装置，可以使用如下装置：利用反应性离子蚀刻法(Reactive Ion Etching：RIE法)的蚀刻装置；利用ECR(ElectronCyclotron Resonance：电子回旋加速器谐振)或ICP(InductivelyCoupled Plasma：感应耦合等离子体)等的高密度等离子体源的干蚀刻装置。另外，作为与ICP蚀刻装置相比容易获得在较大面积上的均匀放电的干蚀刻装置，有ECCP(Enhanced Capacitively CoupledPlasma：增大电容耦合等离子体)模式的蚀刻装置，在该ECCP模式的蚀刻装置中，上部电极接地，下部电极连接到13.56MHz的高频电源，并且下部电极还连接到3.2MHz的低频电源。通过采用该ECCP模式的蚀刻装置，即使在作为衬底例如使用其尺寸为一边超过3m的第10代衬底的情况下也可以对其进行处理。
接着，进行光刻工序形成抗蚀剂掩模，并且通过蚀刻去除栅极绝缘层102的不需要的部分且形成到达与栅电极层101相同材料的布线或电极层的接触孔。为与后面形成的导电膜直接连接而设置该接触孔。例如，当在驱动电路部中，在如下情况下形成接触孔，即：形成栅电极层和源电极层或栅电极层和漏电极层直接接触的晶体管或与端子部的栅极布线电连接的端子。图2C示出这个阶段的截面图。另外，这个阶段的平面图相当于图5。
接着，通过溅射法或真空蒸镀法在包含绝缘氧化物的氧化物半导体层111及栅极绝缘层102上形成由金属材料构成的导电膜112。图2D示出这个阶段的截面图。
可以使用实施方式1所示的导电材料且以单层或叠层来形成导电膜112。例如导电膜112也可以采用如下结构，即：第一导电层及第三导电层由作为耐热性导电材料的钛构成，并且第二导电层由包含钕的铝合金构成。通过导电膜112采用这种结构，可以活用铝的低电阻性且减少小丘的发生。
接着，进行光刻工序形成抗蚀剂掩模131，通过蚀刻去除不需要的部分来形成源电极层或漏电极层105a、105b、包含绝缘氧化物的氧化物半导体层103及连接电极120。作为此时的蚀刻方法使用湿蚀刻或干蚀刻。例如，在作为导电膜112，将钛用于第一导电层及第三导电层，并将包含钕的铝合金用于第二导电层的情况下，可以将过氧化氢溶液、加热盐酸或包含氟化氨的硝酸水溶液用作蚀刻剂来进行湿蚀刻。例如，可以通过使用KSMF-240(日本关东化学株式会社制造)，一次性地对由第一导电层至第三导电层构成的导电膜112进行蚀刻。在该蚀刻工序中，包含绝缘氧化物的氧化物半导体层111的露出区域的一部分也被蚀刻，而形成包含绝缘氧化物的氧化物半导体层103，该包含绝缘氧化物的氧化物半导体层103具有在源电极层或漏电极层105a、105b之间其厚度薄于与源电极层或漏电极层105a、105b重叠的区域的厚度的区域。因此，包含绝缘氧化物的氧化物半导体层103及氧化物层106的沟道形成区与包含绝缘氧化物的氧化物半导体层103的厚度薄的区域彼此重叠。
在作为导电膜112，将钛用于第一导电层及第三导电层，并将包含钕的铝合金用于第二导电层的情况下，可以将过氧化氢溶液、加热盐酸或包含氟化氨的硝酸水溶液用作蚀刻剂来一次性地进行导电膜112及包含绝缘氧化物的氧化物半导体层111的蚀刻，所以可以使源电极层或漏电极层105a、105b及包含绝缘氧化物的氧化物半导体层103的端部一致而成为连续结构。此外，由于使用湿蚀刻而各向同性地进行蚀刻且源电极层或漏电极层105a、105b的端部比抗蚀剂掩模131更缩退。通过上述工序，可以制造以包含绝缘氧化物的氧化物半导体层103及氧化物层106为沟道形成区的晶体管170。图3A示出这个阶段的截面图。另外，这个阶段的平面图相当于图6。
另外，在该光刻工序中，在端子部中残留与源电极层或漏电极层105a、105b相同材料的第二端子122。注意，第二端子122电连接到源极布线(包括源电极层或漏电极层105a、105的源极布线)。
另外，在端子部中，连接电极120通过形成在栅极绝缘膜中的接触孔直接连接到端子部的第一端子121。注意，虽然在此未图示，但是经过与上述的工序相同的工序，而可以使驱动电路的晶体管的源极布线或漏极布线直接连接到栅电极。
在上述光刻工序中，需要在将导电膜112蚀刻为岛状的工序和在形成源电极层及漏电极层105a、105b的工序中使用两个掩模。但是，在使用由多级灰度(高级灰度)掩模形成的具有多种(代表为两种)厚度的区域的抗蚀剂掩模的情况下，可以缩减抗蚀剂掩模数量，所以可以实现工序简化和低成本化。使用图33A至33C说明利用多级灰度掩模的光刻工序。
首先，根据图2B的状态通过上述方法在包含绝缘氧化物的氧化物半导体膜114上形成导电膜112，通过使用透过的光具有多种强度的多级灰度(高级灰度)掩模的曝光，如图33A所示的具有多种厚度不同的区域的抗蚀剂掩模132形成在导电膜112上。抗蚀剂掩模132在重叠于栅电极层101的一部分的区域中具有厚度薄的区域。接着，使用抗蚀剂掩模132，对导电膜112、氧化物膜113及包含绝缘氧化物的氧化物半导体膜114进行蚀刻来将其形成为岛状，而形成导电层115、包含绝缘氧化物的氧化物半导体层111、氧化物层106及第二端子124。图33A相当于这个阶段的截面图。
然后，对抗蚀剂掩模132进行灰化，形成抗蚀剂掩模131。如图33B所示，抗蚀剂掩模131由于灰化其面积缩小，并且其厚度减薄，而厚度薄的区域的抗蚀剂被去除。
最后，使用抗蚀剂掩模131，对导电层115及第二端子124进行蚀刻，而形成源电极层或漏电极层105a、105b、包含绝缘氧化物的氧化物半导体层103及第二端子122。另外，由于抗蚀剂掩模132缩小，源电极层或漏电极层105a、105b、包含绝缘氧化物的氧化物半导体层103、氧化物层106及第二端子122的端部也被蚀刻。图33C相当于这个阶段的截面图。注意，至于第一端子121，在后面的工序中形成保护绝缘层107之后，对栅极绝缘层102及保护绝缘层107进行蚀刻形成接触孔，并且形成透明导电膜且与FPC连接。如上所述，可以利用多级灰度掩模制造晶体管170。
接着，在去除抗蚀剂掩模131之后，优选以200℃至600℃，典型的是以250℃至500℃进行热处理(还包括光退火)。在此，在炉中，在大气气氛下以350℃进行一个小时的热处理。通过该热处理，进行包含绝缘氧化物的氧化物半导体层103及氧化物层106的原子级的重新排列。另外，包含绝缘氧化物的氧化物半导体层103因为包含如氧化硅的绝缘氧化物，所以可以避免由于通过该热处理的晶化，而可以维持非晶结构。此外，当将氧化物层106形成为非晶结构或包含晶粒的结构时，通过在该热处理中使氧化物层106多晶化，可以提高晶体管的导电率。另外，进行热处理的时序只要在形成包含绝缘氧化物的氧化物半导体层103之后，就没有特别的限制，例如也可以在形成像素电极之后进行。
再者，也可以对露出的包含绝缘氧化物的氧化物半导体层103的沟道形成区进行氧自由基处理。通过进行氧自由基处理，可以使晶体管成为常截止状态(normally-off)。另外，通过进行自由基处理，可以恢复由于包含绝缘氧化物的氧化物半导体层103的蚀刻导致的损伤。自由基处理优选在O2、N2O气氛下，优选在N2、He、Ar中的任一种包含氧的气氛下进行。另外，还可以在对上述气氛添加Cl2、CF4的气氛下进行自由基处理。注意，自由基处理优选不加偏置(bias)地进行。
接着，形成覆盖晶体管170的保护绝缘层107及树脂层133。首先，形成保护绝缘层107。作为保护绝缘层107，可以使用利用PCVD法或溅射法等而得到的氮化硅膜、氧化硅膜、氧氮化硅膜、氧化铝膜、氧化钽膜等。特别是，优选使用高密度等离子体装置形成氮化硅膜。通过使用高密度等离子体装置，与使用PCVD法时相比，可以将保护绝缘层107形成得致密。通过形成这种保护绝缘层107，可以防止水分、氢离子、OH-等侵入到包含绝缘氧化物层103及氧化物层106中。
接着，进行光刻工序，形成抗蚀剂掩模，并通过对保护绝缘层107的蚀刻来形成到达源电极层或漏电极层105b的接触孔125。此外，通过在此的蚀刻，形成到达第二端子122的接触孔127、到达连接电极120的接触孔126。
接着，在显示装置的像素部中，在保护绝缘层107上形成树脂层133。使用感光性或非感光性的光有机材料诸如聚酰亚胺、丙烯酸树脂、聚酰胺、聚酰胺-亚胺、抗蚀剂或苯并环丁烯或者它们的叠层以0.5μm至3μm左右的范围内的厚度形成树脂层133。当通过涂敷法形成感光性的聚酰亚胺时可以缩减工序数，所以是优选的。进行曝光、显影、焙烧来在显示装置的像素部形成树脂层133，但是，此时在与接触孔125及电容布线108重叠的部分不形成树脂层133。这是因为如下缘故：通过形成树脂层133，可以防止水分、氢等侵入到包含绝缘氧化物的氧化物半导体层103及氧化物层106。此外，通过形成树脂层133，可以将设置在树脂层133上的像素电极形成为平坦。
接着，形成透明导电膜。作为透明导电膜的材料，通过溅射法或真空蒸镀法等形成氧化铟(In2O3)、氧化铟氧化锡合金(In2O3-SnO2、缩写为ITO)等。使用盐酸之类的溶液对这些材料进行蚀刻处理。然而，由于对ITO的蚀刻特别容易产生残渣，因此也可以使用氧化铟氧化锌合金(In2O3-ZnO)，以便改善蚀刻加工性。
接着，进行光刻工序，形成抗蚀剂掩模，并通过蚀刻去除不需要的部分，来形成像素电极层110。
此外，在该光刻工序中，以电容部中的栅极绝缘层102及保护绝缘层107为电介质并使用电容布线108和像素电极层110形成存储电容。
另外，在该光刻工序中，使用抗蚀剂掩模覆盖连接电极120及第二端子122上并使形成在端子部的透明导电膜128、129残留。透明导电膜128、129成为用于与FPC连接的电极。形成在与第一端子121直接连接的连接电极120上的透明导电膜128成为用作栅极布线的输入端子的用于连接的端子电极。形成在第二端子122上的透明导电膜129是用作源极布线的输入端子的用于连接的端子电极。
接着，去除抗蚀剂掩模。图3B示出这个阶段的截面图。另外，图7相当于这个阶段的平面图。
此外，在本实施方式中，形成保护绝缘层107，并在其上形成树脂层133。但是，本实施方式不局限于此。如图3C所示，也可以在覆盖晶体管170地形成树脂层133之后，在树脂层133上形成保护绝缘层107。通过按该顺序形成保护绝缘层107及树脂层133，可以使用树脂层133保护包含绝缘氧化物的氧化物半导体层103及氧化物层106以避免受到在形成保护绝缘层107时产生的等离子体损坏。
此外，图9A1和图9A2分别示出图3B及3C的栅极布线端子部的截面图及平面图。图9A1相当于沿着图9A2中的线C1-C2的截面图。在图9A1中，形成在保护绝缘层154上的透明导电膜155是用作输入端子的用于连接的端子电极。另外，在图9A1中，在端子部中，使用与栅极布线相同的材料形成的第一端子151和使用与源极布线相同的材料形成的连接电极153隔着栅极绝缘层152互相重叠，并互相直接接触以实现导通。另外，连接电极153与透明导电膜155通过设置在保护绝缘层154中的接触孔直接接触以实现导通。
另外，图9B1及图9B2分别示出源极布线端子部的截面图及平面图。此外，图9B1相当于沿着图9B2中的线D1-D2的截面图。在图9B1中，形成在保护绝缘层154上的透明导电膜155是用作输入端子的用于连接的端子电极。另外，在图9B1中，在端子部中，使用与栅极布线相同的材料形成的电极156隔着栅极绝缘层152重叠于第二端子150的下方。电极156不与第二端子150电连接，通过将电极156设定为与第二端子150不同的电位，例如浮动状态、GND、0V等，可以形成用于对杂波的措施的电容或用于对静电的措施的电容。此外，第二端子150隔着保护绝缘层154与透明导电膜155电连接。
根据像素密度设置多个栅极布线、源极布线及电容布线。此外，在端子部中，排列地配置多个具有与栅极布线相同的电位的第一端子、多个具有与源极布线相同的电位的第二端子、多个具有与电容布线相同的电位的第三端子等。各端子的数量可以是任意的，实施者适当地决定各端子的数量，即可。
像这样，可以完成包括底栅型的n沟道型晶体管的晶体管170的像素晶体管部、存储电容。而且，通过对应于每一个像素将该像素晶体管部、存储电容配置为矩阵状来构成像素部，可以将它用作用来制造有源矩阵型显示装置的一个衬底。在本说明书中，为方便起见将这种衬底称为有源矩阵衬底。
当制造有源矩阵型液晶显示装置时，在有源矩阵衬底和设置有对置电极的对置衬底之间设置液晶层，以固定有源矩阵衬底和对置衬底。另外，在有源矩阵衬底上设置与设置在对置衬底上的对置电极电连接的共同电极，并且在端子部中设置与共同电极电连接的第四端子。该第四端子是用来将共同电极设定为固定电位，例如GND、0V等的端子。
此外，本实施方式不局限于图7的像素结构。图8示出与图7不同的平面图的例子。图8示出一例，其中不设置电容布线，并使像素电极隔着保护绝缘层及栅极绝缘层与相邻的像素的栅极布线重叠来形成存储电容。在此情况下，可以省略电容布线及与电容布线连接的第三端子。另外，在图8中，使用相同的附图标记说明与图7相同的部分。
在有源矩阵型液晶显示装置中，通过驱动配置为矩阵状的像素电极，在画面上形成显示图案。详细地说，通过在被选择的像素电极和对应于该像素电极的对置电极之间施加电压，进行配置在像素电极和对置电极之间的液晶层的光学调制，该光学调制被观察者识别为显示图案。
当液晶显示装置显示动态图像时，由于液晶分子本身的响应慢，所以有产生余象或动态图像的模糊的问题。有一种被称为黑插入的驱动技术，在该驱动技术中为了改善液晶显示装置的动态图像特性，在每隔一帧进行整个画面的黑显示。
此外，还有被称为倍速驱动的驱动技术，其中通过将垂直同步频率设定为经常的垂直同步频率1.5倍以上，优选设定为2倍以上来以改善响应速度并对各帧中的被分割的多个场的每一个选择写入的灰度。
另外，还有如下驱动技术：为了改善液晶显示装置的动态图像特性，而作为背光灯使用多个LED(发光二极管)光源或多个EL光源等构成面光源，并使构成面光源的各光源独立地在一个帧期间内进行间歇发光驱动。作为面光源，可以使用三种以上的LED或白色发光的LED。由于可以独立地控制多个LED，因此也可以按照液晶层的光学调制的切换时序使LED的发光时序同步。因为在这种驱动技术中可以部分地关断LED，所以尤其是在进行一个画面中的黑色显示区所占的比率高的图像显示的情况下，可以得到耗电量的减少效果。
通过组合这些驱动技术，可以比现有的液晶显示装置进一步改善液晶显示装置的动态图像特性等的显示特性。
由于根据本实施方式而得到的n沟道型晶体管将氧化物半导体层用于沟道形成区并具有良好的动态特性，因此可以组合这些驱动技术。
此外，在制造发光显示装置的情况下，因为将有机发光元件的一方电极(也称为阴极)设定为低电源电位，例如GND、0V等，所以在端子部中设置用来将阴极设定为低电源电位，例如GND、0V等的第四端子。此外，在制造发光显示装置的情况下，除了源极布线及栅极布线之外还设置电源供给线。由此，在端子部中设置与电源供给线电连接的第五端子。
通过上述工序，可以提供不包含In、Ga等的稀有金属而包含Zn的氧化物层的晶体管。此外，在包含Zn的氧化物层的晶体管中，在氧化物层上层叠包含绝缘氧化物的氧化物半导体层，且以氧化物层和源电极层或漏电极层隔着包含绝缘氧化物的氧化物半导体层重叠的方式形成晶体管，可以减少该晶体管的阈值电压的不均匀，而可以使电特性稳定。另外，也可以减少截止电流。
通过将该晶体管用于显示装置的像素部及驱动电路部，可以提供电特性高且可靠性优异的显示装置。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式3
在本实施方式中，参照图31A和31B说明与实施方式1所示的晶体管不同形状的晶体管。
图31A和31B示出本实施方式的底栅结构的晶体管。在图31A和31B所示的晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有氧化物层106，在氧化物层106上设置有包含绝缘氧化物的氧化物半导体层103，在包含绝缘氧化物的氧化物半导体层103上设置有缓冲层301a、301b，在缓冲层301a、301b上设置有源电极层105a、105b。另外，氧化物层106及包含绝缘氧化物的氧化物半导体层103包含锌(Zn)。也就是说，图31A和31B所示的晶体管是：在实施方式1中的图1A和1B示出的晶体管的包含绝缘氧化物的氧化物半导体层103和源电极层或漏电极层105a、105b之间设置有缓冲层301a、301b的晶体管。
作为用作源区或漏区的缓冲层301a、301b，与氧化物层106同样，优选使用由Zn-O类或Sn-Zn-O类的氧化物半导体构成的非单晶膜而形成。此外，也可以使用由Zn-O类或Sn-Zn-O类的包含氮的氧化物半导体构成的非单晶膜。缓冲层301a、301b具有n型导电型，并将其电导率设定得高于包含绝缘氧化物的氧化物半导体层103的电导率。在此，缓冲层301a、301b也可以采用非晶结构、多晶结构、单晶结构或包括晶粒(纳米晶体)的结构中的任一种。晶粒(纳米晶体)的直径为1nm至10nm，典型的为2nm至4nm左右。
在氩等稀有气体和氧气体的气氛下通过溅射法形成用于缓冲层301a、301b的氧化物半导体膜。此时，使氩等稀有气体的流量的比率大于氧气体的流量的比率地形成。或者不使用氧气体而只在氩等稀有气体的气氛下形成，来可以提高缓冲层301a、301b的电导率。或者，也可以通过使用氮气体代替氧气体，提高缓冲层301a、301b的导电率。
用于缓冲层301a、301b的氧化物半导体膜的厚度为5nm至20nm。当然，在膜中包含晶粒的情况下，所包含的晶粒的尺寸不超过其厚度。
如上所述，通过设置缓冲层301a、301b，可以在氧化物层106和源电极层或漏电极层105a、105b之间，可以使其热稳定性比肖特基结的热稳定性高，并且可以使晶体管的工作特性稳定。另外，因为导电性优异，所以即使漏极电压高也可以保持良好的迁移率。
注意，关于本实施方式的晶体管的缓冲层301a、301b之外的结构和材料参照实施方式1。
本实施方式的晶体管的制造工序与实施方式2所示的晶体管的制造工序大致相同。首先，通过实施方式2所示的方法形成用来形成包含绝缘氧化物的氧化物半导体层103的氧化物半导体膜，连续地通过上述方法溅射形成用来形成缓冲层301a、301b的氧化物半导体膜。接着，通过光刻工序，与包含绝缘氧化物的氧化物半导体层111及氧化物层106同样，将用来形成缓冲层301a、301b的氧化物半导体膜蚀刻为岛状，来形成氧化物半导体膜302(参照图32A)。接着，通过实施方式2所示的方法进行直到导电膜112的成膜(参照图32B)。接着，通过光刻工序与源电极层或漏电极层105a、105b、包含绝缘氧化物的氧化物半导体层103同样，蚀刻氧化物半导体膜302来形成缓冲层301a、301b(参照图32C)。以后的工序与实施方式2同样。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式4
在本实施方式中，参照图35A至35C说明与实施方式1至实施方式3所示的晶体管不同的形状的晶体管。
在图35A所示的晶体管中，在衬底100上设置有栅电极层101，在栅电极层101上设置有栅极绝缘层102，在栅极绝缘层102上设置有氧化物层316，在氧化物层316上设置有缓冲层301a、301b，在缓冲层301a、301b上设置有源电极层或漏电极层105a、105b，并且在源电极层或漏电极层105a、105b以及氧化物层316上设置有包含绝缘氧化物的氧化物半导体层313。
另外，氧化物层316包含锌(Zn)，并与实施方式1所示的氧化物层106同样。此外，包含绝缘氧化物的氧化物半导体层313是一种氧化物半导体层，其中包含以SiO2为典型的绝缘氧化物和锌(Zn)且其导电率比氧化物层106的导电率低，并且与实施方式1所示的包含绝缘氧化物的氧化物半导体层103同样。另外，衬底100、栅电极层101、栅极绝缘层102、缓冲层301a、301b、源电极层及漏电极层105a、105b分别与在实施方式1至实施方式3中使用的同样。
包含绝缘氧化物的氧化物半导体层313在氧化物层316的周边部以及在源电极层或漏电极层105a和105b之间的部分与氧化物层316接触。氧化物层316在源电极层或漏电极层105a和105b之间具有其厚度比与源电极层或漏电极层105a、105b重叠的区域的厚度薄的区域，并且在周边部以及在源电极层或漏电极层105a和105b之间的部分与包含绝缘氧化物的氧化物半导体层313接触。此外，优选采用包含绝缘氧化物的氧化物半导体层313和氧化物层316的端部一致的连续结构。
通过采用上述结构，可以将储存在不与氧化物层316的背沟道一侧的源电极层或漏电极层105a、105b重叠的部分中的充电释放到减少导电率的包含绝缘氧化物的氧化物半导体层313。此外，可以防止充电侵入到氧化物层316的背沟道一侧。
再者，如图35B所示，通过在晶体管上设置保护绝缘层107并覆盖保护绝缘层107地设置树脂层133，可以防止水分、氢或OH-侵入到氧化物层316而储存充电。另外，像素电极层110在包含绝缘氧化物的氧化物半导体层313、保护绝缘层107及树脂层133形成接触孔来实现与源电极层或漏电极层105a、105b的接触。
此外，如图35C所示，也可以在晶体管上设置树脂层133并覆盖树脂层133地设置保护绝缘层107。由此，可以防止水分、氢或OH-侵入到氧化物层316而储存充电。另外，可以利用树脂层133保护包含绝缘氧化物的氧化物半导体层313及氧化物层316以避免受到在形成保护绝缘层107时产生的等离子体损坏。另外，像素电极层110在包含绝缘氧化物的氧化物半导体层313、树脂层133及保护绝缘层107形成接触孔来实现与源电极层或漏电极层105a、105b的接触。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当的组合而使用。
实施方式5
在本实施方式中，参照图13A至13C说明使用两个实施方式1所示的底栅型晶体管的反相器电路。
使用反相器电路、电容、电阻等构成用来驱动像素部的驱动电路。在组合两个n沟道型TFT形成反相器电路的情况下，有组合增强型晶体管和耗尽型晶体管形成反相器电路的情况(以下称为EDMOS电路)以及使用两个增强型TFT形成反相器电路的情况(以下称为EEMOS电路)。注意，在n沟道型TFT的阈值电压是正的情况下，定义为增强型晶体管，而在n沟道型TFT的阈值电压是负的情况下，定义为耗尽型晶体管。在本说明书中按照该定义进行描述。
将像素部和驱动电路形成在同一衬底上，并且在像素部中，使用配置为矩阵状的增强型晶体管切换对像素电极的电压施加的导通截止。该配置于像素部中的增强型晶体管使用氧化物半导体。
图13A表示驱动电路的反相器电路的截面结构。注意，在图13A中，作为第一晶体管430a及第二晶体管430b使用图1A和1B所示的结构的反交错型薄膜晶体管。但是，本实施方式所示的可以用于反相器电路的晶体管不局限于该结构。
在图13A所示的第一晶体管430a中，在衬底400上设置有第一栅电极层401a，在第一栅电极层401a上设置有栅极绝缘层402，在栅极绝缘层402上设置有第一氧化物层406a，在第一氧化物层406a上设置有第一包含绝缘氧化物的氧化物半导体层403a，在第一包含绝缘氧化物的氧化物半导体层403a上设置有第一布线405a及第二布线405b。与此同样，在第二晶体管430b中，在衬底400上设置有第二栅电极层401b，在第二栅电极层401b上设置有栅极绝缘层402，在栅极绝缘层402上设置有第二氧化物层406b，在第二氧化物层406b上设置有第二包含绝缘氧化物的氧化物半导体层403b，在第二包含绝缘氧化物的氧化物半导体层403b上设置有第二布线405b及第三布线405c。在此，第二布线405b通过形成在栅极绝缘层402中的接触孔414直接连接到第二栅电极层401b。注意，每个部分的结构和材料参照上述晶体管。
第一布线405a是接地电位的电源线(接地电源线)。该接地电位的电源线也可以是被施加负电压VDL的电源线(负电源线)。第三布线405c是被施加正电压VDD的电源线(正电源线)。
如图13A所示那样，电连接到第一包含绝缘氧化物的氧化物半导体层403a和第二包含绝缘氧化物的氧化物半导体层403b的双方的第二布线405b通过形成在栅极绝缘层402的接触孔414与第二晶体管430b的第二栅电极层401b直接连接。通过直接连接，可以获得良好的接触并减少接触电阻。与隔着其他导电膜，例如透明导电膜连接第二栅电极层401b和第二布线405b的情况相比，可以实现接触孔数的减少、借助于接触孔数的减少的驱动电路等的占有面积的缩小。
此外，图13C示出驱动电路的反相器电路的平面图。在图13C中，沿着虚线Z1-Z2截断的截面相当于图13A。
另外，图13B示出EDMOS电路的等效电路。图13A及图13C所示的电路连接相当于图13B，并且它是第一晶体管430a是增强型n沟道型晶体管，而第二晶体管430b是耗尽型n沟道型晶体管的例子。
作为在同一衬底上制造增强型n沟道型晶体管和耗尽型n沟道型晶体管的方法，例如使用不同的材料及不同的成膜条件制造第一包含绝缘氧化物的氧化物半导体层403a和第一氧化物层406a、第二包含绝缘氧化物的氧化物半导体层403b及第二氧化物层406b。此外，也可以在氧化物半导体层的上下设置栅电极控制阈值，对栅电极施加电压以使得一方TFT成为常开启状态，并使得另一方TFT成为常截止状态而构成EDMOS电路。
另外，不局限于EDMOS电路，通过作为第一晶体管430a及第二晶体管430b采用增强型n沟道型晶体管，可以制造EEMOS电路。在此情况下，将第三布线405c和第二栅电极层401b连接，而代替第二布线405b和第二栅电极层401b连接。
在本实施方式中使用的晶体管中，通过在包含Zn的氧化物层上层叠包含绝缘氧化物的氧化物半导体层，氧化物层和源电极层或漏电极层隔着包含绝缘氧化物的氧化物半导体层接触的方式形成晶体管，可以减少该晶体管的阈值电压的不均匀，而可以使电特性稳定。因此，可以提高本实施方式所示的反相器电路的电路特性。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式6
在本实施方式中，在半导体装置的一例的显示装置中，以下说明在同一衬底上至少制造驱动电路的一部分以及配置在像素部的晶体管的例子。
根据实施方式2形成像素部的晶体管。此外，因为实施方式1至实施方式4所示的晶体管是n沟道型TFT，所以将可以由n沟道型TFT构成的驱动电路的一部分形成在与像素部的晶体管同一衬底上。
图14A示出本发明的一个方式的半导体装置的一例的有源矩阵型液晶显示装置的框图的一例。图14A所示的显示装置在衬底5300上包括：具有多个具备显示元件的像素的像素部5301；选择各像素的扫描线驱动电路5302；以及控制对被选择了的像素的视频信号输入的信号线驱动电路5303。
像素部5301通过从信号线驱动电路5303在列方向上延伸地配置的多个信号线S1至Sm(未图示)与信号线驱动电路5303连接，并且通过从扫描线驱动电路5302在行方向上延伸地配置的多个扫描线G1至Gn(未图示)与扫描线驱动电路5302连接，并具有对应于信号线S1至Sm以及扫描线G1至Gn配置为矩阵状的多个像素(未图示)。并且，各像素与信号线Sj(信号线S1至Sm中的任一个)、扫描线Gi(扫描线G1至Gn中的任一个)连接。
此外，实施方式1至实施方式4所示的晶体管是n沟道型TFT，参照图15说明由n沟道型TFT构成的信号线驱动电路。
图15所示的信号线驱动电路包括：驱动器IC5601；开关组5602_1至5602_M；第一布线5611；第二布线5612；第三布线5613；以及布线5621_1至5621_M。开关组5602_1至5602_M分别包括第一晶体管5603a、第二晶体管5603b以及第三晶体管5603c。
驱动器IC5601连接到第一布线5611、第二布线5612、第三布线5613及布线5621_1至5621_M。而且，开关组5602_1至5602_M分别连接到第一布线5611、第二布线5612、第三布线5613及分别对应于开关组5602_1至5602_M的布线5621_1至5621_M。而且，布线5621_1至5621_M分别通过第一晶体管5603a、第二晶体管5603b及第三晶体管5603c连接到三个信号线(信号线Sm-2、信号线Sm-1、信号线Sm(m＝3M))。例如，第J列的布线5621_J(布线5621_1至布线5621_M中的某一个)分别通过开关组5602_J所具有的第一晶体管5603a、第二晶体管5603b及第三晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj(j＝3J)。
注意，对第一布线5611、第二布线5612、第三布线5613分别输入信号。
注意，驱动器IC5601优选使用单晶半导体形成。再者，开关组5602_1至5602_M优选形成在与像素部同一衬底上。因此，优选通过FPC等连接驱动器IC5601和开关组5602_1至5602_M。或者，也可以通过与像素部贴合在同一衬底上等地设置单晶半导体层，来形成驱动器IC5601。
接着，参照图16的时序图说明图15所示的信号线驱动电路的工作。注意，图16的时序图示出选择第i行扫描线Gi时的时序图。再者，第i行扫描线Gi的选择期间被分割为第一子选择期间T1、第二子选择期间T2及第三子选择期间T3。而且，图15的信号线驱动电路在其他行的扫描线被选择的情况下也进行与图16相同的工作。
注意，图16的时序图示出第J列的布线5621_J分别通过第一晶体管5603a、第二晶体管5603b及第三晶体管5603c连接到信号线Sj-2、信号线Sj-1、信号线Sj的情况。
注意，图16的时序图示出第i行扫描线Gi被选择的时序、第一晶体管5603a的导通/截止的时序5703a、第二晶体管5603b的导通/截止的时序5703b、第三晶体管5603c的导通/截止的时序5703c及输入到第J列布线5621_J的信号5721_J。
注意，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中，分别对布线5621_1至布线5621_M输入不同的视频信号。例如，在第一子选择期间T1中输入到布线5621_J的视频信号输入到信号线Sj-2，在第二子选择期间T2中输入到布线5621_J的视频信号输入到信号线Sj-1，在第三子选择期间T3中输入到布线5621_J的视频信号输入到信号线Sj。再者，在第一子选择期间T1、第二子选择期间T2及第三子选择期间T3中输入到布线5621_J的视频信号分别为Data_j-2、Data_j-1、Data_j。
如图16所示，在第一子选择期间T1中，第一晶体管5603a导通，第二晶体管5603b及第三晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二晶体管5603b导通，第一晶体管5603a及第三晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第二晶体管5603b输入到信号线Sj-1。在第三子选择期间T3中，第三晶体管5603c导通，第一晶体管5603a及第二晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三晶体管5603c输入到信号线Sj。
据此，图15的信号线驱动电路通过将一个栅极选择期间分割为三个从而可以在一个栅极选择期间中从一个布线5621将视频信号输入到三个信号线。因此，图15的信号线驱动电路可以将形成有驱动器IC5601的衬底和形成有像素部的衬底的连接数设定为信号线数的大约1/3。通过将连接数设定为大约1/3，可以提高图15的信号线驱动电路的可靠性、成品率等。
注意，只要能够如图15所示，将一个栅极选择期间分割为多个子选择期间，并在各子选择期间中从某一个布线向多个信号线分别输入视频信号，就对于晶体管的配置、数量及驱动方法等没有限制。
例如，当在三个以上的子选择期间的每个中从一个布线将视频信号分别输入到三个以上的信号线时，追加晶体管及用来控制晶体管的布线，即可。但是，当将一个栅极选择期间分割为四个以上的子选择期间时，一个子选择期间变短。因此，优选将一个栅极选择期间分割为两个或三个子选择期间。
作为另一例，也可以如图17的时序图所示，将一个选择期间分割为预充电期间Tp、第一子选择期间T1、第二子选择期间T2、第三子选择期间T3。再者，图17的时序图示出选择第i行扫描线Gi的时序、第一晶体管5603a的导通/截止的时序5803a、第二晶体管5603b的导通/截止的时序5803b、第三晶体管5603c的导通/截止的时序5803c以及输入到第J列布线5621_J的信号5821_J。如图17所示，在预充电期间Tp中，第一晶体管5603a、第二晶体管5603b及第三晶体管5603c导通。此时，输入到布线5621_J的预充电电压Vp通过第一晶体管5603a、第二晶体管5603b及第三晶体管5603c分别输入到信号线Sj-2、信号线Sj-1、信号线Sj。在第一子选择期间T1中，第一晶体管5603a导通，第二晶体管5603b及第三晶体管5603c截止。此时，输入到布线5621_J的Data_j-2通过第一晶体管5603a输入到信号线Sj-2。在第二子选择期间T2中，第二晶体管5603b导通，第一晶体管5603a及第三晶体管5603c截止。此时，输入到布线5621_J的Data_j-1通过第二晶体管5603b输入到信号线Sj-1。在第三子选择期间T3中，第三晶体管5603c导通，第一晶体管5603a及第二晶体管5603b截止。此时，输入到布线5621_J的Data_j通过第三晶体管5603c输入到信号线Sj。
据此，因为应用了图17的时序图的图15的信号线驱动电路可以通过在子选择期间之前提供预充电选择期间来对信号线进行预充电，所以可以高速地进行对像素的视频信号的写入。注意，在图17中，使用相同的附图标记来表示与图16相同的部分，而省略对于同一部分或具有相同的功能的部分的详细说明。
此外，说明扫描线驱动电路的结构。扫描线驱动电路包括移位寄存器、缓冲器。此外，根据情况，还可以包括电平转移器。在扫描线驱动电路中，通过对移位寄存器输入时钟信号(CLK)及起始脉冲信号(SP)，生成选择信号。所生成的选择信号在缓冲器中被缓冲放大，并供给到对应的扫描线。扫描线连接到一行的像素的晶体管的栅电极。而且，由于需要将一行上的像素的晶体管同时导通，因此使用能够产生大电流的缓冲器。
参照图18和图19说明用于扫描线驱动电路的一部分的移位寄存器的一个方式。
图18示出移位寄存器的电路结构。图18所示的移位寄存器由触发器5701_1至5701_n的多个触发器构成。此外，输入第一时钟信号、第二时钟信号、起始脉冲信号、复位信号来进行工作。
说明图18的移位寄存器的连接关系。第一级触发器5701_1连接到第一布线5711、第二布线5712、第四布线5714、第五布线5715、第七布线5717_1及第七布线5717_2。另外，第二级触发器5701_2连接到第三布线5713、第四布线5714、第五布线5715、第七布线5717_1、第七布线5717_2及第七布线5717_3。
与此同样，第i级触发器5701_i(触发器5701_1至5701_n中的任一个)连接到第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_i-1、第七布线5717_i及第七布线5717_i+1。在此，在i为奇数的情况下，第i级触发器5701_i连接到第二布线5712，在i为偶数的情况下，第i级触发器5701_i连接到第三布线5713。
另外，第n级触发器5701_n连接到第二布线5712或第三布线5713的一方、第四布线5714、第五布线5715、第七布线5717_n-1、第七布线5717_n及第六布线5716。
注意，第一布线5711、第二布线5712、第三布线5713、第六布线5716也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第四布线5714、第五布线5715也可以分别称为第一电源线、第二电源线。
接着，使用图19说明图18所示的触发器的详细结构。图19所示的触发器包括第一晶体管5571、第二晶体管5572、第三晶体管5573、第四晶体管5574、第五晶体管5575、第六晶体管5576、第七晶体管5577以及第八晶体管5578。注意，第一晶体管5571、第二晶体管5572、第三晶体管5573、第四晶体管5574、第五晶体管5575、第六晶体管5576、第七晶体管5577以及第八晶体管5578是n沟道型晶体管，并且当栅-源间电压(Vgs)超过阈值电压(Vth)时它们成为导通状态。
另外，图19所示的触发器具有第一布线5501、第二布线5502、第三布线5503、第四布线5504、第五布线5505及第六布线5506。
在此示出作为所有晶体管采用增强型n沟道型晶体管的例子，但是没有特别的限制，例如即使使用耗尽型n沟道型晶体管也可以驱动驱动电路。
接着，下面示出图18所示的触发器的连接结构。
第一晶体管5571的第一电极(源电极及漏电极中的一方)连接到第四布线5504，并且第一晶体管5571的第二电极(源电极及漏电极中的另一方)连接到第三布线5503。
第二晶体管5572的第一电极连接到第六布线5506，并且第二晶体管5572的第二电极连接到第三布线5503。
第三晶体管5573的第一电极连接到第五布线5505，第三晶体管5573的第二电极连接到第二晶体管5572的栅电极，第三晶体管5573的栅电极连接到第五布线5505。
第四晶体管5574的第一电极连接到第六布线5506，第四晶体管5574的第二电极连接到第二晶体管5572的栅电极，并且第四晶体管5574的栅电极连接到第一晶体管5571的栅电极。
第五晶体管5575的第一电极连接到第五布线5505，第五晶体管5575的第二电极连接到第一晶体管5571的栅电极，并且第五晶体管5575的栅电极连接到第一布线5501。
第六晶体管5576的第一电极连接到第六布线5506，第六晶体管5576的第二电极连接到第一晶体管5571的栅电极，并且第六晶体管5576的栅电极连接到第二晶体管5572的栅电极。
第七晶体管5577的第一电极连接到第六布线5506，第七晶体管5577的第二电极连接到第一晶体管5571的栅电极，并且第七晶体管5577的栅电极连接到第二布线5502。
第八晶体管5578的第一电极连接到第六布线5506，第八晶体管5578的第二电极连接到第二晶体管5572的栅电极，并且第八晶体管5578的栅电极连接到第一布线5501。
注意，以第一晶体管5571的栅电极、第四晶体管5574的栅电极、第五晶体管5575的第二电极、第六晶体管5576的第二电极以及第七晶体管5577的第二电极的连接部为节点5543。再者，以第二晶体管5572的栅电极、第三晶体管5573的第二电极、第四晶体管5574的第二电极、第六晶体管5576的栅电极以及第八晶体管5578的第二电极的连接部为节点5544。
注意，第一布线5501、第二布线5502、第三布线5503以及第四布线5504也可以分别称为第一信号线、第二信号线、第三信号线、第四信号线。再者，第五布线5505、第六布线5506也可以分别称为第一电源线、第二电源线。
在第i级触发器5701_i中，图19中的第一布线5501和图18中的第七布线5717_i-1连接。另外，图19中的第二布线5502和图18中的第七布线5717_i+1连接。另外，图19中的第三布线5503和图18中的第七布线5717_i连接。而且，图19中的第六布线5506和图18中的第五布线5715连接。
在i为奇数的情况下，图19中的第四布线5504连接到图18中的第二布线5712，在i为偶数的情况下，图19中的第四布线5504连接到图18中的第三布线5713。另外，图19中的第五布线5505和图18中的第四布线5714连接。
在第一级触发器5701_1中，图19中的第一布线5501连接到图18中的第一布线5711。另外，在第n级触发器5701_n中，图19中的第二布线5502连接到图18中的第六布线5716。
此外，也可以仅使用实施方式1至实施方式4所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。因为实施方式1至实施方式4所示的n沟道型TFT的晶体管迁移率大，所以可以提高驱动电路的驱动频率。另外，实施方式1至实施方式4所示的n沟道型TFT通过利用氧化物半导体层，减少寄生电容，因此频率特性(称为f特性)高。例如，由于可以使用实施方式1至实施方式4所例示的n沟道型TFT的扫描线驱动电路进行高速工作，因此可以提高帧频率或实现黑屏插入等。
再者，通过增大扫描线驱动电路的晶体管的沟道宽度，或配置多个扫描线驱动电路等，可以实现更高的帧频率。在配置多个扫描线驱动电路的情况下，通过将用来驱动偶数行的扫描线的扫描线驱动电路配置在一侧，并将用来驱动奇数行的扫描线的扫描线驱动电路配置在其相反一侧，可以实现帧频率的提高。此外，通过使用多个扫描线驱动电路对扫描线输出信号，有利于显示装置的大型化。
此外，在制造半导体装置的一例的有源矩阵型发光显示装置的情况下，因为至少在一个像素中配置多个晶体管，因此优选配置多个扫描线驱动电路。图14B示出有源矩阵型发光显示装置的框图的一例。
图14B所示的发光显示装置在衬底5400上包括：具有多个具备显示元件的像素的像素部5401；分别选择各像素的第一扫描线驱动电路5402及第二扫描线驱动电路5404；以及控制对被选择的像素的视频信号的输入的信号线驱动电路5403。
在输入到图14B所示的发光显示装置的像素的视频信号为数字方式的情况下，通过切换晶体管的导通和截止，像素处于发光或非发光状态。因此，可以采用面积灰度法或时间灰度法进行灰度显示。面积灰度法是一种驱动法，其中通过将一个像素分割为多个子像素并根据视频信号分别驱动各子像素，来进行灰度显示。此外，时间灰度法是一种驱动法，其中通过控制像素发光的期间，来进行灰度显示。
因为发光元件的响应速度比液晶元件等快，所以与液晶元件相比适合于时间灰度法。具体而言，在采用时间灰度法进行显示的情况下，将一个帧期间分割为多个子帧期间。然后，根据视频信号，在各子帧期间中使像素的发光元件处于发光或非发光状态。通过将一个帧期间分割为多个子帧期间，可以利用视频信号控制在一个帧期间中像素实际上发光的期间的总长度，并可以进行灰度显示。
注意，在图14B所示的发光显示装置中示出一种例子，其中当在一个像素中配置两个开关TFT时，使用第一扫描线驱动电路5402生成输入到一方的开关TFT的栅极布线的第一扫描线的信号，而使用第二扫描线驱动电路5404生成输入到另一方的开关TFT的栅极布线的第二扫描线的信号。但是，也可以使用一个扫描线驱动电路生成输入到第一扫描线的信号和输入到第二扫描线的信号。此外，例如根据一个像素所具有的开关TFT的数量，可能会在各像素中设置多个用来控制开关元件的工作的扫描线。在此情况下，既可以使用一个扫描线驱动电路生成输入到多个扫描线的所有信号，又可以使用多个扫描线驱动电路生成输入到多个扫描线的所有信号。
此外，在发光显示装置中也可以将驱动电路中的能够由n沟道型TFT构成的驱动电路的一部分形成在与像素部的晶体管同一衬底上。另外，也可以仅使用实施方式1至实施方式4所示的n沟道型TFT制造信号线驱动电路及扫描线驱动电路。
此外，上述驱动电路除了液晶显示装置及发光显示装置以外还可以用于利用与开关元件电连接的元件来驱动电子墨水的电子纸。电子纸也称为电泳显示装置(电泳显示器)，并具有如下优点：与纸相同的易读性、其耗电量比其他显示装置小、可形成为薄且轻的形状。
通过上述工序，可以制造作为半导体装置电特性稳定且可靠性高的显示装置。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式7
通过制造实施方式1至实施方式4所示的晶体管并将该晶体管用于像素部及驱动电路，从而可以制造具有显示功能的半导体装置(也称为显示装置)。此外，可以将使用实施方式1至实施方式4所示的晶体管的驱动电路的一部分或全部一体地形成在与像素部同一衬底上，从而形成系统型面板(system-on-panel)。
显示装置包括显示元件。作为显示元件，可以使用液晶元件(也称为液晶显示元件)、发光元件(也称为发光显示元件)。在发光元件的范畴内包括利用电流或电压控制亮度的元件，具体而言，包括无机EL(Electro Luminescence：电致发光)元件、有机EL元件等。此外，也可以使用电子墨水等的对比度因电作用而变化的显示媒体。
此外，显示装置包括密封有显示元件的面板和在该面板中安装有包括控制器的IC等的模块。再者，涉及一种元件衬底，该元件衬底相当于制造该显示装置的过程中的显示元件完成之前的一个方式，并且它在多个各像素中分别具备用于将电流供给到显示元件的单元。具体而言，元件衬底既可以是只形成有显示元件的像素电极的状态，又可以是形成成为像素电极的导电膜之后且通过蚀刻形成像素电极之前的状态，而可以采用各种方式。
注意，本说明书中的显示装置是指图像显示装置、显示装置、或光源(包括照明装置)。另外，显示装置还包括安装有连接器，诸如FPC(Flexible Printed Circuit：柔性印刷电路)、TAB(Tape AutomatedBonding：载带自动键合)带或TCP(Tape Carrier Package：载带封装)的模块；将印刷线路板固定到TAB带或TCP端部的模块；通过COG(Chip On Glass：玻璃上芯片)方式将IC(集成电路)直接安装到显示元件上的模块。
在本实施方式中，参照图20A1至20B说明相当于半导体装置的一个方式的液晶显示面板的外观及截面。图20A1、20A2是一种面板的平面图，其中实施方式1至实施方式4所示的使用氧化物半导体层的电特性稳定且可靠性高的晶体管4010、4011及液晶元件4013形成在第一衬底4001上且利用密封材料4005密封在第一衬底4001和第二衬底4006之间。图20B相当于沿着图20A1、20A2的线M-N的截面图。
以围绕设置在第一衬底4001上的像素部4002和扫描线驱动电路4004的方式设置有密封材料4005。此外，在像素部4002和扫描线驱动电路4004上设置有第二衬底4006。因此，像素部4002和扫描线驱动电路4004与液晶层4008一起由第一衬底4001、密封材料4005和第二衬底4006密封。此外，在与第一衬底4001上的由密封材料4005围绕的区域不同的区域中安装有信号线驱动电路4003，该信号线驱动电路4003使用单晶半导体膜或多晶半导体膜形成在另行准备的衬底上。
注意，对于另行形成的驱动电路的连接方法没有特别的限制，而可以采用COG方法、引线键合方法或TAB方法等。图20A1是通过COG方法安装信号线驱动电路4003的例子，而图20A2是通过TAB方法安装信号线驱动电路4003的例子。
此外，设置在第一衬底4001上的像素部4002和扫描线驱动电路4004包括多个晶体管。在图20B中例示像素部4002所包括的晶体管4010和扫描线驱动电路4004所包括的晶体管4011。在晶体管4010、4011上设置有绝缘层4020、4021。
作为晶体管4010、4011可以应用实施方式1至实施方式4所示的使用氧化物半导体层的电特性稳定且可靠性高的晶体管。在本实施方式中，晶体管4010、4011是n沟道型晶体管。
此外，液晶元件4013所具有的像素电极层4030与晶体管4010电连接。而且，液晶元件4013的对置电极层4031形成在第二衬底4006上。像素电极层4030、对置电极层4031和液晶层4008重叠的部分相当于液晶元件4013。注意，像素电极层4030、对置电极层4031分别设置有用作取向膜的绝缘层4032、4033，并且隔着绝缘层4032、4033夹有液晶层4008。
注意，作为第一衬底4001、第二衬底4006，可以使用玻璃、金属(典型的是不锈钢)、陶瓷、塑料。作为塑料，可以使用FRP(Fiberglass-Reinforced P1astics：玻璃纤维增强塑料)板、PVF(聚氟乙烯)薄膜、聚酯薄膜或丙烯酸树脂薄膜。此外，还可以使用具有将铝箔夹在PVF膜之间或聚酯膜之间的结构的薄片。
此外，附图标记4035表示通过对绝缘膜选择性地进行蚀刻而得到的柱状间隔件，并且它是为控制像素电极层4030和对置电极层4031之间的距离(单元间隙)而设置的。注意，还可以使用球状间隔件。另外，对置电极层4031与设置在与晶体管4010同一衬底上的共同电位线电连接。使用共同连接部，可以通过配置在一对衬底之间的导电性粒子电连接对置电极层4031和共同电位线。此外，将导电性粒子包含在密封材料4005中。
另外，还可以使用不使用取向膜的显示蓝相的液晶。蓝相是液晶相的一种，是指当使胆甾相液晶的温度上升时即将从胆甾相转变到均质相之前出现的相。由于蓝相只出现在较窄的温度范围内，所以为了改善温度范围，将混合有5wt％以上的手性试剂的液晶组成物用于液晶层4008。包含显示蓝相的液晶和手性试剂的液晶组成物的响应速度短，即为10μs至100μs，并且由于其具有光学各向同性而不需要取向处理，从而视角依赖小。
另外，虽然本实施方式示出透过型液晶显示装置的例子，但是本发明可以应用于反射型液晶显示装置或半透过型液晶显示装置。
另外，虽然在本实施方式的液晶显示装置中示出在衬底的外侧(可见的一侧)设置偏振片，并在内侧依次设置着色层、用于显示元件的电极层的例子，但是也可以在衬底的内侧设置偏振片。另外，偏振片和着色层的叠层结构也不局限于本实施方式的结构，只要根据偏振片和着色层的材料或制造工序条件适当地设定即可。另外，还可以设置用作黑底的遮光膜。
另外，在本实施方式中，使用用作保护膜或平坦化绝缘膜的绝缘层(绝缘层4020、绝缘层4021)覆盖在实施方式1至实施方式4中获得的晶体管，以减少晶体管的表面凹凸并提高晶体管的可靠性。另外，因为保护膜用来防止悬浮在大气中的有机物、金属物、水蒸气等的污染杂质的侵入，所以优选采用致密的膜。利用溅射法并利用氧化硅膜、氮化硅膜、氧氮化硅膜、氮氧化硅膜、氧化铝膜、氮化铝膜、氧氮化铝膜或氮氧化铝膜的单层或叠层而形成保护膜即可。虽然在本实施方式中示出利用溅射法形成保护膜的例子，但是并不局限于此，而使用各种方法形成保护膜即可。
在此，作为保护膜形成叠层结构的绝缘层4020。在此，作为绝缘层4020的第一层，利用溅射法形成氧化硅膜。当作为保护膜使用氧化硅膜时，对用作源电极层及漏电极层的铝膜的小丘防止有效。
此外，形成绝缘层作为保护膜的第二层。在此，利用溅射法形成氮化硅膜作为绝缘层4020的第二层。当使用氮化硅膜作为保护膜时，可以抑制钠等的可动离子侵入到半导体区域中而使TFT的电特性变化。
另外，也可以在形成保护膜之后进行对氧化物半导体层的退火(300℃至400℃)。
另外，形成绝缘层4021作为平坦化绝缘膜。作为绝缘层4021，可以使用具有耐热性的有机材料如聚酰亚胺、丙烯酸树脂、苯并环丁烯、聚酰胺、环氧等。另外，除了上述有机材料之外，还可以使用低介电常数材料(low-k材料)、硅氧烷类树脂、PSG(磷硅玻璃)、BPSG(硼磷硅玻璃)等。另外，也可以通过层叠多个由这些材料形成的绝缘膜，来形成绝缘层4021。
另外，硅氧烷类树脂相当于以硅氧烷类材料为起始材料而形成的包含Si-O-Si键的树脂。硅氧烷类树脂可以使用有机基(例如烷基或芳基)或氟基作为取代基。此外，有机基也可以具有氟基。
对绝缘层4021的形成方法没有特别的限制，可以根据其材料利用溅射法、SOG法、旋涂、浸渍、喷涂、液滴喷射法(喷墨法、丝网印刷、胶版印刷等)、刮片、辊涂机、幕涂机、刮刀涂布机等。在使用材料液形成绝缘层4021的情况下，也可以在进行焙烧的工序中同时进行对氧化物半导体层的退火(300℃至400℃)。通过兼作绝缘层4021的焙烧工序和对氧化物半导体层的退火，可以有效地制造半导体装置。
作为像素电极层4030、对置电极层4031，可以使用具有透光性的导电材料诸如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
此外，可以使用包含导电高分子(也称为导电聚合物)的导电组成物形成像素电极层4030、对置电极层4031。使用导电组成物形成的像素电极的薄层电阻优选为10000Ω/□以下，并且其波长为550nm时的透光率优选为70％以上。另外，导电组成物所包含的导电高分子的电阻率优选为0.1Ω·cm以下。
作为导电高分子，可以使用所谓的π电子共轭类导电高分子。例如，可以举出聚苯胺或其衍生物、聚吡咯或其衍生物、聚噻吩或其衍生物、或者上述材料中的两种以上的共聚物等。
另外，供给到另行形成的信号线驱动电路4003、扫描线驱动电路4004及像素部4002的各种信号及电位是从FPC4018供给的。
在本实施方式中，连接端子电极4015由与液晶元件4013所具有的像素电极层4030相同的导电膜形成，并且端子电极4016由与晶体管4010、4011的源电极层及漏电极层相同的导电膜形成。
连接端子电极4015通过各向异性导电膜4019电连接到FPC4018所具有的端子。
此外，虽然在图20A1、20A2以及20B中示出另行形成信号线驱动电路4003并将它安装在第一衬底4001上的例子，但是本实施方式不局限于该结构。既可以另行形成扫描线驱动电路而安装，又可以另行仅形成信号线驱动电路的一部分或扫描线驱动电路的一部分而安装。
图21示出使用应用实施方式1至实施方式4所示的TFT制造的TFT衬底2600来构成液晶显示模块作为半导体装置的一例。
图21是液晶显示模块的一例，利用密封材料2602固定TFT衬底2600和对置衬底2601，并在其间设置包括TFT等的像素部2603、包括液晶层的显示元件2604、着色层2605来形成显示区。在进行彩色显示时需要着色层2605，并且当采用RGB方式时，对应于各像素设置有分别对应于红色、绿色、蓝色的着色层。在TFT衬底2600和对置衬底2601的外侧配置有偏振片2606、偏振片2607、扩散板2613。光源由冷阴极管2610和反射板2611构成，电路衬底2612利用柔性线路板2609与TFT衬底2600的布线电路部2608连接，并且其中组装有控制电路及电源电路等的外部电路。此外，也可以以在偏振片和液晶层之间具有相位差板的状态层叠。
作为液晶显示模块可以采用TN(扭曲向列：Twisted Nematic)模式、IPS(平面内转换：In-Plane-Switching)模式、FFS(边缘电场转换：Fringe Field Switching)模式、MVA(多畴垂直取向：Multi-domain Vertical Alignment)模式、PVA(垂直取向排列：Patterned Vertical Alignment)模式、ASM(轴对称排列微胞：AxiallySymmetri caligned Micro-cell)模式、OCB(光学补偿双折射：Optically Compensated Birefringence)模式、FLC(铁电性液晶：Ferroelectric Liquid Crystal)模式、AFLC(反铁电性液晶：AntiFerroelectric Liquid Crystal)模式等。
通过上述工序，可以制造作为半导体装置电特性稳定且可靠性高的液晶显示面板。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式8
在本实施方式中，作为应用了实施方式1至实施方式4所示的薄膜晶体管的半导体装置示出电子纸的例子。
在图22中，作为半导体装置的例子示出有源矩阵型电子纸。作为用于半导体装置的晶体管581，可以应用实施方式1至实施方式4所示的晶体管。
图22的电子纸是采用扭转球显示方式(twist ball type)的显示装置的例子。扭转球显示方式是指一种方法，其中将分别涂成白色和黑色的球形粒子配置在用于显示元件的电极层的第一电极层及第二电极层之间，并使在第一电极层及第二电极层之间产生电位差来控制球形粒子的方向，以进行显示。
密封在衬底580和衬底596之间的晶体管581是底栅型结构的晶体管，并且与第一电极层587由源电极层或漏电极层在形成在绝缘层585中的开口中接触并电连接。在第一电极层587和第二电极层588之间设置有球形粒子589，该球形粒子589具有黑色区590a、白色区590b，且该黑色区590a和白色区590b的周围包括充满了液体的空洞594，并且球形粒子589的周围充满有树脂等的填料595(参照图22)。在本实施方式中，第一电极层587相当于像素电极，第二电极层588相当于共同电极。第二电极层588与设置在与晶体管581同一衬底上的共同电位线电连接。使用实施方式1至实施方式4所示的任一个共同连接部来可以通过配置在一对衬底之间的导电性粒子电连接第二电极层588和共同电位线。
此外，还可以使用电泳元件代替扭转球。使用直径为10μm至200μm左右的微囊，该微囊中封入有透明液体、带正电的白色微粒和带负电的黑色微粒。在设置在第一电极层和第二电极层之间的微囊中，当由第一电极层和第二电极层施加电场时，白色微粒和黑色微粒向相反方向移动，从而可以显示白色或黑色。应用这种原理的显示元件就是电泳显示元件，一般地称为电子纸。电泳显示元件具有比液晶显示元件高的反射率，因而不需要辅助光源。此外，耗电量低，并且在昏暗的地方也能够辨别显示部。另外，即使不向显示部供应电源，也能够保持显示过一次的图像。从而，即使使具有显示功能的半导体装置(简单地称为显示装置，或称为具备显示装置的半导体装置)远离电波发送源，也能够储存显示过的图像。
电泳显示元件是利用所谓的介电电泳效应的显示元件。在该介电电泳效应中，介电常数高的物质移动到高电场区。使用电泳显示元件的电泳显示装置不需要液晶显示装置所需的偏振片和对置衬底，从而可以使其厚度和重量减少一半。
将在溶剂中分散有上述微囊的溶液称作电子墨水，该电子墨水可以印刷到玻璃、塑料、布、纸等的表面上。另外，还可以通过使用彩色滤光片或具有色素的粒子来进行彩色显示。
此外，通过在有源矩阵衬底上适当地设置多个上述微囊以使微囊夹在两个电极之间，而完成有源矩阵型显示装置，通过对微囊施加电场可以进行显示。例如，可以使用根据实施方式1至实施方式4的晶体管而得到的有源矩阵衬底。
此外，作为微囊中的微粒，采用选自导电体材料、绝缘体材料、半导体材料、磁性材料、液晶材料、铁电性材料、电致发光材料、电致变色材料、磁泳材料中的一种或这些材料的组合材料即可。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式9
在本实施方式中，作为应用实施方式1至实施方式4所示的晶体管的半导体装置示出发光显示装置的例子。在此，通过利用使用电致发光的发光元件来示出显示装置所具有的显示元件。根据其发光材料是有机化合物还是无机化合物来区分利用电致发光的发光元件，一般来说，前者称为有机EL元件，而后者称为无机EL元件。
在有机EL元件中，通过对发光元件施加电压，电子和空穴从一对电极分别注入到包含发光有机化合物的层，以使电流流过。然后，由于这些载流子(电子和空穴)的复合，发光有机化合物形成激发态，并且当该激发态恢复到基态时，得到发光。根据这种机制，该发光元件称为电流激励型发光元件。
根据其元件的结构，将无机EL元件分类为分散型无机EL元件和薄膜型无机EL元件。分散型无机EL元件包括在粘合剂中分散有发光材料的粒子的发光层，并且其发光机制是利用施主能级和受主能级的施主-受主复合型发光。薄膜型无机EL元件具有利用电介质层夹住发光层并进一步利用电极夹住该夹有发光层的电介质层的结构，并且其发光机制是利用金属离子的内壳电子跃迁的局部型发光。注意，在此使用有机EL元件作为发光元件而进行说明。
图23是作为应用本发明的半导体装置的例子，示出能够应用数字时间灰度级驱动(digital time grayscale driving)的像素结构的一例的图。
以下对能够应用数字时间灰度级驱动的像素的结构及像素的工作进行说明。在此示出在一个像素中使用两个n沟道型晶体管的例子，该n沟道型晶体管将实施方式1至实施方式4所示的氧化物半导体层用作沟道形成区。
像素6400包括：开关晶体管6401、驱动晶体管6402、发光元件6404以及电容元件6403。在开关晶体管6401中，栅极连接于扫描线6406，第一电极(源电极及漏电极中的一方)连接于信号线6405，第二电极(源电极及漏电极中的另一方)连接于驱动晶体管6402的栅极。在驱动晶体管6402中，栅极通过电容元件6403连接于电源线6407，第一电极连接于电源线6407，第二电极连接于发光元件6404的第一电极(像素电极)。发光元件6404的第二电极相当于共同电极6408。共同电极6408与形成在同一衬底上的共同电位线电连接。
此外，将发光元件6404的第二电极(共同电极6408)设置为低电源电位。另外，低电源电位是指，以电源线6407所设定的高电源电位为基准满足低电源电位＜高电源电位的电位，作为低电源电位例如可以设定为GND、0V等。将该高电源电位与低电源电位的电位差施加到发光元件6404上，为了使电流流过发光元件6404以使发光元件6404发光，以使高电源电位与低电源电位的电位差成为发光元件6404的正向阈值电压以上的方式分别设定其电位。
另外，还可以使用驱动晶体管6402的栅极电容代替电容元件6403而省略电容元件6403。至于驱动晶体管6402的栅极电容，可以在沟道形成区与栅电极之间形成有电容。
这里，在采用电压输入电压驱动方式的情况下，对驱动晶体管6402的栅极输入能够使驱动晶体管6402充分成为导通或截止的两个状态的视频信号。即，驱动晶体管6402在线形区域进行工作。由于驱动晶体管6402在线形区域进行工作，将比电源线6407的电压高的电压施加到驱动晶体管6402的栅极上。另外，对信号线6405施加“电源线电压+驱动晶体管6402的Vth”以上的电压。
另外，当进行模拟灰度级驱动而代替数字时间灰度级驱动时，通过使信号的输入不同，可以使用与图23相同的像素结构。
当进行模拟灰度级驱动时，对驱动晶体管6402的栅极施加“发光元件6404的正向电压+驱动晶体管6402的Vth”以上的电压。发光元件6404的正向电压是指得到所希望的亮度时的电压，并且比正向阈值电压大。此外，通过输入使驱动晶体管6402工作在饱和区域中的视频信号，可以使电流流过发光元件6404。为了使驱动晶体管6402工作在饱和区域中，使电源线6407的电位高于驱动晶体管6402的栅极电位。当以视频信号为模拟信号时，可以使对应于该视频信号的电流流过发光元件6404，以进行模拟灰度级驱动。
此外，图23所示的像素结构不局限于此。例如，也可以对图23所示的像素另外添加开关、电阻元件、电容元件、晶体管、或逻辑电路等。
接着，参照图24A至24C说明发光元件的结构。在此，以驱动TFT是n型的情况为例子来说明像素的截面结构。用于图24A、24B和24C的半导体装置的驱动TFT7001、7011、7021可以与实施方式1至实施方式4所示的晶体管同样地制造，其是使用包含Zn的氧化物层的电特性稳定且可靠性高的晶体管。
发光元件的阳极及阴极中之至少一方具有相对于可见光的透光性以取出发光，即可。而且，有如下结构的发光元件，即在衬底上形成晶体管及发光元件，并从与衬底相反的面发光的顶部发射、从衬底一侧的面发光的底部发射、以及从衬底一侧及与衬底相反的面发光的双面发射。根据本发明的一个方式的像素结构可以应用于任何发射结构的发光元件。
参照图24A说明顶部发射结构的发光元件。
在图24A中示出当驱动TFT7001是n型，并且从发光元件7002发射的光穿过阳极7005一侧时的像素的截面图。在图24A中，发光元件7002的阴极7003和驱动TFT7001电连接，在阴极7003上按顺序层叠有发光层7004、阳极7005。作为阴极7003，只要是功函数小且反射光的导电膜，就可以使用各种材料。例如，优选采用Ca、Al、Mg-Ag、A1-Li等。而且，发光层7004可以由单层或多个层的叠层构成。在由多个层构成时，在阴极7003上按顺序层叠电子注入层、电子传输层、发光层、空穴传输层、空穴注入层。注意，不需要设置上述的所有层。使用相对于可见光具有透光性的导电材料形成阳极7005，也可以使用相对于可见光具有透光性的导电膜例如包含氧化钨的氧化铟、包含氧化钨的氧化铟锌、包含氧化钛的氧化铟、包含氧化钛的氧化铟锡、氧化铟锡(下面，表示为ITO)、氧化铟锌、添加有氧化硅的氧化铟锡等。
使用阴极7003及阳极7005夹住发光层7004的区域相当于发光元件7002。在图24A所示的像素中，从发光元件7002发射的光如箭头所示那样发射到阳极7005一侧。
接着，参照图24B说明底部发射结构的发光元件。图24B示出在驱动TFT7011是n型，并且从发光元件7012发射的光发射到阴极7013一侧的情况下的像素的截面图。在图24B中，在与驱动TFT7011电连接的具有透光性的导电膜7017上形成有发光元件7012的阴极7013，在阴极7013上按顺序层叠有发光层7014、阳极7015。注意，在阳极7015相对于可见光具有透光性的情况下，也可以覆盖阳极7015上地形成有用于反射光或进行遮光的屏蔽膜7016。与图24A的情况同样地，阴极7013只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度(优选为5nm至30nm左右)。例如，也可以将厚度为20nm的铝膜用作阴极7013。而且，与图24A同样地，发光层7014可以由单层或多个层的叠层构成。阳极7015不需要透过光，但是可以与图24A同样地使用相对于可见光具有透光性的导电材料形成。并且，虽然屏蔽膜7016例如可以使用反射光的金属等，但是不局限于金属膜。例如，也可以使用添加有黑色的颜料的树脂等。
由阴极7013及阳极7015夹住发光层7014的区域相当于发光元件7012。在图24B所示的像素中，从发光元件7012发射的光如箭头所示那样发射到阴极7013一侧。
接着，参照图24C说明双面发射结构的发光元件。在图24C中，在与驱动TFT7021电连接的相对于可见光具有透光性的导电膜7027上形成有发光元件7022的阴极7023，而在阴极7023上按顺序层叠有发光层7024、阳极7025。与图24A的情况同样地，作为阴极7023，只要是功函数小的导电材料，就可以使用各种材料。但是，将其厚度设定为透过光的程度。例如，可以将厚度为20nm的Al用作阴极7023。而且，与图24A同样地，发光层7024可以由单层或多个层的叠层构成。阳极7025可以与图24A同样地使用相对于可见光具有透光性的导电材料形成。
阴极7023、发光层7024和阳极7025重叠的部分相当于发光元件7022。在图24C所示的像素中，从发光元件7022发射的光如箭头所示那样发射到阳极7025一侧和阴极7023一侧双方。
注意，虽然在此描述了有机EL元件作为发光元件，但是也可以设置无机EL元件作为发光元件。
注意，虽然在本实施方式中示出了控制发光元件的驱动的晶体管(驱动TFT)和发光元件电连接的例子，但是也可以采用在驱动TFT和发光元件之间连接有电流控制TFT的结构。
注意，本实施方式所示的半导体装置不局限于图24A至24C所示的结构而可以根据本发明的技术思想进行各种变形。
接着，参照图25A和25B说明相当于应用实施方式1至实施方式4所示的晶体管的半导体装置的一个方式的发光显示面板(也称为发光面板)的外观及截面。图25A是一种面板的平面图，其中利用密封材料在第一衬底与第二衬底之间密封有形成在第一衬底上的晶体管及发光元件。图25B相当于沿着图24A的H-I的截面图。
以围绕设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b的方式设置有密封材料4505。此外，在像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b上设置有第二衬底4506。因此，像素部4502、信号线驱动电路4503a、4503b、以及扫描线驱动电路4504a、4504b与填料4507一起由第一衬底4501、密封材料4505和第二衬底4506密封。像这样，优选使用气密性高且漏气少的保护薄膜(贴合薄膜、紫外线固化树脂薄膜等)及覆盖材料且不暴露于空气地进行封装(密封)。
此外，设置在第一衬底4501上的像素部4502、信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b包括多个晶体管。在图25B中，例示包括在像素部4502中的晶体管4510和包括在信号线驱动电路4503a中的晶体管4509。
作为晶体管4509、4510可以应用实施方式1至实施方式4所示的使用包含Zn的氧化物层并电特性稳定且可靠性高的晶体管。在本实施方式中，晶体管4509、4510是n沟道型晶体管。
此外，附图标记4511相当于发光元件，发光元件4511所具有的作为像素电极的第一电极层4517与晶体管4510的源电极层或漏电极层电连接。注意，虽然发光元件4511的结构是第一电极层4517、电场发光层4512、第二电极层4513的叠层结构，但是不局限于本实施方式所示的结构。可以根据从发光元件4511发光的方向等适当地改变发光元件4511的结构。
使用有机树脂膜、无机绝缘膜或有机聚硅氧烷形成分隔壁4520。特别优选的是，使用感光材料，在第一电极层4517上形成开口部，并将其开口部的侧壁形成为具有连续的曲率而成的倾斜面。
电场发光层4512既可以由单层构成，又可以由多个层的叠层构成。
也可以在第二电极层4513及分隔壁4520上形成保护膜，以防止氧、氢、水分、二氧化碳等侵入到发光元件4511中。作为保护膜，可以形成氮化硅膜、氮氧化硅膜、DLC膜等。
另外，供给到信号线驱动电路4503a、4503b、扫描线驱动电路4504a、4504b、或像素部4502的各种信号及电位是从FPC4518a、4518b供给的。
在本实施方式中，连接端子电极4515由与发光元件4511所具有的第一电极层4517相同的导电膜形成，并且端子电极4516由与晶体管4509、4510所具有的源电极层及漏电极层相同的导电膜形成。
连接端子电极4515通过各向异性导电膜4519与FPC4518a所具有的端子电连接。
位于从发光元件4511的光的取出方向上的衬底需要相对于可见光具有透光性。在此情况下，使用如玻璃板、塑料板、聚酯薄膜或丙烯酸薄膜等的相对于可见光具有透光性的材料。
此外，作为填料4507，除了氮及氩等的惰性气体之外，还可以使用紫外线固化树脂或热固化树脂。可以使用PVC(聚氯乙烯)、丙烯酸树脂、聚酰亚胺、环氧树脂、硅酮树脂、PVB(聚乙烯醇缩丁醛)、或EVA(乙烯-醋酸乙烯酯)。在本实施方式中，作为填料4507使用氮。
另外，若有需要，也可以在发光元件的射出面上适当地设置诸如偏振片、圆偏振片(包括椭圆偏振片)、相位差板(λ/4片、λ/2片)、彩色滤光片等的光学薄膜。另外，也可以在偏振片或圆偏振片上设置抗反射膜。例如，可以进行抗眩光处理，该处理是利用表面的凹凸来可以扩散反射光以降低眩光的处理。
使用单晶半导体膜或多晶半导体膜形成并另外准备的驱动电路也可以作为信号线驱动电路4503a、4503b及扫描线驱动电路4504a、4504b安装。此外，也可以另行仅形成信号线驱动电路或其一部分、或者扫描线驱动电路或其一部分安装。本实施方式不局限于图25A和25B的结构。
通过上述工序，可以制造作为半导体装置电特性稳定且可靠性高的发光显示装置(显示面板)。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式10
应用实施方式1至实施方式4所示的晶体管的半导体装置可以用作电子纸。电子纸可以用于显示信息的所有领域的电子设备。例如，可以将电子纸应用于电子书籍(电子书)、招贴、电车等的交通工具的车厢广告、信用卡等的各种卡片中的显示等。图26A和26B以及图27示出电子设备的一例。
图26A示出使用电子纸制造的招贴2631。在广告媒体是纸印刷物的情况下用手进行广告的交换，但是如果使用电子纸，则可以在短时间内能够改变广告的显示内容。此外，显示不会打乱而可以获得稳定的图像。注意，招贴也可以采用以无线的方式收发信息的结构。
此外，图26B示出电车等的交通工具的车厢广告2632。在广告媒体是纸印刷物的情况下用手进行广告的交换，但是如果使用电子纸，则可以在短时间内不需要许多人手地改变广告的显示内容。此外，显示不会打乱而可以得到稳定的图像。注意，车厢广告也可以采用以无线的方式收发信息的结构。
另外，图27示出电子书籍2700的一例。例如，电子书籍2700由两个框体，即框体2701及框体2703构成。框体2701及框体2703由轴部2711形成为一体，并且可以以该轴部2711为轴进行开闭工作。通过这种结构，可以进行如纸的书籍那样的工作。
框体2701组装有显示部2705，而框体2703组装有显示部2707。显示部2705及显示部2707的结构既可以是显示连屏画面的结构，又可以是显示不同的画面的结构。通过采用显示不同的画面的结构，例如在右边的显示部(图27中的显示部2705)中可以显示文章，而在左边的显示部(图27中的显示部2707)中可以显示图像。
此外，在图27中示出框体2701具备操作部等的例子。例如，在框体2701中，具备电源2721、操作键2723、扬声器2725等。利用操作键2723可以翻页。注意，也可以采用在与框体的显示部同一个面具备键盘及定位装置等的结构。另外，也可以采用在框体的背面或侧面具备外部连接用端子(耳机端子、USB端子或可与AC适配器及USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。再者，电子书籍2700也可以具有电子词典的功能。
此外，电子书籍2700也可以采用以无线的方式收发信息的结构。还可以采用以无线的方式从电子书籍服务器购买所希望的书籍数据等，然后下载的结构。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
实施方式11
使用实施方式1至实施方式4所示的晶体管的半导体装置可以应用于各种电子设备(包括游戏机)。作为电子设备，例如可以举出电视装置(也称为电视或电视接收机)、用于计算机等的监视器、影像拍摄装置诸如数码相机、数码摄像机等、数码相框、移动电话机(也称为移动电话、移动电话装置)、便携式游戏机、便携式信息终端、声音再现装置、弹珠机等的大型游戏机等。
图28A示出电视装置9600的一例。在电视装置9600中，框体9601组装有显示部9603。利用显示部9603可以显示图像。此外，在此示出利用支架9605支撑框体9601的结构。
可以通过利用框体9601所具备的操作开关、另行提供的遥控操作机9610进行电视装置9600的操作。通过利用遥控操作机9610所具备的操作键9609，可以进行频道及音量的操作，并可以对在显示部9603上显示的图像进行操作。此外，也可以采用在遥控操作机9610中设置显示从该遥控操作机9610输出的信息的显示部9607的结构。
注意，电视装置9600采用具备接收机及调制解调器等的结构。可以通过利用接收机接收一般的电视广播。再者，通过调制解调器连接到有线或无线方式的通信网络，从而可以进行单向(从发送者到接收者)或双向(在发送者和接收者之间或在接收者之间等)的信息通信。
图28B示出数码相框9700的一例。例如，在数码相框9700中，框体9701组装有显示部9703。显示部9703可以显示各种图像，例如通过显示使用数码相机等拍摄的图像数据，可以发挥与一般的相框同样的功能。
注意，数码相框9700采用具备操作部、外部连接用端子(USB端子、可以与USB电缆等的各种电缆连接的端子等)、记录媒体插入部等的结构。这种结构也可以组装到与显示部同一个面，但是通过将它设置在侧面或背面上来提高设计性，所以是优选的。例如，可以对数码相框的记录媒体插入部插入储存有由数码相机拍摄的图像数据的存储器并提取图像数据，然后可以将所提取的图像数据显示于显示部9703。
此外，数码相框9700既可以采用以无线的方式收发信息的结构，又可以以无线的方式提取所希望的图像数据并进行显示的结构。
图29A示出一种便携式游戏机，其由框体9881和框体9891的两个框体构成，并且通过连结部9893可以开闭地连结。框体9881安装有显示部9882，并且框体9891安装有显示部9883。另外，图29A所示的便携式游戏机还具备扬声器部9884、记录媒体插入部9886、LED灯9890、输入单元(操作键9885、连接端子9887、传感器9888(即，具有测定如下因素的功能的器件：力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、射线、流量、湿度、倾斜度、振动、气味或红外线)、以及麦克风9889)等。当然，便携式游戏机的结构不局限于上述结构，只要采用如下结构即可：至少具备根据本发明的一个方式的半导体装置。因此，可以采用适当地设置有其它附属设备的结构。图29A所示的便携式游戏机具有如下功能：读出储存在记录媒体中的程序或数据并将它显示在显示部上；以及通过与其他便携式游戏机进行无线通信而共享信息。注意，图29A所示的便携式游戏机所具有的功能不局限于此，而可以具有各种各样的功能。
图29B示出大型游戏机的一种的投币机9900的一例。在投币机9900的框体9901中安装有显示部9903。另外，投币机9900还具备如起动手柄或停止开关等的操作单元、投币口、扬声器等。当然，投币机9900的结构不局限于此，只要采用如下结构即可：至少具备根据本发明的一个方式的半导体装置。因此，可以采用适当地设置有其它附属设备的结构。
图30A示出移动电话机1000的一例。移动电话机1000除了安装在框体1001中的显示部1002之外还具备操作按钮1003、外部连接端口1004、扬声器1005、受话器1006等。
图30A所示的移动电话机1000可以用手指等触摸显示部1002来输入信息。此外，可以用手指等触摸显示部1002来进行打电话或制作电子邮件等的操作。
显示部1002的画面主要有三个模式。第一是以图像的显示为主的显示模式，第二是以文字等的信息的输入为主的输入模式，第三是显示模式和输入模式的两个模式混合的显示与输入模式。
例如，在打电话或制作电子邮件的情况下，将显示部1002设定为以文字输入为主的文字输入模式，并进行在画面上显示的文字的输入操作，即可。在此情况下，优选的是，在显示部1002的画面的大多部分中显示键盘或号码按钮。
此外，通过在移动电话机1000的内部设置具有陀螺仪和加速度传感器等检测倾斜度的传感器的检测装置，判断移动电话机1000的方向(将移动电话机1000置为横向还是竖向)，而可以对显示部1002的画面显示进行自动切换。
通过触摸显示部1002或对框体1001的操作按钮1003进行操作，切换画面模式。此外，还可以根据显示在显示部1002上的图像种类切换画面模式。例如，当显示在显示部上的图像信号为动态图像的数据时，将画面模式切换成显示模式，而当显示在显示部上的图像信号为文字数据时，将画面模式切换成输入模式。
另外，当在输入模式中通过检测出显示部1002的光传感器所检测的信号得知在一定期间中没有显示部1002的触摸操作输入时，也可以以将画面模式从输入模式切换成显示模式的方式进行控制。
还可以将显示部1002用作图像传感器。例如，通过用手掌或手指触摸显示部1002来拍摄掌纹、指纹等，而可以进行身份识别。此外，通过在显示部中使用发射近红外光的背光灯或发射近红外光的感测用光源，也可以拍摄手指静脉、手掌静脉等。
图30B也表示了移动电话机的一例。图30B中的移动电话机包括显示装置9410和通信装置9400。显示装置9410具有包括显示部分9412和操作键9413的框架9411。通信装置9400具有包括操作按钮9402、外部输入端子9403、麦克风9404、扬声器9405、和当收到来电时发光的发光部分9406的框架9401。具有显示功能的显示装置9410可以在箭头所示的两个方向上从具有电话功能的通信装置9400上分离。因此，显示装置9410和通信装置9400可以沿其短轴或长轴彼此附着。当只需要显示功能时，可以单独使用显示装置9410而将通信装置9400从显示装置9410上分离。通信装置9400和显示装置9410的每个都能通过无线通信或有线通信发射和接收图像或输入信息，并且每个都具有可充电电池。
注意，本实施方式所示的结构可以与其他实施方式所示的结构适当地组合而使用。
本说明书根据2009年4月16日在日本专利局受理的日本专利申请编号2009-100119而制作，所述申请内容包括在本说明书中。

Claims (23)

1.一种半导体装置，包括：
栅电极层；
所述栅电极层上的栅极绝缘层；
所述栅极绝缘层上的氧化物层；
所述氧化物层上的包含绝缘氧化物的氧化物半导体层；以及
所述包含绝缘氧化物的氧化物半导体层上的源电极层及漏电极层，
其中，在所述包含绝缘氧化物的氧化物半导体层的端部下形成空洞，
所述氧化物层和所述包含绝缘氧化物的氧化物半导体层包括Zn，
所述氧化物层和所述包含绝缘氧化物的氧化物半导体层不包括铟，
所述包含绝缘氧化物的氧化物半导体层具有其导电率比所述氧化物层的导电率低的非晶结构，
所述包含绝缘氧化物的氧化物半导体层电连接到所述源电极层及所述漏电极层，
并且，所述绝缘氧化物是包括氮的氧化硅。
2.根据权利要求1所述的半导体装置，
其中通过使用包含2.5wt％以上且20wt％以下的SiO2的靶材的溅射法形成所述包含绝缘氧化物的氧化物半导体层。
3.根据权利要求1所述的半导体装置，
其中通过使用包含7.5wt％以上且12.5wt％以下的SiO2的靶材的溅射法形成所述包含绝缘氧化物的氧化物半导体层。
4.根据权利要求1所述的半导体装置，
其中所述氧化物层是氧化物半导体层。
5.根据权利要求1所述的半导体装置，
其中所述氧化物层具有多晶结构。
6.根据权利要求1所述的半导体装置，
其中所述包含绝缘氧化物的氧化物半导体层包括所述源电极层和所述漏电极层之间的其厚度比与所述源电极层或所述漏电极层重叠的区域的厚度薄的区域。
7.根据权利要求1所述的半导体装置，
其中所述栅电极层具有比所述包含绝缘氧化物的氧化物半导体层及所述氧化物层的沟道方向的宽度宽的沟道方向的宽度。
8.根据权利要求1所述的半导体装置，
其中所述包含绝缘氧化物的氧化物半导体层包括多个层，
并且通过使用包含比形成所述多个层的下层的靶材多的绝缘氧化物的靶材的溅射法形成所述包含绝缘氧化物的氧化物半导体层中的多个层的上层。
9.根据权利要求1所述的半导体装置，
其中所述氧化物层和所述包含绝缘氧化物的氧化物半导体层不包括稀有金属。
10.根据权利要求1所述的半导体装置，
其中所述氧化物层包括Zn-O类氧化物或Sn-Zn-O类氧化物。
11.根据权利要求1所述的半导体装置，
其中所述包含绝缘氧化物的氧化物半导体层包括Zn-O类氧化物半导体或Sn-Zn-O类氧化物半导体。
12.根据权利要求1所述的半导体装置还包括：
设置在所述包含绝缘氧化物的氧化物半导体层上的具有n型导电型的缓冲层，在该缓冲层上设置所述源电极层及所述漏电极层，
其中所述包含绝缘氧化物的氧化物半导体层通过所述缓冲层电连接到所述源电极层及所述漏电极层。
13.根据权利要求12所述的半导体装置，
其中所述缓冲层包括包含Zn的氧化物半导体层。
14.根据权利要求10所述的半导体装置，
其中所述氧化物层包含选自Fe、Ni、Mn或Co中的一种或多种金属元素。
15.根据权利要求11所述的半导体装置，
其中所述包含绝缘氧化物的氧化物半导体层包含选自Fe、Ni、Mn或Co中的一种或多种金属元素。
16.一种半导体装置的制造方法，包括：
在衬底上形成栅电极层；
在所述栅电极层上形成栅极绝缘层；
通过使用包含Zn的靶材的溅射法在所述栅极绝缘层上形成氧化物膜；
形成包含绝缘氧化物的氧化物半导体膜，该包含绝缘氧化物的氧化物半导体膜包括氧化硅且通过使用包含SiO2及Zn的靶材的溅射法设置在所述氧化物膜上；
对所述氧化物膜及所述包含绝缘氧化物的氧化物半导体膜进行蚀刻来形成氧化物层及包含绝缘氧化物的氧化物半导体层；
在所述包含绝缘氧化物的氧化物半导体层上形成导电层；以及
对所述包含绝缘氧化物的氧化物半导体层及导电层进行蚀刻来形成源电极层及漏电极层，
其中，所述包含SiO2及Zn的靶材包含2.5wt％以上且20wt％以下的SiO2，
通过湿蚀刻对所述氧化物膜及所述包含绝缘氧化物的氧化物半导体膜进行蚀刻，以对所述氧化物膜进行侧面蚀刻来在所述包含绝缘氧化物的氧化物半导体层的端部下形成空洞，
所述绝缘氧化物是包括氮的氧化硅，
并且，所述氧化物层及所述包含绝缘氧化物的氧化物半导体层不包括铟。
17.根据权利要求16所述的半导体装置的制造方法，
其中所述包含SiO2及Zn的靶材包含7.5wt％以上且12.5wt％以下的SiO2。
18.根据权利要求16所述的半导体装置的制造方法，
其中所述氧化物层包括所述源电极层和所述漏电极层之间的其厚度比与所述源电极层或所述漏电极层重叠的区域的厚度薄的区域。
19.根据权利要求16所述的半导体装置的制造方法，
其中所述氧化物层和所述包含绝缘氧化物的氧化物半导体层不包括稀有金属。
20.根据权利要求16所述的半导体装置的制造方法，
其中所述氧化物层包括Zn-O类氧化物或Sn-Zn-O类氧化物。
21.根据权利要求16所述的半导体装置的制造方法，
其中所述包含绝缘氧化物的氧化物半导体层包括Zn-O类氧化物半导体或Sn-Zn-O类氧化物半导体。
22.根据权利要求20所述的半导体装置的制造方法，
其中所述氧化物层包含选自Fe、Ni、Mn或Co中的一种或多种金属元素。
23.根据权利要求21所述的半导体装置的制造方法，
其中所述包含绝缘氧化物的氧化物半导体层包含选自Fe、Ni、Mn或Co中的一种或多种金属元素。
CN201010165708.4A 2009-04-16 2010-04-14 半导体装置及其制造方法 Active CN101866952B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009100119 2009-04-16
JP2009-100119 2009-04-16

Publications (2)

Publication Number Publication Date
CN101866952A CN101866952A (zh) 2010-10-20
CN101866952B true CN101866952B (zh) 2015-04-29

Family

ID=42958587

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010165708.4A Active CN101866952B (zh) 2009-04-16 2010-04-14 半导体装置及其制造方法

Country Status (5)

Country Link
US (3) US8362478B2 (zh)
JP (2) JP5624351B2 (zh)
KR (2) KR20100114842A (zh)
CN (1) CN101866952B (zh)
TW (2) TWI476917B (zh)

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6825488B2 (en) * 2000-01-26 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
WO2011001880A1 (en) 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101476817B1 (ko) * 2009-07-03 2014-12-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터를 갖는 표시 장치 및 그 제작 방법
CN102822980B (zh) 2010-03-26 2015-12-16 株式会社半导体能源研究所 半导体装置的制造方法
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
WO2011122363A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101391964B1 (ko) 2010-04-02 2014-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI443829B (zh) 2010-04-16 2014-07-01 Ind Tech Res Inst 電晶體及其製造方法
KR102354354B1 (ko) 2010-07-02 2022-01-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8569754B2 (en) 2010-11-05 2013-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI562142B (en) 2011-01-05 2016-12-11 Semiconductor Energy Lab Co Ltd Storage element, storage device, and signal processing circuit
US9799773B2 (en) * 2011-02-02 2017-10-24 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
CN103403849B (zh) 2011-02-28 2016-08-03 夏普株式会社 半导体装置及其制造方法以及显示装置
US8760903B2 (en) 2011-03-11 2014-06-24 Semiconductor Energy Laboratory Co., Ltd. Storage circuit
JP5615744B2 (ja) * 2011-03-14 2014-10-29 富士フイルム株式会社 電界効果型トランジスタ、表示装置、センサ及び電界効果型トランジスタの製造方法
TWI451573B (zh) * 2011-03-17 2014-09-01 E Ink Holdings Inc 顯示裝置及其薄膜電晶體結構
US9634029B2 (en) 2011-03-17 2017-04-25 E Ink Holdings Inc. Thin film transistor substrate and display device having same
JP2012204548A (ja) * 2011-03-24 2012-10-22 Sony Corp 表示装置およびその製造方法
JP5977569B2 (ja) * 2011-04-22 2016-08-24 株式会社神戸製鋼所 薄膜トランジスタ構造、ならびにその構造を備えた薄膜トランジスタおよび表示装置
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
KR20130007426A (ko) * 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US8952377B2 (en) * 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP6023994B2 (ja) 2011-08-15 2016-11-09 Ｎｌｔテクノロジー株式会社 薄膜デバイス及びその製造方法
CN102938378B (zh) * 2011-08-16 2015-06-17 中芯国际集成电路制造(北京)有限公司 半导体器件制造方法
SG11201505099TA (en) 2011-09-29 2015-08-28 Semiconductor Energy Lab Semiconductor device
WO2013047629A1 (en) 2011-09-29 2013-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013051221A1 (ja) * 2011-10-03 2013-04-11 パナソニック株式会社 薄膜素子、薄膜素子アレイ及び薄膜素子の製造方法
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
KR20130092848A (ko) 2012-02-13 2013-08-21 삼성전자주식회사 박막 트랜지스터 및 이를 채용한 디스플레이 패널
TWI451575B (zh) * 2012-02-16 2014-09-01 E Ink Holdings Inc 薄膜電晶體
JP2013206994A (ja) * 2012-03-27 2013-10-07 Toppan Printing Co Ltd 薄膜トランジスタおよび画像表示装置
KR20130111874A (ko) * 2012-04-02 2013-10-11 삼성디스플레이 주식회사 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
US9553201B2 (en) 2012-04-02 2017-01-24 Samsung Display Co., Ltd. Thin film transistor, thin film transistor array panel, and manufacturing method of thin film transistor
KR20230157542A (ko) 2012-04-13 2023-11-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20230104756A (ko) * 2012-05-10 2023-07-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102316107B1 (ko) * 2012-05-31 2021-10-21 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8873308B2 (en) 2012-06-29 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Signal processing circuit
US9054678B2 (en) 2012-07-06 2015-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
US9083327B2 (en) 2012-07-06 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of driving semiconductor device
US20140014948A1 (en) * 2012-07-12 2014-01-16 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US9166021B2 (en) 2012-10-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6285150B2 (ja) * 2012-11-16 2018-02-28 株式会社半導体エネルギー研究所 半導体装置
CN108493253B (zh) * 2012-11-30 2023-04-25 株式会社半导体能源研究所 半导体装置
TWI624949B (zh) 2012-11-30 2018-05-21 半導體能源研究所股份有限公司 半導體裝置
US9406810B2 (en) * 2012-12-03 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US10304859B2 (en) 2013-04-12 2019-05-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide film on an oxide semiconductor film
TWI627751B (zh) * 2013-05-16 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
US20150001533A1 (en) * 2013-06-28 2015-01-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20150012874A (ko) * 2013-07-26 2015-02-04 삼성디스플레이 주식회사 박막 트랜지스터 및 이의 제조 방법 및 평판 표시 장치용 백플레인의 제조 방법.
JP6329843B2 (ja) 2013-08-19 2018-05-23 株式会社半導体エネルギー研究所 半導体装置
TWI677989B (zh) 2013-09-19 2019-11-21 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN103676374B (zh) * 2013-12-06 2015-12-30 京东方科技集团股份有限公司 一种阵列基板、液晶显示面板及显示装置
WO2015097586A1 (en) 2013-12-25 2015-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6506545B2 (ja) 2013-12-27 2019-04-24 株式会社半導体エネルギー研究所 半導体装置
US20160155803A1 (en) * 2014-11-28 2016-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor Device, Method for Manufacturing the Semiconductor Device, and Display Device Including the Semiconductor Device
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
JP6097808B2 (ja) * 2015-10-15 2017-03-15 株式会社ジャパンディスプレイ 半導体装置及び半導体装置の製造方法
CN107026208B (zh) * 2016-01-29 2020-11-13 日立金属株式会社 半导体装置和半导体装置的制造方法
JP6747247B2 (ja) * 2016-01-29 2020-08-26 日立金属株式会社 半導体装置および半導体装置の製造方法
KR20180121574A (ko) * 2016-04-04 2018-11-07 가부시키가이샤 고베 세이코쇼 박막 트랜지스터
KR20180071538A (ko) 2016-12-20 2018-06-28 엘지디스플레이 주식회사 표시 장치용 기판과 그를 포함하는 표시 장치
CN107071667A (zh) * 2017-05-17 2017-08-18 广东欧珀移动通信有限公司 扬声器组件及移动终端
CN109659355B (zh) * 2018-12-06 2020-11-24 中国电子科技集团公司第十三研究所 常关型氧化镓场效应晶体管结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534722A (zh) * 2003-04-02 2004-10-06 友达光电股份有限公司 一种制作薄膜晶体管的方法
CN101752428A (zh) * 2008-12-12 2010-06-23 佳能株式会社 场效应晶体管、场效应晶体管的制造方法和显示装置

Family Cites Families (126)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI221341B (en) 2003-09-18 2004-09-21 Ind Tech Res Inst Method and material for forming active layer of thin film transistor
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR20060064388A (ko) 2004-12-08 2006-06-13 삼성전자주식회사 박막 트랜지스터, 이의 제조 방법, 이를 갖는 표시장치 및표시장치의 제조 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP2007115808A (ja) 2005-10-19 2007-05-10 Toppan Printing Co Ltd トランジスタ
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
JP5395994B2 (ja) * 2005-11-18 2014-01-22 出光興産株式会社 半導体薄膜、及びその製造方法、並びに薄膜トランジスタ
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007313764A (ja) 2006-05-26 2007-12-06 Sony Corp 透明積層膜及びその製造方法、並びに液体レンズ
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140984A (ja) * 2006-12-01 2008-06-19 Sharp Corp 半導体素子、半導体素子の製造方法、及び表示装置
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR101312259B1 (ko) 2007-02-09 2013-09-25 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
JP5196870B2 (ja) 2007-05-23 2013-05-15 キヤノン株式会社 酸化物半導体を用いた電子素子及びその製造方法
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) * 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
JP5320746B2 (ja) * 2007-03-28 2013-10-23 凸版印刷株式会社 薄膜トランジスタ
JP2008276212A (ja) * 2007-04-05 2008-11-13 Fujifilm Corp 有機電界発光表示装置
JPWO2008126729A1 (ja) * 2007-04-06 2010-07-22 シャープ株式会社 半導体素子およびその製造方法、並びに該半導体素子を備える電子デバイス
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
KR100982395B1 (ko) 2007-04-25 2010-09-14 주식회사 엘지화학 박막 트랜지스터 및 이의 제조방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP5261979B2 (ja) 2007-05-16 2013-08-14 凸版印刷株式会社 画像表示装置
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US7682882B2 (en) * 2007-06-20 2010-03-23 Samsung Electronics Co., Ltd. Method of manufacturing ZnO-based thin film transistor
US7998800B2 (en) 2007-07-06 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR101270172B1 (ko) * 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101490112B1 (ko) * 2008-03-28 2015-02-05 삼성전자주식회사 인버터 및 그를 포함하는 논리회로
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI476917B (zh) 2009-04-16 2015-03-11 Semiconductor Energy Lab 半導體裝置和其製造方法
KR101818265B1 (ko) * 2009-11-06 2018-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011058867A1 (en) * 2009-11-13 2011-05-19 Semiconductor Energy Laboratory Co., Ltd. Sputtering target and method for manufacturing the same, and transistor

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1534722A (zh) * 2003-04-02 2004-10-06 友达光电股份有限公司 一种制作薄膜晶体管的方法
CN101752428A (zh) * 2008-12-12 2010-06-23 佳能株式会社 场效应晶体管、场效应晶体管的制造方法和显示装置

Also Published As

Publication number Publication date
JP5952365B2 (ja) 2016-07-13
JP2015043443A (ja) 2015-03-05
KR20100114842A (ko) 2010-10-26
US8853690B2 (en) 2014-10-07
TWI535023B (zh) 2016-05-21
JP5624351B2 (ja) 2014-11-12
US9190528B2 (en) 2015-11-17
TW201108417A (en) 2011-03-01
TW201515233A (zh) 2015-04-16
US20100264412A1 (en) 2010-10-21
KR20170044076A (ko) 2017-04-24
JP2010267955A (ja) 2010-11-25
US20150004746A1 (en) 2015-01-01
CN101866952A (zh) 2010-10-20
TWI476917B (zh) 2015-03-11
US20130126863A1 (en) 2013-05-23
US8362478B2 (en) 2013-01-29

Similar Documents

Publication Publication Date Title
CN101866952B (zh) 半导体装置及其制造方法
KR102615835B1 (ko) 반도체 장치 및 그 제작 방법
JP6944011B2 (ja) 半導体装置
CN101794822B (zh) 半导体装置及其制造方法
CN101814530B (zh) 半导体装置以及其制造方法
CN101847661B (zh) 半导体装置及其制造方法
CN102593051B (zh) 半导体装置的制造方法
CN101783368B (zh) 半导体器件及其制造方法、以及具有该半导体器件的电子设备
CN102842585B (zh) 半导体装置以及半导体装置的制造方法
CN101901838B (zh) 半导体装置及该半导体装置的制造方法
CN101740634B (zh) 半导体装置及其制造方法
CN102779844B (zh) 半导体装置及其制造方法
CN101859799B (zh) 半导体装置及该半导体装置的制造方法
CN101859708B (zh) 半导体装置及该半导体装置的制造方法
CN101752425B (zh) 半导体装置及其制造方法
CN101789451B (zh) 半导体装置及其制造方法
CN102214604A (zh) 半导体器件及其制造方法
CN101859798A (zh) 半导体装置以及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant