TWI604609B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI604609B
TWI604609B TW105130631A TW105130631A TWI604609B TW I604609 B TWI604609 B TW I604609B TW 105130631 A TW105130631 A TW 105130631A TW 105130631 A TW105130631 A TW 105130631A TW I604609 B TWI604609 B TW I604609B
Authority
TW
Taiwan
Prior art keywords
film
oxide semiconductor
semiconductor film
oxide
oxygen
Prior art date
Application number
TW105130631A
Other languages
English (en)
Other versions
TW201701474A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201701474A publication Critical patent/TW201701474A/zh
Application granted granted Critical
Publication of TWI604609B publication Critical patent/TWI604609B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

半導體裝置
本發明係關於一種使用氧化物半導體的半導體裝置。
另外,本說明書中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置,因此電光裝置、半導體電路以及電子裝置都是半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於電子裝置如積體電路(IC)、影像顯示裝置(顯示裝置)等。作為可以應用於電晶體的半導體薄膜矽類半導體材料被廣泛地周知。此外,作為其他材料氧化物半導體受到關注。
例如,已公開有使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物半導體膜的電晶體(參照專利文獻1)。
[專利文獻1]日本專利申請公開第2006-165528號公報
使用氧化物半導體膜的電晶體的工作速度比使用非晶矽膜的電晶體快(也可以說“場效應遷移率高”),並且, 比使用多晶矽膜的電晶體能更容易地製造。
然而,關於使用氧化物半導體膜的電晶體指出了幾個問題,其中之一是電晶體的電特性的不穩定性。明確地說,指出了幾個問題:由於可見光或紫外線的照射或偏壓-溫度應力試驗(也稱為BT應力試驗)而使電晶體的臨界電壓向負一側漂移,由此電晶體趨於常導通(normally-on)。作為該問題的原因之一,可以舉出氧化物半導體膜中的氧缺陷等。
例如,可以說當氧化物半導體膜為非晶(amorphous)時,氧化物半導體膜中的金屬原子與氧原子之間的結合狀態沒有秩序,所以容易導致氧缺陷。由此,有可能導致氧化物半導體膜的電特性(例如,電傳導性)的變化。於是,由於在這樣的使用氧化物半導體膜的電晶體中,該變化成為電晶體的電特性的變動原因,所以使使用該電晶體的半導體裝置的可靠性下降。
此外,如上所述除了非晶狀態以外,氧化物半導體膜會處於單晶狀態、多晶(也稱為polycrystal)狀態等。此外,作為能夠降低成為電晶體的電特性的變動原因的氧缺陷的狀態,氧化物半導體膜會處於CAAC氧化物半導體(也稱為C Axis Aligned Crystalline Oxide Semiconductor(C軸配向結晶氧化物半導體):CAAC-OS)膜的狀態。
在此,詳細說明CAAC氧化物半導體膜。
CAAC氧化物半導體膜不是完全的非晶。例如,CAAC氧化物半導體膜具有結晶部及非晶部的結晶-非晶 混合相結構。另外,在很多情況下,該結晶部的尺寸為能夠容納在一邊短於100nm的立方體內的尺寸。另外,在使用透射電子顯微鏡(TEM:Transmission Electron Microscope)觀察時的影像中,包括在CAAC氧化物半導體膜中的非晶部與結晶部的邊界、結晶部與結晶部的邊界不明確。此外,利用TEM在CAAC氧化物半導體膜中觀察不到明確的晶界(grain boundary)。因此,在CAAC氧化物半導體膜中,起因於晶界的電子遷移率的降低得到抑制。
在包括在CAAC氧化物半導體膜的結晶部的每一個中,例如c軸在平行於形成有CAAC氧化物半導體膜的表面的法線向量或CAAC氧化物半導體膜的表面的法線向量的方向上一致。而且,在結晶部的每一個中,在從垂直於ab面的方向看時金屬原子排列為三角形或六角形,且在從垂直於c軸的方向看時,金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外,不同結晶部的a軸及b軸的方向也可以彼此不同。
此外,“垂直”的簡單術語包括從80°到100°的範圍,較佳為包括從85°到95°的範圍。並且,“平行”的簡單術語包括從-10°到10°的範圍,較佳為包括從-5°到5°的範圍。
另外,在CAAC氧化物半導體膜中,結晶部的分佈也可以不均勻。例如,在CAAC氧化物半導體膜的形成過程中,在從氧化物半導體膜的表面一側進行結晶生長時,與 被形成面附近相比,有時在表面附近結晶部所占的比例高。另外,藉由對CAAC氧化物半導體膜添加雜質,有時在該雜質添加區中結晶部產生非晶化。
因為包括在CAAC氧化物半導體膜中的結晶部的c軸在平行於形成有CAAC氧化物半導體膜的表面的法線向量或CAAC氧化物半導體膜的表面的法線向量的方向上一致,所以有時根據CAAC氧化物半導體膜的形狀(形成有CAAC氧化物半導體膜的表面的剖面形狀或CAAC氧化物半導體膜的表面的剖面形狀)朝向彼此不同的方向。另外,伴隨結晶部的形成或在藉由諸如加熱處理等晶化處理的結晶部的形成之後,實現成膜。因此,結晶部的c軸在平行於形成有CAAC氧化物半導體膜的表面的法線向量或CAAC氧化物半導體膜的表面的法線向量的方向上一致。
在上述使用CAAC氧化物半導體膜的電晶體中,因照射可見光或紫外光而產生的電特性變動小。因此,該電晶體的可靠性高。
此外在本說明書中,將包括如下結晶部的CAAC氧化物半導體膜稱為包括c軸配向的結晶部的氧化物半導體膜:c軸在平行於形成有CAAC氧化物半導體膜的表面的法線向量或CAAC氧化物半導體膜的表面的法線向量的方向上一致,在從垂直於ab面的方向看時具有三角形或六角形的原子排列,且在從垂直於c軸的方向看時,金屬原子排列為層狀或者金屬原子和氧原子排列為層狀的結晶部。
另一方面,從基於密度泛函理論電腦的計算可知:在包括c軸配向的結晶部的氧化物半導體膜的一個例子的In-Ga-Zn類氧化物(以下,稱為IGZO)膜中,雖然在c軸方向上氧不容易移動且氧缺陷不容易產生,但是在具有a軸及b軸的平面上氧容易移動。明確地說,在IGZO膜中,在In-O層、Ga-O層、Zn-O層排列為從垂直於c軸的方向看時層狀時,氧與橫穿過In-O層而移動相比,沿著In-O層容易移動。就是說,在包括c軸配向的結晶部的氧化物半導體膜中,沿著平行於該膜的被形成面或表面的方向氧容易移動。
當考慮氧的移動性時,在包括c軸配向的結晶部的氧化物半導體膜中,從該膜的側面氧脫離,而氧缺陷容易產生。在使用這樣的氧化物半導體膜的電晶體中,當將包括c軸配向的結晶部的氧化物半導體膜加工為島狀時,其側面被露出而容易產生氧缺陷。當持續容易產生氧缺陷的狀態時,導致電晶體的電特性的變動,並還導致使用該電晶體的半導體裝置的可靠性的降低。
於是,本發明的一個方式的課題之一是提供一種可以防止從包括c軸配向的結晶部的氧化物半導體膜的側面氧脫離,且使包括c軸配向的結晶部的氧化物半導體膜包含充分的氧的半導體裝置。此外,本發明的一個方式的課題之一是實現由包括c軸配向的結晶部的氧化物半導體膜的 電晶體構成的半導體裝置的可靠性的提高。
本發明的一個方式是一種半導體裝置,包括:具有第一氧化物半導體膜和層疊在該第一氧化物半導體膜上而設置的包括c軸配向的結晶部的第二氧化物半導體膜的島狀半導體膜;以及以接觸於島狀半導體膜的側面的方式設置的包括c軸配向的結晶部的氧化物膜,其中第一氧化物半導體膜、第二氧化物半導體膜以及氧化物膜由包含銦、鎵和鋅的氧化物構成,第二氧化物半導體膜的銦含量多於第一氧化物半導體膜的銦含量,第一氧化物半導體膜的銦含量多於氧化物膜的銦含量,氧化物膜的鎵含量多於第一氧化物半導體膜的鎵含量,並且第一氧化物半導體膜的鎵含量多於第二氧化物半導體膜的鎵含量。
本發明的另一個方式是一種半導體裝置,包括:具有第一氧化物半導體膜和層疊在該第一氧化物半導體膜上而設置的包括c軸配向的結晶部的第二氧化物半導體膜的島狀半導體膜;以接觸於島狀半導體膜的側面的方式設置的包括c軸配向的結晶部的氧化物膜;以及設置在氧化物膜上的閘極電極,其中第一氧化物半導體膜、第二氧化物半導體膜以及氧化物膜由包含銦、鎵和鋅的氧化物構成,第二氧化物半導體膜的銦含量多於第一氧化物半導體膜的銦含量,第一氧化物半導體膜的銦含量多於氧化物膜的銦含量,氧化物膜的鎵含量多於第一氧化物半導體膜的鎵含量,並且第一氧化物半導體膜的鎵含量多於第二氧化物半導體膜的鎵含量。
本發明的另一個方式是一種半導體裝置,包括:具有第一氧化物半導體膜和層疊在該第一氧化物半導體膜上而設置的包括c軸配向的結晶部的第二氧化物半導體膜的島狀半導體膜;以接觸於島狀半導體膜的通道長度方向上的側面的方式設置的源極電極及汲極電極;以接觸於島狀半導體膜的通道寬度方向上的側面的方式設置的包括c軸配向的結晶部的氧化物膜;以及設置在氧化物膜上的閘極電極,其中第一氧化物半導體膜、第二氧化物半導體膜以及氧化物膜由包含銦、鎵和鋅的氧化物構成,第二氧化物半導體膜的銦含量多於第一氧化物半導體膜的銦含量,第一氧化物半導體膜的銦含量多於氧化物膜的銦含量,氧化物膜的鎵含量多於第一氧化物半導體膜的鎵含量,並且第一氧化物半導體膜的鎵含量多於第二氧化物半導體膜的鎵含量。
在本發明的一個方式中,較佳為在閘極電極層的側面設置有側壁。
在本發明的一個方式中,氧化物膜較佳為具有在由包含銦、鎵和鋅的氧化物構成的膜上層疊有無機絕緣膜的結構。
在本發明的一個方式中,較佳為在閘極電極上、在源極電極上及在汲極電極上設置有氧化鋁膜。
在本發明的一個方式中,第一氧化物半導體膜較佳為包括其原子數比為Tn:Ga:Zn=1:1:1的氧化物的膜。
在本發明的一個方式中,第二氧化物半導體膜較佳為 包括其原子數比為In:Ga:Zn=3:1:2的氧化物的膜。
在本發明的一個方式中,氧化物膜較佳為包括其原子數比為In:Ga:Zn=1:3:2的氧化物的膜。
在本發明的一個方式中,較佳為在第二氧化物半導體膜及氧化物膜的結晶部中,沿著與形成有第二氧化物半導體膜的表面及形成有氧化物膜的表面的法線向量平行的c軸方向上,包含在第二氧化物半導體膜及氧化物膜的多個金屬原子及氧原子排列為層狀。
根據本發明的一個方式而可以防止從包括c軸配向的結晶部的氧化物半導體膜的側面氧脫離,且使包括c軸配向的結晶部的氧化物半導體膜包含充分的氧。此外,根據本發明的一個方式而可以實現由包括c軸配向的結晶部的氧化物半導體膜的電晶體構成的半導體裝置的可靠性的提高。
100‧‧‧基板
102‧‧‧氧化膜
104‧‧‧第一氧化物半導體膜
106‧‧‧第二氧化物半導體膜
106A‧‧‧通道區
106B‧‧‧低電阻區
108‧‧‧氧化物膜
110‧‧‧閘極電極
112‧‧‧層間絕緣膜
114A‧‧‧源極電極
114B‧‧‧汲極電極
116‧‧‧區域
118‧‧‧虛線
120‧‧‧槽
122‧‧‧絕緣膜
200‧‧‧基板
202‧‧‧氧化膜
204‧‧‧第一氧化物半導體膜
206‧‧‧第二氧化物半導體膜
206A‧‧‧通道區
206B‧‧‧低電阻區
208‧‧‧氧化物膜
209‧‧‧側壁
210‧‧‧閘極電極
211‧‧‧絕緣膜
212‧‧‧絕緣膜
213A‧‧‧源極電極
213B‧‧‧汲極電極
214A‧‧‧源極電極
214B‧‧‧汲極電極
300‧‧‧電晶體
301‧‧‧電容元件
302‧‧‧電極層
303‧‧‧絕緣膜
304‧‧‧電極層
305‧‧‧絕緣膜
306‧‧‧絕緣膜
321‧‧‧下部元件層
322‧‧‧佈線層
323‧‧‧佈線層
324‧‧‧上部元件層
331‧‧‧n通道型電晶體
332‧‧‧p通道型電晶體
333‧‧‧基板
334‧‧‧BOX層
335‧‧‧SOI層
336‧‧‧n型雜質區
337‧‧‧閘極絕緣膜
338‧‧‧閘極電極
339‧‧‧p型雜質區
340‧‧‧絕緣膜
341‧‧‧佈線
342‧‧‧元件隔離絕緣層
344‧‧‧絕緣膜
345‧‧‧絕緣膜
351‧‧‧電晶體
352‧‧‧電容元件
401‧‧‧絕緣膜
801‧‧‧電晶體
802‧‧‧電晶體
803‧‧‧電容元件
810‧‧‧記憶單元
811‧‧‧電晶體
812‧‧‧電容元件
900‧‧‧非揮發性暫存器
901‧‧‧非揮發性正反器
902‧‧‧揮發性記憶部
903‧‧‧非揮發性記憶部
904‧‧‧正反器
905‧‧‧電晶體
906‧‧‧電容元件
950‧‧‧CPU
951‧‧‧控制裝置部
952‧‧‧運算裝置部
953‧‧‧資料緩衝器電路
954‧‧‧電源控制電路
955‧‧‧電路
956‧‧‧內部控制信號生成電路
957‧‧‧資料鎖存電路
958‧‧‧指令暫存器電路
959‧‧‧控制電路
960‧‧‧暫存器群
961‧‧‧位址緩衝器電路
962‧‧‧狀態自動機
963‧‧‧程式計數器
964‧‧‧通用暫存器電路
965‧‧‧運算暫存器電路
966‧‧‧ALU
在圖式中:圖1A至圖1C是示出半導體裝置的一個方式的平面圖及剖面圖;圖2A和圖2B是用來說明實施方式1的半導體裝置的剖面圖;圖3A至圖3C是示出半導體裝置的一個方式的平面圖及剖面圖;圖4A-1至圖4C-3是示出半導體裝置的製程的一個例 子的平面圖及剖面圖;圖5A-1至圖5C-3是示出半導體裝置的製程的一個例子的平面圖及剖面圖;圖6A-1至圖6C-2是示出半導體裝置的製程的一個例子的平面圖及剖面圖;圖7A和圖7B是示出半導體裝置的一個方式的剖面圖;圖8A和圖8B是示出使用半導體裝置的電路結構的一個例子的電路圖;圖9A和圖9B是示出使用半導體裝置的CPU的方塊圖;圖10A至圖10C是示出半導體裝置的一個方式的平面圖及剖面圖;圖11A至圖11C是用來說明實施例的結構的圖;圖12是用來說明實施例的結構的圖;圖13A至圖13C是用來說明實施例的結構的圖;圖14是用來說明實施例的結構的圖。
下面,參照圖式詳細地說明本說明書所公開的發明的實施方式。但是,本發明不侷限於以下說明,所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此,本發明不應該被解釋為 僅侷限在以下所示的實施方式所記載的內容中。
另外,圖式等所示的每個結構的位置、大小、形狀等為了容易理解而有時不表示為實際上的位置、大小、形狀等。因此,所公開的發明不一定侷限於圖式等所公開的位置、大小、形狀等。
另外,本說明書等中使用的“第一”、“第二”、“第三”等序數詞用來避免構成要素的混同,而不是用來在數目方面上進行限定的。
實施方式1
在本實施方式中,說明半導體裝置中的使用包括c軸配向的結晶部的氧化物半導體膜的電晶體的結構。
圖1A至圖1C示出本發明的一個方式的電晶體。圖1A示出電晶體的平面圖。圖1B示出沿著圖1A的通道長度方向上的X1-Y1的剖面圖,圖1C示出沿著圖1A的通道寬度方向上的V1-W1的剖面圖。
圖1A至圖1C所示的電晶體包括:設置在基板100上的氧化膜102;設置在氧化膜102上的第一氧化物半導體膜104;設置在第一氧化物半導體膜104上的第二氧化物半導體膜106;至少覆蓋島狀第一氧化物半導體膜104及島狀第二氧化物半導體膜106的側面而設置的氧化物膜108;設置在氧化物膜108上的閘極電極110;覆蓋閘極電極110而設置的層間絕緣膜112;以及設置在層間絕緣膜112上的連接到第二氧化物半導體膜106的源極電極 114A及汲極電極114B。此外,第二氧化物半導體膜106在與閘極電極110重疊的區域中具有通道區106A並在與源極電極114A及汲極電極114B連接的區域中具有其電阻低於通道區的低電阻區106B。
注意,在一個情況下島狀膜的側面以垂直於基板面的方式露出,在其他情況下島狀膜的側面以斜於基板面的方式露出而形成錐形形狀。
圖1A至圖1C所示的電晶體採用層疊設置形成為島狀第一氧化物半導體膜104和島狀第二氧化物半導體膜106的結構。在本發明的一個方式中,第一氧化物半導體膜104和第二氧化物半導體膜106至少包括包含銦、鋅和鎵的氧化物,使第二氧化物半導體膜106的銦含量多於第一氧化物半導體膜104的銦含量。藉由使第二氧化物半導體膜106的銦含量較多,可以提高第二氧化物半導體膜106的結晶性。
此外,在本發明的一個方式中,在第一氧化物半導體膜104中,鎵含量與銦含量相同,使鎵含量多於第二氧化物半導體膜106的鎵含量。第一氧化物半導體膜104可以抑制在形成第二氧化物半導體膜106時從氧化膜102釋放的氧及矽等的擴散。因此,藉由設置第一氧化物半導體膜104,可以降低矽等雜質混入到第二氧化物半導體膜106中,而可以提高第二氧化物半導體膜106的結晶性。
例如,當採用不形成第一氧化物半導體膜104的結構時,以400℃左右進行加熱成膜來在氧化膜102上直接形 成第二氧化物半導體膜106。此時,在形成第二氧化物半導體膜106之前,從氧化膜102氧釋放。其結果是,在以後的製程中,對第二氧化物半導體膜106從氧化膜102不能供應氧。
但是,藉由採用本實施方式所示的結構,可以在形成氧化膜102之後第一氧化物半導體膜104以低溫度(例如,室溫以上且200℃以下)被形成,第二氧化物半導體膜106以高溫度(例如,250℃以上且500℃以下,較佳為300℃以上且400℃以下)被形成,因此,第一氧化物半導體膜104可以抑制從氧化膜102氧釋放。
此外,第二氧化物半導體膜106形成在同類材料的第一氧化物半導體膜104上,因此可以包括從與第一氧化物半導體膜104的介面生成的c軸配向的結晶部。
就是說,第一氧化物半導體膜104在製程中可以抑制從氧化膜102釋放的氧,並具有第二氧化物半導體膜106的基底膜的功能。因此,可以提高第二氧化物半導體膜106的結晶性。此外,可以在形成第二氧化物半導體膜106之後,利用熱處理等從氧化膜102釋放氧,將該氧透過第一氧化物半導體膜104而供應到第二氧化物半導體膜106中。
這樣,藉由採用層疊第一氧化物半導體膜104和第二氧化物半導體膜106的結構,具有如下良好的效果:抑制第二氧化物半導體膜106的氧缺陷,並且提高第二氧化物半導體膜106的結晶性。
藉由第二氧化物半導體膜106的結晶性得到提高,第二氧化物半導體膜106中的金屬原子與氧原子的接合狀態序列化,因此可以抑制氧缺陷的產生。此外,即使產生氧缺陷,也可以利用從氧化膜102的氧供應填補氧缺陷。
此外,除了上述層疊第一氧化物半導體膜104和第二氧化物半導體膜106的結構以外,在本發明的一個方式的圖1A至圖1C所示的電晶體中,以覆蓋島狀第一氧化物半導體膜104及包括c軸配向的結晶部的島狀第二氧化物半導體膜106的側面的方式還設置有氧化物膜108。在本發明的一個方式中,氧化物膜108可以與第二氧化物半導體膜106同樣地包括c軸配向的結晶部,並可以具有與膜的被形成面水平的方向上相比垂直於膜的被形成面的方向上低的氧透過性。
在本發明的一個方式中,氧透過性低的膜是具有與第一氧化物半導體膜104及第二氧化物半導體膜106相同的元素的膜。就是說,當第一氧化物半導體膜104及第二氧化物半導體膜106為IGZO膜時,氧化物膜108也是包含銦、鎵和鋅的IGZO膜。尤其是,氧化物膜108是如下膜,其中鎵含量多於第一氧化物半導體膜104及第二氧化物半導體膜106的鎵含量,並且銦含量少於第一氧化物半導體膜104及第二氧化物半導體膜106的銦含量。
藉由氧化物膜108採用具有與第一氧化物半導體膜104及第二氧化物半導體膜106相同的元素的膜,可以使島狀第一氧化物半導體膜104與島狀第二氧化物半導體膜 106之間的介面處於良好狀態。並且,氧化物膜108可以成為與第二氧化物半導體膜106同樣地包括c軸配向的結晶部的膜。
此外,藉由氧化物膜108的鎵含量多於第一氧化物半導體膜104及第二氧化物半導體膜106的鎵含量並且其銦含量少於第一氧化物半導體膜104及第二氧化物半導體膜106的銦含量,可以將氧化物膜108用作能隙大的膜。
另外,氧化物膜108藉由與第一氧化物半導體膜104及第二氧化物半導體膜106同樣地含有銦,可以與第二氧化物半導體膜106同樣地包括c軸配向的結晶部。
此外,藉由氧化物膜108與包含銦的第二氧化物半導體膜106同樣地包括c軸配向的結晶部,其中雖然在c軸方向上氧不容易移動而不容易產生氧缺陷,但是在具有a軸及b軸的平面上氧容易移動。而且,在該膜中,In-O層、Ga-O層、Zn-O層排列為從垂直於c軸的方向看時層狀特,氧與橫穿過In-O層而移動相比,沿著In-O層容易移動。在該In-O層中,藉由利用氧難以橫穿過In-O層而移動的性質,氧化物膜108可以成為在與形成有第二氧化物半導體膜106的表面及形成有氧化物膜108的表面的法線向量平行的c軸方向上氧透過性低的膜。
藉由將c軸方向上的氧透過性低的氧化物膜108設置在第二氧化物半導體膜106的側面,可以抑制從該膜氧脫離且容易產生氧缺陷的狀態。
在圖1A的粗虛線所示的部分中,當由於氧缺陷而導 電性得到提高時,產生寄生通道。該寄生通道導致開關特性的降低以及信號的延遲。藉由將c軸方向上的氧透過性低的氧化物膜108設置在圖1A的粗虛線所示的部分,可以抑制該部分的低電阻化。就是說,在圖1C的通道寬度方向上的剖面圖中,可以抑制相當於第二氧化物半導體膜106的側面的區域116中的氧脫離,而可以抑制寄生通道的產生。
在氧化物膜108中,鎵用作穩定劑。因此,可以用其他穩定劑取代其一部分或全部。作為鎵之外的穩定劑,可以例示出錫(Sn)、鉿(Hf)、鋁(Al)、鋯(Zr)。此外,作為其他穩定劑,也可以包含鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、鈥(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、鑥(Lu)中的一種或多種。
此外,圖2A和圖2B是取出氧化膜102、第一氧化物半導體膜104、第二氧化物半導體膜106及氧化物膜108而示出的剖面圖。
如上所述,氧化物膜108可以利用在與形成有膜的表面的法線向量平行的c軸方向上氧難以橫穿過In-O層而移動的性質,成為氧透過性低的膜。因為In-O層沿著平行於該膜的被形成面或表面的方向形成,所以可以表示為圖2A中的虛線118所示的層。虛線118所示的In-O層以覆蓋島狀第二氧化物半導體膜106的側面的方式設置。因 為氧難以橫穿過In-O層而移動,所以在平行於被形成面或表面的方向上具有In-O層的氧化物膜108可以抑制從第二氧化物半導體膜106的側面氧脫離。
此外,作為與圖2A不同的結構,圖2B示出取出氧化膜102、第一氧化物半導體膜104、第二氧化物半導體膜106及氧化物膜108的剖面圖。圖2B與圖2A不同之處是:在設置有氧化膜102、第一氧化物半導體膜104及第二氧化物半導體膜106的層中形成到達氧化膜102的槽120,並且以覆蓋槽120的側面的方式設置有氧化物膜108。
圖2B所示的氧化物膜108所具有的虛線118與圖2A相同地示出沿著平行於氧化物膜108的被形成面或表面的方向形成的In-O層。因為氧難以橫穿過In-O層而移動,所以在平行於被形成面或表面的方向上具有In-O層的氧化物膜108可以抑制從氧化膜102、第一氧化物半導體膜104及第二氧化物半導體膜106的側面氧脫離。
此外,當在以覆蓋槽120的側面的方式設置氧化物膜108之後,還殘留槽時,以覆蓋槽的方式形成其他絕緣膜122,即可。例如,設置氧化矽等絕緣膜填埋槽即可。此外,為了提高絕緣膜122的表面的平坦性且使氧化物膜108的表面露出,也可以進行拋光處理(例如,化學機械拋光(Chemical Mechanical Polishing:CMP)處理)。
在以上說明的本發明的一個方式中,第一氧化物半導體膜104、第二氧化物半導體膜106及氧化物膜108所具 有的銦、鎵和鋅的含量的相對關係是如下:第二氧化物半導體膜106的銦含量多於第一氧化物半導體膜104的銦含量;第一氧化物半導體膜104的銦含量多於氧化物膜108的銦含量;氧化物膜108的鎵含量多於第一氧化物半導體膜104的鎵含量;並且第一氧化物半導體膜104的鎵含量多於第二氧化物半導體膜106的鎵含量。
而且,具有上述關係的第一氧化物半導體膜104、第二氧化物半導體膜106及氧化物膜108可以提高第二氧化物半導體膜106的結晶性,可以抑制從包括c軸配向的結晶部的第二氧化物半導體膜106的側面氧脫離,並且可以使第二氧化物半導體膜106包含充分的氧。
本實施方式可以與上述實施方式適當地組合而實施。
實施方式2
在本實施方式中,使用與上述實施方式不同的剖面圖示出半導體裝置中的使用包括c軸配向的結晶部的氧化物半導體膜的電晶體的結構,並且說明其製造方法。
圖3A至圖3C示出本發明的一個方式的電晶體。圖3A示出電晶體的平面圖。圖3B示出沿著圖3A的通道長度方向的X2-Y2的剖面圖,圖3C示出沿著圖3A的通道寬度方向的V2-W2的剖面圖。
圖3A至圖3C所示的電晶體包括:設置在基板200上的氧化膜202;設置在氧化膜202上的第一氧化物半導體膜204;設置在第一氧化物半導體膜204上的包括c軸 配向的結晶部的第二氧化物半導體膜206;以與島狀第一氧化物半導體膜204及島狀第二氧化物半導體膜206的通道長度方向上的側面接觸的方式設置的第一源極電極214A及第一汲極電極214B;以位於島狀第一氧化物半導體膜204及島狀第二氧化物半導體膜206的一部分上並與通道寬度方向上的側面接觸的方式設置的氧化物膜208;設置在氧化物膜208上的閘極電極210;以覆蓋閘極電極210的側面的方式設置的側壁209;以覆蓋閘極電極210上的方式設置的絕緣膜211;以覆蓋第一源極電極214A及第一汲極電極214B上、第二氧化物半導體膜206上、側壁209的側面及上部的方式設置的第二源極電極213A及第二汲極電極213B;以及設置在絕緣膜211上、第二源極電極213A及第二汲極電極213B上以及第一源極電極214A及第一汲極電極214B上的絕緣膜212。此外,第二氧化物半導體膜206在與閘極電極210重疊的區域中具有通道區206A並在與第一源極電極214A及第一汲極電極214B、第二源極電極213A及第二汲極電極213B連接的區域中具有其電阻低於通道區的低電阻區206B。
在圖3A至圖3C所示的電晶體中,與上述實施方式1同樣地採用形成的第一氧化物半導體膜204、第二氧化物半導體膜206及氧化物膜208層疊而設置的結構。因此,第一氧化物半導體膜204、第二氧化物半導體膜206及氧化物膜208所包含的銦、鎵和鋅的含量的相對關係可以是與實施方式1相同的。因此,在第二氧化物半導體膜206 的通道寬度方向上的側面可以抑制從第二氧化物半導體膜206氧脫離,而可以使第二氧化物半導體膜206包含充分的氧。由此,可以抑制圖3A中的粗虛線所示的部分產生低電阻化,而可以抑制寄生通道的生成。
此外,在本實施方式中的圖3A至圖3C的結構中,絕緣膜212藉由使用氧化絕緣膜,可以具有防止氧的擴散的膜的功能。藉由作為絕緣膜212設置氧化絕緣膜,可以降低第二氧化物半導體膜206的氧缺陷。此外,絕緣膜212也可以使用由金屬氧化物構成的絕緣膜。藉由作為絕緣膜212設置由金屬氧化物構成的絕緣膜,作為防止氫、水等的進入的膜,可以抑制從外部氫、水等進入到電晶體的第二氧化物半導體膜206中。由此,可以降低電晶體的洩漏電流。
接著,參照圖4A-1至圖6C-2說明圖3A至圖3C所示的電晶體的製程的例子。注意,圖4A-1、圖4A-2、圖4A-3、圖5A-1、圖5A-2、圖5A-3、圖6A-1、圖6A-2對應於圖3A所示的電晶體的平面圖。圖4B-1、圖4B-2、圖4B-3、圖5B-1、圖5B-2、圖5B-3、圖6B-1、圖6B-2對應於圖3B所示的沿著X2-Y2的剖面圖。圖4C-1、圖4C-2、圖4C-3、圖5C-1、圖5C-2、圖5C-3、圖6C-1、圖6C-2對應於圖3C所示的沿著V2-W2的剖面圖。
首先,在基板200上形成氧化膜202。氧化膜202可以藉由濺射法或CVD法等形成,但是較佳為藉由不使氫、水、羥基及氫化物等容易混入的方法形成。
基板200至少具有能夠承受後面的熱處理工需的程度的耐熱性,即可。作為基板200,可以適當地使用玻璃基板(較佳的是,無鹼玻璃基板)、石英基板、陶瓷基板、塑膠基板或矽基板等。
作為氧化膜202較佳為使用具有防止從基板200氫、水分等擴散的效果的膜,可以使用選自氧化矽膜、氮氧化矽膜或氧氮化矽膜中的一種或多種膜的疊層結構來形成。
此外,氧化膜202作為其他效果具有對在後面形成的第一氧化物半導體膜204以及包括c軸配向的結晶部的第二氧化物半導體膜206供應氧的效果。例如,當作為氧化膜202使用氧化矽膜時,藉由對該氧化膜202進行加熱可以使氧的一部分脫離,因此可以對第一氧化物半導體膜204及第二氧化物半導體膜206供應氧而填補該膜中的氧缺陷。
尤其是,較佳為在氧化膜202中含有至少超過化學計量組成的氧,例如,作為氧化膜202較佳為使用以SiO2+α(注意,α>0)表示的氧化矽膜。藉由將這種氧化矽膜用作氧化膜202,可以對第一氧化物半導體膜204及第二氧化物半導體膜206供應氧。
此外,較佳為對氧化膜202的表面進行研磨處理、乾蝕刻處理及電漿處理等來提高氧化膜202的表面的平坦性。如此,藉由提高氧化膜202的表面的平坦性,可以提高設置在氧化膜202上的第一氧化物半導體膜204及第二氧化物半導體膜206的結晶性。
接著,在氧化膜202上形成第一氧化物半導體膜及第二氧化物半導體膜,加工該膜來形成島狀第一氧化物半導體膜204及島狀第二氧化物半導體膜206(圖4A-1、圖4B-1、圖4C-1)。第一氧化物半導體膜204及第二氧化物半導體膜206藉由不使氫、水、羥基及氫化物等容易混入的方法形成,即可,例如較佳為藉由濺射法形成。
第一氧化物半導體膜204及第二氧化物半導體膜206是至少包含銦、鎵及鋅的氧化物膜,並可以使用IGZO膜。此外,IGZO膜可以將用作穩定劑的鎵的一部分或全部取代為其他穩定劑。
作為第一氧化物半導體膜204及第二氧化物半導體膜206的形成方法,除濺射法之外,還可以使用ALD(Atomic Layer Deposition:原子層沉積)法、蒸鍍法、塗敷法等。
第一氧化物半導體膜204由其銦含量少於第二氧化物半導體膜206的銦含量且其鎵含量多於第二氧化物半導體膜206的鎵含量的IGZO膜構成。此外,第一氧化物半導體膜204由膜中的鎵含量等於銦含量的IGZO膜構成。例如,使用其原子數比為In:Ga:Zn=1:1:1或其附近的氧化物或者其原子數比實質上為In:Ga:Zn=1:1:1的氧化物。
將第一氧化物半導體膜204的厚度設定為大於5nm且200nm以下,較佳為10nm以上且30nm以下。第一氧化物半導體膜204有可能處於單晶狀態、多晶(polycrystal)狀態或非晶狀態等。
第二氧化物半導體膜206由其銦含量多於第一氧化物半導體膜204的銦含量且其鎵含量少於第一氧化物半導體膜204的鎵含量的IGZO膜構成。此外,第二氧化物半導體膜206由膜中的銦含量多於鎵含量的IGZO膜構成。就是說,使用其含量的組成為In>Ga的氧化物。例如,使用其原子數比為In:Ga:Zn=3:1:2或其附近的氧化物或者其原子數比實質上為In:Ga:Zn=3:1:2的氧化物。
將第二氧化物半導體膜206的厚度設定為大於5nm且200nm以下,較佳為10nm以上且30nm以下。
此外,第二氧化物半導體膜206是包括c軸配向的結晶部的膜。就是說,第二氧化物半導體膜206是包括如下結晶部的膜,在該結晶部中c軸在平行於形成有第二氧化物半導體膜206的表面的法線向量或第二氧化物半導體膜206的表面的法線向量的方向上一致,在從垂直於ab面的方向看時具有三角形或六角形的原子排列,且在從垂直於c軸的方向看時,金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。
因為包括在第二氧化物半導體膜206中的結晶部的c軸在平行於形成有第二氧化物半導體膜206的表面的法線向量或第二氧化物半導體膜206的表面的法線向量的方向上一致,所以有時根據第二氧化物半導體膜206的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外,在形成第二氧化物半導體膜206時,結晶部的c軸方向是平行於形成有第二氧化物半導體膜206的 表面的法線向量或第二氧化物半導體膜206的表面的法線向量的方向。c軸配向的結晶部藉由進行成膜或在成膜之後進行熱處理等的晶化處理來形成。
作為包括c軸配向的結晶部的第二氧化物半導體膜206的形成方法,可以舉出如下三個方法。第一個方法是:藉由在200℃以上且450℃以下的成膜溫度下形成氧化物半導體膜,形成包括在氧化物半導體膜中的結晶部的c軸在平行於形成有氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向上一致的結晶部。第二個方法是:藉由在以薄厚度形成氧化物半導體膜之後進行200℃以上且700℃以下的熱處理,形成包括在氧化物半導體膜中的結晶部的c軸在平行於形成有氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向上一致的結晶部。第三個方法是:藉由在以薄厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的熱處理,再者形成第二層氧化物半導體膜,來形成包括在第二層氧化物半導體膜中的結晶部的c軸在平行於形成有氧化物半導體膜的表面的法線向量或氧化物半導體膜的表面的法線向量的方向上一致的結晶部。
此外,第二氧化物半導體膜206的能隙為2.8eV至3.2eV,這大於1.1eV的矽的能隙。另外,第二氧化物半導體膜206的少數載流子密度為10-9cm-3,這比矽的本質載流子密度的1011cm-3極小。
第二氧化物半導體膜206的多數載流子(電子)只從 電晶體的源極流過。另外,因為可以使通道區完全耗盡化,所以可以使電晶體的關態電流(off-state current)極小。
因此,使用第二氧化物半導體膜206的電晶體的S值變小,因此可以得到理想的值。此外,該電晶體的可靠性高。
也可以在形成第二氧化物半導體膜206之後對第二氧化物半導體膜206進行熱處理。該熱處理的溫度為300℃以上且700℃以下或者低於基板的應變點。藉由進行該熱處理,從第二氧化物半導體膜206中可以去除過剩的氫(包含水、羥基)。注意,在本說明書等中,有時將該熱處理記載為脫水化處理(脫氫化處理)。
作為該熱處理,例如,可以將被處理物放入使用電阻發熱體等的電爐中,並在氮氣氛圍下以450℃加熱1小時。在該期間,不使第二氧化物半導體膜206接觸大氣,以避免水或氫的混入。
熱處理裝置不限於電爐,還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射來加熱被處理物的裝置。例如,可以使用GRTA(Gas Rapid Thermal Anneal:氣體快速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal:燈快速熱退火)裝置等的RTA(Rapid Thermal Anneal:快速熱退火)裝置。LRTA裝置是藉由利用從鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或者高壓汞燈等的燈發射的光(電磁波)的輻射來加熱被處理物的裝置。 GRTA裝置是使用高溫氣體進行熱處理的裝置。作為氣體,使用氬等的稀有氣體或氮等的即使進行熱處理也不與被處理物產生反應的惰性氣體。
例如,作為該熱處理,也可以採用GRTA處理,即:將被處理物放入被加熱的惰性氣體氛圍中,進行幾分鍾的加熱,然後從該惰性氣體氛圍中取出被處理物。藉由使用GRTA處理,可以在短時間內進行高溫熱處理。另外,即使溫度條件超過被處理物的耐熱溫度,也可以應用該方法。另外,在處理中,還可以將惰性氣體轉換為含有氧的氣體。
另外,作為惰性氣體氛圍,較佳為採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氛圍。例如,將導入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上,較佳為設定為7N(99.99999%)以上(即,雜質濃度為1ppm以下,較佳為0.1ppm以下)。
另外,當進行上述脫水化處理(脫氫化處理)時,有構成第二氧化物半導體膜206的主要材料的氧也有可能同時脫離而減少的憂慮。在第二氧化物半導體膜206中,在氧脫離的部分存在有氧缺陷,而起因於該氧缺陷會產生導致電晶體的電特性變動的施體能階。因此,在進行脫水化處理(脫氫化處理)的情況下,較佳為對第二氧化物半導體膜206供應氧。藉由對第二氧化物半導體膜206供應氧,可以填補第二氧化物半導體膜206的氧缺陷。
作為填補第二氧化物半導體膜206的氧缺陷的方法的一個例子,在對第二氧化物半導體膜206進行脫水化處理(脫氫化處理)之後,對相同的爐內引入高純度的氧氣體、高純度的一氧化二氮氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy:光腔衰蕩光譜法))方式的露點儀進行測量時的水分量是20ppm(露點換算為-55℃)以下,較佳的是1ppm以下,更佳的是10ppb以下的空氣),即可。較佳為在氧氣體或一氧化二氮(N2O)氣體中不包含水、氫等。或者,較佳為將導入到熱處理裝置的氧氣體或一氧化二氮氣體的純度設定為6N(99.9999%)以上,較佳為7N(99.99999%)以上(也就是說,將氧氣體或一氧化二氮氣體中的雜質濃度設定為1ppm以下,較佳為設定為0.1ppm以下)。
此外,作為對第二氧化物半導體膜206供應氧的方法的一個例子,也可以藉由對第二氧化物半導體膜206添加氧(至少包括氧自由基、氧原子和氧離子中的任何一個),對第二氧化物半導體膜206供應氧。作為氧的添加方法,可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術(Plasma-immersion ion implantation method)、電漿處理等。
此外,作為對第二氧化物半導體膜206供應氧的方法的一個例子,也可以藉由加熱氧化膜202,使氧的一部分脫離來對第二氧化物半導體膜206供應氧。尤其是,在本 實施方式中,較佳為使從氧化膜202釋放的氧透過第一氧化物半導體膜204,來對第二氧化物半導體膜206供應氧。
如上所述,當形成第二氧化物半導體膜206之後進行脫水化處理(脫氫化處理)從第二氧化物半導體膜206去除氫或水分來實現高度純化以使第二氧化物半導體膜206儘量不包含雜質時,較佳為對第二氧化物半導體膜206進行如下處理。作為具體處理,可以舉出藉由對第二氧化物半導體膜206添加氧填補因脫水化處理(脫氫化處理)而減少的氧導致的氧缺陷的加氧化處理。或者,可以舉出以使第二氧化物半導體膜206所包含的氧量多於化學計量組成的方式供應氧的過氧化處理。另外,在本說明書等中,有時將對第二氧化物半導體膜206供應氧的處理稱為加氧化處理。或者,有時將使第二氧化物半導體膜206所包含的氧量多於化學計量組成的處理稱為過氧化處理。
此外,在上述方法中,既可以採用在將第二氧化物半導體膜206加工為島狀之後進行脫水化處理(脫氫化處理)及加氧化處理的結構,又可以採用在將第二氧化物半導體膜206之前進行該處理的結構。此外,也可以在形成後面形成的絕緣膜212之後進行熱處理,來從氧化膜202對第二氧化物半導體膜206供應氧。
如上所述,藉由進行脫水化處理(脫氫化處理)從第二氧化物半導體膜206去除氫或水分,並進行加氧化處理填補第二氧化物半導體膜206的氧缺陷,因此可以得到i 型(本質)的氧化物半導體膜或無限趨近於i型(本質)的氧化物半導體膜。在這樣的氧化物半導體膜中,起因於施體的載流子極少(近於0),載流子濃度低於1×1014/cm3,較佳低於1×1012/cm3,更佳低於1×1011/cm3
藉由從第二氧化物半導體膜206去除氫或水分來使第二氧化物半導體膜206高度純化,以使第二氧化物半導體膜206儘量不包含雜質,藉由供應氧填補氧缺陷,來可以得到i型(本質)的氧化物半導體膜或無限趨近於i型(本質)的氧化物半導體膜。使用高度純化的第二氧化物半導體膜206的電晶體的關態電流極小,即在室溫下為10yA/μm以下,在85℃至95℃的溫度下也為1zA/μm以下。
接著,覆蓋島狀第一氧化物半導體膜204及島狀第二氧化物半導體膜206形成導電膜,對該導電膜進行加工來形成第一源極電極214A及第一汲極電極214B(圖4A-2、圖4B-2、圖4C-2)。藉由蝕刻等進行加工,即可。
作為用作第一源極電極214A及第一汲極電極214B的導電膜,例如可以使用含有選自鋁、鉻、銅、鉭、鈦、鉬和鎢中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外,還可以採用在鋁、銅等金屬膜的下側和上側中的一者或兩者層疊鈦、鉬、鎢等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。另外,也可以使用導電金屬氧化物形成用於第一源極電極214A及第一汲 極電極214B的導電膜。作為導電金屬氧化物,可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2,縮寫為ITO)或銦鋅氧化物(In2O3-ZnO)。用於第一源極電極214A及第一汲極電極214B的導電膜可以使用上述材料的單層或疊層形成。對其形成方法沒有特別的限制,並且可以採用蒸鍍法、PE-CVD法、濺射法、以及旋塗法等各種成膜方法。
接著,以覆蓋島狀第二氧化物半導體膜206以及第一源極電極214A及第一汲極電極214B的方式形成氧化物膜208(圖4A-3、圖4B-3、圖4C-3)。
氧化物膜208是具有與包含銦的第二氧化物半導體膜206相同的結晶結構的膜,在此,其可以使用IGZO膜。
作為氧化物膜208的形成方法,可以使用濺射法、ALD(Atomic Layer Deposition)法、蒸鍍法、塗敷法等。
氧化物膜208由其銦含量少於第一氧化物半導體膜204及第二氧化物半導體膜206的銦含量且其鎵含量多於第一氧化物半導體膜204及第二氧化物半導體膜206的鎵含量的IGZO膜構成。此外,氧化物膜208由膜中的鎵含量多於銦含量的IGZO膜構成。就是說,使用其含量的組成為Ga>In的氧化物。例如,使用其原子數比為In:Ga:Zn=1:3:2或其附近的氧化物或者其原子數比實質上為In:Ga:Zn=1:3:2的氧化物。藉由氧化物膜208的鎵含量多於第一氧化物半導體膜204及第二氧化物半導體膜206 的鎵含量,可以增大氧化物膜208的能隙,因此可以將氧化物膜208用作具有絕緣性的膜。
將氧化物膜208的厚度設定為大於1nm且500nm以下,較佳為10nm以上且30nm以下。此外,氧化物膜208具有比包含矽的絕緣膜高的電常數,因此可以使氧化物膜208的厚度大於該絕緣膜,或者,可以氧化物膜208與另一個絕緣膜層疊。
此外,與第二氧化物半導體膜206相同,氧化物膜208是包括c軸配向的結晶部的膜。就是說,氧化物膜208藉由包含銦,可以利用在與形成有膜的表面的法線向量平行的c軸方向上氧難以橫穿過In-O層而移動的性質,成為氧透過性低的氧化物膜。
此外,作為將氧化物膜208形成為與第二氧化物半導體膜206相同的包括c軸配向的結晶部的膜的方法,可以舉出如下其他方法。第一個方法是:藉由在200℃以上且450℃以下的成膜溫度下形成氧化物膜208,形成包括在氧化物膜208中的結晶部的c軸在平行於形成有氧化物膜208的表面的法線向量或氧化物膜208的表面的法線向量的方向上一致的結晶部。第二個方法是:藉由在以薄厚度形成氧化物膜208之後進行200℃以上且700℃以下的熱處理,形成包括在氧化物膜208中的結晶部的c軸在平行於形成有氧化物膜208的表面的法線向量或氧化物膜208的表面的法線向量的方向上一致的結晶部。第三個方法是:藉由在以薄厚度形成第一層氧化物膜208之後進行 200℃以上且700℃以下的熱處理,再者形成第二個氧化物膜208,來形成包括第二個在氧化物膜208中的結晶部的c軸在平行於形成有氧化物膜208的表面的法線向量或氧化物膜208的表面的法線向量的方向上一致的結晶部。
此外,藉由濺射法形成上述包括c軸配向的結晶部的膜的第一氧化物半導體膜204、第二氧化物半導體膜206、氧化物膜208時,較佳為使用多晶的氧化物半導體濺射用靶材。當離子碰撞到該濺射用靶材時,有時包含在濺射靶材中的結晶區從a-b面劈開,即具有平行於a-b面的面的平板狀或顆粒狀的濺射粒子剝離。此時,藉由使該平板狀的濺射粒子在保持結晶狀態的情況下到達基板,可以形成包括c軸配向的結晶部的膜。
此外,為了形成包括c軸配向的結晶部的膜,較佳為採用如下條件。
藉由降低成膜時的雜質的混入,可以抑制因雜質導致的結晶狀態的損壞。例如,降低存在於沉積室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外,降低成膜氣體中的雜質濃度即可。明確而言,使用露點為-80℃以下,較佳為-100℃以下的成膜氣體。
另外,藉由增高成膜時的基板加熱溫度,在濺射粒子到達基板之後發生濺射粒子的遷移。明確而言,在將基板加熱溫度設定為100℃以上且740℃以下,較佳為200℃以上且500℃以下的狀態下進行成膜。藉由增高成膜時的基板加熱溫度,當平板狀的濺射粒子到達基板時,在基板 上發生遷移,濺射粒子的平坦的面附著到基板。
另外,較佳的是,藉由提高成膜氣體中的氧比例並對電力進行最優化,減輕成膜時的電漿損傷。將成膜氣體中的氧比例設定為30vol.%以上,較佳為100vol.%。
以下,作為濺射用靶材的一個例子示出In-Ga-Zn-O化合物靶材。
將InOx粉末、GaOY粉末及ZnOZ粉末以規定的莫耳數比混合,進行加壓處理之後,在1000℃以上且1500℃以下的溫度下進行熱處理,由此得到作為多晶的In-Ga-Zn-O化合物靶材。另外,X、Y及Z為任意正數。另外,粉末的種類及其混合的莫耳數比可以根據所製造的濺射用靶材適當地改變。
接著,在氧化物膜208上形成導電膜及絕緣膜,對該導電膜及絕緣膜進行加工來形成閘極電極210及絕緣膜211。然後,以閘極電極210及絕緣膜211為掩模對第二氧化物半導體膜206導入摻雜劑,在第二氧化物半導體膜206中形成通道區206A及低電阻區206B(圖5A-1、圖5B-1、圖5C-1)。此外,該摻雜劑會不僅對第二氧化物半導體膜206導入,而且對第一氧化物半導體膜204導入,而在第一氧化物半導體膜204中形成通道區及低電阻區。
摻雜劑是改變第二氧化物半導體膜206的導電率的雜質。作為摻雜劑,可以使用選自第15族元素(典型的是氮(N)、磷(P)、砷(As)、銻(Sb))、硼(B)、 鋁(Al)、氬(Ar)、氦(He)、氖(Ne)、銦(In)、氟(F)、氯(Cl)、鈦(Ti)和鋅(Zn)中的任何一種以上的元素。
如本實施方式所示那樣,藉由注入法,可以使摻雜劑透過氧化物膜208導入到第二氧化物半導體膜206。作為摻雜劑的導入方法,可以使用離子植入法、離子摻雜法、電漿浸沒離子佈植技術等。此時,較佳為使用摻雜劑的單質離子、氟化物離子或氯化物離子。此外,藉由注入法,也可以使摻雜劑不透過其他膜而導入到第二氧化物半導體膜206。
適當地設定加速電壓、劑量等的注入條件以及使摻雜劑透過的膜的厚度,來控制摻雜劑的導入製程即可。在本實施方式中,藉由離子植入法,作為摻雜劑使用磷來進行磷離子的注入。另外,摻雜劑的劑量為1×1013ions/cm2以上且5×1016ions/cm2以下即可。
較佳的是,低電阻區206B中的摻雜劑的濃度為5×1018/cm3以上且1×1022/cm3以下。
此外,也可以在導入摻雜劑的同時加熱基板200。
此外,既可以多次進行將摻雜劑導入到第二氧化物半導體膜206的處理,又可以使用多種摻雜劑。
此外,在摻雜劑的導入處理之後,也可以進行熱處理。作為加熱條件較佳為採用如下條件:溫度為300℃以上且700℃以下,較佳為300℃以上且450℃以下;在氧氣氛圍下;進行1小時。另外,也可以在氮氣氛圍下、減 壓下、大氣(超乾燥空氣)下進行熱處理。
此外,因為第二氧化物半導體膜206是包括c軸配向的結晶部的膜,所以有時由於摻雜劑的導入而其一部分產生非晶化。此時,藉由在導入摻雜劑之後進行熱處理,可以恢復第二氧化物半導體膜206的結晶性。
作為構成閘極電極210的導電膜,例如可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或包含它們的合金材料。作為閘極電極210,也可以使用導電金屬氧化物形成。作為導電金屬氧化物,可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2,有時縮寫為ITO)、銦鋅氧化物(In2O3-ZnO)或者藉由使這些金屬氧化物材料含有矽或氧化矽而形成的金屬氧化物。閘極電極210可以使用上述材料以單層或疊層形成。對其形成方法也沒有特別的限制,可以使用蒸鍍法、PE-CVD法、濺射法或旋塗法等各種成膜方法。
此外,作為構成絕緣膜211的絕緣膜,較佳為使用無機絕緣膜,可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜的單層或疊層。另外,對絕緣膜211的製造方法沒有特別的限制,例如可以適當地利用濺射法、MBE法、PE-CVD法、脈衝雷射沉積法、ALD法等。
接著,藉由以覆蓋閘極電極210及絕緣膜211的方式形成絕緣膜,並對該絕緣膜進行各向異性高的蝕刻,自對準地形成側壁209(圖5A-2、圖5B-2、圖5C-2)。用來 形成側壁209的絕緣膜藉由濺射法或CVD法等形成,即可。
此外,作為用來形成側壁209的蝕刻方法,較佳為使用乾蝕刻法。此外,作為用於乾蝕刻法的蝕刻氣體,例如可以舉出三氟甲烷、八氟環丁烷、四氟甲烷等的含氟氣體。也可以對蝕刻氣體添加稀有氣體或氫。乾蝕刻法較佳為使用對基板施加高頻電壓的反應性離子蝕刻法(RIE法:Reactive Ion Etching法)。
作為構成側壁209的絕緣膜,較佳為使用無機絕緣膜,可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜的單層或疊層。
接著,以絕緣膜211及側壁209為掩模對氧化物膜208進行蝕刻(圖5A-3、圖5B-3、圖5C-3)。由於該蝕刻,氧化物膜208中的重疊於絕緣膜211及側壁209以外的區域被去除。
接著,以覆蓋閘極電極210、絕緣膜211、側壁209、露出的第二氧化物半導體膜206、第一源極電極214A及第一汲極電極214B的方式形成導電膜,對該導電膜進行加工來形成第二源極電極213A及第二汲極電極213B(圖6A-1、圖6B-1、圖6C-1)。藉由蝕刻等進行加工,即可。
作為構成第二源極電極213A及第二汲極電極213B的導電膜,可以使用與第一源極電極214A及第一汲極電極214B相同的材料及各種成膜方法形成,即可。此外, 較佳的是將構成第二源極電極213A及第二汲極電極213B的導電膜的厚度設定為比第一源極電極214A及第一汲極電極214B的厚度薄,並且控制沈積速度等來提高構成第二源極電極213A及第二汲極電極213B的導電膜的覆蓋性。
接著,以覆蓋絕緣膜211、第二源極電極213A、第二汲極電極213B、第一源極電極214A及第一汲極電極214B的方式形成絕緣膜212(圖6A-2、圖6B-2、圖6C-2)。
作為構成絕緣膜212的材料,較佳為使用無機絕緣膜,可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧化鉿膜等氧化物絕緣膜的單層或疊層。另外,也可以在上述氧化物絕緣膜上還形成氮化矽膜、氮氧化矽膜、氮化鋁膜、氮氧化鋁膜等氮化物絕緣膜的單層或疊層。對絕緣膜212的製造方法也沒有特別的限制,例如可以使用濺射法、MBE法、PE-CVD法、脈衝雷射沉積法、ALD法等。此外,作為絕緣膜212使用由金屬氧化物構成的絕緣膜時,首先在形成金屬膜之後,對該膜進行氧電漿處理等來使該膜成為金屬氧化物膜。
如上所述,可以製造圖3A至圖3C所示的電晶體。由此,可以實現由使用能夠防止從側面氧脫離且包含充分的氧的包括c軸配向的結晶部的氧化物半導體膜的電晶體構成的半導體裝置的可靠性的提高。
本實施方式可以與上述實施方式適當地組合而實施。
實施方式3
在本實施方式中,圖7A示出可以設置在與實施方式2所示的電晶體相同的層的電容元件的結構的剖面圖而進行說明。
在圖7A示出的剖面圖中,電晶體300是實施方式2的圖3A至圖3C所說明的電晶體。圖7A所示的電晶體300包括:設置在基板200上的氧化膜202;設置在氧化膜202上的第一氧化物半導體膜204;設置在第一氧化物半導體膜204上的第二氧化物半導體膜206;以與島狀第一氧化物半導體膜204及島狀第二氧化物半導體膜206的通道長度方向上的側面接觸的方式設置的第一源極電極214A及第一汲極電極214B;以位於島狀第一氧化物半導體膜204及島狀第二氧化物半導體膜206的一部分上並通道寬度方向上的側面接觸的方式設置的氧化物膜208;設置在氧化物膜208上的閘極電極210;以覆蓋閘極電極210的側面的方式設置的側壁209;以覆蓋閘極電極210上的方式設置的絕緣膜211;以覆蓋第一源極電極214A及第一汲極電極214B上、第二氧化物半導體膜206上、側壁209的側面及上部的方式設置的第二源極電極213A及第二汲極電極213B;以及設置在絕緣膜211上、第二源極電極213A及第二汲極電極213B上以及第一源極電極214A及第一汲極電極214B上的絕緣膜212。此外,第二氧化物半導體膜206在與閘極電極210重疊的區域中具 有通道區206A並在與第一源極電極214A及第一汲極電極214B、第二源極電極213A及第二汲極電極213B連接的區域中具有其電阻低於通道區的低電阻區206B。
構成電晶體300的各構件與實施方式2的圖3A至圖3C所示的構件相同。就是說,可以使用防止從側面氧脫離,包含充分的氧且包括c軸配向的結晶部的氧化物半導體膜構成電晶體。
此外,電容元件301可以使用電晶體300的各構件。明確地說,構成電容元件301的一個電極的電極層302可以使用與第一源極電極214A及第一汲極電極214B相同的材料製造。
此外,電容元件301的絕緣膜303可以使用與氧化物膜208相同的材料製造。
此外,構成電容元件301的另一個電極的電極層304可以使用與閘極電極210相同的材料製造。
形成在電容元件301的電極層304上的絕緣膜305可以使用與絕緣膜211相同的材料製造。
形成在電容元件301的電極層304的側面的絕緣膜306可以使用與側壁209相同的材料。
電容元件301的絕緣膜303可以使用與氧化物膜208相同的材料構成。就是說,絕緣膜303的銦含量少於第一氧化物半導體膜204及第二氧化物半導體膜206的銦含量且鎵含量多於第一氧化物半導體膜204及第二氧化物半導體膜206的鎵含量。此外,氧化物膜208是膜中的鎵含量 多於銦含量的IGZO膜。明確地說,氧化物膜208包括其原子數比為In:Ga:Zn=1:3:2或者其附近的氧化物。包含該氧化物的絕緣膜303的介電常數與含有氧氮化矽等矽的絕緣膜相比大,即為15左右。因此,電容元件301可以得到大靜電容量,而可以實現小型化。
接著,在圖7B中說明使用圖7A所說明的電晶體300及電容元件301的可以用於即使在沒有電力供應的情況下也能夠保持儲存資料,並且對寫入次數也沒有限制的記憶體裝置的結構。
在圖7B所示的記憶體裝置中,下部元件層321具有其通道區使用矽材料的n通道型電晶體331及p通道型電晶體332,藉由佈線層322及佈線層323電連接到下部元件層321的上部元件層324具有圖7A所說明的電晶體300及電容元件301。
圖7B中的n通道型電晶體331在包含半導體材料(例如,矽等)的基板333上具有:隔著BOX層334設置的SOI層335;設置在SOI層335中的n型雜質區336;閘極絕緣膜337;以及閘極電極338。雖然未圖示,但是在SOI層335中,除了n型雜質區336之外,還設置有金屬間化合物區及通道區。此外,在p通道型電晶體332的SOI層335中形成有p型雜質區339。
在n通道型電晶體331及p通道型電晶體332所具有的SOI層335之間設置有元件隔離絕緣層342,並且以覆蓋n通道型電晶體331及p通道型電晶體332的方式設置 有絕緣膜340。此外,在n通道型電晶體331及p通道型電晶體332中,可以使用設置在閘極電極的側面的側壁來形成包括雜質濃度彼此不同的區域的n型雜質區336及p型雜質區339。此外,在n型雜質區336及p型雜質區339上的絕緣膜340、佈線層322及佈線層323的絕緣膜344及絕緣膜345設置有佈線341。
使用具有半導體材料的SOI層335的n通道型電晶體331及p通道型電晶體332可以進行高速工作。因此,藉由將該電晶體用作記憶體裝置的讀出用電晶體,可以高速地讀出資訊。可以對佈線層323的頂面進行CMP處理,使佈線341的頂面露出來形成電晶體300及電容元件301。
如上所述,本實施方式中的半導體裝置的結構可以層疊其通道區使用矽的電晶體與其通道區使用上述實施方式1所說明的包括c軸配向的結晶部的氧化物半導體膜的電晶體而設置。因此,可以節省各元件的空間,而可以實現半導體裝置的小型化。
本實施方式可以與上述實施方式適當地組合而實施。
實施方式4
在本實施方式中,示出對實施方式1所說明的電晶體附加其他結構的方式的一個例子而進行說明。
圖10A至圖10C示出本發明的一個方式的電晶體。圖10A示出電晶體的平面圖。圖10B示出沿著圖10A的 通道長度方向上的X3-Y3的剖面圖,圖10C示出沿著圖10A的通道寬度方向上的V3-W3的剖面圖。
圖10A至圖10C所示的電晶體包括:設置在基板100上的氧化膜102;設置在氧化膜102上的第一氧化物半導體膜104;設置在第一氧化物半導體膜104上的第二氧化物半導體膜106;覆蓋島狀第一氧化物半導體膜104及島狀第二氧化物半導體膜106而設置的氧化物膜108;設置在氧化物膜108上的絕緣膜401;設置在絕緣膜401上的閘極電極110;覆蓋閘極電極110而設置的層間絕緣膜112;以及設置在層間絕緣膜112上的連接到第二氧化物半導體膜106的源極電極114A及汲極電極114B。此外,在第二氧化物半導體膜106中,在與閘極電極110重疊的區域中具有通道區106A,在與源極電極114A及汲極電極114B連接的區域中具有其電阻低於通道區的低電阻區106B。
圖10A至圖10C所示的電晶體與圖1A至圖1C所示的電晶體的不同之處是採用具有絕緣膜401的結構。絕緣膜401較佳為具有不使進入到第二氧化物半導體膜106中的氫、水分等雜質和氧的兩者透過膜的遮斷效果的保護膜。
作為絕緣膜401,較佳為使用無機絕緣膜,可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧化鉿膜等氧化物絕緣膜的單層或疊層。另外,也可以在上述氧化物絕緣膜上還形成氮化矽膜、氮氧化矽膜、 氮化鋁膜、氮氧化鋁膜等氮化物絕緣膜的單層或疊層。例如,可以藉由濺射法從閘極電極110一側依次層疊氧化矽膜和氧化鋁膜。此外,對絕緣膜401的形成方法沒有特別的限制,可以適當地使用濺射法、MBE法、PE-CVD法、脈衝雷射沉積法、ALD法等。
此外,作為絕緣膜401,較佳為設置緻密性特別高的無機絕緣膜。例如,可以藉由濺射法形成氧化鋁膜。藉由將氧化鋁膜形成為高密度(膜密度為3.2g/cm3以上,較佳為3.6g/cm3以上),可以得到不使進入到第二氧化物半導體膜106中的氫、水分等雜質和氧的兩者透過膜的遮斷效果(阻擋效果)。因此,氧化鋁膜用作保護膜,該保護膜防止在製程中及之後成為電晶體的電特性的變動的主要原因的氫、水分等雜質混入到第二氧化物半導體膜106中,並防止從第二氧化物半導體膜106釋放作為構成第二氧化物半導體膜106的主要成分材料的氧。注意,膜密度可以利用盧瑟福背散射分析(RBS:Rutherford Backscattering Spectrometry)或X射線反射(XRR:X-Ray Reflection)等測定。
本實施方式可以與上述實施方式適當地組合而實施。
實施方式5
在本實施方式中,參照圖式說明使用上述實施方式1中說明的其通道區具有在包括c軸配向的結晶部的氧化物半導體膜的電晶體的即使在沒有電力供應的情況下也能夠 保持儲存資料,並且對寫入次數也沒有限制的記憶體裝置的電路結構的一個例子。
圖8A及圖8B示出即使在沒有電力供應的情況下也能夠保持儲存資料,並且對寫入次數也沒有限制的記憶體裝置的電路結構的一個例子。
在圖8A中,第一佈線(1st Line)與電晶體801的源極電極和汲極中的一方連接。第二佈線(2nd Line)與電晶體801的源極電極和汲極中的另一方連接。第三佈線(3rd Line)與電晶體802的源極電極和汲極電極中的一方連接。第四佈線(4th Line)與電晶體802的閘極電極連接。並且,電晶體801的閘極電極和電晶體802的源極電極和汲極電極中的另一方與電容元件803的電極的一方彼此連接。此外,第五佈線(5th Line)與電容元件803的電極的另一方連接。
注意,在圖式中,為了示出電晶體802是其通道區具有在上述實施方式中說明的包括c軸配向的結晶部的氧化物半導體膜的電晶體,附上“OS”的符號。
在圖8A所示的電路結構中,藉由有效地利用可以保持電晶體801的閘極電極的電位的特徵,可以如以下所示那樣進行資訊的寫入、保持以及讀出。
對資訊的寫入及保持進行說明。首先,將第四佈線的電位設定為使電晶體802成為導通狀態的電位,使電晶體802成為導通狀態。由此,對電晶體801的閘極電極和電容元件803施加第三佈線的電位。也就是說,對電晶體 801的閘極電極施加規定的電荷(寫入)。這裏,施加賦予兩種不同電位位準的電荷(以下,稱為L位準電荷、H位準電荷)中的任一種。然後,藉由將第四佈線的電位設定為使電晶體802成為截止狀態的電位,使電晶體802成為截止狀態,保持對電晶體801的閘極電極施加的電荷(保持)。
因為電晶體802的關態電流極小,所以電晶體801的閘極電極的電荷被長時間地保持。
接著,對資訊的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下,對第五佈線施加適當的電位(讀出電位)時,根據保持在電晶體801中的閘極電極的電荷量第二佈線具有不同的電位。這是因為如下緣故:一般而言,在電晶體801為n通道型的情況下,對電晶體801的閘極電極施加H位準電荷時的外觀上的臨界電壓Vth_H低於對電晶體801的閘極電極施加L位準電荷時的外觀上的臨界電壓Vth_L。在此,外觀上的臨界電壓是指為了使電晶體801成為“導通狀態”所需要的第五佈線的電位。因此,藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0,可以辨別施加到電晶體801的閘極電極的電荷。例如,在寫入中,當被供應H位準電荷時,如果第五佈線的電位為V0(>Vth_H),電晶體801則成為“導通狀態”。當被供應L位準電荷時,即使第五佈線的電位為V0(<Vth_L),電晶體801也維持“截止狀態”。因此,根據第二佈線的電位可以讀出所保持的資訊。
注意,當將記憶單元配置為陣列狀時,需要唯讀出所希望的記憶單元的資訊。在這種不讀出資訊的記憶單元中,對第五佈線施加無論閘極電極的狀態如何都使電晶體801成為“截止狀態”的電位,也就是小於Vth_H的電位,即可。或者,對第五佈線施加無論閘極電極的狀態任何都使電晶體801成為“導通狀態”的電位,也就是大於Vth_L的電位,即可。
在具有本實施方式所示的電路結構的記憶體裝置中,藉由使用其通道區使用包括c軸配向的結晶部的氧化物半導體膜的關態電流極小的電晶體,可以極長期地保持儲存資料。就是說,因為不需要進行更新工作,或者,可以將更新工作的頻率降低到極低,所以可以充分降低耗電量。另外,即使沒有電力供給(注意,較佳為固定電位),也可以長期間地保持儲存資料。
另外,在具有本實施方式所示的電路結構的記憶體裝置中,資訊的寫入時不需要高電壓,而且也沒有元件退化的問題。例如,不像習知的非揮發性記憶體的情況那樣,不需要對浮動閘極注入電子或從浮動閘極抽出電子,所以根本不發生閘極絕緣層的劣化等的問題。就是說,在本實施方式的記憶體裝置中,對習知的非揮發性記憶體的問題的能夠重寫的次數沒有限制,而顯著提高可靠性。再者,由於根據電晶體的導通狀態或截止狀態而進行資訊的寫入,因此可以容易實現高速工作。
此外,電晶體801具有由矽形成的半導體層,電晶體 802具有包括c軸配向的結晶部的第二氧化物半導體膜106。就是說,如在實施方式3中說明那樣,可以層疊而設置電晶體801和電晶體802。因此,即使電晶體801及電晶體802的大小彼此不同,也可以抑制記憶體裝置的大型化。
接著,在圖8B中示出與圖8A所示的結構不同的即使在沒有電力供應的情況下也能夠保持儲存資料,並且對寫入次數也沒有限制的電路結構的例子。
在圖8B所示的記憶單元810的電路結構中,位元線BL與用作電晶體811的源極電極和汲極電極中的一方連接。此外,字線WL與電晶體811的閘極電極連接。另外,電晶體811的源極電極和汲極電極的另一方與電容元件812的一個電極連接。
使用包括c軸配向的結晶部的氧化物半導體膜的電晶體811具有關態電流極為小的特徵。因此,藉由使電晶體811成為截止狀態,可以極長時間地儲存電容元件812的一個電極的電位(或累積在電容元件812中的電荷)。
接著,說明對圖8B所示的記憶單元810進行資訊的寫入及保持的情況。
首先,藉由將字線WL的電位設定為使電晶體811成為導通狀態的電位,使電晶體811成為導通狀態。由此,將位元線BL的電位施加到電容元件812的一個電極(寫入)。然後,藉由將字線WL的電位設定為使電晶體811成為截止狀態的電位,來使電晶體811成為截止狀態,由 此儲存電容元件812的一個電極的電位(保持)。
由於電晶體811的關態電流極小,所以能夠長期間地儲存電容元件812的一個電極的電位(或累積在電容元件812中的電荷)。
接著,對資訊的讀出進行說明。當電晶體811成為導通狀態時,處於浮動狀態的位元線BL與電容元件812導通,於是,在位元線BL與電容元件812之間電荷被再次分配。結果,位元線BL的電位發生變化。位元線BL的電位的變化量根據電容元件812的一個電極的電位(或累積在電容元件812中的電荷)而取不同的值。
例如,在以V為電容元件812的一個電極的電位,以C為電容元件812的電容,以CB為位元線BL所具有的電容成分(以下也稱為位元線電容),並且以VB0為電荷被再次分配之前的位元線BL的電位的條件下,電荷被再次分配之後的位元線BL的電位成為(CB*VB0+C*V)/(CB+C)。因此可知,作為記憶單元810的狀態,當電容元件812的一個電極的電位為V1和V0(V1>V0)的兩個狀態時,保持電位V1時的位元線BL的電位(=(CB*VB0+C*V1)/(CB+C))高於保持電位V0時的位元線BL的電位(=(CB*VB0*C×V0)/(CB+C))。
並且,藉由比較位元線BL的電位與規定的電位,可以讀出資訊。
如此,圖8B所示的電路結構可以利用電晶體811的關態電流極小的特徵長期保持累積在電容元件812中的電 荷。就是說,因為不需要進行更新工作,或者,可以將更新工作的頻率降低到極低,所以可以充分降低耗電量。另外,即使沒有電力供給,也可以長期間保持儲存資料。
本實施方式可以與上述實施方式適當地組合而實施。因此,由使用包括c軸配向的結晶部的氧化物半導體膜的電晶體構成的記憶體裝置可以得到良好的可靠性。
實施方式6
在本實施方式中,說明以由其通道區具有矽的電晶體構成的揮發性記憶部與由其通道區具有上述實施方式1所說明的包括c軸配向的結晶部的氧化物半導體膜的電晶體構成的非揮發性記憶部為一組,將其用作非揮發性正反器的結構例子。藉由設置一個或多個該非揮發性正反器,可以實現能夠儲存1位元或多位資料的非揮發性暫存器。
圖9A示出能夠保持n位元資料的非揮發性暫存器的方塊圖的一個例子。圖9A所示的非揮發性暫存器900具有n個非揮發性正反器901。
非揮發性正反器901具有揮發性記憶部902及非揮發性記憶部903。
揮發性記憶部902具有正反器904。在圖9A中,作為正反器904的一個例子示出D-正反器。揮發性記憶部902的正反器904從高電源電位VDD及低電源電位GND供應電源,並且輸入有時脈信號CLK及資料D_1至D_n。此外,根據正反器904的電路結構,也可以採用輸 入用來進行資料的輸入/輸出、初始化等的信號的結構。輸入到正反器904的端子D的資料D_1至D_n與時脈信號CLK同步,來進行資料的保持以及從輸出端子Q_1至Q_n的輸出。
注意,構成正反器904的電晶體由其通道區具有矽的多個電晶體構成。為了以高速讀出或寫入資料,作為構成正反器904的電晶體使用微型化的電晶體。
非揮發性記憶部903包括其通道區具有氧化物半導體膜的電晶體905及電容元件906。圖9A所示的非揮發性記憶部903藉由利用控制信號WE使電晶體905處於導通狀態,可以進行電容元件906中的電荷的充放電。此外,圖9A所示的非揮發性記憶部903藉由利用控制信號WE使電晶體905處於非導通狀態,可以進行保持在電容元件906中的電荷的保持。藉由利用電晶體905的洩漏電流極小的優點,即使沒有電源的供應也可以根據資料的邏輯狀態電容元件906進行電荷的保持。
此外,電晶體905是上述實施方式1所說明的其通道區具有氧化物半導體膜的電晶體。因此,電晶體905可以防止從包括c軸配向的結晶部的氧化物半導體膜的側面氧脫離,並且可以使該氧化物半導體膜包含充分的氧,而可以實現非揮發性暫存器900的可靠性的提高。
接著,說明將非揮發性暫存器用於CPU時的具體一個方式。圖9B示出CPU及其週邊電路的方塊圖的一個例子。
CPU950具有控制裝置部951、運算裝置部952。此外,在圖9B中,作為CPU950的週邊電路示出資料緩衝器電路953、電源控制電路954、電源轉換電路955及內部控制信號生成電路956。
控制裝置部951具有資料鎖存電路957、指令暫存器電路958、控制電路959、暫存器群960以及位址緩衝器電路961。控制電路959具有狀態自動機962。此外,暫存器群960具有程式計數器963、通用暫存器電路964及運算暫存器電路965。此外,運算裝置部952具有ALU966(Arithmetic logic unit:算術邏輯單元)。
CPU及其週邊電路的各電路除了藉由資料匯流排以外,還藉由位址匯流排、控制匯流排輸入/輸出資料、位址、控制信號。注意,在圖9B中以粗線示出資料匯流排,以細線示出控制匯流排,並且省略位址匯流排。
資料緩衝電路953是暫時儲存包括輸入/輸出到控制裝置部951的指令(程式)的資料的緩衝儲存電路。電源控制電路954是根據從外部輸入的控制信號進行電源轉換電路955中的電源供應的控制,並且輸出用來控制控制裝置部951的各電路所具備非揮發性暫存器的控制信號WE的電路。電源轉換電路955是根據電源控制電路954的控制轉換是否供應從外部輸入的電源的電路。內部控制信號生成電路956是根據電源控制電路954的控制輸出用來控制控制裝置部951的各電路所具備的非揮發性暫存器的時脈信號CLK的電路。
資料鎖存電路957是暫時儲存包括輸入/輸出到控制裝置部951的指令(程式)的資料且藉由資料匯流排將該資料選擇性地供應到控制裝置部951的各電路的電路。指令暫存器電路958是暫時儲存傳送到控制裝置部951的指令的資料的電路。控制電路959具有解碼被輸入的指令並使控制裝置部951的各電路執行該指令的功能。此外,控制電路959的狀態自動機962是暫時儲存控制裝置部951的狀態的電路。暫存器群960的程式計數器963是儲存下次執行的指令的位址的電路。暫存器群960的通用暫存器電路964是暫時儲存從外部的主記憶體裝置讀出的資料的電路。暫存器群960的運算暫存器電路965是暫時儲存在ALU966的運算處理的中途得到的資料的電路。位址緩衝器電路961是暫時儲存下次執行的指令的位址,並且將該位址輸出到外部的主記憶體裝置的電路。運算裝置部952的ALU966具有進行各種運算處理例如四則運算、邏輯運算等的功能。
接著,說明CPU950的工作。
CPU950根據所執行的指令的位址,藉由位址緩衝器電路961訪問主記憶體裝置中的對應的位址。然後,從外部的主記憶體裝置讀出指令,使指令暫存器電路958儲存該指令。
CPU950解碼儲存在指令暫存器電路958的指令,並執行該指令。明確地說,當被解碼的指令是進行運算處理的指令時,控制電路959根據被解碼的指令生成用來控制 ALU966的工作的各種信號。ALU966使用儲存在通用暫存器電路964的資料進行運算處理,並將藉由運算處理得到的資料暫時儲存在通用記憶體電路964或運算記憶體電路965。當進行資料的容納或讀出時,CPU950根據被解碼的指令適當地訪問外部的主記憶體裝置及暫存器群960的各電路來進行資料的輸入/輸出。
此外,在圖9B所示的CPU950中,控制裝置部951中的指令暫存器電路958、控制電路959、記憶體群960及位址緩衝器電路961的暫時儲存資料的電路包括上述非揮發性暫存器。就是說,控制裝置部951中的指令暫存器電路958、控制電路959、記憶體群960及位址緩衝器電路961的資料即使電源的供應停止也不刪掉,並且當再次供應電源時,可以處於恢復資料的狀態。因此,可以實現不需要CPU950中的資料的重讀或電源的供應時的耗電量的降低。
本實施方式可以與上述實施方式適當地組合而實施。因此,在本實施方式說明的CPU可以由使用包括c軸配向的結晶部的氧化物半導體膜構成,而可以實現可靠性良好的CPU。
實施例1
在本實施例中,對作為包括c軸配向的結晶部的氧化物半導體膜的一個例子的三元金屬的氧化物的IGZO膜中的過剩的氧原子(超過化學計量比而存在的氧原子)及氧 缺陷的移動性進行使用電腦進行計算,而說明其結果。
此外,在計算中,藉由結構最優化形成在IGZO(312)面的一個In-O面存在有一個過剩的氧原子或氧缺陷的模型(參照圖11A至圖11C以及圖13A至圖13C),利用NEB(Nudged Elastic Band:微動彈性帶)法分別算出對沿著最小能量路徑的中間結構的能量。
使用基於密度泛函論(DFT)的計算程式軟體“OpenMX”進行計算。以下說明參數。
作為基底函數使用贗原子局部基函數。該基底函數分為極化基底類STO(Slater Type Orbital:斯萊特型軌道)。
作為泛函使用GGA/PBE(Generalized-Gradient-Approximation(廣義梯度近似)/Perdew-Burke-Ernzerhof)。
將截止能量(cut-off energy)設定為200Ry。
將取樣k點設定為5×5×3。
在對過剩的氧原子的移動性的計算中,存在於計算模型內的原子的個數為85個,在對氧缺陷的移動性的計算中,存在於計算模型內的原子的個數為83個。
藉由計算過剩的氧原子及氧缺陷移動到各自的位置時需要越過的能障的高度Eb,對過剩的氧原子及氧缺陷的移動性進行評價。就是說,移動時越過的能障的高度Eb越高越難以移動,移動時越過的能障的高度Eb越低越容易移動。
首先,對過剩的氧原子的移動進行說明。圖11A至圖11C示出用於過剩的氧原子的移動的計算的模型。對以下的兩個遷移方式進行計算。圖12示出其計算結果。在圖12中,橫軸表示(過剩的氧原子的移動的)路徑長度,縱軸表示對圖11A中的模型A狀態的能量的(移動時需要的)能量。
關於過剩的氧原子的移動,在所述兩個遷移方式中,第一遷移是從模型A到模型B的遷移。第二遷移是從模型A到模型C的遷移。
注意,將圖11A至圖11C中的以“1”表示的氧原子稱為模型A的第一氧原子。將圖11A至圖11C中的以“2”表示的氧原子稱為模型A的第二氧原子。將圖11A至圖11C中的以“3”表示的氧原子稱為模型A的第三氧原子。
從圖12可知,第一遷移的能障高度Eb的最大值(Ebmax)為0.53eV,第二遷移的能障高度Eb的最大值(Ebmax)為2.38eV。因此,第一遷移時的能障高度Eb的最大值(Ebmax)低於第二遷移。由此,可以說第一遷移時需要的能量比第二遷移時需要的能量小,第一遷移比第二遷移容易發生。
就是說,可以說模型A中的第一氧原子與向將模型A中的第三氧原子推出去的方向相比向將模型A中的第二氧原子推出去的方向容易移動。從而,可以說氧原子與穿過銦原子的層而移動相比沿著銦原子的層容易移動。
接著,對氧缺陷的移動進行說明。圖13A至圖13C 示出用於氧缺陷的移動的計算的模型。對以下的兩個遷移方式進行計算。圖14示出其計算結果。在圖14中,橫軸表示(氧缺陷的移動的)路徑長度,縱軸表示對圖13A中的模型A狀態的能量的(移動時需要的)能量。
關於氧缺陷的移動,在所述兩個遷移方式中,第一遷移是從模型A到模型B的遷移。第二遷移是從模型A到模型C的遷移。
注意,圖13A至圖13C中的以虛線描繪的圓形表示氧缺陷。
從圖14可知,第一遷移的能障高度Eb的最大值(Ebmax)為1.81eV,第二遷移的能障高度Eb的最大值(Ebmax)為4.10eV。因此,第一遷移時的能障高度Eb的最大值(Ebmax)低於第二遷移。由此,可以說第一遷移時需要的能量比第二遷移時需要的能量小,第一遷移比第二遷移容易發生。
就是說,可以說模型A中的氧缺陷與向模型C中的氧缺陷的位置相比,向模型B中的氧缺陷的位置容易移動。從而,可以說氧缺陷也與穿過銦原子的層而移動相比沿著銦原子的層容易移動。
接著,為了從別的側面比較所述四個遷移方式的發生概率,對這些遷移的溫度依賴性進行說明。所述四個遷移包括如下遷移:(1)過剩的氧原子的第一遷移;(2)過剩的氧原子的第二遷移;(3)氧缺陷的第一遷移;以及(4)氧缺陷的第二遷移。
根據每單位時間的移動頻率對這些遷移的溫度依賴性進行比較。在此,將某個溫度T(K)下的移動頻率Z(/秒)使用在化學上穩定的位置中的氧原子的振盪數Zo(/秒)以以下公式(1)表示。
注意,在公式(1)中,Ebmax表示各遷移中的能障高度Eb的最大值,k表示玻爾茲曼常數。此外,將Zo=1.0×1013(/秒)用於計算。
當過剩的氧原子或氧缺陷每1秒只有一次越過能障高度Eb的最大值(Ebmax)而移動時(Z=1(/秒)時),當以所述公式(1)求得T時,可以得到如下結果:(1)過剩的氧原子的第一遷移:當Z=1時,T=206K(-67℃);(2)過剩的氧原子的第二遷移:當Z=1時,T=923K(650℃);(3)氧缺陷的第一遷移:當Z=1時,T=701K(428℃);(4)氧缺陷的第二遷移:當Z=1時,T=1590K(1317℃)。
另一方面,T=300K(27℃)時的Z為如下:(1)過剩的氧原子的第一遷移:在T=300K下,Z=1.2×104(/秒);(2)過剩的氧原子的第二遷移:在T=300K下,Z=1.0×10-27(/秒); (3)氧缺陷的第一遷移:在T=300K下,Z=4.3×10-18(/秒);(4)氧缺陷的第二遷移:在T=300K下,Z=1.4×10-56(/秒)。
此外,T=723K(450℃)時的Z為如下:(1)過剩的氧原子的第一遷移:在T=723K下,Z=2.0×109(/秒);(2)過剩的氧原子的第二遷移:在T=723K下,Z=2.5×10-4(/秒);(3)氧缺陷的第一遷移:在T=723K下,Z=2.5(/秒);(4)氧缺陷的第二遷移:在T=723K下,Z=2.5×10-16(/秒)。
鑒於上述計算結果,可以說在T=300K下和T=723K下,過剩的氧原子與穿過銦原子的層而移動相比沿著銦原子的層容易移動。此外,可以說在T=300K下和T=723K下,氧缺陷與穿過銦原子的層而移動相比沿著銦原子的層容易移動。
此外,在T=300K下,沿著銦原子的層的過剩的氧原子的移動非常容易發生,但是其他遷移方式不容易發生。在T=723K下,不僅沿著銦原子的層的過剩的氧原子的移動,而且沿著銦原子的層的氧缺陷的移動也容易發生,但是過剩的氧原子和氧缺陷都難以穿過銦原子的層。
因此,例如,如包括c軸配向的結晶部的氧化物半導體膜那樣,當銦原子的層存在於與該膜的被形成面或表面 平行的面上時,可以說過剩的氧原子和氧缺陷都沿著該膜的被形成面或表面容易移動。
如上所說明那樣,從本實施例的使用電腦的計算可知:在包括c軸配向的結晶部的氧化物半導體膜中,過剩的氧原子和氧缺陷都沿著該膜的被形成面或表面容易移動。從該氧的移動性可知:在包括c軸配向的結晶部的氧化物半導體膜中,從該膜的側面氧脫離而容易發生氧缺陷。因此,可知容易發生從該膜的側面的氧的脫離。在使用這種氧化物半導體膜的電晶體中,當將包括c軸配向的結晶部的氧化物半導體膜加工為島狀時,其側面露出而容易發生氧缺陷。如上述實施方式所說明那樣,本發明的一個方式可以降低上述氧缺陷,而抑制使用包括c軸配向的結晶部的氧化物半導體膜的半導體裝置的可靠性的降低。
此外,在本實施例中,說明過剩的氧原子或氧缺陷橫穿過銦原子的層的情況,但是本發明不侷限於此,包含在氧化物半導體膜中的銦以外的金屬也可以採用相同說明。
100‧‧‧基板
102‧‧‧氧化膜
104‧‧‧第一氧化物半導體膜
106‧‧‧第二氧化物半導體膜
106A‧‧‧通道區
106B‧‧‧低電阻區
108‧‧‧氧化物膜
110‧‧‧閘極電極
112‧‧‧層間絕緣膜
114A‧‧‧源極電極
114B‧‧‧汲極電極
116‧‧‧區域

Claims (11)

  1. 一種半導體裝置,包括:位於絕緣表面上的第一氧化物半導體膜;位於該第一氧化物半導體膜上的第二氧化物半導體膜;以及位於該第二氧化物半導體膜上的氧化物膜,其中,該氧化物膜接觸於該第二氧化物半導體膜的側面,其中,該第一氧化物半導體膜、該第二氧化物半導體膜及該氧化物膜之各者包含銦、鎵和鋅,其中,該氧化物膜中的鎵含量多於銦含量,其中,該氧化物膜中的該鎵含量多於鋅含量,以及其中,該第二氧化物半導體膜中的銦含量多於該氧化物膜中的該銦含量。
  2. 一種半導體裝置,包括:位於絕緣表面上的第一氧化物半導體膜;位於該第一氧化物半導體膜上的第二氧化物半導體膜;位於該第二氧化物半導體膜上的氧化物膜;以及接觸於該第二氧化物半導體膜的電極,其中,該氧化物膜接觸於該第二氧化物半導體膜的側面,其中,該第一氧化物半導體膜、該第二氧化物半導體膜及該氧化物膜之各者包含銦、鎵和鋅, 其中,該氧化物膜中的鎵含量多於銦含量,其中,該氧化物膜中的該鎵含量多於鋅含量,以及其中,該第二氧化物半導體膜中的銦含量多於該氧化物膜中的該銦含量。
  3. 根據申請專利範圍第1或2項之半導體裝置,其中該氧化物膜中的In、Ga和Zn的原子數比實質上是1:3:2。
  4. 根據申請專利範圍第1或2項之半導體裝置,其中該氧化物膜包含c軸配向的結晶部。
  5. 根據申請專利範圍第1或2項之半導體裝置,其中該氧化物膜具有絕緣性。
  6. 根據申請專利範圍第1或2項之半導體裝置,其中該氧化物膜接觸於該第一氧化物半導體膜的側面。
  7. 根據申請專利範圍第1或2項之半導體裝置,還包含絕緣膜與閘極電極,其中該絕緣膜設置在該閘極電極和該氧化物膜間。
  8. 根據申請專利範圍第1或2項之半導體裝置,其中該第二氧化物半導體膜包含通道形成區。
  9. 根據申請專利範圍第1或2項之半導體裝置,其中該氧化物膜的能隙係高於該第二氧化物半導體膜的能隙。
  10. 根據申請專利範圍第1或2項之半導體裝置,其中該第二氧化物半導體膜包含氮。
  11. 根據申請專利範圍第2項之半導體裝置,其中該 電極包含鉭的氮化物。
TW105130631A 2012-02-02 2013-01-23 半導體裝置 TWI604609B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012020510 2012-02-02

Publications (2)

Publication Number Publication Date
TW201701474A TW201701474A (zh) 2017-01-01
TWI604609B true TWI604609B (zh) 2017-11-01

Family

ID=48902125

Family Applications (2)

Application Number Title Priority Date Filing Date
TW102102481A TWI562361B (en) 2012-02-02 2013-01-23 Semiconductor device
TW105130631A TWI604609B (zh) 2012-02-02 2013-01-23 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW102102481A TWI562361B (en) 2012-02-02 2013-01-23 Semiconductor device

Country Status (4)

Country Link
US (4) US8723176B2 (zh)
JP (1) JP6068994B2 (zh)
KR (2) KR102035347B1 (zh)
TW (2) TWI562361B (zh)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101872957B1 (ko) * 2012-01-02 2018-07-02 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20130221345A1 (en) 2012-02-28 2013-08-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
DE112013002407B4 (de) 2012-05-10 2024-05-08 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
SG11201505225TA (en) 2012-08-03 2015-08-28 Semiconductor Energy Lab Oxide semiconductor stacked film and semiconductor device
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9853053B2 (en) 2012-09-10 2017-12-26 3B Technologies, Inc. Three dimension integrated circuits employing thin film transistors
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
TWI821777B (zh) 2012-09-24 2023-11-11 日商半導體能源研究所股份有限公司 半導體裝置
KR102102589B1 (ko) 2012-10-17 2020-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 프로그램 가능한 논리 장치
DE112013006219T5 (de) 2012-12-25 2015-09-24 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und deren Herstellungsverfahren
KR102211596B1 (ko) 2012-12-28 2021-02-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI614813B (zh) 2013-01-21 2018-02-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP6000863B2 (ja) * 2013-01-24 2016-10-05 株式会社半導体エネルギー研究所 半導体装置、及びその駆動方法
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150008428A1 (en) 2013-07-08 2015-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP2015065202A (ja) * 2013-09-24 2015-04-09 株式会社東芝 半導体素子、表示装置、半導体素子の製造方法及び表示装置の製造方法
JP6383616B2 (ja) * 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP6386323B2 (ja) 2013-10-04 2018-09-05 株式会社半導体エネルギー研究所 半導体装置
KR102183763B1 (ko) * 2013-10-11 2020-11-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제작 방법
TWI721409B (zh) 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US10797192B2 (en) 2014-03-17 2020-10-06 University-Industry Cooperation Group Of Kyung Hee University P-type amorphous oxide semiconductor including gallium, method of manufacturing same, and solar cell including same and method of manufacturing said solar cell
TWI663726B (zh) 2014-05-30 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 半導體裝置、模組及電子裝置
KR102467574B1 (ko) * 2014-08-29 2022-11-18 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN105390504B (zh) * 2014-08-29 2019-02-01 乐金显示有限公司 薄膜晶体管基板及使用它的显示装置
JP6676316B2 (ja) 2014-09-12 2020-04-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9722091B2 (en) 2014-09-12 2017-08-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9704704B2 (en) 2014-10-28 2017-07-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the same
DE112015005620B4 (de) * 2014-12-16 2023-09-28 Lg Display Co., Ltd. Dünnschichttransistorarraysubstrat
WO2016099580A2 (en) 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
US9954113B2 (en) * 2015-02-09 2018-04-24 Semiconductor Energy Laboratory Co., Ltd. Transistor including oxide semiconductor, semiconductor device including the transistor, and electronic device including the transistor
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9425213B1 (en) * 2015-06-30 2016-08-23 Stmicroelectronics, Inc. Stacked short and long channel FinFETs
TWI605587B (zh) 2015-11-02 2017-11-11 聯華電子股份有限公司 半導體元件及其製造方法
WO2017081579A1 (en) * 2015-11-13 2017-05-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20180093000A (ko) * 2015-12-11 2018-08-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 분리 방법
US10868045B2 (en) 2015-12-11 2020-12-15 Semiconductor Energy Laboratory Co., Ltd. Transistor, semiconductor device, and electronic device
US10714633B2 (en) 2015-12-15 2020-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device
JP6802701B2 (ja) 2015-12-18 2020-12-16 株式会社半導体エネルギー研究所 表示装置、モジュール及び電子機器
US10700212B2 (en) 2016-01-28 2020-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
WO2017150351A1 (ja) * 2016-03-02 2017-09-08 国立大学法人東京工業大学 酸化物半導体化合物、酸化物半導体化合物の層を備える半導体素子、および積層体
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
KR102330605B1 (ko) * 2016-06-22 2021-11-24 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TW201804613A (zh) * 2016-07-26 2018-02-01 聯華電子股份有限公司 氧化物半導體裝置
KR102550604B1 (ko) 2016-08-03 2023-07-05 삼성디스플레이 주식회사 반도체장치 및 그 제조방법
CN106756877B (zh) * 2016-12-13 2019-02-19 武汉华星光电技术有限公司 C轴结晶igzo薄膜及其制备方法
KR102393552B1 (ko) * 2017-11-09 2022-05-02 엘지디스플레이 주식회사 수소 차단막을 갖는 박막 트랜지스터 및 이를 포함하는 표시장치
CN107919365B (zh) * 2017-11-21 2019-10-11 深圳市华星光电半导体显示技术有限公司 背沟道蚀刻型tft基板及其制作方法
US11167375B2 (en) 2018-08-10 2021-11-09 The Research Foundation For The State University Of New York Additive manufacturing processes and additively manufactured products
KR20200060629A (ko) 2018-11-22 2020-06-01 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102658007B1 (ko) 2019-07-30 2024-04-17 삼성디스플레이 주식회사 표시패널, 이에 포함되는 박막 트랜지스터, 및 이의 제조 방법
CN113964119A (zh) 2020-07-21 2022-01-21 联华电子股份有限公司 半导体元件

Family Cites Families (169)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3298974B2 (ja) 1993-03-23 2002-07-08 電子科学株式会社 昇温脱離ガス分析装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
WO2002016679A1 (fr) 2000-08-18 2002-02-28 Tohoku Techno Arch Co., Ltd. Matiere semi-conductrice polycristalline
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP1812969B1 (en) 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2585063C (en) 2004-11-10 2013-01-15 Canon Kabushiki Kaisha Light-emitting device
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI505473B (zh) 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1770788A3 (en) 2005-09-29 2011-09-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP2007109918A (ja) * 2005-10-14 2007-04-26 Toppan Printing Co Ltd トランジスタおよびその製造方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101577231B (zh) 2005-11-15 2013-01-02 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP5121254B2 (ja) 2007-02-28 2013-01-16 キヤノン株式会社 薄膜トランジスタおよび表示装置
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
KR101270172B1 (ko) 2007-08-29 2013-05-31 삼성전자주식회사 산화물 박막 트랜지스터 및 그 제조 방법
JP4759598B2 (ja) 2007-09-28 2011-08-31 キヤノン株式会社 薄膜トランジスタ、その製造方法及びそれを用いた表示装置
US8384077B2 (en) 2007-12-13 2013-02-26 Idemitsu Kosan Co., Ltd Field effect transistor using oxide semicondutor and method for manufacturing the same
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
US8461583B2 (en) 2007-12-25 2013-06-11 Idemitsu Kosan Co., Ltd. Oxide semiconductor field effect transistor and method for manufacturing the same
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP4555358B2 (ja) * 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5430248B2 (ja) * 2008-06-24 2014-02-26 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
EP2146379B1 (en) 2008-07-14 2015-01-28 Samsung Electronics Co., Ltd. Transistor comprising ZnO based channel layer
JP2010040552A (ja) 2008-07-31 2010-02-18 Idemitsu Kosan Co Ltd 薄膜トランジスタ及びその製造方法
US8945981B2 (en) * 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI711182B (zh) 2008-07-31 2020-11-21 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
JP5537787B2 (ja) * 2008-09-01 2014-07-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
EP2184783B1 (en) 2008-11-07 2012-10-03 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device and method for manufacturing the same
TWI656645B (zh) * 2008-11-13 2019-04-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI529949B (zh) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
US8753548B2 (en) 2008-12-12 2014-06-17 Idemitsu Kosan Co., Ltd. Composite oxide sintered body and sputtering target comprising same
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
US8436350B2 (en) * 2009-01-30 2013-05-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device using an oxide semiconductor with a plurality of metal clusters
TWI535023B (zh) 2009-04-16 2016-05-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Igzo系酸化物材料及びigzo系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
WO2011010542A1 (en) 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102153841B1 (ko) 2009-07-31 2020-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP2011066375A (ja) * 2009-08-18 2011-03-31 Fujifilm Corp 非晶質酸化物半導体材料、電界効果型トランジスタ及び表示装置
WO2011039853A1 (ja) 2009-09-30 2011-04-07 キヤノン株式会社 薄膜トランジスタ
KR20120084751A (ko) 2009-10-05 2012-07-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN102668096B (zh) 2009-10-30 2015-04-29 株式会社半导体能源研究所 半导体装置及其制造方法
KR20230007544A (ko) 2009-11-06 2023-01-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
WO2011055668A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140074404A (ko) * 2009-11-20 2014-06-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 트랜지스터
CN102668028B (zh) 2009-11-28 2015-09-02 株式会社半导体能源研究所 层叠的氧化物材料、半导体器件、以及用于制造该半导体器件的方法
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011074407A1 (en) 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011122364A1 (en) 2010-04-02 2011-10-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9196739B2 (en) 2010-04-02 2015-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor film and metal oxide film
US9190522B2 (en) 2010-04-02 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor
US9147768B2 (en) 2010-04-02 2015-09-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having an oxide semiconductor and a metal oxide film
US8884282B2 (en) 2010-04-02 2014-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130014562A (ko) 2010-04-02 2013-02-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101884798B1 (ko) 2010-04-09 2018-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8653514B2 (en) 2010-04-09 2014-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103500709B (zh) * 2010-04-23 2015-09-23 株式会社半导体能源研究所 半导体装置的制造方法
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102143469B1 (ko) * 2010-07-27 2020-08-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
TWI562379B (en) * 2010-11-30 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device and method for manufacturing semiconductor device
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
SG10201505586UA (en) 2011-06-17 2015-08-28 Semiconductor Energy Lab Semiconductor device and method for manufacturing the same
US9166055B2 (en) 2011-06-17 2015-10-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR20130007426A (ko) 2011-06-17 2013-01-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
JP6016532B2 (ja) 2011-09-07 2016-10-26 株式会社半導体エネルギー研究所 半導体装置
US8748240B2 (en) 2011-12-22 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8796683B2 (en) 2011-12-23 2014-08-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5917385B2 (ja) 2011-12-27 2016-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
US9812582B2 (en) 2017-11-07
JP2013179276A (ja) 2013-09-09
US9214566B2 (en) 2015-12-15
KR102035347B1 (ko) 2019-10-22
US20130200365A1 (en) 2013-08-08
TW201701474A (zh) 2017-01-01
KR20130089595A (ko) 2013-08-12
KR20190112703A (ko) 2019-10-07
US20160099353A1 (en) 2016-04-07
TW201338157A (zh) 2013-09-16
US8723176B2 (en) 2014-05-13
US20140231803A1 (en) 2014-08-21
TWI562361B (en) 2016-12-11
JP6068994B2 (ja) 2017-01-25
US20150137122A1 (en) 2015-05-21
KR102074104B1 (ko) 2020-02-05
US8946704B2 (en) 2015-02-03

Similar Documents

Publication Publication Date Title
TWI604609B (zh) 半導體裝置
JP7512484B2 (ja) 半導体装置
JP7449980B2 (ja) 半導体装置
JP6487088B2 (ja) 半導体装置の作製方法
US9978855B2 (en) Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
KR102493701B1 (ko) 반도체 장치, 및 그 제작 방법
KR20200095439A (ko) 반도체 장치 및 반도체 장치의 제작 방법
TWI545652B (zh) 半導體裝置及其製造方法
TWI594326B (zh) 半導體裝置及其製造方法
US9209267B2 (en) Method for forming oxide semiconductor film and method for manufacturing semiconductor device
JP6483750B2 (ja) 半導体装置の作製方法
JP6031252B2 (ja) 半導体装置、記憶装置および半導体装置の作製方法
TWI552355B (zh) 半導體裝置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees