JP2013179276A

JP2013179276A - 半導体装置

Info

Publication number: JP2013179276A
Application number: JP2013010974A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-02-02
Filing date: 2013-01-24
Publication date: 2013-09-09
Anticipated expiration: 2033-01-24
Also published as: US20140231803A1; KR102035347B1; TW201701474A; US8946704B2; KR102074104B1; US9812582B2; TWI604609B; KR20190112703A; US20150137122A1; JP6068994B2; US20130200365A1; US8723176B2; US20160099353A1; KR20130089595A; TWI562361B; TW201338157A; US9214566B2

Abstract

【課題】ｃ軸配向した結晶部を含む酸化物半導体膜の側面からの酸素の脱離を防止できる半導体装置を提供する。
【解決手段】第１の酸化物半導体膜と、ｃ軸配向した結晶部を含む第２の酸化物半導体膜と、ｃ軸配向した結晶部を含む酸化物膜と、を有し、第１の酸化物半導体膜、第２の酸化物半導体膜及び酸化物膜は、ＩＧＺＯ膜で構成され、第２の酸化物半導体膜が有するインジウムの含有量は、第１の酸化物半導体膜が有するインジウムの含有量より大きく、第１の酸化物半導体膜が有するインジウムの含有量は、酸化物膜が有するインジウムの含有量より大きく、酸化物膜が有するガリウムの含有量は、第１の酸化物半導体膜が有するガリウムの含有量より大きく、第１の酸化物半導体膜が有するガリウムの含有量は、第２の酸化物半導体膜が有するガリウムの含有量より大きい構成とする。
【選択図】図１

Description

酸化物半導体を用いた半導体装置に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質の酸化物半導体膜を用いたトランジスタが開示されている（特許文献１参照）。

特開２００６−１６５５２８号公報

酸化物半導体膜を用いたトランジスタは、アモルファスシリコン膜を用いたトランジスタよりも動作が速く（電界効果移動度が高い、とも言う）、また、多結晶シリコン膜を用いたトランジスタよりも製造が容易であるといった特徴を有している。

しかし、酸化物半導体膜を用いたトランジスタは幾つかの問題が指摘されており、その１つとして、トランジスタの電気特性の不安定さがある。具体的には、可視光または紫外光の照射や、バイアス−熱ストレス試験（ＢＴストレス試験とも言う）において、トランジスタのしきい値電圧がマイナス側にシフトし、トランジスタがノーマリーオンの傾向を示すことが指摘されている。この原因の１つとして、酸化物半導体膜中の酸素欠損などが挙げられる。

例えば、酸化物半導体膜が非晶質（アモルファス）であると、酸化物半導体膜中の金属原子と酸素原子の結合状態は秩序化されておらず、酸素欠損が生じやすい状態にあるといえる。そのため、酸化物半導体膜の電気特性（例えば、電気伝導度）が変化する恐れがある。そして、このような酸化物半導体膜を用いたトランジスタにおいては、トランジスタの電気特性の変動要因となり、当該トランジスタを用いた半導体装置の信頼性を低下させることになる。

なお酸化物半導体膜が取り得る状態としては、前述のように、酸化物半導体膜は非晶質の他に、単結晶、多結晶（ポリクリスタルともいう）などの状態をとることができる。また、トランジスタの電気特性の変動要因となる酸素欠損を低減できる状態として、酸化物半導体膜は、ＣＡＡＣ酸化物半導体（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ：ＣＡＡＣ−ＯＳともいう）膜といった状態を取り得る。

ここでＣＡＡＣ酸化物半導体膜について詳述する。

ＣＡＡＣ酸化物半導体膜は、完全な非晶質ではない。ＣＡＡＣ酸化物半導体膜は、例えば結晶部および非晶質部を有する結晶−非晶質混相構造の酸化物半導体を有している。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ酸化物半導体膜に含まれる非晶質部と結晶部との境界、結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ酸化物半導体膜には明確な粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ酸化物半導体膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ酸化物半導体膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。

なお本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ酸化物半導体膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ酸化物半導体膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ酸化物半導体膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。

ＣＡＡＣ酸化物半導体膜に含まれる結晶部のｃ軸は、ＣＡＡＣ酸化物半導体膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ酸化物半導体膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ酸化物半導体膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。

以上説明した、ＣＡＡＣ酸化物半導体膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

また本明細書において、ｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している結晶部を含むＣＡＡＣ酸化物半導体膜を、ｃ軸配向した結晶部を含む酸化物半導体膜という。

その一方で、ｃ軸配向した結晶部を含む酸化物半導体膜の一例である、Ｉｎ−Ｇａ−Ｚｎ系酸化物（以下、ＩＧＺＯと呼ぶ。）膜では、ｃ軸方向で酸素が動きにくく酸素欠損が生じにくいものの、ａ軸及びｂ軸を有する平面では酸素が動きやすいことが、密度汎関数理論に基づくコンピュータの計算によりわかっている。具体的にＩＧＺＯ膜では、Ｉｎ―Ｏ層、Ｇａ―Ｏ層、Ｚｎ−Ｏ層が、ｃ軸に垂直な方向から見て層状に配列する中で、酸素がＩｎ―Ｏ層を横断して動くよりもＩｎ−Ｏ層に沿って酸素が動きやすい。すなわち、ｃ軸配向した結晶部を含む酸化物半導体膜では当該膜の被形成面または表面に平行な方向に沿って移動しやすい。

酸素の動きやすさを考慮すると、ｃ軸配向した結晶部を含む酸化物半導体膜では、当該膜の側面から酸素が脱離し、酸素欠損が生じやすい状態になっている。このような酸化物半導体膜を用いたトランジスタにおいては、ｃ軸配向した結晶部を含む酸化物半導体膜を島状に加工する場合、その側面が露出した状態となってしまい、酸素欠損が生じやすいこととなる。酸素欠損が生じやすい状態が続くと、トランジスタの電気特性の変動要因となり、当該トランジスタを用いた半導体装置の信頼性が低下することになる。

そこで本発明の一態様は、ｃ軸配向した結晶部を含む酸化物半導体膜の側面からの酸素の脱離を防止し、且つｃ軸配向した結晶部を含む酸化物半導体膜に十分な酸素を含ませることができる半導体装置を提供することを課題の一とする。また本発明の一態様は、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタで構成される半導体装置の信頼性の向上を図ることを課題の一とする。

本発明の一態様は、第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、島状の半導体膜の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、を有し、第１の酸化物半導体膜、第２の酸化物半導体膜及び酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、第２の酸化物半導体膜が有するインジウムの含有量は、第１の酸化物半導体膜が有するインジウムの含有量より大きく、第１の酸化物半導体膜が有するインジウムの含有量は、酸化物膜が有するインジウムの含有量より大きく、酸化物膜が有するガリウムの含有量は、第１の酸化物半導体膜が有するガリウムの含有量より大きく、第１の酸化物半導体膜が有するガリウムの含有量は、第２の酸化物半導体膜が有するガリウムの含有量より大きい半導体装置である。

本発明の別の一態様は、第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、島状の半導体膜の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、酸化物膜上に設けられたゲート電極と、を有し、第１の酸化物半導体膜、第２の酸化物半導体膜及び酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、第２の酸化物半導体膜が有するインジウムの含有量は、第１の酸化物半導体膜が有するインジウムの含有量より大きく、第１の酸化物半導体膜が有するインジウムの含有量は、酸化物膜が有するインジウムの含有量より大きく、酸化物膜が有するガリウムの含有量は、第１の酸化物半導体膜が有するガリウムの含有量より大きく、第１の酸化物半導体膜が有するガリウムの含有量は、第２の酸化物半導体膜が有するガリウムの含有量より大きい半導体装置である。

本発明の別の一態様は、第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、島状の半導体膜のチャネル長方向の側面に接して設けられたソース電極及びドレイン電極と、島状の半導体膜のチャネル幅方向の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、酸化物膜上に設けられたゲート電極と、を有し、第１の酸化物半導体膜、第２の酸化物半導体膜及び酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、第２の酸化物半導体膜が有するインジウムの含有量は、第１の酸化物半導体膜が有するインジウムの含有量より大きく、第１の酸化物半導体膜が有するインジウムの含有量は、酸化物膜が有するインジウムの含有量より大きく、酸化物膜が有するガリウムの含有量は、第１の酸化物半導体膜が有するガリウムの含有量より大きく、第１の酸化物半導体膜が有するガリウムの含有量は、第２の酸化物半導体膜が有するガリウムの含有量より大きい半導体装置である。

本発明の一態様において、ゲート電極の側面には、サイドウォールが設けられていることが好ましい。

本発明の一態様において、酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成された膜上に、無機絶縁膜が積層した構造であることが好ましい。

本発明の一態様において、ゲート電極上、ソース電極上及びドレイン電極上には、酸化アルミニウム膜が設けられていることが好ましい。

本発明の一態様において、第１の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比の酸化物を含む膜であることが好ましい。

本発明の一態様において、第２の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比の酸化物を含む膜であることが好ましい。

本発明の一態様において、酸化物膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比の酸化物を含む膜であることが好ましい。

本発明の一態様において、第２の酸化物半導体膜及び酸化物膜の結晶部では、第２の酸化物半導体膜及び酸化物膜の被形成面の法線ベクトルに平行なｃ軸方向に沿って、第２の酸化物半導体膜及び酸化物膜に含まれる複数の金属原子及び酸素原子が層状に配列していることが好ましい。

本発明の一態様により、ｃ軸配向した結晶部を含む酸化物半導体膜の側面からの酸素の脱離を防止し、且つｃ軸配向した結晶部を含む酸化物半導体膜に十分な酸素を含ませることができる。また本発明の一態様により、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタで構成される半導体装置の信頼性の向上を図ることができる。

半導体装置の一態様を示す平面図、及び断面図。実施の形態１の半導体装置を説明するための断面図。半導体装置の一態様を示す平面図、及び断面図。半導体装置の作製工程の一例を示す平面図、断面図。半導体装置の作製工程の一例を示す平面図、断面図。半導体装置の作製工程の一例を示す平面図、断面図。半導体装置の一態様を示す断面図。半導体装置を用いた回路構成の一例を示す回路図。半導体装置を用いたＣＰＵのブロック図。半導体装置の一態様を示す平面図、及び断面図。実施例の構成を説明するための図。実施例の構成を説明するための図。実施例の構成を説明するための図。実施例の構成を説明するための図。

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなく、その形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、図面等において示す各構成の、位置、大きさ、形状などは、理解の簡単のため、実際の位置、大きさ、形状などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、形状などに限定されない。

なお、本明細書等における「第１」、「第２」、「第３」などの序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。

（実施の形態１）
本実施の形態では、半導体装置における、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタの構成について説明する。

図１には、本発明の一態様であるトランジスタを示す。図１（Ａ）には、トランジスタの平面図を示す。図１（Ｂ）には、図１（Ａ）のチャネル長方向であるＸ１−Ｙ１における断面図を示し、図１（Ｃ）は、図１（Ａ）のチャネル幅方向であるＶ１−Ｗ１における断面図を示す。

図１（Ａ）乃至（Ｃ）に示すトランジスタは、基板１００上に設けられた酸化膜１０２と、酸化膜１０２上に設けられた第１の酸化物半導体膜１０４と、第１の酸化物半導体膜１０４上に設けられた第２の酸化物半導体膜１０６と、島状に形成された第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６の少なくとも側面を覆って設けられた酸化物膜１０８と、酸化物膜１０８上に設けられたゲート電極１１０と、ゲート電極１１０を覆って設けられた層間絶縁膜１１２と、層間絶縁膜１１２上に設けられ、第２の酸化物半導体膜１０６に接続されたソース電極１１４Ａ及びドレイン電極１１４Ｂと、を有する。なお第２の酸化物半導体膜１０６は、ゲート電極１１０に重畳する領域においてチャネル領域１０６Ａを有し、ソース電極１１４Ａ及びドレイン電極１１４Ｂと接続される領域においてチャネル領域よりも抵抗が低い低抵抗領域１０６Ｂを有する。

なお島状に形成された膜の側面とは、側面が基板面に対して垂直に露出する場合の他、該側面が基板面に対して傾斜して露出してテーパー形状をなす場合を含むものとする。

図１に示すトランジスタでは、島状に形成された第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６を積層して設ける構造としている。本発明の一態様においては、第１の酸化物半導体膜１０４、及び第２の酸化物半導体膜１０６は、少なくともインジウム、亜鉛、及びガリウムを含む酸化物を含み、第２の酸化物半導体膜１０６は、第１の酸化物半導体膜１０４よりも、膜中のインジウムの含有量を多くする。第２の酸化物半導体膜１０６のインジウムの含有量を多くすることで、第２の酸化物半導体膜１０６の結晶性を向上させることができる。

また本発明の一態様においては、第１の酸化物半導体膜１０４は、膜中のガリウムの含有量をインジウムの含有量と同じとし、第２の酸化物半導体膜１０６よりも、膜中のガリウムの含有量を多くする。第１の酸化物半導体膜１０４は、第２の酸化物半導体膜１０６の形成時に酸化膜１０２から放出される酸素やシリコン等の拡散を抑制することができる。そのため、第１の酸化物半導体膜１０４を設けることで、第２の酸化物半導体膜１０６へのシリコン等の不純物の混入を低減し、第２の酸化物半導体膜１０６の結晶性を向上させることができる。

例えば、第１の酸化物半導体膜１０４を形成しない構成とした場合を考えると、４００℃程度の加熱成膜で酸化膜１０２上に、第２の酸化物半導体膜１０６を直接形成することになる。この場合、第２の酸化物半導体膜１０６の成膜前に、酸化膜１０２から酸素が放出してしまう。その結果、その後の工程で第２の酸化物半導体膜１０６に酸化膜１０２から酸素を供給することが出来ない。

しかし、本実施の形態に示す構成とすることで、第１の酸化物半導体膜１０４は、酸化膜１０２の形成後に、低い温度（例えば、室温以上２００℃以下）で形成し、第２の酸化物半導体膜１０６は、高い温度（例えば、２５０℃以上５００℃以下、好ましくは３００℃以上４００℃以下）で形成することができ、第１の酸化物半導体膜１０４により酸化膜１０２から放出される酸素を抑制することができる。

また、第２の酸化物半導体膜１０６は、同種の材料である第１の酸化物半導体膜１０４上に形成されるため、第１の酸化物半導体膜１０４との界面から成長するｃ軸配向した結晶部を含む膜とすることができる。

すなわち、第１の酸化物半導体膜１０４は、工程中において、酸化膜１０２から放出される酸素を抑制し、さらに第２の酸化物半導体膜１０６の下地膜として機能させることができる。そのため、第２の酸化物半導体膜１０６の結晶性を高めることができる。また、酸化膜１０２から放出される酸素は、第２の酸化物半導体膜１０６形成後に、熱処理等により放出させ、第１の酸化物半導体膜１０４を通過させ、第２の酸化物半導体膜１０６に供給することができる。

このように、第１の酸化物半導体膜１０４と第２の酸化物半導体膜１０６を積層する構成とすることで、第２の酸化物半導体膜１０６の酸素欠損を抑制し、さらに第２の酸化物半導体膜１０６の結晶性を向上させるといった優れた効果を奏する。

第２の酸化物半導体膜１０６の結晶性が向上することで、第２の酸化物半導体膜１０６中の金属原子と酸素原子の結合状態が秩序化され、酸素欠損の発生を抑制することが出来る。また、酸素欠損が発生したとしても、酸化膜１０２からの酸素の供給により、酸素欠損を補填することが可能となる。

また、上述の第１の酸化物半導体膜１０４と第２の酸化物半導体膜１０６を積層する構成に加えて、本発明の一態様である図１に示すトランジスタでは、島状に形成された第１の酸化物半導体膜１０４及びｃ軸配向した結晶部を含む第２の酸化物半導体膜１０６の側面を覆って酸化物膜１０８が設けられている。本発明の一態様において、酸化物膜１０８は、第２の酸化物半導体膜１０６と同じｃ軸配向した結晶部を含む膜であり、膜の被形成面に対して水平方向よりも垂直な方向の方が酸素透過性の低い膜とすることができる。

本発明の一態様においては、酸素透過性の低い膜は、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６と同じ元素を有する膜である。すなわち、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６がＩＧＺＯ膜の場合、酸化物膜１０８も、インジウム、ガリウム及び亜鉛を有するＩＧＺＯ膜である。特に酸化物膜１０８は、膜中のガリウムの含有量が第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６のガリウムの含有量より多く、且つインジウムの含有量が第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６のインジウムの含有量よりも少ない膜である。

酸化物膜１０８は、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６と同じ元素を有する膜とすることで、島状に形成された第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６との界面の状態を良好にすることができる。そして酸化物膜１０８は、第２の酸化物半導体膜１０６と同じｃ軸配向した結晶部を含む膜とすることができる。

また酸化物膜１０８は、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６よりもガリウムの含有量を多くし、インジウムの含有量を少なくすることで、エネルギーギャップの大きい膜として用いることができる。

また酸化物膜１０８は、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６と同様に、インジウムを含有することで、第２の酸化物半導体膜１０６と同じｃ軸配向した結晶部を含む膜とすることができる。

また酸化物膜１０８はインジウムを含む第２の酸化物半導体膜１０６と同じｃ軸配向した結晶部を含む膜とすることで、ｃ軸方向で酸素が動きにくく酸素欠損が生じにくいものの、ａ軸及びｂ軸を有する平面では酸素が動きやすい膜とすることができる。そして当該膜は、Ｉｎ―Ｏ層、Ｇａ―Ｏ層、Ｚｎ−Ｏ層が、ｃ軸に垂直な方向から見て層状に配列する中で、酸素がＩｎ―Ｏ層を横断して動くよりもＩｎ−Ｏ層に沿って酸素が動きやすい膜とすることができる。このＩｎ−Ｏ層において、酸素がＩｎ―Ｏ層を横断して動きにくい性質を利用して、酸化物膜１０８は、第２の酸化物半導体膜１０６及び酸化物膜１０８の被形成面の法線ベクトルに平行なｃ軸方向に、酸素透過性の低い膜とすることができる。

ｃ軸方向において酸素透過性の低い膜とした酸化物膜１０８は、第２の酸化物半導体膜１０６の側面に設けることで、当該膜より酸素が脱離し、酸素欠損が生じやすい状態を抑制することができる。

図１（Ａ）に太い点線で示す部分においては、酸素欠損により導電性が高まると寄生チャネルが発生する。この寄生チャネルは、スイッチング特性の低下及び信号遅延の原因となる。ｃ軸方向において酸素透過性の低い酸化物膜１０８を図１（Ａ）の太い点線で示す部分に設けることで、この部分での低抵抗化を抑制することができる。すなわち、図１（Ｃ）のチャネル幅方向の断面図でいえば、第２の酸化物半導体膜１０６の側面にあたる領域１１６での酸素の脱離を抑制し、寄生チャネルの発生を抑制することができる。

酸化物膜１０８中、ガリウムは、スタビライザーとして機能する。そのため、他のスタビライザーに一部または全部を置き換えることが可能である。ガリウムの他のスタビライザーとしては、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、ジルコニウム（Ｚｒ）を例示することができる。また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

また図２は、酸化膜１０２、第１の酸化物半導体膜１０４、第２の酸化物半導体膜１０６及び酸化物膜１０８を抜き出して示した断面図である。

上述したように、酸化物膜１０８は、膜の被形成面の法線ベクトルに平行なｃ軸方向で、酸素がＩｎ―Ｏ層を横断して動きにくい性質を利用して、酸素透過性の低い膜とすることができる。Ｉｎ−Ｏ層は、当該膜の被形成面または表面に平行な方向に沿って形成されるため、図２（Ａ）中の点線１１８で表すような層として図示することができる。点線１１８で表されるＩｎ−Ｏ層は、島状に形成された第２の酸化物半導体膜１０６の側面を覆うように設けられる。Ｉｎ−Ｏ層は酸素がＩｎ―Ｏ層を横断して動きにくいため、Ｉｎ−Ｏ層を被形成面または表面に平行な方向に有する酸化物膜１０８は、第２の酸化物半導体膜１０６の側面からの酸素の脱離を抑制することができる。

また、図２（Ａ）とは異なる構成として、酸化膜１０２、第１の酸化物半導体膜１０４、第２の酸化物半導体膜１０６及び酸化物膜１０８を抜き出した断面図を図２（Ｂ）に示す。図２（Ａ）と異なる点は、酸化膜１０２、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６が設けられた層に対して、酸化膜１０２に達する溝１２０を形成し、溝１２０の側面を覆うように酸化物膜１０８が設けられている点にある。

図２（Ｂ）で示す酸化物膜１０８が有する点線１１８は、図２（Ａ）と同様に、酸化物膜１０８の被形成面または表面に平行な方向に沿って形成されたＩｎ−Ｏ層を表したものである。Ｉｎ−Ｏ層は酸素がＩｎ―Ｏ層を横断して動きにくいため、Ｉｎ−Ｏ層を被形成面または表面に平行な方向に有する酸化物膜１０８は、酸化膜１０２、第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６の側面からの酸素の脱離を抑制することができる。

なお溝１２０の側面を覆うように酸化物膜１０８を設けた後、さらに溝が残存する場合は、別の絶縁膜１２２を溝を埋めるように形成すればよい。例えば、酸化珪素等の絶縁膜を設け、溝を埋めればよい。なお、その表面の平坦性を向上し、酸化物膜１０８を表面に露出させる目的で、研磨処理（例えば化学的機械研磨（ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ：ＣＭＰ）処理）を行ってもよい。

以上説明した本発明の一態様における、第１の酸化物半導体膜１０４、第２の酸化物半導体膜１０６及び酸化物膜１０８が有するインジウム、ガリウム及び亜鉛の含有量の相対関係は、第２の酸化物半導体膜１０６が有するインジウムの含有量は、第１の酸化物半導体膜１０４が有するインジウムの含有量より大きく、第１の酸化物半導体膜１０４が有するインジウムの含有量は、酸化物膜１０８が有するインジウムの含有量より大きく、酸化物膜１０８が有するガリウムの含有量は、第１の酸化物半導体膜１０４が有するガリウムの含有量より大きく、第１の酸化物半導体膜１０４が有するガリウムの含有量は、第２の酸化物半導体膜１０６が有するガリウムの含有量より大きいものとなる。

そして、前述の関係とした、第１の酸化物半導体膜１０４、第２の酸化物半導体膜１０６及び酸化物膜１０８は、第２の酸化物半導体膜１０６の結晶性を向上させることができるとともに、ｃ軸配向した結晶部を含む第２の酸化物半導体膜１０６の側面からの酸素の脱離を防止し、且つ第２の酸化物半導体膜１０６に十分な酸素を含ませることができる。

本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態２）
本実施の形態では、半導体装置における、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタの構成について、上記実施の形態とは異なる断面図を示し、その作製方法を併せて説明する。

図３には、本発明の一態様であるトランジスタを示す。図３（Ａ）には、トランジスタの平面図を示す。図３（Ｂ）には、図３（Ａ）のチャネル長方向であるＸ２−Ｙ２における断面図を示し、図３（Ｃ）は、図３（Ａ）のチャネル幅方向であるＶ２−Ｗ２における断面図を示す。

図３（Ａ）乃至（Ｃ）に示すトランジスタは、基板２００上に設けられた酸化膜２０２と、酸化膜２０２上に設けられた第１の酸化物半導体膜２０４と、第１の酸化物半導体膜２０４上に設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜２０６と、島状に形成された第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６のチャネル長方向の側面に接して設けられた第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂと、島状に形成された第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６上の一部、チャネル幅方向の側面に接して設けられた酸化物膜２０８と、酸化物膜２０８上に設けられたゲート電極２１０と、ゲート電極２１０の側面を覆って設けられたサイドウォール２０９と、ゲート電極２１０上を覆って設けられた絶縁膜２１１と、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ上、第２の酸化物半導体膜２０６上、並びにサイドウォール２０９の側面及び上部を覆って設けられた第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂと、絶縁膜２１１上、第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂ上、並びに、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ上に設けられた絶縁膜２１２と、を有する。なお第２の酸化物半導体膜２０６は、ゲート電極２１０に重畳する領域においてチャネル領域２０６Ａを有し、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ並びに第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂと接続される領域においてチャネル領域よりも抵抗が低い低抵抗領域２０６Ｂを有する。

図３に示すトランジスタでは、上記実施の形態１と同様に、形成された第１の酸化物半導体膜２０４、第２の酸化物半導体膜２０６及び酸化物膜２０８が積層されて設けられる構造としている。従って、第１の酸化物半導体膜２０４、第２の酸化物半導体膜２０６及び酸化物膜２０８が有するインジウム、ガリウム及び亜鉛の含有量の相対関係を、実施の形態１と同様の構成とすることができる。そのため、第２の酸化物半導体膜２０６のチャネル幅方向に側面において、第２の酸化物半導体膜２０６からの酸素の脱離を防止し、第２の酸化物半導体膜２０６に十分な酸素を含ませることができる。そのため図３（Ａ）に太い点線で示す部分における低抵抗化を抑制し、寄生チャネルの生成を抑制できる。

また本実施の形態における図３の構成において絶縁膜２１２は、酸化絶縁膜を用いることで、酸素の拡散防止膜として機能させることができる。絶縁膜２１２として酸化絶縁膜が設けられることで、第２の酸化物半導体膜２０６の酸素欠損を低減することができる。また、絶縁膜２１２は、金属酸化物による絶縁膜を用いることができる。絶縁膜２１２として金属酸化物による絶縁膜が設けられることで、水素、水等の侵入防止膜として、外部からトランジスタの第２の酸化物半導体膜２０６に水素、水等が侵入することを抑制することができる。このため、トランジスタのリーク電流を低減することができる。

次いで、図４乃至図６を参照して、図３に示すトランジスタの作製工程の例について説明する。なお、図４（Ａ−１）、図４（Ａ−２）、図４（Ａ−３）、図５（Ａ−１）、図５（Ａ−２）、図５（Ａ−３）、図６（Ａ−１）、図６（Ａ−２）は、図３（Ａ）に示すトランジスタの平面図に対応している。また、図４（Ｂ−１）、図４（Ｂ−２）、図４（Ｂ−３）、図５（Ｂ−１）、図５（Ｂ−２）、図５（Ｂ−３）、図６（Ｂ−１）及び図６（Ｂ−２）は、図３（Ｂ）に示すＸ２−Ｙ２における断面図に対応している。また、図４（Ｃ−１）、図４（Ｃ−２）、図４（Ｃ−３）、図５（Ｃ−１）、図５（Ｃ−２）、図５（Ｃ−３）、図６（Ｃ−１）及び図６（Ｃ−２）は、図３（Ｃ）に示すＶ２−Ｗ２における断面図に対応している。

まず、基板２００上に酸化膜２０２を形成する。酸化膜２０２は、スパッタリング法またはＣＶＤ法などにより形成すればよいが、水素、水、水酸基及び水素化物などが混入しにくい方法で形成することが好ましい。

基板２００は、少なくとも、後の熱処理工程に耐えうる程度の耐熱性を有していればよい。基板２００としては、ガラス基板（好ましくは無アルカリガラス基板）、石英基板、セラミック基板、プラスチック基板またはシリコン基板などを用いることができる。

酸化膜２０２は、基板２００からの水素、水分などの拡散を防止する効果がある膜が好ましく、酸化シリコン膜、窒化酸化シリコン膜、または酸化窒化シリコン膜から選ばれた一、または複数の膜による積層構造により形成することができる。

また、酸化膜２０２は、その他の効果として、のちに形成される第１の酸化物半導体膜２０４、及びｃ軸配向した結晶部を含む第２の酸化物半導体膜２０６に酸素を供給する効果がある膜であることが好ましい。例えば、酸化膜２０２として、酸化シリコン膜を用いた場合、当該酸化膜２０２を加熱することにより酸素の一部を脱離させることができるので、第１の酸化物半導体膜２０４、及び第２の酸化物半導体膜２０６に酸素を供給し、該膜中の酸素欠損を補填することができる。

特に、酸化膜２０２中に少なくとも化学量論的組成を超える量の酸素が存在することが好ましく、例えば、酸化膜２０２として、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。このような酸化シリコン膜を酸化膜２０２として用いることで、第１の酸化物半導体膜２０４、及び第２の酸化物半導体膜２０６に酸素を供給することができる。

なお、酸化膜２０２の表面は、研磨処理やドライエッチング処理、プラズマ処理などを行うことにより、平坦性を向上させることが好ましい。このように酸化膜２０２の表面の平坦性を向上させることにより、酸化膜２０２上に設けられる第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６の結晶性を向上させることができる。

次いで、酸化膜２０２上に第１の酸化物半導体膜及び第２の酸化物半導体膜を形成し、該膜を加工して島状の第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６を形成する（図４（Ａ−１）、（Ｂ−１）、（Ｃ−１））。第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６は、水素、水、水酸基及び水素化物などが混入しにくい方法で形成すればよく、例えばスパッタリング法により形成することが好ましい。

第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６は、少なくともインジウム、ガリウム、及び亜鉛を含む酸化物膜であり、ＩＧＺＯ膜を用いることができる。なお、ＩＧＺＯ膜は、スタビライザーであるガリウムの一部または全部を他のスタビライザーに置き換えることも可能である。

第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６の形成方法としては、スパッタリング法の他、ＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）法、蒸着法、塗布法などを用いることができる。

第１の酸化物半導体膜２０４は、第２の酸化物半導体膜２０６よりもインジウムの含有量が少なく、且つガリウムの含有量が多いＩＧＺＯ膜で構成される。また、第１の酸化物半導体膜２０４は、膜中のガリウムの含有量がインジウムの含有量と同じであるＩＧＺＯ膜で構成される。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比またはその近傍の酸化物、あるいは実質的にＩｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比の酸化物を用いるとよい。

第１の酸化物半導体膜２０４の膜厚は、５ｎｍより大きく２００ｎｍ以下とし、好ましくは１０ｎｍ以上３０ｎｍ以下とする。また、第１の酸化物半導体膜２０４は、単結晶、多結晶（ポリクリスタルともいう。）、または非晶質などの状態をとる。

第２の酸化物半導体膜２０６は、第１の酸化物半導体膜２０４よりもインジウムの含有量が多く、且つガリウムの含有量が少ないＩＧＺＯ膜で構成される。また、第２の酸化物半導体膜２０６は、膜中のインジウムの含有量がガリウムの含有量よりも多いＩＧＺＯ膜で構成される。すなわち、含有量がＩｎ＞Ｇａの組成となる酸化物を用いるとよい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比またはその近傍の酸化物あるいは実質的にＩｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比の酸化物を用いるとよい。

第２の酸化物半導体膜２０６の膜厚は、５ｎｍより大きく２００ｎｍ以下とし、好ましくは１０ｎｍ以上３０ｎｍ以下とする。

また、第２の酸化物半導体膜２０６は、ｃ軸配向した結晶部を含む膜である。すなわち、ｃ軸が第２の酸化物半導体膜２０６の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している結晶部を有する膜である。

第２の酸化物半導体膜２０６に含まれる結晶部のｃ軸は、第２の酸化物半導体膜２０６の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、第２の酸化物半導体膜２０６の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、第２の酸化物半導体膜２０６が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。ｃ軸配向した結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。

ｃ軸配向した結晶部を含む第２の酸化物半導体膜２０６を形成する方法としては、三つ挙げられる。一つめは、成膜温度を２００℃以上４５０℃以下として酸化物半導体膜の成膜を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物半導体膜の成膜を行うことで、二層目の酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

また、第２の酸化物半導体膜２０６は、エネルギーギャップが２．８ｅＶ乃至３．２ｅＶであり、シリコンのエネルギーギャップ１．１ｅＶと比較して大きい。また、第２の酸化物半導体膜２０６の少数キャリア密度は、１０^−９ｃｍ^−３であり、シリコンの真性キャリア密度の１０^１１ｃｍ^−３と比較して極めて小さい。

第２の酸化物半導体膜２０６の多数キャリア（電子）は、トランジスタのソースから流れるのみである。また、チャネル領域を完全空乏化することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能である。

したがって、第２の酸化物半導体膜２０６を用いたトランジスタは、Ｓ値が小さくなり、理想的な値が得られる。また、当該トランジスタは、信頼性が高い。

第２の酸化物半導体膜２０６の形成後、第２の酸化物半導体膜２０６に対して、熱処理を行ってもよい。当該熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。当該熱処理を行うことで、第２の酸化物半導体膜２０６より過剰な水素（水や水酸基を含む）を除去することが可能である。なお、当該熱処理は、本明細書等において、脱水化処理（脱水素化処理）と記す場合がある。

当該熱処理は、例えば、抵抗発熱体などを用いた電気炉に被処理物を導入し、窒素雰囲気下、４５０℃、１時間の条件で行うことができる。この間、第２の酸化物半導体膜２０６は大気に触れさせず、水や水素の混入が生じないようにする。

熱処理装置は、電気炉に限られず、加熱されたガスなどの媒体からの熱伝導、または熱輻射によって、被処理物を加熱する装置を用いても良い。例えば、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。

例えば、当該熱処理として、熱せられた不活性ガス雰囲気中に被処理物を投入し、数分間熱した後、当該不活性ガス雰囲気から被処理物を取り出すＧＲＴＡ処理を行ってもよい。ＧＲＴＡ処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素を含むガスに切り替えても良い。

なお、不活性ガス雰囲気としては、窒素、または希ガス（ヘリウム、ネオン、アルゴン等）を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ましい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（すなわち、不純物濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とする。

また、上述の脱水化処理（脱水素化処理）を行うと、第２の酸化物半導体膜２０６を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがある。第２の酸化物半導体膜２０６において、酸素が脱離した箇所では酸素欠損が存在し、該酸素欠損に起因してトランジスタの電気的特性変動を招くドナー準位が生じてしまう。よって、脱水化処理（脱水素化処理）を行った場合、第２の酸化物半導体膜２０６の膜中に、酸素を供給することが好ましい。第２の酸化物半導体膜２０６の膜中に酸素を供給することにより、第２の酸化物半導体膜２０６の酸素欠損を補填することができる。

第２の酸化物半導体膜２０６の酸素欠損を補填する方法の一例としては、第２の酸化物半導体膜２０６に対して脱水化処理（脱水素化処理）を行った後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、高純度の亜酸化窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入すればよい。酸素ガス、または一酸化二窒素（Ｎ_２Ｏ）ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガス、または一酸化二窒素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、第２の酸化物半導体膜２０６に酸素を供給する方法の一例としては、第２の酸化物半導体膜２０６に酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を添加することで、第２の酸化物半導体膜２０６に酸素を供給してもよい。酸素の添加方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理などを用いる。

また、第２の酸化物半導体膜２０６に酸素を供給する方法の一例としては、酸化膜２０２を加熱することにより、酸素の一部を脱離させ、第２の酸化物半導体膜２０６に酸素を供給してもよい。特に本実施の形態においては、酸化膜２０２から放出される酸素を第１の酸化物半導体膜２０４を通過させ、第２の酸化物半導体膜２０６へ酸素を供給するのが好適である。

上述のように、第２の酸化物半導体膜２０６の形成後において、脱水化処理（脱水素化処理）を行い第２の酸化物半導体膜２０６から、水素、または水分を除去して不純物が極力含まれないように高純度化する場合、次に挙げられる処理を第２の酸化物半導体膜２０６に施す構成が好ましい。具体的な処理としては、脱水化処理（脱水素化処理）によって減少してしまった酸素による酸素欠損を第２の酸化物半導体膜２０６に酸素を加えることで補填する、加酸素化処理が挙げられる。あるいは、第２の酸化物半導体膜２０６に含まれる酸素の量が化学量論的組成よりも多くなるように酸素を供給する、過酸素化処理が挙げられる。なお、本明細書等において、第２の酸化物半導体膜２０６に酸素を供給する場合を、加酸素化処理と記す場合がある、または第２の酸化物半導体膜２０６に含まれる酸素の量を化学量論的組成よりも多くする場合を過酸素化処理と記す場合がある。

なお、上述の方法では、第２の酸化物半導体膜２０６を島状に加工した後に脱水化処理（脱水素化処理）、および加酸素化処理を行う構成でもよいし、第２の酸化物半導体膜２０６を島状に加工する前に、当該処理を行ってもよい。また、後に形成される絶縁膜２１２の形成後に、加熱処理を行い、酸化膜２０２から、第２の酸化物半導体膜２０６に酸素を供給してもよい。

このように、第２の酸化物半導体膜２０６は、脱水化処理（脱水素化処理）により、水素または水分が除去され、加酸素化処理により酸素欠損を補填することによって、ｉ型（真性）化またはｉ型（真性）に限りなく近い酸化物半導体膜とすることができる。このような酸化物半導体膜中には、ドナーに由来するキャリアが極めて少なく（ゼロに近い）、キャリア濃度は１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満である。

第２の酸化物半導体膜２０６は、水素若しくは水分を除去し、不純物が極力含まれないように高純度化し、酸素を供給して酸素欠損を補填することによりｉ型（真性）の酸化物半導体、又はｉ型（真性）に限りなく近い酸化物半導体膜とすることができる。高純度化された第２の酸化物半導体膜２０６を用いたトランジスタのオフ電流は、室温において、１０ｙＡ／μｍ以下、８５℃〜９５℃においても、１ｚＡ／μｍ以下となり、極めて小さい。

次に、島状の第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６を覆って導電膜を形成し、該導電膜を加工して第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂを形成する（図４（Ａ−２）、（Ｂ−２）、（Ｃ−２））。加工は、エッチングなどにより行えばよい。

第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂとして用いる導電膜は、例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜の下側、または上側の一方、または双方にチタン、モリブデン、タングステンなどの高融点金属膜、またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。また、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂに用いる導電膜は、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する）、インジウム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）を用いることができる。第１のソース電極２１４Ａ、及び第１のドレイン電極２１４Ｂに用いる導電膜は、上記の材料を用いて単層で又は積層して成膜することができる。形成方法も特に限定されず、蒸着法、ＰＥ−ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。

次に、島状の第２の酸化物半導体膜２０６、並びに第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂを覆って酸化物膜２０８を形成する（図４（Ａ−３）、（Ｂ−３）、（Ｃ−３））。

酸化物膜２０８は、インジウムを含む第２の酸化物半導体膜２０６と同じ結晶構造の膜であり、ここではＩＧＺＯ膜を用いることができる。

酸化物膜２０８の形成方法としては、スパッタリング法、ＡＬＤ（ＡｔｏｍｉｃＬａｙｅｒＤｅｐｏｓｉｔｉｏｎ）法、蒸着法、塗布法などを用いることができる。

酸化物膜２０８は、第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６よりもインジウムの含有量が少なく、且つガリウムの含有量が多いＩＧＺＯ膜で構成される。また、酸化物膜２０８は、膜中のガリウムの含有量がインジウムの含有量よりも多いＩＧＺＯ膜で構成される。すなわち、含有量がＧａ＞Ｉｎの組成となる酸化物を用いるとよい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比またはその近傍の酸化物あるいは実質的にＩｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比の酸化物を用いるとよい。酸化物膜２０８は、第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６よりもガリウムの含有量を多くすることで、エネルギーギャップを大きくすることができ、絶縁性を有する膜として用いることができる。

酸化物膜２０８の膜厚は、１ｎｍより大きく５００ｎｍ以下とし、好ましくは１０ｎｍ以上３０ｎｍ以下とする。なお、酸化物膜２０８は、シリコンを含有する絶縁膜と比較して誘電率が高いため、該絶縁膜と比べて膜厚を厚くする構成、または酸化物膜２０８に別の絶縁膜を積層して設ける構成、とすることが可能である。

また、酸化物膜２０８は、第２の酸化物半導体膜２０６と同じ、ｃ軸配向した結晶部を含む膜である。すなわち酸化物膜２０８はインジウムを含有することで、膜の被形成面の法線ベクトルに平行なｃ軸方向で、酸素がＩｎ―Ｏ層を横断して動きにくい性質を利用して、酸素透過性の低い酸化物膜とすることができる。

なお、酸化物膜２０８を第２の酸化物半導体膜２０６と同じ、ｃ軸配向した結晶部を含む膜として形成する方法としては、他にも挙げられる。一つめは、成膜温度を２００℃以上４５０℃以下として酸化物膜２０８の成膜を行うことで、酸化物膜２０８に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。二つめは、酸化物膜２０８を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行うことで、酸化物膜２０８に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。三つめは、一層目の酸化物膜２０８を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い、さらに二層目の酸化物膜２０８の成膜を行うことで、二層目の酸化物膜２０８に含まれる結晶部のｃ軸が、被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃った結晶部を形成する方法である。

なお上述したｃ軸配向した結晶部を含む膜である、第１の酸化物半導体膜２０４、第２の酸化物半導体膜２０６及び酸化物膜２０８は、スパッタリング法によって成膜する場合、多結晶である酸化物半導体スパッタリング用ターゲットを用いることが好ましい。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ｃ軸配向した結晶部を含む膜を成膜することができる。

また、ｃ軸配向した結晶部を含む膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。

次いで、酸化物膜２０８上に導電膜及び絶縁膜を形成し、該導電膜及び絶縁膜を加工してゲート電極２１０及び絶縁膜２１１を形成する。そして、ゲート電極２１０及び絶縁膜２１１をマスクとして、第２の酸化物半導体膜２０６にドーパントを導入し、第２の酸化物半導体膜２０６にチャネル領域２０６Ａ及び低抵抗領域２０６Ｂを形成する（図５（Ａ−１）、（Ｂ−１）、（Ｃ−１））。なお該ドーパントは、第２の酸化物半導体膜２０６のみならず、第１の酸化物半導体膜２０４にも導入され、第１の酸化物半導体膜２０４内にチャネル領域及び低抵抗領域が形成されてもよい。

ドーパントは、第２の酸化物半導体膜２０６の導電率を変化させる不純物である。ドーパントとしては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、およびアンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。

本実施の形態のようにドーパントは、注入法により、酸化物膜２０８を通過して、第２の酸化物半導体膜２０６に導入することができる。ドーパントの導入方法としては、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。その際には、ドーパントの単体のイオンあるいはフッ化物、塩化物のイオンを用いると好ましい。またドーパントは、注入法により、他の膜を通過させずに、第２の酸化物半導体膜２０６に導入することもできる。

ドーパントの導入工程は、加速電圧、ドーズ量などの注入条件、また通過させる膜の膜厚を適宜設定して制御すればよい。本実施の形態では、ドーパントとしてリンを用いて、イオン注入法でリンイオンの注入を行う。なお、ドーパントのドーズ量は１×１０^１３ｉｏｎｓ／ｃｍ^２以上５×１０^１６ｉｏｎｓ／ｃｍ^２以下とすればよい。

低抵抗領域２０６Ｂにおけるドーパントの濃度は、５×１０^１８／ｃｍ^３以上１×１０^２２／ｃｍ^３以下であることが好ましい。

また、ドーパントを導入する際に、基板２００を加熱してもよい。

なお、第２の酸化物半導体膜２０６にドーパントを導入する処理は、複数回行ってもよく、ドーパントの種類も複数種用いてもよい。

また、ドーパントの導入処理後、加熱処理を行ってもよい。加熱条件としては、温度３００℃以上７００℃以下、好ましくは３００℃以上４５０℃以下で１時間、酸素雰囲気下で行うことが好ましい。また、窒素雰囲気下、減圧下、大気（超乾燥エア）下で加熱処理を行ってもよい。

また、第２の酸化物半導体膜２０６はｃ軸配向した結晶部を含む膜のため、ドーパントの導入により、一部非晶質化する場合がある。この場合、ドーパントの導入後に加熱処理を行うことによって、第２の酸化物半導体膜２０６の結晶性を回復することができる。

ゲート電極２１０を構成する導電膜としては、例えば、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料、またはこれらを含む合金材料を用いることができる。また、ゲート電極２１０としては、導電性の金属酸化物を用いて形成しても良い。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、インジウムスズ酸化物（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する場合がある）、インジウム亜鉛酸化物（Ｉｎ_２Ｏ_３−ＺｎＯ）、または、これらの金属酸化物材料にシリコン、または酸化シリコンを含有させたものを用いることができる。また、ゲート電極２１０は、上記の材料を用いて単層、または積層して形成することができる。形成方法も特に限定されず、蒸着法、ＰＥ−ＣＶＤ法、スパッタリング法、スピンコート法などの各種成膜方法を用いることができる。

また絶縁膜２１１を構成する絶縁膜としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を単層、または積層して用いればよい。また、絶縁膜２１１の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＰＥ−ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。

次に、ゲート電極２１０及び絶縁膜２１１を覆って絶縁膜を形成し、該絶縁膜に異方性の高いエッチングを行うことで、自己整合的にサイドウォール２０９を形成する（図５（Ａ−２）、（Ｂ−２）、（Ｃ−２））。サイドウォール２０９を形成するための絶縁膜は、スパッタリング法またはＣＶＤ法などにより形成すればよい。

なおサイドウォール２０９を形成するためのエッチング方法としては、ドライエッチング法を用いると好ましい。また、ドライエッチング法に用いるエッチングガスとしては、例えば、トリフルオロメタン、オクタフルオロシクロブタン、テトラフルオロメタンなどのフッ素を含むガスが挙げられる。エッチングガスには、希ガスまたは水素を添加してもよい。ドライエッチング法は、基板に高周波電圧を印加する、反応性イオンエッチング法（ＲＩＥ法：ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ法）を用いると好ましい。

サイドウォール２０９を構成する絶縁膜としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を単層、または積層して用いればよい。

次いで、絶縁膜２１１及びサイドウォール２０９をマスクとして、酸化物膜２０８をエッチングする（図５（Ａ−３）、（Ｂ−３）、（Ｃ−３））。当該エッチングにより酸化物膜２０８は、絶縁膜２１１及びサイドウォール２０９に重畳した領域を除いて除去されることとなる。

次いで、ゲート電極２１０、絶縁膜２１１、サイドウォール２０９、露出した第２の酸化物半導体膜２０６、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂを覆って導電膜を形成し、該導電膜を加工して第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂを形成する（図６（Ａ−１）、（Ｂ−１）、（Ｃ−１））。加工は、エッチングなどにより行えばよい。

第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂを構成する導電膜としては、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂと同じ材料及び各種成膜方法を用いて形成すればよい。また第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂを構成する導電膜は、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂより膜厚を小さくし、成膜速度等をコントロールして被覆性をよくすることが好適である。

次に、絶縁膜２１１、第２のソース電極２１３Ａ、第２のドレイン電極２１３Ｂ、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂを覆って、絶縁膜２１２を形成する（図６（Ａ−２）、（Ｂ−２）、（Ｃ−２））。

絶縁膜２１２を構成する材料としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、または積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。また、絶縁膜２１２の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＰＥ−ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。また、絶縁膜２１２として金属酸化物による絶縁膜を用いる場合は、まず金属膜を成膜後、該膜に酸素プラズマ処理等を施して金属酸化物膜としてもよい。

以上説明したように、図３に示すトランジスタを作製することができる。これにより、側面からの酸素の脱離を防止し、且つ十分な酸素を含ませることができたｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタで構成される半導体装置の信頼性の向上を図ることができる。

（実施の形態３）
本実施の形態では、実施の形態２に示すトランジスタと、トランジスタと同層に設けることができる容量素子の構成について図７（Ａ）に断面図を示し、説明する。

図７（Ａ）に示す断面図でトランジスタ３００は、実施の形態２の図３で説明したトランジスタである。図７（Ａ）に示すトランジスタ３００は、基板２００上に設けられた酸化膜２０２と、酸化膜２０２上に設けられた第１の酸化物半導体膜２０４と、第１の酸化物半導体膜２０４上に設けられた第２の酸化物半導体膜２０６と、島状に形成された第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６のチャネル長方向の側面に接して設けられた第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂと、島状に形成された第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６上の一部、チャネル幅方向の側面に接して設けられた酸化物膜２０８と、酸化物膜２０８上に設けられたゲート電極２１０と、ゲート電極２１０の側面を覆って設けられたサイドウォール２０９と、ゲート電極２１０上を覆って設けられた絶縁膜２１１と、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ上、第２の酸化物半導体膜２０６上、並びにサイドウォール２０９の側面及び上部を覆って設けられた第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂと、絶縁膜２１１上、第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂ上、並びに、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ上に設けられた絶縁膜２１２と、を有する。なお第２の酸化物半導体膜２０６は、ゲート電極２１０に重畳する領域においてチャネル領域２０６Ａを有し、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂ並びに第２のソース電極２１３Ａ及び第２のドレイン電極２１３Ｂと接続される領域においてチャネル領域よりも抵抗が低い低抵抗領域２０６Ｂを有する。

トランジスタ３００を構成する各部材については、実施の形態２の図３で示した部材と同様である。つまり、側面からの酸素の脱離を防止し、且つ十分な酸素を含ませることができるｃ軸配向した結晶部を含む酸化物半導体膜を用いてトランジスタを構成することができる。

また容量素子３０１は、トランジスタ３００の各部材を用いることができる。具体的には、容量素子３０１の一方の電極を構成する電極層３０２は、第１のソース電極２１４Ａ及び第１のドレイン電極２１４Ｂと同じ材料で作製することができる。

また、容量素子３０１の絶縁膜３０３は、酸化物膜２０８と同じ材料で作製することができる。

また、容量素子３０１の他方の電極を構成する電極層３０４は、ゲート電極２１０と同じ材料で作製することができる。

容量素子３０１の電極層３０４上に形成される絶縁膜３０５は、絶縁膜２１１と同じ材料で作製することができる。

容量素子３０１の電極層３０４の側面に形成される絶縁膜３０６は、サイドウォール２０９と同じ材料で作製することができる。

容量素子３０１の絶縁膜３０３は、酸化物膜２０８と同じ材料で構成することができる。すなわち、第１の酸化物半導体膜２０４及び第２の酸化物半導体膜２０６よりもインジウムの含有量が少なく、且つガリウムの含有量が多い。また、酸化物膜２０８は、膜中のガリウムの含有量がインジウムの含有量よりも多いＩＧＺＯ膜である。具体的には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比またはその近傍の酸化物を含む膜である。当該酸化物を含む絶縁膜３０３は、酸化窒化シリコン等のシリコンを含有する絶縁膜と比較して誘電率が１５程度と大きくすることができる。そのため、容量素子３０１は、大きな静電容量を得ることができ、容量素子３０１の小型化を図ることができる。

次いで図７（Ｂ）では、図７（Ａ）で説明したトランジスタ３００及び容量素子３０１を用いて、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い記憶装置に用いることのできる構成について説明する。

図７（Ｂ）に示す記憶装置は、下部素子層３２１にシリコン材料がチャネル領域に用いられたｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２を有し、配線層３２２及び配線層３２３を介して下部素子層３２１と電気的に接続された上部素子層３２４に図７（Ａ）で説明したトランジスタ３００及び容量素子３０１を有する。

図７（Ｂ）におけるｎチャネル型トランジスタ３３１は、半導体材料（例えば、シリコンなど）を含む基板３３３上にＢＯＸ層３３４を介して設けられたＳＯＩ層３３５と、ＳＯＩ層３３５に形成されたｎ型不純物領域３３６と、ゲート絶縁膜３３７と、ゲート電極３３８とを有する。ＳＯＩ層３３５には、ｎ型不純物領域３３６の他、図示していないが、金属間化合物領域及びチャネル領域が設けられる。またｐチャネル型トランジスタ３３２は、ＳＯＩ層３３５中にｐ型不純物領域３３９が形成されている。

ｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２が有するＳＯＩ層３３５の間には素子分離絶縁層３４２が設けられており、ｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２を覆うように絶縁膜３４０が設けられている。なお、ｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２において、ゲート電極の側面に設けられたサイドウォールを用いて、不純物濃度が異なる領域を含むｎ型不純物領域３３６及びｐ型不純物領域３３９としてもよい。またｎ型不純物領域３３６及びｐ型不純物領域３３９上の絶縁膜３４０、並びに配線層３２２及び配線層３２３の絶縁膜３４４及び絶縁膜３４５は、配線３４１が設けられている。

半導体材料を具備するＳＯＩ層３３５を用いたｎチャネル型トランジスタ３３１及びｐチャネル型トランジスタ３３２は、高速動作が可能である。このため、当該トランジスタを記憶装置の読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。配線層３２３の上面は、ＣＭＰ処理を施して、配線３４１の上面を露出させて、トランジスタ３００及び容量素子３０１の形成を行えばよい。

以上説明したように本実施の形態における半導体装置の構成は、シリコンをチャネル領域に用いたトランジスタと上記実施の形態１で説明したｃ軸配向した結晶部を含む酸化物半導体膜をチャネル領域に用いたトランジスタとを積層して設けることができる。そのため、各素子の省スペース化ができ、半導体装置の小型化を図ることができる。

（実施の形態４）
本実施の形態では、実施の形態１で説明したトランジスタに、別の構成を追加した形態について一例を示し、説明する。

図１０には、本発明の一態様であるトランジスタを示す。図１０（Ａ）には、トランジスタの平面図を示す。図１０（Ｂ）には、図１０（Ａ）のチャネル長方向であるＸ３−Ｙ３における断面図を示し、図１０（Ｃ）は、図１０（Ａ）のチャネル幅方向であるＶ３−Ｗ３における断面図を示す。

図１０（Ａ）乃至（Ｃ）に示すトランジスタは、基板１００上に設けられた酸化膜１０２と、酸化膜１０２上に設けられた第１の酸化物半導体膜１０４と、第１の酸化物半導体膜１０４上に設けられた第２の酸化物半導体膜１０６と、島状に形成された第１の酸化物半導体膜１０４及び第２の酸化物半導体膜１０６を覆って設けられた酸化物膜１０８と、酸化物膜１０８上に設けられた絶縁膜４０１と、絶縁膜４０１上に設けられたゲート電極１１０と、ゲート電極１１０を覆って設けられた層間絶縁膜１１２と、層間絶縁膜１１２上に設けられ、第２の酸化物半導体膜１０６に接続されたソース電極１１４Ａ及びドレイン電極１１４Ｂと、を有する。なお第２の酸化物半導体膜１０６は、ゲート電極１１０に重畳する領域においてチャネル領域１０６Ａを有し、ソース電極１１４Ａ及びドレイン電極１１４Ｂと接続される領域においてチャネル領域よりも抵抗が低い低抵抗領域１０６Ｂを有する。

図１０（Ａ）乃至（Ｃ）に示すトランジスタが、図１（Ａ）乃至（Ｃ）に示すトランジスタと異なる点は、絶縁膜４０１を有する構成とする点にある。絶縁膜４０１は、第２の酸化物半導体膜１０６に浸入する水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果を有する保護膜であることが好適である。

絶縁膜４０１としては、無機絶縁膜を用いることが好ましく、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ガリウム膜、酸化ハフニウム膜などの酸化物絶縁膜を単層、または積層して用いればよい。また、上述の酸化物絶縁膜上に、窒化シリコン膜、窒化酸化シリコン膜、窒化アルミニウム膜、窒化酸化アルミニウム膜などの窒化物絶縁膜の単層、または積層をさらに形成してもよい。例えば、スパッタリング法を用いて、ゲート電極１１０側から順に酸化シリコン膜、及び酸化アルミニウム膜の積層を形成することができる。また、絶縁膜４０１の作製方法に特に限定はないが、例えば、スパッタリング法、ＭＢＥ法、ＰＥ−ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ法等を適宜用いることができる。

また、絶縁膜４０１としては、特に緻密性の高い無機絶縁膜を設けるとよい。例えば、スパッタリング法により酸化アルミニウム膜を形成することができる。酸化アルミニウム膜を高密度（膜密度３．２ｇ／ｃｍ^３以上、好ましくは３．６ｇ／ｃｍ^３以上）とすることによって、第２の酸化物半導体膜１０６に浸入する水素、水分などの不純物、及び酸素の両方に対して膜を通過させない遮断効果（ブロック効果）を得ることができる。したがって、酸化アルミニウム膜は、作製工程中及び作製後において、トランジスタの電気特性の変動要因となる水素、水分などの不純物を第２の酸化物半導体膜１０６への混入、及び第２の酸化物半導体膜１０６を構成する主成分材料である酸素の放出を防止する保護膜として機能する。なお、膜密度はラザフォード後方散乱法（ＲＢＳ：ＲｕｔｈｅｒｆｏｒｄＢａｃｋｓｃａｔｔｅｒｉｎｇＳｐｅｃｔｒｏｍｅｔｒｙ）や、Ｘ線反射率測定法（ＸＲＲ：Ｘ−ＲａｙＲｅｆｌｅｃｔｉｏｎ）によって測定することができる。

（実施の形態５）
本実施の形態では、上記実施の形態１で説明した、ｃ軸配向した結晶部を含む酸化物半導体膜をチャネル領域に具備するトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い記憶装置の回路構成の一例を、図面を用いて説明する。

図８（Ａ）及び図８（Ｂ）には、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い回路構成の一例である。

図８（Ａ）において、第１の配線（１ｓｔＬｉｎｅ）は、トランジスタ８０１のソース電極及びドレイン電極の一方に接続されている。第２の配線（２ｎｄＬｉｎｅ）は、トランジスタ８０１のソース電極及びドレイン電極の他方に接続されている。また、第３の配線（３ｒｄＬｉｎｅ）は、トランジスタ８０２のソース電極及びドレイン電極の一方に接続されている。また、第４の配線（４ｔｈＬｉｎｅ）は、トランジスタ８０２のゲート電極に接続されている。そして、トランジスタ８０１のゲート電極と、トランジスタ８０２のソース電極及びドレイン電極の他方と、容量素子８０３の電極の一方とは、互いに接続されている。また、第５の配線（５ｔｈＬｉｎｅ）は、容量素子８０３の電極の他方に接続されている。

なお図面において、トランジスタ８０２は、上記実施の形態で説明したｃ軸配向した結晶部を含む酸化物半導体膜をチャネル領域に具備するトランジスタであることを示すために、ＯＳの符号を付している。

図８（Ａ）に示す回路構成では、トランジスタ８０１のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ８０２がオン状態となる電位にして、トランジスタ８０２をオン状態とする。これにより、第３の配線の電位が、トランジスタ８０１のゲート電極、および容量素子８０３に与えられる。すなわち、トランジスタ８０１のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌレベル電荷、Ｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ８０２がオフ状態となる電位にして、トランジスタ８０２をオフ状態とすることにより、トランジスタ８０１のゲート電極に与えられた電荷が保持される（保持）。

トランジスタ８０２のオフ電流は極めて小さいため、トランジスタ８０１のゲート電極の電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ８０１のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ８０１をｎチャネル型とすると、トランジスタ８０１のゲート電極にＨレベル電荷が与えられている場合の見かけのしきい値電圧Ｖ_ｔｈ＿Ｈは、トランジスタ８０１のゲート電極にＬレベル電荷が与えられている場合の見かけのしきい値電圧Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ８０１を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ８０１のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ８０１は「オン状態」となる。Ｌレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ８０１は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さないメモリセルにおいては、ゲート電極の状態にかかわらずトランジスタ８０１が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ８０１が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。

本実施の形態に示す回路構成の記憶装置では、チャネル領域にｃ軸配向した結晶部を含む酸化物半導体膜を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す回路構成の記憶装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁層の劣化といった問題が全く生じない。すなわち、本実施の形態の記憶装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

なお、トランジスタ８０１は、シリコンで形成された半導体層を有し、トランジスタ８０２は、ｃ軸配向した結晶部を含む第２の酸化物半導体膜１０６を有している。すなわち、実施の形態３で説明したようにトランジスタ８０１及びトランジスタ８０２を積層して設けることができる。そのため、トランジスタ８０１とトランジスタ８０２とで異なるサイズのトランジスタとしても、記憶装置の大型化を抑制することができる。

次いで図８（Ｂ）では、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限がない回路構成について、図８（Ａ）とは異なる例を示す。

図８（Ｂ）に示すメモリセル８１０の回路構成において、ビット線ＢＬは、トランジスタ８１１のソース電極及びドレイン電極の一方に接続されている。また、ワード線ＷＬは、トランジスタ８１１のゲート電極に接続されている。また、トランジスタ８１１のソース電極及びドレイン電極の他方は、容量素子８１２の電極の一方に接続されている。

ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタ８１１は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ８１１をオフ状態とすることで、容量素子８１２の電極の一方の電位（あるいは、容量素子８１２に蓄積された電荷）を極めて長時間にわたって保持することが可能である。

次に、図８（Ｂ）に示すメモリセル８１０に、情報の書き込みおよび保持を行う場合について説明する。

まずワード線ＷＬの電位を、トランジスタ８１１がオン状態となる電位にして、トランジスタ８１１をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子８１２の電極の一方に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ８１１がオフ状態となる電位として、トランジスタ８１１をオフ状態とすることにより、容量素子８１２の電極の一方の電位が保持される（保持）。

トランジスタ８１１のオフ電流は極めて小さいから、容量素子８１２の電極の一方の電位（あるいは容量素子８１２に蓄積された電荷）は長時間にわたって保持することができる。

次に、情報の読み出しについて説明する。トランジスタ８１１がオン状態となると、浮遊状態であるビット線ＢＬと容量素子８１２とが導通し、ビット線ＢＬと容量素子８１２の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子８１２の電極の一方の電位（あるいは容量素子８１２に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子８１２の電極の一方の電位をＶ、容量素子８１２の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル８１０の状態として、容量素子８１２の電極の一方の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ＊ＶＢ０＋Ｃ＊Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。

このように、図８（Ｂ）に示す回路構成は、トランジスタ８１１のオフ電流が極めて小さいという特徴から、容量素子８１２に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。

本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。そのため、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタで構成される記憶装置は、信頼性に優れた記憶装置とすることができる。

（実施の形態６）
本実施の形態では、シリコンをチャネル領域に具備するトランジスタで構成される揮発性記憶部と、上記実施の形態１で説明した、ｃ軸配向した結晶部を含む酸化物半導体膜をチャネル領域に具備するトランジスタで構成される不揮発性の記憶部とを一組として不揮発性フリップフロップとする構成例について説明する。当該不揮発性フリップフロップを単数または複数設けることで１ビットまたは複数ビットのデータを記憶することができる不揮発性レジスタとすることができる。

図９（Ａ）に、ｎビットのデータを保持できる不揮発性レジスタのブロック図の一例を示す。図９（Ａ）に示す不揮発性レジスタ９００は、ｎ個の不揮発性フリップフロップ９０１を有する。

不揮発性フリップフロップ９０１は、揮発性記憶部９０２及び不揮発性記憶部９０３を有する。

揮発性記憶部９０２は、フリップフロップ９０４を有する。図９（Ａ）では、フリップフロップ９０４の一例としてＤ−フリップフロップを示している。揮発性記憶部９０２のフリップフロップ９０４は、高電源電位ＶＤＤ及び低電源電位ＧＮＤにより電源が供給され、クロック信号ＣＬＫ、及びデータＤ＿１乃至Ｄ＿ｎが入力される。他にも、フリップフロップ９０４の回路構成に応じて、データの入出力、初期化等を行うための信号を入力する構成としてもよい。フリップフロップ９０４の端子Ｄに入力されるデータＤ＿１乃至Ｄ＿ｎは、クロック信号ＣＬＫに同期してデータの保持及び出力端子Ｑ＿１乃至Ｑ＿ｎからの出力を行う構成となる。

なお、フリップフロップ９０４を構成するトランジスタは、シリコンをチャネル領域に具備する複数のトランジスタで構成される。フリップフロップ９０４を構成するトランジスタは、データを高速で読み出しまたは書き込みを行うために、微細化されたトランジスタを用いる。

不揮発性記憶部９０３は、酸化物半導体膜をチャネル領域に具備するトランジスタ９０５及び容量素子９０６を有する。図９（Ａ）に示す不揮発性記憶部９０３は、制御信号ＷＥによりトランジスタ９０５を導通状態にすることで、容量素子９０６での電荷の充放電を行うことができる、また図９（Ａ）に示す不揮発性記憶部９０３は、制御信号ＷＥによりトランジスタ９０５を非導通状態にすることで、容量素子９０６に保持された電荷の保持を行う。当該容量素子９０６での電荷の保持は、トランジスタ９０５のリーク電流が極めて小さいことを利用して、電源の供給がなくてもデータの論理状態に応じて電荷の保持を行うことができる。

なおトランジスタ９０５は、上記実施の形態１で説明した、酸化物半導体膜をチャネル領域に具備するトランジスタである。そのためトランジスタ９０５は、ｃ軸配向した結晶部を含む酸化物半導体膜の側面からの酸素の脱離を防止し、且つ該酸化物半導体膜に十分な酸素を含ませることができ、不揮発性レジスタ９００の信頼性の向上を図ることができる。

次いで、不揮発性レジスタをＣＰＵに用いる場合の、具体的な一形態について説明する。図９（Ｂ）には、ＣＰＵ及びその周辺回路のブロック図の一例を示す。

ＣＰＵ９５０は、制御装置部９５１と、演算装置部９５２を有する。また図９（Ｂ）では、ＣＰＵ９５０の周辺回路として、データバッファ回路９５３、電源制御回路９５４、電源切り替え回路９５５、及び内部制御信号生成回路９５６を示している。

制御装置部９５１は、データラッチ回路９５７、命令レジスタ回路９５８、コントロール回路９５９、レジスタ群９６０、及びアドレスバッファ回路９６１を有する。コントロール回路９５９は、ステートマシーン９６２を有する。またレジスタ群９６０は、プログラムカウンタ９６３、汎用レジスタ回路９６４、及び演算レジスタ回路９６５を有する。また演算装置部９５２は、ＡＬＵ９６６（Ａｒｉｔｈｍｅｔｉｃｌｏｇｉｃｕｎｉｔ）を有する。

ＣＰＵ及びその周辺回路の各回路は、データバスの他、アドレスバス、コントロールバスを介して、データ、アドレス、制御信号の入出力を行う。なお図９（Ｂ）ではデータバスを太線、コントロールバスを細線で表し、アドレスバスを省略して示している。

データバッファ回路９５３は、制御装置部９５１に入出力される命令（プログラム）を含むデータを一時的に記憶しておく緩衝記憶回路である。電源制御回路９５４は、外部より入力される制御信号に応じて電源切り替え回路９５５における電源の供給の制御を行い、且つ制御装置部９５１の各回路が具備する不揮発性レジスタを制御するための制御信号ＷＥを出力する回路である。電源切り替え回路９５５は、外部より入力される電源を電源制御回路９５４の制御に応じて供給するか否か切り替える回路である。内部制御信号生成回路９５６は、電源制御回路９５４の制御に応じて制御装置部９５１の各回路が具備する不揮発性レジスタを制御するためのクロック信号ＣＬＫを出力する回路である。

データラッチ回路９５７は、制御装置部９５１に入出力される命令（プログラム）を含むデータを一時的に記憶して、データバスを介して、選択的に制御装置部９５１の各回路に供給する回路である。命令レジスタ回路９５８は、制御装置部９５１に送られる命令のデータを一時的に記憶しておく回路である。コントロール回路９５９は、入力された命令をデコードし、制御装置部９５１の各回路に実行させる機能を有する。またコントロール回路９５９のステートマシーン９６２は、制御装置部９５１の状態を一時的に記憶しておく回路である。レジスタ群９６０のプログラムカウンタ９６３は、次に実行する命令のアドレスを記憶する回路である。レジスタ群９６０の汎用レジスタ回路９６４は、外部の主記憶装置から読み出されたデータを一時的に記憶しておく回路である。レジスタ群９６０の演算レジスタ回路９６５は、ＡＬＵ９６６の演算処理の途中で得られたデータを一時的に記憶しておく回路である。アドレスバッファ回路９６１は、次に実行する命令のアドレスを一時的に記憶しておき、外部の主記憶装置に出力する回路である。演算装置部９５２のＡＬＵ９６６は、四則演算、論理演算などの各種演算処理を行う機能を有する。

次いで、ＣＰＵ９５０の動作について説明する。

ＣＰＵ９５０は、実行する命令のアドレスに従い、主記憶装置の対応するアドレスにアドレスバッファ回路９６１を介してアクセスする。そして外部の主記憶装置から命令を読み出し、命令レジスタ回路９５８に記憶させる。

ＣＰＵ９５０は、命令レジスタ回路９５８に記憶されている命令をデコードし、命令を実行する。具体的には、デコードされた命令が演算処理を行う命令であれば、コントロール回路９５９が、デコードされた命令に従ってＡＬＵ９６６の動作を制御するための各種信号を生成する。ＡＬＵ９６６は、汎用レジスタ回路９６４に記憶されたデータを用いて演算処理を行い、演算処理で得られたデータを汎用レジスタ回路９６４または演算レジスタ回路９６５に一時的に記憶する。ＣＰＵ９５０は、デコードされた命令に従い、データの格納や読み出しの場合には、外部の主記憶装置やレジスタ群９６０の各回路へ適宜アクセスして、データの入出力を行う。

なお、図９（Ｂ）に示すＣＰＵ９５０では、制御装置部９５１の命令レジスタ回路９５８、コントロール回路９５９、レジスタ群９６０、及びアドレスバッファ回路９６１のデータを一時的に記憶する回路内に、上述した不揮発性レジスタを有する。すなわち、制御装置部９５１の命令レジスタ回路９５８、コントロール回路９５９、レジスタ群９６０、及びアドレスバッファ回路９６１のデータは、電源の供給が停止しても消去されず、再度電源を供給した際にデータを復元した状態に戻すことができる。そのため、ＣＰＵ９５０内でのデータの再度の読み出しや、電源の供給が必要ない場合の消費電力の低減を図ることができる。

本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。そのため、本実施の形態で説明したＣＰＵは、ｃ軸配向した結晶部を含む酸化物半導体膜を用いたトランジスタで構成することができ、信頼性に優れたＣＰＵとすることができる。

本実施例では、ｃ軸配向した結晶部を含む酸化物半導体膜の一例として、三元系金属の酸化物であるＩＧＺＯ膜における、過剰酸素原子（化学量論比を越えて存在している酸素原子）及び酸素欠損の動きやすさについて、コンピュータによる計算を行ったのでその結果を説明する。

なお、計算はＩＧＺＯ（３１２）面の一つのＩｎ−Ｏ面に過剰酸素原子または酸素欠損が一つ存在するモデルを構造最適化によって作成（図１１（Ａ）乃至（Ｃ）及び図１３（Ａ）乃至（Ｃ）を参照）し、ＮＥＢ（ＮｕｄｇｅｄＥｌａｓｔｉｃＢａｎｄ）法を用いて最小エネルギー経路に沿った中間構造に対するエネルギーをそれぞれ算出した。

計算は、密度汎関数理論（ＤＦＴ）に基づく計算プログラムソフト「ＯｐｅｎＭＸ」を用いて行った。パラメータについて以下に説明する。

基底関数には、擬原子局在基底関数を用いた。この基底関数は、分極基底系ＳＴＯ（ＳｌａｔｅｒＴｙｐｅＯｒｂｉｔａｌ）に分類される。

汎関数には、ＧＧＡ／ＰＢＥ（Ｇｅｎｅｒａｌｉｚｅｄ−Ｇｒａｄｉｅｎｔ−Ａｐｐｒｏｘｉｍａｔｉｏｎ／Ｐｅｒｄｅｗ−Ｂｕｒｋｅ−Ｅｒｎｚｅｒｈｏｆ）を用いた。

カットオフエネルギーは２００Ｒｙとした。

サンプリングｋ点は、５×５×３とした。

過剰酸素原子の動きやすさについての計算では、計算モデル内に存在する原子の数を８５個とし、酸素欠損の動きやすさについての計算では、計算モデル内に存在する原子の数を８３個とした。

過剰酸素原子または酸素欠損の動きやすさは、過剰酸素原子または酸素欠損が各々のサイトへ移動する際に越えることを要するエネルギーバリアの高さＥｂを計算することにより評価する。すなわち、移動に際して越えるエネルギーバリアの高さＥｂが高ければ移動しにくく、エネルギーバリアの高さＥｂが低ければ移動しやすい。

まず、過剰酸素原子の移動について説明する。過剰酸素原子の移動の計算に用いたモデルを図１１に示す。計算は、以下の２つの遷移形態について行った。計算結果は、図１２に示す。図１２では、横軸を（過剰酸素原子の移動の）経路長とし、縦軸を図１１（Ａ）のモデルＡの状態のエネルギーに対する（移動に要する）エネルギーとしている。

過剰酸素原子の移動について、前記２つの遷移形態のうち、第１の遷移は、モデルＡからモデルＢへの遷移である。第２の遷移は、モデルＡからモデルＣへの遷移である。

なお、図１１（Ａ）乃至（Ｃ）中の”１”と表記されている酸素原子をモデルＡの第１の酸素原子と呼ぶ。図１１（Ａ）乃至（Ｃ）中の”２”と表記されている酸素原子をモデルＡの第２の酸素原子と呼ぶ。図１１（Ａ）乃至（Ｃ）中の”３”と表記されている酸素原子をモデルＡの第３の酸素原子と呼ぶ。

図１２から、第１の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂ_ｍａｘ）は、０．５３ｅＶであり、第２の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂ_ｍａｘ）は、２．３８ｅＶであることがわかる。そのため、第１の遷移では第２の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂ_ｍａｘ）が低い。そのため、第１の遷移に要するエネルギーは第２の遷移に要するエネルギーよりも小さく、第１の遷移のほうが第２の遷移よりも起こりやすいといえる。

すなわち、モデルＡの第１の酸素原子は、モデルＡの第３の酸素原子を押し出す方向よりも、モデルＡの第２の酸素原子を押し出す方向に移動しやすいといえる。従って、酸素原子はインジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。

次に、酸素欠損の移動について説明する。酸素欠損の移動の計算に用いたモデルを図１３に示す。計算は、以下の２つの遷移形態について行った。計算結果は、図１４に示す。図１４では、横軸を（酸素欠損の移動の）経路長とし、縦軸を図１３（Ａ）のモデルＡの状態のエネルギーに対する（移動に要する）エネルギーとしている。

酸素欠損の移動について、前記２つの遷移形態のうち、第１の遷移は、モデルＡからモデルＢへの遷移である。第２の遷移は、モデルＡからモデルＣへの遷移である。

なお、図１３（Ａ）乃至（Ｃ）中の点線で描画している丸は、酸素欠損を表している。

図１４から、第１の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂ_ｍａｘ）は、１．８１ｅＶであり、第２の遷移のエネルギーバリアの高さＥｂの最大値（Ｅｂ_ｍａｘ）は、４．１０ｅＶであることがわかる。そのため、第１の遷移では第２の遷移よりもエネルギーバリアの高さＥｂの最大値（Ｅｂ_ｍａｘ）が低い。そのため、第１の遷移に要するエネルギーは第２の遷移に要するエネルギーよりも小さく、第１の遷移のほうが第２の遷移よりも起こりやすいといえる。

すなわち、モデルＡの酸素欠損はモデルＣの酸素欠損の位置よりも、モデルＢの酸素欠損の位置のほうが移動しやすいといえる。従って、酸素欠損もインジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。

次に、前記した４つの遷移形態の起こりやすさを別の側面から比較するために、これらの遷移の温度依存性について説明する。前記した４つの遷移形態は、（１）過剰酸素原子の第１の遷移（２）過剰酸素原子の第２の遷移（３）酸素欠損の第１の遷移（４）酸素欠損の第２の遷移の４つである。

これらの遷移の温度依存性は、単位時間あたりの移動頻度により比較する。ここで、ある温度Ｔ（Ｋ）における移動頻度Ｚ（／秒）は、化学的に安定な位置における酸素原子の振動数Ｚｏ（／秒）を用いると、以下の式（１）で表される。

なお、式（１）において、Ｅｂ_ｍａｘは各遷移におけるエネルギーバリアの高さＥｂの最大値であり、ｋはボルツマン定数である。また、Ｚｏ＝１．０×１０^１３（／秒）を計算に用いる。

過剰酸素原子または酸素欠損が１秒間あたりに１度だけエネルギーバリアの高さＥｂの最大値（Ｅｂ_ｍａｘ）を越えて移動する場合（Ｚ＝１（／秒）の場合）、Ｔについて前記式（１）を解くと以下の通りである。
（１）過剰酸素原子の第１の遷移Ｚ＝１においてＴ＝２０６Ｋ（−６７℃）
（２）過剰酸素原子の第２の遷移Ｚ＝１においてＴ＝９２３Ｋ（６５０℃）
（３）酸素欠損の第１の遷移Ｚ＝１においてＴ＝７０１Ｋ（４２８℃）
（４）酸素欠損の第２の遷移Ｚ＝１においてＴ＝１５９０Ｋ（１３１７℃）

一方、Ｔ＝３００Ｋ（２７℃）の場合のＺは、以下の通りである。
（１）過剰酸素原子の第１の遷移Ｔ＝３００ＫにおいてＺ＝１．２×１０^４（／秒）
（２）過剰酸素原子の第２の遷移Ｔ＝３００ＫにおいてＺ＝１．０×１０^−２７（／秒）
（３）酸素欠損の第１の遷移Ｔ＝３００ＫにおいてＺ＝４．３×１０^−１８（／秒）
（４）酸素欠損の第２の遷移Ｔ＝３００ＫにおいてＺ＝１．４×１０^−５６（／秒）

また、Ｔ＝７２３Ｋ（４５０℃）の場合のＺは、以下の通りである。
（１）過剰酸素原子の第１の遷移Ｔ＝７２３ＫにおいてＺ＝２．０×１０^９（／秒）
（２）過剰酸素原子の第２の遷移Ｔ＝７２３ＫにおいてＺ＝２．５×１０^−４（／秒）
（３）酸素欠損の第１の遷移Ｔ＝７２３ＫにおいてＺ＝２．５（／秒）
（４）酸素欠損の第２の遷移Ｔ＝７２３ＫにおいてＺ＝２．５×１０^−１６（／秒）

上記計算結果を鑑みるに、過剰酸素原子は、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。また、酸素欠損も、Ｔ＝３００ＫにおいてもＴ＝７２３Ｋにおいても、インジウム原子の層を横断して移動するよりもインジウム原子の層に沿って移動しやすいといえる。

また、Ｔ＝３００Ｋにおいて、インジウム原子の層に沿った過剰酸素原子の移動は非常に起こりやすいが、他の遷移形態は起こりにくい。Ｔ＝７２３Ｋにおいては、インジウム原子の層に沿う過剰酸素原子の移動のみならず、インジウム原子の層に沿う酸素欠損の移動も起こりやすいが、過剰酸素原子についても酸素欠損についてもインジウム原子の層を横断する移動は困難である。

従って、例えばｃ軸配向した結晶部を含む酸化物半導体膜のように、インジウム原子の層が当該膜の被形成面または表面に平行な面上に存在する場合には、過剰酸素原子及び酸素欠損のいずれも当該膜の被形成面または表面に沿って移動しやすいといえる。

以上説明したように、本実施例のコンピュータによる計算から、ｃ軸配向した結晶部を含む酸化物半導体膜では当該膜の被形成面または表面に沿って過剰酸素原子および酸素欠損が移動しやすいことがわかった。この酸素の動きやすさを考慮すると、ｃ軸配向した結晶部を含む酸化物半導体膜では、当該膜の側面からの酸素が脱離し、酸素欠損が生じやすい状態になっていることがわかった。そのため、当該膜の側面からの酸素抜けが生じやすいことがわかった。このような酸化物半導体膜を用いたトランジスタにおいては、ｃ軸配向した結晶部を含む酸化物半導体膜を島状に加工する場合、その側面が露出した状態となってしまい、酸素欠損が生じやすい。上記実施の形態で説明したように、本発明の一態様は、前述の酸素欠損を低減し、ｃ軸配向した結晶部を含む酸化物半導体膜を用いた半導体装置の信頼性が低下することを抑制することができる。

なお、本実施例の説明では過剰酸素原子または酸素欠損がインジウム原子の層を横断する場合について説明したが、本発明はこれに限定されず、酸化物半導体膜に含まれるインジウム以外の金属についても同様である。

１００基板
１０２酸化膜
１０４第１の酸化物半導体膜
１０６第２の酸化物半導体膜
１０６Ａチャネル領域
１０６Ｂ低抵抗領域
１０８酸化物膜
１１０ゲート電極
１１２層間絶縁膜
１１４Ａソース電極
１１４Ｂドレイン電極
１１６領域
１１８点線
１２０溝
１２２絶縁膜
２００基板
２０２酸化膜
２０４第１の酸化物半導体膜
２０６第２の酸化物半導体膜
２０６Ａチャネル領域
２０６Ｂ低抵抗領域
２０８酸化物膜
２０９サイドウォール
２１０ゲート電極
２１１絶縁膜
２１２絶縁膜
２１３Ａソース電極
２１３Ｂドレイン電極
２１４Ａソース電極
２１４Ｂドレイン電極
３００トランジスタ
３０１容量素子
３０２電極層
３０３絶縁膜
３０４電極層
３０５絶縁膜
３０６絶縁膜
３２１下部素子層
３２２配線層
３２３配線層
３２４上部素子層
３３１ｎチャネル型トランジスタ
３３２ｐチャネル型トランジスタ
３３３基板
３３４ＢＯＸ層
３３５ＳＯＩ層
３３６ｎ型不純物領域
３３７ゲート絶縁膜
３３８ゲート電極
３３９ｐ型不純物領域
３４０絶縁膜
３４１配線
３４２素子分離絶縁層
３４４絶縁膜
３４５絶縁膜
４０１絶縁膜
８０１トランジスタ
８０２トランジスタ
８０３容量素子
８１０メモリセル
８１１トランジスタ
８１２容量素子
９００不揮発性レジスタ
９０１不揮発性フリップフロップ
９０２揮発性記憶部
９０３不揮発性記憶部
９０４フリップフロップ
９０５トランジスタ
９０６容量素子
９５０ＣＰＵ
９５１制御装置部
９５２演算装置部
９５３データバッファ回路
９５４電源制御回路
９５５回路
９５６内部制御信号生成回路
９５７データラッチ回路
９５８命令レジスタ回路
９５９コントロール回路
９６０レジスタ群
９６１アドレスバッファ回路
９６２ステートマシーン
９６３プログラムカウンタ
９６４汎用レジスタ回路
９６５演算レジスタ回路
９６６ＡＬＵ

Claims

第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、
前記島状の半導体膜の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、を有し、
前記第１の酸化物半導体膜、前記第２の酸化物半導体膜及び前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、
前記第２の酸化物半導体膜が有するインジウムの含有量は、前記第１の酸化物半導体膜が有するインジウムの含有量より大きく、前記第１の酸化物半導体膜が有するインジウムの含有量は、前記酸化物膜が有するインジウムの含有量より大きく、前記酸化物膜が有するガリウムの含有量は、前記第１の酸化物半導体膜が有するガリウムの含有量より大きく、前記第１の酸化物半導体膜が有するガリウムの含有量は、前記第２の酸化物半導体膜が有するガリウムの含有量より大きいことを特徴とする半導体装置。
第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、
前記島状の半導体膜の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、
前記酸化物膜上に設けられたゲート電極と、を有し、
前記第１の酸化物半導体膜、前記第２の酸化物半導体膜及び前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、
前記第２の酸化物半導体膜が有するインジウムの含有量は、前記第１の酸化物半導体膜が有するインジウムの含有量より大きく、前記第１の酸化物半導体膜が有するインジウムの含有量は、前記酸化物膜が有するインジウムの含有量より大きく、前記酸化物膜が有するガリウムの含有量は、前記第１の酸化物半導体膜が有するガリウムの含有量より大きく、前記第１の酸化物半導体膜が有するガリウムの含有量は、前記第２の酸化物半導体膜が有するガリウムの含有量より大きいことを特徴とする半導体装置。
第１の酸化物半導体膜と該第１の酸化物半導体膜上に積層して設けられたｃ軸配向した結晶部を含む第２の酸化物半導体膜とを有する島状の半導体膜と、
前記島状の半導体膜のチャネル長方向の側面に接して設けられたソース電極及びドレイン電極と、
前記島状の半導体膜のチャネル幅方向の側面に接して設けられた、ｃ軸配向した結晶部を含む酸化物膜と、
前記酸化物膜上に設けられたゲート電極と、を有し、
前記第１の酸化物半導体膜、前記第２の酸化物半導体膜及び前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成され、
前記第２の酸化物半導体膜が有するインジウムの含有量は、前記第１の酸化物半導体膜が有するインジウムの含有量より大きく、前記第１の酸化物半導体膜が有するインジウムの含有量は、前記酸化物膜が有するインジウムの含有量より大きく、前記酸化物膜が有するガリウムの含有量は、前記第１の酸化物半導体膜が有するガリウムの含有量より大きく、前記第１の酸化物半導体膜が有するガリウムの含有量は、前記第２の酸化物半導体膜が有するガリウムの含有量より大きいことを特徴とする半導体装置。
請求項２または請求項３において、前記ゲート電極の側面には、サイドウォールが設けられていることを特徴とする半導体装置。
請求項１乃至請求項３のいずれか一において、前記酸化物膜は、インジウム、ガリウム及び亜鉛を含む酸化物で構成された膜上に、無機絶縁膜が積層した構造であることを特徴とする半導体装置。
請求項１乃至請求項３のいずれか一において、前記ゲート電極上、前記ソース電極上及び前記ドレイン電極上には、酸化アルミニウム膜が設けられていることを特徴とする半導体装置。
請求項１乃至請求項６のいずれか一において、
前記第１の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の原子数比の酸化物を含む膜であることを特徴とする半導体装置。
請求項１乃至請求項７のいずれか一において、
前記第２の酸化物半導体膜は、Ｉｎ：Ｇａ：Ｚｎ＝３：１：２の原子数比の酸化物を含む膜であることを特徴とする半導体装置。
請求項１乃至請求項８のいずれか一において、
前記酸化物膜は、Ｉｎ：Ｇａ：Ｚｎ＝１：３：２の原子数比の酸化物を含む膜であることを特徴とする半導体装置。
請求項８又は請求項９において、
前記第２の酸化物半導体膜及び前記酸化物膜の結晶部では、前記第２の酸化物半導体膜及び前記酸化物膜の被形成面の法線ベクトルに平行なｃ軸方向に沿って、前記第２の酸化物半導体膜及び前記酸化物膜に含まれる複数の金属原子及び酸素原子が層状に配列していることを特徴とする半導体装置。