JP6275294B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6275294B2 JP6275294B2 JP2017003571A JP2017003571A JP6275294B2 JP 6275294 B2 JP6275294 B2 JP 6275294B2 JP 2017003571 A JP2017003571 A JP 2017003571A JP 2017003571 A JP2017003571 A JP 2017003571A JP 6275294 B2 JP6275294 B2 JP 6275294B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- transistor
- oxide semiconductor
- insulating film
- oxygen
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
全般を指し、電気光学装置、発光表示装置、半導体回路および電子機器は全て半導体装置
である。
注目されている。該トランジスタは集積回路(IC)や画像表示装置(表示装置)のよう
な電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリ
コン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されて
いる。
1)。さらに、酸化物半導体を用いたトランジスタでは、酸化物半導体と接する絶縁膜を
、加熱により酸素供給可能な絶縁膜とすることで、信頼性を向上させることができる(特
許文献2および特許文献3)。これは、加熱により酸素供給可能な絶縁膜から、酸化物半
導体に酸素を供給することで、酸化物半導体中の酸素欠損を補償できるためである。加熱
により酸素供給可能な絶縁膜としては、過剰酸素を有する酸化シリコン、酸化窒化シリコ
ン、酸化アルミニウム、酸化ハフニウム等が挙げられる。
ことができる。酸化物半導体を用いたトランジスタは薄膜で形成可能であるため、複数の
トランジスタを積層して形成することが可能であり、単結晶シリコンを用いたトランジス
タ等の上に形成することもできる。これにより、それぞれの半導体材料の利点を併せ持っ
た集積度の高い半導体装置とすることができる(たとえば、特許文献4)。
キャリアが生成されてしきい値電圧が変動してしまう。そのため酸化物半導体を用いたト
ランジスタにおいて、しきい値電圧の制御は非常に重要である。そこで酸化物半導体を用
いたトランジスタにバックゲートを設けることで、しきい値電圧を制御する方法が特許文
献5に開示されている。
性の向上に極めて重要な要素である。そのため上述のように、酸化物半導体と接する絶縁
膜を、加熱により酸素供給可能な絶縁膜とすることで、酸化物半導体を用いたトランジス
タの信頼性を向上させることができる。
ができる。積層することで集積度の高い半導体装置を得られ、より好ましい。また酸化物
半導体を用いたトランジスタにバックゲートを設けると、しきい値電圧の制御がより容易
となり、より好ましい。
装置等では、酸化物半導体を用いたトランジスタと、その下部に存在する導電層とを電気
的に接続する場合がある。
膜と、トランジスタの電極等の導電層とが接する箇所が生じる。
酸化されてしまう。導電層が酸化されると、導電層の抵抗が上昇する恐れがある。また該
絶縁膜中の過剰酸素が減少し、酸化物半導体への酸素供給能力が十分に得られなくなる恐
れがある。
することを目的の一とする。また、導電層の酸化を抑制することを目的の一とする。また
、信頼性の高い酸化物半導体を用いた半導体装置を提供することを目的の一とする。
めには、該絶縁膜に、該絶縁膜と導電層との界面を介しての酸素の授受が生じにくい領域
を設ければよい。
内部よりも多くの窒素を含有させる。
させるためには、該絶縁膜と導電層とが接する前に、該絶縁膜の表面に窒化処理を行えば
よい。
タクトホールを形成した後、コンタクトホールの側壁を含めて窒化処理を行うことが好ま
しい。
給可能な絶縁膜と、加熱により酸素供給可能な絶縁膜と接する酸化物半導体膜と、ゲート
絶縁膜と、酸化物半導体膜とゲート絶縁膜を介して重畳するゲート電極と、酸化物半導体
膜と電気的に接続されるソース電極およびドレイン電極と、を有し、加熱により酸素供給
可能な絶縁膜のコンタクトホールにおいて、導電層と、ソース電極およびドレイン電極の
一方は電気的に接続され、加熱により酸素供給可能な絶縁膜は、加熱により酸素供給可能
な絶縁膜と、ソース電極およびドレイン電極と、の界面近傍に、内部よりも窒素を多く含
む半導体装置である。
内部に向かって連続的に減少することが好ましい。
と、導電層と電気的に接続されるソース電極およびドレイン電極の一方と、の界面近傍に
、内部よりも窒素を多く含むことが好ましい。
ドレイン電極の一方と、の界面近傍に、内部よりも窒素を多く含むことが好ましい。
成し、加熱により酸素供給可能な絶縁膜に接する酸化物半導体膜を形成し、加熱により酸
素供給可能な絶縁膜に、第1の導電層まで到達するコンタクトホールを形成し、コンタク
トホールを形成した加熱により酸素供給可能な絶縁膜および酸化物半導体膜に窒化処理を
行い、窒化処理により、表面に内部よりも窒素を多く含む加熱により酸素供給可能な絶縁
膜および導電層上に、第2の導電層を形成し、第2の導電層を加工して、双方が酸化物半
導体膜と電気的に接続され、かつ一方が第1の導電層と電気的に接続される、ソース電極
およびドレイン電極を形成し、酸化物半導体膜およびソース電極およびドレイン電極上に
ゲート絶縁膜を形成し、ゲート絶縁膜上に酸化物半導体膜と重畳するゲート電極を形成す
る、半導体装置の作製方法である。
。また、導電層の酸化を抑制することができる。また、信頼性の高い酸化物半導体を用い
た半導体装置を提供することができる。
ただし、本明細書に開示する発明は以下の説明に限定されず、その形態および詳細を様々
に変更し得ることは、当業者であれば容易に理解される。また、本明細書に開示する発明
は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジ
スタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレ
イン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、
ソース領域が含まれうる。
機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変
化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース
」や「ドレイン」という用語は、入れ替えて用いることができるものとする。また本明細
書等において、チャネル領域とは、ソース領域(ソース電極)およびドレイン領域(ドレ
イン電極)の対向する領域をいう。
で配置されている状態をいう。従って、−5°以上5°以下の場合も含まれる。また、「
垂直」とは、二つの直線が80°以上100°以下の角度で配置されている状態をいう。
従って、85°以上95°以下の場合も含まれる。
す。
本実施の形態では、本発明の一態様に係る半導体装置の構成例について、図1および図2
を参照して説明する。
する。
トランジスタ201は、加熱により酸素供給可能な絶縁膜105と接する酸化物半導体膜
107と、ゲート絶縁膜115と、酸化物半導体膜107とゲート絶縁膜115を介して
重畳するゲート電極117と、酸化物半導体膜107と電気的に接続されるソース電極1
13aおよびドレイン電極113bと、を有する。
けられている。酸素供給可能な絶縁膜105はコンタクトホール109を有する。コンタ
クトホール109において導電層101とソース電極113aは電気的に接続されている
。
3bとの界面近傍に、内部よりも窒素を多く含む領域111を有する。また酸化物半導体
膜107は、ソース電極113aおよびドレイン電極113bとの界面近傍に、内部より
も窒素を多く含む領域111を有する。また導電層101は、ソース電極113aまたは
ソース電極113aと電気的に接続されている界面近傍に、内部よりも窒素を多く含む領
域111を有する。
/2程度の深さの部分をいう。また界面近傍に、内部よりも窒素を多く含むとは、ある膜
について、その膜の内部と比較して、界面近傍に窒素が多く含むことをいう。
、内部よりも窒素を多く含む領域の組成は、該領域を含む膜の組成によって異なる。たと
えば酸化シリコン膜が、他の膜との界面近傍に窒素を多く含む領域を有する場合、該領域
は酸化窒化シリコンとなる。またタングステン膜が、他の膜との界面近傍に窒素を多く含
む領域を有する場合、該領域は窒化タングステンとなる。
<導電層>
導電層101としては、タングステン、銅、モリブデン、チタン、タンタル、クロム、ネ
オジム、スカンジウム等の金属、窒化タンタル、窒化チタン、窒化ニオブ等の遷移金属の
窒化物を用いることができる。また酸化インジウム酸化スズ、酸化タングステンを含むイ
ンジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むイン
ジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化インジウム酸化亜鉛、酸化ケ
イ素を添加したインジウム錫酸化物などの導電性材料を用いてもよい。さらにこれらを主
成分とする合金、これらを積層したもの等を用いてもよい。積層構造の例としては、銅の
周囲に窒化タンタル、窒化チタンおよび窒化ニオブ等の遷移金属の窒化物を設ける構造が
挙げられる。このような構造とすることで、抵抗を低減しつつ銅の拡散を抑制することが
でき、消費電力が低く信頼性の高い半導体装置とすることができる。
導電層101の窒素を多く含む領域111における窒素濃度は、ソース電極113aおよ
びドレイン電極113bとの界面近傍から内部に向かって連続的に減少する。
ン電極113bの間に窒化シリコン膜を設けると、窒素濃度の変化は非連続的となる。こ
れは本発明の一態様とは異なる状態である。さらにこの場合、導電層101と、ソース電
極113aの間に窒化シリコン膜という絶縁層が設けられることとなり、両者を電気的に
接続することができない。
下部に設けられた導電層、半導体装置等と電気的に接続してもよい。導電層101は、た
とえばトランジスタ201のバックゲートとして機能する導電層と電気的に接続されてい
てもよいし、他のトランジスタと電気的に接続されていてもよい。トランジスタ201を
他の導電層、半導体装置等に積層して設け、これらと電気的に接続することで、集積度の
高い半導体装置とすることができる。
加熱により酸素供給可能な絶縁膜105としては、酸化物半導体膜107と接して酸化物
絶縁層を含む、単層又は積層構造とすることが好ましい。具体的には酸化シリコン、酸化
窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化
アルミニウム、酸化ハフニウム、酸化ガリウム、またはこれらの混合材料を含む膜の単層
又は積層構造とすることができる。なお酸化物半導体膜107と接する層が酸化物絶縁層
であればよいため、積層構造とする場合は、酸化物半導体膜107と接さない層に窒化シ
リコン、窒化アルミニウム等を用いてもよい。
3bとの界面近傍に、内部よりも窒素を多く含む領域111を有する。加熱により酸素供
給可能な絶縁膜105が有するコンタクトホール109の側壁も、同様に窒素を多く含む
領域111を有する。
な絶縁膜105と、ソース電極113aおよびドレイン電極113bとの間に窒素を多く
含む領域111を設けることによって、酸素の授受が生じにくくなる。そのため、加熱に
より酸素供給可能な絶縁膜105中の酸素によりソース電極113aおよびドレイン電極
113bが酸化されることを抑制できる。また加熱により酸素供給可能な絶縁膜105中
の過剰酸素が減少することを抑制できる。
c%以下が好ましく、25atomic%以上60atomic%以下がより好ましく、
35atomic%以上60atomic%以下がさらに好ましい。
電極113bとの界面近傍から内部に向かって連続的に減少する。例えば界面近傍から内
部に向かっての深さ2nmにおいて30atomic%以上であった窒素濃度が、深さ7
nmで2atomic%以下に連続的に減少する。
窒素濃度と対照的に、酸素濃度が界面から内部に向かって連続的に増加していてもよい。
また加熱により酸素供給可能な絶縁膜105が有する窒素を多く含む領域111では、界
面近傍から内部に向かっての深さ1nm、好ましくは2nmにおいて、酸素濃度より窒素
濃度が高くなっていてもよい。酸素濃度よりも窒素濃度が高くなることで、より不純物の
拡散を抑制することができる。
ctron Spectroscopy)、SIMS(Secondary Ion M
ass Spectrometry)等のプロファイルにおいて、自然酸化または測定誤
差等のため、最もソース電極113aおよびドレイン電極113bと近い領域で窒素濃度
が低下、または横ばいとなる可能性がある。
ン電極113bの間に窒化シリコン膜を設けた場合は、窒素濃度の変化は非連続的となる
。これは本発明の一態様とは異なる状態である。
、酸化物半導体を用いたトランジスタ201の信頼性を向上させることができる。酸化物
半導体膜への酸素の供給は、酸化物半導体を用いたトランジスタの電気特性と信頼性の向
上に極めて重要な要素である。これは、酸素がシリコンを用いたトランジスタにとって不
純物であり悪影響を与えるのと対照的な効果である。
l Desorption Spectroscopy:昇温脱離ガス分光法)分析にて
放出される酸素が酸素原子に換算して1.0×1018atoms/cm3以上、または
3.0×1020atoms/cm3以上であることをいう。
してこの積分値と標準試料との比較により、気体の全放出量を計算することができる。
び絶縁膜のTDS分析結果から、絶縁膜の酸素分子の放出量(NO2)は、数式1で求め
ることができる。ここで、TDS分析で得られる質量数32で検出されるガスの全てが酸
素分子由来と仮定する。質量数32のものとしてほかにCH3OHがあるが、存在する可
能性が低いものとしてここでは考慮しない。また、酸素原子の同位体である質量数17の
酸素原子および質量数18の酸素原子を含む酸素分子についても、自然界における存在比
率が極微量であるため考慮しない。
料をTDS分析したときのイオン強度の積分値である。ここで、標準試料の基準値を、N
H2/SH2とする。SO2は、絶縁膜をTDS分析したときのイオン強度の積分値であ
る。αは、TDS分析におけるイオン強度に影響する係数である。数式1の詳細に関して
は、特開平6−275697公報を参照する。なお、上記絶縁膜の酸素の放出量は、電子
科学株式会社製の昇温脱離分析装置EMD−WA1000S/Wを用い、標準試料として
1×1016atoms/cm2の水素原子を含むシリコンウェハを用いて測定した。
子の比率は、酸素分子のイオン化率から算出することができる。なお、上述のαは酸素分
子のイオン化率を含むため、酸素分子の放出量を評価することで、酸素原子の放出量につ
いても見積もることができる。
の放出量の2倍となる。
。過剰な酸素によって、後に形成される酸化物半導体膜107の酸素欠損を補償すること
が可能である。そのため加熱により酸素を放出する絶縁膜は、「加熱により酸素が放出さ
れる酸素を含む」絶縁膜と言い換えることもできる。
107と接する層において過剰酸素を有することが好ましい。
ルミニウム膜を有することが好ましい。過剰酸素を有する領域の下側に窒化シリコン膜、
窒化酸化シリコン膜又は酸化アルミニウム膜を有することで、酸化物半導体膜107への
不純物の拡散を防止することができる。
トランジスタ201において、酸化物半導体膜107は、ソース電極113aおよびドレ
イン電極113bとの界面近傍に、内部よりも窒素を多く含む領域111を有している。
ない領域は、ソース電極113aおよびドレイン電極113bの加工の際に窒素を多く含
む領域111が除去される。そのためチャネル形成領域においては窒素を多く含む領域1
11を有さない構成とすることができる。
膜107はキャリア密度が高まり低抵抗化する。チャネル形成領域が低抵抗化すると、ト
ランジスタのオフ電流を低減することが難しくなる。そのため、ソース電極113aおよ
びドレイン電極113bの加工の際、酸化物半導体膜107の窒素を多く含む領域111
を除去することで、オフ電流の低いトランジスタとすることが容易となる。
単結晶酸化物半導体膜とは、CAAC−OS(C Axis Aligned Crys
talline Oxide Semiconductor)膜、多結晶酸化物半導体膜
、微結晶酸化物半導体膜、非晶質酸化物半導体膜などをいう。
ron Microscope)によって観察すると、明確な結晶部同士の境界、即ち結
晶粒界(グレインバウンダリーともいう。)を確認することができない。そのため、CA
AC−OS膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
)すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子
の各層は、CAAC−OS膜の膜を形成する面(被形成面ともいう。)または上面の凹凸
を反映した形状であり、CAAC−OS膜の被形成面または上面と平行に配列する。
M観察)すると、結晶部において、金属原子が三角形状または六角形状に配列しているこ
とを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られな
い。
いることがわかる。
内に収まる大きさである。従って、CAAC−OS膜に含まれる結晶部は、一辺が10n
m未満、5nm未満または3nm未満の立方体内に収まる大きさの場合も含まれる。ただ
し、CAAC−OS膜に含まれる複数の結晶部が連結することで、一つの大きな結晶領域
を形成する場合がある。例えば、平面TEM像において、2500nm2以上、5μm2
以上または1000μm2以上となる結晶領域が観察される場合がある。
置を用いて構造解析を行うと、例えばInGaZnO4の結晶を有するCAAC−OS膜
のout−of−plane法による解析では、回折角(2θ)が31°近傍にピークが
現れる場合がある。このピークは、InGaZnO4の結晶の(009)面に帰属される
ことから、CAAC−OS膜の結晶がc軸配向性を有し、c軸が被形成面または上面に概
略垂直な方向を向いていることが確認できる。
ane法による解析では、2θが56°近傍にピークが現れる場合がある。このピークは
、InGaZnO4の結晶の(110)面に帰属される。InGaZnO4の単結晶酸化
物半導体膜であれば、2θを56°近傍に固定し、試料面の法線ベクトルを軸(φ軸)と
して試料を回転させながら分析(φスキャン)を行うと、(110)面と等価な結晶面に
帰属されるピークが6本観察される。これに対し、CAAC−OS膜の場合は、2θを5
6°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
規則であるが、c軸配向性を有し、かつc軸が被形成面または上面の法線ベクトルに平行
な方向を向いていることがわかる。従って、前述の断面TEM観察で確認された層状に配
列した金属原子の各層は、結晶のab面に平行な面である。
った際に形成される。上述したように、結晶のc軸は、CAAC−OS膜の被形成面また
は上面の法線ベクトルに平行な方向に配向する。従って、例えば、CAAC−OS膜の形
状をエッチングなどによって変化させた場合、結晶のc軸がCAAC−OS膜の被形成面
または上面の法線ベクトルと平行にならないこともある。
例えば、CAAC−OS膜の結晶部が、CAAC−OS膜の上面近傍からの結晶成長によ
って形成される場合、上面近傍の領域は、被形成面近傍の領域よりもc軸配向した結晶部
の割合が高くなることがある。また、CAAC−OS膜に不純物を添加する場合、不純物
が添加された領域が変質し、部分的にc軸配向した結晶部の割合の異なる領域が形成され
ることもある。
による解析では、2θが31°近傍のピークの他に、2θが36°近傍にもピークが現れ
る場合がある。2θが36°近傍のピークは、CAAC−OS膜中の一部に、c軸配向性
を有さない結晶が含まれることを示している。CAAC−OS膜は、2θが31°近傍に
ピークを示し、2θが36°近傍にピークを示さないことが好ましい。
シリコン、遷移金属元素などの酸化物半導体膜の主成分以外の元素である。特に、シリコ
ンなどの、酸化物半導体膜を構成する金属元素よりも酸素との結合力の強い元素は、酸化
物半導体膜から酸素を奪うことで酸化物半導体膜の原子配列を乱し、結晶性を低下させる
要因となる。また、鉄やニッケルなどの重金属、アルゴン、二酸化炭素などは、原子半径
(または分子半径)が大きいため、酸化物半導体膜内部に含まれると、酸化物半導体膜の
原子配列を乱し、結晶性を低下させる要因となる。なお、酸化物半導体膜に含まれる不純
物は、キャリアトラップやキャリア発生源となる場合がある。
半導体膜中の酸素欠損は、キャリアトラップとなることや、水素を捕獲することによって
キャリア発生源となることがある。
実質的に高純度真性と呼ぶ。高純度真性または実質的に高純度真性である酸化物半導体膜
は、キャリア発生源が少ないため、キャリア密度を低くすることができる。従って、当該
酸化物半導体膜を用いたトランジスタは、しきい値電圧がマイナスとなる電気特性(ノー
マリーオンともいう。)になることが少ない。また、高純度真性または実質的に高純度真
性である酸化物半導体膜は、キャリアトラップが少ない。そのため、当該酸化物半導体膜
を用いたトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
なお、酸化物半導体膜のキャリアトラップに捕獲された電荷は、放出するまでに要する時
間が長く、あたかも固定電荷のように振る舞うことがある。そのため、不純物濃度が高く
、欠陥準位密度が高い酸化物半導体膜を用いたトランジスタは、電気特性が不安定となる
場合がある。
の変動が小さい。
ない場合がある。微結晶酸化物半導体膜に含まれる結晶部は、1nm以上100nm以下
、または1nm以上10nm以下の大きさであることが多い。特に、1nm以上10nm
以下、または1nm以上3nm以下の微結晶であるナノ結晶(nc:nanocryst
al)を有する酸化物半導体膜を、nc−OS(nanocrystalline Ox
ide Semiconductor)膜と呼ぶ。また、nc−OS膜は、例えば、TE
Mによる観察像では、結晶粒界を明確に確認できない場合がある。
3nm以下の領域)において原子配列に周期性を有する。また、nc−OS膜は、異なる
結晶部間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。従
って、nc−OS膜は、分析方法によっては、非晶質酸化物半導体膜と区別が付かない場
合がある。例えば、nc−OS膜に対し、結晶部よりも大きいプローブ径のX線を用いる
XRD装置を用いて構造解析を行うと、out−of−plane法による解析では、結
晶面を示すピークが検出されない。また、nc−OS膜に対し、結晶部よりも大きいプロ
ーブ径(例えば50nm以上)の電子線を用いる電子線回折(制限視野電子線回折ともい
う。)を行うと、ハローパターンのような回折像が観測される。一方、nc−OS膜に対
し、結晶部の大きさと近いか結晶部より小さいプローブ径(例えば1nm以上30nm以
下)の電子線を用いる電子線回折(ナノビーム電子線回折ともいう。)を行うと、スポッ
トが観測される。また、nc−OS膜に対しナノビーム電子線回折を行うと、円を描くよ
うに(リング状に)輝度の高い領域が観測される場合がある。また、nc−OS膜に対し
ナノビーム電子線回折を行うと、リング状の領域内に複数のスポットが観測される場合が
ある。
ため、nc−OS膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低くなる。ただし、
nc−OS膜は、異なる結晶部間で結晶方位に規則性が見られない。そのため、nc−O
S膜は、CAAC−OS膜と比べて欠陥準位密度が高くなる。
AC−OS膜のうち、二種以上を有する積層膜であってもよい。
鉛(Zn)を含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のば
らつきを減らすためのスタビライザーとして、それらに加えてガリウム(Ga)を有する
ことが好ましい。また、スタビライザーとしてスズ(Sn)、ハフニウム(Hf)、アル
ミニウム(Al)、ジルコニウム(Zr)のいずれか一種または複数種を有することが好
ましい。
Ce)、プラセオジム(Pr)、ネオジム(Nd)、サマリウム(Sm)、ユウロピウム
(Eu)、ガドリニウム(Gd)、テルビウム(Tb)、ジスプロシウム(Dy)、ホル
ミウム(Ho)、エルビウム(Er)、ツリウム(Tm)、イッテルビウム(Yb)、ル
テチウム(Lu)のいずれか一種または複数種を有してもよい。
属の酸化物であるIn−Zn系酸化物、In−Mg系酸化物、In−Ga系酸化物、三元
系金属の酸化物であるIn−Ga−Zn系酸化物(IGZOとも表記する)、In−Al
−Zn系酸化物、In−Sn−Zn系酸化物、In−Hf−Zn系酸化物、In−La−
Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Z
n系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn
系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系
酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸
化物、In−Lu−Zn系酸化物、四元系金属の酸化物であるIn−Sn−Ga−Zn系
酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−S
n−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系
酸化物を用いることができる。
という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の
金属元素が入っていてもよい。
でない)で表記される材料を用いてもよい。なお、Mは、Ga、Fe、MnおよびCoか
ら選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、In
2SnO5(ZnO)n(n>0、且つ、nは整数)で表記される材料を用いてもよい。
:Ga:Zn=3:1:2の原子数比のIn−Ga−Zn系酸化物やその組成の近傍の酸
化物を用いることができる。あるいは、In:Sn:Zn=1:1:1、In:Sn:Z
n=2:1:3あるいはIn:Sn:Zn=2:1:5の原子数比のIn−Sn−Zn系
酸化物やその組成の近傍の酸化物を用いることができる。
c=1)である酸化物の組成が、原子数比がIn:Ga:Zn=A:B:C(A+B+C
=1)の酸化物の組成の近傍であるとは、a、b、cが、(a−A)2+(b−B)2+
(c−C)2≦r2を満たすことをいう。rとしては、例えば、0.05とすればよい。
他の酸化物でも同様である。
値電圧、ばらつき等)に応じて適切な組成のものを用いればよい。また、必要とする電気
的特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比
、原子間距離、密度等を適切なものとすることが好ましい。
界効果移動度が得られる。しかしながら、In−Ga−Zn系酸化物半導体を用いたトラ
ンジスタでも、バルク内欠陥密度を低くすることにより電界効果移動度を上げることがで
きる。
された構造としてもよい。例えば、酸化物半導体膜107を、第1の酸化物半導体膜と第
2の酸化物半導体膜の積層として、第1の酸化物半導体膜と第2の酸化物半導体膜に、異
なる組成の金属酸化物を用いてもよい。例えば、第1の酸化物半導体膜に三元系金属の酸
化物を用い、第2の酸化物半導体膜に二元系金属の酸化物を用いてもよい。また、例えば
、第1の酸化物半導体膜と第2の酸化物半導体膜を、どちらも三元系金属の酸化物として
もよい。
を異ならせてもよい。例えば、第1の酸化物半導体膜の原子数比をIn:Ga:Zn=1
:1:1またはその組成の近傍とし、第2の酸化物半導体膜の原子数比をIn:Ga:Z
n=3:1:2またはその組成の近傍としてもよい。また、第1の酸化物半導体膜の原子
数比をIn:Ga:Zn=1:3:2またはその組成の近傍とし、第2の酸化物半導体膜
の原子数比をIn:Ga:Zn=2:1:3またはその組成の近傍としてもよい。
ャネル側)の酸化物半導体膜のInとGaの含有率をIn>Gaとするとよい。またゲー
ト電極から遠い側(バックチャネル側)の酸化物半導体膜のInとGaの含有率をIn≦
Gaとするとよい。
を多くすることによりs軌道のオーバーラップが多くなる傾向があるため、In>Gaの
組成となる酸化物はIn≦Gaの組成となる酸化物と比較して高い移動度を備える。また
、GaはInと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、
In≦Gaの組成となる酸化物はIn>Gaの組成となる酸化物と比較して安定した特性
を備える。
Gaの組成となる酸化物半導体を適用することで、トランジスタの移動度および信頼性を
さらに高めることが可能となる。
を適用してもよい。すなわち、単結晶酸化物半導体膜、多結晶酸化物半導体膜、アモルフ
ァス酸化物半導体膜、またはCAAC−OS膜を適宜組み合わせた構成としてもよい。ま
た、第1の酸化物半導体膜と第2の酸化物半導体膜の少なくともどちらか一方にアモルフ
ァス酸化物半導体膜を適用すると、酸化物半導体膜107の内部応力や外部からの応力を
緩和し、トランジスタの特性ばらつきが低減され、また、トランジスタの信頼性をさらに
高めることが可能となる。
また、酸素欠損が生じやすいためn型化されやすい。このため、チャネル側の酸化物半導
体膜は、CAAC−OS膜などの結晶性を有する酸化物半導体膜を適用することが好まし
い。
が小さい。よって、当該トランジスタは、信頼性が高い。
ソース電極113aおよびドレイン電極113bには、導電層101と同様の材料を用い
ることができる。
ル109において、導電層101と電気的に接続されている。なお図1(A)では、ソー
ス電極113aが直接、導電層101と接しているが、これに限らない。他の導電層を介
してソース電極113aと導電層101が電気的に接続されていてもよい。
を多く含む領域111と接している。窒素を多く含む領域111を介して接することで酸
素の授受が生じにくくなり、上記構成とすることで、酸素供給可能な絶縁膜105中の酸
素によりソース電極113aおよびドレイン電極113bが酸化されることを抑制できる
。
ゲート絶縁膜115には、加熱により酸素供給可能な絶縁膜105と同様の材料を用いる
ことができる。また、窒化シリコン、窒化アルミニウム等を用いてもよい。
ゲート電極117には、導電層101と同様の材料を用いることができる。またゲート電
極117としてリン等の不純物をドーピングした多結晶シリコン膜に代表される半導体膜
、ニッケルシリサイドなどのシリサイド膜を用いてもよい。ゲート電極117は、単層構
造としてもよいし、積層構造としてもよい。
物、具体的には、窒素を含むIn−Ga−Zn−O膜や、窒素を含むIn−Sn−O膜や
、窒素を含むIn−Ga−O膜や、窒素を含むIn−Zn−O膜や、窒素を含むSn−O
膜や、窒素を含むIn−O膜や、金属窒化膜(InN、SnNなど)を用いることができ
る。これらの膜は5eV(電子ボルト)、好ましくは5.5eV(電子ボルト)以上の仕
事関数を有し、ゲート電極として用いた場合、トランジスタの電気特性のしきい値電圧を
プラスにすることができ、所謂ノーマリーオフのトランジスタを実現できる。
次に、図1(B)〜(D)、および図2(A)〜(C)を参照して、本発明の一態様に係
る半導体装置の他の構成例について説明する。
電極113aおよびドレイン電極113bと重畳せず、酸化物半導体膜107がチャネル
形成領域107aおよび一対の低抵抗領域107bを有する点がトランジスタ201と異
なる。ゲート電極117がソース電極113aおよびドレイン電極113bと重畳しない
構造とすることで、寄生容量を低減することができる。低抵抗領域107bは、不純物を
有することで低抵抗化した領域である。チャネル形成領域107aおよび低抵抗領域10
7bは、ゲート電極117をマスクとして不純物をドーピングすることで形成することが
できる。不純物としては、例えばリン、窒素、炭素、ホウ素などを用いることができる。
119は、トランジスタ202のバックゲートと呼ぶこともできる。
、チャネル形成領域107aおよび一対の低抵抗領域107bを有する酸化物半導体膜1
07と、ゲート絶縁膜115と、酸化物半導体膜107とゲート絶縁膜115を介して重
畳するゲート電極117と、酸化物半導体膜107と電気的に接続されるソース電極11
3aおよびドレイン電極113bと、絶縁膜105と、絶縁膜105を介して酸化物半導
体膜107と重畳する導電層119を有する。
成される。酸素供給可能な絶縁膜105は、コンタクトホール109を有し、コンタクト
ホール109において導電層101とソース電極113aは電気的に接続されている。
3bとの界面近傍に、内部よりも窒素を多く含む領域111を有する。また酸化物半導体
膜107は、ソース電極113aおよびドレイン電極113bとの界面近傍に、内部より
も窒素を多く含む領域111を有する。また導電層101は、ソース電極113aと電気
的に接続されている界面近傍に、内部よりも窒素を多く含む領域111を有する。
きる。導電層119は電気的に絶縁しているフローティングの状態であってもよいし、電
位が他から与えられている状態であってもよい。後者の場合、ゲート電極117と同じ高
さの電位が与えられていてもよいし、導電層101と同じ高さの電位が与えられていても
よいし、導電層119にのみ接地電位などの固定の電位が与えられていてもよい。導電層
119に与える電位の高さを制御することで、トランジスタ201のしきい値電圧を制御
が容易となる。なお導電層119に与える電位の高さを制御する場合、窒素を含む金属酸
化物を用いることで、トランジスタ204のしきい値電圧をプラスにすることができ、所
謂ノーマリーオフのスイッチング素子を実現することがより容易となる。
積層順がトランジスタ201を有する半導体装置と異なる。
bと、ソース電極113aおよびドレイン電極113b上に設けられて電気的に接続され
る酸化物半導体膜107と、ゲート絶縁膜115と、酸化物半導体膜107とゲート絶縁
膜115を介して重畳するゲート電極117を有する。酸化物半導体膜107は加熱によ
り酸素供給可能な絶縁膜105と少なくとも一部が接する。
形成される。酸素供給可能な絶縁膜105は、コンタクトホール109を有し、コンタク
トホール109において導電層101とソース電極113aは電気的に接続されている。
3bとの界面近傍に、内部よりも窒素を多く含む領域111を有する。また導電層101
は、ソース電極113aと電気的に接続されている界面近傍に、内部よりも窒素を多く含
む領域111を有する。
ない構成である。
ジスタである点がトランジスタ201を有する半導体装置と異なる。
能な絶縁膜からなるゲート絶縁膜115と、ゲート絶縁膜115を介してゲート電極11
7と重畳する酸化物半導体膜107と、酸化物半導体膜107と電気的に接続されるソー
ス電極113aおよびドレイン電極113bを有する。
9を有し、コンタクトホール109において導電層101とソース電極113aは電気的
に接続されている。また酸化物半導体膜107は、ソース電極113aおよびドレイン電
極113bとの界面近傍に、内部よりも窒素を多く含む領域111を有する。また導電層
101は、ソース電極113aと電気的に接続されている界面近傍に、内部よりも窒素を
多く含む領域111を有する。
いてもよい。またゲート電極117と導電層101が電気的に接続されていてもよい。
絶縁膜105における窒素を多く含む領域111が、トランジスタ201を有する半導体
装置と異なる。
クトホール109の側壁に、内部よりも窒素を多く含む領域111を有する。図2(A)
における加熱により酸素供給可能な絶縁膜105は、ドレイン電極113bとの界面近傍
には、窒素を多く含む領域111を有さない構成である。また酸化物半導体膜107も窒
素を多く含む領域111を有さない構成である。
な絶縁膜105中の過剰酸素が減少すること抑制することができる。また酸化物半導体膜
107が窒素を多く含む領域111を有さない構成であるため、低抵抗化がより生じにく
くなる。
21を介してゲート電極117と電気的に接続されている点がトランジスタ201を有す
る半導体装置と異なる。
も、コンタクトホール109を有し、ゲート絶縁膜115および絶縁膜123と導電層1
21との界面近傍に、内部よりも窒素を多く含む領域111を有する。
bを有する点もトランジスタ201を有する半導体装置と異なる。
チャネル形成領域107aおよび一対の低抵抗領域107bを有する酸化物半導体膜10
7と、ゲート絶縁膜115と、酸化物半導体膜107とゲート絶縁膜115を介して重畳
するゲート電極117と、酸化物半導体膜107と電気的に接続されるソース電極113
aおよびドレイン電極113bと、絶縁膜105と、絶縁膜105を介して酸化物半導体
膜107と重畳する導電層119を有する。
成される。またトランジスタ206上に絶縁膜123が設けられる。酸素供給可能な絶縁
膜105、ゲート絶縁膜115および絶縁膜123は、コンタクトホール109を有し、
コンタクトホール109に設けられた導電層121を介して導電層101とゲート電極1
17は電気的に接続されている。
3bとの界面近傍に、内部よりも窒素を多く含む領域111を有する。またゲート絶縁膜
115および絶縁膜123は、導電層121との界面近傍に、内部よりも窒素を多く含む
領域111を有する。
に、内部よりも窒素を多く含む領域111を有する。また導電層101は、導電層121
と電気的に接続されている界面近傍に、内部よりも窒素を多く含む領域111を有する。
ている点がトランジスタ206を有する半導体装置と異なる。
構成することができる。
と、ゲート絶縁膜115と、酸化物半導体膜107とゲート絶縁膜115を介して重畳す
るゲート電極117と、酸化物半導体膜107と電気的に接続されるソース電極113a
およびドレイン電極113bと、絶縁膜105と、絶縁膜105を介して酸化物半導体膜
107と重畳する導電層119を有する。
成される。またトランジスタ207上に絶縁膜123が設けられる。酸素供給可能な絶縁
膜105、ゲート絶縁膜115および絶縁膜123は、コンタクトホール109を有する
。コンタクトホール109に設けられた導電層121は、ゲート絶縁膜115および絶縁
膜123を介してソース電極113a上に設けられている。
3bとの界面近傍に、内部よりも窒素を多く含む領域111を有する。また絶縁膜123
は、導電層121との界面近傍に、内部よりも窒素を多く含む領域111を有する。
に、内部よりも窒素を多く含む領域111を有する。また導電層101は、ソース電極1
13aと電気的に接続されている界面近傍に、内部よりも窒素を多く含む領域111を有
する。
せて用いることができる。
本実施の形態では、本発明の一態様に係る半導体装置の作製方法の一例について、図3お
よび図4を参照して説明する。
について述べる。他の半導体装置の作製方法は、トランジスタ201を有する半導体装置
の作製方法を参酌することができる。
する(図3(A)参照)。
ング法等により形成することができる。また導電層101も、実施の形態1に記載の材料
を用いて、プラズマCVD法又はスパッタリング法等により形成した導電膜を加工するこ
とで形成することができる。
より形成することができ、プラズマCVD法を適用する場合、原料のガスとしては金属お
よびシリコンの水素化合物、金属化合物、ハロゲン化物等を用いることができる。たとえ
ば酸化窒化シリコンを形成する場合、材料ガスとしてはシランおよび亜酸化窒素を用いる
ことができる。酸化ガリウムを形成する場合、トリメチルガリウム等を用いることができ
る。加熱により酸素供給可能な絶縁膜105を設けるには、例えば、酸素雰囲気下にて成
膜すればよい。又は、成膜後の加熱により酸素供給可能な絶縁膜105に、酸素(少なく
とも、酸素ラジカル、酸素原子、酸素イオンのいずれかを含む)を導入して、過剰酸素を
含有させてもよい。酸素の導入方法としては、イオン注入法、イオンドーピング法、プラ
ズマイマージョンイオン注入法、プラズマ処理などを用いることができる。
して酸化物半導体膜107を形成する(図3(B)参照)。酸化物半導体膜107の膜厚
は、例えば、1nm乃至30nm、好ましくは5nm乃至10nmとする。酸化物半導体
膜107の膜厚を30nm以下、好ましくは10nm以下とすることで、トランジスタ2
01のオフ電流を低くすることが容易となる。
ファス構造であってもよいし、結晶性を有していてもよい。酸化物半導体膜をアモルファ
ス構造とする場合には、後の作製工程において、酸化物半導体膜に熱処理を行うことによ
って、結晶性酸化物半導体膜としてもよい。アモルファス酸化物半導体膜を結晶化させる
熱処理の温度は、250℃以上700℃以下、好ましくは、400℃以上、より好ましく
は500℃以上、さらに好ましくは550℃以上とする。なお、当該熱処理は、作製工程
における他の熱処理を兼ねることも可能である。
m Epitaxy)法、プラズマCVD法、パルスレーザ堆積法、ALD(Atomi
c Layer Deposition)法、ミストCVD法等を適宜用いることができ
る。
ることが好ましい。水素濃度を低減させるために、例えばスパッタリング法を用いて成膜
を行う場合には、スパッタリング装置の処理室内に供給する雰囲気ガスとして、水素、水
、ヒドロキシ基又は水素化物などの不純物が除去された高純度の希ガス(代表的にはアル
ゴン)、酸素、及び希ガスと酸素との混合ガスを適宜用いることが好ましい。
て成膜を行うことで、成膜された酸化物半導体膜の水素濃度を低減させることができる。
成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ
、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、ターボ
分子ポンプにコールドトラップを加えたものを用いてもよい。クライオポンプを用いて排
気した成膜室は、例えば、水素分子、水など水素原子を含む化合物、さらには炭素原子を
含む化合物等の排気能力が高いため、当該成膜室で成膜した酸化物半導体膜に含まれる不
純物の濃度を低減できる。
ゲットの相対密度(充填率)は90%以上100%以下、好ましくは95%以上99.9
%以下とする。相対密度の高い金属酸化物ターゲットを用いることにより、成膜した酸化
物半導体膜を緻密な膜とすることができる。
に含まれうる不純物濃度を低減するのに有効である。基板を加熱する温度としては、15
0℃以上450℃以下とすればよく、好ましくは基板温度が200℃以上350℃以下と
すればよい。また、成膜時に基板を高温で加熱することで、酸化物半導体膜の結晶性高め
ることができる。
ヒドロキシ基を含む)を除去(脱水化又は脱水素化)するための熱処理を行うことが好ま
しい。熱処理の温度は、300℃以上700℃以下、又は基板の歪み点未満とする。熱処
理は減圧下又は窒素雰囲気下などで行うことができる。
れる水素濃度を、5×1019/cm3以下、好ましくは5×1018/cm3、より好
ましくは5×1017atoms/cm3以下とすることができる。
スタ201の作製工程においてどのタイミングで行ってもよい。また、脱水化又は脱水素
化のための熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。
と、加熱により酸素供給可能な絶縁膜105に含まれる酸素が熱処理によって外部へ放出
されるのを防止することができるため好ましい。
が含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン
、アルゴン等の希ガスの純度を、6N(99.9999%)以上好ましくは7N(99.
99999%)以上(即ち不純物濃度を1ppm以下、好ましくは0.1ppm以下)と
することが好ましい。
から徐冷しながら同じ炉に高純度の酸素ガス、高純度の亜酸化窒素ガス、又は超乾燥エア
(CRDS(キャビティリングダウンレーザー分光法)方式の露点計を用いて測定した場
合の水分量が20ppm(露点換算で−55℃)以下、好ましくは1ppm以下、より好
ましくは10ppb以下の空気)を導入してもよい。酸素ガス又は亜酸化窒素ガスに、水
、水素などが含まれないことが好ましい。又は、熱処理装置に導入する酸素ガス又は亜酸
化窒素ガスの純度を、6N以上好ましくは7N以上(即ち、酸素ガス又は亜酸化窒素ガス
中の不純物濃度を1ppm以下、好ましくは0.1ppm以下)とすることが好ましい。
酸素ガス又は亜酸化窒素ガスの作用により、脱水化又は脱水素化処理による不純物の排除
工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供
給するができる。酸素を供給することによって、酸化物半導体膜107を高純度化及びi
型(真性)化することができる。i型(真性)化した酸化物半導体を有するトランジスタ
は、電気特性変動が抑制されており、電気的に安定である。
カル、酸素原子、酸素イオン、のいずれかを含む)を導入して膜中に酸素を供給してもよ
い。
されるゲート絶縁膜115などの他の膜を通過して酸化物半導体膜107に行ってもよい
。酸素を他の膜を通過して酸素を導入する場合は、イオン注入法、イオンドーピング法、
プラズマイマージョンイオン注入法などを用いればよい。露出された酸化物半導体膜10
7へ直接酸素を導入する場合は、上記の方法に加えてプラズマ処理なども用いることがで
きる。
ガス、CO2ガス、COガス、NO2ガス等を用いることができる。なお、酸素の供給ガ
スに希ガス(例えばAr)を含有させてもよい。
を1×1013ions/cm2以上5×1016ions/cm2以下とすればよい。
に限定されない。また、酸化物半導体膜への酸素の導入は複数回行ってもよい。また、酸
化物半導体膜を複数層の積層構造とする場合には、脱水化又は脱水素化のための熱処理及
び/又は酸素の供給は、各酸化物半導体膜に対して別々に行ってもよいし、積層構造を形
成した後の酸化物半導体膜に対して行ってもよい。
縁膜105と酸化物半導体膜107とを大気に曝露せずに連続的に形成することが好まし
い。加熱により酸素供給可能な絶縁膜105と酸化物半導体膜107とを大気に曝露せず
に連続して形成すると、加熱により酸素供給可能な絶縁膜105表面に水素や水分などの
不純物が吸着することを防止することができる。
3(C)参照)。コンタクトホール109は、フォトレジスト等によりマスク108を形
成し、マスク108を用いて加熱により酸素供給可能な絶縁膜105の一部を選択的にエ
ッチングすることで形成することができる。
を多く含む領域111を形成する(図3(D)参照)。
用いた処理、プラズマエッチング装置による窒素プラズマを用いた処理、イオン注入装置
による窒素イオン注入処理等を適用することができる。
r:N2=5:1(体積比)、圧力40Paといった条件や、ガス流量比Ar:N2:H
2=50:10:1(体積比)、圧力40Paといった条件等を適用することができる。
した表面から内部に向かって窒素濃度を連続的に減少させることができる。仮にこれらの
露出した表面に窒化シリコン膜を設けると、窒素濃度の変化は非連続的となる。これは本
発明の一態様とは異なる状態である。
限らない。マスク108を除去する前に窒化処理を行い、窒素を多く含む領域111を形
成してもよい。この方法により、コンタクトホール109の側壁にのみ窒素を多く含む領
域111を形成することができる。
絶縁膜105および酸化物半導体膜107上に、導電層113を形成する(図4(A)参
照)。
る(図4(B)参照)。
ス電極113aおよびドレイン電極113bと重畳しない領域は、窒素を多く含む領域が
除去される。そのため酸化物半導体膜107のチャネル形成領域においては窒素を多く含
む領域111を有さない構成とすることができる。また酸素供給可能な絶縁膜105の、
ソース電極113aおよびドレイン電極113bと重畳しない領域は、窒素を多く含む領
域111を有さない構成とすることができる。
ト絶縁膜115およびゲート電極117を形成する(図4(C)参照)。このようにして
、トランジスタ201を有する半導体装置を作製することができる。
本実施の形態では、本発明の一態様に係る実施の形態1と異なる半導体装置、より具体的
には酸化物半導体とそれ以外の半導体材料(たとえば単結晶シリコン)を組み合わせた半
導体装置の構成例について、図5および図6を参照して説明する。
導体装置について、図5に示す断面図を参照して説明する。
たトランジスタである。酸化物半導体以外の半導体材料としては、シリコン(非晶質シリ
コン、多結晶シリコン、微結晶シリコン等)、炭化シリコン、ゲルマニウムなどの単結晶
半導体、多結晶半導体、シリコンゲルマニウム、砒化ガリウム、リン化インジウムなどの
化合物半導体、有機半導体等を用いることができる。本実施の形態では、トランジスタ3
01およびトランジスタ302について単結晶シリコンを用いたトランジスタとして説明
する。
ェル315、pウェル315中に形成されたn+領域である一対のソース領域およびドレ
イン領域325、ゲート絶縁膜319、ゲート絶縁膜319上のゲート電極321を有す
る。ソース領域およびドレイン領域325の一方は電極329bと電気的に接続され、ソ
ース領域およびドレイン領域325の他方は電極329aと電気的に接続されている。
ェル317、nウェル317中に形成されたp+領域である一対のソース領域およびドレ
イン領域327、ゲート絶縁膜319、ゲート絶縁膜319上のゲート電極323を有す
る。ソース領域およびドレイン領域327の他方は電極329bと電気的に接続され、ソ
ース領域およびドレイン領域325の一方は電極329cと電気的に接続されている。
。導電層101は、電極329bと電気的に接続されている。
のソース領域およびドレイン領域327の他方、並びに導電層101は電気的に接続され
ている。
y Metal Oxide Semiconductor)として機能させることがで
きる。すなわち、シリコンを用いたCMOSのゲートに、酸化物半導体を用いたトランジ
スタのソース電極113aが電気的に接続されているということができる。そのため、た
とえば単結晶シリコンを用いたトランジスタの移動度が高いという特徴と、酸化物半導体
を用いたトランジスタのオフ電流が極めて低いという特徴を併せ持った半導体装置とする
ことができる。
たトランジスタには悪影響を与える。また水素は、酸化物半導体を用いたトランジスタに
はドナーとして振る舞いオフ電流を増大させる等の悪影響を与えるのに対して、シリコン
を用いたトランジスタには好影響を与える。
、トランジスタの周囲の絶縁膜328として水素を含む絶縁膜を用いることが好ましい。
しかし絶縁膜328に含まれる水素がトランジスタ202に達すると、トランジスタ20
2に悪影響を与える恐れがある。
膜105を用いる。しかし加熱により酸素供給可能な絶縁膜105に含まれる酸素がトラ
ンジスタ301およびトランジスタ302に達すると、上記のような悪影響を与える恐れ
がある。
を有する層の間に、酸素および水素の拡散を抑制できる材料を含む絶縁膜104を設ける
ことが好ましい。酸素および水素の拡散を抑制できる材料としては、例えば酸化アルミニ
ウムが挙げられる。
り、トランジスタ301およびトランジスタ302、並びにトランジスタ201の信頼性
を向上させることができる。
抑制できる材料を含む絶縁膜124を設けることが好ましい。絶縁膜124を設けること
で、外部からの水素、水等の不純物の侵入を防止することができる。これによりトランジ
スタ301およびトランジスタ302、並びにトランジスタ201の信頼性を向上させる
ことができる。
について、図6(A)に示す上面図および図6(B)に示す断面図を参照して説明する。
化物半導体以外の半導体材料としては、トランジスタ301およびトランジスタ302と
同様の材料を用いることができる。本実施の形態では、トランジスタ501についてSO
I(Silicon on Insulator)基板を用いて形成された、単結晶シリ
コンを用いたトランジスタとして説明する。
ジスタ201_3)は、図1(A)で説明した酸化物半導体を用いたトランジスタである
。
01_1を有する層403_1、トランジスタ201_2を有する層403_2、トラン
ジスタ201_3を有する層403_3を有する。
スタ201_1は、絶縁膜413上に、ソース電極415a、ドレイン電極415b、酸
化物半導体膜、ゲート絶縁膜、ゲート電極409を有する。
スタ201_3は電気的に接続されている。
ン電極415b、トランジスタ201_2のドレイン電極およびトランジスタ201_3
のドレイン電極と電気的に接続されている。
供給可能な絶縁膜とする。また絶縁膜413の、トランジスタ201のソース電極および
ドレイン電極との界面近傍に、内部よりも窒素を多く含む領域を設ける。
酸素および水素の拡散を抑制できる材料を含むことが好ましい。酸素および水素の拡散を
抑制できる材料を含む絶縁膜104を設けることで、トランジスタ501およびトランジ
スタ201の信頼性を向上させることができる。
ことで、それぞれの半導体材料の利点を併せ持った半導体装置とすることができる。また
複数のトランジスタを積層して用いることで、集積度の高い半導体装置とすることができ
る。
用いることができる。
本実施の形態では、実施の形態1で説明した半導体装置を有する回路の例について、図7
を用いて説明する。
膜を介して配線を設けることで容量素子を構成した半導体装置を用いて、記憶素子を構成
することが可能である。
子603を有する。
極の一方および容量素子の電極の一方と電気的に接続されている。図7(A)に示す半導
体装置は、トランジスタ601のゲート電極の電位が保持可能という特徴を生かすことで
、記憶素子として用いることができる。
化物半導体以外の半導体材料としては、トランジスタ301およびトランジスタ302と
同様の材料を用いることができる。本実施の形態では、トランジスタ501についてSO
I(Silicon on Insulator)基板を用いて形成された、単結晶シリ
コンを用いたトランジスタとして説明する。
トランジスタ207および容量素子208を用いることができる。
るが、nチャネル型トランジスタとpチャネル型トランジスタのどちらを用いても構わな
い。単結晶シリコンを用いたトランジスタ601は高速動作が可能である。このため、当
該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速
に行うことができる。
くすることができるため、これを用いることにより長期にわたり記憶内容を保持すること
が可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の
頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減
することができる。
する酸化物半導体を用いたトランジスタ202を用いて、論理回路を構成することが可能
である。
信号B、出力信号Xについて”0”を低電位、”1”を高電位とし、バックゲート電位V
bgをたとえば接地電位とする。各信号および電位の入出力端子は、各信号および電位と
同じ符号で示す。
AND回路、図7(C−2)は、NAND回路として機能させることができる。
である。
本実施の形態では、実施の形態1で説明した半導体装置を有する表示装置について説明す
る。
<EL素子を用いた表示装置の例>
まず図8および図9を用いて、EL素子を用いた表示装置の例について説明する。
素の断面図を示す。トランジスタ716には、たとえば図1(B)で説明したトランジス
タを用いることができる。
はドレイン電極に達する開口部を有する平坦化絶縁膜780が設けられる。
縁膜780の有する開口部でトランジスタ716のソース電極と接する。
。
2が設けられる。
19となる。
えば、図8(B)に示すような構造とすればよい。図8(B)は、中間層785a、発光
層786a、中間層785b、発光層786b、中間層785c、発光層786cおよび
中間層785dの順番で積層した構造である。このとき、第1の発光層786a、発光層
786bおよび発光層786cに適切な発光色の材料を用いると演色性の高い、または発
光効率の高い、有機EL素子719を形成することができる。
が、白色光を、着色層を介して取り出す構造としても構わない。
されるものではなく、適宜発光層の数および中間層の数を変更することができる。例えば
、中間層785a、発光層786a、中間層785b、発光層786bおよび中間層78
5cのみで構成することもできる。また、中間層785a、発光層786a、中間層78
5b、発光層786b、発光層786cおよび中間層785dで構成し、中間層785c
を省いた構造としても構わない。
で用いることができる。なお、中間層は、これらの層を全て備えなくてもよい。これらの
層は適宜選択して設ければよい。なお、同様の機能を有する層を重複して設けてもよい。
また、中間層としてキャリア発生層のほか、電子リレー層などを適宜加えてもよい。
とは、可視光領域(例えば400nm〜800nmの波長範囲)における平均の透過率が
70%以上、特に80%以上であることをいう。
In−Zn系酸化物膜、In系酸化物膜、Zn系酸化物膜およびSn系酸化物膜などの酸
化物膜を用いればよい。また、前述の酸化物膜は、Al、Ga、Sb、Fなどが微量添加
されてもよい。また、光を透過する程度の金属薄膜(好ましくは、5nm〜30nm程度
)を用いることもできる。例えば5nmの膜厚を有するAg膜、Mg膜またはAg−Mg
合金膜を用いてもよい。
、例えば、リチウム、アルミニウム、チタン、マグネシウム、ランタン、銀、シリコンま
たはニッケルを含む膜を用いればよい。
だし、アノード781が可視光透過性を有する場合は、カソード783が可視光を効率よ
く反射すると好ましい。また、アノード781が可視光を効率よく反射する場合は、カソ
ード783が可視光透過性を有すると好ましい。
ノード781とカソード783を入れ替えても構わない。アノードとして機能する電極に
は、仕事関数の大きい材料を用いることが好ましく、カソードとして機能する電極には仕
事関数の小さい材料を用いることが好ましい。ただし、アノードと接してキャリア発生層
を設ける場合には、仕事関数を考慮せずに様々な導電性材料を陽極に用いることができる
。
め、表示装置の表示品質を高めることができる。
図8では、表示素子として有機EL素子を用いた表示装置について詳細に示したが、これ
に限らない。例えば、表示素子として、液晶素子を用いた表示装置に本実施の形態を適用
することは、当業者であれば容易に想到しうるものである。
用いて以下に説明する。
)に示す画素750は、トランジスタ751と、容量素子752と、一対の電極間に液晶
材料の充填された素子(以下液晶素子ともいう)753とを有する。
ことができる。先の実施の形態で示したトランジスタを適用することで、画素750が有
する回路の消費電力を低減し、集積度を向上させることができる。
れ、ゲートが走査線754に電気的に接続されている。
電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。
電気的に接続され、他方の電極が共通電位を供給する配線に電気的に接続されている。な
お、上述の容量素子752の他方の電極が電気的に接続する配線に与えられる共通電位と
、液晶素子753の他方の電極に与えられる共通電位とが異なる電位であってもよい。
部分を示す。
はドレイン電極に達する開口部を有する平坦化絶縁膜790が設けられる。
0の有する開口部でトランジスタ751のソース電極と接する。
強誘電性液晶、反強誘電性液晶などを用いればよい。これらの液晶材料は、条件により、
コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相な
どを示す。
として機能する絶縁膜792、794を設けない構成とすることができる。
−Zn系酸化物膜、In系酸化物膜、Zn系酸化物膜およびSn系酸化物膜などの酸化物
膜を用いればよい。また、前述の酸化物膜は、Al、Ga、Sb、Fなどが微量添加され
てもよい。また、光を透過する程度の金属薄膜(好ましくは、5nm〜30nm程度)を
用いることもできる。
、アルミニウム、チタン、クロム、銅、モリブデン、銀、タンタルまたはタングステンを
含む膜を用いればよい。
極791が可視光透過性を有する場合は、電極796が可視光を効率よく反射すると好ま
しい。また、電極791が可視光を効率よく反射する場合は、電極796が可視光透過性
を有すると好ましい。
と電極796を入れ替えても構わない。
い。
お、スペーサ795の形状は、柱状、球状など様々にとることができる。
表示装置の表示品質を高めることができる。
域が、液晶素子753となる。
可撓性を有してもよい。
ることができる。
適用することができる。当該トランジスタは電気的特性のばらつきが小さいため、表示装
置の表示品質を高めることができる。
本実施の形態では、実施の形態1で説明した半導体装置を有するCPU(Central
Processing Unit(中央処理装置、又は中央演算処理装置))の構成に
ついて説明する。
、ALU801、ALU・Controller802、Instruction・De
coder803、Interrupt・Controller804、Timing・
Controller805、Register806、Register・Contr
oller807、Bus・I/F808、書き換え可能なROM809、ROM・I/
F820と、を主に有している。なお、ALUはArithmetic logic u
nitであり、Bus・I/Fはバスインターフェースであり、ROM・I/FはROM
インターフェースである。ROM809及びROM・I/F820は、別チップに設けて
も良い。勿論、図10に示すCPUは、その構成を簡略化して示した一例にすぎず、実際
のCPUはその用途によって多種多様な構成を有している。
ecoder803に入力され、デコードされた後、ALU・Controller80
2、Interrupt・Controller804、Register・Contr
oller807、Timing・Controller805に入力される。
4、Register・Controller807、Timing・Controll
er805は、デコードされた命令に基づき、各種制御を行なう。具体的にALU・Co
ntroller802は、ALU801の動作を制御するための信号を生成する。また
、Interrupt・Controller804は、CPUのプログラム実行中に、
外部の入出力装置や、周辺回路からの割り込み要求を、その優先度やマスク状態から判断
し、処理する。Register・Controller807は、Register8
06のアドレスを生成し、CPUの状態に応じてRegister806の読み出しや書
き込みを行なう。
oller802、Instruction・Decoder803、Interrup
t・Controller804、Register・Controller807の動
作のタイミングを制御する信号を生成する。例えばTiming・Controller
805は、基準クロック信号CLK1を元に、内部クロック信号CLK2を生成する内部
クロック生成部を備えており、クロック信号CLK2を上記各種回路に供給する。
有する記憶装置が設けられている。実施の形態で示した構成を有する記憶装置は不揮発性
記憶装置であるため、CPUの動作を停止し、電源電圧の供給を停止した場合においても
データを保持することが可能であり、消費電力の低減を行うことができる。具体的には、
例えば、パーソナルコンピュータのユーザーが、キーボードなどの入力装置への情報の入
力を停止している間でも、CPUを停止することができ、それにより消費電力を低減する
ことができる。
定されず、マイクロプロセッサ、画像処理回路、DSP、FPGA等のLSIにも応用可
能である。
本実施の形態では、上述の実施の形態で説明した半導体装置を電子機器に適用する場合に
ついて、図11を用いて説明する。本実施の形態では、コンピュータ、携帯電話機(携帯
電話、携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装置なども含
む)、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン装置(テレ
ビ、またはテレビジョン受信機ともいう)などの電子機器に、上述の半導体装置を適用す
る場合について説明する。
表示部903、キーボード904などによって構成されている。筐体901と筐体902
の内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導体装
置が設けられている。そのため小型でコストが低く、信頼性の高いノート型のパーソナル
コンピュータが実現される。
12を有する筐体911と、表示部914を有する筐体913と、操作ボタン915を有
する。また、タブレット型端末910を操作するスタイラス917などを備えている。筐
体911と筐体913の内部には、電子回路が設けられており、電子回路には、先の実施
の形態に示す半導体装置が設けられている。そのため小型でコストが低く、信頼性の高い
携帯情報端末が実現される。
3の2つの筐体で構成されている。筐体921および筐体923には、それぞれ表示部9
25および表示部927が設けられている。筐体921と筐体923は、軸部937によ
り接続されており、該軸部937を軸として開閉動作を行うことができる。また、筐体9
21は、電源931、操作キー933、スピーカー935などを備えている。筐体921
、筐体923の少なくとも一つの内部には、メモリ回路が設けられており、メモリ回路に
は、先の実施の形態に示す半導体装置が設けられている。そのため小型でコストが低く、
信頼性の高い電子書籍が実現される。
いる。さらに、筐体940と筐体941は、スライドし、図11(D)のように展開して
いる状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。ま
た、筐体941は、表示パネル942、スピーカー943、マイクロフォン944、操作
キー945、ポインティングデバイス946、カメラ用レンズ947、外部接続端子94
8などを備えている。また、筐体940は、携帯電話機の充電を行う太陽電池セル949
、外部メモリスロット950などを備えている。また、アンテナは、筐体941に内蔵さ
れている。筐体940と筐体941の少なくとも一つの内部には、電子回路が設けられて
おり、電子回路には、先の実施の形態に示す半導体装置が設けられている。そのため小型
でコストが低く、信頼性の高い携帯電話機が実現される。
作スイッチ964、表示部965、バッテリー966などによって構成されている。本体
961内部には、電子回路が設けられており、電子回路には、先の実施の形態に示す半導
体装置が設けられている。そのため小型でコストが低く、信頼性の高いデジタルカメラが
実現される。
975などで構成されている。テレビジョン装置970の操作は、筐体971が備えるス
イッチや、リモコン操作機980により行うことができる。筐体971およびリモコン操
作機980の内部には、電子回路が設けられており、電子回路には、先の実施の形態に示
す半導体装置が搭載されている。そのため小型でコストが低く、信頼性の高いテレビジョ
ン装置が実現される。
載されている。このため、小型でコストが低、信頼性の高い電子機器が実現される。
びシリコンの濃度を測定した。
まず126.6mm角のn型のシリコン基板上に、酸化シリコン膜を形成した。酸化シリ
コン膜はシリコン基板を、高密度プラズマ装置を用いて酸化することで形成した。
窒素プラズマを用いた処理を適用した。
プルを、サンプルAとした。ガス流量比Ar:N2:H2=50:10:1(体積比)、
圧力40Paの条件で窒化処理を行ったサンプルを、サンプルBとした。
サンプルAおよびサンプルBについて、XPSを用いて該酸化シリコン膜中の窒素、酸素
およびシリコンの差分デプスプロファイルを得た。サンプルAのプロファイルを図12(
A)、サンプルBのプロファイルを図12(B)に示す。
であり、最表面から表面近傍1nm程度にかけて43atomic%程度まで上昇してい
た。1nm以降は表面近傍から内部に向かって連続的に窒素濃度が減少し、深さ7nmで
は1atomic%程度となった。
40atomic%程度であり、最表面から表面近傍1nm程度にかけて20atomi
c%程度まで減少していた。1nm以降は表面近傍から内部に向かって連続的に酸素濃度
が増加し、深さ7nmでは70atomic%以上となった。最表面の酸素濃度が高くな
ったのは、自然酸化または測定誤差等によるものと考えられる。
であり、最表面から内部に向かって連続的に窒素濃度が減少し、深さ7nmでは1ato
mic%以下となった。
は25atomic%程度であり、表面近傍から内部に向かって連続的に酸素濃度が増加
し、深さ7nmでは70atomic%以上となった。
続的に減少することが明らかとなった。
103 絶縁層
104 絶縁膜
105 絶縁膜
107 酸化物半導体膜
107a チャネル形成領域
107b 低抵抗領域
108 マスク
109 コンタクトホール
111 領域
113 導電層
113a ソース電極
113b ドレイン電極
115 ゲート絶縁膜
117 ゲート電極
119 導電層
121 導電層
123 絶縁膜
124 絶縁膜
201 トランジスタ
201_1 トランジスタ
201_2 トランジスタ
201_3 トランジスタ
202 トランジスタ
203 トランジスタ
204 トランジスタ
205 トランジスタ
206 トランジスタ
207 トランジスタ
208 容量素子
301 トランジスタ
302 トランジスタ
311 シリコン基板
315 pウェル
317 nウェル
319 ゲート絶縁膜
321 ゲート電極
323 ゲート電極
325 ソース領域およびドレイン領域
327 ソース領域およびドレイン領域
328 絶縁膜
329a 電極
329b 電極
329c 電極
415a ソース電極
415b ドレイン電極
409 ゲート電極
413 絶縁膜
501 トランジスタ
601 トランジスタ
602 トランジスタ
603 容量素子
716 トランジスタ
718 容量素子
719 有機EL素子
750 画素
751 トランジスタ
752 容量素子
753 液晶素子
754 走査線
755 信号線
780 平坦化絶縁膜
781 アノード
782 発光層
783 カソード
784 隔壁
785a 中間層
785b 中間層
785c 中間層
785d 中間層
786a 発光層
786b 発光層
786c 発光層
790 平坦化絶縁膜
791 電極
792 絶縁膜
793 液晶層
794 絶縁膜
795 スペーサ
796 電極
797 基板
800 基板
801 ALU
802 ALU・Controller
803 Instruction・Decoder
804 Interrupt・Controller
805 Timing・Controller
806 Register
807 Register・Controller
808 Bus・I/F
820 ROM・I/F
809 ROM
901 筐体
902 筐体
903 表示部
904 キーボード
910 タブレット型端末
911 筐体
912 表示部
913 筐体
914 表示部
915 操作ボタン
917 スタイラス
920 電子書籍
921 筐体
923 筐体
925 表示部
927 表示部
931 電源
933 操作キー
935 スピーカー
937 軸部
940 筐体
941 筐体
942 表示パネル
943 スピーカー
944 マイクロフォン
945 操作キー
946 ポインティングデバイス
947 カメラ用レンズ
948 外部接続端子
949 太陽電池セル
950 外部メモリスロット
961 本体
963 接眼部
964 操作スイッチ
965 表示部
966 バッテリー
967 表示部
970 テレビジョン装置
971 筐体
973 表示部
975 スタンド
980 リモコン操作機
Claims (2)
- 絶縁膜と、
前記絶縁膜に接する酸化物半導体膜と、
前記酸化物半導体膜に電気的に接続される導電層と、を有し、
前記絶縁膜は、昇温脱離ガス分光法の分析において、酸素の脱離量が、酸素原子に換算して1.0×1018atoms/cm3以上である膜であり、
前記導電層は、前記絶縁膜が有するコンタクトホールの側面と接する領域を有し、
前記絶縁膜は、前記コンタクトホールの側面近傍に、窒素を含む領域を有する半導体装置。 - 絶縁膜と、
前記絶縁膜に接する酸化物半導体膜と、
前記酸化物半導体膜に電気的に接続される導電層と、を有し、
前記絶縁膜は、昇温脱離ガス分光法の分析において、酸素の脱離量が、酸素原子に換算して1.0×1018atoms/cm3以上である膜であり、
前記導電層は、前記絶縁膜が有するコンタクトホールの側面と接する領域を有し、
前記絶縁膜は、前記コンタクトホールの側面近傍に、窒素を含む領域を有し、
前記窒素を含む領域は、前記コンタクトホールの側面から離れるに従い、窒素濃度が連続的に減少する半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012109762 | 2012-05-11 | ||
JP2012109762 | 2012-05-11 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013097234A Division JP6077382B2 (ja) | 2012-05-11 | 2013-05-06 | 半導体装置および半導体装置の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017063235A JP2017063235A (ja) | 2017-03-30 |
JP6275294B2 true JP6275294B2 (ja) | 2018-02-07 |
Family
ID=49952185
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013097234A Expired - Fee Related JP6077382B2 (ja) | 2012-05-11 | 2013-05-06 | 半導体装置および半導体装置の作製方法 |
JP2017003571A Expired - Fee Related JP6275294B2 (ja) | 2012-05-11 | 2017-01-12 | 半導体装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013097234A Expired - Fee Related JP6077382B2 (ja) | 2012-05-11 | 2013-05-06 | 半導体装置および半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6077382B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10770483B2 (en) | 2018-06-28 | 2020-09-08 | Sakai Display Products Corporation | Thin film transistor, display device and method for manufacturing thin film transistor |
US11495689B2 (en) | 2018-08-08 | 2022-11-08 | Sakai Display Products Corporation | Thin-film transistor and method for producing same |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015121771A1 (en) | 2014-02-14 | 2015-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device |
JP6486712B2 (ja) * | 2014-04-30 | 2019-03-20 | 株式会社半導体エネルギー研究所 | 酸化物半導体膜 |
KR102582740B1 (ko) * | 2014-05-30 | 2023-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 이의 제조 방법, 및 전자 장치 |
DE112016001703T5 (de) * | 2015-04-13 | 2017-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Halbleitervorrichtung und Herstellungsverfahren derselben |
DE112015007226T5 (de) | 2015-12-23 | 2018-09-13 | Intel Corporation | Fertigung von nicht-planaren IGZO-Vorrichtungen für eine verbesserte Elektrostatik |
JP7262474B2 (ja) * | 2018-10-26 | 2023-04-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5052033B2 (ja) * | 2005-04-28 | 2012-10-17 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US8043957B2 (en) * | 2006-05-17 | 2011-10-25 | Nec Corporation | Semiconductor device, method for manufacturing semiconductor device and apparatus for manufacturing semiconductor |
KR101435501B1 (ko) * | 2008-10-03 | 2014-08-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시장치 |
JP5587591B2 (ja) * | 2008-11-07 | 2014-09-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5587592B2 (ja) * | 2008-11-07 | 2014-09-10 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP2010272571A (ja) * | 2009-05-19 | 2010-12-02 | Panasonic Corp | 半導体装置及びその製造方法 |
KR101978106B1 (ko) * | 2010-01-20 | 2019-05-13 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
US8692243B2 (en) * | 2010-04-20 | 2014-04-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
CN102906881B (zh) * | 2010-05-21 | 2016-02-10 | 株式会社半导体能源研究所 | 半导体装置 |
WO2011155295A1 (en) * | 2010-06-10 | 2011-12-15 | Semiconductor Energy Laboratory Co., Ltd. | Dc/dc converter, power supply circuit, and semiconductor device |
JP5705559B2 (ja) * | 2010-06-22 | 2015-04-22 | ルネサスエレクトロニクス株式会社 | 半導体装置、及び、半導体装置の製造方法 |
US8871565B2 (en) * | 2010-09-13 | 2014-10-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
-
2013
- 2013-05-06 JP JP2013097234A patent/JP6077382B2/ja not_active Expired - Fee Related
-
2017
- 2017-01-12 JP JP2017003571A patent/JP6275294B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10770483B2 (en) | 2018-06-28 | 2020-09-08 | Sakai Display Products Corporation | Thin film transistor, display device and method for manufacturing thin film transistor |
US11495689B2 (en) | 2018-08-08 | 2022-11-08 | Sakai Display Products Corporation | Thin-film transistor and method for producing same |
Also Published As
Publication number | Publication date |
---|---|
JP2013254942A (ja) | 2013-12-19 |
JP6077382B2 (ja) | 2017-02-08 |
JP2017063235A (ja) | 2017-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102240219B1 (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
JP6275294B2 (ja) | 半導体装置 | |
JP7449980B2 (ja) | 半導体装置 | |
TWI613824B (zh) | 半導體裝置 | |
US9660098B2 (en) | Semiconductor device and method for manufacturing the same | |
JP6088312B2 (ja) | 半導体装置 | |
JP6026839B2 (ja) | 半導体装置 | |
JP2017041644A (ja) | 半導体装置及びその作製方法 | |
JP5806905B2 (ja) | 半導体装置 | |
KR20130040706A (ko) | 반도체 장치 및 반도체 장치의 제작 방법 | |
JP2014057056A (ja) | 半導体装置およびその作製方法 | |
JP2014082390A (ja) | 半導体装置 | |
JP2017152720A (ja) | 半導体装置 | |
US8951899B2 (en) | Method for manufacturing semiconductor device | |
JP2013110392A (ja) | 半導体装置 | |
JP2014241590A (ja) | 半導体装置 | |
JP2014082391A (ja) | 半導体装置 | |
JP2016167636A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170113 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6275294 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |