TWI613824B - 半導體裝置 - Google Patents

半導體裝置 Download PDF

Info

Publication number
TWI613824B
TWI613824B TW106100181A TW106100181A TWI613824B TW I613824 B TWI613824 B TW I613824B TW 106100181 A TW106100181 A TW 106100181A TW 106100181 A TW106100181 A TW 106100181A TW I613824 B TWI613824 B TW I613824B
Authority
TW
Taiwan
Prior art keywords
oxide semiconductor
semiconductor film
film
oxide
formed
Prior art date
Application number
TW106100181A
Other languages
English (en)
Other versions
TW201727912A (zh
Inventor
山崎舜平
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2011-282509 priority Critical
Priority to JP2011282509 priority
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201727912A publication Critical patent/TW201727912A/zh
Application granted granted Critical
Publication of TWI613824B publication Critical patent/TWI613824B/zh

Links

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Abstract

本發明的目的之一是提供一種使用氧化物半導體膜的具有穩定的電特性的電晶體。在能夠藉由加熱釋放氧的氧化膜上形成可以至少抑制從氧化膜釋放氧的第一氧化物半導體膜,並在第一氧化物半導體膜上形成第二氧化物半導體膜。藉由採用上述疊層型氧化物半導體膜的結構,可以當形成第二氧化物半導體膜時抑制從氧化膜釋放氧,藉由進行此後的熱處理從氧化膜釋放氧,以將氧透過第一氧化物半導體膜適當地供應到第二氧化物半導體膜。藉由將氧供應到第二氧化物半導體膜,抑制氧缺陷而得到穩定的電特性。

Description

半導體裝置

本發明係關於使用氧化物半導體的半導體裝置。

注意,在本說明書中,半導體裝置是指能夠藉由利用半導體特性工作的所有裝置,因此,電晶體、電光裝置、半導體電路及電子裝置都是半導體裝置。

使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及影像顯示裝置(顯示裝置)等的電子裝置。作為可以應用於電晶體的半導體薄膜,矽類半導體材料被廣泛地周知。但是,作為其他材料,氧化物半導體受到關注。

例如,已公開了作為電晶體的活性層使用包含銦(In)、鎵(Ga)及鋅(Zn)的非晶氧化物半導體膜的電晶體(參照專利文獻1)。

[專利文獻1]日本專利申請公開第2006-165528號公報

使用氧化物半導體膜的電晶體具有如下特徵:與使用非晶矽膜的電晶體相比高速工作(場效應遷移率高),並且與使用多晶矽膜的電晶體相比容易製造。

然而,使用氧化物半導體膜的電晶體有幾個問題,其中之一是電晶體的電特性的不穩定性。明確地說,由於可見光或紫外線的照射或偏壓溫度應力試驗(BT應力試驗)而使電晶體的臨界電壓向負漂移,由此電晶體趨於常導通(normally-on)。該問題的原因之一是氧化物半導體膜中的氧缺陷。

例如,當氧化物半導體膜為非晶(amorphous)時,氧化物半導體膜中的金屬原子與氧原子之間的結合狀態沒有秩序,所以容易導致氧缺陷。由此,有可能導致氧化物半導體膜的電特性(例如,電傳導性)的變化。而且,對使用上述氧化物半導體膜的電晶體而言也會成為電晶體的電特性變化的主要原因,由此使用該電晶體的半導體裝置的可靠性被降低。

另外,作為降低在氧化物半導體膜中產生的氧缺陷的方法之一,可以舉出將氧從形成在氧化物半導體膜附近的氧化膜等供應到該氧化物半導體膜來填充氧缺陷的方法等。然而,在製程中有如下擔憂:在形成氧化物半導體膜之前(在將氧供應到氧化物半導體膜之前),因進行加熱處理等而使形成在氧化物半導體膜附近的氧化膜等釋放氧,不能將氧充分地供應到氧化物半導體膜。

鑒於上述問題,本發明的一個實施例的課題之一是提供一種使用氧化物半導體膜的具有穩定的電特性的電晶體。

在能夠藉由加熱釋放氧的氧化膜上形成可以至少抑制從氧化膜釋放氧的第一氧化物半導體膜,並在第一氧化物半導體膜上形成第二氧化物半導體膜。藉由採用上述疊層型氧化物半導體膜的結構,可以當形成第二氧化物半導體膜時抑制從氧化膜釋放氧,藉由進行此後的熱處理從氧化膜釋放氧,以將氧透過第一氧化物半導體膜適當地供應到第二氧化物半導體膜。藉由將氧供應到第二氧化物半導體膜,抑制氧缺陷的產生而得到穩定的電特性。

另外,第一氧化物半導體膜及第二氧化物半導體膜是至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜中的銦的含有率比第二氧化物半導體膜小且第一氧化物半導體膜中的鎵的含有率比第二氧化物半導體膜大。由此,第二氧化物半導體膜形成在使用相同種類的材料的第一氧化物半導體膜上,而可以形成包括從與第一氧化物半導體膜的介面生長的結晶的膜。下面進行詳細的說明。

本發明的一個實施例是一種半導體裝置,包括:第一氧化物半導體膜;以及在第一氧化物半導體膜上形成的第二氧化物半導體膜,其中,第一氧化物半導體膜及第二氧化物半導體膜為至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜中的銦的含有率比第二氧化物半導體 膜小,且第一氧化物半導體膜中的鎵的含有率比第二氧化物半導體膜大。

另外,本發明的另一個實施例是一種半導體裝置,包括:在氧化膜上形成的第一氧化物半導體膜;在第一氧化物半導體膜上形成的第二氧化物半導體膜;在第二氧化物半導體膜上形成的閘極絕緣膜;以及在與閘極絕緣膜接觸並與第二氧化物半導體膜重疊的區域中形成的閘極電極,其中,第一氧化物半導體膜及第二氧化物半導體膜為至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜中的銦的含有率比第二氧化物半導體膜小,且第一氧化物半導體膜中的鎵的含有率比第二氧化物半導體膜大。

注意,本說明書等中的含有率是指包含在各膜中的成分的比例。尤其是,在很多情況下是指第一氧化物半導體膜及第二氧化物半導體膜的含有率。

另外,本發明的另一個實施例是一種半導體裝置,包括:在氧化膜上形成的第一氧化物半導體膜;在第一氧化物半導體膜上形成的第二氧化物半導體膜;在第二氧化物半導體膜上形成的閘極絕緣膜;在與閘極絕緣膜接觸並與第二氧化物半導體膜重疊的區域中形成的閘極電極;在閘極電極上形成的保護絕緣膜;在保護絕緣膜上形成的層間絕緣膜;以及形成在層間絕緣膜上並與第二氧化物半導體膜電連接的源極電極及汲極電極,其中,第一氧化物半導體膜及第二氧化物半導體膜為至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜中的銦的含有率比第二 氧化物半導體膜小,且第一氧化物半導體膜中的鎵的含有率比第二氧化物半導體膜大。

另外,本發明的另一個實施例是一種半導體裝置,包括:在氧化膜上形成的第一氧化物半導體膜;在第一氧化物半導體膜上形成的第二氧化物半導體膜;在第二氧化物半導體膜上形成的閘極絕緣膜;在與閘極絕緣膜接觸並與第二氧化物半導體膜重疊的區域中形成的閘極電極;在閘極電極上形成的保護絕緣膜;在保護絕緣膜上形成的層間絕緣膜;在閘極絕緣膜、保護絕緣膜及層間絕緣膜中形成的第一開口及第二開口;以及填充在第一開口及第二開口中並與第二氧化物半導體膜電連接的源極電極及汲極電極,其中,第一氧化物半導體膜及第二氧化物半導體膜為至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜中的銦的含有率比第二氧化物半導體膜小,且第一氧化物半導體膜中的鎵的含有率比第二氧化物半導體膜大。

另外,本發明的另一個實施例是一種半導體裝置,包括:在氧化膜上形成的第一氧化物半導體膜;在第一氧化物半導體膜上形成的第二氧化物半導體膜;在第二氧化物半導體膜上形成的閘極絕緣膜;在與閘極絕緣膜接觸並與第二氧化物半導體膜重疊的區域中形成的閘極電極;在與閘極電極重疊的區域中形成的絕緣膜;在通道長度方向的剖面上,在閘極電極及絕緣膜的側面形成的側壁絕緣膜;以與側壁絕緣膜接觸的方式形成並與第二氧化物半導體膜電連接的源極電極及汲極電極;以及至少在源極電極及汲 極電極上形成的保護絕緣膜及層間絕緣膜,其中,第一氧化物半導體膜及第二氧化物半導體膜為至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜中的銦的含有率比第二氧化物半導體膜小,且第一氧化物半導體膜中的鎵的含有率比第二氧化物半導體膜大。

另外,本發明的另一個實施例是一種半導體裝置,包括:在氧化膜上形成的第一氧化物半導體膜;在第一氧化物半導體膜上形成的第二氧化物半導體膜;在第二氧化物半導體膜上形成的閘極絕緣膜;在與閘極絕緣膜接觸並與第二氧化物半導體膜重疊的區域中形成的閘極電極;在通道長度方向的剖面上,與第二氧化物半導體膜中的一方側面接觸的源極電極及與第二氧化物半導體膜中的另一方側面接觸的汲極電極;在閘極電極中的一方側面形成的第一導電膜;在閘極電極中的另一方側面形成的第二導電膜;在第一導電膜及第二導電膜的側面形成的側壁絕緣膜;以及至少在閘極電極、源極電極及汲極電極上形成的保護絕緣膜及層間絕緣膜,其中,第一氧化物半導體膜及第二氧化物半導體膜為至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜中的銦的含有率比第二氧化物半導體膜小,且第一氧化物半導體膜中的鎵的含有率比第二氧化物半導體膜大。

在上述結構中較佳的是,第一導電膜的至少一部分藉由閘極絕緣膜形成在源極電極上,並且,第二導電膜的至少一部分藉由閘極絕緣膜形成在汲極電極上。

如此,藉由以與閘極電極接觸的方式形成第一導電膜及第二導電膜,可以設置隔著閘極絕緣膜與源極電極及汲極電極重疊的區域(也稱為Lov區域)。由此,可以抑制隨著微型化導致的導通電流的下降。

另外,本發明的另一個實施例是一種半導體裝置,包括:在氧化膜上形成的第一氧化物半導體膜;在第一氧化物半導體膜上形成的第二氧化物半導體膜;在第二氧化物半導體膜上形成的閘極絕緣膜;在與閘極絕緣膜接觸並覆蓋第二氧化物半導體膜的上面及側面的閘極電極,在閘極電極上形成的保護絕緣膜及層間絕緣膜;以及在通道長度方向的剖面上,在穿過層間絕緣膜、保護絕緣膜、閘極絕緣膜及第二氧化物半導體膜的開口部中,與第二氧化物半導體膜的側面接觸的源極電極及汲極電極,其中,第一氧化物半導體膜及第二氧化物半導體膜為至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜中的銦的含有率比第二氧化物半導體膜小,且第一氧化物半導體膜中的鎵的含有率比第二氧化物半導體膜大。

在上述各結構中較佳的是,源極電極及汲極電極包括藉由進行化學機械拋光處理實現平坦化的表面。

當形成具有藉由進行化學機械拋光處理實現平坦化的表面的源極電極及汲極電極時不進行使用光阻掩模的蝕刻處理,所以當源極電極及汲極電極的通道長度方向的寬度相當窄時也可以準確地進行精密的加工。

在上述各結構中較佳的是,第一氧化物半導體膜包括 低電阻區及高電阻區,該高電阻區位於至少比第二氧化物半導體膜更靠外側。

在第二氧化物半導體膜的外側形成的第一氧化物半導體膜的高電阻區用作各電晶體之間的分離層。藉由採用上述結構,可以抑制所相鄰的電晶體電連接。

另外,在上述各結構中較佳的是,第二氧化物半導體膜包括通道區及與通道區接觸的一對低電阻區。藉由形成與第二氧化物半導體膜的通道區接觸的一對低電阻區,可以降低第二氧化物半導體膜與源極電極及汲極電極之間的接觸電阻。

另外,在上述各結構中較佳的是,第二氧化物半導體膜在通道寬度方向的雙側包括高電阻區。藉由在第二氧化物半導體膜的通道寬度方向的雙側形成高電阻區,可以抑制第二氧化物半導體膜中的寄生通道的生成。

另外,在上述各結構中較佳的是,第一氧化物半導體膜中的鎵的含有率等於或大於銦的含有率,並且,第二氧化物半導體膜中的銦的含有率大於鎵的含有率。當第二氧化物半導體膜中的銦的含有率大於鎵的含有率時,可以提高第二氧化物半導體膜的結晶性。

另外,在上述各結構中較佳的是,第一氧化物半導體膜使用原子數比為In:Ga:Zn=1:1:1或In:Ga:Zn=1:3:2的氧化物形成,並且,第二氧化物半導體膜使用原子數比為In:Ga:Zn=3:1:2的氧化物形成。

另外,在上述各結構中較佳的是,第二氧化物半導體 膜包括晶部,並且,晶部的c軸在平行於第二氧化物半導體膜的被形成面的法線向量的方向上一致。藉由使第二氧化物半導體膜包括晶部,來使第二氧化物半導體膜中的金屬原子與氧原子的接合狀態序列化,從而可以抑制氧缺陷。

另外,在上述各結構中較佳的是,保護絕緣膜是氧化鋁膜,並且,氧化鋁的膜密度為3.2g/cm3以上。藉由將上述氧化鋁膜用作保護絕緣膜,可以得到不使氫、水分等雜質侵入到第二氧化物半導體膜或者不使氧脫離第二氧化物半導體膜的遮斷效果。

本發明可以提供使用氧化物半導體膜的具有穩定的電特性的電晶體。

102‧‧‧基板

104‧‧‧氧化膜

106‧‧‧第一氧化物半導體膜

106a‧‧‧高電阻區

106b‧‧‧低電阻區

108‧‧‧第二氧化物半導體膜

108a‧‧‧通道區

108b‧‧‧低電阻區

110‧‧‧閘極絕緣膜

111‧‧‧導電膜

112‧‧‧閘極電極

113‧‧‧絕緣膜

113a‧‧‧絕緣膜

114‧‧‧保護絕緣膜

114a‧‧‧絕緣膜

115‧‧‧側壁絕緣膜

115a‧‧‧絕緣膜

116‧‧‧層間絕緣膜

116a‧‧‧絕緣膜

118‧‧‧導電膜

118a‧‧‧源極電極

118b‧‧‧汲極電極

119‧‧‧導電膜

119a‧‧‧佈線

119b‧‧‧佈線

120‧‧‧絕緣膜

121‧‧‧導電膜

121a‧‧‧第一導電膜

121b‧‧‧第二導電膜

132‧‧‧光阻掩模

132a‧‧‧光阻掩模

134‧‧‧光阻掩模

134a‧‧‧光阻掩模

134b‧‧‧光阻掩模

136‧‧‧光阻掩模

136a‧‧‧光阻掩模

138‧‧‧光阻掩模

138a‧‧‧光阻掩模

142‧‧‧摻雜劑

151a‧‧‧第一開口部

151b‧‧‧第二開口部

153a‧‧‧開口部

153b‧‧‧開口部

200‧‧‧基板

206‧‧‧元件分離絕緣膜

208‧‧‧閘極絕緣膜

210‧‧‧閘極電極

216‧‧‧通道形成區

220‧‧‧雜質區

224‧‧‧金屬間化合物區

228‧‧‧絕緣膜

230‧‧‧氧化膜

256‧‧‧絕緣膜

258‧‧‧絕緣膜

260‧‧‧電晶體

262‧‧‧導電膜

264‧‧‧電容元件

272‧‧‧佈線

274‧‧‧氧化膜

300‧‧‧電晶體

302‧‧‧絕緣膜

304‧‧‧絕緣膜

306‧‧‧導電膜

308‧‧‧佈線

350‧‧‧記憶單元

351a‧‧‧記憶單元陣列

351b‧‧‧記憶單元陣列

353‧‧‧週邊電路

354‧‧‧電容元件

364‧‧‧電容元件

801‧‧‧電晶體

802‧‧‧電晶體

803‧‧‧電晶體

804‧‧‧電晶體

805‧‧‧電晶體

806‧‧‧電晶體

807‧‧‧X解碼器

808‧‧‧Y解碼器

811‧‧‧電晶體

812‧‧‧儲存電容器

813‧‧‧X解碼器

814‧‧‧Y解碼器

901‧‧‧RF電路

902‧‧‧類比基帶電路

903‧‧‧數位基帶電路

904‧‧‧電池

905‧‧‧電源電路

906‧‧‧應用處理器

907‧‧‧CPU

908‧‧‧DSP

909‧‧‧IF

910‧‧‧快閃記憶體

911‧‧‧顯示器控制器

912‧‧‧記憶體電路

913‧‧‧顯示器

914‧‧‧顯示部

915‧‧‧源極驅動器

916‧‧‧閘極驅動器

917‧‧‧聲頻電路

918‧‧‧鍵盤

919‧‧‧觸摸感測器

950‧‧‧記憶體電路

951‧‧‧記憶體控制器

952‧‧‧記憶體

953‧‧‧記憶體

954‧‧‧開關

955‧‧‧開關

956‧‧‧顯示器控制器

957‧‧‧顯示器

1001‧‧‧電池

1002‧‧‧電源電路

1003‧‧‧微處理器

1004‧‧‧快閃記憶體

1005‧‧‧聲頻電路

1006‧‧‧鍵盤

1007‧‧‧記憶體電路

1008‧‧‧觸摸面板

1009‧‧‧顯示器

1010‧‧‧顯示器控制器

在圖式中:圖1A至圖1C是示出半導體裝置的一個實施例的平面圖及剖面圖;圖2A至圖2D是示出半導體裝置的製程的一個例子的剖面圖;圖3A至圖3D是示出半導體裝置的製程的一個例子的剖面圖;圖4A至圖4C是示出半導體裝置的一個實施例的平面圖及剖面圖;圖5A至圖5D是示出半導體裝置的製程的一個例子 的剖面圖;圖6A至圖6C是示出半導體裝置的製程的一個例子的剖面圖;圖7A至圖7C是示出半導體裝置的一個實施例的平面圖及剖面圖;圖8A至圖8D是示出半導體裝置的製程的一個例子的剖面圖;圖9A至圖9C是示出半導體裝置的製程的一個例子的平面圖及剖面圖;圖10A至圖10C是示出半導體裝置的製程的一個例子的平面圖及剖面圖;圖11A至圖11D是示出半導體裝置的製程的一個例子的剖面圖;圖12A至12C是示出半導體裝置的製程的一個例子的剖面圖;圖13A至13C是示出半導體裝置的一個實施例的平面圖及剖面圖;圖14A至圖14D是示出半導體裝置的製程的一個例子的剖面圖;圖15A至圖15D是示出半導體裝置的製程的一個例子的剖面圖;圖16A至圖16D是示出半導體裝置的製程的一個例子的剖面圖;圖17A和圖17B是示出半導體裝置的製程的一個例 子的剖面圖;圖18A至圖18C是示出半導體裝置的一個實施例的平面圖及剖面圖;圖19A至圖19D是示出半導體裝置的製程的一個例子的剖面圖;圖20A至圖20D是示出半導體裝置的製程的一個例子的剖面圖;圖21A至圖21C是示出半導體裝置的製程的一個例子的剖面圖;圖22A至圖22C是示出半導體裝置的一個實施例的剖面圖、平面圖及電路圖;圖23A和圖23B是示出半導體裝置的一個實施例的電路圖及透視圖;圖24A和圖24B是示出半導體裝置的一個實施例的剖面圖及平面圖;圖25A和圖25B是示出半導體裝置的一個實施例的電路圖;圖26是示出半導體裝置的一個實施例的方塊圖;圖27是示出半導體裝置的一個實施例的方塊圖;圖28是示出半導體裝置的一個實施例的方塊圖;以及圖29是示出濺射靶材的製程的流程圖。

下面,參照圖式對本說明書所公開的發明的實施方式進行詳細說明。但是,本發明不侷限於以下說明,所屬技術領域的普通技術人員可以很容易地理解一個事實就是其方式及詳細內容在不脫離本發明的宗旨及其範圍的情況下可以被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定在以下所示的實施例所記載的內容中。

注意,為了便於理解,在圖式等中所示的各結構的位置、大小及範圍等有時不表示實際上的位置、大小及範圍等。因此,所公開的發明不一定侷限於圖式等所公開的位置、大小及範圍等。

另外,本說明書等中的“第一”、“第二”、“第三”等的序數詞是為了避免構成要素的混淆而附記的,而不是用於在數目方面上進行限制。

另外,在本說明書等中,“上”或“下”不侷限於構成要素的位置關係為“直接在xx之上”或“直接在xx之下”。例如,“閘極絕緣膜上的閘極電極”不排除閘極絕緣膜與閘極電極之間具有其他構成要素的情況。

另外,在本說明書等中,“電極”或“佈線”不限定構成要素的功能。例如,有時將“電極”用作“佈線”的一部分,反之亦然。再者,“電極”或“佈線”還包括多個“電極”或“佈線”形成為一體的情況等。

此外,在採用極性不同的電晶體的情況下或在電路工作中電流方向發生變化的情況等下,“源極”和“汲極”的功能有時互相調換。因此,在本說明書等中,可以互相 調換使用“源極”和“汲極”。

另外,在本說明書等中,“電連接”包括藉由“具有某種電作用的元件”連接的情況。這裏,“具有某種電作用的元件”只要可以進行連接目標間的電信號的收發,就對其沒有特別的限制。例如,“具有某種電作用的元件”不僅包括電極和佈線,而且還包括電晶體等的切換元件、電阻元件、電感器、電容器、具有其他各種功能的元件等。

實施例1

在本實施例中,參照圖1A至圖3D對半導體裝置及半導體裝置的製造方法的一個實施例進行說明。

〈半導體裝置的結構例1〉

圖1A至圖1C示出具有頂閘極結構的電晶體的平面圖及剖面圖作為半導體裝置的一個例子。圖1A是平面圖,圖1B相當於沿著圖1A中的X1-Y1的剖面圖,圖1C相當於沿著圖1A中的V1-W1的剖面圖。注意,在圖1A中,為了避免變得複雜,省略半導體裝置的構成要素的一部分(例如,閘極絕緣膜110等)。

圖1A至圖1C所示的半導體裝置包括:氧化膜104;在氧化膜104上形成的第一氧化物半導體膜106;在第一氧化物半導體膜106上形成的第二氧化物半導體膜108;在第二氧化物半導體膜108上形成的閘極絕緣膜110;以 及在與閘極絕緣膜110接觸並與第二氧化物半導體膜108重疊的區域中形成的閘極電極112。

另外,第一氧化物半導體膜106及第二氧化物半導體膜108是至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜106中的鎵的含有率比第二氧化物半導體膜108大。

另外,第一氧化物半導體膜106中的鎵的含有率等於或大於銦的含有率。另外,第二氧化物半導體膜108中的銦的含有率大於鎵的含有率。藉由提高第二氧化物半導體膜108的銦的含有率,可以提高第二氧化物半導體膜108的結晶性。

如此,第一氧化物半導體膜106與第二氧化物半導體膜108層疊,並且第一氧化物半導體膜106與第二氧化物半導體膜108的組成不同。另外,第一氧化物半導體膜106可以抑制當形成第二氧化物半導體膜108時從氧化膜104釋放的氧。

在此,考慮不形成第一氧化物半導體膜106的結構。此時,第二氧化物半導體膜108直接形成在氧化膜104上。例如,當在400℃等的溫度下進行加熱來形成第二氧化物半導體膜108時,在形成第二氧化物半導體膜108之前氧化膜104釋放氧。其結果,在形成第二氧化物半導體膜108之後氧化膜104所釋放的氧的量減少,不能夠將氧充分地供應到第二氧化物半導體膜108。此外,當氧化膜104使用與第二氧化物半導體膜108不同的材料形成時, 例如,當氧化膜104使用氧化矽膜形成時,有氧化膜104的構成元素的矽作為雜質混入到第二氧化物半導體膜108中而阻礙第二氧化物半導體膜108的晶化的擔憂。

然而,藉由採用本實施例所示的結構,例如,藉由在形成氧化膜104之後以低溫度(例如室溫以上且200℃以下)形成第一氧化物半導體膜106並以高溫度(例如250℃以上且500℃以下,較佳為300℃以上且400℃以下)形成第二氧化物半導體膜108,來可以由第一氧化物半導體膜106抑制從氧化膜104釋放氧。另外,第二氧化物半導體膜108形成在使用相同種類的材料形成的第一氧化物半導體膜106上,所以混入到第二氧化物半導體膜108中的雜質沒有或極少,從而可以形成包括從與第一氧化物半導體膜106的介面生長的結晶的氧化物半導體膜。

就是說,第一氧化物半導體膜106至少當形成第二氧化物半導體膜108時抑制從氧化膜104釋放氧並用作第二氧化物半導體膜108的基底膜,從而可以提高第二氧化物半導體膜108的結晶性。另外,在形成第二氧化物半導體膜108之後,可以進行熱處理等從氧化膜104釋放氧並將該氧透過第一氧化物半導體膜106供應到第二氧化物半導體膜108。

如上所述,藉由採用層疊有第一氧化物半導體膜106與第二氧化物半導體膜108的結構,得到抑制第二氧化物半導體膜108的氧缺陷的產生並提高第二氧化物半導體膜108的結晶性的優良效果。

藉由提高第二氧化物半導體膜108的結晶性,來使第二氧化物半導體膜中的金屬原子與氧原子的接合狀態序列化,從而可以抑制氧缺陷。另外,即使產生氧缺陷,也可以從氧化膜104供應氧而填充氧缺陷。

另外,在第一氧化物半導體膜106中,在與閘極電極112重疊的區域及第二氧化物半導體膜108的外側分別形成有高電阻區106a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區106b。另外,在第二氧化物半導體膜108中,在與閘極電極112重疊的區域形成有通道區108a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區108b。

另外,在第二氧化物半導體膜108的外側形成的高電阻區106a用作各電晶體之間的分離層。這是因為例如有當採用在第二氧化物半導體膜108的外側不設置高電阻區106a的結構時相鄰的電晶體電連接的擔憂的緣故。

另外,也可以採用如下結構,包括:在閘極電極112上形成的保護絕緣膜114;在保護絕緣膜114上形成的層間絕緣膜116;以及在層間絕緣膜116上形成並與第二氧化物半導體膜108電連接的源極電極118a及汲極電極118b。另外,由於源極電極118a及汲極電極118b與形成在第二氧化物半導體膜108中的一對低電阻區108b接觸,所以可以降低接觸電阻。

下面,對可以用於本發明的半導體裝置的各構成要素進行詳細說明。

[基板的詳細說明]

雖然對可以用於基板102的基板沒有很大的限制,但是至少需要具有能夠承受後面的加熱處理程度的耐熱性。例如,可以使用鋇硼矽酸鹽玻璃或鋁硼矽酸鹽玻璃等玻璃基板、陶瓷基板、石英基板、藍寶石基板等的基板。此外,還可以應用由矽或碳化矽等構成的單晶半導體基板或多晶半導體基板、由矽鍺等構成的化合物半導體基板、SOI基板等。

[氧化膜的詳細說明]

氧化膜104具有防止氫、水分等雜質元素從基板102擴散的效果,可以使用選自氧化矽膜、氮氧化矽膜及氧氮化矽膜中的一種或多種膜的疊層結構來形成。另外,作為氧化膜104的其他效果,較佳為具有將氧供應到後面形成的第一氧化物半導體膜106及第二氧化物半導體膜108中的效果。例如,當作為氧化膜104使用氧化矽膜時,可以藉由對該氧化膜104進行加熱使氧的一部分脫離,從而可以將氧供應到第一氧化物半導體膜106及第二氧化物半導體膜108中以填補第一氧化物半導體膜106及第二氧化物半導體膜108中的氧缺陷。

尤其是,較佳為在氧化膜104中含有至少超過化學計量組成的氧,例如,作為氧化膜104較佳為使用以SiO2+α(注意,α>0)表示的氧化矽膜。藉由將上述氧化矽膜用 作氧化膜104,可以將氧供應到第一氧化物半導體膜106及第二氧化物半導體膜108中。

[第一氧化物半導體膜的詳細說明]

第一氧化物半導體膜106使用至少包含銦、鎵及鋅的氧化物膜,從而可以使用In-Ga-Zn類氧化物(也稱為IGZO)。另外,In-Ga-Zn類氧化物是指包含In、Ga及Zn的氧化物,而也可以包含In、Ga及Zn之外的金屬元素。例如,可以使用In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物及In-Al-Ga-Zn類氧化物。

另外,第一氧化物半導體膜106中的銦的含有率小於第二氧化物半導體膜108,且第一氧化物半導體膜106中的鎵的含有率大於第二氧化物半導體膜108。另外,第一氧化物半導體膜106中的鎵的含有率等於或大於銦的含有率。就是說,可以使用其含有率為In

Figure TWI613824BD00001
Ga的組成的氧化物。例如,可以使用其原子數比為In:Ga:Zn=1:1:1或In:Ga:Zn=1:3:2的In-Ga-Zn類氧化物或其組成附近的氧化物。

另外,作為第一氧化物半導體膜106的形成方法,可以使用濺射法、ALD(Atomic Layer Deposition:原子層沉積)法、蒸鍍法或塗敷法等。另外,第一氧化物半導體膜106的厚度大於5nm且200nm以下,較佳為10nm以上且30nm以下。另外,第一氧化物半導體膜106處於單晶、多晶(也稱為polycrystal)或非晶等狀態。

[第二氧化物半導體膜的詳細說明]

第二氧化物半導體膜108使用至少包含銦、鎵及鋅的氧化物膜,從而可以使用In-Ga-Zn類氧化物(也稱為IGZO)。另外,In-Ga-Zn類氧化物是指包含In、Ga及Zn的氧化物,而也可以包含In、Ga及Zn之外的金屬元素。例如,可以使用In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物及In-Al-Ga-Zn類氧化物。

另外,第二氧化物半導體膜108中的銦的含有率大於第一氧化物半導體膜106,且第二氧化物半導體膜108中的鎵的含有率小於第一氧化物半導體膜106。另外,第二氧化物半導體膜108中的銦的含有率大於鎵的含有率。就是說,較佳為使用其含有率為In>Ga的組成的氧化物。例如,可以使用其原子數比為In:Ga:Zn=3:1:2或In:Ga:Zn=2:1:3的In-Ga-Zn類氧化物或其組成附近的氧化物。

另外,作為形成第二氧化物半導體膜108的方法,可以利用濺射法、ALD法、蒸鍍法、塗敷法等。另外,第二氧化物半導體膜108的厚度大於5nm且200nm以下,較佳為10nm以上且30nm以下。另外,第二氧化物半導體膜108較佳為採用具有單晶、多晶(polycrystal)或微晶等結晶性的結構。

另外,較佳為第二氧化物半導體膜108是CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:c軸 配向結晶氧化物半導體)膜。CAAC-OS膜不是完全的單晶,也不是完全的非晶。CAAC-OS膜是在非晶相中具有晶部的結晶-非晶混合相結構的氧化物半導體膜。另外,在很多情況下該晶部的尺寸為能夠容納於一個邊長小於100nm的立方體的尺寸。另外,在使用透射電子顯微鏡(TEM:Transmission Electron Microscope)觀察時的影像中,包括在CAAC-OS膜中的非晶部與晶部的邊界不明確。並且,在CAAC-OS膜中利用TEM觀察不到晶界(也稱為晶粒邊界(grain boundary))。因此,在CAAC-OS膜中,起因於晶界的電子遷移率的降低得到抑制。

包括在CAAC-OS膜中的晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致,在從垂直於ab面的方向看時具有三角形或六角形的原子排列,且在從垂直於c軸的方向看時,金屬原子排列為層狀或者金屬原子和氧原子排列為層狀。另外,在不同晶部之間,a軸及b軸的方向可以分別不同。在本說明書中,當只記載“垂直”時,包括85°以上且95°以下的範圍。另外,當只記載“平行”時,包括-5°以上且5°以下的範圍。

另外,在CAAC-OS膜中,晶部的分佈也可以不均勻。例如,在CAAC-OS膜的形成過程中,在從氧化物半導體膜的表面一側進行結晶生長時,有時在表面附近晶部所占的比例高。另外,藉由對CAAC-OS膜添加雜質,有時在該雜質添加區中晶部被非晶化。

因為包括在CAAC-OS膜中的晶部的c軸在平行於CAAC-OS膜的被形成面的法線向量或表面的法線向量的方向上一致,所以有時根據CAAC-OS膜的形狀(被形成面的剖面形狀或表面的剖面形狀)朝向彼此不同的方向。另外,晶部的c軸方向是平行於形成CAAC-OS膜時的被形成面的法線向量或表面的法線向量的方向。晶部藉由進行成膜或進行成膜之後的加熱處理等的晶化處理來形成。

使用CAAC-OS膜的電晶體由可見光或紫外光照射引起的電晶體的電特性的變動小。另外,可以抑制臨界值的變動及偏差。因此,該電晶體的可靠性高。

另外,晶部或具有結晶性的氧化物半導體可以進一步降低塊體內缺陷。再者,藉由提高晶部或具有結晶性的氧化物半導體膜表面的平坦性,使用該氧化物半導體的電晶體可以得到使用處於非晶狀態的氧化物半導體的電晶體的場效應遷移率以上的場效應遷移率。為了提高氧化物半導體膜表面的平坦性,較佳為在平坦的表面上形成氧化物半導體,具體地,在平均面粗糙度(Ra)為0.15nm以下,較佳為0.1nm以下的表面上形成氧化物半導體。

注意,Ra是將JIS B0601中定義的算術平均粗糙度擴大為三維以使其能夠應用於面,可以將它表示為“將從基準面到指定面的偏差的絕對值平均而得的值”,以如下算式定義。

Figure TWI613824BD00002

這裏,指定面是指成為粗糙度測量對象的面,並且是以座標(x1,y1,f(x1,y1))(x1,y2,f(x1,y2))(x2,y1,f(x2,y1))(x2,y2,f(x2,y2))的四點表示的四角形的區域,指定面投影在xy平面的長方形的面積為S0,基準面的高度(指定面的平均高度)為Z0。可以利用原子力顯微鏡(AFM:Atomic Force Microscope)測量Ra。

另外,當作為第二氧化物半導體膜108應用CAAC-OS膜時,作為形成該CAAC-OS膜的方法可以舉出如下三個方法。第一個方法是:在200℃以上且450℃以下的成膜溫度下形成氧化物半導體膜。由此形成包含在氧化物半導體膜中的晶部的c軸在平行於被形成面的法向向量或表面的法向向量的方向上一致的晶部。第二個方法是:在以薄厚度形成氧化物半導體膜之後進行200℃以上且700℃以下的熱處理。由此形成包含在氧化物半導體膜中的晶部的c軸在平行於被形成面的法向向量或表面的法向向量的方向上一致的晶部。第三個方法是:在以薄厚度形成第一層氧化物半導體膜之後進行200℃以上且700℃以下的熱處理,再者形成第二個氧化物半導體膜。由此形成包含在氧化物半導體膜中的晶部的c軸在平行於被形成面的法向 向量或表面的法向向量的方向上一致的晶部。

另外,藉由邊加熱基板102邊進行成膜,可以降低包含在所形成的第二氧化物半導體膜108中的氫或水等雜質的濃度。另外,可以減輕由於濺射帶來的損傷,所以是較佳的。另外,也可以藉由利用ALD法、蒸鍍法、塗敷法等形成第二氧化物半導體膜108。

另外,當作為第二氧化物半導體膜108形成CAAC-OS膜以外的具有結晶性的氧化物半導體膜(單晶或微晶)時,對成膜溫度沒有特別的限制。

此外,第二氧化物半導體膜108的能隙為2.8eV至3.2eV,這大於1.1eV的矽的能隙。另外,第二氧化物半導體膜108的少數載流子密度為1×10-9/cm3,這比矽的本質載流子密度,即1×1011/cm3小得多。

第二氧化物半導體膜108的多數載流子(電子)只從電晶體的源極流過。另外,因為可以使通道形成區完全耗盡化,所以可以使電晶體的關態電流(off-state current)極小。使用第二氧化物半導體膜108的電晶體的關態電流極小,即在室溫下為10yA/μm以下,在85℃至95℃的溫度下也為1yA/μm以下。

此外,在n通道型電晶體中,本說明書所述的關態電流是指如下電流,即:在使汲極電極的電位高於源極電極及閘極電極的電位的狀態下,當以源極電極的電位為標準時的閘極電極的電位為0V以下時,流過源極電極和汲極電極之間的電流。或者,在p通道型電晶體中,本說明書 所述的關態電流是指如下電流,即:在使汲極電極的電位低於源極電極及閘極電極的電位的狀態下,當以源極電極的電位為標準時的閘極電極的電位為0V以上時,流過源極電極和汲極電極之間的電流。

此外,使用第二氧化物半導體膜108的電晶體的S值變小,由此得到理想的值。另外,該電晶體的可靠性高。

[閘極絕緣膜的詳細說明]

作為閘極絕緣膜110,可以使用氧化矽膜、氧化鎵膜、氧化鋁膜、氮化矽膜、氧氮化矽膜、氧氮化鋁膜或氮氧化矽膜等。閘極絕緣膜110中的接觸於第二氧化物半導體膜108的部分較佳為包含氧。尤其是,閘極絕緣膜110較佳為在其膜中存在至少超過化學計量組成的量的氧,例如,較佳為當作為閘極絕緣膜110使用氧化矽膜時,使用SiO2+α(注意,α>0)的膜。藉由將該氧化矽膜用作閘極絕緣膜110,可以將氧供應到第二氧化物半導體膜108,而使其電特性良好。

此外,作為閘極絕緣膜110可以使用氧化鉿、氧化釔、矽酸鉿(HfSixOy(x>0,y>0))、添加有氮的矽酸鉿(HfSiOxNy(x>0、y>0))、鋁酸鉿(HfAlxOy(x>0、y>0))以及氧化鑭等high-k材料。藉由使用上述材料,可以降低閘極漏電流。而且,閘極絕緣膜110既可以是單層結構,又可以是疊層結構。

另外,例如可以將閘極絕緣膜110的厚度設定為1nm 以上且500nm以下。另外,對閘極絕緣膜110的製造方法沒有特別的限制,例如可以適當地利用濺射法、MBE法、PE-CVD法、脈衝雷射沉積法、ALD法等。

[閘極電極的詳細說明]

作為閘極電極112,例如可以使用鉬、鈦、鉭、鎢、鋁、銅、釹、鈧等金屬材料或包含這些金屬材料的合金材料。另外,作為閘極電極112,也可以使用導電金屬氧化物形成。作為導電金屬氧化物,可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2,有時縮寫為ITO)、銦鋅氧化物(In2O3-ZnO)或者藉由使這些金屬氧化物材料含有矽或氧化矽而形成的金屬氧化物。此外,閘極電極112可以使用上述材料以單層或疊層形成。對其形成方法也沒有特別的限制,可以使用蒸鍍法、PE-CVD法、濺射法或旋塗法等各種成膜方法。

[保護絕緣膜的詳細說明]

作為保護絕緣膜114較佳為使用無機絕緣膜,例如使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氧化鎵膜或氧化鉿膜等的氧化物絕緣膜的單層或疊層,即可。另外,在上述氧化物絕緣膜上還可以形成氮化矽膜、氮氧化矽膜、氮化鋁膜或氮氧化鋁膜等的氮化物絕緣膜的單層或疊層。例如,可以藉由濺射法從閘極電極112一側依次 形成氧化矽膜及氧化鋁膜的疊層。另外,對保護絕緣膜114的製造方法沒有特別的限制,例如可以適當地利用濺射法、MBE法、PE-CVD法、脈衝雷射沉積法、ALD法等。

另外,尤其是,可以作為保護絕緣膜114設置高緻密度的無機絕緣膜。例如,可以利用濺射法形成氧化鋁膜。藉由將氧化鋁膜的密度設定為高密度(膜密度為3.2g/cm3以上,較佳為3.6g/cm3以上),可以得到不使氫、水分等雜質侵入到第二氧化物半導體膜108或者不使氧脫離第二氧化物半導體膜108的遮斷效果(阻擋效果)。因此,氧化鋁膜用作保護膜,而防止在製程中及之後成為第二氧化物半導體膜108的變動的主要原因的氫、水分等雜質混入到第二氧化物半導體膜108中,並防止釋放作為構成第二氧化物半導體膜108的主要成分材料的氧。另外,膜密度可以利用盧瑟福背散射分析(RBS,Rutherford Backscattering Spectrometry)或X射線反射(XRR,X-Ray Reflection)等測量。

[層間絕緣膜的詳細說明]

作為層間絕緣膜116較佳為使用無機絕緣膜,可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜的單層或疊層。另外,對層間絕緣膜116的製造方法沒有特別的限制,例如可以適當地利用濺射法、MBE法、PE-CVD法、脈衝雷射沉積法、ALD法等。

[源極電極及汲極電極的詳細說明]

作為源極電極118a及汲極電極118b,例如可以使用包含選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外,還可以採用在鋁、銅等金屬膜的下側和上側中的一者或兩者層疊鈦、鉬、鎢等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。此外,也可以使用導電金屬氧化物形成用於源極電極118a及汲極電極118b的導電膜。作為導電金屬氧化物,可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2,縮寫為ITO),銦鋅氧化物(In2O3-ZnO)。用於源極電極及汲極電極的導電膜可以藉由使用上述材料以單層或疊層形成。對其形成方法也沒有特別的限制,可以使用蒸鍍法、PE-CVD法、濺射法或旋塗法等各種成膜方法。

另外,在後面說明的半導體裝置的製造方法1中,參照圖2A至圖3D對其他構成要素的詳細內容進行說明。

〈半導體裝置的製造方法1〉

下面,參照圖2A至圖3D對本實施例的圖1A至圖1C所示的半導體裝置的製造方法的一個例子進行說明。

首先,準備基板102,接著,在基板102上形成氧化膜104、第一氧化物半導體膜106及第二氧化物半導體膜 108(參照圖2A)。

另外,也可以在形成氧化膜104之前對基板102進行電漿處理等。作為電漿處理,例如可以進行引入氬氣體來產生電漿的反濺射。反濺射是指使用RF電源在氬氛圍下對基板102一側施加電壓來在基板102附近形成電漿以進行表面改性的方法。另外,也可以使用氮、氦、氧等代替氬氛圍。藉由進行反濺射,可以去除附著在基板102的表面的粉狀物質(也稱為微粒、塵屑)。

作為第二氧化物半導體膜108的形成方法,利用乾蝕刻法對氧化物半導體膜進行蝕刻。作為蝕刻氣體,可以使用BCl3、Cl2或O2等。可以使用利用諸如ECR(電子迴旋共振)或ICP(感應耦合電漿)等高密度電漿源的乾蝕刻裝置來提高蝕刻速度。另外,在形成第二氧化物半導體膜108的製程中,實施者可以適當地選擇第二氧化物半導體膜108的蝕刻條件等,以防止第一氧化物半導體膜106加工為島狀。另外,第二氧化物半導體膜108的端部較佳為具有20°至50°的錐角。

另外,較佳為不接觸於大氣且連續地形成氧化膜104、第一氧化物半導體膜106及第二氧化物半導體膜108,尤其是,較佳為連續地形成第一氧化物半導體膜106及第二氧化物半導體膜108。如此,藉由不接觸於大氣且連續地形成氧化膜104、第一氧化物半導體膜106及第二氧化物半導體膜108,可以抑制包含在大氣中的水分、氫等的雜質元素混入到各介面。

另外,在形成第一氧化物半導體膜106及第二氧化物半導體膜108的製程中,較佳為使第一氧化物半導體膜106及第二氧化物半導體膜108儘量不包含氫或水。例如,作為形成第一氧化物半導體膜106及第二氧化物半導體膜108的製程的預處理,較佳為在濺射裝置的預熱室中對形成有氧化膜104的基板102進行預熱,而使吸附在基板102及氧化膜104上的氫、水分等的雜質脫離且進行排氣。但是,較佳為將預熱溫度設定為從氧化膜104不釋放氧或釋放少量的氧的溫度。另外,較佳為在殘留水分被排出的沉積室(也稱為成膜處理室)中形成第一氧化物半導體膜106及第二氧化物半導體膜108,更佳的是,使用具有多個沉積室的多室結構的濺射裝置並在真空中連續地形成第一氧化物半導體膜106及第二氧化物半導體膜108。

另外,為了去除預熱室及沉積室內的水分,較佳為使用吸附型的真空泵,例如低溫泵、離子泵、鈦昇華泵。另外,作為排氣單元,也可以使用提供有冷阱的渦輪泵。因為在使用低溫泵進行了排氣的預熱室及沉積室中,例如氫原子、水(H2O)等包含氫原子的化合物(更佳的是,還對包含碳原子的化合物)等被排出,所以可以降低第一氧化物半導體膜106及第二氧化物半導體膜108所包含的氫、水分等雜質的濃度。

另外,在本實施例中,作為第一氧化物半導體膜106使用原子數比為In:Ga:Zn=1:1:1的金屬氧化物靶材,作為第二氧化物半導體膜108使用原子數比為In:Ga:Zn=3:1:2 的金屬氧化物靶材,並藉由濺射法形成第一氧化物半導體膜106及第二氧化物半導體膜108。但是,能夠用於第一氧化物半導體膜106及第二氧化物半導體膜108的靶材不侷限於這些靶材的材料及組成。另外,作為能夠用於第一氧化物半導體膜106及第二氧化物半導體膜108的靶材,較佳為使用具有單晶、多晶等結晶性的靶材。藉由使用具有結晶性的靶材,被形成的薄膜也具有結晶性,尤其是,在被形成的薄膜中容易形成c軸配向的結晶。

在此,對由具有c軸平行於上表面的法向向量的結晶區域的氧化物半導體構成的濺射靶材的製造方法進行說明(參照圖29)。

首先,稱量濺射靶材的原料(步驟S101)。

這裏,作為濺射靶材的原料準備InOx原料(包含In的原料)、GaOY原料(包含Ga的原料)及ZnOZ原料(包含Zn的原料)。另外,X、Y及Z為任意正數,例如,可以將X設定為1.5,Y設定為1.5,Z設定為1。當然,上述原料僅為一個例子,為了獲得所希望的化合物可以適當地選擇原料。例如,也可以使用MOY原料代替GaOY原料。在此,M可以為Sn、Hf或Al。或者,M也可以為鑭系元素的La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb或Lu。雖然在本實施例中示出使用三種原料的例子,但是並不侷限於此。例如,本實施例也可以應用於使用四種以上的原料的情況。

接著,將InOx原料、GaOY原料及ZnOZ原料以規定 比例混合。

作為規定比例,例如可以將InOx原料、GaOY原料及ZnOZ原料的莫耳數比設定為2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、1:1:2、3:1:4或3:1:2。藉由使用具有該比例的混合材料,可以易於形成由具有c軸平行於上表面的法線向量的結晶區的氧化物半導體構成的濺射靶材。

明確而言,當製造具有In:Ga:Zn=1:1:1[原子數比]的組成的In-Ga-Zn類氧化物濺射靶材時,以滿足In2O3:Ga2O3:ZnO=1:1:2[莫耳數比]的方式稱量各個原料。

另外,當使用MOY原料代替GaOY原料時,也可以將InOX原料、MOY原料及ZnOZ原料的莫耳數比設定為2:2:1、8:4:3、3:1:1、1:1:1、4:2:3、1:1:2、3:1:4或3:1:2。

首先,描述利用濕式方式的濺射靶材的製造方法。在稱量濺射靶材的原料之後,利用球磨機等粉碎並混合該原料來製造化合物粉末。並且,將離子交換水、有機添加物等混合到該化合物粉末中來製造漿料(步驟S111)。

接著,藉由將該漿料鋪滿鋪有能夠透過水分的過濾片的模子,去除水分。該模子可以使用頂面形狀為矩形或圓形的金屬製品或氧化物製品。另外,該模子的底部可以具有一個或多個孔。藉由設置該孔,可以迅速地去除漿料的水分。該過濾片可以使用多孔樹脂、多孔布等。

從設置在鋪滿了漿料的模子的底部的孔進行減壓排水 來去除漿料中的水分。接著,對經過減壓排水被去除水分的漿料進行自然乾燥。由此,水分被去除的漿料成形為模子的內部的形狀(步驟S113)。

接著,在氧(O2)氛圍中以1400℃燒烤得到的成形體(步驟S114)。藉由上述步驟,可以利用濕式方式得到濺射靶材。

接著,描述利用乾式方式的濺射靶材的製造方法。在稱量濺射靶材的原料之後,利用球磨機等粉碎並混合該原料來製造化合物粉末。(步驟S121)。

接著,將得到的化合物粉末鋪滿模子並利用加壓裝置進行加壓來使該化合物粉末成形得到成形體(步驟S122)。

將得到的成形體設置在電爐等的加熱裝置中並在氧(O2)氛圍中以1400℃進行燒烤(步驟S123)。另外,在本實施例中,將如步驟S122及步驟S123那樣分別進行成形製程和燒烤製程的方式稱為冷壓方式。下面,說明同時進行成形製程和燒烤製程的熱壓方式。

首先,進行上述步驟S101至步驟S121的製程。接著,在將得到的化合物粉末鋪滿模子並在氬(Ar)氛圍下以1000℃加熱該模子的同時,利用加壓裝置對設置在模子內的化合物粉末進行加壓。如此,藉由在燒烤化合物粉末的同時進行加壓,可以使該化合物粉末成形並得到成形體(步驟S125)。藉由上述步驟,可以利用乾式方式得到濺射靶材。

此外,第一氧化物半導體膜106及第二氧化物半導體膜108可以在稀有氣體(典型為氬)氛圍下、氧氛圍下或者稀有氣體和氧的混合氛圍下利用濺射法來形成。

另外,形成第一氧化物半導體膜106的溫度較佳為室溫以上且200℃以下,形成第二氧化物半導體膜108的溫度較佳為250℃以上且500℃以下,更佳為300℃以上且400℃以下。

如上所述,藉由以低溫度(室溫以上且200℃以下)形成第一氧化物半導體膜106並以高溫度(250℃以上且500℃以下)形成第二氧化物半導體膜108,可以抑制從氧化膜104釋放的氧並提高第二氧化物半導體膜108的結晶性。

另外,在剛形成第一氧化物半導體膜106及第二氧化物半導體膜108之後,第一氧化物半導體膜106及第二氧化物半導體膜108較佳為包含比化學計量組成多的氧,即處於氧過飽和狀態。例如,在利用濺射法形成第一氧化物半導體膜106及第二氧化物半導體膜108的情況下,較佳為以成膜氣體的氧所佔有的比例高的條件進行成膜,尤其較佳為在氧氛圍(氧氣體為100%)下進行成膜。例如,在作為第一氧化物半導體膜106及第二氧化物半導體膜108使用In-Ga-Zn類氧化物(IGZO)並且以成膜氣體的氧所佔有的比例高的條件(尤其在氧氣體為100%的氛圍下)進行成膜的情況下,即使如將成膜溫度設定為300℃以上,也可以抑制來自膜中的Zn的釋放。

另外,當使用上述金屬氧化物靶材形成第一氧化物半導體膜106時,有時靶材的組成與形成在基板上的薄膜的組成不同。例如,在使用In:Ga:Zn=1:1:1[原子數比]的金屬氧化物靶材的情況下,雖然依賴於成膜條件,但是有時薄膜的第一氧化物半導體膜106的組成為In:Ga:Zn=1:1:0.6至0.8[原子數比]。這認為因為如下緣故:在形成第一氧化物半導體膜106及第二氧化物半導體膜108時ZnO昇華,或者In2O3、Ga2O3、ZnO的各成分的濺射速率不同。

因此,當想形成具有所希望的組成的薄膜時,需要預先調整金屬氧化物靶材的組成。例如,在將薄膜的第一氧化物半導體膜106的組成設定為In:Ga:Zn=1:1:1[原子數比]的情況下,可以將金屬氧化物靶材的組成設定為In:Ga:Zn=1:1:1.5[原子數比]。換言之,可以預先增大金屬氧化物靶材的ZnO的含有率。注意,靶材的組成不侷限於上述數值,可以根據成膜條件或所形成的薄膜的組成適當的調整。另外,藉由增大金屬氧化物靶材的ZnO的含有率,所得到的薄膜的結晶性得到提高,所以是較佳的。另外,以上說明了第一氧化物半導體膜106,與此同樣,第二氧化物半導體膜108也可以當想形成具有所希望的組成的薄膜時調整金屬氧化物靶材的組成。

此外,金屬氧化物靶材的相對密度為90%以上且100%以下,較佳為95%以上且99.9%以下。藉由使用高相對密度的金屬氧化物靶材,可以形成緻密的第一氧化物半 導體膜106及第二氧化物半導體膜108。

另外,作為當形成第一氧化物半導體膜106及第二氧化物半導體膜108時使用的濺射氣體,較佳為使用去除了氫、水、羥基或氫化物等雜質的高純度氣體。

此外,還可以在形成第二氧化物半導體膜108之後對第二氧化物半導體膜108進行加熱處理。將該熱處理的溫度設定為300℃以上且700℃以下,或低於基板的應變點。藉由進行該熱處理,可以去除第二氧化物半導體膜108中的過剩的氫(包含水、羥基)。注意,該熱處理在本說明書等中有時記載為脫水化處理(脫氫化處理)。

但是,由於有可能在進行脫水化處理的同時氧脫離氧化膜104,所以實施者可以將脫水化處理的溫度適當地設定為可以去除第二氧化物半導體膜108中的過剩的氫(包含水、羥基)且抑制氧脫離氧化膜104的溫度。另外,藉由脫氫化處理,有可能氧脫離氧化膜104,但是因為形成有第一氧化物半導體膜106,所以可以抑制氧脫離氧化膜104而有效地進行脫氫化處理。

作為該熱處理,例如,可以將被處理物放入使用電阻發熱體等的電爐中,並在氮氛圍下以450℃加熱1小時。在該期間,不使第二氧化物半導體膜108接觸大氣,以避免水或氫的混入。

熱處理裝置不限於電爐,還可以使用利用被加熱的氣體等的介質的熱傳導或熱輻射加熱被處理物的裝置。例如,可以使用GRTA(Gas Rapid Thermal Anneal:氣體快 速熱退火)裝置、LRTA(Lamp Rapid Thermal Anneal:燈快速熱退火)裝置等RTA(Rapid Thermal Anneal:快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發出的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫氣體進行熱處理的裝置。作為氣體,使用氬等的稀有氣體或氮等的即使進行熱處理也不與被處理物產生反應的惰性氣體。

例如,作為該熱處理,可以採用GRTA處理,即:將被處理物放入被加熱的惰性氣體氛圍中,進行幾分鐘的加熱,然後從該惰性氣體氛圍中取出被處理物。藉由使用GRTA處理,可以在短時間內進行高溫熱處理。另外,即使溫度條件超過被處理物的耐熱溫度,也可以應用該方法。另外,在處理中,還可以將惰性氣體轉換為含有氧的氣體。

另外,作為惰性氣體氛圍,較佳為採用以氮或稀有氣體(氦、氖、氬等)為主要成分且不含有水、氫等的氛圍。例如,將引入熱處理裝置中的氮或氦、氖、氬等的稀有氣體的純度設定為6N(99.9999%)以上,較佳為設定為7N(99.99999%)以上(即,雜質濃度為1ppm以下,較佳為0.1ppm以下)。

此外,當進行上述脫水化處理(脫氫化處理)時,有可能第二氧化物半導體膜108的主要構成材料的氧也同時發生脫離而減少。在第二氧化物半導體膜108中,在氧脫 離的部分中存在氧缺陷,並且因該氧缺陷而產生導致電晶體的電特性變動的施體能階。由此,當進行脫水化處理(脫氫化處理)時,較佳為在第二氧化物半導體膜108中供應氧。藉由在第二氧化物半導體膜108中供應氧,可以填補第二氧化物半導體膜108的氧缺陷。

填補第二氧化物半導體膜108的氧缺陷的方法的一個例子是如下:在對第二氧化物半導體膜108進行脫水化處理(脫氫化處理)之後,對同一爐內引入高純度的氧氣體、高純度的一氧化二氮氣體或超乾燥空氣(使用CRDS(cavity ring-down laser spectroscopy:空腔衰蕩雷射光譜法)方式的露點儀進行測量時的水分量是20ppm(露點換算,-55℃)以下,較佳的是1ppm以下,更佳的是10ppb以下的空氣)。氧氣體或一氧化二氮氣體較佳為不包含水、氫等。或者,所述引入到熱處理裝置中的氧氣或者一氧化二氮氣體的純度較佳為6N(99.9999%)以上,更佳為7N(99.99999%)以上(也就是說,所述氧氣或者一氧化二氮氣體中的雜質的濃度為1ppm以下,較佳為0.1ppm以下)。

另外,對第二氧化物半導體膜108供應氧的方法的一個例子是如下:藉由對第二氧化物半導體膜108添加氧(至少包含氧自由基、氧原子和氧離子中的任何一個)來對第二氧化物半導體膜108供應氧。作為氧的添加方法,使用離子植入法、離子摻雜法、電漿浸沒式離子植入法、電漿處理等。

另外,對第二氧化物半導體膜108供應氧的方法的一個例子是如下:藉由對氧化膜104或後面形成的閘極絕緣膜110等進行加熱,使氧的一部分脫離,從而對第二氧化物半導體膜108供應氧。尤其是,在本實施例中較佳的是,使從氧化膜104釋放的氧透過第一氧化物半導體膜106,而對第二氧化物半導體膜108供應氧。

如上所述,較佳的是,在形成第二氧化物半導體膜108之後,進行脫水化處理(脫氫化處理)從第二氧化物半導體膜108去除氫或水分來實現高度純化,以使氧化物半導體膜儘量不包含雜質,並且,將因脫水化處理(脫氫化處理)同時減少的氧添加到第二氧化物半導體膜108,或者,供應氧以補充第二氧化物半導體膜108的氧缺陷。另外,在本說明書等中,有時將對第二氧化物半導體膜108供應氧的處理稱為加氧化處理,或者,有時將使第二氧化物半導體膜108所包含的氧多於化學計量組成的處理稱為過氧化處理。

另外,雖然以上說明了在將第二氧化物半導體膜108加工為島狀之後進行脫水化處理(脫氫化處理)及加氧化處理的結構,但是所公開的發明的一個實施例不侷限於此。也可以在將第二氧化物半導體膜108加工為島狀之前進行該處理。另外,也可以在後面形成的層間絕緣膜116的形成之後進行加熱處理,而將氧從氧化膜104或閘極絕緣膜110等供應到第二氧化物半導體膜108。

如上所述,藉由進行脫水化處理(脫氫化處理)以從 第二氧化物半導體膜108去除氫或水分,並進行加氧化處理以補充第二氧化物半導體膜108的氧缺陷,可以得到呈i型(本質)的氧化物半導體膜或無限趨近於i型的氧化物半導體膜。在上述氧化物半導體膜中,起因於施體的載流子極少(近於0),載流子濃度低於1×1014/cm3,較佳低於1×1012/cm3,更佳低於1×1011/cm3

另外,第二氧化物半導體膜108較佳是幾乎不包含銅、鋁、氯等雜質的高度純化了的膜。在電晶體的製程中,較佳為適當地選擇沒有這些雜質混入到第二氧化物半導體膜108或附著到第二氧化物半導體膜108表面上的憂慮的製程。另外,當這些雜質附著到第二氧化物半導體膜108表面上時,較佳為藉由暴露於草酸或稀氫氟酸等或進行電漿處理(N2O電漿處理等)去除第二氧化物半導體膜108表面的雜質。明確而言,第二氧化物半導體膜108的銅濃度為1×1018atoms/cm3以下,較佳為1×1017atoms/cm3以下。此外,第二氧化物半導體膜108的鋁濃度為1×1018atoms/cm3以下。另外,第二氧化物半導體膜108的氯濃度為2×1018atoms/cm3以下。

此外,第二氧化物半導體膜108較佳為藉由充分地去除氫等雜質或供應充分的氧成為氧過飽和的狀態,來實現高度純化。明確而言,第二氧化物半導體膜108的氫濃度為5×1019atoms/cm3以下,較佳為5×1018atoms/cm3以下,更佳為5×1017atoms/cm3以下。另外,藉由二次離子質譜分析法(SIMS:Secondary Ion Mass Spectrometry)來測 量上述第二氧化物半導體膜108中的氫濃度。此外,較佳為以包圍第二氧化物半導體膜108的方式與其接觸地設置包含過剩氧的絕緣膜(SiOx等),以供應充分的氧而使第二氧化物半導體膜108成為氧過飽和的狀態。

作為包含過剩氧的絕緣膜,使用適當地設定PE-CVD法或濺射法的成膜條件來使其包含多量的氧的SiOX膜或氧氮化矽膜。此外,當需要使絕緣膜包含多量的過剩氧時,藉由離子植入法、離子摻雜法或電漿處理將氧添加到絕緣膜中。

另外,因為當包含過剩氧的絕緣膜的氫濃度是7.2×1020atoms/cm3以上時,電晶體的初始特性的不均勻增大,關於電晶體的電特性的L長度依賴性增大,且在BT壓力測試中大幅度地使電晶體的電特性劣化,所以包含過剩氧的絕緣膜的氫濃度低於7.2×1020atoms/cm3。也就是說,第二氧化物半導體膜108的氫濃度較佳為5×1019atoms/cm3以下,並且包含過剩氧的絕緣膜的氫濃度較佳低於7.2×1020atoms/cm3

再者,較佳為以包圍第二氧化物半導體膜108且配置在包含過剩氧的絕緣膜的外側的方式設置抑制第二氧化物半導體膜108的氧的釋放的障壁膜(AlOx等)。

藉由由包含過剩氧的絕緣膜或障壁膜包圍第二氧化物半導體膜108,可以使第二氧化物半導體膜108成為與化學計量組成大致一致的狀態或氧比化學計量組成多的過飽和的狀態。

接著,在第一氧化物半導體膜106及第二氧化物半導體膜108上形成閘極絕緣膜110及導電膜111(參照圖2B)。

接著,藉由光微影製程在導電膜111上形成光阻掩模,選擇性地進行蝕刻來形成閘極電極112,然後去除光阻掩模(參照圖2C)。

此外,也可以藉由噴墨法形成用來形成閘極電極112的光阻掩模。當利用噴墨法形成光阻掩模時不需要光掩模,由此可以降低製造成本。另外,作為閘極電極112的蝕刻,可以採用乾蝕刻和濕蝕刻中的一者或兩者。

接著,在閘極絕緣膜110及閘極電極112上形成光阻掩模132(參照圖2D)。

接著,利用光微影製程對光阻掩模132選擇性地進行曝光及顯影,來形成光阻掩模132a。然後,以閘極電極112及光阻掩模132a為掩模將摻雜劑142引入到第一氧化物半導體膜106及第二氧化物半導體膜108中。藉由引入摻雜劑142,在第一氧化物半導體膜106中形成高電阻區106a及相鄰於與閘極電極112重疊的區域的一對低電阻區106b,在第二氧化物半導體膜108中形成通道區108a及相鄰於與閘極電極112重疊的區域的一對低電阻區108b(參照圖3A)。

摻雜劑142是改變第一氧化物半導體膜106及第二氧化物半導體膜108的導電率的雜質。作為摻雜劑142,可以使用選自第15族元素(典型的是氮(N)、磷(P)、 砷(As)及銻(Sb))、硼(B)、鋁(Al)、氬(Ar)、氦(He)、氖(Ne)、銦(In)、氟(F)、氯(Cl)、鈦(Ti)和鋅(Zn)中的任一種以上。

另外,也可以藉由注入法使摻雜劑142穿過別的膜(例如閘極絕緣膜110)而將其引入到第一氧化物半導體膜106及第二氧化物半導體膜108中。作為摻雜劑142的引入方法,可以利用離子植入法、離子摻雜法、電漿浸沒離子植入法等。此時較佳為使用摻雜劑142的單質離子或氟化物、氯化物的離子。

可以藉由適當地設定加速電壓、劑量等的注入條件或者使摻雜劑142穿過的膜的厚度來控制摻雜劑142的引入製程。在本實施例中,藉由離子植入法,作為摻雜劑142使用磷來進行磷離子的引入。另外,也可以將摻雜劑142的劑量設定為1×1013ions/cm2以上且5×1016ions/cm2以下。

低電阻區108b中的摻雜劑142的濃度較佳為5×1018/cm3以上且1×1022/cm3以下。

另外,也可以在加熱基板102的同時引入摻雜劑142。

此外,既可以多次進行將摻雜劑142引入到第一氧化物半導體膜106及第二氧化物半導體膜108中的處理,又可以使用多種摻雜劑。

另外,也可以在摻雜劑142的引入處理之後進行加熱處理。作為加熱條件,較佳為採用如下條件:溫度為300 ℃以上且700℃以下,較佳為300℃以上且450℃以下;在氧氛圍下;進行1小時。此外,也可以在氮氛圍下、減壓下或大氣(超乾燥空氣氛圍)下進行加熱處理。

另外,當第二氧化物半導體膜108是結晶氧化物半導體膜或CAAC-OS膜時,有時由於摻雜劑142的引入其一部分被非晶化。在此情況下,藉由在引入摻雜劑142之後進行加熱處理,可以恢復第二氧化物半導體膜108的結晶性。

接著,去除光阻掩模132a而在閘極絕緣膜110及閘極電極112上形成保護絕緣膜114及層間絕緣膜116(參照圖3B)。

接著,利用光微影製程在層間絕緣膜116上形成光阻掩模,對閘極絕緣膜110、保護絕緣膜114及層間絕緣膜116選擇性地進行蝕刻處理,形成到達第二氧化物半導體膜108(明確而言,在第二氧化物半導體膜108中形成的低電阻區108b)的開口部,然後去除光阻掩模(參照圖3C)。

接著,在上述開口部中形成導電膜,利用光微影製程在該導電膜上形成光阻掩模,然後選擇性地進行蝕刻來形成源極電極118a及汲極電極118b(參照圖3D)。

另外,在本實施例中,如圖3D所示,在通道長度方向的剖面上,閘極電極112與形成有源極電極118a的開口部之間的距離不相等於閘極電極112與形成有汲極電極118b的開口部之間的距離。藉由採用上述結構,可以抑 制關態電流。

藉由上述製程,可以製造圖1A至圖1C所示的半導體裝置。

如本實施例所示,本發明的技術思想是如下:藉由層疊在氧化膜上形成的第一氧化物半導體膜及在第一氧化物半導體膜上形成的第二氧化物半導體膜,至少在形成第二氧化物半導體膜時,抑制從氧化膜釋放氧,再者,將第一氧化物半導體膜用作第二氧化物半導體膜的基底膜,而可以提高第二氧化物半導體膜的結晶性。藉由提高第二氧化物半導體膜的結晶性,抑制該第二氧化物半導體膜的氧缺陷的產生,從而可以提供具有穩定的電特性的電晶體。

本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。

實施例2

在本實施例中,參照圖4A至圖6C對實施例1所示的半導體裝置的變形例子及與實施例1所示的半導體裝置的製造方法不同的製造方法進行說明。另外,使用與圖1A至圖3D所示的符號相同的符號,而省略其重複說明。此外,還省略對相同的部分的詳細說明。

〈半導體裝置的結構例2〉

圖4A至圖4C示出具有頂閘極結構的電晶體的平面圖及剖面圖作為半導體裝置的一個例子。圖4A是平面 圖,圖4B相當於沿著圖4A中的X2-Y2的剖面圖,圖4C相當於沿著圖4A中的V2-W2的剖面圖。注意,在圖4A中,為了避免變得複雜,省略半導體裝置的構成要素的一部分(例如,閘極絕緣膜110等)。

圖4A至圖4C所示的半導體裝置包括:氧化膜104;在氧化膜104上形成的第一氧化物半導體膜106;在第一氧化物半導體膜106上形成的第二氧化物半導體膜108;在第二氧化物半導體膜108上形成的閘極絕緣膜110;以及在與閘極絕緣膜110接觸並與第二氧化物半導體膜108重疊的區域中形成的閘極電極112。

另外,第一氧化物半導體膜106及第二氧化物半導體膜108是至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜106中的鎵的含有率比第二氧化物半導體膜108大。

另外,第一氧化物半導體膜106中的鎵的含有率等於或大於銦的含有率。另外,第二氧化物半導體膜108中的銦的含有率大於鎵的含有率。藉由提高第二氧化物半導體膜108中的銦的含有率,可以提高第二氧化物半導體膜108的結晶性。

如此,第一氧化物半導體膜106與第二氧化物半導體膜108層疊,並且第一氧化物半導體膜106與第二氧化物半導體膜108的組成不同。另外,第一氧化物半導體膜106可以抑制當形成第二氧化物半導體膜108時從氧化膜104釋放的氧。

另外,第二氧化物半導體膜108形成在使用相同種類的材料形成的第一氧化物半導體膜106上,從而可以形成從與第一氧化物半導體膜106的介面具有晶部的氧化物半導體膜。

就是說,第一氧化物半導體膜106至少當形成第二氧化物半導體膜108時抑制從氧化膜104釋放氧並用作第二氧化物半導體膜108的基底膜,從而可以提高第二氧化物半導體膜108的結晶性。另外,在形成第二氧化物半導體膜108之後,可以進行熱處理等從氧化膜104釋放氧並將該氧透過第一氧化物半導體膜106供應到第二氧化物半導體膜108。

如上所述,藉由採用層疊有第一氧化物半導體膜106與第二氧化物半導體膜108的結構,得到抑制第二氧化物半導體膜108的氧缺陷並提高第二氧化物半導體膜108的結晶性的優良效果。

另外,在第一氧化物半導體膜106中,在與閘極電極112重疊的區域及第二氧化物半導體膜108的外側分別形成有高電阻區106a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區106b。另外,在第二氧化物半導體膜108中,在與閘極電極112重疊的區域形成有通道區108a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區108b。

另外,在第二氧化物半導體膜108的外側形成的高電阻區106a用作各電晶體之間的分離層。這是因為例如當 採用在第二氧化物半導體膜108的外側不設置高電阻區106a的結構時有相鄰的電晶體電連接的擔憂的緣故。

另外,還可以包括:在閘極電極112上形成的保護絕緣膜114;在保護絕緣膜114上形成的層間絕緣膜116;填充在閘極絕緣膜110、保護絕緣膜114及層間絕緣膜116的第一開口部151a和第二開口部151b中並與第二氧化物半導體膜108電連接的源極電極118a及汲極電極118b;與源極電極118a電連接的佈線119a;以及與汲極電極118b電連接的佈線119b。另外,由於源極電極118a及汲極電極118b與形成在第二氧化物半導體膜108中的一對低電阻區108b接觸,所以可以降低接觸電阻。

本實施例所示的半導體裝置的結構與實施例1所示的半導體裝置的結構不同之處是在本實施例所示的半導體裝置的結構中形成有:填充在閘極絕緣膜110、保護絕緣膜114及層間絕緣膜116的第一開口部151a中的源極電極118a;填充在閘極絕緣膜110、保護絕緣膜114及層間絕緣膜116的第二開口部151b中的汲極電極118b;以及與源極電極118a及汲極電極118b電連接的佈線119a及佈線119b。

另外,如後面的半導體裝置的製造方法所示,本實施例所示的半導體裝置分兩次形成被填充源極電極118a及汲極電極118b的開口部(第一開口部151a及第二開口部151b)。另外,藉由CMP處理,分離導電膜118而形成源極電極118a及汲極電極118b。由此,當形成源極電極 118a及汲極電極118b時不需要利用光微影製程,所以可以形成源極電極118a及汲極電極118b,而沒有受到曝光機的精度或光掩模的不對準的影響。由此,本實施例所示的半導體裝置具有適合微型化的結構之一。另外,藉由採用上述結構,例如可以將源側接觸區或汲側接觸區與閘極電極112之間的距離縮小到0.05μm以上且0.1μm以下。從而,由於可以降低源極與汲極之間的電阻,所以可以提高半導體裝置的電特性(例如,電晶體的導通電流特性)。

注意,可以用於本實施例所示的半導體裝置的各構成要素的詳細內容與實施例1所示的結構同樣,由此省略其說明。以下記載在實施例1中不使用的結構。

[佈線的詳細說明]

作為佈線119a及佈線119b,例如可以使用包含選自鋁、鉻、銅、鉭、鈦、鉬、鎢中的元素的金屬膜或以上述元素為成分的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)等。另外,還可以採用在鋁、銅等金屬膜的下側和上側中的一者或兩者層疊鈦、鉬、鎢等高熔點金屬膜或它們的金屬氮化物膜(氮化鈦膜、氮化鉬膜、氮化鎢膜)的結構。此外,也可以使用導電金屬氧化物形成用於佈線119a及佈線119b的導電膜。作為導電金屬氧化物,可以使用氧化銦(In2O3)、氧化錫(SnO2)、氧化鋅(ZnO)、銦錫氧化物(In2O3-SnO2,縮寫為ITO),銦 鋅氧化物(In2O3-ZnO)。用於佈線119a及佈線119b的導電膜可以藉由使用上述材料以單層或疊層形成。對其形成方法也沒有特別的限制,可以使用蒸鍍法、PE-CVD法、濺射法或旋塗法等各種成膜方法。

另外,在後面說明的半導體裝置的製造方法2中,參照圖5A至圖6C對其他構成要素的詳細內容進行說明。

〈半導體裝置的製造方法2〉

下面,參照圖5A至圖6C對本實施例的圖4A至圖4C所示的半導體裝置的製造方法的一個例子進行說明。

首先,可以參照實施例1所示的製造方法來製造圖5A所示的狀態的半導體裝置。注意,圖5A所示的剖面圖與圖3B所示的剖面圖同樣。

接著,利用光微影製程在層間絕緣膜116上形成光阻掩模,對閘極絕緣膜110、保護絕緣膜114及層間絕緣膜116選擇性地進行蝕刻處理,形成到達第二氧化物半導體膜108(明確而言,低電阻區108b)的第一開口部151a,然後去除光阻掩模(參照圖5B)。

另外,作為上述光微影製程的曝光,較佳為使用波長短,即幾nm至幾十nm的極紫外線(Extreme Ultraviolet)。利用超紫外線的曝光的解析度高且聚焦深度大。因此,可以形成微細圖案。另外,只要能夠形成足夠微細的圖案,就可以使用噴墨法等其他方法形成光阻掩模。在此情況下,作為光阻掩模的材料,不需要使用具有感光性的材 料。

接著,在第一開口部151a及層間絕緣膜116上形成光阻掩模,對閘極絕緣膜110、保護絕緣膜114及層間絕緣膜116選擇性地進行蝕刻處理,形成到達第二氧化物半導體膜108(明確而言,低電阻區108b)的第二開口部151b,然後去除光阻掩模(參照圖5C)。由此,在閘極絕緣膜110、保護絕緣膜114及層間絕緣膜116中夾著閘極電極112形成一對開口部。

接著,以填充第一開口部151a及第二開口部151b的方式在層間絕緣膜116上形成導電膜118(參照圖5D)。

接著,藉由以去除設置在層間絕緣膜116(至少與閘極電極112重疊的區域)上的導電膜118的方式對導電膜118進行CMP(CMP:Chemical Mechanical Polishing,化學機械拋光)處理,來形成填充在第一開口部151a及第二開口部151b中的源極電極118a及汲極電極118b(參照圖6A)。

在本實施例中,藉由在使層間絕緣膜116的表面露出的條件下對導電膜118進行CMP處理來形成源極電極118a及汲極電極118b。另外,有可能根據CMP處理條件而使保護絕緣膜114的表面也被拋光。

在此,CMP處理是指藉由化學及機械的複合作用使被加工物的表面平坦化的方法。更明確而言,CMP處理是一種方法,其中在拋光臺上貼附砂布,且一邊在被加工物和砂布之間供應漿料(拋光劑),一邊將拋光台和被加 工物分別旋轉或搖動,來由漿料和被加工物表面之間的化學反應以及砂布和被加工物的機械拋光的作用對被加工物的表面進行拋光。

另外,既可只進行一次的CMP處理,又可進行多次的CMP處理。當分多次進行CMP處理時,較佳為在進行高拋光率的初期拋光之後,進行低拋光率的精拋光。藉由如此將拋光率彼此不同的拋光組合,可以進一步提高源極電極118a、汲極電極118b及層間絕緣膜116的表面的平坦性。

另外,在本實施例中,利用CMP處理去除導電膜118,但是也可以利用其他拋光(研磨、切削)處理。或者,還可以組合CMP處理等拋光處理與蝕刻(乾蝕刻、濕蝕刻)處理或電漿處理等。例如,也可以在CMP處理之後進行乾蝕刻處理或電漿處理(反濺射等),實現處理表面的平坦性的提高。當拋光處理與蝕刻處理、電漿處理等組合時,對製程順序沒有特別的限制,可以根據導電膜118的材料、厚度及表面的凹凸狀態適當地設定。

如上所述,以填充設置在層間絕緣膜116、保護絕緣膜114及閘極絕緣膜110中的開口部(第一開口部151a及第二開口部151b)的方式設置源極電極118a及汲極電極118b。由此,根據第一開口部151a的端部與閘極電極112之間的寬度而決定源極電極118a接觸於第二氧化物半導體膜108的區域(源側接觸區)與閘極電極112之間的距離(圖6A中的LSG)。與此同樣,根據第二開口部 151b的端部與閘極電極112之間的寬度而決定汲極電極118b接觸於第二氧化物半導體膜108的區域(汲側接觸區)與閘極電極112之間的距離(圖6A中的LDG)。

當藉由一次處理形成用來設置源極電極118a的第一開口部151a和用來設置汲極電極118b的第二開口部151b時,第一開口部151a與第二開口部151b之間的通道長度方向的寬度的最小加工尺寸受到用來形成掩模的曝光裝置的分辨限度的限制。從而,不容易充分地縮小第一開口部151a與第二開口部151b之間的距離,其結果是,不容易實現源側接觸區及汲測接觸區與閘極電極112之間的距離(LSG及LDG)的微型化。

然而,在本實施例所示的製造方法中,由於使用兩個掩模形成第一開口部151a及第二開口部151b,所以可以自由地設定開口部的位置,而不依賴於曝光裝置的分辨限度。由此,例如可以將源側接觸區或汲側接觸區與閘極電極112之間的距離(LSG或LDG)縮小到0.05μm以上且0.1μm以下。藉由縮小LSG及LDG,可以降低源極與汲極之間的電阻,從而可以提高半導體裝置的電特性(例如,電晶體的導通電流特性)。

另外,由於在去除層間絕緣膜116上的導電膜118以形成源極電極118a及汲極電極118b的製程中不利用使用光阻掩模的蝕刻處理,所以當使源極電極118a及汲極電極118b的通道長度方向的寬度微型化時也可以準確地進行精密的加工。因此,在半導體裝置的製程中,可以以高 良率製造形狀和特性的偏差少的微型的結構。

接著,在層間絕緣膜116、源極電極118a及汲極電極118b上形成導電膜119(參照圖6B)。

接著,利用光微影製程在導電膜119上形成光阻掩模,來形成與源極電極118a電連接的佈線119a及與汲極電極118b電連接的佈線119b(參照圖6C)。

藉由上述製程,可以製造圖4A至圖4C所示的半導體裝置。

如本實施例所示,本發明的技術思想是如下:藉由層疊在氧化膜上形成的第一氧化物半導體膜及在第一氧化物半導體膜上形成的第二氧化物半導體膜,至少在形成第二氧化物半導體膜時,抑制從氧化膜釋放氧,再者,將第一氧化物半導體膜用作第二氧化物半導體膜的基底膜,而可以提高第二氧化物半導體膜的結晶性。藉由提高第二氧化物半導體膜的結晶性,抑制該第二氧化物半導體膜的氧缺陷,從而可以提供具有穩定的電特性的電晶體。

本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。

實施例3

在本實施例中,參照圖7A至圖12C對實施例1及實施例2所示的半導體裝置的變形例子及與實施例1及實施例2所示的半導體裝置的製造方法不同的製造方法進行說明。另外,使用與圖1A至圖6C所示的符號相同的符 號,而省略其重複說明。

〈半導體裝置的結構例3〉

圖7A至圖7C示出具有頂閘極結構的電晶體的平面圖及剖面圖作為半導體裝置的一個例子。圖7A是平面圖,圖7B相當於沿著圖7A中的X3-Y3的剖面圖,圖7C相當於沿著圖7A中的V3-W3的剖面圖。注意,在圖7A中,為了避免變得複雜,省略半導體裝置的構成要素的一部分(例如,閘極絕緣膜110等)。

圖7A至圖7C所示的半導體裝置包括:氧化膜104;在氧化膜104上形成的第一氧化物半導體膜106;在第一氧化物半導體膜106上形成的第二氧化物半導體膜108;在第二氧化物半導體膜108上形成的閘極絕緣膜110;以及在與閘極絕緣膜110接觸並與第二氧化物半導體膜108重疊的區域中形成的閘極電極112。

另外,第一氧化物半導體膜106及第二氧化物半導體膜108是至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜106中的鎵的含有率比第二氧化物半導體膜108大。

另外,第一氧化物半導體膜106中的鎵的含有率等於或大於銦的含有率。另外,第二氧化物半導體膜108中的銦的含有率大於鎵的含有率。藉由提高第二氧化物半導體膜108中的銦的含有率,可以提高第二氧化物半導體膜108的結晶性。

如此,第一氧化物半導體膜106與第二氧化物半導體膜108層疊,並且第一氧化物半導體膜106與第二氧化物半導體膜108的組成不同。另外,第一氧化物半導體膜106可以抑制當形成第二氧化物半導體膜108時從氧化膜104釋放的氧。

另外,第二氧化物半導體膜108形成在使用相同種類的材料形成的第一氧化物半導體膜106上,從而可以形成從與第一氧化物半導體膜106的介面具有晶部的氧化物半導體膜。

就是說,第一氧化物半導體膜106至少當形成第二氧化物半導體膜108時抑制從氧化膜104釋放氧並用作第二氧化物半導體膜108的基底膜,從而可以提高第二氧化物半導體膜108的結晶性。另外,在形成第二氧化物半導體膜108之後,可以進行熱處理等從氧化膜104釋放氧並將該氧透過第一氧化物半導體膜106供應到第二氧化物半導體膜108。

如上所述,藉由採用層疊有第一氧化物半導體膜106與第二氧化物半導體膜108的結構,得到抑制第二氧化物半導體膜108的氧缺陷並提高第二氧化物半導體膜108的結晶性的優良效果。

另外,在第一氧化物半導體膜106中,在與閘極電極112重疊的區域及第二氧化物半導體膜108的外側分別形成有高電阻區106a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區106b。另外,在第二氧 化物半導體膜108中,在與閘極電極112重疊的區域形成有通道區108a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區108b。

另外,在第二氧化物半導體膜108的外側形成的高電阻區106a用作各電晶體之間的分離層。這是因為例如當採用在第二氧化物半導體膜108的外側不設置高電阻區106a的結構時有相鄰的電晶體電連接的擔憂的緣故。

另外,還可以包括:在與閘極電極112重疊的區域上形成的絕緣膜113;在通道長度方向的剖面上,在閘極電極112及絕緣膜113的側面形成的側壁絕緣膜115;與側壁絕緣膜115接觸並與第二氧化物半導體膜108電連接的源極電極118a及汲極電極118b;至少在源極電極118a及汲極電極118b上形成的保護絕緣膜114及層間絕緣膜116;在層間絕緣膜116上形成的絕緣膜120;藉由在絕緣膜120、層間絕緣膜116及保護絕緣膜114中設置的開口部與源極電極118a及汲極電極118b電連接的佈線119a及佈線119b。另外,由於源極電極118a及汲極電極118b與形成在第二氧化物半導體膜108中的一對低電阻區108b接觸,所以可以降低接觸電阻。

本實施例所示的半導體裝置的結構與實施例1所示的半導體裝置的結構不同之處是在本實施例所示的半導體裝置的結構中包括閘極電極112上的絕緣膜113、設置在閘極電極112的側面的側壁絕緣膜115、以與側壁絕緣膜115接觸的方式形成的源極電極118a及汲極電極118b以 及絕緣膜120。

此外,在本實施例所示的半導體裝置中,藉由在絕緣膜113及側壁絕緣膜115上形成用作源極電極118a及汲極電極118b的導電膜之後對導電膜進行平坦化處理(也稱為拋光處理)來去除導電膜的一部分,從而形成源極電極118a及汲極電極118b。由此,當形成源極電極118a及汲極電極118b時不需要利用光微影製程,所以可以形成源極電極118a及汲極電極118b,而沒有受到曝光機的精度或光掩模的不對準的影響。由此,本實施例所示的半導體裝置具有適合微型化的結構之一。

注意,可以用於本實施例所示的半導體裝置的各構成要素的詳細內容與實施例1及實施例2所示的結構同樣,由此省略其說明。以下記載在實施例1及實施例2中不使用的結構。

[絕緣膜及側壁絕緣膜的詳細說明]

作為絕緣膜113、側壁絕緣膜115及絕緣膜120較佳為使用無機絕緣膜,可以使用氧化矽膜、氧氮化矽膜、氮化矽膜、氮氧化矽膜的單層或疊層。另外,對絕緣膜113、側壁絕緣膜115及絕緣膜120的製造方法沒有特別的限制,例如可以適當地利用濺射法、MBE法、PE-CVD法、脈衝雷射沉積法、ALD法等。

另外,在後面說明的半導體裝置的製造方法3中,參照圖8A至圖12C對其他構成要素的詳細內容進行說明。

〈半導體裝置的製造方法3〉

下面,參照圖8A至圖12C對本實施例的圖7A至圖7C所示的半導體裝置的製造方法的一個例子進行說明。

首先,可以參照實施例1所示的製造方法來製造圖8A所示的狀態的半導體裝置。注意,圖8A所示的剖面與圖2B所示的剖面同樣。

接著,在導電膜111上形成絕緣膜113a(參照圖8B)。

接著,利用光微影製程在絕緣膜113a上形成光阻掩模,對絕緣膜113a及導電膜111選擇性地進行蝕刻處理,來形成絕緣膜113及閘極電極112(參照圖8C)。

接著,在閘極絕緣膜110及絕緣膜113上形成光阻掩模134(參照圖8D)。

接著,利用光微影製程對光阻掩模134選擇性地進行曝光及顯影,來形成光阻掩模134a或光阻掩模134b。然後,以閘極電極112、絕緣膜113及光阻掩模(光阻掩模134a或光阻掩模134b)為掩模將摻雜劑142引入到第一氧化物半導體膜106及第二氧化物半導體膜108中。藉由引入摻雜劑142,在第一氧化物半導體膜106中形成高電阻區106a及相鄰於與閘極電極112重疊的區域的一對低電阻區106b,在第二氧化物半導體膜108中形成通道區108a及相鄰於與閘極電極112重疊的區域的一對低電阻區108b(參照圖9B和圖10B)。

注意,在本實施例中,為了明確地表示引入摻雜劑142而形成低電阻區106b和低電阻區108b的位置,在圖9A至圖10C中使用剖面圖和平面圖進行說明。

圖9A是平面圖,圖9B相當於沿著圖9A中的X3-Y3的剖面圖,圖9C相當於沿著圖9A中的V3-W3的剖面圖。注意,在圖9A中,為了避免變得複雜,省略半導體裝置的構成要素的一部分(例如,閘極絕緣膜110等)。另外,圖10A是平面圖,圖10B相當於沿著圖10A中的X3-Y3的剖面圖,圖10C相當於沿著圖10A中的V3-W3的剖面圖。注意,在圖10A中,為了避免變得複雜,省略半導體裝置的構成要素的一部分(例如,閘極絕緣膜110等)。

另外,參照圖9A至圖10C對形成有低電阻區106b及低電阻區108b的位置進行兩個製造方法的說明。注意,圖9A至圖9C所示的方法及圖10A至圖10C所示的方法都是本發明的一個實施例。

以下說明圖9A至圖9C所示的製造方法與圖10A至圖10C所示的製造方法的差異。

在圖9A至圖9C所示的製造方法中,光阻掩模134a形成在第二氧化物半導體膜108的外側(參照圖9A至圖9C)。

另一方面,在圖10A至圖10C所示的製造方法中,光阻掩模134b形成在第二氧化物半導體膜108的長邊方向的內側(參照圖10A至圖10C)。

在圖9A至圖9C所示的製造方法中,由於通道區108a之外的整個區域成為低電阻區108b,所以可以擴大後面形成的源極電極118a及汲極電極118b的接觸區。另一方面,在圖10A至圖10C所示的製造方法中,藉由使第二氧化物半導體膜108的長邊方向成為與通道區108a同樣的比低電阻區108b高的電阻,可以抑制有可能形成在第二氧化物半導體膜108的長邊方向的寄生通道(也稱為寄生電晶體)生成。

如上所述,藉由改變光阻掩模134a及光阻掩模134b的形狀,可以製造具有不同效果的半導體裝置。

接著,去除光阻掩模(光阻掩模134a或光阻掩模134b)來在閘極絕緣膜110及絕緣膜113上形成絕緣膜115a(參照圖11A)。

接著,藉由對絕緣膜115a進行蝕刻來形成側壁絕緣膜115。藉由對絕緣膜115a進行各向異性高的蝕刻製程,可以自對準地形成側壁絕緣膜115。例如,作為蝕刻方法較佳為利用乾蝕刻法。另外,作為用於乾蝕刻法的蝕刻氣體,例如可以舉出三氟甲烷、八氟環丁烷、四氟甲烷等的含氟氣體。也可以對蝕刻氣體添加稀有氣體或氫。乾蝕刻法較佳為使用對基板施加高頻電壓的反應性離子蝕刻法(RIE法:Reactive Ion Etching法)。在形成側壁絕緣膜115之後,以閘極電極112、絕緣膜113及側壁絕緣膜115為掩模對閘極絕緣膜110進行加工並使第一氧化物半導體膜106及第二氧化物半導體膜108露出(參照圖 11B)。此外,也可以當形成側壁絕緣膜115時對閘極絕緣膜110進行加工。

另外,在本實施例中,在形成閘極電極112及絕緣膜113之後,立即以閘極電極112、絕緣膜113及光阻掩模(光阻掩模134a或光阻掩模134b)為掩模將摻雜劑142引入到第一氧化物半導體膜106及第二氧化物半導體膜108中,但是也可以在形成側壁絕緣膜115之後以閘極電極112、絕緣膜113、側壁絕緣膜115及光阻掩模為掩模將摻雜劑142引入到第一氧化物半導體膜106及第二氧化物半導體膜108中。藉由採用上述步驟,可以將與側壁絕緣膜115重疊的第一氧化物半導體膜106及第二氧化物半導體膜108的區域包括在高電阻區中。

接著,以覆蓋第一氧化物半導體膜106、第二氧化物半導體膜108、絕緣膜113及側壁絕緣膜115的方式形成導電膜,並對該導電膜進行光微影製程及蝕刻製程來形成導電膜118(參照圖11C)。

接著,在第一氧化物半導體膜106及導電膜118上形成絕緣膜114a及絕緣膜116a(參照圖11D)。

接著,藉由以去除設置在絕緣膜113上(至少與閘極電極112重疊的區域)的導電膜118的方式對絕緣膜114a、絕緣膜116a及導電膜118進行CMP處理,分離絕緣膜114a、絕緣膜116a及導電膜118,從而在夾著閘極電極112的狀態下形成保護絕緣膜114、層間絕緣膜116、源極電極118a及汲極電極118b(參照圖12A)。

另外,在圖12A中,雖然源極電極118a及汲極電極118b的表面與絕緣膜113及層間絕緣膜116的表面位於同一平面上,但是在使用CMP裝置對源極電極118a和汲極電極118b的表面、絕緣膜113及層間絕緣膜116進行拋光的情況下,當源極電極118a及汲極電極118b與絕緣膜113及層間絕緣膜116的拋光速度(或拋光率)不同時,有時源極電極118a及汲極電極118b的表面與絕緣膜113或層間絕緣膜116的表面的高度不同而產生臺階。例如,有時源極電極118a和汲極電極118b的表面低於絕緣膜113的表面(成為凹狀)。另外,有可能根據CMP處理條件而使側壁絕緣膜115也被拋光。

注意,在此的CMP處理可以參照實施例2所記載的對導電膜118進行的CMP處理的內容。

接著,在保護絕緣膜114、層間絕緣膜116、源極電極118a及汲極電極118b上形成絕緣膜120(參照圖12B)。

接著,利用光微影製程在絕緣膜120上形成光阻掩模,對保護絕緣膜114、層間絕緣膜116及絕緣膜120選擇性地進行蝕刻處理,形成到達源極電極118a及汲極電極118b的開口部,去除光阻掩模。然後,以覆蓋該開口部的方式形成導電膜,利用光微影製程在該導電膜上形成光阻掩模,對導電膜選擇性地進行蝕刻處理來形成佈線119a及佈線119b(參照圖12C)。

藉由上述製程,可以製造圖7A至圖7C所示的半導 體裝置。

如本實施例所示,本發明的技術思想是如下:藉由層疊在氧化膜上形成的第一氧化物半導體膜及在第一氧化物半導體膜上形成的第二氧化物半導體膜,至少在形成第二氧化物半導體膜時,抑制從氧化膜釋放氧,再者,將第一氧化物半導體膜用作第二氧化物半導體膜的基底膜,而可以提高第二氧化物半導體膜的結晶性。藉由提高第二氧化物半導體膜的結晶性,抑制該第二氧化物半導體膜的氧缺陷,從而可以提供具有穩定的電特性的電晶體。

本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。

實施例4

在本實施例中,參照圖13A至圖17B對實施例1至實施例3所示的半導體裝置的變形例子及與實施例1至實施例3所示的半導體裝置的製造方法不同的製造方法進行說明。另外,使用與圖1A至圖12C所示的符號相同的符號,而省略其重複說明。

〈半導體裝置的結構例4〉

圖13A至圖13C示出具有頂閘極結構的電晶體的平面圖及剖面圖作為半導體裝置的一個例子。圖13A是平面圖,圖13B相當於沿著圖13A中的X4-Y4的剖面圖,圖13C相當於沿著圖13A中的V4-W4的剖面圖。注意,在 圖13A中,為了避免變得複雜,省略半導體裝置的構成要素的一部分(例如,閘極絕緣膜110等)。

圖13A至圖13C所示的半導體裝置包括:氧化膜104;在氧化膜104上形成的第一氧化物半導體膜106;在第一氧化物半導體膜106上形成的第二氧化物半導體膜108;在第二氧化物半導體膜108上形成的閘極絕緣膜110;以及在與閘極絕緣膜110接觸並與第二氧化物半導體膜108重疊的區域中形成的閘極電極112。

另外,第一氧化物半導體膜106及第二氧化物半導體膜108是至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜106中的鎵的含有率比第二氧化物半導體膜108大。

另外,第一氧化物半導體膜106中的鎵的含有率等於或大於銦的含有率。另外,第二氧化物半導體膜108中的銦的含有率大於鎵的含有率。藉由提高第二氧化物半導體膜108中的銦的含有率,可以提高第二氧化物半導體膜108的結晶性。

如此,第一氧化物半導體膜106與第二氧化物半導體膜108層疊,並且第一氧化物半導體膜106與第二氧化物半導體膜108的組成不同。另外,第一氧化物半導體膜106可以抑制當形成第二氧化物半導體膜108時從氧化膜104釋放的氧。

另外,第二氧化物半導體膜108形成在使用相同種類的材料形成的第一氧化物半導體膜106上,從而可以形成 從與第一氧化物半導體膜106的介面具有晶部的氧化物半導體膜。

就是說,第一氧化物半導體膜106至少當形成第二氧化物半導體膜108時抑制從氧化膜104釋放的氧並用作第二氧化物半導體膜108的基底膜,從而可以提高第二氧化物半導體膜108的結晶性。另外,在形成第二氧化物半導體膜108之後,可以進行熱處理等從氧化膜104釋放氧並將該氧透過第一氧化物半導體膜106供應到第二氧化物半導體膜108。

如上所述,藉由採用層疊有第一氧化物半導體膜106與第二氧化物半導體膜108的結構,得到抑制第二氧化物半導體膜108的氧缺陷並提高第二氧化物半導體膜108的結晶性的優良效果。

另外,在第一氧化物半導體膜106中,在與閘極電極112重疊的區域及第二氧化物半導體膜108的外側分別形成有高電阻區106a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區106b。另外,在第二氧化物半導體膜108中,在與閘極電極112重疊的區域形成有通道區108a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區108b。

另外,在第二氧化物半導體膜108的外側形成的高電阻區106a用作各電晶體之間的分離層。這是因為例如當採用在第二氧化物半導體膜108的外側不設置高電阻區106a的結構時有相鄰的電晶體電連接的擔憂的緣故。

另外,還可以包括:在通道長度方向的剖面上,與第二氧化物半導體膜108中的一方側面接觸的源極電極118a;與第二氧化物半導體膜108中的另一方側面接觸的汲極電極118b;在閘極電極112中的一方側面形成的第一導電膜121a;在閘極電極112中的另一方側面形成的第二導電膜121b;在第一導電膜121a及第二導電膜121b的側面形成的側壁絕緣膜115;在第一氧化物半導體膜106、源極電極118a、汲極電極118b、側壁絕緣膜115及閘極電極112上形成的保護絕緣膜114;在保護絕緣膜114上形成的層間絕緣膜116;以及與源極電極118a及汲極電極118b分別電連接的佈線119a及佈線119b。另外,由於源極電極118a及汲極電極118b與形成在第二氧化物半導體膜108中的一對低電阻區108b接觸,所以可以降低接觸電阻。

本實施例所示的半導體裝置的結構與實施例1所示的半導體裝置的結構不同之處是:在本實施例所示的半導體裝置的結構中,在閘極電極112的雙側面形成有第一導電膜121a、第二導電膜121b及側壁絕緣膜115,並且,在第二氧化物半導體膜108的通道長度方向的剖面上形成有與第二氧化物半導體膜108中的一方側面接觸的源極電極118a及與另一方側面接觸的汲極電極118b。

另外,在本實施例所示的半導體裝置中,在閘極電極112中的一方側面形成的第一導電膜121a的至少一部分隔著閘極絕緣膜110形成在源極電極118a上,並且,在 閘極電極112中的另一方側面形成的第二導電膜121b的至少一部分隔著閘極絕緣膜110形成在汲極電極118b上。如此,可以設置閘極電極112(明確而言,閘極電極112、第一導電膜121a及第二導電膜121b)的一部分隔著閘極絕緣膜110與源極電極118a及汲極電極118b重疊的區域(也稱為Lov區域)。由此,本實施例所示的半導體裝置具有適合微型化的結構之一,並且,本實施例所示的半導體裝置具有適合隨著微型化而產生的導通電流的下降的抑制的結構之一。

注意,可以用於本實施例所示的半導體裝置的各構成要素的詳細內容與實施例1至實施例3所示的結構同樣,由此省略其說明。以下記載在實施例1至實施例3中不使用的結構。

[第一導電膜及第二導電膜的詳細說明]

第一導電膜121a及第二導電膜121b具有導電性即可,例如可以對鎢、鈦等金屬膜或包含磷、硼等雜質元素的矽膜等進行加工來形成第一導電膜121a及第二導電膜121b。或者,也可以在閘極電極112上形成多晶矽膜,對此進行蝕刻來形成與閘極電極112接觸的導電膜,對該導電膜進行摻雜來引入磷、硼等雜質元素,然後進行熱處理來形成具有導電性的第一導電膜121a及第二導電膜121b。

另外,在後面說明的半導體裝置的製造方法4中,參 照圖14A至圖17B對其他構成要素的詳細內容進行說明。

〈半導體裝置的製造方法4〉

下面,參照圖14A至圖17B對本實施例的圖13A至圖13C所示的半導體裝置的製造方法的一個例子進行說明。

首先,可以參照實施例1所示的製造方法來製造圖14A所示的狀態的半導體裝置。注意,圖14A所示的剖面是圖2B所示的半導體裝置的變形例子,兩者的不同之處只在於第二氧化物半導體膜108的面積彼此不同。

接著,在第一氧化物半導體膜106及第二氧化物半導體膜108上形成導電膜,利用光微影製程在該導電膜上形成光阻掩模,對導電膜選擇性地進行蝕刻處理,來形成導電膜118(參照圖14B)。

接著,對導電膜118進行CMP處理,去除導電膜118的一部分來使第二氧化物半導體膜108露出。藉由進行該CMP處理來去除與第二氧化物半導體膜108重疊的區域的導電膜118,從而形成源極電極118a及汲極電極118b(參照圖14C)。

注意,在此的CMP處理可以參照實施例2所記載的對導電膜118進行的CMP處理的內容。

接著,在第一氧化物半導體膜106、第二氧化物半導體膜108、源極電極118a及汲極電極118b上形成閘極絕 緣膜110及導電膜111(參照圖14D)。

接著,藉由光微影製程在導電膜111上形成光阻掩模,對導電膜111選擇性地進行蝕刻來形成閘極電極112(參照圖15A)。

接著,在閘極絕緣膜110及閘極電極112上形成光阻掩模136(參照圖15B)。

接著,利用光微影製程對光阻掩模136選擇性地進行曝光及顯影,來形成光阻掩模136a。然後,以閘極電極112及光阻掩模136a為掩模將摻雜劑142引入到第一氧化物半導體膜106及第二氧化物半導體膜108中。藉由引入摻雜劑142,在第一氧化物半導體膜106中形成高電阻區106a及相鄰於與閘極電極112重疊的區域的一對低電阻區106b,在第二氧化物半導體膜108中形成通道區108a及相鄰於與閘極電極112重疊的區域的一對低電阻區108b(參照圖15C)。

注意,在本實施例中,對透過源極電極118a及汲極電極118b將摻雜劑142引入到第一氧化物半導體膜106中而形成低電阻區106b的結構進行說明,但是不侷限於此。與源極電極118a及汲極電極118b重疊的區域的第一氧化物半導體膜106的雜質濃度也可以與高電阻區106a同樣。

接著,去除光阻掩模136a而在閘極絕緣膜110及閘極電極112上形成導電膜121(參照圖15D)。

接著,在導電膜121上形成絕緣膜115a(參照圖 16A)。

接著,藉由對絕緣膜115a進行蝕刻來形成側壁絕緣膜115。藉由對絕緣膜115a進行各向異性高的蝕刻製程,可以自對準地形成側壁絕緣膜115。例如,作為蝕刻方法較佳為利用乾蝕刻法。另外,作為用於乾蝕刻法的蝕刻氣體,例如可以舉出三氟甲烷、八氟環丁烷、四氟甲烷等的含氟氣體。也可以對蝕刻氣體添加稀有氣體或氫。乾蝕刻法較佳為使用對基板施加高頻電壓的反應性離子蝕刻法(RIE法:Reactive Ion Etching法)。在形成側壁絕緣膜115之後,以閘極電極112及側壁絕緣膜115為掩模對導電膜121及閘極絕緣膜110進行加工並使第一氧化物半導體膜106、源極電極118a及汲極電極118b露出(參照圖16B)。此外,也可以當形成側壁絕緣膜115時對導電膜121及閘極絕緣膜110進行加工。在本實施例中,導電膜121分離為第一導電膜121a、第二導電膜121b,閘極絕緣膜110的一部分被去除,源極電極118a及汲極電極118b的表面的一部分被露出。

接著,以覆蓋第一氧化物半導體膜106、閘極電極112、側壁絕緣膜115、第一導電膜121a、第二導電膜121b、源極電極118a及汲極電極118b的方式形成保護絕緣膜114及層間絕緣膜116(參照圖16C)。

接著,利用光微影製程在層間絕緣膜116上形成光阻掩模,對保護絕緣膜114及層間絕緣膜116選擇性地進行蝕刻處理,形成到達源極電極118a及汲極電極118b的開 口部,去除光阻掩模(參照圖16D)。

接著,以填充該開口部的方式,在層間絕緣膜116上形成導電膜119(參照圖17A)。

接著,利用光微影製程在導電膜119上形成光阻掩模,對導電膜119選擇性地進行蝕刻處理來形成佈線119a及佈線119b(參照圖17B)。

藉由上述製程,可以製造圖13A至圖13C所示的半導體裝置。

如本實施例所示,本發明的技術思想是如下:藉由層疊在氧化膜上形成的第一氧化物半導體膜及在第一氧化物半導體膜上形成的第二氧化物半導體膜,至少在形成第二氧化物半導體膜時,抑制從氧化膜釋放氧,再者,將第一氧化物半導體膜用作第二氧化物半導體膜的基底膜,而可以提高第二氧化物半導體膜的結晶性。藉由提高第二氧化物半導體膜的結晶性,抑制該第二氧化物半導體膜的氧缺陷,從而可以提供具有穩定的電特性的電晶體。

本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。

實施例5

在本實施例中,參照圖18A至圖21C對實施例1至實施例4所示的半導體裝置的變形例子及與實施例1至實施例4所示的半導體裝置的製造方法不同的製造方法進行說明。另外,使用與圖1A至圖17B所示的符號相同的符 號,而省略其重複說明。

〈半導體裝置的結構例5〉

圖18A至圖18C示出具有頂閘極結構的電晶體的平面圖及剖面圖作為半導體裝置的一個例子。圖18A是平面圖,圖18B相當於沿著圖18A中的X5-Y5的剖面圖,圖18C相當於沿著圖18A中的V5-W5的剖面圖。注意,在圖18A中,為了避免變得複雜,省略半導體裝置的構成要素的一部分(例如,閘極絕緣膜110等)。

圖18A至圖18C所示的半導體裝置包括:氧化膜104;在氧化膜104上形成的第一氧化物半導體膜106;在第一氧化物半導體膜106上形成的第二氧化物半導體膜108;在第二氧化物半導體膜108上形成的閘極絕緣膜110;以及在與閘極絕緣膜110接觸並與第二氧化物半導體膜108重疊的區域中形成的閘極電極112。

另外,第一氧化物半導體膜106及第二氧化物半導體膜108是至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜106中的鎵的含有率比第二氧化物半導體膜108大。

另外,第一氧化物半導體膜106中的鎵的含有率等於或大於銦的含有率。另外,第二氧化物半導體膜108中的銦的含有率大於鎵的含有率。藉由提高第二氧化物半導體膜108中的銦的含有率,可以提高第二氧化物半導體膜108的結晶性。

如此,第一氧化物半導體膜106與第二氧化物半導體膜108層疊,並且第一氧化物半導體膜106與第二氧化物半導體膜108的組成不同。另外,第一氧化物半導體膜106可以抑制當形成第二氧化物半導體膜108時從氧化膜104釋放的氧。

另外,第二氧化物半導體膜108形成在使用相同種類的材料形成的第一氧化物半導體膜106上,從而可以形成從與第一氧化物半導體膜106的介面具有晶部的氧化物半導體膜。

就是說,第一氧化物半導體膜106至少當形成第二氧化物半導體膜108時抑制從氧化膜104釋放的氧並用作第二氧化物半導體膜108的基底膜,從而可以提高第二氧化物半導體膜108的結晶性。另外,在形成第二氧化物半導體膜108之後,可以進行熱處理等從氧化膜104釋放氧並將該氧透過第一氧化物半導體膜106供應到第二氧化物半導體膜108。

如上所述,藉由採用層疊有第一氧化物半導體膜106與第二氧化物半導體膜108的結構,得到抑制第二氧化物半導體膜108的氧缺陷並提高第二氧化物半導體膜108的結晶性的優良效果。

另外,在第一氧化物半導體膜106中,在與閘極電極112重疊的區域及第二氧化物半導體膜108的外側分別形成有高電阻區106a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區106b。另外,在第二氧 化物半導體膜108中,在與閘極電極112重疊的區域形成有通道區108a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區108b。

另外,在第二氧化物半導體膜108的外側形成的高電阻區106a用作各電晶體之間的分離層。這是因為例如當採用在第二氧化物半導體膜108的外側不設置高電阻區106a的結構時有相鄰的電晶體電連接的擔憂的緣故。

另外,還可以包括:在閘極電極112上形成的保護絕緣膜114;在保護絕緣膜114上形成的層間絕緣膜116;在通道長度方向的剖面上,在穿過層間絕緣膜116、保護絕緣膜114、閘極絕緣膜110及第二氧化物半導體膜108的開口部中,與第二氧化物半導體膜108的側面接觸的源極電極118a及汲極電極118b;與源極電極118a電連接的佈線119a;以及與汲極電極118b電連接的佈線119b。另外,由於源極電極118a及汲極電極118b與形成在第二氧化物半導體膜108中的一對低電阻區108b接觸,所以可以降低接觸電阻。

本實施例所示的半導體裝置的結構與實施例1所示的半導體裝置的結構不同之處是:在本實施例所示的半導體裝置的結構中,形成有填充在閘極絕緣膜110、保護絕緣膜114、層間絕緣膜116及第二氧化物半導體膜108的開口部中的源極電極118a及汲極電極118b以及與源極電極118a及汲極電極118b電連接的佈線119a及佈線119b。

再者,本實施例所示的半導體裝置的結構與實施例1 所示的半導體裝置的結構不同之處是第二氧化物半導體膜108的形狀以及覆蓋第二氧化物半導體膜108的通道區108a的頂面及側面的閘極絕緣膜110及閘極電極112的形狀。

此外,在本實施例所示的半導體裝置中,其通道形成在第二氧化物半導體膜108(明確而言,通道區108a)的頂面及側面。

如此,在本實施例所示的半導體裝置中,形成厚的(所謂的板狀的)第二氧化物半導體膜108,以覆蓋該第二氧化物半導體膜108的頂面及側面的方式形成閘極絕緣膜110,並在其上形成閘極電極112。由此,由於通道寬度成為第二氧化物半導體膜108(明確而言,通道區108a)的頂面長度加側面長度之和,所以可以增加實際上的通道寬度,而不增加第二氧化物半導體膜108的頂面的寬度。藉由增加通道寬度,可以抑制電晶體的導通電流的下降或電特性的不均勻。

注意,可以用於本實施例所示的半導體裝置的各構成要素的詳細內容與實施例1至實施例4所示的結構同樣,由此省略其說明。以下記載在實施例1至實施例4中不使用的結構。

[第二氧化物半導體膜的詳細說明]

作為第二氧化物半導體膜108,可以採用與實施例1所示的結構同樣的結構,但是其厚度與實施例1的結構不 同。本實施例所示的第二氧化物半導體膜108的厚度大於5nm且500nm以下,較佳為100nm以上且300nm以下。

另外,在後面說明的半導體裝置的製造方法5中,參照圖19A至圖21C對其他構成要素的詳細內容進行說明。

〈半導體裝置的製造方法5〉

下面,參照圖19A至圖21C對本實施例的圖18A至圖18C所示的半導體裝置的製造方法的一個例子進行說明。

首先,可以參照實施例1所示的製造方法來製造圖19A所示的狀態的半導體裝置。注意,圖19A所示的剖面是圖2A所示的半導體裝置的變形例子,兩者的不同之處只在於第二氧化物半導體膜108的厚度彼此不同。

接著,在第一氧化物半導體膜106及第二氧化物半導體膜108上形成閘極絕緣膜110及導電膜111(參照圖19B)。

接著,藉由光微影製程在導電膜111上形成光阻掩模,對導電膜111選擇性地進行蝕刻來形成閘極電極112(參照圖19C)。

接著,在閘極絕緣膜110及閘極電極112上形成光阻掩模138(參照圖19D)。

接著,利用光微影製程對光阻掩模138選擇性地進行曝光及顯影,來形成光阻掩模138a。然後,以閘極電極 112及光阻掩模138a為掩模將摻雜劑142引入到第一氧化物半導體膜106及第二氧化物半導體膜108中。藉由引入摻雜劑142,在第一氧化物半導體膜106中形成高電阻區106a及相鄰於與閘極電極112重疊的區域的一對低電阻區106b,在第二氧化物半導體膜108中形成通道區108a及相鄰於與閘極電極112重疊的區域的一對低電阻區108b(參照圖20A)。

注意,在本實施例中,對將摻雜劑142透過第二氧化物半導體膜108引入到第一氧化物半導體膜106中而形成低電阻區106b的結構進行說明,但是不侷限於此。與第二氧化物半導體膜108重疊的區域的第一氧化物半導體膜106的雜質濃度也可以與高電阻區106a同樣。

接著,去除光阻掩模138a而在閘極絕緣膜110及閘極電極112上形成保護絕緣膜114及層間絕緣膜116(參照圖20B)。

接著,利用光微影製程在層間絕緣膜116上形成光阻掩模,對層間絕緣膜116、保護絕緣膜114及第二氧化物半導體膜108選擇性地進行蝕刻處理,形成到達第一氧化物半導體膜106的開口部153a,去除光阻掩模(參照圖20C)。

接著,利用光微影製程在開口部153a及層間絕緣膜116上形成光阻掩模,對層間絕緣膜116、保護絕緣膜114及第二氧化物半導體膜108選擇性地進行蝕刻處理,形成到達第一氧化物半導體膜106的開口部153b,去除 光阻掩模(參照圖20D)。由此,夾著閘極電極112及通道區108a形成一對開口部。

注意,在本實施例中,以到達第一氧化物半導體膜106的方式形成開口部153a及開口部153b,但是不侷限於此。例如,也可以以到達氧化膜104的方式形成開口部153a及開口部153b。

另外,在本實施例所示的製造方法中,與實施例2所示的製造方法同樣,由於使用兩個掩模形成開口部153a及開口部153b,所以可以自由地設定開口部的位置,而不依賴於曝光裝置的分辨限度。由此,例如可以將源側接觸區或汲側接觸區與閘極電極112之間的距離縮小到0.05μm以上且0.1μm以下。藉由縮小源側接觸區或汲側接觸區與閘極電極112之間的距離,可以降低源極與汲極之間的電阻,從而可以提高半導體裝置的電特性(例如,電晶體的導通電流特性)。

接著,以填充開口部153a及開口部153b的方式,在層間絕緣膜116上形成導電膜118(參照圖21A)。

接著,藉由以去除設置在層間絕緣膜116上(至少與閘極電極112重疊的區域)的導電膜118的方式對導電膜118進行CMP處理,來形成填充在開口部153a及開口部153b中的源極電極118a及汲極電極118b(參照圖21B)。

另外,在本實施例中,源極電極118a及汲極電極118b與第二氧化物半導體膜108的接觸區是穿過層間絕 緣膜116、保護絕緣膜114、閘極絕緣膜110及第二氧化物半導體膜108的開口部中的第二氧化物半導體膜108的側面。

接著,在層間絕緣膜116、源極電極118a及汲極電極118b上形成導電膜,利用光微影製程在該導電膜上形成光阻掩模,而形成與源極電極118a電連接的佈線119a及與汲極電極118b電連接的佈線119b(參照圖21C)。

藉由上述製程,可以製造圖18A至圖18C所示的半導體裝置。

如本實施例所示,本發明的技術思想是如下:藉由層疊在氧化膜上形成的第一氧化物半導體膜及在第一氧化物半導體膜上形成的第二氧化物半導體膜,至少在形成第二氧化物半導體膜時,抑制從氧化膜釋放氧,再者,將第一氧化物半導體膜用作第二氧化物半導體膜的基底膜,而可以提高第二氧化物半導體膜的結晶性。藉由提高第二氧化物半導體膜的結晶性,抑制該第二氧化物半導體膜的氧缺陷,從而可以提供具有穩定的電特性的電晶體。

本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。

實施例6

在本實施例中,參照圖式來說明使用本說明書所示的半導體裝置的結構的一個例子,該結構即使在沒有電力供應的情況下也能夠保持儲存資料,並且對寫入次數也沒有 限制。

圖22A至圖22C是半導體裝置的結構的一個例子。圖22A示出半導體裝置的剖面圖,圖22B示出半導體裝置的平面圖,圖22C示出半導體裝置的電路圖。在此,圖22A相當於沿著圖22B中的C1-C2及D1-D2的剖面。

圖22A及圖22B所示的半導體裝置在其下部具有使用第一半導體材料的電晶體260,並在其上部具有使用第二半導體材料的電晶體300。作為使用第二半導體材料的電晶體300,可以採用實施例3所示的半導體裝置的結構。另外,雖然在本實施例中未記載,但是也可以應用實施例1、實施例2、實施例4及實施例5所使用的半導體裝置的結構。

這裏,第一半導體材料和第二半導體材料較佳為具有不同能隙的材料。例如,可以將氧化物半導體以外的半導體材料(晶體矽等)用於第一半導體材料,並且將氧化物半導體用於第二半導體材料。作為氧化物半導體以外的材料例如使用晶體矽的電晶體容易進行高速工作。另一方面,使用氧化物半導體的電晶體利用其特性而可以長時間地保持電荷。

另外,雖然對上述電晶體都為n通道型電晶體的情況進行說明,但是當然可以使用p通道型電晶體。

圖22A中的電晶體260包括:設置在包含半導體材料(例如,晶體矽等)的基板200中的通道形成區216;以夾著通道形成區216的方式設置的雜質區220;接觸於雜 質區220的金屬間化合物區224;設置在通道形成區216上的閘極絕緣膜208;以及設置在閘極絕緣膜208上的閘極電極210。注意,雖然有時在圖式中沒有將電晶體的源極電極或汲極電極表示出來,但是為了方便起見有時將這種狀態也稱為電晶體。此外,在此情況下,為了說明電晶體的連接關係,有時將源極區或汲極區也稱為源極電極或汲極電極。也就是說,在本說明書中,源極電極可能包括源極區。

另外,在基板200上以圍繞電晶體260的方式設置有元件分離絕緣膜206,並且以覆蓋電晶體260的方式設置有絕緣膜228及氧化膜230。另外,為了實現高集體化,如圖22A所示,較佳為採用電晶體260不具有側壁絕緣膜的結構。然而,在重視電晶體260的特性的情況下,也可以在閘極電極210的側面設置側壁絕緣膜,並設置包含雜質濃度不同的區域的雜質區220。

使用晶體矽基板的電晶體260能夠進行高速工作。因此,藉由作為讀出用電晶體使用該電晶體,可以高速地進行資訊的讀出。以覆蓋電晶體260的方式形成絕緣膜及氧化膜。作為形成電晶體300及電容元件264之前的處理,對該絕緣膜及氧化膜進行CMP處理來形成平坦化的絕緣膜228及氧化膜230,同時使閘極電極210的上面露出。

作為絕緣膜228,典型地可以使用氧化矽膜、氧氮化矽膜、氧化鋁膜、氧氮化鋁膜、氮化矽膜、氮化鋁膜、氮氧化矽膜、氮氧化鋁膜等無機絕緣膜。另外,氧化膜230 可以使用氧化矽膜、氧氮化矽膜及氮氧化矽膜等氧化膜。絕緣膜228、氧化膜230可以使用電漿CVD法或濺射法等形成。

另外,絕緣膜228可以使用聚醯亞胺類樹脂、丙烯酸類樹脂、苯並環丁烯類樹脂等有機材料。另外,除了上述有機材料以外,也可以使用低介電常數材料(low-k材料)等。在使用有機材料時,也可以使用旋塗法、印刷法等濕處理形成絕緣膜228。

此外,在本實施例中,作為絕緣膜228使用氮化矽膜,作為氧化膜230使用氧化矽膜。

在藉由拋光處理(例如CMP處理)充分實現了平坦化的氧化膜230上形成第一氧化物半導體膜106及第二氧化物半導體膜108。另外,氧化膜230表面的平均面粗糙度較佳為0.15nm以下。

圖22A所示的電晶體300是將氧化物半導體用於通道形成區的電晶體。在此,包括在電晶體300中的第二氧化物半導體膜108較佳是被高度純化的氧化物半導體膜。藉由使用被高度純化的氧化物半導體,可以得到具有極為優異的截止特性的電晶體300。

電晶體300的關態電流小,所以藉由使用這種電晶體能夠長期保持儲存資料。換言之,因為不需要進行更新工作,或者,可以製造更新工作的頻率極少的半導體記憶體裝置,所以可以充分降低耗電量。

在電晶體300上設置有單層或疊層的絕緣膜302及絕 緣膜304。在本實施例中,作為絕緣膜302及絕緣膜304使用從電晶體300一側層疊氧化矽膜和氧化鋁膜的疊層。另外,藉由將氧化鋁膜設定為高密度(例如,膜密度為3.2g/cm3以上,較佳為3.6g/cm3以上),可以對電晶體300賦予穩定的電特性,所以是較佳的。

另外,在隔著絕緣膜302與連接於電晶體300的源極電極118a的佈線119a重疊的區域上設置有導電膜306,並由佈線119a、絕緣膜302及導電膜306構成電容元件364。換言之,電晶體300的源極電極118a用作電容元件364的一方的電極,導電膜306用作電容元件364的另一方的電極。另外,當不需要電容時,也可以採用不設置電容元件364的結構。此外,電容元件364也可以另行設置在電晶體300的上方。

在電晶體300及電容元件364上設置有絕緣膜304。而且,在絕緣膜304上設置有用來連接電晶體300與其他電晶體的佈線308。佈線308以填充在絕緣膜302、絕緣膜304等中形成的開口部的方式形成並與汲極電極118b電連接。

另外,在圖22A及圖22B中較佳的是,使電晶體260和電晶體300以至少在一部分上重疊的方式設置,並且使電晶體260的源極區或汲極區和第二氧化物半導體膜108以在一部分上重疊的方式設置。另外,以與電晶體260的至少一部分重疊的方式設置有電晶體300及電容元件364。例如,電容元件364的導電膜306與電晶體260的 閘極電極210以至少一部分重疊的方式設置。藉由採用這種平面佈局,可以降低半導體裝置的佔有面積,從而可以實現高集體化。

接著,圖22C示出對應於圖22A及22B的電路結構的一個例子。

在圖22C中,第一佈線(1st Line)與電晶體260的源極電極和汲極電極中的一方電連接,第二佈線(2nd Line)與電晶體260的源極電極和汲極電極中的另一方電連接。另外,第三佈線(3rd Line)與電晶體300的源極電極和汲極電極中的一方電連接,第四佈線(4th Line)與電晶體300的閘極電極電連接。並且,電晶體260的閘極電極以及電晶體300的源極電極和汲極電極中的另一方與電容元件364的一方的電極電連接,第五佈線(5th Line)與電容元件364的另一方的電極電連接。

在圖22C所示的半導體裝置中,藉由有效地利用可以保持電晶體260的閘極電極的電位的特徵,可以如以下所示那樣進行資訊的寫入、保持以及讀出。

對資訊的寫入及保持進行說明。首先,將第四佈線的電位設定為使電晶體300成為導通狀態的電位,使電晶體300成為導通狀態。由此,對電晶體260的閘極電極和電容元件364施加第三佈線的電位。也就是說,對電晶體260的閘極電極施加規定的電荷(寫入)。這裏,施加賦予兩種不同電位位準的電荷(以下,稱為Low位準電荷、High位準電荷)中的任一種。然後,藉由將第四佈 線的電位設定為使電晶體300成為截止狀態的電位,使電晶體300成為截止狀態,保持對電晶體260的閘極電極施加的電荷(保持)。

因為電晶體300的關態電流極小,所以電晶體260的閘極電極的電荷被長時間地保持。

接著,對資訊的讀出進行說明。當在對第一佈線施加規定的電位(恆電位)的狀態下,對第五佈線施加適當的電位(讀出電位)時,第二佈線根據保持在電晶體260的閘極電極的電荷量具有不同的電位。這是因為一般而言,在電晶體260為n通道型的情況下,對電晶體260的閘極電極施加High位準電荷時的外觀上的臨界值Vth_H低於對電晶體260的閘極電極施加Low位準電荷時的外觀上的臨界值Vth_L的緣故。在此,外觀上的臨界電壓是指為了使電晶體260成為“導通狀態”所需要的第五佈線的電位。因此,藉由將第五佈線的電位設定為Vth_H和Vth_L之間的電位V0,可以辨別施加到電晶體260的閘極電極的電荷。例如,在寫入中,當被供應High水準電荷時,如果第五佈線的電位為V0(>Vth_H),則電晶體260成為“導通狀態”。當被供應Low水準電荷時,即使第五佈線的電位為V0(<Vth_L),電晶體260也維持“截止狀態”。因此,根據第二佈線的電位可以讀出所保持的資訊。

注意,當將記憶單元配置為陣列狀時,需要唯讀出所希望的記憶單元的資訊。如此,在不讀出資訊的情況下, 對第五佈線施加不管閘極電極的狀態如何都使電晶體260成為“截止狀態”的電位,也就是小於Vth_H的電位,即可。或者,將不管閘極電極的狀態如何都使電晶體260成為“導通狀態”的電位,也就是大於Vth_L的電位施加到第五佈線即可。

在本實施例所示的半導體裝置中,藉由應用將氧化物半導體用於其通道形成區的關態電流極小的電晶體,可以在極長期間保持儲存資料。就是說,因為不需要進行更新工作,或者,可以將更新工作的頻率降低到極低,所以可以充分降低耗電量。另外,即使在沒有電力供給的情況下(較佳為電位是固定的),也可以在長期間保持儲存資料。

另外,在本實施例所示的半導體裝置中,資訊的寫入不需要高電壓,而且也沒有元件劣化的問題。例如,不像習知的非揮發性記憶體的情況那樣,不需要對浮動閘極注入電子或從浮動閘極抽出電子,所以根本不會產生閘極絕緣層的劣化等的問題。就是說,在根據所公開的發明的半導體裝置中,對作為習知的非揮發性記憶體所存在的問題的能夠重寫的次數沒有限制,而使可靠性得到顯著提高。再者,根據電晶體的導通狀態或截止狀態而進行資訊的寫入,而也可以容易實現高速工作。

電晶體300包括:在氧化膜230上形成的第一氧化物半導體膜106;在第一氧化物半導體膜106上形成的第二氧化物半導體膜108;在第二氧化物半導體膜108上形成 的閘極絕緣膜110;以及在與閘極絕緣膜110接觸並與第二氧化物半導體膜108重疊的區域中形成的閘極電極112。

另外,第一氧化物半導體膜106及第二氧化物半導體膜108是至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜106中的鎵的含有率比第二氧化物半導體膜108大。

另外,第一氧化物半導體膜106中的鎵的含有率等於或大於銦的含有率。另外,第二氧化物半導體膜108中的銦的含有率大於鎵的含有率。如此,藉由提高第二氧化物半導體膜108中的銦的含有率,可以提高第二氧化物半導體膜108的結晶性。

如此,第一氧化物半導體膜106與第二氧化物半導體膜108層疊,並且第一氧化物半導體膜106與第二氧化物半導體膜108的組成不同。另外,第一氧化物半導體膜106可以抑制當形成第二氧化物半導體膜108時從氧化膜104釋放的氧。

另外,第二氧化物半導體膜108形成在使用相同種類的材料形成的第一氧化物半導體膜106上,從而可以形成從與第一氧化物半導體膜106的介面具有晶部的氧化物半導體膜。

就是說,第一氧化物半導體膜106至少當形成第二氧化物半導體膜108時抑制從氧化膜104釋放的氧並用作第二氧化物半導體膜108的基底膜,從而可以提高第二氧化 物半導體膜108的結晶性。另外,在形成第二氧化物半導體膜108之後,可以進行熱處理等從氧化膜104釋放氧並將該氧透過第一氧化物半導體膜106供應到第二氧化物半導體膜108。

如上所述,藉由採用層疊有第一氧化物半導體膜106與第二氧化物半導體膜108的結構,得到抑制第二氧化物半導體膜108的氧缺陷並提高第二氧化物半導體膜108的結晶性的優良效果。

如本實施例所示,本發明的技術思想是如下:藉由層疊在氧化膜上形成的第一氧化物半導體膜及在第一氧化物半導體膜上形成的第二氧化物半導體膜,至少在形成第二氧化物半導體膜時,抑制從氧化膜釋放氧,再者,將第一氧化物半導體膜用作第二氧化物半導體膜的基底膜,而可以提高第二氧化物半導體膜的結晶性。藉由提高第二氧化物半導體膜的結晶性,抑制該第二氧化物半導體膜的氧缺陷,從而可以提供具有穩定的電特性的電晶體。

以上,本實施例所示的結構、方法等可以與其他實施例所示的結構、方法等適當地組合而使用。

實施例7

在本實施例中,關於使用實施例1至實施例5所示的半導體裝置的結構,參照圖23A至圖24B對與實施例6所示的結構不同的結構進行說明。該結構即使在沒有電力供應的情況下也能夠保持儲存資料,並且對寫入次數也沒 有限制。

圖23A示出半導體裝置的電路結構的一個例子,圖23B是示出半導體裝置的一個例子的示意圖。首先對圖23A所示的半導體裝置進行說明,接著對圖23B所示的半導體裝置進行說明。

在圖23A所示的半導體裝置中,位元線BL與電晶體300的源極電極或汲極電極電連接,字線WL與電晶體300的閘極電極電連接,並且電晶體300的源極電極或汲極電極與電容元件354的第一端子電連接。

使用氧化物半導體的電晶體300具有關態電流極小的特徵。因此,藉由使電晶體300成為截止狀態,可以在極長時間儲存電容元件354的第一端子的電位(或累積在電容元件354中的電荷)。

接著,說明對圖23A所示的半導體裝置(記憶單元350)進行資訊的寫入及保持的情況。

首先,藉由將字線WL的電位設定為使電晶體300成為導通狀態的電位,來使電晶體300成為導通狀態。由此,將位元線BL的電位施加到電容元件354的第一端子(寫入)。然後,藉由將字線WL的電位設定為使電晶體300成為截止狀態的電位,來使電晶體300成為截止狀態,由此儲存電容元件354的第一端子的電位(保持)。

由於電晶體300的關態電流極小,所以能夠長期儲存電容元件354的第一端子的電位(或累積在電容元件中的電荷)。

接著,對資訊的讀出進行說明。當電晶體300成為導通狀態時,處於浮動狀態的位元線BL與電容元件354導通,於是,在位元線BL與電容元件354之間電荷被再次分配。其結果,位元線BL的電位發生變化。位元線BL的電位的變化量根據電容元件354的第一端子的電位(或累積在電容元件354中的電荷)而取不同的值。

例如,當以V表示電容元件354的第一端子的電位,以C表示電容元件354的容量,以CB表示位元線BL所具有的電容成分(以下也稱為位元線電容),並且以VB0表示電荷被再次分配之前的位元線BL的電位時,電荷被再次分配之後的位元線BL的電位成為(CB*VB0+C*V)/(CB+C)。因此,作為記憶單元350的狀態,當電容元件354的第一端子的電位為V1和V0(V1>V0)的兩個狀態時,保持電位V1時的位元線BL的電位(=(CB*VB0+C*V1)/(CB+C))高於保持電位V0時的位元線BL的電位(=(CB*VB0+C*V0)/(CB+C))。

並且,藉由比較位元線BL的電位與規定的電位,可以讀出資訊。

如此,圖23A所示的半導體裝置可以利用電晶體300的關態電流極小的特徵長期保持累積在電容元件354中的電荷。換言之,因為不需要進行更新工作,或者,可以使更新工作的頻率極低,所以可以充分降低耗電量。另外,即使在沒有電力供給的情況下也可以長期保持儲存資料。

接著對圖23B所示的半導體裝置進行說明。

圖23B所示的半導體裝置在其上部作為記憶體電路具有記憶單元陣列351a及記憶單元陣列351b,該記憶單元陣列351a及記憶單元陣列351b具有多個圖23A所示的記憶單元350。此外,圖23B所示的半導體裝置在其下部具有用來使記憶單元陣列351a及記憶單元陣列351b工作的週邊電路353。另外,週邊電路353與記憶單元陣列351a及記憶單元陣列351b電連接。

藉由採用圖23B所示的結構,可以將週邊電路353設置在記憶單元陣列351a及記憶單元陣列351b的正下方,從而可以實現半導體裝置的小型化。

作為設置在週邊電路353中的電晶體,更佳為使用與電晶體300不同的半導體材料。例如,可以使用矽、鍺、矽鍺、碳化矽或砷化鎵等,較佳為使用單晶半導體。另外,還可以使用有機半導體材料等。使用這種半導體材料的電晶體能夠進行充分的高速工作。從而,藉由利用該電晶體,能夠順利實現被要求高速工作的各種電路(邏輯電路、驅動電路等)。

另外,圖23B所示的半導體裝置例示出層疊有兩個記憶單元陣列(記憶單元陣列351a、記憶單元陣列351b)的結構,但是所層疊的記憶單元陣列的個數不侷限於此。也可以採用層疊有三個以上的記憶單元陣列的結構。

接著,參照圖24A和圖24B對圖23A所示的記憶單元350的具體結構進行說明。

圖24A和圖24B示出記憶單元350的結構的一個例 子。圖24A是示出記憶單元350的剖面圖,圖24B是示出記憶單元350的平面圖。在此,圖24A相當於沿著圖24B的F1-F2及G1-G2的剖面圖。

圖24A及圖24B所示的電晶體300可以採用與實施例3或實施例6所示的結構相同的結構。但是,也可以採用其他實施例所示的電晶體的結構。

電晶體300包括:在氧化膜274上形成的第一氧化物半導體膜106;在第一氧化物半導體膜106上形成的第二氧化物半導體膜108;在第二氧化物半導體膜108上形成的閘極絕緣膜110;以及在與閘極絕緣膜110接觸並與第二氧化物半導體膜108重疊的區域中形成的閘極電極112。

另外,第一氧化物半導體膜106及第二氧化物半導體膜108是至少包含銦、鎵及鋅的氧化物膜,並且,第一氧化物半導體膜106中的鎵的含有率比第二氧化物半導體膜108大。

另外,第一氧化物半導體膜106中的鎵的含有率等於或大於銦的含有率。另外,第二氧化物半導體膜108中的銦的含有率大於鎵的含有率。如此,藉由提高第二氧化物半導體膜108中的銦的含有率,可以提高第二氧化物半導體膜108的結晶性。

如此,第一氧化物半導體膜106與第二氧化物半導體膜108層疊,並且第一氧化物半導體膜106與第二氧化物半導體膜108的組成不同。另外,第一氧化物半導體膜 106可以抑制當形成第二氧化物半導體膜108時從氧化膜104釋放的氧。

另外,第二氧化物半導體膜108形成在使用相同種類的材料形成的第一氧化物半導體膜106上,從而可以形成從與第一氧化物半導體膜106的介面具有晶部的氧化物半導體膜。

就是說,第一氧化物半導體膜106至少當形成第二氧化物半導體膜108時抑制從氧化膜104釋放的氧並用作第二氧化物半導體膜108的基底膜,從而可以提高第二氧化物半導體膜108的結晶性。另外,在形成第二氧化物半導體膜108之後,可以進行熱處理等從氧化膜104釋放氧並將該氧透過第一氧化物半導體膜106供應到第二氧化物半導體膜108。

如上所述,藉由採用層疊有第一氧化物半導體膜106與第二氧化物半導體膜108的結構,得到抑制第二氧化物半導體膜108的氧缺陷並提高第二氧化物半導體膜108的結晶性的優良效果。

另外,在第一氧化物半導體膜106中,在與閘極電極112重疊的區域及第二氧化物半導體膜108的外側分別形成有高電阻區106a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區106b。另外,在第二氧化物半導體膜108中,在與閘極電極112重疊的區域形成有通道區108a,並以相鄰於與閘極電極112重疊的區域的方式形成有一對低電阻區108b。

另外,在第二氧化物半導體膜108的外側形成的高電阻區106a用作各電晶體之間的分離層。這是因為例如當採用在第二氧化物半導體膜108的外側不設置高電阻區106a的結構時有相鄰的電晶體電連接的擔憂的緣故。

另外,還可以包括:設置在與閘極電極112重疊的區域中的絕緣膜113;形成在閘極電極112及絕緣膜113的側壁上的側壁絕緣膜115;與第二氧化物半導體膜108電連接的源極電極118a及汲極電極118b;在層間絕緣膜116上形成的絕緣膜120;以及藉由設置在絕緣膜120、層間絕緣膜116及保護絕緣膜114中的開口部與源極電極118a及汲極電極118b電連接的佈線119a及佈線119b。另外,由於源極電極118a及汲極電極118b與形成在第二氧化物半導體膜108中的一對低電阻區108b接觸,所以可以降低接觸電阻。

另外,在電晶體300上形成有絕緣膜258,在隔著絕緣膜258與連接於電晶體300的源極電極118a的佈線119a重疊的區域上設置有導電膜262,並由佈線119a、絕緣膜258及導電膜262構成電容元件354。換言之,電晶體300的源極電極118a用作電容元件354的一方的電極,導電膜262用作電容元件354的另一方的電極。

另外,在電晶體300及電容元件354上設置有單層或疊層的絕緣膜256。而且,在絕緣膜256上設置有用來與所相鄰的記憶單元連接的佈線272。佈線272藉由形成在絕緣膜256及絕緣膜258等中的開口及佈線119b與電晶 體300的汲極電極118b電連接。但是,也可以直接連接佈線272與汲極電極118b。另外,佈線272相當於圖23A的電路圖中的位元線BL。

在圖24A和圖24B中,電晶體300的汲極電極118b也可以用作包括在相鄰的記憶單元中的電晶體的源極電極。

如此,藉由採用圖24B所示的平面佈局,可以降低半導體裝置的佔有面積,從而可以實現高集體化。

如上所述,被層疊的多個記憶單元由使用氧化物半導體的電晶體形成。由於使用氧化物半導體的電晶體的關態電流小,因此藉由使用這種電晶體,能夠長期保持儲存資料。換言之,因為可以使更新工作的頻率極低,所以可以充分降低耗電量。

如上所述,藉由將利用使用氧化物半導體以外的材料的電晶體(換言之,能夠進行充分高速的工作的電晶體)的週邊電路以及利用使用氧化物半導體的電晶體(作更廣義解釋,其關態電流十分小的電晶體)的記憶體電路設置為一體,能夠實現具有新穎特徵的半導體裝置。另外,藉由採用週邊電路和記憶體電路的疊層結構,可以實現半導體裝置的集體化。

如上所述,能夠提供實現了微型化及高集體化且賦予高電特性的半導體裝置以及該半導體裝置的製造方法。

如本實施例所示,本發明的技術思想是如下:藉由層疊在氧化膜上形成的第一氧化物半導體膜及在第一氧化物 半導體膜上形成的第二氧化物半導體膜,至少在形成第二氧化物半導體膜時,抑制從氧化膜釋放氧,再者,將第一氧化物半導體膜用作第二氧化物半導體膜的基底膜,而可以提高第二氧化物半導體膜的結晶性。藉由提高第二氧化物半導體膜的結晶性,抑制該第二氧化物半導體膜的氧缺陷,從而可以提供具有穩定的電特性的電晶體。

本實施例可以與其他實施例所記載的結構適當地組合而實施。

實施例8

在本實施例中,參照圖25A至圖28對將上述實施例所示的半導體裝置應用於行動電話、智慧手機、電子書閱讀器等便攜設備的例子進行說明。

在行動電話、智慧手機、電子書閱讀器等便攜設備中,為了暫時儲存影像資料而使用SRAM或DRAM。使用SRAM或DRAM是因為快閃記憶體應答速度慢而不適於處理影像。另一方面,當將SRAM或DRAM用於影像資料的暫時儲存時,有如下特徵。

如圖25A所示,在一般的SRAM中,一個記憶單元由電晶體801至電晶體806的六個電晶體構成,並且該電晶體801至電晶體806被X解碼器807和Y解碼器808驅動。電晶體803和電晶體805以及電晶體804和電晶體806構成反相器,該反相器能夠實現高速驅動。然而,由於一個記憶單元由六個電晶體構成,所以有記憶單元面積 大的缺點。在將設計規則的最小尺寸設定為F的情況下,SRAM的記憶單元面積一般為100至150F2。因此,SRAM的每個比特位的單價是各種記憶體中最高的。

另一方面,在DRAM中,如圖25B所示,記憶單元由電晶體811和儲存電容器812構成,並且該電晶體811和儲存電容器812被X解碼器813和Y解碼器814驅動。由於一個單元由一個電晶體和一個電容構成,所以所占的面積小。DRAM的儲存面積一般為10F2以下。注意,DRAM需要一直進行更新工作,因此即使在不進行改寫的情況下也消耗電力。

相對於此,上述實施例所說明的半導體裝置的記憶單元面積為10F2左右,並且不需要頻繁的更新工作。從而,能夠縮小記憶單元面積,還能夠降低耗電量。

接著,圖26示出便攜設備的方塊圖。圖26所示的便攜設備具有:RF電路901;類比基帶電路902;數位基帶電路903;電池904;電源電路905;應用處理器906;快閃記憶體910;顯示器控制器911;記憶體電路912;顯示器913;觸摸感測器919;聲頻電路917;以及鍵盤918等。顯示器913具有:顯示部914;源極驅動器915;以及閘極驅動器916。應用處理器906具有:CPU(Central Processing Unit:中央處理器)907;DSP(Digital Signal Processor:數位信號處理器)908;以及IF909。記憶體電路912一般由SRAM或DRAM構成,藉由將上述實施例所說明的半導體裝置用於該部分,能夠以高速進行資訊的 寫入和讀出,能夠長期保持儲存資料,還能夠充分降低耗電量。

接著,圖27示出將上述實施例所說明的半導體裝置用於顯示器的記憶體電路950的例子。圖27所示的記憶體電路950具有:記憶體952;記憶體953;開關954;開關955;以及記憶體控制器951。另外,記憶體電路連接於:用來讀出並控制從信號線輸入的影像資料(輸入影像資料)和儲存在記憶體952及記憶體953中的資料(儲存影像資料)的顯示器控制器956;以及根據來自顯示器控制器956的信號來進行顯示的顯示器957。

首先,藉由應用處理器(未圖示)形成一個影像資料(輸入影像資料A)。該輸入影像資料A藉由開關954被儲存在記憶體952中。然後,將儲存在記憶體952中的影像資料(儲存影像資料A)藉由開關955及顯示器控制器956發送到顯示器957而進行顯示。

在輸入影像資料A沒有變化時,儲存影像資料A一般以30至60Hz左右的週期從記憶體952藉由開關955由顯示器控制器956讀出。

另外,例如在使用者進行了改寫畫面的操作時(就是說,在輸入影像資料A有變化時),應用處理器形成新的影像資料(輸入影像資料B)。該輸入影像資料B藉由開關954被儲存在記憶體953中。在該期間儲存影像資料A也繼續定期性地藉由開關955從記憶體952被讀出。當在記憶體953中儲存完新的影像(儲存影像資料B)時,由 顯示器957的下一個圖框開始讀出儲存影像資料B,並且將該儲存影像資料B藉由開關955及顯示器控制器956發送到顯示器957而進行顯示。該讀出一直持續直到下一個新的影像資料儲存到記憶體952中。

如上所述,藉由由記憶體952及記憶體953交替進行影像資料的寫入和影像資料的讀出,來進行顯示器957的顯示。另外,記憶體952、記憶體953不侷限於兩個不同的記憶體,也可以將一個記憶體分割而使用。藉由將上述實施例所說明的半導體裝置用於記憶體952及記憶體953,能夠以高速進行資訊的寫入和讀出,能夠長期保持儲存資料,還能夠充分降低耗電量。

接著,圖28示出電子書閱讀器的方塊圖。圖28所示的電子書閱讀器具有:電池1001;電源電路1002;微處理器1003;快閃記憶體1004;聲頻電路1005;鍵盤1006;記憶體電路1007;觸摸面板1008;顯示器1009;以及顯示器控制器1010。

在此,可以將上述實施例所說明的半導體裝置用於圖28的記憶體電路1007。記憶體電路1007具有暫時保持書籍內容的功能。作為該功能的例子,例如有使用者使用高亮功能的情況。使用者在看電子書閱讀器時,有時需要對某個部分做標記。該標記功能被稱為高亮功能,即藉由改變顯示顏色;劃下劃線;將文字改為粗體字;改變文字的字體等,來使該部分與周圍不一樣而突出表示。高亮功能就是將使用者所指定的部分的資訊儲存而保持的功能。當 將該資訊長期保持時,也可以將該資訊拷貝到快閃記憶體1004。即使在此情況下,藉由採用上述實施例所說明的半導體裝置,也能夠以高速進行資訊的寫入和讀出,能夠長期保持儲存資料,還能夠充分降低耗電量。

如上所述,本實施例所示的便攜設備安裝有根據上述實施例的半導體裝置。因此,能夠實現以高速進行資訊的讀出、長期保持儲存資料且充分降低耗電量的便攜設備。

本實施例所示的結構及方法等可以與其他實施例所記載的結構及方法等適當地組合而實施。

102‧‧‧基板

104‧‧‧氧化膜

106‧‧‧第一氧化物半導體膜

106a‧‧‧高電阻區

106b‧‧‧低電阻區

108‧‧‧第二氧化物半導體膜

108a‧‧‧通道區

108b‧‧‧低電阻區

110‧‧‧閘極絕緣膜

112‧‧‧閘極電極

114‧‧‧保護絕緣膜

116‧‧‧層間絕緣膜

118a‧‧‧源極電極

118b‧‧‧汲極電極

Claims (18)

  1. 一種半導體裝置,包含:第一氧化物半導體膜;與該第一氧化物半導體膜接觸的第二氧化物半導體膜,該第二氧化物半導體膜包含通道區;以及源極電極和汲極電極,其中,該第一氧化物半導體膜及該第二氧化物半導體膜各者包含鎵,其中,該第一氧化物半導體膜具有比該第二氧化物半導體膜大的鎵的含有率,且其中,該源極電極和該汲極電極位於比該第一氧化物半導體膜更靠近該第二氧化物半導體膜的位置。
  2. 一種半導體裝置,包含:第一氧化物半導體膜;與該第一氧化物半導體膜接觸的第二氧化物半導體膜,該第二氧化物半導體膜包含通道區;該第二氧化物半導體膜上的源極電極和汲極電極;該第二氧化物半導體膜上的閘極絕緣膜;以及該閘極絕緣膜上的閘極電極,其中,該第一氧化物半導體膜及該第二氧化物半導體膜各者包含鎵,其中,該第一氧化物半導體膜具有比該第二氧化物半導體膜大的鎵的含有率,且其中,該源極電極和該汲極電極位於比該第一氧化物 半導體膜更靠近該第二氧化物半導體膜的位置。
  3. 如申請專利範圍第1或2項之半導體裝置,其中,在該第一氧化物半導體膜中的鎵的含有率大於或等於銦的含有率。
  4. 如申請專利範圍第1或2項之半導體裝置,其中,在該第二氧化物半導體膜中的銦的含有率大於鎵的含有率。
  5. 如申請專利範圍第1或2項之半導體裝置,其中,該第一氧化物半導體膜及該第二氧化物半導體膜各者進一步包含銦和鋅。
  6. 如申請專利範圍第1或2項之半導體裝置,其中,該第一氧化物半導體膜及該第二氧化物半導體膜各者進一步包含銦,且其中,該第一氧化物半導體膜具有比該第二氧化物半導體膜小的銦的含有率。
  7. 如申請專利範圍第1或2項之半導體裝置,其中,該第二氧化物半導體膜的載流子濃度為低於1×1014/cm3
  8. 如申請專利範圍第1或2項之半導體裝置,其中,該第二氧化物半導體膜中的銅濃度為1×1018atoms/cm3以下。
  9. 如申請專利範圍第1或2項之半導體裝置,其中,該第二氧化物半導體膜中的鋁濃度為1×1018atoms/cm3以下。
  10. 如申請專利範圍第1或2項之半導體裝置,其中,該第二氧化物半導體膜中的氯濃度為2×1018atoms/cm3以下。
  11. 如申請專利範圍第1或2項之半導體裝置,其中,該第二氧化物半導體膜中的氫濃度為5×1019atoms/cm3以下。
  12. 如申請專利範圍第1或2項之半導體裝置,其中,該第二氧化物半導體膜包含晶部。
  13. 如申請專利範圍第1或2項之半導體裝置,其中,該第二氧化物半導體膜包含晶部,該晶部具有在平行於該第二氧化物半導體膜被形成的表面的法線向量之方向上對齊的c軸。
  14. 如申請專利範圍第1或2項之半導體裝置,其中,該第二氧化物半導體膜包含一對區,在其之間具有通道區,且其中,該對區的每一者包含摻雜劑。
  15. 如申請專利範圍第1項之半導體裝置,其中,該源極電極和該汲極電極各者與該第二氧化物半導體膜接觸。
  16. 如申請專利範圍第2項之半導體裝置,其中,該源極電極和該汲極電極各者透過該閘極絕緣膜中的開口與該第二氧化物半導體膜接觸。
  17. 如申請專利範圍第1或2項之半導體裝置,其中,該源極電極和該汲極電極各者不與該第一氧化物半導 體膜接觸。
  18. 如申請專利範圍第2項之半導體裝置,更包含與該閘極電極的側面接觸的側壁絕緣膜。
TW106100181A 2011-12-23 2012-12-17 半導體裝置 TWI613824B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011-282509 2011-12-23
JP2011282509 2011-12-23

Publications (2)

Publication Number Publication Date
TW201727912A TW201727912A (zh) 2017-08-01
TWI613824B true TWI613824B (zh) 2018-02-01

Family

ID=48653626

Family Applications (2)

Application Number Title Priority Date Filing Date
TW101147851A TWI580047B (zh) 2011-12-23 2012-12-17 半導體裝置
TW106100181A TWI613824B (zh) 2011-12-23 2012-12-17 半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW101147851A TWI580047B (zh) 2011-12-23 2012-12-17 半導體裝置

Country Status (7)

Country Link
US (3) US8796683B2 (zh)
JP (4) JP2013149965A (zh)
KR (1) KR20140107451A (zh)
CN (2) CN109065630A (zh)
SG (1) SG11201504823YA (zh)
TW (2) TWI580047B (zh)
WO (1) WO2013094772A1 (zh)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011001881A1 (en) * 2009-06-30 2011-01-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置
TWI581431B (zh) 2012-01-26 2017-05-01 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
TWI604609B (zh) 2012-02-02 2017-11-01 半導體能源研究所股份有限公司 半導體裝置
SG10201610711UA (en) 2012-04-13 2017-02-27 Semiconductor Energy Lab Co Ltd Semiconductor device
WO2013168687A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014027263A (ja) 2012-06-15 2014-02-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US8901557B2 (en) 2012-06-15 2014-12-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9885108B2 (en) * 2012-08-07 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Method for forming sputtering target
US9018624B2 (en) 2012-09-13 2015-04-28 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic appliance
WO2014061567A1 (en) 2012-10-17 2014-04-24 Semiconductor Energy Laboratory Co., Ltd. Programmable logic device
JP6300489B2 (ja) 2012-10-24 2018-03-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI637517B (zh) 2012-10-24 2018-10-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI621270B (zh) * 2013-02-07 2018-04-11 群創光電股份有限公司 薄膜電晶體元件與薄膜電晶體顯示裝置
US9231111B2 (en) 2013-02-13 2016-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20140108120A (ko) 2013-02-28 2014-09-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
TWI646690B (zh) 2013-09-13 2019-01-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
JP6383616B2 (ja) 2013-09-25 2018-08-29 株式会社半導体エネルギー研究所 半導体装置
JP2015179247A (ja) 2013-10-22 2015-10-08 株式会社半導体エネルギー研究所 表示装置
US9590111B2 (en) 2013-11-06 2017-03-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
JP6537264B2 (ja) 2013-12-12 2019-07-03 株式会社半導体エネルギー研究所 半導体装置
TW201933615A (zh) 2013-12-19 2019-08-16 日商半導體能源研究所股份有限公司 半導體裝置
KR20160102295A (ko) * 2013-12-26 2016-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
TWI663726B (zh) 2014-05-30 2019-06-21 日商半導體能源研究所股份有限公司 半導體裝置、模組及電子裝置
US10002971B2 (en) * 2014-07-03 2018-06-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
WO2016009310A1 (en) 2014-07-15 2016-01-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and display device including the semiconductor device
CN104241299B (zh) * 2014-09-02 2017-02-15 深圳市华星光电技术有限公司 氧化物半导体tft基板的制作方法及结构
JP6398000B2 (ja) * 2014-12-16 2018-09-26 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタアレイ基板
CN107112365A (zh) * 2014-12-25 2017-08-29 夏普株式会社 半导体装置
US9660100B2 (en) * 2015-02-06 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9818880B2 (en) 2015-02-12 2017-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and display device including the semiconductor device
KR20160114511A (ko) 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작 방법
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
US9806200B2 (en) 2015-03-27 2017-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20180123028A (ko) 2016-03-11 2018-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장비, 상기 반도체 장치의 제작 방법, 및 상기 반도체 장치를 포함하는 표시 장치
CN105932024B (zh) * 2016-05-05 2019-05-24 京东方科技集团股份有限公司 阵列基板及其制造方法和显示装置
CN107689345A (zh) * 2017-10-09 2018-02-13 深圳市华星光电半导体显示技术有限公司 Tft基板及其制作方法与oled面板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080291350A1 (en) * 2007-05-23 2008-11-27 Canon Kabushiki Kaisha Electron device using oxide semiconductor and method of manufacturing the same
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
CN101930805A (zh) * 2009-06-22 2010-12-29 富士胶片株式会社 Igzo基氧化物材料和制备igzo基氧化物材料的方法
US8148245B2 (en) * 2007-12-27 2012-04-03 Jx Nippon Mining & Metals Corporation Method for producing a-IGZO oxide thin film

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (en) 1984-03-23 1985-10-08 Fujitsu Ltd Thin film transistor
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244259B2 (zh) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Hiroshi Kawazoe 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 シャープ株式会社 薄膜トランジスタおよびマトリクス表示装置
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 裕道 太田 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 三菱重工業株式会社 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4164562B2 (ja) 2002-09-11 2008-10-15 Hoya株式会社 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4281320B2 (ja) * 2002-10-15 2009-06-17 凸版印刷株式会社 有機薄膜トランジスタの製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Masashi Kawasaki アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US20050017244A1 (en) 2003-07-25 2005-01-27 Randy Hoffman Semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN102354658B (zh) 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
JP5138163B2 (ja) * 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
CA2585190A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
WO2007058329A1 (en) 2005-11-15 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社Samsung Electronics Co.,Ltd. ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
WO2008029544A1 (fr) * 2006-09-08 2008-03-13 Sharp Kabushiki Kaisha Composant à semiconducteur, son procédé de fabrication et composant électronique
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
US8436349B2 (en) 2007-02-20 2013-05-07 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
JP2008235871A (ja) 2007-02-20 2008-10-02 Canon Inc 薄膜トランジスタの形成方法及び表示装置
WO2008105347A1 (en) 2007-02-20 2008-09-04 Canon Kabushiki Kaisha Thin-film transistor fabrication process and display device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP5512931B2 (ja) * 2007-03-26 2014-06-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
WO2009034953A1 (ja) * 2007-09-10 2009-03-19 Idemitsu Kosan Co., Ltd. 薄膜トランジスタ
JP5101387B2 (ja) * 2007-09-13 2012-12-19 富士フイルム株式会社 カプセル型内視鏡
US20090076322A1 (en) 2007-09-13 2009-03-19 Atsushi Matsunaga Capsule endoscope
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101425131B1 (ko) 2008-01-15 2014-07-31 삼성디스플레이 주식회사 표시 기판 및 이를 포함하는 표시 장치
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
KR100941850B1 (ko) 2008-04-03 2010-02-11 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5704790B2 (ja) 2008-05-07 2015-04-22 キヤノン株式会社 薄膜トランジスタ、および、表示装置
KR101496148B1 (ko) * 2008-05-15 2015-02-27 삼성전자주식회사 반도체소자 및 그 제조방법
KR100963027B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
KR100963026B1 (ko) 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5345456B2 (ja) 2008-08-14 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5258475B2 (ja) * 2008-09-22 2013-08-07 富士フイルム株式会社 薄膜電界効果型トランジスタ
JP2010087223A (ja) * 2008-09-30 2010-04-15 Toppan Printing Co Ltd 薄膜トランジスタおよびアクティブマトリクスディスプレイ
JP5552753B2 (ja) 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI536577B (zh) 2008-11-13 2016-06-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI606593B (zh) 2008-11-28 2017-11-21 半導體能源研究所股份有限公司 半導體裝置和其製造方法
WO2010071183A1 (en) 2008-12-19 2010-06-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5606682B2 (ja) 2009-01-29 2014-10-15 富士フイルム株式会社 薄膜トランジスタ、多結晶酸化物半導体薄膜の製造方法、及び薄膜トランジスタの製造方法
CN102459122B (zh) 2009-06-05 2014-02-05 吉坤日矿日石金属株式会社 氧化物烧结体、其制造方法以及氧化物烧结体制造用原料粉末
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
KR101638978B1 (ko) 2009-07-24 2016-07-13 삼성전자주식회사 박막 트랜지스터 및 그 제조방법
CN105097946B (zh) 2009-07-31 2018-05-08 株式会社半导体能源研究所 半导体装置及其制造方法
JP5500907B2 (ja) 2009-08-21 2014-05-21 株式会社日立製作所 半導体装置およびその製造方法
CN105679834A (zh) * 2009-09-16 2016-06-15 株式会社半导体能源研究所 晶体管及显示设备
KR101329849B1 (ko) 2009-11-28 2013-11-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제조 방법
JP5497417B2 (ja) * 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011074407A1 (en) * 2009-12-18 2011-06-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011138934A (ja) 2009-12-28 2011-07-14 Sony Corp 薄膜トランジスタ、表示装置および電子機器
KR101675113B1 (ko) 2010-01-08 2016-11-11 삼성전자주식회사 트랜지스터 및 그 제조방법
KR20180043383A (ko) 2010-01-22 2018-04-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 제작 방법
CN102763202B (zh) 2010-02-19 2016-08-03 株式会社半导体能源研究所 半导体装置及其制造方法
JP2011187506A (ja) 2010-03-04 2011-09-22 Sony Corp 薄膜トランジスタおよびその製造方法、並びに表示装置
WO2011108382A1 (en) * 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011222767A (ja) * 2010-04-09 2011-11-04 Sony Corp 薄膜トランジスタならびに表示装置および電子機器
JP2011249674A (ja) * 2010-05-28 2011-12-08 Fujifilm Corp 薄膜トランジスタおよびその製造方法
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
JP5705559B2 (ja) 2010-06-22 2015-04-22 ルネサスエレクトロニクス株式会社 半導体装置、及び、半導体装置の製造方法
JP2012015436A (ja) 2010-07-05 2012-01-19 Sony Corp 薄膜トランジスタおよび表示装置
JP2012033836A (ja) 2010-08-03 2012-02-16 Canon Inc トップゲート型薄膜トランジスタ及びこれを備えた表示装置
US8530273B2 (en) 2010-09-29 2013-09-10 Guardian Industries Corp. Method of making oxide thin film transistor array
CN102130009B (zh) 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
JP2012160679A (ja) 2011-02-03 2012-08-23 Sony Corp 薄膜トランジスタ、表示装置および電子機器
US8797303B2 (en) 2011-03-21 2014-08-05 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US20130012694A1 (en) * 2011-07-05 2013-01-10 Nanjingjinsirui Science & Technology Biology Corp. Monumental adornment
JP6013685B2 (ja) 2011-07-22 2016-10-25 株式会社半導体エネルギー研究所 半導体装置
US20130037793A1 (en) 2011-08-11 2013-02-14 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
US9379254B2 (en) 2011-11-18 2016-06-28 Qualcomm Mems Technologies, Inc. Amorphous oxide semiconductor thin film transistor fabrication method
TWI580047B (zh) 2011-12-23 2017-04-21 半導體能源研究所股份有限公司 半導體裝置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080291350A1 (en) * 2007-05-23 2008-11-27 Canon Kabushiki Kaisha Electron device using oxide semiconductor and method of manufacturing the same
US8148245B2 (en) * 2007-12-27 2012-04-03 Jx Nippon Mining & Metals Corporation Method for producing a-IGZO oxide thin film
JP2010073881A (ja) * 2008-09-18 2010-04-02 Fujifilm Corp 薄膜電界効果型トランジスタおよびそれを用いた表示装置
CN101930805A (zh) * 2009-06-22 2010-12-29 富士胶片株式会社 Igzo基氧化物材料和制备igzo基氧化物材料的方法

Also Published As

Publication number Publication date
CN103999228A (zh) 2014-08-20
US9166061B2 (en) 2015-10-20
JP2018137468A (ja) 2018-08-30
SG11201504823YA (en) 2015-07-30
KR20140107451A (ko) 2014-09-04
US8796683B2 (en) 2014-08-05
WO2013094772A1 (en) 2013-06-27
US20160005878A1 (en) 2016-01-07
TW201727912A (zh) 2017-08-01
US20140339555A1 (en) 2014-11-20
US20130161608A1 (en) 2013-06-27
US9559213B2 (en) 2017-01-31
JP2019192930A (ja) 2019-10-31
JP2017017345A (ja) 2017-01-19
TW201336077A (zh) 2013-09-01
CN103999228B (zh) 2018-07-03
TWI580047B (zh) 2017-04-21
CN109065630A (zh) 2018-12-21
JP2013149965A (ja) 2013-08-01

Similar Documents

Publication Publication Date Title
JP6431150B2 (ja) 半導体装置
JP6463434B2 (ja) 半導体装置
US9660104B2 (en) Semiconductor device and manufacturing method thereof
US10153378B2 (en) Semiconductor device comprising oxide semiconductor
US9496375B2 (en) Method for manufacturing semiconductor device
US10079295B2 (en) Semiconductor device and method for manufacturing thereof
JP6109977B2 (ja) 半導体装置
US9780225B2 (en) Semiconductor device and manufacturing method thereof
US20190019894A1 (en) Insulating film, method for manufacturing semiconductor device, and semiconductor device
US10483402B2 (en) Semiconductor device
US9978855B2 (en) Semiconductor device, method for manufacturing semiconductor device, and method for forming oxide film
US20160380107A1 (en) Semiconductor device and manufacturing method thereof
US9269825B2 (en) Semiconductor device and method for manufacturing the same
US9236428B2 (en) Semiconductor element, method for manufacturing the semiconductor element, and semiconductor device including the semiconductor element
US9105732B2 (en) Semiconductor device
US10224433B2 (en) Method for manufacturing semiconductor device
JP6140551B2 (ja) 半導体装置
US9905516B2 (en) Semiconductor device and method for manufacturing the same
JP6022913B2 (ja) 半導体装置の作製方法
US9099560B2 (en) Semiconductor device and manufacturing method thereof
US8643008B2 (en) Semiconductor device
JP6567105B2 (ja) 半導体装置
US8952379B2 (en) Semiconductor device
US9564457B2 (en) Method for manufacturing semiconductor device
JP6367412B2 (ja) 半導体装置