JP6088312B2

JP6088312B2 - 半導体装置

Info

Publication number: JP6088312B2
Application number: JP2013067798A
Authority: JP
Inventors: 敏彦竹内; 耕生野田
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-03-30
Filing date: 2013-03-28
Publication date: 2017-03-01
Anticipated expiration: 2033-03-28
Also published as: JP2013229588A; US8941113B2; US20130256665A1

Description

本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、半導体素子、半導体装置および半導体素子の作製方法に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体薄膜を活性層として用いたトランジスタは、集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く用いられている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。

例えば、トランジスタの活性層として、Ｉｎ−Ｇａ−Ｚｎ系酸化物で構成される酸化物半導体を用いた薄膜トランジスタが開示されている（特許文献１参照）。

特開２００６−１６５５２７号公報

ところで、半導体薄膜を活性層として用いたトランジスタでは、トランジスタを微細化するためにトップゲート構造（スタガ構造、順スタガ構造などとも言われる。）が用いられることがある。これは、ゲート電極をマスクとして用い、活性層の抵抗を下げる不純物を活性層に添加してソースおよびドレインとして機能する低抵抗領域を形成することで、ゲート電極の下に低抵抗領域に挟まれたチャネル形成領域を自己整合的に形成できる（つまり、微細なゲート電極を形成できれば、チャネル形成領域も微細化することができる。）ためである。

半導体薄膜として酸化物半導体材料を用いたトランジスタ（以下、ＯＳ（Ｏｘｉｄｅ＿Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタとも記載する。）では、酸化物半導体膜中の酸素欠損に代表されるような欠陥がキャリアの供給源のように機能し、酸化物半導体膜の電気伝導度が変動する原因となりうる。このため、チャネル形成領域に用いる酸化物半導体膜は酸素欠損に代表される膜中の欠陥が低減されていることが好ましく、特にチャネル形成領域の酸素欠損が低減されていることが好ましい。

しかしながら、活性層にＯＳを採用したトランジスタでは、トランジスタ作製プロセス中においてチャネル形成領域の酸素が脱離しやすい（つまり、チャネル形成領域に酸素欠損が生じやすい。）傾向にある。

上述問題点に鑑み、本発明は、酸化物半導体薄膜の酸素欠損の発生を抑制できる、特にチャネル形成領域の酸素欠損の発生を抑制できる構造を備えるトップゲート構造の半導体素子を提供することを目的の一つとする。

または、上述半導体素子の作製方法を提供することを目的の一つとする。

または、上述半導体素子を備える半導体装置を提供することを目的の一つとする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

本発明の一態様は、ゲート電極と重ならない領域におけるゲート絶縁膜の窒素含有量を、ゲート電極と重なる領域におけるゲート絶縁膜の窒素含有量よりも多くした構造とする。窒化膜は不純物の拡散防止性に優れているため、当該構造を用いることにより、酸化物半導体膜、特にチャネル形成領域の酸素が半導体素子外部に放出されることを抑制できる半導体素子、半導体装置および半導体素子の作製方法に関する。

なお、上述ゲート絶縁膜の側面と共に、酸化物半導体膜の表面の一部が窒化した構造としてもよい。これにより、チャネル形成領域から酸化物半導体膜中を通って脱離する酸素も抑制できる。また、外部からの水や水素などの不純物がチャネル形成領域に拡散することを抑制できる。

すなわち、本発明の一態様は、絶縁表面上の酸化物半導体膜と、酸化物半導体膜上のゲート絶縁膜と、ゲート絶縁膜を挟んで前記酸化物半導体膜と重なるゲート電極と、を備え、ゲート絶縁膜において、ゲート電極と重ならない領域は、ゲート電極と重なる領域よりも窒素含有量が多いことを特徴とする半導体素子である。

半導体素子を上述構造とすることにより、ゲート電極と重ならない領域における、窒素含有量の多いゲート絶縁膜（つまり、不純物拡散防止性の高い膜。）で酸化物半導体膜からの酸素の脱離を抑制できる。これにより、半導体素子の電気特性や信頼性を良好な状態とできる。

また、上述の半導体素子の構造において、ゲート電極と重ならない領域における膜厚方向全体に渡っての窒素含有量を多くすることにより、ゲート電極と重なる領域の酸化物半導体膜からの酸素の脱離を効果的に抑制できるため好ましい。

また、上述の半導体素子の構造に加え、少なくともゲート電極と重畳しない領域において、酸化物半導体膜の膜上面における窒素含有量を、絶縁表面と接する面における窒素含有量より多くすることにより、酸化物半導体膜の膜上面部分においても酸素の脱離を抑制でき、更に、酸化物半導体膜中への外部からの不純物拡散を抑制できるため好ましい。

また、ゲート絶縁膜の構造を、酸化物半導体膜と接し、酸化シリコンまたは酸化アルミニウムを主成分とする第１の絶縁膜と、第１の絶縁膜上に位置し、第１の絶縁膜よりも誘電率が高い第２の絶縁膜を少なくとも備える積層構造とすることにより、酸化物半導体に接する第１の絶縁膜の側面（側面を含む領域とも言える。）が不純物の拡散防止性に優れた膜となり、かつ、誘電率の高い第２の絶縁膜により、ゲート絶縁膜の実効的な厚さを厚くすることができ、絶縁耐圧の向上や漏れ電流の低減を実現できる。

また、上述の半導体素子の構造において、酸化物半導体膜を挟んでゲート電極と対向する位置に、バックゲート電極として機能する導電膜を有する構造とすることにより、半導体素子をノーマリーオフ型の半導体素子とすることができるため好ましい。

なお、上述の「ノーマリーオフ型」とは、トランジスタのゲート電極に電圧を印加しない時にはドレイン電流が流れない、またはドレイン電流が限りなく零に近いという特性を示すものである。

また、各種半導体装置の備える半導体素子の構造を、上述構造とすることにより、半導体装置を高性能で信頼性の高いものとすることができる。

また、本発明の他の一態様は、絶縁表面上に酸化物半導体膜を形成する工程と、酸化物半導体膜上に酸化物半導体膜と電気的に接続された一対の導電膜を形成する工程と、酸化物半導体膜上に絶縁膜を形成する工程と、絶縁膜上に導電膜を形成する工程と、導電膜を加工することで、酸化物半導体膜と重なるゲート電極を形成する工程と、ゲート電極をマスクとして絶縁膜を加工することで、酸化物半導体膜およびゲート電極に挟まれたゲート絶縁膜を形成する工程と、ゲート絶縁膜の露出面に対して窒化処理を行い、少なくともゲート電極と重ならない領域の窒素含有量を増加させる工程を有することを特徴とする半導体素子の作製方法である。

上述の方法を用いることにより、ゲート絶縁膜中に窒素含有量が多い領域（つまり、不純物拡散防止性の優れた領域）を形成できるため、酸化物半導体膜からの酸素の脱離を抑制された半導体素子を作製できる。

なお、上述の作製方法において、ゲート絶縁膜の露出面に加え酸化物半導体膜の露出面に対しても窒化処理を行うことで、酸化物半導体膜の膜上面部分においても酸素の脱離を抑制でき、更に、酸化物半導体膜中への外部からの不純物拡散を抑制された半導体素子を作製できる。

また、本発明の他の一態様は、絶縁表面上に酸化物半導体膜を形成する工程と、酸化物半導体膜上に前記酸化物半導体膜と電気的に接続された一対の導電膜を形成する工程と、酸化物半導体膜上に絶縁膜を形成する工程と、絶縁膜上に導電膜を形成する工程と、導電膜を加工することで、酸化物半導体膜と重なるゲート電極を形成する工程と、絶縁膜を加工することで、絶縁膜を、ゲート電極と重なる領域が凸状となる絶縁膜とする工程と、絶縁膜の露出面に対して窒化処理を行う工程と、絶縁膜の前記凸状部分以外の領域を除去することで、酸化物半導体膜およびゲート電極と重なり、かつ側面が窒化されたゲート絶縁膜を形成する工程を有することを特徴とする半導体素子の作製方法である。

上述の作製方法を用いることにより、酸化物半導体膜に対して窒化処理が行われることがなく、半導体素子のチャネル形成領域の一部分が窒化される、ということが無いため、特に半導体素子のチャネル長を短くして半導体素子を微細化する際に好ましい方法である。

なお、上述の作製方法における窒化処理としては、窒素を含む雰囲気においてプラズマ処理を行うことが好ましい。

また、上述の作製方法において、ゲート絶縁膜として、酸化シリコンまたは酸化アルミニウムを主成分として含み、前記酸化物半導体膜と接する第１の絶縁膜と、第１の絶縁膜よりも誘電率が高くゲート電極と接する第２の絶縁膜を少なくとも備える積層膜を形成することにより、不純物の高い拡散防止性、高い絶縁耐圧および漏れ電流の低いゲート絶縁膜を備える半導体素子とできる。

また、上述の作製方法において、ゲート電極をマスクとして、酸化物半導体膜の抵抗を低減できる元素を酸化物半導体膜に添加することで、ゲート電極と重なる酸化物半導体膜中のチャネル形成領域の形成と、チャネル形成領域を挟む一対の低抵抗領域の形成を同時に行う処理を行ってもよい。

トップゲート構造の半導体素子において、少なくともゲート絶縁膜の側面を窒化した構造とすることにより、酸化物半導体薄膜の酸素欠損の発生を抑制できる。

半導体素子の一態様を示す平面図及び断面図。半導体素子の作製工程の一例を示す断面図。半導体素子の作製工程の一例を示す断面図。半導体素子の作製工程の一例を示す断面図。半導体素子の一態様を示す平面図及び断面図。半導体素子の作製工程の一例を示す断面図。半導体素子の作製工程の一例を示す断面図。半導体素子の一態様を示す平面図及び断面図。半導体素子の作製工程の一例を示す断面図。半導体素子の一態様を示す平面図及び断面図。半導体素子の作製工程の一例を示す断面図。半導体装置の構成の一例を示す図。半導体装置の構成の一例を示す図。半導体装置の構成の一例を示す図。電子機器を示す図。

以下では、本明細書に開示する発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、以下に説明する実施の形態において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。

また、図面等において示す各構成の、位置、大きさ、範囲などは、理解の簡単のため、実際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。

また、本明細書等における「第１」、「第２」、「第３」などの序数は、構成要素の混同を避けるために付すものであり、数的に限定するものではないことを付記する。

また、本明細書等において「上」や「下」の用語は、構成要素の位置関係が「直上」または「直下」であることを限定するものではない。例えば、「Ａ上のＢ」の表現であれば、ＡとＢとの間に他の構成要素を含むものを除外しない。

（実施の形態１）
本実施の形態では、酸化物半導体薄膜の酸素欠損の発生を抑制できるトップゲート構造の半導体素子の構造を、図１を用いて説明すると共に、当該半導体素子の作製方法を図２および図３を用いて説明する。

＜半導体素子の構造例＞
本実施の形態に記載の半導体素子の構造を、図１を用いて説明する。なお、図１（Ａ）は半導体素子５０の上面図、図１（Ｂ）は図１（Ａ）の一点鎖線Ｘ１−Ｘ２の断面図である。

半導体素子５０は、図１（Ｂ）に示すように、基板１００上の下地膜１０２と、下地膜１０２上の、低抵抗領域１０４ａおよびチャネル形成領域１０４ｂを含む酸化物半導体膜１０４と、酸化物半導体膜１０４上の、一部に窒化領域１１４を含むゲート絶縁膜１１０と、ゲート絶縁膜１１０を挟んで酸化物半導体膜１０４と重なるゲート電極１１２と、窒化領域１１４およびゲート電極１１２上の、絶縁膜１１６ａおよび絶縁膜１１６ｂを含む絶縁膜１１６と、絶縁膜１１６の開口部を介して酸化物半導体膜１０４と電気的に接続され、半導体素子５０のソース電極あるいはドレイン電極として機能する導電膜１０６ａおよび導電膜１０６ｂを有している。そして、ゲート絶縁膜は、ゲート電極と重ならない領域に窒化領域１１４を有しており、当該領域の窒素含有量は、ゲート電極と重なる領域よりも窒素含有量が多い。

なお、図１（Ｂ）を含めて本明細書の図面では、窒素含有量の多い領域を視覚的に理解し易くするため、窒化領域１１４（あるいは実施の形態２以降にて説明する窒化領域１１１）として、他の構成要素（酸化物半導体膜１０４やゲート絶縁膜１１０）と明確に区別しているが、これは、「断面観察により膜状態に明確な違いが観察される。」あるいは「ある位置を境として窒素含有量（窒素濃度とも表現できる。）に明確な違いが観察される。」というように、酸化物半導体膜１０４と窒化領域１１１間や、ゲート絶縁膜１１０と窒化領域１１４間に明確な境界位置が観察されるというものではないことを、予め断っておく。

半導体膜にシリコン材料を用いた半導体素子では、半導体膜やゲート電極との界面特性の向上（例えば、界面準位密度の低減など。）、高誘電率化の観点などから、絶縁膜は、膜厚方向において膜の組成を意図的に変化させる（例えば、積層構造とする。）ことはあるが、同一膜内の面方向において膜の組成を意図的に変化させることは一般的ではない。

これに対し、本実施の形態に記載の半導体素子５０は、図１Ｂに示すようにゲート絶縁膜１１０の面方向において、膜の組成を意図的に変化させた領域（窒化領域１１４）を備えた構造であることが特徴の一つである。

ゲート絶縁膜１１０としては、例えば酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、酸化ハフニウム膜、酸化窒化ハフニウム膜、酸化ハフニウムシリケート膜、酸化窒化ハフニウムシリケート膜などの酸化膜や酸化窒化膜を用いることができるが、これらの酸化膜や酸化窒化膜は通常、より窒化膜に近い組成となる程、膜中での不純物の拡散係数を小さくすることができる。

このため、ゲート絶縁膜１１０を介しての酸化物半導体膜からの酸素の脱離を抑制するという観点のみから考えると、ゲート絶縁膜１１０として用いる膜は、窒化膜あるいは窒化膜に近い組成とすればよいが、反面、窒化膜に近い組成となるほど、ゲート絶縁膜１１０およびゲート絶縁膜１１０と接する膜の界面における界面準位密度が高くなり、半導体素子の電気特性に悪影響を及ぼす可能性がある。

特に、ＯＳトランジスタの場合、活性層として酸化物半導体膜を用いるため、上述の傾向が現れやすいと言える。

そこで、ゲート絶縁膜は、ゲート電極と重ならない領域における窒素含有量が、ゲート電極と重なる領域における窒素含有量よりも多い構造とする。つまり、ゲート電極と重ならない領域を窒化領域１１４とする。これにより、酸化物半導体膜１０４から脱離する酸素を、ゲート絶縁膜１１０中の窒化領域１１４で抑制することができる。

加えて、窒化領域１１４の形成は、酸化物半導体膜１０４上にゲート電極１１２を形成した後に行うため、ゲート電極１１２の下部、つまりチャネル形成領域１０４ｂに窒化領域が形成されにくいため、ゲート絶縁膜１１０に窒化膜を用いる場合と比較して、酸化物半導体膜１０４とゲート絶縁膜１１０界面での界面準位密度を低減できる。

したがって、半導体素子５０を、チャネル形成領域に酸素欠損の少ないトランジスタとすることができ、酸化物半導体膜１０４とゲート絶縁膜１１０の界面準位密度の増加を抑制できるため、トランジスタの電気特性を良好なものとすることができる。

ここで、酸化物半導体膜は、単結晶、多結晶（ポリクリスタルともいう。）または非晶質などの状態をとる。

酸化物半導体膜は、例えば、非単結晶を有してもよい。非単結晶は、例えば、ＣＡＡＣ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌ）、多結晶、微結晶、非晶質部を有する。非晶質部は、微結晶、ＣＡＡＣよりも欠陥準位密度が高い。また、微結晶は、ＣＡＡＣよりも欠陥準位密度が高い。なお、ＣＡＡＣを有する酸化物半導体を、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）と呼ぶ。

酸化物半導体膜は、例えばＣＡＡＣ−ＯＳを有してもよい。ＣＡＡＣ−ＯＳは、例えば、ｃ軸配向し、ａ軸または／およびｂ軸はマクロに揃っていない。

酸化物半導体膜は、例えば微結晶を有してもよい。なお、微結晶を有する酸化物半導体を、微結晶酸化物半導体と呼ぶ。微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満のサイズの微結晶（ナノ結晶ともいう。）を膜中に含む。

酸化物半導体膜は、例えば非晶質部を有してもよい。なお、非晶質部を有する酸化物半導体を、非晶質酸化物半導体と呼ぶ。非晶質酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質酸化物半導体膜は、例えば、完全な非晶質であり、結晶部を有さない。

なお、酸化物半導体膜が、ＣＡＡＣ−ＯＳ、微結晶酸化物半導体、非晶質酸化物半導体の混合膜であってもよい。混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、を有する。また、混合膜は、例えば、非晶質酸化物半導体の領域と、微結晶酸化物半導体の領域と、ＣＡＡＣ−ＯＳの領域と、の積層構造を有してもよい。

なお、酸化物半導体膜は、例えば、単結晶を有してもよい。

酸化物半導体膜は、複数の結晶部を有し、当該結晶部のｃ軸が被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃っていることが好ましい。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。そのような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。

なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる結晶部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には明確な粒界（グレインバウンダリーともいう。）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、例えば、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃い、かつａｂ面に垂直な方向から見て金属原子が三角形状または六角形状に配列し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８０°以上１００°以下、好ましくは８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−１０°以上１０°以下、好ましくは−５°以上５°以下の範囲も含まれることとする。

なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶性が低下することもある。

ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。また、結晶部は、成膜したとき、または成膜後に加熱処理などの結晶化処理を行ったときに形成される。従って、結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向になるように揃う。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜１０４としてＣＡＡＣ−ＯＳ膜を用いるのは、あくまでも好ましい一例であり、必ずしも用いる必要はない。酸化物半導体膜１０４をどのような膜質にするかについては、半導体素子５０に必要となる電気的特性や信頼性を鑑み、実施者が適宜選択すればよい。

＜半導体素子の作製方法＞
次に、図２および図３を用いて、図１に示す半導体素子５０の作製方法の一例について説明する。

まず、絶縁表面を有する基板１００を準備し、基板１００上に下地膜１０２を形成する（図２（Ａ）参照。）。

絶縁表面を有する基板１００に使用することができる基板に大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アルカリガラス基板、セラミック基板、石英基板、サファイア基板などの基板を用いることができる。また、絶縁表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板などを適用することも可能である。

また、基板１００として、可撓性基板を用いてもよい。可撓性基板を用いる場合、可撓性基板上に酸化物半導体膜１０４を含む半導体素子５０を直接作製してもよいし、他の作製基板に酸化物半導体膜１０４を含む半導体素子５０を作製した後に、他の作成基板から半導体素子５０を剥離し、可撓性基板に転載してもよい。なお、作製基板から可撓性基板に剥離、転載するために、作製基板と酸化物半導体膜１０４を含む半導体素子との間に剥離層を設けるとよい。

なお、基板１００は、予め基板１００の歪み点より低い温度で加熱処理を行い、基板１００をシュリンク（熱収縮とも言われる。）させておくことが好ましい。これにより、半導体素子５０作製工程での基板加熱により生じるシュリンクの量を抑えることができるため、例えば、露光工程などでのマスクずれを抑制することができる。また、当該加熱処理により、基板１００表面に付着した水分や有機物などを取り除くことができる。

本実施の形態では、基板１００として厚さ０．７ｍｍの無アルカリガラスを使用した。

下地膜１０２は、基板１００から酸化物半導体膜１０４への不純物（例えば、アルミニウム、マグネシウム、ストロンチウムおよびボロンなどの金属元素や、水素、水など。）の拡散を抑制し、半導体素子５０への電気特性の悪影響（例えば、トランジスタのノーマリーオン化（しきい値の負へのシフト）、しきい値バラツキの発生、電界効果移動度の低下など。）を抑制する役割を担う。

下地膜１０２としては、例えば、真空蒸着法やスパッタリング法などの物理気相成長法（ＰＶＤ：ＰｈｙｓｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）やプラズマＣＶＤ法などの化学気相成長法（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）を用いて、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜などを、単層でまたは積層して形成することができる。なお、本明細書中において、酸化窒化膜とは、その組成として、窒素よりも酸素の含有量が多いものを指し、窒化酸化膜とは、その組成として、酸素よりも窒素の含有量が多いものを指す。

下地膜１０２は、生産性および上述の不純物拡散防止の観点を鑑みると、５０ｎｍ以上５００ｎｍ以下の膜厚とすることが好ましいが、必ずしも当該範囲内である必要はない。

半導体素子５０において、チャネル形成領域１０４ｂに酸素欠損が存在すると、上述のように酸素欠損に起因して電荷が生じる場合があるため、下地膜１０２は、酸化物半導体膜１０４に酸素を十分に供給できるだけの酸素を含有することが好ましい。なお、ここでの「酸化物半導体膜１０４に酸素を供給」とは、島状に形成された酸化物半導体膜１０４に直接酸素を供給することに限らず、島状に形成する前の酸化物半導体膜（パターン形成されていない酸化物半導体膜。）に対して酸素を供給することも含まれている。以下の説明においても、「酸化物半導体膜１０４に酸素を供給」という旨の記載がある場合、同様の意味と理解してよい。

下地膜１０２中に酸素が含まれている場合、後述する酸化物半導体膜１０４を成膜後の熱処理によって下地膜１０２中の酸素の一部を脱離させることができるので、酸化物半導体膜１０４に酸素を供給し、酸化物半導体膜１０４中の酸素欠損を補填することができる。

特に、下地膜１０２中（バルク中）に少なくとも化学量論的組成を超える量の酸素が存在することが好ましい。例えば、下地膜１０２として酸化シリコンを用いる場合、ＳｉＯ_２＋α（ただし、α＞０）で表される酸化シリコン膜を用いることが好ましい。なお、このような化学量論的組成よりも酸素を過剰に含む領域（以下、酸素過剰領域とも記載する。）は、下地膜１０２の少なくとも一部に存在していればよい。

熱処理により酸化物半導体膜１０４に酸素を供給する機能を下地膜１０２に持たせる場合、下地膜１０２から脱離する酸素が酸化物半導体膜１０４に効率的に供給されるように、下地膜１０２を、酸素透過性の低い膜と酸素供給性の高い膜の積層構造とすることが好ましい。例えば、下地膜１０２を、酸素透過性の低い酸化アルミニウム膜（基板１００に接する側に成膜。）と上述の化学量論的組成を超える量の酸素を含む酸化シリコン膜（酸化物半導体膜１０４に接する側に成膜。）を積層した膜としてもよい。

なお、下地膜１０２は、膜中に極力水素原子を含まないことが望ましい。これは、後の工程にて成膜する酸化物半導体膜１０４中に水素原子が含まれると、水素原子が酸化物半導体と結合することによって水素の一部がドナーとなり、キャリアである電子を生じ、トランジスタのしきい値電圧がマイナス方向にシフトしてしまうからである。このため、膜中の水素原子を低減するという観点から考えると、下地膜１０２の成膜にはスパッタリング法などの物理気相成長法を用いることが好ましいが、面内バラツキ、パーティクル混入および成膜タクトを低減する観点からは、ＣＶＤ法を用いて下地膜１０２を成膜することが効果的であるといえる。また、ＣＶＤ法は、上述の効果により大面積基板に対する成膜についても効果的であるといえる。

下地膜１０２をＣＶＤ法（例えば、プラズマＣＶＤ法など。）で成膜した場合、成膜ガス種としてシランガス（ＳｉＨ_４）などのように水素を含むガスを用いるため、下地膜１０２中には多量の水素が含まれてしまう。

そのため、ＣＶＤ法により下地膜１０２を成膜した場合は、成膜後の下地膜１０２に対して、膜中の水素原子除去を目的とした熱処理（以下、本明細書において、膜中から水素原子を除去することを目的とした加熱を、「脱水化処理」または「脱水素化処理」と記載する。）を行う必要がある。当該熱処理は、２５０℃以上６５０℃以下、好ましくは４５０℃以上６００℃以下、または基板の歪み点未満とする。例えば、熱処理装置の一つである電気炉に基板を導入し、下地膜１０２に対して真空（減圧）雰囲気下において６５０℃で１時間の加熱処理を行えばよい。

上述の熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（ＧａｓＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（ＬａｍｐＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置等のＲＴＡ（ＲａｐｉｄＴｈｅｒｍａｌＡｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が用いられる。なお、熱処理装置としてＧＲＴＡ装置を用いる場合には、その処理時間が短いため、６５０℃〜７００℃の高温に加熱した不活性ガス中で基板を加熱してもよい。

熱処理は、窒素、酸素、超乾燥空気（水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）、または希ガス（アルゴン、ヘリウムなど）の雰囲気下で行えばよく、上記窒素、酸素、超乾燥空気、または希ガス等の雰囲気に水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、酸素、または希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

下地膜１０２に対して上述の熱処理を行った場合、水素と共に酸素の一部も下地膜１０２中から除去されてしまう可能性がある。そこで、上述の熱処理を行った後に、下地膜１０２に対して酸素を添加する処理（以下、本明細書において、膜中に酸素を添加することを目的とした処理を、「加酸素化処理」と記載する。または酸化物半導体膜に含まれる酸素を化学量論的組成よりも多くすることを目的とした処理を、「過酸素化処理」と記載する。）を行うことが好ましい。

なお、加酸素化処理により下地膜１０２に添加される酸素は、少なくとも酸素ラジカル、オゾン、酸素原子、酸素イオン（分子イオン、クラスタイオンを含む）のいずれか一つ以上が含まれている。脱水化処理又は脱水素化処理を行った下地膜１０２に加酸素化処理を行うことにより、下地膜１０２中に酸素を含有させることができる。そのため、脱水化処理または脱水素化処理によって下地膜１０２から酸素が脱離した場合であっても、加酸素化処理を行うことで下地膜１０２に酸素を補填することができる。

下地膜１０２への加酸素化処理は、例えば、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法、プラズマ処理等を用いることができる。なお、イオン注入法として、ガスクラスタイオンビームを用いてもよい。

なお、加酸素化処理は、基板１００の全面を一度に処理してもよいし、例えば、線状のイオンビームを用いてもよい。線状のイオンビームを用いる場合には、基板又はイオンビームを相対的に移動（スキャン）させることで、下地膜１０２全面に酸素を導入することができる。

加酸素化処理で使用される供給ガスとしては、Ｏを含有するガスを用いればよく、例えば、Ｏ_２ガス、Ｎ_２Ｏガス、ＣＯ_２ガス、ＣＯガス、ＮＯ_２ガス等を用いることができる。なお、酸素の供給ガスに希ガス（例えばＡｒ）を含有させてもよい。

イオン注入法で加酸素化処理行う場合、酸素のドーズ量は１×１０^１３ｉｏｎｓ／ｃｍ^２以上５×１０^１６ｉｏｎｓ／ｃｍ^２以下とするのが好ましい。なお、酸素の注入深さは、注入条件により適宜制御すればよい。

下地膜１０２として酸化物絶縁膜を用いる場合、当該酸化物絶縁膜において、酸素は主たる成分材料の一つであるため、酸化物絶縁膜中の酸素濃度を、ＳＩＭＳ（ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）などの方法を用いて、正確に見積もることは難しい。つまり、酸化物絶縁膜に酸素が意図的に添加されたか否かを判別することは困難であるといえる。また、下地膜１０２に含まれる過剰な酸素が後の工程で酸化物半導体膜へと供給される場合おいても同様のことがいえる。

ところで、酸素には^１７Ｏや^１８Ｏといった同位体が存在し、自然界におけるこれらの存在比率はそれぞれ酸素原子全体の０．０３８％、０．２％程度であることが知られている。これら同位体の濃度はＳＩＭＳなどの方法によって見積もることができるため、下地膜１０２中の同位体の濃度を測定することで、下地膜１０２に意図的に酸素が添加されたか否かを判別しても良い。なお、当該方法は、後の工程にて形成される酸化物半導体膜１０４やゲート絶縁膜１１０にも用いることができる。

酸化物半導体膜１０４成膜後の加熱処理により下地膜１０２から脱離する酸素は、酸化物半導体膜１０４中の酸素欠損を補うだけでなく、下地膜１０２と酸化物半導体膜１０４との界面準位密度を低減する効果もある。このため、酸化物半導体膜と下地絶縁膜との界面にキャリアが捕獲されることを抑制することができ、信頼性の高いトランジスタを得ることができる。

上述の加酸素化処理および脱水化処理の一方または両方は、複数回行ってもよい。例えば、第１の酸素導入処理、脱水化処理（または脱水素化処理）、第２の酸素導入処理というように酸素導入処理を２回行うことにより、第１の酸素導入処理により結晶構造に歪み形成されているため、第２の酸素導入処理において、結晶構造内に酸素をより多く導入することができるため、下地膜１０２に対して加熱処理を行った際の酸素放出量をより多くすることができる。

なお、後の工程にて下地膜１０２上に酸化物半導体膜１０４を形成するが、下地膜１０２の平坦性が低いと酸化物半導体膜１０４の平坦性も低くなり、半導体素子５０の電気特性が悪化する（例えば、チャネル部に凹凸が存在することによる移動度の低下など。）ため、下地膜１０２の表面平坦性を高めることが好ましい。

下地膜１０２表面平坦性を高めるための処理（以下、膜の表面平坦性を高める処理のことを、平坦化処理と記載する。）としては、例えば、化学機械研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）処理やドライエッチング法などを用いればよい。なお、ＣＭＰ処理を行う場合は、１回のみ行ってもよいし、複数回行ってもよい。

下地膜１０２の表面平坦性としては、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好ましくは０．１ｎｍ以下とするとよい。そのため、酸化物半導体を形成する面に対して平坦化処理を行うことが好ましい。平坦化処理としては、化学機械研磨処理、またはドライエッチング法などを用いればよい。なお、ＣＭＰ処理を行う場合は、１回のみ行ってもよいし、複数回行ってもよい。複数回に分けてＣＭＰ処理を行う場合は、高い研磨レートの一次研磨を行った後、低い研磨レートの仕上げ研磨を行うことが好ましい。このように研磨レートの異なる研磨を組み合わせることによって、酸化物半導体を形成する面の平坦性をより向上させることができる。

なお、Ｒａは、ＪＩＳＢ０６０１で定義されている算術平均粗さを面に対して適用できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均した値」と表現でき、以下の式にて定義される。

ここで、指定面とは、粗さ計測の対象となる面であり、座標（ｘ１，ｙ１，ｆ（ｘ１，ｙ１）），（ｘ１，ｙ２，ｆ（ｘ１，ｙ２）），（ｘ２，ｙ１，ｆ（ｘ２，ｙ１）），（ｘ２，ｙ２，ｆ（ｘ２，ｙ２））の４点で表される四角形の領域とし、指定面をｘｙ平面に投影した長方形の面積をＳ０、基準面の高さ（指定面の平均の高さ）をＺ０とする。Ｒａは原子間力顕微鏡（ＡＦＭ：ＡｔｏｍｉｃＦｏｒｃｅＭｉｃｒｏｓｃｏｐｅ）にて測定可能である。

本実施の形態では、下地膜１０２として、ＣＶＤ装置を用いて酸化シリコン膜を３００ｎｍ成膜し、当該膜の表面をＣＭＰ処理により平坦化した後に、脱水素化処理として真空中で１時間の加熱処理を行い、加酸素化処理としてイオンインプランテーション装置（加速電圧：６０ｋＶ、ドーズ量：２．０×１０^１６ｃｍ^−２）を用いて下地膜１０２中に酸素を添加した。

次に、下地膜１０２上に、真空蒸着法やスパッタリング法などの物理気相成長法やプラズマＣＶＤ法などの化学気相成長法を用いて酸化物半導体膜を成膜し、フォトリソグラフィ法、印刷法、インクジェット法などを用いて酸化物半導体膜上にマスクを形成し、当該マスクを用いて酸化物半導体膜の一部を選択的に除去することで、酸化物半導体膜１０４を形成する（図２（Ｂ）参照。）。

酸化物半導体膜１０４の形成に用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）を含む。特にＩｎと亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。

例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。

また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素又は複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）、あるいはＩｎ：Ｇａ：Ｚｎ＝３：１：２（＝１／２：１／６：１／３）の原子数比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子数比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

しかし、インジウムを含む酸化物半導体は、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低くすることにより移動度を上げることができる。

なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）^２＋（ｂ−Ｂ）^２＋（ｃ−Ｃ）^２≦ｒ^２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。

酸化物半導体膜中の酸素欠損をできるだけ少なくするためには、成膜雰囲気中のガス種に占める酸素ガスの割合が高い状態で酸化物半導体膜を成膜することが好ましい。このため、装置内に酸素を導入することが可能で、かつ、ガス流量の調整ができるスパッタリング装置を用いることが好ましいといえる。そして、スパッタリング装置の成膜チャンバー内への導入ガスは、全体の９０％以上を酸素ガス、他のガスを希ガスとすることが望ましい。また、より好ましくは成膜チャンバー内への導入ガスを酸素ガスのみとし、成膜雰囲気中のガス種に占める酸素ガスの割合を極力１００％に近づけることが望ましい。

スパッタリング装置を用いて酸化物半導体膜を形成するにあたり、用いるターゲットとしては、上述に記載された組成の各種ターゲットを用いればよい。例えば、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１の酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２の酸化物ターゲットや、原子数比がＩｎ：Ｇａ：Ｚｎ＝２：１：３の酸化物ターゲットを用いることができる。なお、ターゲットの相対密度は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。相対密度の高いターゲットを用いることにより、成膜した酸化物半導体膜は緻密な膜となる。

酸化物半導体膜を成膜する際に用いるガスとしては、水、水素、水酸基又は水素化物などの不純物が含まれないことが好ましい。または、純度が６Ｎ以上好ましくは７Ｎ以上（即ち、ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）のガスを用いることが好ましい。

成膜した酸化物半導体膜中に水素が多量に含まれると、当該水素が酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、成膜する酸化物半導体膜は、水素濃度は、５×１０^１８ａｔｏｍｓ／ｃｍ^３未満、好ましくは１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、より好ましくは５×１０^１７ａｔｏｍｓ／ｃｍ^３以下、更に好ましくは１×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることが望ましい。なお、上述の酸化物半導体膜中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。

酸化物半導体膜を成膜するにあたり、成膜室内の水分（水、水蒸気、水素、水酸基または水酸化物を含む）を除去するために、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜１０４に含まれる水素、水分などの不純物の濃度を低減できる。

また、酸化物半導体膜中にアルカリ金属またはアルカリ土類金属が含まれると、酸化物半導体と結合することによって、キャリアが生成されることがあり、トランジスタのオフ電流が上昇する原因となる。そのため、酸化物半導体膜１０４において、アルカリ金属またはアルカリ土類金属の濃度は、１×１０^１８ａｔｏｍｓ／ｃｍ^３以下、好ましくは２×１０^１６ａｔｏｍｓ／ｃｍ^３以下とすることが望ましい。

なお、酸化物半導体膜としてＣＡＡＣ−ＯＳ膜を成膜する場合、以下の３つの方法で成膜すればよい。第１の方法は、２００℃以上４５０℃以下の成膜温度で酸化物半導体膜を成膜し、酸化物半導体膜１０４をＣＡＡＣ−ＯＳ膜とする方法である。第２の方法は、酸化物半導体膜１０４を成膜した後、当該膜に対して２００℃以上７００℃以下の熱処理を行い、酸化物半導体膜１０４をＣＡＡＣ−ＯＳ膜とする方法である。第３の方法は、一層目の酸化物半導体膜を薄く成膜した後、２００℃以上７００℃以下の熱処理を行い一層目の膜をＣＡＡＣ−ＯＳ膜とし、当該膜上に二層目の成膜を行うことで、一層目の結晶を種結晶として二層目の酸化物半導体膜をＣＡＡＣ−ＯＳ膜とする方法である。

なお、酸化物半導体膜を成膜する前に、アルゴンガスを導入してプラズマを発生させ、下地膜１０２の表面に付着している粉状物質（パーティクル、ごみともいう）や有機物を除去する処理（逆スパッタ処理とも言われる。）を行うことが好ましい。なお、アルゴンに代えて、窒素、ヘリウム、酸素などのガスを用いてもよい。

本実施の形態では、スパッタリング装置（アルゴン流量／酸素流量：３０ｓｃｃｍ／１５ｓｃｃｍ、チャンバー内圧力：０．４Ｐａ、印加電力：０．５ｋＷ（ＤＣ）、ターゲット−基板間距離：６０ｍｍ、基板温度：２００℃）を用いて、ＣＡＡＣ−ＯＳ膜であるＩＧＺＯ膜を２０ｎｍ成膜した。

次に、下地膜１０２および酸化物半導体膜１０４上に、ゲート絶縁膜１１０を形成する（図２（Ｃ）参照。）。

ゲート絶縁膜１１０の形成に用いる絶縁膜としては、下地膜１０２にて記載した説明と同様の方法および材料を用いて単層または積層構造の膜を形成して用いることができる。また、酸化ハフニウム膜、ハフニウムシリケート膜（ＨｆＳｉ_ｘＯ_ｙｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート膜（ＨｆＳｉＯ_ｘＮ_ｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート膜（ＨｆＡｌ_ｘＯ_ｙ（ｘ＞０、ｙ＞０））などのｈｉｇｈ−ｋ材料をゲート絶縁膜１１０の少なくとも一部として用いてもよい。これによりゲートリーク電流を低減することができる。

なお、ゲート絶縁膜１１０として用いる絶縁膜として、３〜５ｋＷのマイクロ波電力を用いて形成した絶縁膜を用いることが好ましい。例えば、亜酸化窒素（Ｎ_２Ｏ）とシラン（ＳｉＨ_４）を導入し、１０〜３０Ｐａの圧力にて３〜５ｋＷのマイクロ波（２．４５ＧＨｚ）電力を電極に印加して気相成長法により１ｎｍ〜３０ｎｍ（好ましくは２ｎｍ〜２０ｎｍ）の酸化窒化シリコン膜を形成してゲート絶縁膜を形成してもよい。このように、固相反応と気相成長法による反応を組み合わせることにより界面準位密度が低く絶縁耐圧の優れた絶縁膜を形成することができるため、ゲート絶縁膜１１０として好ましい膜であると言える。

本実施の形態では、上述の２．４５ＧＨｚのマイクロ波電力を用いて、１０ｎｍの酸化窒化シリコン膜を成膜した。

次に、ゲート絶縁膜１１０上に導電膜を形成し、フォトリソグラフィ法、印刷法、インクジェット法などを用いて導電膜上にマスクを形成し、当該マスクを用いて導電膜の一部を選択的に除去することで、ゲート電極１１２を形成する（図２（Ｄ）参照。）。

ゲート電極１１２の形成に用いる導電膜としては、導電膜１０６ａ（および導電膜１０６ｂ）にて記載した説明と同様の方法および材料を用いることができる。

また、ゲート電極１１２は、少なくともゲート絶縁膜１１０と接する面を、酸化物半導体膜１０４の仕事関数よりも大きな仕事関数を有する材料、より好ましくは１電子ボルト以上大きな仕事関数を有する材料を用いることが望ましい。当該材料としては、例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（ＩＧＺＯ膜）、窒素を含むＩｎ−Ｓｎ−Ｏ膜、窒素を含むＩｎ−Ｇａ−Ｏ膜、窒素を含むＩｎ−Ｚｎ−Ｏ膜、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜、金属窒化膜（窒化インジウム膜、窒化亜鉛膜、窒化タンタル膜、窒化タングステン膜など）を用いることができる。これらの膜は５ｅＶ以上の仕事関数を有し、トランジスタのしきい値電圧をプラスにすることができ、トランジスタを所謂ノーマリーオフ型のトランジスタとすることができる。例えば、窒素を含むＩＧＺＯ膜を用いる場合、少なくとも酸化物半導体膜１０４より高い窒素濃度、具体的には、窒素原子を７原子％以上含むＩＧＺＯ膜を用いればよい。

本実施の形態では、スパッタリング装置を用いて３０ｎｍの窒化タンタル膜および１３５ｎｍのタングステン膜の導電膜をこの順に成膜した。

次に、酸化物半導体膜１０４の導電率を変化させる不純物イオン１１３を、酸化物半導体膜１０４に導入する。この際、ゲート電極１１２がマスクとして機能するため、酸化物半導体膜１０４中には、不純物イオン１１３が添加された、ソース領域およびドレイン領域として機能する低抵抗領域１０４ａおよび一対の低抵抗領域１０４ａに挟まれたチャネル形成領域１０４ｂが自己整合的に形成される（図３（Ａ）参照。）。

上述の不純物イオン１１３としては、１５族元素（代表的には窒素（Ｎ）、リン（Ｐ）、砒素（Ａｓ）、アンチモン（Ｓｂ））、ホウ素（Ｂ）、アルミニウム（Ａｌ）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、インジウム（Ｉｎ）、フッ素（Ｆ）、塩素（Ｃｌ）、チタン（Ｔｉ）、及び亜鉛（Ｚｎ）のいずれかから選択される一以上を用いることができる。イオン注入法は、必要なイオンのみを取り出す質量分離器を用いているため、対象物に対して不純物イオン１１３のみを選択的に添加できる。このため、イオンドーピング法を用いて添加した場合と比べて酸化物半導体膜１０４中への不純物（例えば水素など）の混入が少なくなるため好ましい。ただし、イオンドーピング法を除外するものではない。

本実施の形態では、イオンインプランテーション装置（加速電圧：３０ｋＶ、ドーズ量：３．０×１０^１５ｃｍ^−２）を用いて、酸化物半導体膜１０４中にリンを添加した。

なお、図３（Ａ）に示すように、酸化物半導体膜１０４上に何らかの膜（本実施の形態では、ゲート絶縁膜１１０）を形成した状態で、当該膜を通して酸化物半導体膜１０４に不純物イオン１１３を添加することにより、酸化物半導体膜１０４にイオン添加時のダメージが直接加わらないため、酸化物半導体膜１０４の結晶性が乱れにくいといったメリットがある。

上述のようにゲート電極１１２を用いて低抵抗領域１０４ａおよびチャネル形成領域１０４ｂを形成する場合、ゲート電極１１２と重なる部分の酸化物半導体膜１０４の一部（具体的には、ゲート電極１１２の膜厚が薄くなっている、ゲート電極１１２の側面付近。）にも不純物イオン１１３が導入され、ゲート電極１１２と重なる部分の一部に抵抗が低減した領域が形成されることがある。この場合、当該領域は低抵抗領域１０４ａと比較して不純物イオン１１３の導入量が少なくなり、低抵抗領域１０４ａより抵抗が大きく、かつチャネル形成領域１０４ｂより抵抗が小さくなる。このため、当該領域はチャネル形成領域に加わる電界を緩和する電界緩和領域として機能する。

なお、上述のように酸化物半導体膜１０４に対しての不純物イオン１１３の添加は、半導体素子５０の抵抗（導電膜１０６ａと導電膜１０６ｂ間の抵抗とも言える。）を下げるうえでは好ましい処理であるが、当該処理は必ずしも必要なものではない。例えば、半導体素子５０の抵抗がそれほど重要でない場合や、酸化物半導体膜１０４の膜面全体において高い結晶性を必要とする場合などでは、不純物イオン１１３の添加を行わないという選択もできる。このことは、他の実施の形態においても言える。

次に、ゲート絶縁膜１１０の露出部分に対して窒化処理を行い、少なくともゲート電極１１２と重ならない領域に窒化領域１１４を形成する（図３（Ｂ）参照。）。

窒化領域１１４は、ゲート絶縁膜１１０よりも窒化膜に近い状態であり、ゲート絶縁膜１１０と比較して不純物の拡散防止性に優れているため、酸化物半導体膜１０４からの酸素の脱離を効果的に抑制できる。

なお、本実施の形態では、窒化領域１１４はゲート絶縁膜１１０の膜厚方向の一部に存在する構造としているが、図４（Ａ）のように、ゲート絶縁膜１１０の膜厚方向全体に窒化領域１１４が存在する構造とすることが好ましい。当該構造とすることで、チャネル形成領域１０４ｂ中の酸素が上方（つまり、ゲート絶縁膜１１０方向）に脱離した場合、ゲート絶縁膜１１０に接して窒化領域１１４が存在するため、脱離酸素が面方向に拡散しにくい。

窒化領域１１４を形成する方法（窒化処理）としては、窒素ガスまたはアンモニアガスなどを高周波プラズマにより励起して、活性な窒素ラジカル（Ｎラジカル）または窒化水素ラジカル（ＮＨラジカル）を生成し、これらのラジカルを利用して、ゲート絶縁膜１１０の露出部分を窒化すればよい。また、当該窒化処理中に基板に対して熱処理を加えてもよい。

上述のプラズマを用いた窒化処理は、ＣＶＤ装置、特に、高密度プラズマ（Ｈｉｇｈ＿Ｄｅｎｓｉｔｙ＿Ｐｌａｓｍａ）ＣＶＤ装置、エッチング装置などのプラズマ発生機構を有する装置を用いて行うことができる。

次に、ゲート絶縁膜１１０およびゲート電極１１２上に、第１の絶縁膜１１６ａおよび第２の絶縁膜１１６ｂを備える絶縁膜１１６を形成し、絶縁膜１１６の一部に導電膜１０６ａおよび導電膜１０６ｂが露出する開口部を形成し、当該開口部を介して酸化物半導体膜１０４と電気的に接続された導電膜１０６ａおよび導電膜１０６ｂを形成する（図３（Ｃ））。導電膜１０６ａおよび導電膜１０６ｂは、半導体素子５０のソース電極（ソース配線とも言える。）およびドレイン電極（ドレイン配線とも言える。）として機能する。

第１の絶縁膜１１６ａおよび第２の絶縁膜１１６ｂとしては、下地膜１０２にて記載した説明と同様の方法および材料を用いることができる。なお、より好ましくは、酸化物半導体膜１０４に近い側の絶縁膜（本実施の形態では、第１の絶縁膜１１６ａ）を酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜などの酸素に対するバリア性が高い膜を単層または積層構造で形成することが好ましい。

第１の絶縁膜１１６ａに上述のような酸素に対するバリア性が高い膜を用いた場合、仮に、酸化物半導体膜１０４から脱離した酸素が、窒化領域１１４を通過してきたとしても、第１の絶縁膜１１６ａにより、脱離酸素の外部放出（外部拡散とも言える。）をより効果的に低減できる。

なお、第１の絶縁膜１１６ａとして酸化アルミニウム膜を用いる場合、膜を高密度（膜密度３．２ｇ／ｃｍ^３以上、好ましくは３．６ｇ／ｃｍ^３以上）とすることが好ましい。

また、酸化物半導体膜１０４と直接接しない第２の絶縁膜１１６ｂについては、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、エポキシ樹脂等の有機樹脂を、スピンコート法、印刷法、ディスペンス法またはインクジェット法などを用いて塗布し、塗布した材料に応じた硬化処理（例えば、加熱処理や光照射処理など。）を行い形成してもよい。また、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。

本実施の形態では、第１の絶縁膜１１６ａとして、スパッタリング装置（アルゴン流量／酸素流量：２５ｓｃｃｍ／２５ｓｃｃｍ、チャンバー内圧力：０．４Ｐａ、印加電力：０．２５ｋＷ（ＲＦ）、ターゲット−基板間距離：６０ｍｍ、基板温度：２５０℃）を用いて、７０ｎｍの酸化アルミニウム膜を形成し、第２の絶縁膜１１６ｂとして、ＣＶＤ装置を用いて３００ｎｍの酸化窒化シリコン膜を形成して用いた。

絶縁膜１１６の一部に導電膜１０６ａおよび導電膜１０６ｂが露出する開口部を形成する方法については特段の限定はなく、公知の方法を用いればよい（例えば、フォトリソグラフィ法を用いて絶縁膜１１６上にマスクを形成し、当該マスクを用いて、ドライエッチング法やウェットエッチング法などにより絶縁膜１１６の一部を選択的に除去すればよい）。

導電膜１０６ａおよび導電膜１０６ｂとしては、真空蒸着法やスパッタリング法などの物理気相成長法やプラズマＣＶＤ法などの化学気相成長法を用いて導電膜を成膜し、フォトリソグラフィ法、印刷法、インクジェット法などを用いて導電膜上にマスクを形成し、当該マスクを用いて導電膜の一部を選択的に除去することで形成できる。

導電膜の材料としては、半導体素子５０の作製工程にて行われる加熱処理に耐えられる材料を用いる。例えば、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた元素を含む金属膜、又は上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、アルミニウム、銅などの金属膜の下側又は上側の一方又は双方にチタン、モリブデン、タングステンなどの高融点金属膜又はそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。又は、導電性の金属酸化物を用いて導電膜を成膜してもよい。導電性の金属酸化物としては酸化インジウム（Ｉｎ_２Ｏ_３）、酸化スズ（ＳｎＯ_２）、酸化亜鉛（ＺｎＯ）、酸化インジウム酸化スズ（Ｉｎ_２Ｏ_３−ＳｎＯ_２、ＩＴＯと略記する）、酸化インジウム酸化亜鉛（Ｉｎ_２Ｏ_３−ＺｎＯ）又はこれらの金属酸化物材料に酸化シリコンを含ませたものを用いることができる。

本実施の形態では、スパッタリング法を用いて形成した５０ｎｍのチタン膜、２００ｎｍのアルミニウム膜、５０ｎｍのチタン膜をこの順に積層させた導電膜を形成した後、フォトリソグラフィ法を用いて導電膜上にマスクを形成し、当該マスクを用いて導電膜の一部をドライエッチング法やウェットエッチング法などにより選択的に除去することで、導電膜１０６ａおよび導電膜１０６ｂを形成した。

以上の工程を経ることにより、図１にて記載した、酸化物半導体薄膜の酸素欠損の発生を抑制できる、特にチャネル形成領域の酸素欠損の発生を抑制できる構造を備えるトップゲート構造の半導体素子５０を作製することができる。

なお、半導体素子５０は、図４（Ｂ）に示すように、チャネル形成領域１０４ｂの下に、下地膜１０２を挟んで半導体素子５０のバックゲートとして機能する導電膜１１５を備えた構造としてもよい。

導電膜１１５は半導体素子５０のゲート電極１１２と同様に機能させることができるため、導電膜１１５に印加する電圧を変化させることにより、半導体素子５０のしきい値電圧を制御することができる。このため、半導体素子５０をノーマリーオフ型とすることができるため好ましい。

導電膜１１５としては、ゲート電極１１２にて記載した説明と同様の方法および材料を用いて形成すればよい。また、導電膜１１５としては、少なくともゲート絶縁膜側の面を、酸化物半導体膜１０４の仕事関数よりも大きな仕事関数を有する材料、より好ましくは１電子ボルト以上大きな仕事関数を有する材料を用いることが望ましい。当該材料については、ゲート絶縁膜１１０にて記載した説明と同様の材料を用いることができる。例えば、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合、少なくとも酸化物半導体膜１０４より高い窒素濃度、具体的には、窒素原子を７原子％以上含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いればよい。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、酸化物半導体薄膜の酸素欠損の発生を抑制できるトップゲート構造の半導体素子の構造を、図５を用いて説明すると共に、当該半導体素子の作製方法を図６および図７を用いて説明する。

＜半導体素子の構造例＞
本実施の形態に記載の半導体素子の構造を、図５を用いて説明する。なお、図５（Ａ）は半導体素子１５０の上面図、図５（Ｂ）は図５（Ａ）の一点鎖線Ａ１−Ａ２の断面図である。

本実施の形態に記載の半導体素子１５０は、構成要素については実施の形態１に記載の半導体素子５０に含まれているものであるが、窒化領域１１４が、ゲート絶縁膜１１０の側面に形成されている点、酸化物半導体膜１０４の上面の一部にも窒化領域（以下、酸化物半導体膜１０４中の窒化領域を、窒化領域１１１と記載する。）が形成されている点が、実施の形態１に記載の半導体素子５０の構造と異なっている。

実施の形態１に記載の半導体素子５０の構造では、図１（Ｂ）に示すように、窒化領域１１４となっていないゲート絶縁膜１１０が、酸化物半導体膜１０４に接して酸化物半導体膜１０４の面方向に沿って延在している場合、チャネル形成領域１０４ｂから脱離した酸素は、ゲート絶縁膜１１０部分を通って半導体素子５０の外側に拡散しやすい傾向があるため、酸化物半導体膜１０４の酸素欠損が増加し、半導体素子５０に悪影響が生じる場合がある。

しかしながら、本実施の形態に記載の半導体素子１５０の構造では、窒化領域１１４がゲート絶縁膜１１０の側面に形成されているため、チャネル形成領域１０４ｂから脱離した酸素が半導体素子１５０の外部に拡散することを抑制できる。したがって、酸化物半導体膜１０４の酸素欠損の増加を抑制し、半導体素子１５０の電気特性を良好な状態に保つことができる。

また、酸化物半導体膜１０４は導電膜１０６ａ、導電膜１０６ｂに覆われており、加えて導電膜１０６ａ、導電膜１０６ｂおよびゲート絶縁膜１１０に覆われていない酸化物半導体膜１０４の表面には窒化領域１１１が形成されているため、チャネル形成領域から酸化物半導体膜中を通って脱離する酸素を抑制する、外部からの水や水素などの不純物がチャネル形成領域に拡散することを抑制するといった効果も併せ持つため、半導体素子１５０の信頼性向上に繋がる。

＜半導体素子の作製方法＞
次に、図６を用いて、図５に示す半導体素子１５０の作製方法の一例について説明する。

まず、絶縁表面を有する基板１００に下地膜１０２、酸化物半導体膜１０４を形成する（図６（Ａ）参照。）。基板１００、下地膜１０２、酸化物半導体膜１０４は、実施の形態１にて記載した各々の説明と同様の材料および方法を用いて形成すればよい。

次に、下地膜１０２および酸化物半導体膜１０４上に導電膜を成膜し、フォトリソグラフィ法、印刷法、インクジェット法などを用い導電膜上にマスクを形成し、当該マスクを用いて導電膜の一部を選択的に除去することで、導電膜１０６ａおよび導電膜１０６ｂを形成する（図６（Ｂ）参照。）。なお、導電膜１０６ａおよび導電膜１０６ｂは酸化物半導体膜１０４と電気的に接続されており、半導体素子１５０のソース電極（ソース配線とも言える。）およびドレイン電極（ドレイン配線とも言える。）として機能する。

次に、酸化物半導体膜１０４、導電膜１０６ａおよび導電膜１０６ｂ上に絶縁膜および導電膜を成膜し、フォトリソグラフィ法、印刷法、インクジェット法などを用いて導電膜上にマスクを形成し、当該マスクを用いて導電膜および絶縁膜の一部を選択的に除去することで、ゲート絶縁膜１１０およびゲート電極１１２を形成する（図６（Ｃ）参照。）。ゲート絶縁膜１１０およびゲート電極１１２は、実施の形態１にて記載した各々の説明と同様の材料および方法を用いて形成すればよい。

次に、酸化物半導体膜１０４の導電率を変化させる不純物イオン１１３を、酸化物半導体膜１０４に導入する。この際、ゲート電極１１２がマスクとして機能するため、酸化物半導体膜１０４中には、不純物イオン１１３が添加された、ソース領域およびドレイン領域として機能する低抵抗領域１０４ａおよび一対の低抵抗領域１０４ａに挟まれたチャネル形成領域１０４ｂが自己整合的に形成される（図６（Ｄ）参照。）。なお、導電膜１０６ａおよび導電膜１０６ｂと重なる酸化物半導体膜１０４についても不純物イオン１１３が添加されない。チャネル形成領域１０４ｂと区別するため、当該領域をオフセット領域１０４ｃと記載する。不純物イオン１１３は、実施の形態１に記載した説明と同様の材料および方法を用いればよい。

次に、ゲート絶縁膜１１０および酸化物半導体膜１０４の露出部分に対して窒化処理を行い、ゲート絶縁膜１１０の側面に窒化領域１１４を形成すると共に、上部にゲート絶縁膜１１０の形成されていない領域近傍の酸化物半導体膜１０４の上面に窒化領域１１１を形成する（図７（Ａ）参照。）。窒化領域１１１および窒化領域１１４の形成方法は、実施の形態１の窒化領域１１４の形成方法に記載した説明と同様の方法を用いて形成すればよい。

窒化領域１１４は、ゲート絶縁膜１１０の側面に形成されているため、チャネル形成領域１０４ｂから脱離した酸素が、ゲート絶縁膜１１０内を面方向に拡散しながら外部に放出されることを抑制できる。

以上の工程を経ることにより、図５にて記載した、トップゲート構造の半導体素子１５０を作製することができる。

なお、半導体素子１５０は、実施の形態２にて説明したように、チャネル形成領域１０４ｂの下に、下地膜１０２を挟んで半導体素子１５０のバックゲートとして機能する導電膜を備えた構造としてもよい（図示しない。）。当該導電膜の形成に使用する材料や方法は、実施の形態１の導電膜１１５にて記載した説明と同様の材料および方法を用いればよい。

半導体素子１５０は、酸化物半導体薄膜の酸素欠損、特にチャネル形成領域の酸素欠損の発生を抑制できるといった特徴を有しているため、半導体素子１５０の電気特性を良好なものとすることができる。

その後、実施の形態１の図３（Ｃ）の説明にて記載したように、半導体素子１５０上に絶縁膜１１６および配線１１８を形成してもよい。

（実施の形態３）
本実施の形態では、実施の形態２とは異なるトップゲート構造の半導体素子の構造を、図８を用いて説明すると共に、当該半導体素子の作製方法を、図９を用いて説明する。

＜半導体素子の構造例＞
本実施の形態に記載の半導体素子の構造を、図８を用いて説明する。なお、図８（Ａ）は半導体素子４５０の上面図、図８（Ｂ）は図８（Ａ）の一点鎖線Ｂ１−Ｂ２の断面図である。

本実施の形態に記載の半導体素子４５０は、構成要素については実施の形態２に記載の半導体素子１５０と同じであるが、酸化物半導体膜１０４中にオフセット領域１０４ｃが存在しない点、導電膜１０６ａと重なる領域および導電膜１０６ｂと重なる領域の酸化物半導体膜１０４の上面において窒化領域１１１が形成されている点が、実施の形態２に記載の半導体素子１５０の構造と異なっている。

実施の形態２に記載の半導体素子１５０の構造では、導電膜１０６ａおよび導電膜１０６ｂが酸化物半導体膜１０４と直接接している。金属膜と酸化物半導体膜が接していると、熱処理などによって酸化物半導体膜と接している金属膜の表面に金属酸化膜が形成され、接触抵抗が高くなる恐れがある。また、それに伴い、例えば半導体素子のオン電流（半導体素子がオン状態の時に、ソース−ドレイン間に流れる電流。）が低下する、しきい値電圧にバラツキが生じるなどといった、電気特性の変化が生じる恐れがある。

しかしながら、本実施の形態に記載の半導体素子４５０の構造では、導電膜１０６ａに接する酸化物半導体膜１０４の表面、および導電膜１０６ｂに接する酸化物半導体膜１０４の表面に窒化領域１１１が存在するため、導電膜１０６ａと酸化物半導体膜１０４の接触抵抗および、導電膜１０６ｂと酸化物半導体膜１０４の接触抵抗を低減でき、半導体素子４５０の電気特性を良好な状態に保つことができる。

また、窒化領域１１１は、酸化物半導体膜１０４から脱離した酸素が外部に放出されることを抑制する、外部からの水や水素などの不純物がチャネル形成領域に拡散することを抑制するといった効果も併せ持つため、半導体素子４５０の信頼性向上に繋がる。

＜半導体素子の作製方法＞
次に、図９を用いて、図８に示す半導体素子４５０の作製方法の一例について説明する。

まず、絶縁表面を有する基板１００に下地膜１０２、酸化物半導体膜１０４、ゲート絶縁膜１１０およびゲート電極１１２を形成する（図９（Ａ）参照。）。基板１００、下地膜１０２、酸化物半導体膜１０４、ゲート絶縁膜１１０およびゲート電極１１２は、実施の形態２にて記載した各々の説明と同様の材料および方法を用いて形成すればよい。なお、ゲート絶縁膜１１０は、実施の形態２にて記載したように、酸化シリコンまたは酸化アルミニウムを主成分として含む第１の絶縁膜と、第１の絶縁膜上に位置し、第１の絶縁膜より誘電率の高い第２の絶縁膜を少なくとも備える積層構造としてもよい。

次に、酸化物半導体膜１０４の導電率を変化させる不純物イオン１１３を、酸化物半導体膜１０４に導入する。この際、ゲート電極１１２がマスクとして機能するため、酸化物半導体膜１０４中には、不純物イオン１１３が添加された低抵抗領域１０４ａおよび一対の低抵抗領域１０４ａに挟まれたチャネル形成領域１０４ｂが自己整合的に形成される（図９（Ｂ）参照。）。不純物イオン１１３は、実施の形態２に記載した説明と同様の材料および方法を用いればよい。

次に、ゲート絶縁膜１１０および酸化物半導体膜１０４の露出部分に対して窒化処理を行い、ゲート絶縁膜１１０の少なくとも側面に窒化領域１１４を形成すると共に、上部にゲート絶縁膜１１０の形成されていない領域の酸化物半導体膜１０４表面に窒化領域１１１を形成する（図９（Ｃ）参照。）。窒化領域１１１および窒化領域１１４は、実施の形態２に記載した説明と同様の方法を用いて形成すればよい。

次に、酸化物半導体膜１０４の低抵抗領域１０４ａに接する導電膜１０６ａおよび導電膜１０６ｂを形成する（図９（Ｄ）参照。）。導電膜１０６ａおよび導電膜１０６ｂは、実施の形態２に記載した説明と同様の材料および方法を用いればよい。

以上の工程を経ることにより、図８にて記載した、トップゲート構造の半導体素子４５０を作製することができる。

なお、半導体素子４５０は、実施の形態２にて説明したように、チャネル形成領域１０４ｂの下に、下地膜１０２を挟んで半導体素子４５０のバックゲートとして機能する導電膜を備えた構造としてもよい（図示しない。）。当該導電膜の形成に使用する材料や方法は、実施の形態２の導電膜１１５にて記載した説明と同様の材料および方法を用いればよい。

半導体素子４５０は、酸化物半導体薄膜の酸素欠損の発生を抑制できる、特にチャネル形成領域の酸素欠損の発生を抑制できるという特徴に加え、導電膜１０６ａと酸化物半導体膜１０４の接触抵抗および、導電膜１０６ｂと酸化物半導体膜１０４の接触抵抗を低減できる、チャネル形成領域から酸化物半導体膜中を通って脱離する酸素を抑制する、外部からの水や水素などの不純物がチャネル形成領域に拡散することを抑制する、導電膜１０６ａと導電膜１０６ｂ間の抵抗をより低減できるといった特徴を有しているため、半導体素子４５０の電気特性を良好なものとすることができる。

その後、実施の形態２の図７（Ｂ）の説明にて記載したように、半導体素子４５０上に絶縁膜１１６および配線１１８を形成してもよい。

（実施の形態４）
本実施の形態では、上述実施の形態とは異なるトップゲート構造の半導体素子の構造を、図１０を用いて説明すると共に、当該半導体素子の作製方法を、図１１を用いて説明する。

＜半導体素子の構造例＞
本実施の形態に記載の半導体素子の構造を、図１０を用いて説明する。なお、図１０（Ａ）は半導体素子６５０の上面図、図１０（Ｂ）は図１０（Ａ）の一点鎖線Ｃ１−Ｃ２の断面図である。

本実施の形態に記載の半導体素子６５０は、酸化物半導体膜１０４に対して窒化処理を行うことにより形成される窒化領域１１１が存在しないことが、実施の形態２に記載の半導体素子の構造と異なっている。

上述実施の形態に記載した半導体素子のように、酸化物半導体膜１０４の上面に窒化領域１１１を形成した場合、酸化物半導体膜１０４からの酸素脱離の抑制、酸化物半導体膜１０４への不純物拡散の抑制、導電膜１０６ａ（および導電膜１０６ｂ）との接触抵抗の低減など様々な効果があるが、窒化領域１１１は、図１（Ｂ）や図８（Ｂ）に示すように、酸化物半導体膜１０４の露出している領域の表面近傍だけでなく、ゲート絶縁膜１１０と重なる領域の表面近傍、つまり、チャネル形成領域１０４ｂにも形成される場合がある。

上述のように、チャネル形成領域１０４ｂに窒化領域１１１が形成された場合、チャネル形成領域１０４ｂ（特に、チャネル形成領域１０４ｂの上面近傍。）が低抵抗化してしまうため、半導体素子における実際のチャネル長と設計値のチャネル長が異なってしまい、実施者が想定した電気特性を得られない、といった問題が生じる恐れがある。

特に、半導体素子のチャネル長が非常に短い（例えば、３０ｎｍ以下。）場合では、チャネル形成領域１０４ｂが、チャネル長方向全体に渡って窒化領域１１１となり、半導体素子の電気特性が得られない（例えば、リーク電流が多いため半導体素子として機能するだけのオンオフ比が取れないなど。）という恐れがある。

しかしながら、本実施の形態に記載の半導体素子６５０の構造では、酸化物半導体膜１０４の上面に窒化領域が存在しないため、上述の問題を防止できる。

＜半導体素子の作製方法＞
次に、図１１を用いて、図１０に示す半導体素子６５０の作製方法の一例について説明する。

まず、絶縁表面を有する基板１００に下地膜１０２、酸化物半導体膜１０４、導電膜１０６ａ、導電膜１０６ｂ、絶縁膜１０７およびゲート電極１１２を形成する（図１１（Ａ）参照。）。基板１００、下地膜１０２、酸化物半導体膜１０４、導電膜１０６ａ、導電膜１０６ｂ、絶縁膜１０７およびゲート電極１１２は、実施の形態２にて記載した各々の説明と同様の材料および方法を用いて形成すればよい。

また、絶縁膜１０７については、実施の形態２に記載したゲート絶縁膜１１０の説明と同様の材料および方法を用い、ゲート電極１１２と重ならない領域が完全に除去される前に除去処理を停止することにより得られる。なお、この際、ゲート電極１１２と重ならない領域における絶縁膜１０７の厚さは、後の工程にて行う窒化処理により膜厚方向全体において窒化される膜厚以上であることが望ましい。当該膜厚については、絶縁膜１０７の膜質や窒化処理の方法など鑑みて、実施者が適宜決定すればよい。

次に、酸化物半導体膜１０４の導電率を変化させる不純物イオン１１３を、酸化物半導体膜１０４に導入する。この際、導電膜１０６ａ、導電膜１０６ｂおよびゲート電極１１２がマスクとして機能するため、酸化物半導体膜１０４中には、不純物イオン１１３が添加された、ソース領域およびドレイン領域として機能する低抵抗領域１０４ａ、一対の低抵抗領域１０４ａに挟まれたチャネル形成領域１０４ｂならびにオフセット領域１０４ｃが自己整合的に形成される（図１１（Ｂ）参照。）。不純物イオン１１３は、上述実施の形態に記載した説明と同様の材料および方法を用いればよい。

なお、不純物イオン１１３は絶縁膜１０７を通して酸化物半導体膜１０４に添加されるため、酸化物半導体膜１０４にイオン添加時のダメージが直接加わらないため、酸化物半導体膜１０４の結晶性が乱れにくいといったメリットがある。

次に、絶縁膜１０７の露出部分に対して窒化処理を行い、絶縁膜１０７の一部に窒化領域１１４を形成する（図１１（Ｃ）参照。）。窒化領域１１４は、実施の形態２に記載した説明と同様の方法を用いて形成すればよい。

次に、ゲート電極１１２と重ならない領域における絶縁膜１０７を除去し、ゲート絶縁膜１１０を形成する（図１１（Ｄ）参照。）。絶縁膜１０７の除去は、上述実施の形態にて記載したゲート絶縁膜１１０の形成方法を用いればよい。なお、ゲート絶縁膜１１０は、実施の形態１にて記載したように、酸化シリコンまたは酸化アルミニウムを主成分として含む第１の絶縁膜と、第１の絶縁膜上に位置し、第１の絶縁膜より誘電率の高い第２の絶縁膜を少なくとも備える積層構造としてもよい。

本実施の形態では、ゲート電極１１２と重ならない領域における絶縁膜１０７は全て除去しているが、必ずしも全て除去する必要はなく、酸化物半導体膜１０４上や導電膜１０６ａ（および導電膜１０６ｂ）上に薄く残っていても良い。

以上の工程を経ることにより、図１０にて記載した、トップゲート構造の半導体素子６５０を作製することができる。

なお、半導体素子６５０は、実施の形態２にて説明したように、チャネル形成領域１０４ｂの下に、下地膜１０２を挟んで半導体素子６５０のバックゲートとして機能する導電膜を備えた構造としてもよい（図示しない。）。当該導電膜の形成に使用する材料や方法は、実施の形態２の導電膜１１５にて記載した説明と同様の材料および方法を用いればよい。

その後、実施の形態２の図７（Ｂ）の説明にて記載したように、半導体素子６５０上に絶縁膜１１６および配線１１８を形成してもよい。

（実施の形態５）
本実施の形態では、実施の形態２乃至実施の形態４に示す半導体素子を使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置の一例を、図面を用いて説明する。

図１２は、半導体装置の構成の一例である。図１２（Ａ）に、半導体装置の断面図を、図１２（Ｂ）に半導体装置の平面図を、図１２（Ｃ）に半導体装置の回路図をそれぞれ示す。ここで、図１２（Ａ）は、図１２（Ｂ）のＤ１−Ｄ２における断面に相当する。

図１２（Ａ）及び図１２（Ｂ）に示す半導体装置は、下層に第１の半導体材料を含んで構成されるトランジスタ１４６１を有し、上層に第２の半導体材料を含んで構成されるトランジスタ１４６２および容量素子１４６４を有するものである。本実施の形態では、トランジスタ１４６２として、上述の実施の形態で示すトランジスタの構造を適用することができる。ここでは、実施の形態２の半導体素子１５０を用いた場合の例を記載する。

ここで、第１の半導体材料と第２の半導体材料は異なる禁制帯幅を持つ材料とすることが望ましい。例えば、第２の半導体材料を酸化物半導体以外の半導体材料（例えば、シリコン系半導体材料または化合物系半導体材料）とし、第１の半導体材料を酸化物半導体とすればよい。より好ましくは、第２の半導体材料としては、単結晶の半導体材料を用いることが好ましい。酸化物半導体以外の材料を用いたトランジスタは、高速動作が容易である。一方で、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。

なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、ｐチャネル型トランジスタを用いることができるのは言うまでもない。また、半導体装置に用いられる材料や半導体装置の構造など、半導体装置の具体的な構成をここで示すものに限定する必要はない。

図１２（Ａ）におけるトランジスタ１４６１は、酸化物半導体以外の半導体材料（例えば、シリコン、ゲルマニウム、または化合物半導体材料など。化合物半導体材料としては、例えば、ＧａＡｓ、ＩｎＰ、ＳｉＣ、ＺｎＳｅ、ＧａＮ、ＳｉＧｅなどを用いることができる。）を含む基板１４００に設けられたチャネル形成領域１４１６と、チャネル形成領域１４１６を挟むように設けられた不純物領域１４２０と、不純物領域１４２０に接する金属間化合物領域１４２４と、チャネル形成領域１４１６上に設けられたゲート絶縁膜１４０８と、ゲート絶縁膜１４０８上に設けられたゲート電極１４１０と、を有する。なお、図において、明示的にはソース電極やドレイン電極を有しない場合があるが、便宜上、このような状態を含めてトランジスタと呼ぶ場合がある。また、この場合、トランジスタの接続関係を説明するために、ソース領域やドレイン領域を含めてソース電極やドレイン電極と表現することがある。つまり、本明細書において、ソース電極との記載には、ソース領域が含まれうる。

基板１４００上のトランジスタ１４６１を覆うように絶縁膜１４２８、及び絶縁膜１４３０が設けられている。なお、トランジスタ１４６１において、ゲート電極１４１０の側面に側壁絶縁膜（サイドウォール絶縁膜）を設け、不純物濃度が異なる領域を含む不純物領域１４２０としてもよい。

上述のように、単結晶の半導体材料（例えば、単結晶シリコン基板など。）を用いたトランジスタ１４６１は、高速動作が可能である。このため、当該トランジスタを読み出し用のトランジスタとして用いることで、情報の読み出しを高速に行うことができる。トランジスタ１４６１を覆うように絶縁膜１４２８、絶縁膜１４３０を形成する。そして、トランジスタ１４６１を上層のトランジスタ１４６２と電気的に接続するため、ゲート電極１４１０の上面を露出する処理を行う。当該処理としては、上述実施の形態に記載した除去処理と同様の方法を用いればよい。

絶縁膜１４２８、絶縁膜１４３０は、代表的には酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜、酸化窒化アルミニウム膜、窒化シリコン膜、窒化アルミニウム膜、窒化酸化シリコン膜、窒化酸化アルミニウム膜などの無機絶縁膜を用いることができる。絶縁膜１４２８、絶縁膜１４３０は、プラズマＣＶＤ法又はスパッタリング法等を用いて形成することができる。

また、絶縁膜１４２８、絶縁膜１４３０として、アクリル樹脂、ポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、エポキシ樹脂等の有機樹脂を、スピンコート法、印刷法、ディスペンス法またはインクジェット法などを用いて塗布し、塗布した材料に応じた硬化処理（例えば、加熱処理や光照射処理など。）を行い形成してもよい。また、低誘電率材料（ｌｏｗ−ｋ材料）、シロキサン系樹脂、ＰＳＧ（リンガラス）、ＢＰＳＧ（リンボロンガラス）等を用いることもできる。

なお、本実施の形態において、絶縁膜１４２８として窒化シリコン膜、絶縁膜１４３０として酸化シリコン膜を用いる。

そして、平坦化処理（例えばＣＭＰ処理など。）により十分に平坦化した絶縁膜１４２８、絶縁膜１４３０（好ましくは絶縁膜１４２８および絶縁膜１４３０表面の平均面粗さは０．１５ｎｍ以下）の上に、絶縁膜１４４２および絶縁膜１４４４が設けられている。絶縁膜１４４２および絶縁膜１４４４は、上述の絶縁膜１４２８にて記載した説明と同様の方法および材料を用いて形成すればよい。

また、絶縁膜１４４２および絶縁膜１４４４に形成した開口部を介してゲート電極１４１０と電気的に接続された配線１４４６が絶縁膜１４４４上に設けられている。配線１４４６は、上述実施の形態に記載した導電膜１０６ａや導電膜１０６ｂと同様の方法および材料を用いて形成すればよい。

なお、上層のトランジスタ１４６２のバックゲートとして機能する導電膜１４４７を、配線１４４６の形成と同じ工程で形成してもよい。導電膜１４４７はトランジスタ１４６２のゲート電極と同様に機能させることができるため、導電膜１４４７に印加する電圧を変化させることにより、トランジスタ１４６２のしきい値電圧を制御することができる。このため、トランジスタ１４６２をノーマリーオフ型とすることができる。

トランジスタ１４６２の下に導電膜１４４７を設けることにより、第１のトランジスタ１４６１が設けられた下層から、第２のトランジスタ１４６２が設けられた上層に、トランジスタの特性に影響を及ぼし得る不純物の移動を抑制する。当該不純物としては、例えば水素（水、水素イオン又は水酸化イオンなどを含む。）などがある。

なお、トランジスタ１４６２をノーマリーオフ型とするためには、導電膜１４４７の少なくとも表面（トランジスタ１４６２側の面）を、酸化物半導体膜１０４の仕事関数よりも大きな仕事関数を有する材料、より好ましくは１電子ボルト以上大きな仕事関数を有する材料を用いることが望ましい。例えば、上述実施の形態に記載したように、酸化物半導体膜１０４としてＩＧＺＯ膜を用いた場合は、ＩＧＺＯ膜よりも仕事関数の大きな膜である、インジウム、ガリウム、及び亜鉛を含む酸窒化物膜（以下、ＩＧＺＯＮ膜と記載する場合もある。）を用いることができる。

また、配線１４４６および導電膜１４４７上には、第１のトランジスタ１４６１が設けられた下層から、第２のトランジスタ１４６２が設けられた上層に、トランジスタの特性に影響を及ぼし得る不純物の移動を抑制するための絶縁膜１４５１が設けられている。

絶縁膜１４５１としては、例えば、真空蒸着法やスパッタリング法などの物理気相成長法やプラズマＣＶＤ法などの化学気相成長法を用いて、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜などを形成すればよい。

また、配線１４４６や導電膜１４４７の形成により生じた段差を平坦化し、トランジスタ１４６２および容量素子１４６４を形成しやすくし、トランジスタ１４６２の備える酸化物半導体膜１０４に酸素を供給するための下地膜１４５２を、絶縁膜１４５１上に形成する。下地膜１４５２としては、下地膜１０２にて記載した説明と同様の材料を用い、ＣＭＰ装置を用いて平坦化処理を行えばよい。

そして、下地膜１４５２上には、トランジスタ１４６２および容量素子１４６４が形成されている。容量素子１４６４の一対の電極のうち、一方の電極はトランジスタ１４６２の導電膜１０６ａおよび導電膜１０６ｂと同じ材料を用い、同じ工程にて形成される。また、一対の電極のうち、他方の電極１４６６はトランジスタ１４６２のゲート電極１１２と同じ材料を用い、同じ工程にて形成される。また、誘電膜１４６７は、トランジスタ１４６２のゲート絶縁膜１１０と同じ材料を用い、同じ工程にて形成される。なお、トランジスタ１４６２は上述実施の形態で記載した半導体素子１５０と同様であるため、トランジスタ１４６２の各構成要素についての詳細な説明は省略する。

図１２（Ａ）に示すトランジスタ１４６２は、チャネル形成領域に酸化物半導体材料を用いたトランジスタである。ここで、トランジスタ１４６２に含まれる酸化物半導体膜１０４は、上述の実施の形態にて記載したように、水分や水素などの不純物が極力除去されて高純度化されたものであることが望ましい。また、酸素欠損が十分に補填されたものであることが好ましい。このような酸化物半導体膜を用いることで、オフ電流を極めて小さくすることができる。

トランジスタ１４６２は、オフ電流が極めて小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

また、トランジスタ１４６２および容量素子１４６４上には、絶縁膜１１６ａおよび絶縁膜１１６ｂに設けられた開口部を介して導電膜１０６ｂに電気的に接続された配線１１８が形成されている。

そして、絶縁膜１１６および配線１１８上には、平坦化を目的として絶縁膜１４６８が設けられている。絶縁膜１４６８としては、絶縁膜１４２８および絶縁膜１４３０のような有機樹脂を用いることができる。

図１２（Ａ）及び図１２（Ｂ）において、トランジスタ１４６１と、トランジスタ１４６２とは、少なくとも一部が重畳するように設けられており、トランジスタ１４６１のソース領域またはドレイン領域と酸化物半導体膜１０４の一部が重畳するように設けられていることが好ましい。また、トランジスタ１４６２または容量素子１４６４のいずれか或いは両方が、トランジスタ１４６１と重畳するように設けられていることが好ましい。例えば、容量素子１４６４の一方の電極および他方の電極１４６６は、トランジスタ１４６１と少なくとも一部が重畳して設けられている。このような平面レイアウトを採用することにより、半導体装置の占有面積の低減を図ることができるため、高集積化を図ることができる。

次に、図１２（Ａ）及び図１２（Ｂ）に対応する回路構成の一例を図１２（Ｃ）に示す。

図１２（Ｃ）において、第１の配線（１ｓｔＬｉｎｅ）とトランジスタ１４６１のソース電極が電気的に接続され、第２の配線（２ｎｄＬｉｎｅ）とトランジスタ１４６１のドレイン電極が電気的に接続されている。また、第３の配線（３ｒｄＬｉｎｅ）とトランジスタ１４６２のソース電極（またはドレイン電極）が電気的に接続され、第４の配線（４ｔｈＬｉｎｅ）と、トランジスタ１４６２のゲート電極が電気的に接続されている。そして、トランジスタ１４６１のゲート電極と、トランジスタ１４６２のドレイン電極（またはソース電極）は、容量素子１４６４の電極の他方と電気的に接続され、第５の配線（５ｔｈＬｉｎｅ）と、容量素子１４６４の電極の一方が電気的に接続されている。

図１２（Ｃ）に示す半導体装置では、トランジスタ１４６１のゲート電極の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。なお、トランジスタ１４６１の酸化物半導体は活性層（チャネル形成領域とも言える。）に酸化物半導体（ＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ（ＯＳ））を用いているため、トランジスタの回路記号の横にＯＳという符号を付している。本明細書の他の図面についてもＯＳという符号を付しているトランジスタは上述と同様の意味を持つ。

情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ１４６２がオン状態となる電位にして、トランジスタ１４６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ１４６１のゲート電極、および容量素子１４６４に与えられる。すなわち、トランジスタ１４６１のゲート電極には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ１４６２がオフ状態となる電位にして、トランジスタ１４６２をオフ状態とすることにより、トランジスタ１４６１のゲート電極に与えられた電荷が保持される（保持）。

トランジスタ１４６２のオフ電流は極めて小さいため、トランジスタ１４６１のゲート電極の電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ１４６１のゲート電極に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ１４６１をｎチャネル型とすると、トランジスタ１４６１のゲート電極にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値電圧Ｖ_ｔｈ＿Ｈは、トランジスタ１４６１のゲート電極にＬｏｗレベル電荷が与えられている場合の見かけのしきい値電圧Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ１４６１を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの間の電位Ｖ_０とすることにより、トランジスタ１４６１のゲート電極に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ１４６１は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ１４６１は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極の状態にかかわらずトランジスタ１４６１が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。または、ゲート電極の状態にかかわらずトランジスタ１４６１が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて小さいトランジスタを適用することで、極めて長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合（ただし、電位は固定されていることが望ましい）であっても、長期にわたって記憶内容を保持することが可能である。

また、本実施の形態に示す半導体装置では、情報の書き込みに高い電圧を必要とせず、素子の劣化の問題もない。例えば、従来の不揮発性メモリのように、フローティングゲートへの電子の注入や、フローティングゲートからの電子の引き抜きを行う必要がないため、ゲート絶縁膜の劣化といった問題が全く生じない。すなわち、開示する発明に係る半導体装置では、従来の不揮発性メモリで問題となっている書き換え可能回数に制限はなく、信頼性が飛躍的に向上する。さらに、トランジスタのオン状態、オフ状態によって、情報の書き込みが行われるため、高速な動作も容易に実現しうる。

以上のように、微細化及び高集積化を実現し、かつ高い電気特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。

なお、本実施の形態のトランジスタ１４６１は、半導体材料を含む基板（例えばシリコン基板、ゲルマニウム基板や、化合物半導体材料を含む基板など）を用いて形成されているが、単結晶半導体基板や化合物半導体基板の一部を分離することにより得られた薄膜を用いてトランジスタ１４６１を形成してもよい。単結晶半導体基板や化合物半導体基板の一部を分離して単結晶半導体薄膜や化合物半導体薄膜を形成する方法については、公知のＳＯＩ基板の作製方法を参照することができる（例えば、特開２０１０−１０９３４５など。）。

単結晶半導体基板の一部を分離することにより得られた薄膜の膜厚は、好ましくは１００ｎｍ以下、より好ましくは５０ｎｍ以下であることが望ましい。当該薄膜を活性層として用いてトランジスタ１４６１を形成することにより、トランジスタ１４６１を完全空乏型のトランジスタとすることができるため、トランジスタ１４６１の高速動作、低消費電力化が可能となる。

（実施の形態６）
本実施の形態においては、実施の形態２乃至実施の形態４に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置について、実施の形態６に示した構成と異なる構成を図１３及び図１４を用いて説明を行う。

図１３（Ａ）は、半導体装置の回路構成の一例を示し、図１３（Ｂ）は半導体装置の一例を示す概念図である。まず、図１３（Ａ）に示す半導体装置について説明を行い、続けて図１３（Ｂ）に示す半導体装置について、以下説明を行う。

図１３（Ａ）に示す半導体装置において、ビット線ＢＬとトランジスタ１７６２のソース電極又はドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ１７６２のゲート電極とは電気的に接続され、トランジスタ１７６２のソース電極又はドレイン電極と容量素子１７６４の第１の端子とは電気的に接続されている。

次に、図１３（Ａ）に示す半導体装置（メモリセル１８５０）に、情報の書き込みおよび保持を行う場合について説明する。

まず、ワード線ＷＬの電位を、トランジスタ１７６２がオン状態となる電位として、トランジスタ１７６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子１７６４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ１７６２がオフ状態となる電位として、トランジスタ１７６２をオフ状態とすることにより、容量素子１７６４の第１の端子の電位が保持される（保持）。

酸化物半導体を用いたトランジスタ１７６２は、オフ電流が極めて小さいという特徴を有している。このため、トランジスタ１７６２をオフ状態とすることで、容量素子１７６４の第１の端子の電位（あるいは、容量素子１７６４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。

次に、情報の読み出しについて説明する。トランジスタ１７６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子１７６４とが導通し、ビット線ＢＬと容量素子１７６４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子１７６４の第１の端子の電位（あるいは容量素子１７６４に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子１７６４の第１の端子の電位をＶ、容量素子１７６４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル１８５０の状態として、容量素子１７６４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２つの状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。

このように、図１３（Ａ）に示す半導体装置は、トランジスタ１７６２のオフ電流が極めて小さいという特徴から、容量素子１７６４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。

次に、図１３（Ｂ）に示す半導体装置について、説明を行う。

図１３（Ｂ）に示す半導体装置は、上部に記憶回路として図１３（Ａ）に示したメモリセル１８５０を複数有するメモリセルアレイ１８５１ａ及び１８５１ｂを有し、下部に、メモリセルアレイ１８５１（メモリセルアレイ１８５１ａ及び１８５１ｂ）を動作させるために必要な周辺回路１８５３を有する。なお、周辺回路１８５３は、メモリセルアレイ１８５１と電気的に接続されている。

図１３（Ｂ）に示した構成とすることにより、周辺回路１８５３をメモリセルアレイ１８５１（メモリセルアレイ１８５１ａ及び１８５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。

周辺回路１８５３に設けられるトランジスタは、実施の形態６のトランジスタ１７６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、該トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。

なお、図１３（Ｂ）に示した半導体装置では、２つのメモリセルアレイ１８５１（メモリセルアレイ１８５１ａと、メモリセルアレイ１８５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としても良い。

次に、図１３（Ａ）に示したメモリセル１８５０の具体的な構成について図１４を用いて説明を行う。

図１４は、メモリセル１８５０の構成の一例である。図１４（Ａ）に、メモリセル１８５０の断面図を、図１４（Ｂ）にメモリセル１８５０の平面図をそれぞれ示す。ここで、図１４（Ａ）は、図１４（Ｂ）のＥ１−Ｅ２における断面に相当する。

図１４（Ａ）に示すトランジスタ１７６２は、実施の形態２にて記載した半導体素子１５０と同一の構成とすることができ、トランジスタ１７６２は基板１８００上に下地膜１４５２を介して設けられており、基板１８００と下地膜１４５２の間には、上述実施の形態５と同様に、トランジスタ１７６２のバックゲートとして機能する導電膜１４４７および、トランジスタ１７６２の特性に影響を及ぼし得る不純物の移動を抑制するための絶縁膜１４５１が設けられている。

図１４（Ａ）及び図１４（Ｂ）に示すトランジスタ１７６２は、実施の形態２乃至実施の形態４で示した構成と同一の構成とすることができる。なお、本実施の形態では、トランジスタ１７６２として、実施の形態２にて記載した構造の半導体素子１５０と同様であるため、トランジスタ１７６２の各構成要素についての詳細な説明は省略する。また、容量素子１７６４についても実施の形態５に記載の容量素子１４６４と同じ材料および同じ構成であるため、詳細な説明は省略する。

図１４（Ａ）に示すトランジスタ１７６２は、チャネル形成領域に酸化物半導体材料を用いたトランジスタである。ここで、トランジスタ１７６２に含まれる酸化物半導体膜１０４は、上述の実施の形態にて記載したように、水分や水素などの不純物が極力除去されて高純度化されたものであることが望ましい。また、酸素欠損が十分に補填されたものであることが好ましい。このような酸化物半導体膜を用いることで、オフ電流を極めて小さくすることができる。

トランジスタ１７６２は、オフ電流が極めて小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

また、トランジスタ１７６２および容量素子１７６４上には、絶縁膜１１６ａおよび絶縁膜１１６ｂに設けられた開口部を介して導電膜１０６ｂに電気的に接続された配線１１８が形成されている。なお、配線１１８は、図１３（Ａ）の回路図におけるビット線ＢＬに相当する。

そして、絶縁膜１１６および配線１１８上には、平坦化を目的として絶縁膜１４６８が設けられている。

以上のように、メモリセル１８５０は、酸化物半導体を用いたトランジスタにより形成されている。酸化物半導体を用いたトランジスタは、オフ電流が小さいため、これを用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。

このように、酸化物半導体以外の材料を用いたトランジスタ（換言すると、十分な高速動作が可能なトランジスタ）を用いた周辺回路と、酸化物半導体を用いたトランジスタ（より広義には、十分にオフ電流が小さいトランジスタ）を用いた記憶回路とを一体に備えることで、これまでにない特徴を有する半導体装置を実現することができる。また、周辺回路と記憶回路を積層構造とすることにより、半導体装置の集積化を図ることができる。

以上のように、微細化及び高集積化を実現し、かつ高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。

（実施の形態７）
本明細書等に開示する半導体素子は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について説明する。

図１５（Ａ）は、携帯型のパーソナルコンピュータであり、筐体２５０１、筐体２５０２、第１の表示部２５０３ａ、第２の表示部２５０３ｂなどによって構成されている。筐体２５０１と筐体２５０２の内部には、様々な電子部品（例えば、ＣＰＵ、ＭＰＵ、記憶素子など。）が組み込まれている。また、第１の表示部２５０３ａと第２の表示部２５０３ｂには、画像を表示するために必要な電子回路（例えば、駆動回路や選択回路など。）が搭載されている。これら電子部品や電子回路の中に、上述の実施の形態で示した半導体素子を適用することにより、高性能で信頼性の高い携帯型の情報端末とすることができる。なお、先の実施の形態に示す半導体装置は、筐体２５０１、筐体２５０２の少なくとも一に設けられていればよい。

なお、第１の表示部２５０３ａおよび第２の表示部２５０３ｂの少なくとも一方は、タッチ入力機能を有するパネルとなっており、例えば図１５（Ａ）の左図のように、第１の表示部２５０３ａに表示される選択ボタン２５０４により「タッチ入力」を行うか、「キーボード入力」を行うかを選択できる。選択ボタンは様々な大きさで表示できるため、幅広い世代の人が使いやすさを実感できる。ここで、例えば「タッチ入力」を選択した場合、図１５（Ａ）の右図のように第１の表示部２５０３ａにはキーボード２５０５が表示される。これにより、従来の情報端末と同様に、キー入力による素早い文字入力などが可能となる。

また、図１５（Ａ）に示す携帯型の情報端末は、図１５（Ａ）の右図のように、筐体２５０１と筐体２５０２を分離することができる。これにより、筐体２５０１を壁に掛けて大人数で画面情報を共有しながら、筐体２５０２で画面情報をコントロールするといった操作が可能となり、非常に便利である。なお、当該装置を使用しない場合は、第１の表示部２５０３ａ及び第２の表示部２５０３ｂが向かい合うように、筐体２５０１および筐体２５０２を重ねた状態とすることが好ましい。これにより、外部より加わる衝撃などから第１の表示部２５０３ａ及び第２の表示部２５０３ｂを保護することができる。第１の表示部２５０３ａもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、一方の手で筐体２５０２を持ち、他方の手で操作することができるため非常に便利である。

図１５（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図１５（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

さらに、図１５（Ａ）に示す筐体２５０１や筐体２５０２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。

図１５（Ｂ）は、電子書籍の一例を示している。例えば、電子書籍２５２０は、筐体２５２１および筐体２５２３の２つの筐体で構成されている。筐体２５２１および筐体２５２３は、軸部２５２２により一体とされており、該軸部２５２２を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。

筐体２５２１には表示部２５２５が組み込まれ、筐体２５２３には表示部２５２７が組み込まれている。表示部２５２５および表示部２５２７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば、右側の表示部（図１５（Ｂ）では表示部２５２５）に文章を表示し、左側の表示部（図１５（Ｂ）では表示部２５２７）に画像を表示することができる。上述の実施の形態で示した半導体素子を適用することにより、高性能で信頼性の高い電子書籍２５２０とすることができる。

また、図１５（Ｂ）では、筐体２５２１に操作部などを備えた例を示している。例えば、筐体２５２１において、電源２５２６、操作キー２５２８、スピーカー２５２９などを備えている。操作キー２５２８により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍２５２０は、電子辞書としての機能を持たせた構成としてもよい。

また、電子書籍２５２０は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

図１５（Ｃ）は、スマートフォンであり、筐体２５３０と、ボタン２５３１と、マイクロフォン２５３２と、タッチパネルを備えた表示部２５３３と、スピーカー２５３４と、カメラ２５３５と、を具備し、携帯型電話機としての機能を有する。上述実施の形態で示した半導体素子を適用することにより、高性能で信頼性の高いスマートフォンとすることができる。

表示部２５３３は、使用形態に応じて表示の方向が適宜変化する。また、表示部２５３３と同一面上にカメラ２５３５を備えているため、テレビ電話が可能である。スピーカー２５３４及びマイクロフォン２５３２は音声通話に限らず、テレビ電話、録音、再生などが可能である。

また、外部接続端子２５３６はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット（図示せず）に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図１５（Ｄ）は、デジタルビデオカメラであり、本体２５４１、表示部２５４２、操作スイッチ２５４３、バッテリー２５４４などによって構成されている。上述の実施の形態で示した半導体素子を適用することにより、高性能で信頼性の高いデジタルビデオカメラとすることができる。

図１５（Ｅ）は、テレビジョン装置の一例を示している。テレビジョン装置２５５０は、筐体２５５１に表示部２５５３が組み込まれている。表示部２５５３により、映像を表示することが可能である。また、ここでは、スタンド２５５５により筐体２５５１を支持した構成を示している。上述の実施の形態で示した半導体素子を適用することにより、高性能で信頼性の高いテレビジョン装置２５５０とすることができる。

テレビジョン装置２５５０の操作は、筐体２５５１が備える操作スイッチや、別体のリモートコントローラにより行うことができる。また、リモートコントローラに、当該リモートコントローラから出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置２５５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

５０半導体素子
１００基板
１０２下地膜
１０４酸化物半導体膜
１０４ａ低抵抗領域
１０４ｂチャネル形成領域
１０４ｃオフセット領域
１０６ａ導電膜
１０６ｂ導電膜
１０７絶縁膜
１１０ゲート絶縁膜
１１１窒化領域
１１２ゲート電極
１１３不純物イオン
１１４窒化領域
１１５導電膜
１１６絶縁膜
１１６ａ絶縁膜
１１６ｂ絶縁膜
１１８配線
１５０半導体素子
４５０半導体素子
６５０半導体素子
１４００基板
１４０８ゲート絶縁膜
１４１０ゲート電極
１４１６チャネル形成領域
１４２０不純物領域
１４２４金属間化合物領域
１４２８絶縁膜
１４３０絶縁膜
１４４２絶縁膜
１４４４絶縁膜
１４４６配線
１４４７導電膜
１４５１絶縁膜
１４５２下地膜
１４６１トランジスタ
１４６２トランジスタ
１４６４容量素子
１４６６電極
１４６７誘電膜
１４６８絶縁膜
１７６２トランジスタ
１７６４容量素子
１８００基板
１８５０メモリセル
１８５１メモリセルアレイ
１８５１ａメモリセルアレイ
１８５１ｂメモリセルアレイ
１８５３周辺回路
２５０１筐体
２５０２筐体
２５０３ａ第１の表示部
２５０３ｂ第２の表示部
２５０４選択ボタン
２５０５キーボード
２５２０電子書籍
２５２１筐体
２５２２軸部
２５２３筐体
２５２５表示部
２５２６電源
２５２７表示部
２５２８操作キー
２５２９スピーカー
２５３０筐体
２５３１ボタン
２５３２マイクロフォン
２５３３表示部
２５３４スピーカー
２５３５カメラ
２５３６外部接続端子
２５４１本体
２５４２表示部
２５４３操作スイッチ
２５４４バッテリー
２５５０テレビジョン装置
２５５１筐体
２５５３表示部
２５５５スタンド

Claims

酸化物半導体膜と、
前記酸化物半導体膜上の、ゲート絶縁膜と、
前記ゲート絶縁膜上の、ゲート電極と、を有し、
前記ゲート電極の側端部は、前記ゲート絶縁膜の側端部と一致し、
前記ゲート絶縁膜は、前記側端部を含む第１の領域と、前記側端部を含まない第２の領域とを有し、
前記第１の領域の窒素濃度は、前記第２の領域の窒素濃度より高く、
前記酸化物半導体膜は、前記ゲート絶縁膜と重なる第３の領域と、ソース電極と重なる第４の領域と、ドレイン電極と重なる第５の領域と、前記ゲート絶縁膜、前記ソース電極、及び前記ドレイン電極と重ならない第６の領域と、を有し、
前記第６の領域の窒素濃度は、前記第３の領域乃至第５の領域の窒素濃度より高いことを特徴とする半導体装置。
請求項１において、
前記第６の領域において、前記窒素濃度は、前記ゲート電極側に向かって高いことを特徴とする半導体装置。
請求項１又は請求項２において、
前記ソース電極は、前記第４の領域の側端部を覆い、
前記ドレイン電極は、前記第５の領域の側端部を覆うことを特徴とする半導体装置。