JP2004111880A - 半導体装置の半製品およびその製造方法、半導体装置およびその製造方法、ならびに電子装置 - Google Patents

半導体装置の半製品およびその製造方法、半導体装置およびその製造方法、ならびに電子装置 Download PDF

Info

Publication number
JP2004111880A
JP2004111880A JP2002276175A JP2002276175A JP2004111880A JP 2004111880 A JP2004111880 A JP 2004111880A JP 2002276175 A JP2002276175 A JP 2002276175A JP 2002276175 A JP2002276175 A JP 2002276175A JP 2004111880 A JP2004111880 A JP 2004111880A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
semiconductor layer
nitrogen
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002276175A
Other languages
English (en)
Inventor
Yoshinobu Kimura
木村 嘉伸
Masakiyo Matsumura
松村 正清
Masahito Hiramatsu
平松 雅人
Mikihiko Nishitani
西谷 幹彦
Masayuki Jumonji
十文字 正之
Fumiki Nakano
中野 文樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2002276175A priority Critical patent/JP2004111880A/ja
Publication of JP2004111880A publication Critical patent/JP2004111880A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】半導体装置の電気的な特性を向上させるための、半導体装置の半製品およびその製造方法、電気的な特性が向上された半導体装置およびその製造方法、ならびにそのような半導体装置を含む電子装置を提供すること。
【解決手段】本発明に係る半導体装置の半製品(10)は、基板(12)と、該基板上の少なくとも一部に直接または間接的に形成された半導体層(14)と、該半導体層上に形成された、電気的絶縁のための絶縁層(16)と、窒素含有領域(18)であって前記半導体層(14)と前記絶縁層(30)との界面またはその近傍、前記絶縁層中および前記絶縁層上の少なくともいずれかに形成された窒素含有領域(18)とを含む。
【選択図】  図1

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の半製品およびその製造方法、半導体装置およびその製造方法、ならびに電子装置に関する。
【0002】
【従来の技術】
半導体装置として、例えば、大規模集積回路装置(以下「LSI」という。)、液晶表示装置(以下「LCD」という。)等の電子装置に用いられる薄膜トランジスタ(以下「TFT」という。)がある。薄膜トランジスタには、従来より主に液晶表示装置の画素スイッチング素子に用いられている非晶質シリコン薄膜トランジスタ(a−SiTFT)のような非晶質半導体薄膜トランジスタ、多結晶シリコン薄膜トランジスタ(poly−SiTFT)のような多結晶半導体薄膜トランジスタ等がある。
【0003】
poly−SiTFTでは、a−SiTFTに比べて、トランジスタ内の電子の移動度が非常に高く、演算処理に要する時間が短いので、トランジスタの寸法を小さくすることができ、電子装置の小型化に有利である。このことから、poly−SiTFTの実用化のための種々の研究がなされている。
【0004】
しかし、従来のpoly−SiTFTを電子装置に用いる場合における該poly−SiTFTの構造およびその製造方法に、解決すべき問題がある。この間の事情を、多結晶シリコン薄膜トランジスタの製造方法、特に、従来より広く用いられているエキシマレーザ結晶化法による多結晶シリコン薄膜トランジスタの製造方法を例をあげて説明する。
【0005】
図6(a)に示すように、ガラス基板101の所定の面積領域上に下地保護層(SiO層、SiN層、SiN/SiO層等)102と、非晶質シリコン層103とをこの順で堆積する。次に、図6(b)に示すように、光学系により四角形状もしくは長尺状にビーム整形されたエキシマレーザ光(XeCl、KrF等)104を非晶質シリコン層103に照射する。この照射により、非晶質シリコン層103の照射部分は、50nsから100nsの極めて短い時間で溶融および凝固の過程を経て、非晶質から多結晶の構造に変化し、多結晶シリコンになる。エキシマレーザ光104を矢印105の方向に走査しながら非晶質シリコン層103に照射すると、非晶質シリコン層103の全部が、図6(c)に示すように、多結晶シリコン層106になる(例えば、非特許文献1を参照。)。
【0006】
図6(c)の多結晶シリコン層を用いて形成したトランジスタが図6(d)に示されている。多結晶シリコン層106上にはSiO層などのゲート絶縁層107が形成されている。さらにソース不純物注入領域109、ドレイン不純物注入領域108が形成されている。ソース、ドレイン領域およびゲート絶縁層上にゲート電極110を形成し、保護層111を形成し、ソース電極112、ドレイン電極113を形成する。以上により、ゲート電極の電圧によってソースとドレイン間の電流を制御できるTFTが得られる。
【0007】
【非特許文献1】
「低温多結晶Si−TET液晶(原理・構造・素材・製法・装置)システム・オングラスに挑む道筋」、日経マイクロデバイス編「日経マイクロデバイス別冊 フラットパネル・ディスプレイ1999」、日経BP社、1998年、第132頁から第139頁
【0008】
【発明が解決しようとする課題】
このように、エキシマレーザ結晶化法によれば、半導体層(具体的には非晶質シリコン層103)が極めて短い時間で溶融し、凝固するので、低融点のガラス基板101に熱的損傷を与えることなく、半導体が結晶化される。しかし、一方、以下の問題がある。
【0009】
(1) 半導体層へのレーザ光の照射後、半導体層が極めて短い時間で冷却するため、冷却後に確認される半導体層の結晶粒の大きさが小さい。
【0010】
(2) ゲート絶縁層のような絶縁層を多結晶半導体層上に成膜技術により形成するため、半導体層と絶縁層との界面における物理的または化学的な特性および電気的な特性が、絶縁層を熱酸化法により形成した場合に比べて劣る。
【0011】
前記(1)の問題は、多結晶半導体薄膜トラジスタの電子の移動度の向上を阻害し、前記(2)の問題は、多結晶半導体薄膜トランジスタの閾電圧のばらつきを生じさせる。
【0012】
本発明の目的は、半導体装置の電気的な特性を向上させるための、半導体装置の半製品およびその製造方法、電気的な特性が向上された半導体装置およびその製造方法、ならびにそのような半導体装置を含む電子装置を提供することにある。
【0013】
【課題を解決する解決手段、作用及び効果】
本発明に係る半導体装置の半製品は、基板と、該基板上の少なくとも一部に直接または間接的に形成された半導体層と、該半導体層上に形成された、電気的絶縁のための絶縁層と、窒素含有領域であって前記半導体層と前記絶縁層との界面またはその近傍、前記絶縁層中および前記絶縁層上の少なくともいずれかに形成された窒素含有領域とを含む。
【0014】
本発明によれば、半製品が、半導体層と該半導体層上に形成された絶縁層との界面またはその近傍、絶縁層中および絶縁層上の少なくともいずれかに形成された窒素含有領域を含むことから、半導体装置の形成のために、絶縁層を通して半導体層へ結晶化用レーザ光を照射したとき、窒素含有領域がレーザ光の少なくとも一部を吸収して発熱し、発熱した窒素含有領域がレーザ光の照射によって溶融した半導体層の冷却の速度を緩和する。
【0015】
その結果、半導体層の結晶粒を大きなものとし、界面近傍の構造を稠密なものにすることができ、これにより、半導体装置の電気的な特性を向上させることができる。
【0016】
前記窒素含有領域は、例えば、層状の形態を有するものとすることができる。
【0017】
好ましくは、前記窒素含有領域は1cm当たり1020個以上の窒素原子を含む。
【0018】
本発明に係る、半導体装置の半製品の製造方法は、基板上の少なくとも一部に直接または間接的に半導体層を形成する半導体層形成ステップと、前記半導体層上に、電気的絶縁のための絶縁層を形成する絶縁層形成ステップと、前記半導体層の形成後、前記半導体層上またはその表面近傍に、あるいは前記絶縁層の形成中に前記絶縁層中にまたは前記絶縁層の形成後、前記絶縁層上に窒素含有領域を形成する窒素含有領域形成ステップとを含み、これにより、前記半導体装置の半製品を製造することができる。
【0019】
前記窒素含有領域は、例えば、前記半導体層をプラズマ窒化して形成することができる。
【0020】
本発明に係る半導体装置は、基板と、該基板上の少なくとも一部に直接または間接的に形成された半導体層と、該半導体層上に形成された、電気的絶縁のための絶縁層と、窒素含有領域であって前記半導体層と前記絶縁層との界面またはその近傍、前記絶縁層中および前記絶縁層上の少なくともいずれかに形成された窒素含有領域とを含み、さらに、前記半導体層の少なくとも一部は、前記絶縁層を通しての前記半導体層へのレーザ光の照射により結晶化されている。
【0021】
本発明によれば、半導体層の少なくとも一部が、光を受けてこれを熱に変換し、蓄熱する窒素含有領域の存在の下、絶縁層を通しての前記半導体層へのレーザ光の照射により結晶化されていることから、半導体層に形成された結晶粒は大きく、界面近傍の構造が稠密である。このため、半導体装置は、優れた電気的特性を有する。
【0022】
本発明に係る、半導体装置の製造方法は、基板上の少なくとも一部に直接または間接的に半導体層を形成する半導体層形成ステップと、前記半導体層上に、電気的絶縁のための絶縁層を形成する絶縁層形成ステップと、前記半導体層の形成後、前記半導体層上またはその表面近傍に、あるいは前記絶縁層の形成中に前記絶縁層中にまたは前記絶縁層の形成後、前記絶縁層上に窒素含有領域を形成する窒素含有領域形成ステップと、前記絶縁層を通して前記半導体層にレーザ光を照射するレーザ光照射ステップとを含み、これにより、前記半導体装置を製造することができる。
【0023】
好ましくは、前記レーザ光は280nm以下の波長を有する。
【0024】
本発明に係る電子装置は、前記した半導体装置を含み、前記半導体層は複数の電界効果トランジスタのチャネルを含む。
【0025】
本発明に係る電子装置は、さらに、前記基板上の一部に直接または間接的に形成された前記電界効果トランジスタを動作させる回路層を含むものとすることができる。
【0026】
【発明の実施の形態】
図1を参照するに、半導体装置の半製品10は、基板12と、半導体層14と、絶縁層16と、窒素含有領域18と、必要に応じて配置される下地保護層20とを含む。
【0027】
基板12として、シリコンまたは他の半導体を含む半導体基板、ガラスのような絶縁性基板を用いることができる。絶縁性基板は、例えば、コーニング社の1737ガラス、溶融石英、サファイア、プラスチック、ポリイミド等の材料で形成される。図示の例では、基板10は1737ガラス基板からなる。
【0028】
半導体層14として、シリコン(以下「Si」という。)、シリコンゲンルマニウム(以下「SiGe」とう。)のような半導体を含む層を用いることができる。図示の例では、半導体層14はSiからなる。半導体層14は、基板12上に間接的に形成されている。すなわち、図示の例では、下地保護層20上に形成されている。半導体層14は、図示の例に代えて、下地保護層20を介在させることなく基板12上に直接に形成してもよい。
【0029】
絶縁層16として、電気的絶縁機能を有する酸化物を用いることができる。図示の例では、絶縁層16は、二酸化ケイ素(以下「SiO」という。」)からなり、また、半導体層14上に形成されている。絶縁層16は、例えば電界効果トランジスタのゲート絶縁層として用いられる。
【0030】
窒素含有領域18は、図示の例では、半導体層14と絶縁層16との間すなわち界面の全部に形成されている。窒素含有領域18は、図示の例に代えて、前記界面の近傍すなわち該界面を含む半導体層14の上層部分または絶縁層16の下層部分、絶縁層16中すなわち前記界面を含まない部分中、または絶縁層16上のいずれかに形成してもよい。あるいは、前記界面、前記界面の近傍、絶縁層16中及び絶縁層16上のうちの少なくとも2つに形成してもよい。また、面上でみて部分的に形成されていてもよい。窒素含有領域18は、半導体層の全部にあるように、またはトランジスタのチャネルに対応した領域となるようにパターニングを施されていてもよい。
【0031】
下地保護層20として、二酸化ケイ素(以下「SiO」という。」)、窒化ケイ素(以下「SiN」という。)、窒化ケイ素と二酸化ケイ素との2層構造物(以下「SiN/SiO」という。)、アルミナ、マイカ等の酸化物からなるものとすることができる。図示の例では、下地保護層20は、SiOからなる。下地保護層20は、基板12上に形成され、基板12(具体的にはガラス基板)の不純物の影響を防止する役割を果たす。
【0032】
半製品10は、図1に示す例では、半導体層14と絶縁層16との界面に形成された窒素含有領域18が、半導体装置の形成のために半導体層14を結晶化させるべく絶縁層16を通して半導体層14にレーザ光を照射したとき、レーザ光の少なくとも一部を吸収して発熱する。発熱した窒素含有領域18は、いわば熱源として作用し、レーザ光の照射によって溶融した半導体層14の冷却の速度を緩和する。
【0033】
これによれば、溶融後の冷却後に伴って、半導体層14中に生成される結晶粒は大きく、半導体層14と絶縁層16との界面近傍の構造は稠密なものになる。また、半導体層14と絶縁層16との界面に形成された窒素含有領域18は実質的に窒化層または窒化膜をなし、その誘電率は高い。
【0034】
窒素含有領域18における窒素の含有量については、窒素含有領域に含まれる窒素原子の数の体積密度が1cm当たり1020個以上(以下「1020atoms/cm」という。)のとき、窒素含有領域18の前記熱源作用が最も有効に働き、その結果、半導体層14の半導体の結晶粒が最も大きくなり、半導体層14と絶縁層16との界面近傍の領域が稠密な構造になることを見いだした。
【0035】
半製品10の半導体層14をレーザ光照射によって結晶化して得られる半導体装置、例えば、多結晶半導体薄膜トラジスタは、従来と比べて、電子の移動度が高く、また閾電圧のばらつきが少ない。さらに、窒素含有領域18が有する誘電率のために、多大の電流駆動力を有する。さらに、半導体装置の電気的な特性は、窒素含有領域中の窒素原子数の密度が1020atoms/cm以上のとき、最も良好である。
【0036】
次に、図1に示す半導体の半製品10の製造方法について説明する。
【0037】
まず、基板12上に下地保護層20を形成する。基板12として例えばガラス基板を用いるときは、該ガラス基板上に例えばプラズマ化学気相成長法により下地保護層20としてのSiO層を形成する。
【0038】
次に、下地保護層20上に半導体層14として例えば非晶質シリコン層をプラズマ化学気相成長法により形成する。次いで、この半導体層14面に窒素含有領域18を形成すべく、半導体層14の表面領域をプラズマ窒化して、数nmのSiN層を形成する。その後、表面領域に窒素含有領域18としてのSiN層が形成された半導体層14上に、絶縁層16として例えばSiO層をプラズマ化学気相成長法により形成する。
【0039】
このようにして、半導体装置の半製品10を製造することができる。図示の例に代えて、半導体層14と絶縁層16との界面の近傍に窒素含有領域18を形成するときは、前記界面の近傍に例えばプラズマ窒化処理を施す。絶縁層16中に窒素含有領域18を形成するときは、絶縁層16の下層部分の形成後、該下層部分上に窒化ケイ素のような窒素を含む層を形成し、この窒素を含む層上に絶縁層16の上層部分を形成する。さらに、絶縁層16上に窒素含有領域18を形成するときは、絶縁層16上に窒化ケイ素のような窒素を含む層を形成する。
【0040】
半製品10の半導体層14の少なくとも一部に波長280nm以下のエキシマレーザ光を照射することにより半導体層14の少なくとも一部を結晶化させることにより、半導体装置を製造することができる。
【0041】
レーザ光の照射の領域や面積は、窒素含有領域18がレーザ光を直接吸収し、または例えばレーザ光の絶縁層30での散乱光を吸収し、窒素含有領域18が前記熱源として作用するように、任意に定めることができる。また、位相シフトマスクを用いた光学系によりレーザ光照射の強度分布を整形する技術と組み合わせれば、温度勾配による結晶核の生成密度が低下するので、半導体層の結晶粒径をさらに大きくすることができる。
【0042】
次に、半導体装置の製造方法について詳説する。
【0043】
図2(a)を参照するに、基板22としてコーニング社の1737ガラスを用い、また、基板22上に下地保護層24として、テトラエチルオルソシリケート(以下「TEOS」という。)と酸素とのプラズマ化学気相成長法により層厚300nmのSiN/SiO層を形成する。次に、下地保護層24上に半導体層26として、プラズマ化学気相成長法により層厚100nmの非晶質シリコン層を形成する。
【0044】
次に、半導体層26上面に窒素含有領域28を形成すべく、半導体層26表面のプラズマ窒化により、5nmから10nmの範囲内の層厚のSiN層を形成する。このSiN層が窒素含有領域28をなす。SiN層上に、絶縁層30として、TEOSと酸素とのプラズマ化学気相成長により層厚100nmのSiO層を形成する。絶縁層30は、後述するように、ゲート絶縁膜として用いられる。
【0045】
次に、下地保護層24、半導体層26および絶縁層30を窒素雰囲気中において温度600℃で1時間加熱して、脱水素処理をする。非晶質の半導体層26を多結晶の半導体層に変換すべく、絶縁層30を通して波長280nm以下のエキシマレーザ光32を半導体層26に照射する。
【0046】
図2に示す例では、波長280nm以下のエキシマレーザ光32として波長249nmのKrFレーザ光を用いている。エキシマレーザ光の照射エネルギ密度Eは、下地保護層24、半導体層26および絶縁層30の各形成方法および各層厚に依存し、図示の例では、600mJ/cmとしている。エキシマレーザビームの形状は、光学系を用いて四角状、線状等に整形することができる。エキシマレーザ光の照射を2回以上繰り返してもよく、図示の例では、60回のレーザ光照射を行う。
【0047】
図2(b)に示すように、エキシマレーザ光32の照射が終わった非晶質の半導体層26は、多結晶の半導体層34に変換されている。このときの結晶粒の粒径を測定したところ、窒素含有領域28を形成しなかったときと比べて、粒径は1.3倍以上であった。ここで、多結晶領域は、部分的に単結晶の領域も含む。結晶粒の粒径は、層構成やレーザ光のエネルギ密度に依存するが、ほぼ1μm以上の結晶粒ができており、5μm程度の結晶粒も確認された。
【0048】
このような大結晶粒を有する多結晶の半導体層34を薄膜トランジスタ(以下「TFT」という。)、具体的には、電界効果トランジスタのチャネルに用いれば、単結晶トランジスタに近い性能を有する薄膜トランジスタが得られる。
【0049】
図2(c)に、上記の製造方法を用いて得られたTFTを示す。このTFTでは、絶縁層30をゲート絶縁膜として用いている。ゲート絶縁層30上にゲート電極36(例えば、高濃度リンドープポリシリコン、W、TiW、WSi、MoSi等)を形成する。ゲート電極36をマスクにしてイオン注入を行い、ソース領域38、ドレイン領域40を形成する。イオン注入に関して、TFTがN型のTFTであれば、Pを1015cm−2オーダで注入し、P型であれば、BF2+を1015cm−2オーダで注入する。
【0050】
次に、電気炉内で窒素をキャリアガスとして、500℃から600℃で約1時間加熱して不純物の活性化を行う。これに代えて、ピッドサーマルアニーリング(以下「RTA」という。)法により700℃で1分間加熱してもよい。最後に、層間絶縁層42を形成し、コンタクト穴を形成し、ソース電極44、ドレイン電極46を形成する。ソース電極44、ドレイン電極46として、Al、W、Al/TiN等を用いることができる。
【0051】
このようにして製造されたTFTのチャネル領域(半導体層34)とゲート絶縁層(絶縁層30)との界面領域には、窒素原子が1cm当たり1020個以上含まれており、結晶学的に高品質の界面が形成されている。ここで、界面領域における窒素原子の濃度は、次に説明する二次イオン質量分析(以下「SIMS」という。)法を用いて確認することができる。
【0052】
この二次イオン質量分析法では、照射イオンとして例えばAr、Xe等の希ガスイオンを用いたイオンビームを層上方から層に照射し、スパッタリング現象により層表面から放出される層中の原子または分子から発生する二次イオンを質量分析計によって元素分析を行う。イオンビームの連続的な照射によりスパッタリング現象を継続させて層のエッチングを行いながら層の深さ方向の元素分析を行う。
【0053】
図3に、前記二次イオン質量分析法による、絶縁層30、半導体層34及び下地保護層24中に存在する窒素の元素分析の結果をグラフで示す。このグラフは、層の深さ(μm)方向でみたときの層中の窒素濃度すなわち窒素原子数の体積密度(atoms/cm)を示す。絶縁層30と半導体層34との界面に、ほぼ1021atoms/cmの濃度すなわち高濃度の窒素が存在することが理解される。グラフ中の指標線Mは、窒素濃度が1020atoms/cmであることを示す。このようなTFTは、電子の移動度が高く、動作の閾電圧のばらつきが少ない。
【0054】
前記した半導体装置の製造方法において、非晶質の半導体層の全部を多結晶の半導体層に変換するか、または、非晶質の半導体層の一部を多結晶もしくは単結晶の構造に変換するかは、任意に選択することができる。したがって、エキシマレーザ光の照射条件は前記した条件に限定されない。非晶質の半導体層の全部を多結晶の半導体層に変換するようにエキシマレーザ光の照射条件を決めてもよいし、非晶質の半導体層の一部を多結晶の構造に変換するようにエキシマレーザ光の照射条件を決めてもよい。
【0055】
また、半導体層26、窒素含有領域28、絶縁層30の形成時に、各層をパターニングするためのリソグラフィ技術を用いるようにしてもよい。
【0056】
具体的には、半導体層26を形成後、リソグラフィ技術により半導体層26にパターニングを施し、パターニングされた半導体層26に窒素含有領域28を形成する。次いで、窒素含有領域28にパターニングを施し、パターニングされた窒素含有領域28に絶縁層30を形成し、絶縁層30にパターニングを施す。その後、半導体層26の結晶化のためのレーザ光照射を行う。
【0057】
レーザ光照射後、ウエットエッチング法またはドライエッチング法により絶縁層30を除去する。次に、TEOSと酸素とのプラズマ化学気相成長により絶縁層としてSiO層を形成する。これは、再度、新たな絶縁層30を形成したものといえる。
【0058】
このようになリソグラフィ技術を利用した半導体装置の製造方法では、絶縁層30の除去後、新たな絶縁層を形成するので、絶縁層の厚さを任意に選択することができ、絶縁層の厚さをより一層薄くすることができる。このようなリソグラフィ技術を用いて製造したTFTは、リソグラフィ技術を用いないときと比べて、TFTの電子の移動度が高い。
【0059】
前記した半導体装置およびその製造方法について、P型の薄膜MOS電界効果トランジスタ(以下「P型のTFTMOSFET」という。)やN型の薄膜MOS電界効果トランジスタ(以下「N型のTFTMOSFET」という。)のような単一の薄膜トランジスタ(以下「TFT」という。)を用いて説明したが、P型のTFTMOSFETとN型のTFTMOSFETとを含む相補型薄膜電界効果トランジスタ(以下「TFTCMOSFET」という。)のような複合型の薄膜トランジスタの製造も同様にして行うことができる。また、透明電極層を形成すれば、液晶表示装置の画素スイッチング用TFTとすることもできる。
【0060】
図4を参照するに、1つの基板48に、複数の画素スイッチング用TFT50を形成することにより、液晶パネル52を製造することができる。この液晶パネル52に、XドライバIC54、YドライバIC56、コントロール回路58、メイン回路60等を電気的に接続することにより、液晶表示装置を製造することができる。
【0061】
図5を参照するに、1つの基板62に、前記した複数の画素スイッチング用TFT50を含む液晶パネル部64と、前記したTFTCMOSFETを用いてXドライバIC部66、YドライバIC部68、コントロール回路部70、メイン回路部72等とを形成することにより、液晶表示装置を製造することができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の半製品の実施例を概略的に示す図。
【図2】本発明に係る半導体装置およびその製造方法の実施例を概略的に示す図。
【図3】二次イオン質量分析法により測定された窒素濃度のグラフを示す図。
【図4】本発明に係る電子装置の実施例を概略的に示す図。
【図5】本発明に係る電子装置の他の実施例を概略的に示す図。
【図6】従来の半導体装置およびその製造方法の実施例を概略的に示す図。
【符号の説明】
【符号の説明】
10 半導体装置の半製品
12、22、48、62 基板
14、26、34 半導体層
16、30 絶縁層
18、28 窒素含有領域
20、24 下地保護層
32 エキシマレーザ光
36 ゲート電極
38 ソース領域
40 ドレイン領域
42 層間絶縁層
44 ソース電極
46 ドレイン電極
50 画素スイッチング用TFT
52 液晶パネル
54 XドライバIC
56 YドライバIC
58 コントロール回路
60 メイン回路
64 液晶パネル部
66 XドライバIC部
68 YドライバIC部
70 コントロール回路部
72 メイン回路部

Claims (10)

  1. 基板と、該基板上の少なくとも一部に直接または間接的に形成された半導体層と、該半導体層上に形成された、電気的絶縁のための絶縁層と、窒素含有領域であって前記半導体層と前記絶縁層との界面またはその近傍、前記絶縁層中および前記絶縁層上の少なくともいずれかに形成された窒素含有領域とを含む、半導体装置の半製品。
  2. 前記窒素含有領域は層状の形態を有する、請求項1に記載の半製品。
  3. 前記窒素含有領域は、1cm当たり1020個以上の窒素原子を含む、請求項1または2に記載の半製品。
  4. 基板上の少なくとも一部に直接または間接的に半導体層を形成する半導体層形成ステップと、
    前記半導体層上に、電気的絶縁のための絶縁層を形成する絶縁層形成ステップと、
    前記半導体層の形成後、前記半導体層上またはその表面近傍に、あるいは前記絶縁層の形成中に前記絶縁層中にまたは前記絶縁層の形成後、前記絶縁層上に窒素含有領域を形成する窒素含有領域形成ステップとを含む、半導体装置の半製品の製造方法。
  5. 前記窒素含有領域は、前記半導体層をプラズマ窒化して形成する、請求項4に記載の方法。
  6. 基板と、該基板上の少なくとも一部に直接または間接的に形成された半導体層と、該半導体層上に形成された、電気的絶縁のための絶縁層と、窒素含有領域であって前記半導体層と前記絶縁層との界面またはその近傍、前記絶縁層中および前記絶縁層上の少なくともいずれかに形成された窒素含有領域とを含み、さらに、前記半導体層の少なくとも一部は、前記絶縁層を通しての前記半導体層へのレーザ光の照射により結晶化されている、半導体装置。
  7. 基板上の少なくとも一部に直接または間接的に半導体層を形成する半導体層形成ステップと、
    前記半導体層上に、電気的絶縁のための絶縁層を形成する絶縁層形成ステップと、
    前記半導体層の形成後、前記半導体層上またはその表面近傍に、あるいは前記絶縁層の形成中に前記絶縁層中にまたは前記絶縁層の形成後、前記絶縁層上に窒素含有領域を形成する窒素含有領域形成ステップと、
    前記絶縁層を通して前記半導体層にレーザ光を照射するレーザ光照射ステップとを含む、半導体装置の製造方法。
  8. 前記レーザ光は280nm以下の波長を有する、請求項7に記載の方法。
  9. 請求項6に記載の半導体装置を含み、前記半導体層は複数の電界効果トランジスタのチャネルを含む、電子装置。
  10. さらに、前記基板上の一部に直接または間接的に形成された前記電界効果トランジスタを動作させる回路層を含む、請求項9に記載の装置。
JP2002276175A 2002-09-20 2002-09-20 半導体装置の半製品およびその製造方法、半導体装置およびその製造方法、ならびに電子装置 Pending JP2004111880A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002276175A JP2004111880A (ja) 2002-09-20 2002-09-20 半導体装置の半製品およびその製造方法、半導体装置およびその製造方法、ならびに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002276175A JP2004111880A (ja) 2002-09-20 2002-09-20 半導体装置の半製品およびその製造方法、半導体装置およびその製造方法、ならびに電子装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008200537A Division JP2008300868A (ja) 2008-08-04 2008-08-04 半導体装置の半製品およびその非晶質半導体層の結晶化方法

Publications (1)

Publication Number Publication Date
JP2004111880A true JP2004111880A (ja) 2004-04-08

Family

ID=32272150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002276175A Pending JP2004111880A (ja) 2002-09-20 2002-09-20 半導体装置の半製品およびその製造方法、半導体装置およびその製造方法、ならびに電子装置

Country Status (1)

Country Link
JP (1) JP2004111880A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229588A (ja) * 2012-03-30 2013-11-07 Semiconductor Energy Lab Co Ltd 半導体素子、半導体装置および半導体素子の作製方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013229588A (ja) * 2012-03-30 2013-11-07 Semiconductor Energy Lab Co Ltd 半導体素子、半導体装置および半導体素子の作製方法

Similar Documents

Publication Publication Date Title
US6504174B1 (en) Semiconductor device and method for fabricating the same
US5804473A (en) Thin film semiconductor device having a polycrystal active region and a fabrication process thereof
KR100863446B1 (ko) 반도체층의 도핑방법, 박막 반도체 소자의 제조방법, 및박막 반도체 소자
JP2002299348A (ja) ポリシリコン活性層を含む薄膜トランジスタ及び製造方法
JP2005303299A (ja) 電子素子及びその製造方法
JP4376331B2 (ja) 半導体装置の作製方法
JP2004303832A (ja) 薄膜トランジスタ基板およびその製造方法
JP2005354028A (ja) 薄膜トランジスタ及びその製造方法
Song et al. A high-performance multichannel dual-gate poly-Si TFT fabricated by excimer laser irradiation on a floating a-Si thin film
JPH10125927A (ja) 半導体装置およびその作製方法
US7435667B2 (en) Method of controlling polysilicon crystallization
US8034671B2 (en) Polysilicon film, thin film transistor using the same, and method for forming the same
JP3981532B2 (ja) 半導体装置の製造方法
JP2009048199A (ja) 液晶表示装置用薄膜トランジスタ基板およびその製造方法
JP2004111880A (ja) 半導体装置の半製品およびその製造方法、半導体装置およびその製造方法、ならびに電子装置
JP2006332172A (ja) 半導体装置及び半導体装置の製造方法
JP2008300868A (ja) 半導体装置の半製品およびその非晶質半導体層の結晶化方法
US8716112B2 (en) Method for crystallizing amorphous silicon thin film and method for fabricating poly crystalline thin film transistor using the same
JP2009246235A (ja) 半導体基板の製造方法、半導体基板及び表示装置
JP2001320056A (ja) 薄膜トランジスタの製造方法及び薄膜半導体装置
Yin et al. Advanced poly-Si TFT with fin-like channels by ELA
JP2759411B2 (ja) 半導体装置およびその作製方法
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP2003051600A (ja) 薄膜トランジスタ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20050823

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070720

A131 Notification of reasons for refusal

Effective date: 20070731

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20070928

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080603

A521 Written amendment

Effective date: 20080804

Free format text: JAPANESE INTERMEDIATE CODE: A523

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20080813

A912 Removal of reconsideration by examiner before appeal (zenchi)

Effective date: 20081024

Free format text: JAPANESE INTERMEDIATE CODE: A912