JP2002299348A - ポリシリコン活性層を含む薄膜トランジスタ及び製造方法 - Google Patents
ポリシリコン活性層を含む薄膜トランジスタ及び製造方法Info
- Publication number
- JP2002299348A JP2002299348A JP2001333712A JP2001333712A JP2002299348A JP 2002299348 A JP2002299348 A JP 2002299348A JP 2001333712 A JP2001333712 A JP 2001333712A JP 2001333712 A JP2001333712 A JP 2001333712A JP 2002299348 A JP2002299348 A JP 2002299348A
- Authority
- JP
- Japan
- Prior art keywords
- milc
- active layer
- film transistor
- thin film
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 56
- 238000004519 manufacturing process Methods 0.000 title claims description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 26
- 229920005591 polysilicon Polymers 0.000 title claims description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 92
- 239000002184 metal Substances 0.000 claims abstract description 92
- 238000000034 method Methods 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 50
- 238000002425 crystallisation Methods 0.000 claims abstract description 30
- 230000008025 crystallization Effects 0.000 claims abstract description 28
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- 229920002120 photoresistant polymer Polymers 0.000 claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 17
- 230000008569 process Effects 0.000 claims description 12
- 238000005229 chemical vapour deposition Methods 0.000 claims description 10
- 238000004544 sputter deposition Methods 0.000 claims description 10
- 238000001704 evaporation Methods 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 6
- 229910052759 nickel Inorganic materials 0.000 claims description 6
- 230000008020 evaporation Effects 0.000 claims description 5
- 230000004913 activation Effects 0.000 claims description 4
- 239000010408 film Substances 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 3
- 229910052793 cadmium Inorganic materials 0.000 claims description 3
- 229910052804 chromium Inorganic materials 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910052703 rhodium Inorganic materials 0.000 claims description 3
- 239000004065 semiconductor Substances 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052718 tin Inorganic materials 0.000 claims description 3
- 229910052719 titanium Inorganic materials 0.000 claims description 3
- 229910052799 carbon Inorganic materials 0.000 claims 2
- 238000009792 diffusion process Methods 0.000 claims 2
- 230000002265 prevention Effects 0.000 claims 2
- 229910052707 ruthenium Inorganic materials 0.000 claims 2
- 238000007669 thermal treatment Methods 0.000 abstract 2
- 230000002411 adverse Effects 0.000 abstract 1
- 230000001902 propagating effect Effects 0.000 abstract 1
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 238000007715 excimer laser crystallization Methods 0.000 description 8
- 239000002019 doping agent Substances 0.000 description 6
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 238000007740 vapor deposition Methods 0.000 description 5
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000001939 inductive effect Effects 0.000 description 4
- 229910021334 nickel silicide Inorganic materials 0.000 description 4
- RUFLMLWJRZAWLJ-UHFFFAOYSA-N nickel silicide Chemical compound [Ni]=[Si]=[Ni] RUFLMLWJRZAWLJ-UHFFFAOYSA-N 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 238000000059 patterning Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000003213 activating effect Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000010453 quartz Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- 101100366707 Arabidopsis thaliana SSL11 gene Proteins 0.000 description 1
- 101100366710 Arabidopsis thaliana SSL12 gene Proteins 0.000 description 1
- 102100032244 Dynein axonemal heavy chain 1 Human genes 0.000 description 1
- 241001663154 Electron Species 0.000 description 1
- 101000592773 Halobacterium salinarum (strain ATCC 700922 / JCM 11081 / NRC-1) 50S ribosomal protein L22 Proteins 0.000 description 1
- 101001016198 Homo sapiens Dynein axonemal heavy chain 1 Proteins 0.000 description 1
- 101100366562 Panax ginseng SS12 gene Proteins 0.000 description 1
- 101100366563 Panax ginseng SS13 gene Proteins 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000000356 contaminant Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000009477 glass transition Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】低温で複数枚の基板を同時に結晶化させる。
【解決手段】多結晶活性層を含む薄膜トランジスタ及び
その製造方法が開示される。多結晶シリコン層が基板４
０上に蒸着され、ＭＩＬＣ（金属誘導側面結晶化）を用
いて結晶化される。詳しくは、多結晶シリコン層は活性
層の熱処理中に結晶化する。熱処理は、ＴＦＴのコンタ
クトホールを介してＭＩＬＣソース金属４６が形成され
たソース領域及びドレイン領域の一部から広がる活性層
のＭＩＬＣを引き起こす。本発明により製造されたＴＦ
Ｔは、電子移動度や漏れ電流のような電気的特性が改善
される。本発明は更に、ＭＩＬＣ境界４９がＴＦＴの作
動に不都合にならないように、チャンネル領域の外側に
ＭＩＬＣ境界を形成することにより、ＴＦＴの性能を改
善する。
その製造方法が開示される。多結晶シリコン層が基板４
０上に蒸着され、ＭＩＬＣ（金属誘導側面結晶化）を用
いて結晶化される。詳しくは、多結晶シリコン層は活性
層の熱処理中に結晶化する。熱処理は、ＴＦＴのコンタ
クトホールを介してＭＩＬＣソース金属４６が形成され
たソース領域及びドレイン領域の一部から広がる活性層
のＭＩＬＣを引き起こす。本発明により製造されたＴＦ
Ｔは、電子移動度や漏れ電流のような電気的特性が改善
される。本発明は更に、ＭＩＬＣ境界４９がＴＦＴの作
動に不都合にならないように、チャンネル領域の外側に
ＭＩＬＣ境界を形成することにより、ＴＦＴの性能を改
善する。
Description
（技術分野）本発明は、液晶ディスプレイ（ＬＣＤ）、
有機発光ダイオード（ＯＬＥＤ）等のディスプレイ装置
に用いられる薄膜トランジスタ（ＴＦＴ）に関し、特
に、薄膜トランジスタのソース、ドレイン及びチャンネ
ル領域を形成する多結晶シリコン（ポリシリコン）活性
層を含む薄膜トランジスタ及びその製造方法に関する。
有機発光ダイオード（ＯＬＥＤ）等のディスプレイ装置
に用いられる薄膜トランジスタ（ＴＦＴ）に関し、特
に、薄膜トランジスタのソース、ドレイン及びチャンネ
ル領域を形成する多結晶シリコン（ポリシリコン）活性
層を含む薄膜トランジスタ及びその製造方法に関する。
【０００１】（発明の背景）ＬＣＤ、ＯＬＥＤ等のディ
スプレイ装置に用いられる薄膜トランジスタは、ガラ
ス、石英等の透明基板にシリコン層を蒸着させ、シリコ
ン層上にゲート及びゲート電極を形成し、シリコン層の
ソース及びドレイン領域にドーパントを注入してから、
アニーリング処理を行ってドーパントを活性化させた
後、その上に絶縁層が形成される。薄膜トランジスタの
ソース、ドレイン及びチャンネルを構成する活性層は、
ガラス等の透明基板上に、化学気相蒸着（ＣＶＤ）の方
法を用い、Ｓｉ層を蒸着させて形成される。しかし、Ｃ
ＶＤにより、直接基板に蒸着されたＳｉ層は、低い電子
移動度を有する非晶質Ｓｉ膜である。薄膜トランジスタ
を用いるディスプレイ装置が速い動作速度を必要とし、
小型化するにつれて、駆動ＩＣの集積度が大きくなり、
画素領域の開口率が減少するので、Ｓｉ膜の電子移動度
を高めて、駆動回路を画素ＴＦＴと同時に形成し、個々
の画素開口率を高める必要がある。このような目的のた
めに、非晶質Ｓｉ層を熱処理し、高い電子移動度を有す
る多結晶構造のポリＳｉ層として結晶化する技術が以下
のように用いられている。
スプレイ装置に用いられる薄膜トランジスタは、ガラ
ス、石英等の透明基板にシリコン層を蒸着させ、シリコ
ン層上にゲート及びゲート電極を形成し、シリコン層の
ソース及びドレイン領域にドーパントを注入してから、
アニーリング処理を行ってドーパントを活性化させた
後、その上に絶縁層が形成される。薄膜トランジスタの
ソース、ドレイン及びチャンネルを構成する活性層は、
ガラス等の透明基板上に、化学気相蒸着（ＣＶＤ）の方
法を用い、Ｓｉ層を蒸着させて形成される。しかし、Ｃ
ＶＤにより、直接基板に蒸着されたＳｉ層は、低い電子
移動度を有する非晶質Ｓｉ膜である。薄膜トランジスタ
を用いるディスプレイ装置が速い動作速度を必要とし、
小型化するにつれて、駆動ＩＣの集積度が大きくなり、
画素領域の開口率が減少するので、Ｓｉ膜の電子移動度
を高めて、駆動回路を画素ＴＦＴと同時に形成し、個々
の画素開口率を高める必要がある。このような目的のた
めに、非晶質Ｓｉ層を熱処理し、高い電子移動度を有す
る多結晶構造のポリＳｉ層として結晶化する技術が以下
のように用いられている。
【０００２】固相結晶化法（ＳＰＣ）は、非晶質Ｓｉ層
を６００℃以下の温度で、数時間〜数十時間にわたって
アニールする方法である。しかしながら、ＳＰＣ法は次
のような短所を有する。ＳＰＣ法は、熱処理に長時間を
要するので、生産性が低く、また、基板の面積が大きい
場合、６００℃以下の温度でも長時間の熱処理過程にお
いて変形が起こることがあるという問題があった。
を６００℃以下の温度で、数時間〜数十時間にわたって
アニールする方法である。しかしながら、ＳＰＣ法は次
のような短所を有する。ＳＰＣ法は、熱処理に長時間を
要するので、生産性が低く、また、基板の面積が大きい
場合、６００℃以下の温度でも長時間の熱処理過程にお
いて変形が起こることがあるという問題があった。
【０００３】エキシマレーザー結晶化法（ＥＬＣ）は、
エキシマレーザーをＳｉ層に照射し、非常に短い時間で
局部的に高い温度を発生させ、瞬間的にＳｉ層を結晶化
させる方法である。しかしながら、ＥＬＣ法は次のよう
な短所を有する。ＥＬＣ法は、レーザー光の照射を精巧
に制御するのに技術的な難しさがあり、また、１回に一
つの基板のみを加工するので、炉内で複数枚の基板を同
時に加工することに比べ、生産性が低かった。
エキシマレーザーをＳｉ層に照射し、非常に短い時間で
局部的に高い温度を発生させ、瞬間的にＳｉ層を結晶化
させる方法である。しかしながら、ＥＬＣ法は次のよう
な短所を有する。ＥＬＣ法は、レーザー光の照射を精巧
に制御するのに技術的な難しさがあり、また、１回に一
つの基板のみを加工するので、炉内で複数枚の基板を同
時に加工することに比べ、生産性が低かった。
【０００４】このような従来のＳｉ層の結晶化方法の問
題点を解決するために、ニッケル、金、アルミニウム等
の金属を非晶質シリコンと接触又は注入させることで、
２００℃程度の低温でも、非晶質シリコンの結晶化を誘
導する方法が提案されている。非晶質シリコンの低温結
晶化を金属で誘導する現象は一般に金属誘導結晶化（Ｍ
ＩＣ）と呼ばれている。しかしながら、ＭＩＣ法は次の
ような短所を有する。このＭＩＣ現象を用いて薄膜トラ
ンジスタを製造した場合、薄膜トランジスタの活性層を
構成するポリシリコン内に、シリコンの結晶化を誘発す
る金属が残留することによって、特に、薄膜トランジス
タのチャンネル部に漏れ電流を発生させる問題が生じ
る。
題点を解決するために、ニッケル、金、アルミニウム等
の金属を非晶質シリコンと接触又は注入させることで、
２００℃程度の低温でも、非晶質シリコンの結晶化を誘
導する方法が提案されている。非晶質シリコンの低温結
晶化を金属で誘導する現象は一般に金属誘導結晶化（Ｍ
ＩＣ）と呼ばれている。しかしながら、ＭＩＣ法は次の
ような短所を有する。このＭＩＣ現象を用いて薄膜トラ
ンジスタを製造した場合、薄膜トランジスタの活性層を
構成するポリシリコン内に、シリコンの結晶化を誘発す
る金属が残留することによって、特に、薄膜トランジス
タのチャンネル部に漏れ電流を発生させる問題が生じ
る。
【０００５】最近、ＭＩＣのように、金属が直接シリコ
ンの相変化を誘導せず、金属とシリコンが反応して生成
したシリサイドが側面へ伝播され続けながら、順次シリ
コンの結晶化を誘導する金属誘導側方結晶化（Metal In
duced Lateral Crystallization：ＭＩＬＣ）現象を用
いてＳｉ層を結晶化させる方法が提案された（S.W. Lee
& S.K. Joo, IEEE Electron Device Letter, 17(4),
p.160(1996)参照）。このようなＭＩＬＣ現象を起こす
金属としては、特に、ニッケルとパラジウム等が知られ
ているが、ＭＩＬＣ現象を用いてＳｉ層を結晶化させる
場合は、金属を含むシリサイド界面が、Ｓｉ層の相変化
が伝播されることに従って側面に移動することによっ
て、ＭＩＬＣ現象を用いて結晶化されたＳｉ層には、結
晶化を誘導するために用いられた金属成分が殆ど残留せ
ず、トランジスタ活性化層の電流の漏れ及びその他の動
作特性に影響を及ぼさないという利点がある。また、Ｍ
ＩＬＣ現象を用いる場合、３００〜５００℃の比較的低
温でシリコンの結晶化を誘導することができるので、炉
を用いて、基板が損傷することなく、複数枚の基板を同
時に結晶化させることができるという利点がある。
ンの相変化を誘導せず、金属とシリコンが反応して生成
したシリサイドが側面へ伝播され続けながら、順次シリ
コンの結晶化を誘導する金属誘導側方結晶化（Metal In
duced Lateral Crystallization：ＭＩＬＣ）現象を用
いてＳｉ層を結晶化させる方法が提案された（S.W. Lee
& S.K. Joo, IEEE Electron Device Letter, 17(4),
p.160(1996)参照）。このようなＭＩＬＣ現象を起こす
金属としては、特に、ニッケルとパラジウム等が知られ
ているが、ＭＩＬＣ現象を用いてＳｉ層を結晶化させる
場合は、金属を含むシリサイド界面が、Ｓｉ層の相変化
が伝播されることに従って側面に移動することによっ
て、ＭＩＬＣ現象を用いて結晶化されたＳｉ層には、結
晶化を誘導するために用いられた金属成分が殆ど残留せ
ず、トランジスタ活性化層の電流の漏れ及びその他の動
作特性に影響を及ぼさないという利点がある。また、Ｍ
ＩＬＣ現象を用いる場合、３００〜５００℃の比較的低
温でシリコンの結晶化を誘導することができるので、炉
を用いて、基板が損傷することなく、複数枚の基板を同
時に結晶化させることができるという利点がある。
【０００６】図１乃至図４は、ＭＩＣ及びＭＩＬＣ方法
を用いて、ＴＦＴを構成するＳｉ層を結晶化させる従来
の技術の工程を示す断面図である。図１に示すように、
非晶質Ｓｉ層１１が、バッファ層（図示せず）が形成さ
れている絶縁基板１０上に蒸着され、フォトリソグラフ
ィーによって、非晶質シリコンをパターニングして活性
層１１が形成される。ゲート絶縁層１２及びゲート電極
１３が常法によって活性層１１の上に形成される。図２
に示すように、ゲート電極１３をマスクとして基板の全
体を不純物でドープし、活性層にソース領域１１Ｓ、チ
ャンネル領域１１Ｃ及びドレイン領域１１Ｄを形成す
る。図３に示すように、ゲート電極とゲート電極の周辺
のソース領域及びドレイン領域を覆うようにフォトレジ
スト１４を形成し、基板及びフォトレジストの表面の全
体に金属層１５を蒸着させる。図４に示すように、フォ
トレジストの除去後、基板の全体を３００℃〜５００℃
の温度でアニールし、残された金属層１５の直下のソー
ス及びドレイン領域１６はＭＩＣ現象により結晶化さ
れ、また、金属層が覆われていない（metal-offset）ソ
ース及びドレイン領域の部分とゲート電極の下部のチャ
ンネル領域１７は、残された金属層１５から誘導される
ＭＩＬＣ現象により結晶化が誘導される。
を用いて、ＴＦＴを構成するＳｉ層を結晶化させる従来
の技術の工程を示す断面図である。図１に示すように、
非晶質Ｓｉ層１１が、バッファ層（図示せず）が形成さ
れている絶縁基板１０上に蒸着され、フォトリソグラフ
ィーによって、非晶質シリコンをパターニングして活性
層１１が形成される。ゲート絶縁層１２及びゲート電極
１３が常法によって活性層１１の上に形成される。図２
に示すように、ゲート電極１３をマスクとして基板の全
体を不純物でドープし、活性層にソース領域１１Ｓ、チ
ャンネル領域１１Ｃ及びドレイン領域１１Ｄを形成す
る。図３に示すように、ゲート電極とゲート電極の周辺
のソース領域及びドレイン領域を覆うようにフォトレジ
スト１４を形成し、基板及びフォトレジストの表面の全
体に金属層１５を蒸着させる。図４に示すように、フォ
トレジストの除去後、基板の全体を３００℃〜５００℃
の温度でアニールし、残された金属層１５の直下のソー
ス及びドレイン領域１６はＭＩＣ現象により結晶化さ
れ、また、金属層が覆われていない（metal-offset）ソ
ース及びドレイン領域の部分とゲート電極の下部のチャ
ンネル領域１７は、残された金属層１５から誘導される
ＭＩＬＣ現象により結晶化が誘導される。
【０００７】チャンネル領域の電流漏れと作動特性の低
下を防止するために、フォトレジスト１４はゲート電極
１３に隣接するソース及びドレイン領域を覆うように形
成される。もし、金属層１５がソースとドレイン領域を
覆うように形成された場合、チャンネル領域１１Ｃとソ
ース及びドレイン領域との間の境界面とチャンネル領域
１１Ｃ内にＭＩＣ現象により流入された金属成分が残さ
れ、チャンネル領域における電流の漏れと動作特性の低
下生じる。チャンネル領域を除いたソース及びドレイン
領域は、残留金属成分により実質的に支障を受けないの
で、チャンネル領域から約０．０１〜５μｍ以上離れた
ソース及びドレイン領域は、ＭＩＣ金属により引き起こ
されたＭＩＣ現象により結晶化され、チャンネル領域及
びチャンネルの周辺のソース及びドレイン領域について
のみＭＩＣ金属により誘発されかつＭＩＣ金属から広が
るＭＩＬＣ現象による結晶化される。ＭＩＬＣによりチ
ャンネル領域とその周辺のみの結晶化は活性層全体を結
晶化するのに要する時間を短縮させる。しかし、図１乃
至図４に示す技術を用いる場合は、一般のＴＦＴの製造
工程に、フォトレジスト層を形成し、これをパターニン
グして除去する工程が追加される問題があった。
下を防止するために、フォトレジスト１４はゲート電極
１３に隣接するソース及びドレイン領域を覆うように形
成される。もし、金属層１５がソースとドレイン領域を
覆うように形成された場合、チャンネル領域１１Ｃとソ
ース及びドレイン領域との間の境界面とチャンネル領域
１１Ｃ内にＭＩＣ現象により流入された金属成分が残さ
れ、チャンネル領域における電流の漏れと動作特性の低
下生じる。チャンネル領域を除いたソース及びドレイン
領域は、残留金属成分により実質的に支障を受けないの
で、チャンネル領域から約０．０１〜５μｍ以上離れた
ソース及びドレイン領域は、ＭＩＣ金属により引き起こ
されたＭＩＣ現象により結晶化され、チャンネル領域及
びチャンネルの周辺のソース及びドレイン領域について
のみＭＩＣ金属により誘発されかつＭＩＣ金属から広が
るＭＩＬＣ現象による結晶化される。ＭＩＬＣによりチ
ャンネル領域とその周辺のみの結晶化は活性層全体を結
晶化するのに要する時間を短縮させる。しかし、図１乃
至図４に示す技術を用いる場合は、一般のＴＦＴの製造
工程に、フォトレジスト層を形成し、これをパターニン
グして除去する工程が追加される問題があった。
【０００８】図５は、図１乃至図４の工程において、Ｍ
ＩＬＣソース金属としてニッケルを用いる場合、チャン
ネルの中央部に形成されるニッケル−シリサイドライン
のＴＥＭ写真であり、図６は、図１乃至図４の方法によ
り結晶化されたＴＦＴのレイアウトを示す図面であっ
て、図６の矢印は、ＭＩＬＣ現象による結晶化方向を示
す。図５及び図６に示すように、ソースとドレイン領域
に形成された金属層からチャンネル領域側にＭＩＬＣ現
象による結晶化を誘導するニッケル−シリサイド物質
は、チャンネル領域の両側の結晶化が進行しながら、チ
ャンネル領域に向かって移動し、ついに、チャンネル領
域の中央で出会って境界面を形成するようになる。ニッ
ケル−シリサイドに含まれている金属成分は、チャンネ
ル領域の電界効果移動度、しきい電圧特性等を低下さ
せ、ＴＦＴの電気的特性を低下させる。
ＩＬＣソース金属としてニッケルを用いる場合、チャン
ネルの中央部に形成されるニッケル−シリサイドライン
のＴＥＭ写真であり、図６は、図１乃至図４の方法によ
り結晶化されたＴＦＴのレイアウトを示す図面であっ
て、図６の矢印は、ＭＩＬＣ現象による結晶化方向を示
す。図５及び図６に示すように、ソースとドレイン領域
に形成された金属層からチャンネル領域側にＭＩＬＣ現
象による結晶化を誘導するニッケル−シリサイド物質
は、チャンネル領域の両側の結晶化が進行しながら、チ
ャンネル領域に向かって移動し、ついに、チャンネル領
域の中央で出会って境界面を形成するようになる。ニッ
ケル−シリサイドに含まれている金属成分は、チャンネ
ル領域の電界効果移動度、しきい電圧特性等を低下さ
せ、ＴＦＴの電気的特性を低下させる。
【０００９】このような問題を解決するために、図７乃
至図８に示すような技術が提案されている。図７に示す
ように、基板３０上に、活性層３１、ゲート絶縁層３
２、ゲート電極３３が順に形成されている。フォトレジ
ストパターン３４がゲート電極３３及び活性層３１上に
形成され、基板３０とフォトレジストパターン３４を覆
うように金属層３５が蒸着される。図７において、フォ
トレジストパターン３４は、ゲート電極３３と、そのゲ
ート電極３３に隣接するソース及びドレイン領域の一部
を覆い、ソース又はドレイン領域のいずれか一方に偏る
ように形成されている。フォトレジストをリフトオフ等
の方法により除去すると、図８に示すように、チャンネ
ルの周辺のソース及びドレイン領域に金属オフセット領
域３７が生じ、残りのソースとドレイン領域に金属層３
５が残るようになる。この状態で、基板３０をアニール
すると、図９の示すように、金属層３５が蒸着されたソ
ース及びドレイン領域では、ＭＩＣ金属により引き起こ
されたＭＩＣによる結晶化が行われ、ソース及びドレイ
ン領域内の金属オフセット領域とチャンネル領域では、
ＭＩＬ領域から広がったＭＩＬＣ現象による結晶化が行
われる。この場合、ソース領域又はドレイン領域のいず
れか一方の金属オフセット領域が他方に比べて広いた
め、図９に示すように、ＭＩＬＣにより結晶化された領
域の境界面３６がチャンネル領域３１Ｃの外部で生じ
る。これにより、ＭＩＬＣの境界面によりチャンネル領
域の電気的特性が低下する問題が生じない。しかし、こ
の場合も、ＴＦＴを製造する工程に、フォトレジスト層
を形成し、これをパターニングした後、これを除去する
工程を含めなければならなかった。
至図８に示すような技術が提案されている。図７に示す
ように、基板３０上に、活性層３１、ゲート絶縁層３
２、ゲート電極３３が順に形成されている。フォトレジ
ストパターン３４がゲート電極３３及び活性層３１上に
形成され、基板３０とフォトレジストパターン３４を覆
うように金属層３５が蒸着される。図７において、フォ
トレジストパターン３４は、ゲート電極３３と、そのゲ
ート電極３３に隣接するソース及びドレイン領域の一部
を覆い、ソース又はドレイン領域のいずれか一方に偏る
ように形成されている。フォトレジストをリフトオフ等
の方法により除去すると、図８に示すように、チャンネ
ルの周辺のソース及びドレイン領域に金属オフセット領
域３７が生じ、残りのソースとドレイン領域に金属層３
５が残るようになる。この状態で、基板３０をアニール
すると、図９の示すように、金属層３５が蒸着されたソ
ース及びドレイン領域では、ＭＩＣ金属により引き起こ
されたＭＩＣによる結晶化が行われ、ソース及びドレイ
ン領域内の金属オフセット領域とチャンネル領域では、
ＭＩＬ領域から広がったＭＩＬＣ現象による結晶化が行
われる。この場合、ソース領域又はドレイン領域のいず
れか一方の金属オフセット領域が他方に比べて広いた
め、図９に示すように、ＭＩＬＣにより結晶化された領
域の境界面３６がチャンネル領域３１Ｃの外部で生じ
る。これにより、ＭＩＬＣの境界面によりチャンネル領
域の電気的特性が低下する問題が生じない。しかし、こ
の場合も、ＴＦＴを製造する工程に、フォトレジスト層
を形成し、これをパターニングした後、これを除去する
工程を含めなければならなかった。
【００１０】（発明の要旨）本発明は、上記の問題点を
解決すＴＦＴ構造と製造方法を提供することを目的とす
る。本発明の方法では、ＭＩＣ及びＭＩＬＣ現象を用い
て、固相結晶化法やエキシマレーザーを用いる方法より
も低温で複数枚の基板を同時に結晶化することができ
る。従って、ポリシリコンＴＦＴを安価でかつ基板を損
傷せずに生産可能となる。
解決すＴＦＴ構造と製造方法を提供することを目的とす
る。本発明の方法では、ＭＩＣ及びＭＩＬＣ現象を用い
て、固相結晶化法やエキシマレーザーを用いる方法より
も低温で複数枚の基板を同時に結晶化することができ
る。従って、ポリシリコンＴＦＴを安価でかつ基板を損
傷せずに生産可能となる。
【００１１】また、本発明は、ＭＩＣ及びＭＩＬＣ現象
を用いた従来のＴＦＴに比べ、フォトレジスト層を形成
して除去する工程を必要とせず、チャンネル領域にＭＩ
Ｃによる金属成分が残留せず、またＭＩＬＣ境界面が形
成されないＴＦＴ構造と製造方法を提供することを目的
とする。
を用いた従来のＴＦＴに比べ、フォトレジスト層を形成
して除去する工程を必要とせず、チャンネル領域にＭＩ
Ｃによる金属成分が残留せず、またＭＩＬＣ境界面が形
成されないＴＦＴ構造と製造方法を提供することを目的
とする。
【００１２】上記の目的を達成するため、本発明のＴＦ
Ｔの製造方法は、ａ）基板を用意するステップと、
（ｂ）ソース領域、ドレイン領域及びチャンネル領域を
含むＴＦＴの活性層を設けるために、基板上に非晶質Ｓ
ｉ層を蒸着させるステップと、（ｃ）基板と活性層の上
にゲート絶縁層及びゲート電極を形成するステップと、
（ｄ）活性層のソース領域及びドレイン領域に不純物を
注入するステップと、（ｅ）基板、活性層、及びゲート
の上にコンタクト絶縁層を形成し、ソース領域とドレイ
ン領域の一部が露出するように、コンタクト絶縁層にコ
ンタクトホールを形成するステップと、（ｆ）コンタク
トホールを介してソース領域及びドレイン領域に金属誘
導側面結晶化（ＭＩＬＣ）ソース金属を付与するステッ
プと、（ｇ）基板及び基板上に形成された活性層を熱処
理し、活性層を結晶化するステップと、（ｈ）コンタク
トホールを介してソース領域とドレイン領域とを電気的
に接続させるコンタクト電極を形成するステップとを含
む。
Ｔの製造方法は、ａ）基板を用意するステップと、
（ｂ）ソース領域、ドレイン領域及びチャンネル領域を
含むＴＦＴの活性層を設けるために、基板上に非晶質Ｓ
ｉ層を蒸着させるステップと、（ｃ）基板と活性層の上
にゲート絶縁層及びゲート電極を形成するステップと、
（ｄ）活性層のソース領域及びドレイン領域に不純物を
注入するステップと、（ｅ）基板、活性層、及びゲート
の上にコンタクト絶縁層を形成し、ソース領域とドレイ
ン領域の一部が露出するように、コンタクト絶縁層にコ
ンタクトホールを形成するステップと、（ｆ）コンタク
トホールを介してソース領域及びドレイン領域に金属誘
導側面結晶化（ＭＩＬＣ）ソース金属を付与するステッ
プと、（ｇ）基板及び基板上に形成された活性層を熱処
理し、活性層を結晶化するステップと、（ｈ）コンタク
トホールを介してソース領域とドレイン領域とを電気的
に接続させるコンタクト電極を形成するステップとを含
む。
【００１３】本発明の別の態様に係る薄膜トランジスタ
は、基板と、透明基板上に形成され、ソース、ドレイン
及びチャンネル領域を含むポリシリコン活性層と、基板
と活性層の上に形成されたゲート絶縁層及びゲート電極
と、基板と活性層及びゲート電極を被覆し、活性層のソ
ース領域とドレイン領域の一部を露出させるコンタクト
ホールが形成されたコンタクト絶縁層と、コンタクトホ
ールを介してソース領域及びドレイン領域を外部と電気
的に接続させるコンタクト電極とを含み、ＴＦＴの活性
層は、基板上に蒸着された非晶質シリコンを熱処理して
結晶化させることにより形成され、熱処理によりコンタ
クトホールを介して露出し、かつ、ＭＩＬＣソース金属
が形成されたソース及びドレイン領域から伝播するＭＩ
ＬＣ現象が引き起こされる。
は、基板と、透明基板上に形成され、ソース、ドレイン
及びチャンネル領域を含むポリシリコン活性層と、基板
と活性層の上に形成されたゲート絶縁層及びゲート電極
と、基板と活性層及びゲート電極を被覆し、活性層のソ
ース領域とドレイン領域の一部を露出させるコンタクト
ホールが形成されたコンタクト絶縁層と、コンタクトホ
ールを介してソース領域及びドレイン領域を外部と電気
的に接続させるコンタクト電極とを含み、ＴＦＴの活性
層は、基板上に蒸着された非晶質シリコンを熱処理して
結晶化させることにより形成され、熱処理によりコンタ
クトホールを介して露出し、かつ、ＭＩＬＣソース金属
が形成されたソース及びドレイン領域から伝播するＭＩ
ＬＣ現象が引き起こされる。
【００１４】（発明の詳細な説明）以下、本発明の好ま
しい実施の形態を、添付図面に基づいて詳しく説明す
る。図１０乃至図１６は、本発明の一実施形態によっ
て、ＭＩＬＣ現象を用いてポリシリコンＴＦＴを製造す
る工程を示す断面図である。
しい実施の形態を、添付図面に基づいて詳しく説明す
る。図１０乃至図１６は、本発明の一実施形態によっ
て、ＭＩＬＣ現象を用いてポリシリコンＴＦＴを製造す
る工程を示す断面図である。
【００１５】図１０を参照すると、薄膜トランジスタの
活性層を構成する非晶質Ｓｉ層４１が、絶縁基板４０上
に形成されてパターニングされる。基板４０は、好まし
くは無アルカリガラス、石英又は酸化シリコン等の透明
絶縁物質から構成される。必要に応じて、基板上に、基
板から活性層に汚染物質が拡散することを防止するため
の下部絶縁層（図示せず）が形成され得る。下部絶縁層
は、酸化シリコン（ＳｉＯ2）、シリコン窒化物（Ｓｉ
Ｎx）、シリコン酸化窒化物（ＳｉＯxＮy）又はこれら
の複合層をＰＥＣＶＤ（Plasma-enhanced chemical vap
or deposition）、ＬＰＣＶＤ（low-pressure chemical
vapor deposition）、ＡＰＣＶＤ（atmosphere pressu
re chemical vapor deposition）、ＥＣＲ ＣＶＤ（Ele
ctron Cyclotron Resonance CVD）、スパッタリング等
の蒸着法を用いて、６００℃以下の温度で３００〜１
０，０００Å、好ましくは５００〜３，０００Åの厚さ
で蒸着させて形成される。活性層４１は、ＰＥＣＶＤ、
ＬＰＣＶＤ又はスパッタリングを用いて、アルモルファ
スシリコンを１００〜３，０００Å、好ましくは５００
〜１，０００Åの厚さで蒸着させて形成される。活性層
は、ソース、ドレイン及びチャンネル領域を含み、後で
形成されるその他の素子／電極の領域を含む。活性層４
１は、製造しようとするＴＦＴの寸法に合わせてパター
ニングされる。活性層４１は、フォトリソグラフィーに
より作られたマスクを用いてドライエッチングによりパ
ターニングされる。
活性層を構成する非晶質Ｓｉ層４１が、絶縁基板４０上
に形成されてパターニングされる。基板４０は、好まし
くは無アルカリガラス、石英又は酸化シリコン等の透明
絶縁物質から構成される。必要に応じて、基板上に、基
板から活性層に汚染物質が拡散することを防止するため
の下部絶縁層（図示せず）が形成され得る。下部絶縁層
は、酸化シリコン（ＳｉＯ2）、シリコン窒化物（Ｓｉ
Ｎx）、シリコン酸化窒化物（ＳｉＯxＮy）又はこれら
の複合層をＰＥＣＶＤ（Plasma-enhanced chemical vap
or deposition）、ＬＰＣＶＤ（low-pressure chemical
vapor deposition）、ＡＰＣＶＤ（atmosphere pressu
re chemical vapor deposition）、ＥＣＲ ＣＶＤ（Ele
ctron Cyclotron Resonance CVD）、スパッタリング等
の蒸着法を用いて、６００℃以下の温度で３００〜１
０，０００Å、好ましくは５００〜３，０００Åの厚さ
で蒸着させて形成される。活性層４１は、ＰＥＣＶＤ、
ＬＰＣＶＤ又はスパッタリングを用いて、アルモルファ
スシリコンを１００〜３，０００Å、好ましくは５００
〜１，０００Åの厚さで蒸着させて形成される。活性層
は、ソース、ドレイン及びチャンネル領域を含み、後で
形成されるその他の素子／電極の領域を含む。活性層４
１は、製造しようとするＴＦＴの寸法に合わせてパター
ニングされる。活性層４１は、フォトリソグラフィーに
より作られたマスクを用いてドライエッチングによりパ
ターニングされる。
【００１６】図１１は、基板４０とパターニングされた
活性層４１との上にゲート絶縁層４２とゲート電極４３
が形成された構造を示す断面図である。図１１に示すよ
うに、ゲート絶縁層４２は、ＰＥＣＶＤ、ＬＰＣＶＤ、
ＡＰＣＶＤ、ＥＣＲ ＣＶＤ等の蒸着法を用いて、Ｓｉ
Ｏ2、ＳｉＮx、ＳｉＯxＮy又はこれらの複合層を、３０
０〜３，０００Å、好ましくは５００〜１，０００Åの
厚さで蒸着させて形成される。ゲート絶縁層上に金属材
料又はドープドポリシリコン等の導電性材料を、スパッ
タリング、加熱蒸発（evaporation）、ＰＥＣＶＤ、Ｌ
ＰＣＶＤ、ＡＰＣＶＤ、ＥＣＲ ＣＶＤ、スパッタリン
グ等の方法を用いて、１，０００〜８，０００Å、好ま
しくは２，０００〜４，０００Åの厚さでゲート電極層
を蒸着させ、これをパターニングしてゲート電極４３が
形成される。ゲート電極４３は、フォトリソグラフィに
より作られたパターンを用いてウエットエッチング又は
ドライエッチングによりパターニングされる。
活性層４１との上にゲート絶縁層４２とゲート電極４３
が形成された構造を示す断面図である。図１１に示すよ
うに、ゲート絶縁層４２は、ＰＥＣＶＤ、ＬＰＣＶＤ、
ＡＰＣＶＤ、ＥＣＲ ＣＶＤ等の蒸着法を用いて、Ｓｉ
Ｏ2、ＳｉＮx、ＳｉＯxＮy又はこれらの複合層を、３０
０〜３，０００Å、好ましくは５００〜１，０００Åの
厚さで蒸着させて形成される。ゲート絶縁層上に金属材
料又はドープドポリシリコン等の導電性材料を、スパッ
タリング、加熱蒸発（evaporation）、ＰＥＣＶＤ、Ｌ
ＰＣＶＤ、ＡＰＣＶＤ、ＥＣＲ ＣＶＤ、スパッタリン
グ等の方法を用いて、１，０００〜８，０００Å、好ま
しくは２，０００〜４，０００Åの厚さでゲート電極層
を蒸着させ、これをパターニングしてゲート電極４３が
形成される。ゲート電極４３は、フォトリソグラフィに
より作られたパターンを用いてウエットエッチング又は
ドライエッチングによりパターニングされる。
【００１７】図１２は、ゲート電極４３をマスクとして
活性層４１のソース４１Ｓ及びドレイン領域４１Ｄをド
ープする工程を示す断面図である。Ｎ−ＭＯＳ（Ｎ−チ
ャネル金属酸化物半導体）ＴＦＴを製造する場合は、イ
オンシャワードープ法又はイオン注入法を用いて、ＰＨ
3、Ｐ、Ａｓ等のドーパントを、１０〜２００ＫｅＶ
（好ましくは、３０〜１００ＫｅＶ）のエネルギーで１
Ｅ１１〜１Ｅ２２／ｃｍ 3（好ましくは、１Ｅ１５〜１
Ｅ２１／ｃｍ3）のドーズでドープし、また、Ｐ−ＭＯ
Ｓ（Ｐ−チャネル金属酸化物半導体）ＴＦＴを製造する
場合は、Ｂ2Ｈ6、Ｂ、ＢＨ3等のドーパントを、２０〜
７０ＫｅＶのエネルギーで１Ｅ１１〜１Ｅ２２／ｃｍ3
（好ましくは、１Ｅ１４〜１Ｅ２１／ｃｍ3）のドーズ
でドープする。例えば、ドレイン領域に、弱くドープさ
れた領域又はオフセット領域がある接合部を形成する場
合、又はＣＭＯＳを形成する場合は、追加のマスクを用
いた数回のドーピング工程を行ってもよい。
活性層４１のソース４１Ｓ及びドレイン領域４１Ｄをド
ープする工程を示す断面図である。Ｎ−ＭＯＳ（Ｎ−チ
ャネル金属酸化物半導体）ＴＦＴを製造する場合は、イ
オンシャワードープ法又はイオン注入法を用いて、ＰＨ
3、Ｐ、Ａｓ等のドーパントを、１０〜２００ＫｅＶ
（好ましくは、３０〜１００ＫｅＶ）のエネルギーで１
Ｅ１１〜１Ｅ２２／ｃｍ 3（好ましくは、１Ｅ１５〜１
Ｅ２１／ｃｍ3）のドーズでドープし、また、Ｐ−ＭＯ
Ｓ（Ｐ−チャネル金属酸化物半導体）ＴＦＴを製造する
場合は、Ｂ2Ｈ6、Ｂ、ＢＨ3等のドーパントを、２０〜
７０ＫｅＶのエネルギーで１Ｅ１１〜１Ｅ２２／ｃｍ3
（好ましくは、１Ｅ１４〜１Ｅ２１／ｃｍ3）のドーズ
でドープする。例えば、ドレイン領域に、弱くドープさ
れた領域又はオフセット領域がある接合部を形成する場
合、又はＣＭＯＳを形成する場合は、追加のマスクを用
いた数回のドーピング工程を行ってもよい。
【００１８】図１３は、活性層がドープされた以降、ゲ
ート絶縁層４２及びゲート電極４３上にコンタクト絶縁
層４４を形成してパターニングし、コンタクトホール４
５を形成した構造を示す断面図である。コンタクト絶縁
層４４は、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＰＣＶＤ、ＥＣ
Ｒ ＣＶＤ、スパッタリング等の蒸着法を用いて、酸化
シリコン、シリコン窒化物、シリコン酸化窒化物又はこ
れらの複合層を、１，０００〜１５，０００Å、好まし
くは３，０００〜７，０００Åの厚さで蒸着させて形成
される。コンタクト絶縁層は、フォトリソグラフィによ
り形成されたパターンをマスクとしてウエットエッチン
グ又はドライエッチングされ、コンタクト電極が活性層
のソース及びドレイン領域と接続する経路を提供するコ
ンタクトホール４５が形成される。
ート絶縁層４２及びゲート電極４３上にコンタクト絶縁
層４４を形成してパターニングし、コンタクトホール４
５を形成した構造を示す断面図である。コンタクト絶縁
層４４は、ＰＥＣＶＤ、ＬＰＣＶＤ、ＡＰＣＶＤ、ＥＣ
Ｒ ＣＶＤ、スパッタリング等の蒸着法を用いて、酸化
シリコン、シリコン窒化物、シリコン酸化窒化物又はこ
れらの複合層を、１，０００〜１５，０００Å、好まし
くは３，０００〜７，０００Åの厚さで蒸着させて形成
される。コンタクト絶縁層は、フォトリソグラフィによ
り形成されたパターンをマスクとしてウエットエッチン
グ又はドライエッチングされ、コンタクト電極が活性層
のソース及びドレイン領域と接続する経路を提供するコ
ンタクトホール４５が形成される。
【００１９】図１４は、コンタクトホール４５内に露出
したソース領域４１Ｓ及びドレイン領域４１Ｄに、非晶
質シリコンの活性層のＭＩＬＣを誘導する金属層４６が
形成された状態を示す断面図である。非晶質シリコンに
ＭＩＬＣ現象を誘導する金属として、好ましくは、Ｎｉ
又はＰｄが用いられるが、その他Ｔｉ、Ａｇ、Ａｕ、Ａ
ｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｃｒ、Ｍｏ、Ｔｒ、Ｒ
ｕ、Ｒｈ、Ｃｄ、Ｐｔ等の金属及びそれらの複合体もＭ
ＩＬＣソース金属４６として用いてもよい。ニッケル又
はパラジウム等のＭＩＬＣ誘導金属は、スパッタリン
グ、加熱蒸発、ＰＥＣＶＤ又はイオン注入法により活性
層に加えられるが、ＭＩＬＣソース金属４６を形成する
ために一般にスパッタリングが用いられている。金属層
４６の厚さは、活性層のＭＩＬＣを誘導するために必要
な限度内において任意に選択することができ、約１〜１
０，０００Å、好ましくは１０〜２００Åの厚さで形成
される。
したソース領域４１Ｓ及びドレイン領域４１Ｄに、非晶
質シリコンの活性層のＭＩＬＣを誘導する金属層４６が
形成された状態を示す断面図である。非晶質シリコンに
ＭＩＬＣ現象を誘導する金属として、好ましくは、Ｎｉ
又はＰｄが用いられるが、その他Ｔｉ、Ａｇ、Ａｕ、Ａ
ｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃｏ、Ｃｒ、Ｍｏ、Ｔｒ、Ｒ
ｕ、Ｒｈ、Ｃｄ、Ｐｔ等の金属及びそれらの複合体もＭ
ＩＬＣソース金属４６として用いてもよい。ニッケル又
はパラジウム等のＭＩＬＣ誘導金属は、スパッタリン
グ、加熱蒸発、ＰＥＣＶＤ又はイオン注入法により活性
層に加えられるが、ＭＩＬＣソース金属４６を形成する
ために一般にスパッタリングが用いられている。金属層
４６の厚さは、活性層のＭＩＬＣを誘導するために必要
な限度内において任意に選択することができ、約１〜１
０，０００Å、好ましくは１０〜２００Åの厚さで形成
される。
【００２０】ＭＩＬＣソース金属層は、コンタクトホー
ル４５を形成するためコンタクト絶縁層４４の上に形成
されたフォトレジスト等のマスクを除去せずに活性層上
に蒸着され、又はマスクを除去した後に蒸着され得る。
マスクを除去する前にＭＩＬＣソース金属４６を蒸着さ
せる場合は、コンタクト絶縁層４４からマスクを除去す
るとき、コンタクトホール４５の外側に形成されたＭＩ
ＬＣソース金属が自動的に除去されるので、コンタクト
ホールの外側に蒸着されたＭＩＬＣソース金属を除去す
る工程は省略される。本発明において、コンタクトホー
ル４５を介して露出したソース領域及びドレイン領域の
一部にＭＩＬＣソース金属が形成されるので、別途のマ
スクを形成せず、ソース領域４１Ｓ及びドレイン領域４
１Ｄの任意の位置にＭＩＬＣソース金属を形成すること
ができるという利点がある。従って、ＭＩＬＣソース金
属４６は活性層のチャンネル領域４１Ｃからオフセット
され得る。
ル４５を形成するためコンタクト絶縁層４４の上に形成
されたフォトレジスト等のマスクを除去せずに活性層上
に蒸着され、又はマスクを除去した後に蒸着され得る。
マスクを除去する前にＭＩＬＣソース金属４６を蒸着さ
せる場合は、コンタクト絶縁層４４からマスクを除去す
るとき、コンタクトホール４５の外側に形成されたＭＩ
ＬＣソース金属が自動的に除去されるので、コンタクト
ホールの外側に蒸着されたＭＩＬＣソース金属を除去す
る工程は省略される。本発明において、コンタクトホー
ル４５を介して露出したソース領域及びドレイン領域の
一部にＭＩＬＣソース金属が形成されるので、別途のマ
スクを形成せず、ソース領域４１Ｓ及びドレイン領域４
１Ｄの任意の位置にＭＩＬＣソース金属を形成すること
ができるという利点がある。従って、ＭＩＬＣソース金
属４６は活性層のチャンネル領域４１Ｃからオフセット
され得る。
【００２１】図１５は、コンタクトホール４５の内部に
ＭＩＬＣソース金属層４６を形成した後、熱処理を行
い、活性層のソース及びドレイン領域に注入されたドー
パントを活性化させることによって活性層を結晶化させ
る工程を示す。この熱処理工程では、タングステン−ハ
ロゲン又はキセノンアーク加熱ランプを使用し、高速ア
ニール（ＲＴＡ）法、又はエキシマーレーザー結晶化
（ＥＬＣ）法が用いられる。ＲＴＡ法では、タングステ
ンランプやキセノンアークランプのような加熱ランプを
用いて基板が７００℃〜８００℃の温度に数秒から数分
間加熱される。ＥＬＣ法では、エキシマーレーザを用い
て基板がごく短時間でごく高温に加熱される。本発明に
おいては、３００℃〜６００℃の比較的低温で非晶質シ
リコンをポリシリコンとして結晶化することができるＭ
ＩＬＣを用いて活性層を結晶化させる。このような活性
層の結晶化は、好ましくは、炉内において４００℃〜６
００℃の温度で０．１〜５０時間、好ましくは０．５〜
２０時間の間で行われる。炉内の熱処理を通じて、ＭＩ
ＬＣソース金属が形成されたソース領域及びドレイン領
域４７は、ＭＩＬＣソース金属により引き起こされたＭ
ＩＣ現象により結晶化し、ＭＩＬＣソース金属４６で被
覆されなかったソース及びドレイン領域とチャンネル領
域４８では、ＭＩＣにより結晶化された領域からＭＩＬ
Ｃによる結晶化現象の伝播により結晶化される。図１５
及び図１６の矢印は、ＭＩＬＣの伝播方向を示す。コン
タクトホールからＭＩＬＣソース金属が加えられたソー
ス及びドレイン領域の部分から進行するＭＩＬＣ現象
は、活性層の全体の領域を結晶化させ、両コンタクトホ
ールの中間部分においてＭＩＬＣ境界面４９を形成す
る。ＭＩＬＣ境界面に関連した技術的な問題は、本発明
の他の実施形態と関連付けて後述する。
ＭＩＬＣソース金属層４６を形成した後、熱処理を行
い、活性層のソース及びドレイン領域に注入されたドー
パントを活性化させることによって活性層を結晶化させ
る工程を示す。この熱処理工程では、タングステン−ハ
ロゲン又はキセノンアーク加熱ランプを使用し、高速ア
ニール（ＲＴＡ）法、又はエキシマーレーザー結晶化
（ＥＬＣ）法が用いられる。ＲＴＡ法では、タングステ
ンランプやキセノンアークランプのような加熱ランプを
用いて基板が７００℃〜８００℃の温度に数秒から数分
間加熱される。ＥＬＣ法では、エキシマーレーザを用い
て基板がごく短時間でごく高温に加熱される。本発明に
おいては、３００℃〜６００℃の比較的低温で非晶質シ
リコンをポリシリコンとして結晶化することができるＭ
ＩＬＣを用いて活性層を結晶化させる。このような活性
層の結晶化は、好ましくは、炉内において４００℃〜６
００℃の温度で０．１〜５０時間、好ましくは０．５〜
２０時間の間で行われる。炉内の熱処理を通じて、ＭＩ
ＬＣソース金属が形成されたソース領域及びドレイン領
域４７は、ＭＩＬＣソース金属により引き起こされたＭ
ＩＣ現象により結晶化し、ＭＩＬＣソース金属４６で被
覆されなかったソース及びドレイン領域とチャンネル領
域４８では、ＭＩＣにより結晶化された領域からＭＩＬ
Ｃによる結晶化現象の伝播により結晶化される。図１５
及び図１６の矢印は、ＭＩＬＣの伝播方向を示す。コン
タクトホールからＭＩＬＣソース金属が加えられたソー
ス及びドレイン領域の部分から進行するＭＩＬＣ現象
は、活性層の全体の領域を結晶化させ、両コンタクトホ
ールの中間部分においてＭＩＬＣ境界面４９を形成す
る。ＭＩＬＣ境界面に関連した技術的な問題は、本発明
の他の実施形態と関連付けて後述する。
【００２２】本発明において、炉を用いて、活性層を比
較的低い温度で結晶化させるので、基板の変形又は損傷
を防止することができる。加えて、複数枚の基板を炉に
おいて同時に熱処理することができるので、大量工程が
可能であり、生産性を高めることができる。また、本発
明において、ＭＩＬＣによって、非晶質シリコンの活性
層を結晶化させる条件は、活性層に注入されたドーパン
トを活性化させるアニーリング条件と類似するので、活
性層の結晶化とドーパントの活性化を一度の工程で同時
に処理することができる。
較的低い温度で結晶化させるので、基板の変形又は損傷
を防止することができる。加えて、複数枚の基板を炉に
おいて同時に熱処理することができるので、大量工程が
可能であり、生産性を高めることができる。また、本発
明において、ＭＩＬＣによって、非晶質シリコンの活性
層を結晶化させる条件は、活性層に注入されたドーパン
トを活性化させるアニーリング条件と類似するので、活
性層の結晶化とドーパントの活性化を一度の工程で同時
に処理することができる。
【００２３】図１６は、熱処理により活性層を結晶化し
た後、コンタクトホールを介して活性層のソース及びド
レイン領域と外部回路を接続させるコンタクト電極５０
を形成した状態を示す断面図である。コンタクト電極５
０は、スパッタリング、加熱蒸着、ＣＶＤ等の方法を用
いて、コンタクト絶縁層の全体に、金属又はドープされ
たポリシリコン等の導電性材料を、５００Å〜１０，０
００Å、好ましくは２，０００Å〜６，０００Åの厚さ
で蒸着させ、この導電性材料をドライウエットエッチン
グ又はウエットエッチング法によって所望の形態にパタ
ーニングし、コンタクト電極を形成する。
た後、コンタクトホールを介して活性層のソース及びド
レイン領域と外部回路を接続させるコンタクト電極５０
を形成した状態を示す断面図である。コンタクト電極５
０は、スパッタリング、加熱蒸着、ＣＶＤ等の方法を用
いて、コンタクト絶縁層の全体に、金属又はドープされ
たポリシリコン等の導電性材料を、５００Å〜１０，０
００Å、好ましくは２，０００Å〜６，０００Åの厚さ
で蒸着させ、この導電性材料をドライウエットエッチン
グ又はウエットエッチング法によって所望の形態にパタ
ーニングし、コンタクト電極を形成する。
【００２４】コンタクト電極５０は、ＴＦＴで要求され
る電気的又は機械的な特性を満たす範囲内において、Ｍ
ＩＬＣソース金属４６と同一の材料で形成することがで
きる。ＭＩＬＣソース金属４６とコンタクト電極５０を
同一の材料で構成する場合は、ＭＩＬＣソース金属４６
を形成する工程とコンタクト電極５０を形成する工程と
を一つの工程にすることができる。コンタクト絶縁層４
４にコンタクトホールを形成した後、ＭＩＬＣソース金
属層４６とコンタクト電極５０とを一体構造として形成
される。コンタクト電極５０の形成後、熱処理が行われ
る。一度の蒸着工程でＭＩＬＣソース金属４６とコンタ
クト電極５０を同時に形成することができるので、ＴＦ
Ｔの製造工程がより単純化される。
る電気的又は機械的な特性を満たす範囲内において、Ｍ
ＩＬＣソース金属４６と同一の材料で形成することがで
きる。ＭＩＬＣソース金属４６とコンタクト電極５０を
同一の材料で構成する場合は、ＭＩＬＣソース金属４６
を形成する工程とコンタクト電極５０を形成する工程と
を一つの工程にすることができる。コンタクト絶縁層４
４にコンタクトホールを形成した後、ＭＩＬＣソース金
属層４６とコンタクト電極５０とを一体構造として形成
される。コンタクト電極５０の形成後、熱処理が行われ
る。一度の蒸着工程でＭＩＬＣソース金属４６とコンタ
クト電極５０を同時に形成することができるので、ＴＦ
Ｔの製造工程がより単純化される。
【００２５】図１０〜図１６を参照した以上の説明は、
コンタクトホールから加えられたＭＩＬＣソース金属４
６がチャンネル領域に対し対称位置に形成された対称的
なＴＦＴ構造に関連する。図１０〜図１６に示された実
施形態の場合は、チャンネル領域の両側から進行するＭ
ＩＬＣによりチャンネル領域が結晶化されるので、チャ
ンネル領域の結晶化は迅速である。しかしながら、対称
的ＴＦＴでは、チャンネル領域内にＭＩＬＣ境界面４９
が形成され、チャンネル領域の漏れ電流、電界効果移動
度等が劣化し、ＴＦＴ素子の動作特性を低下させる問題
があった。以下、このような問題点を解決するための本
発明の他の実施形態を説明する。
コンタクトホールから加えられたＭＩＬＣソース金属４
６がチャンネル領域に対し対称位置に形成された対称的
なＴＦＴ構造に関連する。図１０〜図１６に示された実
施形態の場合は、チャンネル領域の両側から進行するＭ
ＩＬＣによりチャンネル領域が結晶化されるので、チャ
ンネル領域の結晶化は迅速である。しかしながら、対称
的ＴＦＴでは、チャンネル領域内にＭＩＬＣ境界面４９
が形成され、チャンネル領域の漏れ電流、電界効果移動
度等が劣化し、ＴＦＴ素子の動作特性を低下させる問題
があった。以下、このような問題点を解決するための本
発明の他の実施形態を説明する。
【００２６】図１７及び図１８は、本発明の他の実施形
態によるＴＦＴ構造を示す断面図である。図１７のＴＦ
Ｔでは、コンタクトホール５３及びＭＩＬＣソース金属
層が、チャンネル領域５２Ｃに対し非対称的な位置に形
成されている。コンタクトホール及びＭＩＬＣソース金
属の位置以外は、図１７及び１８のＴＦＴは図１０乃至
図１５に示すものと同様の構造である。図１７のＴＦＴ
の活性層が、図１５に示すものと同様な条件でＭＩＬＣ
により結晶化されると、図１８に示すように、ＭＩＬＣ
境界面５５がチャンネル領域５２Ｃの外部に形成され
る。従って、チャンネル領域の特性がＭＩＬＣ境界面に
より影響を受ける問題を解決することができる。図１７
及び図１８に示す実施形態において、コンタクトホール
５３の位置は、ＭＩＬＣ境界面５５をチャンネル領域か
ら少なくとも０．０１μｍ以上離れた位置に生じるよう
にする範囲内で任意に選択することができる。
態によるＴＦＴ構造を示す断面図である。図１７のＴＦ
Ｔでは、コンタクトホール５３及びＭＩＬＣソース金属
層が、チャンネル領域５２Ｃに対し非対称的な位置に形
成されている。コンタクトホール及びＭＩＬＣソース金
属の位置以外は、図１７及び１８のＴＦＴは図１０乃至
図１５に示すものと同様の構造である。図１７のＴＦＴ
の活性層が、図１５に示すものと同様な条件でＭＩＬＣ
により結晶化されると、図１８に示すように、ＭＩＬＣ
境界面５５がチャンネル領域５２Ｃの外部に形成され
る。従って、チャンネル領域の特性がＭＩＬＣ境界面に
より影響を受ける問題を解決することができる。図１７
及び図１８に示す実施形態において、コンタクトホール
５３の位置は、ＭＩＬＣ境界面５５をチャンネル領域か
ら少なくとも０．０１μｍ以上離れた位置に生じるよう
にする範囲内で任意に選択することができる。
【００２７】以下の表１は、対称構造のＴＦＴと、チャ
ンネル領域内にＭＩＬＣ境界面が形成されない非対称構
造のＴＦＴとの間の電界移動度の比較を示している。両
ＴＦＴともソース及びドレイン領域にＮｉオフセット領
域を有している。
ンネル領域内にＭＩＬＣ境界面が形成されない非対称構
造のＴＦＴとの間の電界移動度の比較を示している。両
ＴＦＴともソース及びドレイン領域にＮｉオフセット領
域を有している。
【００２８】
【表１】
【００２９】表１に示すように、非対称構造のＮｉオフ
セットＴＦＴが、対称構造のＴＦＴに比べ、電界移動度
に優れている。図１９及び図２０は、それぞれＮ型及び
Ｐ型ＴＦＴに対し、チャンネルの幅／長さの比が２０／
８であり、Ｖｄ＝５Ｖであるとき、非対称型Ｎｉオフセ
ット構造のＴＦＴと、対称型Ｎｉオフセット構造のＴＦ
ＴのＩ−Ｖ特性を示す。図１９及び図２０に示すよう
に、非対称型オフセット構造のＴＦＴは、対称構造のＴ
ＦＴに比べ、漏れ電流が低かった。以上の結果から、非
対称構造のＮｉオフセット構造のＴＦＴは、対称構造の
Ｎｉオフセット構造のＴＦＴに比べ、電界移動度、漏れ
電流等の電気的特性に優れることが分かる。これは、非
対称型オフセット構造のＴＦＴにおいて、ＭＩＬＣ現象
の進行と共に伝播されるニッケルシリサイドが、ＭＩＬ
Ｃ境界面に残留して、ＴＦＴチャンネル領域の電気的特
性を阻害する現象が防止されるのによるものである。
セットＴＦＴが、対称構造のＴＦＴに比べ、電界移動度
に優れている。図１９及び図２０は、それぞれＮ型及び
Ｐ型ＴＦＴに対し、チャンネルの幅／長さの比が２０／
８であり、Ｖｄ＝５Ｖであるとき、非対称型Ｎｉオフセ
ット構造のＴＦＴと、対称型Ｎｉオフセット構造のＴＦ
ＴのＩ−Ｖ特性を示す。図１９及び図２０に示すよう
に、非対称型オフセット構造のＴＦＴは、対称構造のＴ
ＦＴに比べ、漏れ電流が低かった。以上の結果から、非
対称構造のＮｉオフセット構造のＴＦＴは、対称構造の
Ｎｉオフセット構造のＴＦＴに比べ、電界移動度、漏れ
電流等の電気的特性に優れることが分かる。これは、非
対称型オフセット構造のＴＦＴにおいて、ＭＩＬＣ現象
の進行と共に伝播されるニッケルシリサイドが、ＭＩＬ
Ｃ境界面に残留して、ＴＦＴチャンネル領域の電気的特
性を阻害する現象が防止されるのによるものである。
【００３０】図２１には、チャンネル領域内にＭＩＬＣ
境界面を発生させない、さらに別の実施形態のＴＦＴ構
造を示す断面図である。図２１には、二つのゲート電極
７１からなる二重ゲートＴＦＴ（dual gate TFT）が示
されている。二重ゲートＴＦＴは図１０乃至図１６に示
す工程と同様な方法で製造される。ＭＩＬＣソース金属
７３は、一対のゲート電極７１に対して対称的な位置に
形成される。図１５を参照して説明したように、ＭＩＬ
Ｃソース金属７３とともに活性層を熱処理して結晶化さ
せると、一対のチャンネル領域７２の間にＭＩＬＣ境界
面７４が形成される。このように、二重ゲート電極を有
するＴＦＴに、本発明の工程を適用すると、チャンネル
領域に形成されたＭＩＬＣ境界面が引き起こす問題を効
果的に防止することができる。
境界面を発生させない、さらに別の実施形態のＴＦＴ構
造を示す断面図である。図２１には、二つのゲート電極
７１からなる二重ゲートＴＦＴ（dual gate TFT）が示
されている。二重ゲートＴＦＴは図１０乃至図１６に示
す工程と同様な方法で製造される。ＭＩＬＣソース金属
７３は、一対のゲート電極７１に対して対称的な位置に
形成される。図１５を参照して説明したように、ＭＩＬ
Ｃソース金属７３とともに活性層を熱処理して結晶化さ
せると、一対のチャンネル領域７２の間にＭＩＬＣ境界
面７４が形成される。このように、二重ゲート電極を有
するＴＦＴに、本発明の工程を適用すると、チャンネル
領域に形成されたＭＩＬＣ境界面が引き起こす問題を効
果的に防止することができる。
【００３１】以上説明したように本発明によると、ＭＩ
ＬＣ現象を用いて、ＴＦＴ素子の活性層を構成する非晶
質シリコンを、炉内において、ＲＴＡ又はＥＬＣ等の方
法よりも低温で大量で同時に結晶化させることができる
ので、経済性及び生産性に優れる。特に、本発明の方法
は、ＴＦＴの基板をガラス転移温度（６００℃）以下の
温度である４００℃〜６００℃の温度で結晶化させるの
で、ＴＦＴの製造中に熱処理による基板の変形及び損傷
を防止することができる。本発明は、活性層の活性化と
活性層の結晶化とを同時に行うことができるので、ＴＦ
Ｔの製造工程が簡単且つ迅速になる。
ＬＣ現象を用いて、ＴＦＴ素子の活性層を構成する非晶
質シリコンを、炉内において、ＲＴＡ又はＥＬＣ等の方
法よりも低温で大量で同時に結晶化させることができる
ので、経済性及び生産性に優れる。特に、本発明の方法
は、ＴＦＴの基板をガラス転移温度（６００℃）以下の
温度である４００℃〜６００℃の温度で結晶化させるの
で、ＴＦＴの製造中に熱処理による基板の変形及び損傷
を防止することができる。本発明は、活性層の活性化と
活性層の結晶化とを同時に行うことができるので、ＴＦ
Ｔの製造工程が簡単且つ迅速になる。
【００３２】活性層のソース及びドレイン領域に形成さ
れたフォトレジストパターンを用いて金属オフセット領
域を形成する従来の方法に対し、本発明では、コンタク
ト絶縁層をマスクとしてコンタクトホールから活性層に
ＭＩＬＣソース金属を形成するので、ＭＩＬＣソース金
属のオフセット領域を作るために、別途のマスクを形成
する必要がない。また、ＴＦＴのコンタクト電極をＭＩ
ＬＣソース金属と同じ材料で形成する場合は、これらを
形成するための工程を一つに集約することができる。ま
た、本発明は、チャンネル領域に対し非対称位置にＭＩ
ＬＣソース金属を形成したり、又は二重ゲート電極を用
いることにより、ＴＦＴのチャンネル領域の内部におい
てＭＩＬＣ境界面は形成されない。そのため、電気的特
性に優れたＴＦＴ素子を製造することができるという利
点がある。
れたフォトレジストパターンを用いて金属オフセット領
域を形成する従来の方法に対し、本発明では、コンタク
ト絶縁層をマスクとしてコンタクトホールから活性層に
ＭＩＬＣソース金属を形成するので、ＭＩＬＣソース金
属のオフセット領域を作るために、別途のマスクを形成
する必要がない。また、ＴＦＴのコンタクト電極をＭＩ
ＬＣソース金属と同じ材料で形成する場合は、これらを
形成するための工程を一つに集約することができる。ま
た、本発明は、チャンネル領域に対し非対称位置にＭＩ
ＬＣソース金属を形成したり、又は二重ゲート電極を用
いることにより、ＴＦＴのチャンネル領域の内部におい
てＭＩＬＣ境界面は形成されない。そのため、電気的特
性に優れたＴＦＴ素子を製造することができるという利
点がある。
【００３３】以上、本発明の内容を実施形態を挙げて説
明したが、本発明の実施形態は、本発明の例示に過ぎ
ず、本発明の範囲を制限するものと解釈されてはならな
い。本発明の属する分野の技術者は、本願の請求項に記
載の原理及び範囲内において本発明をいろいろな形態に
変形又は変更することができる。
明したが、本発明の実施形態は、本発明の例示に過ぎ
ず、本発明の範囲を制限するものと解釈されてはならな
い。本発明の属する分野の技術者は、本願の請求項に記
載の原理及び範囲内において本発明をいろいろな形態に
変形又は変更することができる。
【図１】 ＭＩＬＣ現象を用いた従来のポリシリコン薄
膜トランジスタの製造工程を示す断面図である。
膜トランジスタの製造工程を示す断面図である。
【図２】 ＭＩＬＣ現象を用いた従来のポリシリコン薄
膜トランジスタの製造工程を示す断面図である。
膜トランジスタの製造工程を示す断面図である。
【図３】 ＭＩＬＣ現象を用いた従来のポリシリコン薄
膜トランジスタの製造工程を示す断面図である。
膜トランジスタの製造工程を示す断面図である。
【図４】 ＭＩＬＣ現象を用いた従来のポリシリコン薄
膜トランジスタの製造工程を示す断面図である。
膜トランジスタの製造工程を示す断面図である。
【図５】 図１乃至４の従来の製造工程により製造され
た薄膜トランジスタにおける活性層の結晶化状態図であ
る。
た薄膜トランジスタにおける活性層の結晶化状態図であ
る。
【図６】 図１乃至４の従来の製造工程により製造され
た薄膜トランジスタにおける活性層の結晶化状態図であ
る。
た薄膜トランジスタにおける活性層の結晶化状態図であ
る。
【図７】 ＭＩＬＣ現象を用いたポリシリコン薄膜トラ
ンジスタの製造工程の他の従来例を示す断面図である。
ンジスタの製造工程の他の従来例を示す断面図である。
【図８】 ＭＩＬＣ現象を用いたポリシリコン薄膜トラ
ンジスタの製造工程の他の従来例を示す断面図である。
ンジスタの製造工程の他の従来例を示す断面図である。
【図９】 ＭＩＬＣ現象を用いたポリシリコン薄膜トラ
ンジスタの製造工程の他の従来例を示す断面図である。
ンジスタの製造工程の他の従来例を示す断面図である。
【図１０】 本発明に係る好ましい実施形態のポリシリ
コン薄膜トランジスタの製造工程を示す断面図である。
コン薄膜トランジスタの製造工程を示す断面図である。
【図１１】 本発明に係る好ましい実施形態のポリシリ
コン薄膜トランジスタの製造工程を示す断面図である。
コン薄膜トランジスタの製造工程を示す断面図である。
【図１２】 本発明に係る好ましい実施形態のポリシリ
コン薄膜トランジスタの製造工程を示す断面図である。
コン薄膜トランジスタの製造工程を示す断面図である。
【図１３】 本発明に係る好ましい実施形態のポリシリ
コン薄膜トランジスタの製造工程を示す断面図である。
コン薄膜トランジスタの製造工程を示す断面図である。
【図１４】 本発明に係る好ましい実施形態のポリシリ
コン薄膜トランジスタの製造工程を示す断面図である。
コン薄膜トランジスタの製造工程を示す断面図である。
【図１５】 本発明に係る好ましい実施形態のポリシリ
コン薄膜トランジスタの製造工程を示す断面図である。
コン薄膜トランジスタの製造工程を示す断面図である。
【図１６】 本発明に係る好ましい実施形態のポリシリ
コン薄膜トランジスタの製造工程を示す断面図である。
コン薄膜トランジスタの製造工程を示す断面図である。
【図１７】 本発明に係る他の好ましい実施形態で製造
された薄膜トランジスタの構造を示す断面図である。
された薄膜トランジスタの構造を示す断面図である。
【図１８】 本発明に係る他の好ましい実施形態で製造
された薄膜トランジスタの構造を示す断面図である。
された薄膜トランジスタの構造を示す断面図である。
【図１９】 本発明の実施形態による非対称Ｎｉオフセ
ット薄膜トランジスタにおけるＩ−Ｖ特性を、対称Ｎｉ
オフセット薄膜トランジスタと対比したグラフである。
ット薄膜トランジスタにおけるＩ−Ｖ特性を、対称Ｎｉ
オフセット薄膜トランジスタと対比したグラフである。
【図２０】 本発明の実施形態による非対称Ｎｉオフセ
ット薄膜トランジスタにおけるＩ−Ｖ特性を、対称Ｎｉ
オフセット薄膜トランジスタと対比したグラフである。
ット薄膜トランジスタにおけるＩ−Ｖ特性を、対称Ｎｉ
オフセット薄膜トランジスタと対比したグラフである。
【図２１】本発明の他の実施形態による薄膜トランジス
タの構造を示す断面図である。
タの構造を示す断面図である。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/90 Ｃ (72)発明者 イ ソク ウン 大韓民国 インチョン ナムドン−ク ガ ンソク４−ドン 893−１ ウスン アパ ートメント ２−1009 Ｆターム(参考） 4M104 AA01 AA09 BB02 BB04 BB05 BB06 BB07 BB08 BB09 BB13 BB14 BB16 DD07 DD16 DD17 DD18 DD26 DD34 DD37 DD43 DD68 DD78 DD79 DD80 DD81 DD83 GG09 GG10 GG14 5F033 GG04 JJ07 JJ08 JJ11 JJ13 JJ14 JJ15 JJ17 JJ18 JJ20 KK04 QQ37 RR04 RR06 RR08 SS08 SS12 SS13 SS15 VV15 5F052 AA02 AA11 AA17 AA24 BB07 DA02 FA06 JA01 5F110 AA16 AA17 BB02 BB04 CC02 DD02 DD03 DD13 DD14 DD15 EE02 EE09 EE28 EE44 EE45 FF02 FF03 FF04 FF09 FF29 FF30 FF31 FF32 GG02 GG13 GG25 GG43 GG45 GG47 HJ01 HJ04 HJ11 HJ12 HJ13 HL02 HL03 HL04 HL08 HL11 HL23 HL24 HM12 HM14 HM15 NN02 NN22 NN23 NN24 NN34 NN35 PP01 PP02 PP03 PP10 PP27 PP29 PP34 QQ04 QQ05 QQ11
Claims (32)
- 【請求項１】 結晶化された活性層を有する薄膜トラン
ジスタ（ＴＦＴ）の製造方法において、 （ａ）基板を用意するステップと、 （ｂ）ＴＦＴのソース領域、ドレイン領域及びチャンネ
ル領域を含む活性層を設けるために、前記基板上に非晶
質Ｓｉ層を蒸着させるステップと、 （ｃ）前記基板と前記活性層の上にゲート絶縁層及びゲ
ート電極を形成するステップと、 （ｄ）前記活性層のソース領域及びドレイン領域に不純
物を注入するステップと、 （ｅ）前記基板、前記活性層、及び前記ゲートの上にコ
ンタクト絶縁層を形成し、前記ソース領域とドレイン領
域の一部が露出するように、前記コンタクト絶縁層にコ
ンタクトホールを形成するステップと、 （ｆ）前記コンタクトホールを介して前記ソース領域及
びドレイン領域にＭＩＬＣソース金属を付与するステッ
プと、 （ｇ）前記基板及び基板上に形成された活性層を熱処理
し、前記活性層を結晶化するステップと、 （ｈ）前記コンタクトホールを介して前記ソース領域と
ドレイン領域とを電気的に接続させるコンタクト電極を
形成するステップとを含むことを特徴とするＴＦＴの製
造方法。 - 【請求項２】 前記ＭＩＬＣソース金属は、Ｎｉ、Ｐ
ｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃ
ｏ、Ｃｒ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ、Ｐｔの少な
くとも一つを含有することを特徴とする請求項１に記載
のＴＦＴの製造方法。 - 【請求項３】 前記ＭＩＬＣソース金属が、スパッタリ
ング、加熱蒸着、又はＣＶＤ法を用いて１Å〜２００Å
の厚さで形成されることを特徴とする請求項１に記載の
ＴＦＴの製造方法。 - 【請求項４】 前記ステップ（ｇ）の熱処理が、４００
℃〜６００℃の温度範囲で０．１〜５０時間の間で行わ
れる請求項１に記載のＴＦＴの製造方法。 - 【請求項５】 前記コンタクト電極が、前記ＭＩＬＣソ
ース金属と同一の材料で構成されることを特徴とする請
求項１に記載のＴＦＴの製造方法。 - 【請求項６】 前記コンタクト電極と前記ＭＩＬＣソー
ス金属とは一体に形成されることを特徴とする請求項５
に記載のＴＦＴの製造方法。 - 【請求項７】 前記コンタクト電極と一体化した前記Ｍ
ＩＬＣソース金属の厚さが、５００Å〜１０，０００Å
であることを特徴とする請求項６に記載のＴＦＴの製造
方法。 - 【請求項８】 前記ステップ（ａ）とステップ（ｂ）の
間において、前記基板上に拡散防止絶縁膜を形成するス
テップを更に含むことを特徴とする請求項１に記載のＴ
ＦＴの製造方法。 - 【請求項９】 前記ステップ（ｅ）において、前記コン
タクトホールを形成するためにフォトレジストをマスク
として用い、前記ステップ（ｆ）が前記フォトレジスト
を除去する前に行われることを特徴とする請求項１に記
載のＴＦＴの製造方法。 - 【請求項１０】 前記ステップ（ｅ）において、前記コ
ンタクトホールを形成するためにフォトレジストをマス
クとして用い、前記ステップ（ｆ）が、前記フォトレジ
ストを除去した後に行われることを特徴とする請求項１
に記載のＴＦＴの製造方法。 - 【請求項１１】 前記ステップ（ｄ）が、前記活性層に
弱くドープされたドレイン（ＬＤＤ）領域又はオフセッ
ト接合部を形成するためのドーピング処理を含むことを
特徴とする請求項１に記載のＴＦＴの製造方法。 - 【請求項１２】 前記ステップ（ｄ）が、前記ゲート電
極をマスクとして用いるイオン注入法又はイオンシャワ
ードーピング法により行われることを特徴とする請求項
１に記載のＴＦＴの製造方法。 - 【請求項１３】 前記活性層に注入された不純物の活性
化とＭＩＬＣによる前記活性層の結晶化が、ステップ
（ｇ）において同時に行われることを特徴とする請求項
１に記載のＴＦＴの製造方法。 - 【請求項１４】 前記コンタクトホールが、前記ゲート
電極に対し非対称位置に形成され、また、前記ＭＩＬＣ
ソース金属が、前記チャンネル領域に対し非対称位置に
加えられることを特徴とする請求項１に記載のＴＦＴの
製造方法。 - 【請求項１５】 前記ＭＩＬＣソース金属の位置が、前
記ステップ（ｆ）において前記ＭＩＬＣソース金属が加
えられた前記ソース領域及びドレイン領域からそれぞれ
進行するＭＩＬＣ結晶化領域が接する境界面が、前記チ
ャンネル領域の外部に位置するように設定されることを
特徴とする請求項１４に記載のＴＦＴの製造方法。 - 【請求項１６】 前記ステップ（ｃ）において、前記ゲ
ート電極を二つ以上形成することを特徴とする請求項１
に記載のＴＦＴの製造方法。 - 【請求項１７】 前記ステップ（ｆ）において、前記Ｍ
ＩＬＣソース金属が加えられた前記ソース領域及びドレ
イン領域からそれぞれ進行するＭＩＬＣ結晶化領域が接
するＭＩＬＣ境界面が、前記二つ以上のゲート電極の間
に位置するように、前記コンタクトホールの位置が設定
されることを特徴とする請求項１６に記載のＴＦＴの製
造方法。 - 【請求項１８】 基板と、前記基板上に形成され、薄膜
トランジスタのソース、ドレイン及びチャンネル領域を
提供するポリシリコン活性層と、前記基板と前記活性層
上に形成されたゲート絶縁層及びゲート電極と、前記基
板、前記活性層、及び前記ゲート電極を被覆し、かつ、
前記活性層のソース領域とドレイン領域の一部を露出さ
せるように形成されたコンタクトホールを含むコンタク
ト絶縁層と、前記コンタクトホールを介して前記ソース
領域とドレイン領域とを電気的に接続させるコンタクト
電極とを備えた薄膜トランジスタ（ＴＦＴ）であって、
前記ＴＦＴの活性層は、熱処理によって前記基板上に形
成された非晶質シリコン層を結晶化することによって形
成されたものであり、前記熱処理は、前記コンタクトホ
ールから露出し、かつ、そこに形成されたＭＩＬＣソー
ス金属を有する前記ソース及びドレイン領域の一部から
伝播するＭＩＬＣ現象を引き起こすものである薄膜トラ
ンジスタ。 - 【請求項１９】 前記ＭＩＬＣソース金属は、Ｎｉ、Ｐ
ｄ、Ｔｉ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｃ
ｏ、Ｃｒ、Ｍｏ、Ｔｒ、Ｒｕ、Ｒｈ、Ｃｄ、Ｐｔの少な
くとも一つを含有することを特徴とする請求項１８に記
載の薄膜トランジスタ。 - 【請求項２０】 前記ＭＩＬＣソース金属が、スパッタ
リング、加熱蒸着、又はＣＶＤ法を用いて１Å〜２００
Åの厚さで形成されることを特徴とする請求項１８に記
載の薄膜トランジスタ。 - 【請求項２１】 前記熱処理過程が、４００℃〜６００
℃の温度で０．１〜５０時間の間で行われることを特徴
とする請求項１８に記載の薄膜トランジスタ。 - 【請求項２２】 前記コンタクト電極が、前記ＭＩＬＣ
ソース金属と同一の材料で構成されることを特徴とする
請求項１８に記載の薄膜トランジスタ。 - 【請求項２３】 前記コンタクト電極と前記ＭＩＬＣソ
ース金属は一体に形成されることを特徴とする請求項２
２に記載の薄膜トランジスタ。 - 【請求項２４】 前記コンタクト電極と一体化した前記
ＭＩＬＣソース金属の厚さが、５００Å〜１，０００Å
であることを特徴とする請求項２３に記載の薄膜トラン
ジスタ。 - 【請求項２５】 更に前記基板と前記活性層との間に形
成された拡散防止絶縁膜を含むことを特徴とする請求項
１８に記載の薄膜トランジスタ。 - 【請求項２６】 前記活性層が弱くドープされたドレイ
ン（ＬＤＤ）領域又はオフセット接合部を含むことを特
徴とする請求項１８に記載の薄膜トランジスタ。 - 【請求項２７】 前記活性層が、前記ゲート電極をマス
クとし、イオン注入法又はイオンシャワードーピング法
を用い、不純物を注入して形成されたことを特徴とする
請求項１８に記載の薄膜トランジスタ。 - 【請求項２８】 前記コンタクトホールが、前記ゲート
電極に対し非対称位置に形成され、また、前記ＭＩＬＣ
ソース金属が、前記チャンネル領域に対し非対称位置に
形成されることを特徴とする請求項１８に記載の薄膜ト
ランジスタ。 - 【請求項２９】 前記ＭＩＬＣソース金属が形成された
前記ソース領域及びドレイン領域からそれぞれ進行する
ＭＩＬＣ結晶化領域が接する境界面が、前記チャンネル
領域の外部に位置するように、前記コンタクトホールの
位置が設定されたことを特徴とする請求項２８に記載の
薄膜トランジスタ。 - 【請求項３０】 二つ以上のゲート電極を備えることを
特徴とする請求項１８に記載の薄膜トランジスタ。 - 【請求項３１】 前記ＭＩＬＣソース金属が形成された
前記ソース領域及びドレイン領域からそれぞれ進行する
ＭＩＬＣ結晶化領域が接するＭＩＬＣ境界面が、前記ゲ
ート電極の間に位置するように、前記コンタクトホール
の位置が設定されたことを特徴とする請求項３０に記載
の薄膜トランジスタ。 - 【請求項３２】前記ＭＩＬＣによる前記活性層の結晶化
と、注入された不純物の活性化が同時に行われることを
特徴とする請求項２７に記載の薄膜トランジスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2000-0064352A KR100439345B1 (ko) | 2000-10-31 | 2000-10-31 | 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법 |
| KR2000-064352 | 2000-10-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002299348A true JP2002299348A (ja) | 2002-10-11 |
Family
ID=19696435
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001333712A Pending JP2002299348A (ja) | 2000-10-31 | 2001-10-31 | ポリシリコン活性層を含む薄膜トランジスタ及び製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6596573B2 (ja) |
| JP (1) | JP2002299348A (ja) |
| KR (1) | KR100439345B1 (ja) |
| CN (1) | CN1167114C (ja) |
| TW (1) | TWI239648B (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159307A (ja) * | 2003-11-22 | 2005-06-16 | Samsung Sdi Co Ltd | 金属誘導側面結晶化方法を用いた薄膜トランジスター及びその製造方法 |
| JP2006019697A (ja) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | 半導体素子及びその製造方法 |
| JP2007062358A (ja) * | 2005-08-31 | 2007-03-15 | Lg Phillips Lcd Co Ltd | 印刷板、印刷板を製造する方法及び印刷板を利用した平板表示装置の製造方法 |
| US7202501B2 (en) | 2003-11-22 | 2007-04-10 | Samsung Sdi Co., Ltd. | Thin film transistor and method for fabricating the same |
| JP2010517264A (ja) * | 2007-01-18 | 2010-05-20 | 株式会社テラセミコン | 半導体素子の製造方法 |
| JP2011109062A (ja) * | 2009-11-13 | 2011-06-02 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法 |
| KR101456405B1 (ko) | 2012-06-29 | 2014-10-31 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 박막 트랜지스터, 어레이 기판, 및 그 제조방법 |
| US9985136B2 (en) | 2015-09-10 | 2018-05-29 | Toshiba Memory Corporation | Semiconductor device |
| US12022695B2 (en) | 2018-03-07 | 2024-06-25 | Samsung Display Co., Ltd. | Display panel including thin film transistors having different semiconductor materials from each other |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0766424A (ja) * | 1993-08-20 | 1995-03-10 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
| KR20020080864A (ko) * | 2001-04-18 | 2002-10-26 | 주식회사 현대 디스플레이 테크놀로지 | 박막트랜지스터 액정표시장치의 제조방법 |
| JP4831885B2 (ja) | 2001-04-27 | 2011-12-07 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR20030020524A (ko) * | 2001-08-29 | 2003-03-10 | 주식회사 현대 디스플레이 테크놀로지 | 박막 트랜지스터 제조방법 |
| KR100566894B1 (ko) * | 2001-11-02 | 2006-04-04 | 네오폴리((주)) | Ｍｉｌｃ를 이용한 결정질 실리콘 ｔｆｔ 패널 및 제작방법 |
| KR100477102B1 (ko) * | 2001-12-19 | 2005-03-17 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트씨모스 박막 트랜지스터 및 그의 제조방법 |
| KR100477103B1 (ko) * | 2001-12-19 | 2005-03-18 | 삼성에스디아이 주식회사 | 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법 |
| KR100459219B1 (ko) * | 2001-12-28 | 2004-12-03 | 엘지.필립스 엘시디 주식회사 | 절연막 형성방법 및 이를 이용한 폴리실리콘박막트랜지스터의 형성방법 |
| TW516240B (en) * | 2002-02-18 | 2003-01-01 | Ind Tech Res Inst | Method of fabricating film transistor on a transparent substrate |
| US7142398B2 (en) * | 2002-03-06 | 2006-11-28 | Seagate Technology Llc | Electrostatic discharge and electrical overstress protection for magnetic heads |
| JP4190798B2 (ja) * | 2002-05-08 | 2008-12-03 | Ｎｅｃ液晶テクノロジー株式会社 | 薄膜トランジスタ及びその製造方法 |
| KR100848104B1 (ko) * | 2002-06-03 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 어레이 기판 및 그의 제조 방법 |
| KR100906964B1 (ko) * | 2002-09-25 | 2009-07-08 | 삼성전자주식회사 | 유기 전계발광 구동 소자와 이를 갖는 유기 전계발광 표시패널 |
| TW554639B (en) * | 2002-10-04 | 2003-09-21 | Au Optronics Corp | Method for fabricating an OLED device and the solid passivation |
| KR100466628B1 (ko) | 2002-11-12 | 2005-01-15 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| EP1565934A1 (en) * | 2002-11-29 | 2005-08-24 | Advanced Micro Devices, Inc. | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers |
| US20040169176A1 (en) * | 2003-02-28 | 2004-09-02 | Peterson Paul E. | Methods of forming thin film transistors and related systems |
| WO2004109767A2 (en) * | 2003-06-02 | 2004-12-16 | Yale University | High performance polycrystalline transistors |
| CN100337304C (zh) * | 2003-08-22 | 2007-09-12 | 友达光电股份有限公司 | 形成多晶硅层的方法 |
| KR100600853B1 (ko) * | 2003-11-17 | 2006-07-14 | 삼성에스디아이 주식회사 | 평판표시장치 및 그의 제조방법 |
| KR101036749B1 (ko) * | 2003-12-26 | 2011-05-24 | 엘지디스플레이 주식회사 | 금속유도결정화에 의한 액정표시소자 제조방법 |
| KR101031702B1 (ko) * | 2003-12-26 | 2011-04-29 | 엘지디스플레이 주식회사 | 금속유도결정화에 의한 액정표시소자 제조방법 |
| US7205171B2 (en) * | 2004-02-11 | 2007-04-17 | Au Optronics Corporation | Thin film transistor and manufacturing method thereof including a lightly doped channel |
| US7802085B2 (en) * | 2004-02-18 | 2010-09-21 | Intel Corporation | Apparatus and method for distributing private keys to an entity with minimal secret, unique information |
| KR100623689B1 (ko) * | 2004-06-23 | 2006-09-19 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
| JP4649896B2 (ja) * | 2004-07-09 | 2011-03-16 | 日本電気株式会社 | 半導体装置及びその製造方法、並びにこの半導体装置を備えた表示装置 |
| KR100659759B1 (ko) | 2004-10-06 | 2006-12-19 | 삼성에스디아이 주식회사 | 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법 |
| JP2006269808A (ja) * | 2005-03-24 | 2006-10-05 | Mitsubishi Electric Corp | 半導体装置および画像表示装置 |
| TW200701336A (en) * | 2005-06-28 | 2007-01-01 | Chunghwa Picture Tubes Ltd | Manufacturing method of polysilicon |
| US8222646B2 (en) * | 2005-07-08 | 2012-07-17 | The Hong Kong University Of Science And Technology | Thin-film transistors with metal source and drain and methods of fabrication |
| CN100397661C (zh) * | 2005-07-12 | 2008-06-25 | 南开大学 | 金属诱导单一方向横向晶化薄膜晶体管器件及其制备方法 |
| US20070054429A1 (en) * | 2005-08-25 | 2007-03-08 | Tsuan-Lun Lung | Back panel manufacturing process |
| CN100433260C (zh) * | 2006-01-16 | 2008-11-12 | 中华映管股份有限公司 | 多晶硅层以及薄膜晶体管的制造方法 |
| JP2008147516A (ja) | 2006-12-12 | 2008-06-26 | Mitsubishi Electric Corp | 薄膜トランジスタ及びその製造方法 |
| KR100796613B1 (ko) * | 2006-12-18 | 2008-01-22 | 삼성에스디아이 주식회사 | 레이저를 이용한 다결정 실리콘 결정화 방법 및 그를이용한 박막 트랜지스터의 제조 방법 |
| KR100861796B1 (ko) * | 2007-01-18 | 2008-10-08 | 주식회사 테라세미콘 | 반도체 소자의 배선 형성 방법 |
| KR100875432B1 (ko) | 2007-05-31 | 2008-12-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 제조 방법, 이를 이용하여 형성된박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
| KR100848341B1 (ko) * | 2007-06-13 | 2008-07-25 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100889626B1 (ko) * | 2007-08-22 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 |
| KR100889627B1 (ko) * | 2007-08-23 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치 |
| KR100982310B1 (ko) * | 2008-03-27 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR100989136B1 (ko) * | 2008-04-11 | 2010-10-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101002666B1 (ko) * | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
| KR101147414B1 (ko) * | 2009-09-22 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| KR101108175B1 (ko) | 2010-06-09 | 2012-01-31 | 삼성모바일디스플레이주식회사 | 박막 트랜지스터, 이를 포함하는 디스플레이 장치용 어레이 기판 및 그 제조 방법 |
| KR101146995B1 (ko) | 2010-06-16 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법 |
| CN102709185A (zh) * | 2011-07-25 | 2012-10-03 | 京东方科技集团股份有限公司 | 含有多晶硅有源层的薄膜晶体管、其制造方法及阵列基板 |
| CN102708788B (zh) * | 2011-11-23 | 2015-01-07 | 京东方科技集团股份有限公司 | 像素电路 |
| CN102856320B (zh) * | 2012-08-13 | 2015-06-10 | 京东方科技集团股份有限公司 | 一种tft阵列基板及显示器 |
| US9214568B2 (en) * | 2012-12-12 | 2015-12-15 | The Hong Kong University Of Science And Technology | Thin film transistor with two-dimensional doping array |
| TWI621270B (zh) * | 2013-02-07 | 2018-04-11 | 群創光電股份有限公司 | 薄膜電晶體元件與薄膜電晶體顯示裝置 |
| CN104425364B (zh) * | 2013-09-09 | 2017-09-29 | 中芯国际集成电路制造(上海)有限公司 | 连接线的形成方法 |
| CN104992949B (zh) * | 2015-06-04 | 2018-03-09 | 京东方科技集团股份有限公司 | 一种阵列基板及其制备方法、显示装置 |
| CN105609567A (zh) * | 2016-03-29 | 2016-05-25 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及制作方法、阵列基板、显示装置 |
| WO2019182264A1 (ko) | 2018-03-23 | 2019-09-26 | 홍잉 | 수직 나노와이어 반도체 소자 및 그 제조 방법 |
| WO2019182261A1 (ko) | 2018-03-23 | 2019-09-26 | 홍잉 | 단결정립 나노와이어 제조 방법 및 이를 적용하는 반도체 소자의 제조 방법 |
| KR20220095745A (ko) * | 2020-12-30 | 2022-07-07 | 엘지디스플레이 주식회사 | 유기 발광 표시 장치 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2794678B2 (ja) * | 1991-08-26 | 1998-09-10 | 株式会社 半導体エネルギー研究所 | 絶縁ゲイト型半導体装置およびその作製方法 |
| TW226478B (en) | 1992-12-04 | 1994-07-11 | Semiconductor Energy Res Co Ltd | Semiconductor device and method for manufacturing the same |
| US5985741A (en) * | 1993-02-15 | 1999-11-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP3193803B2 (ja) | 1993-03-12 | 2001-07-30 | 株式会社半導体エネルギー研究所 | 半導体素子の作製方法 |
| TW241377B (ja) | 1993-03-12 | 1995-02-21 | Semiconductor Energy Res Co Ltd | |
| US5501989A (en) | 1993-03-22 | 1996-03-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer |
| US6090646A (en) * | 1993-05-26 | 2000-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| US5488000A (en) | 1993-06-22 | 1996-01-30 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer |
| US6478263B1 (en) * | 1997-01-17 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and its manufacturing method |
| US6140166A (en) * | 1996-12-27 | 2000-10-31 | Semicondutor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor and method for manufacturing semiconductor device |
| US6066547A (en) * | 1997-06-20 | 2000-05-23 | Sharp Laboratories Of America, Inc. | Thin-film transistor polycrystalline film formation by nickel induced, rapid thermal annealing method |
| US5940693A (en) * | 1997-07-15 | 1999-08-17 | Sharp Laboratories Of America, Inc. | Selective silicide thin-film transistor and method for same |
| JP4180689B2 (ja) * | 1997-07-24 | 2008-11-12 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6278130B1 (en) * | 1998-05-08 | 2001-08-21 | Seung-Ki Joo | Liquid crystal display and fabricating method thereof |
| US6784034B1 (en) * | 1998-10-13 | 2004-08-31 | Lg. Philips Lcd Co., Ltd. | Method for fabricating a thin film transistor |
| KR100317622B1 (ko) * | 1999-03-24 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터 및 그의 제조방법 |
| JP3432187B2 (ja) * | 1999-09-22 | 2003-08-04 | シャープ株式会社 | 半導体装置の製造方法 |
-
2000
- 2000-10-31 KR KR10-2000-0064352A patent/KR100439345B1/ko not_active IP Right Cessation
-
2001
- 2001-04-04 US US09/826,446 patent/US6596573B2/en not_active Expired - Fee Related
- 2001-10-31 JP JP2001333712A patent/JP2002299348A/ja active Pending
- 2001-10-31 TW TW090126998A patent/TWI239648B/zh not_active IP Right Cessation
- 2001-10-31 CN CNB011344172A patent/CN1167114C/zh not_active Expired - Fee Related
-
2003
- 2003-04-30 US US10/427,648 patent/US20040046171A1/en not_active Abandoned
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159307A (ja) * | 2003-11-22 | 2005-06-16 | Samsung Sdi Co Ltd | 金属誘導側面結晶化方法を用いた薄膜トランジスター及びその製造方法 |
| US7202501B2 (en) | 2003-11-22 | 2007-04-10 | Samsung Sdi Co., Ltd. | Thin film transistor and method for fabricating the same |
| US7714391B2 (en) | 2003-11-22 | 2010-05-11 | Samsung Mobile Display Co., Ltd. | Thin film transistor and method for fabricating the same |
| US7772061B2 (en) | 2004-06-30 | 2010-08-10 | Samsung Mobile Display Co., Ltd. | Method for fabricating semiconductor device using two crystallization methods |
| JP2006019697A (ja) * | 2004-06-30 | 2006-01-19 | Samsung Sdi Co Ltd | 半導体素子及びその製造方法 |
| US7423309B2 (en) | 2004-06-30 | 2008-09-09 | Samsung Sdi Co., Ltd. | Semiconductor device and method for fabricating the same |
| US7781156B2 (en) | 2005-08-31 | 2010-08-24 | Lg Display Co., Ltd. | Printing plate, method of fabricating the same, and method of fabricating flat panel display using the same |
| JP2007062358A (ja) * | 2005-08-31 | 2007-03-15 | Lg Phillips Lcd Co Ltd | 印刷板、印刷板を製造する方法及び印刷板を利用した平板表示装置の製造方法 |
| JP4542524B2 (ja) * | 2005-08-31 | 2010-09-15 | エルジー ディスプレイ カンパニー リミテッド | 印刷板、印刷板を製造する方法及び印刷板を利用した平板表示装置の製造方法 |
| JP2010517264A (ja) * | 2007-01-18 | 2010-05-20 | 株式会社テラセミコン | 半導体素子の製造方法 |
| JP2011109062A (ja) * | 2009-11-13 | 2011-06-02 | Samsung Mobile Display Co Ltd | 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法 |
| KR101456405B1 (ko) | 2012-06-29 | 2014-10-31 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 박막 트랜지스터, 어레이 기판, 및 그 제조방법 |
| US8963157B2 (en) | 2012-06-29 | 2015-02-24 | Boe Technology Group Co., Ltd. | Thin film transistor, array substrate, and manufacturing method thereof |
| JP2015526892A (ja) * | 2012-06-29 | 2015-09-10 | 京東方科技集團股▲ふん▼有限公司 | 薄膜トランジスタ、アレイ基板及びその製造方法 |
| US9985136B2 (en) | 2015-09-10 | 2018-05-29 | Toshiba Memory Corporation | Semiconductor device |
| US12022695B2 (en) | 2018-03-07 | 2024-06-25 | Samsung Display Co., Ltd. | Display panel including thin film transistors having different semiconductor materials from each other |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1351371A (zh) | 2002-05-29 |
| US20020074548A1 (en) | 2002-06-20 |
| KR100439345B1 (ko) | 2004-07-07 |
| US20040046171A1 (en) | 2004-03-11 |
| US6596573B2 (en) | 2003-07-22 |
| CN1167114C (zh) | 2004-09-15 |
| TWI239648B (en) | 2005-09-11 |
| KR20020033373A (ko) | 2002-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002299348A (ja) | ポリシリコン活性層を含む薄膜トランジスタ及び製造方法 | |
| JP3713232B2 (ja) | 結晶質シリコン活性層を含む薄膜トランジスタの製造方法 | |
| US20020115242A1 (en) | Method and apparatus for fabricating thin film transistor including crystalline active layer | |
| US6586287B2 (en) | Method for fabricating thin film transistor including crystalline silicon active layer | |
| US20020137310A1 (en) | Method and apparatus for fabricating a semiconductor device | |
| US6833561B2 (en) | Storage capacitor structure for LCD and OELD panels | |
| KR100776362B1 (ko) | 비정질 실리콘 박막의 결정화 방법 및 이를 이용한 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| KR100426380B1 (ko) | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 | |
| JPH11307777A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| KR100965980B1 (ko) | 금속 유도 측면 결정화를 이용한 다결정 실리콘 박막트랜지스터 및 그의 제조방법 | |
| KR100753635B1 (ko) | 금속유도측면결정화를 이용한 ｌｄｄ 구조를 갖는 박막트랜지스터의 제조방법 | |
| KR100929093B1 (ko) | 금속 유도 수직 결정화를 이용한 비정질 실리콘 박막의결정화 방법 및 이를 이용한 다결정 박막 트랜지스터의제조방법 | |
| KR100469624B1 (ko) | 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치 | |
| JP2004336073A (ja) | トップゲート型薄膜トランジスタ及びその製造方法 | |
| JP2002190606A (ja) | トップゲート型薄膜トランジスタの製造方法 | |
| KR100599926B1 (ko) | 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치 | |
| KR100239782B1 (ko) | 박막트랜지스터의 제조방법 | |
| KR20020076791A (ko) | 실리콘 박막의 결정화 방법 및 이를 이용한박막트랜지스터 제조 방법 | |
| KR20050078392A (ko) | 비정질 반도체 박막의 결정화 방법 및 이를 이용한 박막트랜지스터의 제조방법과 박막 반도체 장치 | |
| KR100439347B1 (ko) | 실리콘 박막의 결정화 방법 및 이를 이용한 반도체 소자제조 방법 | |
| US20070004112A1 (en) | Method of forming thin film transistor and method of repairing defects in polysilicon layer | |
| KR20090058750A (ko) | 하부 게이트를 갖는 다결정 실리콘 박막 트랜지스터 및 그제조방법 | |
| JP2004273699A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003017501A (ja) | 薄膜半導体素子及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051019 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060627 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061025 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20061208 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20070323 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090218 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090223 |