JP2015526892A - 薄膜トランジスタ、アレイ基板及びその製造方法 - Google Patents

薄膜トランジスタ、アレイ基板及びその製造方法 Download PDF

Info

Publication number
JP2015526892A
JP2015526892A JP2015518783A JP2015518783A JP2015526892A JP 2015526892 A JP2015526892 A JP 2015526892A JP 2015518783 A JP2015518783 A JP 2015518783A JP 2015518783 A JP2015518783 A JP 2015518783A JP 2015526892 A JP2015526892 A JP 2015526892A
Authority
JP
Japan
Prior art keywords
source
thin film
forming
deposition window
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015518783A
Other languages
English (en)
Other versions
JP6239606B2 (ja
Inventor
▲逸▼南 梁
▲逸▼南 梁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of JP2015526892A publication Critical patent/JP2015526892A/ja
Application granted granted Critical
Publication of JP6239606B2 publication Critical patent/JP6239606B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本発明は、薄膜トランジスタ、アレイ基板及びその製造方法を提供する。前記製造方法は、基板上にバッファ層及び活性層を順に形成し、パターニング工程によってソース領域を形成するステップと、ゲート絶縁層及びゲート電極を順に形成し、Ｎｉ堆積ウィンドを形成するステップと、Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層を形成するステップと、ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極を形成するステップと、を備える。

Description

本発明は、薄膜トランジスタ、アレイ基板及びその製造方法に関する。
有機発光ダイオードディスプレイ（ＯＬＥＤ、Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｓｐｌａｙ）は、新規のフラットパネルディスプレイであり、製造工程が簡単で、コストが低く、反応速度が速く、カラー表示および大きいスクリーンの表示を容易に実現でき、消費電力が少なく、集積回路ドライバとのマッチングを容易に実現でき、発光の輝度が高く、作業温度の適応範囲が広く、体積が軽薄であり、フレキシブル表示を容易に実現できる等のメリットを有するため、応用の見通しがよい。
ＯＬＥＤは、駆動方式によって、パッシブマトリクス駆動ＯＬＥＤ（ＰＭＯＬＥＤ、Ｐａｓｓｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）、及びアクティブマトリクス駆動ＯＬＥＤ（ＡＭＯＬＥＤ、Ａｃｔｉｖｅ Ｍａｔｒｉｘ Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）に分けられる。パッシブマトリクス駆動は、工程が簡単で、コストが低いが、クロストークが存在し、消費電力が高く、寿命が短い等の欠点を有するため、高い解像度で大サイズの表示の要求を満たせない。これに対して、アクティブマトリクス駆動は、パネルに薄膜トランジスタ（ＴＦＴ、Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を追加したことによって、画素ユニットを１フレームの時間内にずっと発光させることができるようになるため、必要な駆動電流が小さく、消費電力が少なく、寿命がより長く、高い解像度で複数のグレースケールの大サイズの表示の要求を満たせる。
現在では、ＡＭＯＬＥＤスクリーンの駆動回路は、主に、アモルファスシリコン（ａ−Ｓｉ、Ａｍｏｒｐｈｏｕｓ−Ｓｉｌｉｃｏｎ）ＴＦＴを利用するものと、多結晶シリコン（ｐ−Ｓｉ、ｐｏｌｙ−Ｓｉｌｉｃｏｎ）ＴＦＴを利用するものがある。ａ−Ｓｉ ＴＦＴ技術は、工程が簡単で、コストが低いが、そのキャリヤーの移動度が非常に低く、十分な駆動電流を提供することができないとともに、アモルファスシリコンＴＦＴがＮ型素子しか提供できなく、その安定性も長期間の応力によって悪化する可能性がある。これに対して、多結晶シリコンＴＦＴは、そのキャリヤーの移動度が高く、反応速度が速く、大面積の動的なビデオ表示を容易に実現できるとともに、高いキャリヤーの移動度によって、多結晶シリコンＴＦＴで外部駆動回路を表示バックパネルに集積することができ、外部導線を大幅に減少し、外部駆動回路の複雑性を低下させた。現在、世界では一般的に多結晶シリコンＴＦＴによってＡＭＯＬＥＤバックパネルの研究及び開発を行っている。
低温多結晶シリコンＴＦＴ技術は、４〜５回のフォトリソグラフィのみを必要とするアモルファスシリコンＴＦＴ技術に対して、工程がより複雑で、コストもより高い。今知られている低温多結晶シリコン薄膜トランジスタは、製造過程が一般的に６回以上のフォトリソグラフィが必要であり、工程が複雑で、製造コストが非常に高く、生産周期が長い。フォトリソグラフィの回数が多いほど、歩留まりの向上が難しくなる。よって、フォトリソグラフィの回数によって低温多結晶シリコン薄膜トランジスタの製造の複雑さを評価することができ、フォトリソグラフィの回数を減少させることは、製造コストの低下を意味する。
よって、低温多結晶シリコン薄膜トランジスタの生産周期を短縮して低温多結晶シリコン薄膜トランジスタの製造コストを低下させるために、フォトリソグラフィの回数を減少させる必要がある。
本発明実施例の一方面は、薄膜トランジスタの製造方法であって、
基板上にバッファ層及び活性層を順に形成し、活性層をパターニングすることによってソース領域を形成するステップと、
ゲート絶縁層及びゲート電極を順に形成するステップと、
Ｎｉ堆積ウィンドを形成するステップと、
Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層を形成するステップと、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極を形成するステップと、を備える。
本発明の１つの実施例では、前記活性層及び前記ゲート電極の材料はそれぞれアモルファスシリコン薄膜であり、Ｎｉ堆積ウィンドを形成するステップと誘電体層を形成するステップとの間に、
金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップをさらに有する。
本発明の１つの実施例では、前記金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップは、具体的に、
Ｎｉ堆積ウィンド内及びゲート電極上にＮｉ金属を堆積し、Ｎｉ堆積ウィンドにソース・ドレインイオンを注入してソース・ドレイン領域を形成し、そして、高温でアニールすることである。
本発明の１つの実施例では、前記バッファ層及び前記誘電体層の材料は、それぞれＳｉＯ２、ＳｉＮＸまたは両者の混合物であり、前記ソース・ドレイン電極の材料はＭｏ、導電金属または導電合金である。
本発明の１つの実施例では、前記Ｎｉ堆積ウィンド及び前記ソース・ドレインコンタクトホールはそれぞれ２つである。
本発明実施例の他の方面は、アレイ基板の製造方法であって、
基板上にバッファ層及び活性層を順に形成し、活性層をパターニングすることによってソース領域を形成するステップと、
ゲート絶縁層及びゲート電極を順に形成するステップと、
Ｎｉ堆積ウィンドを形成するステップと、
Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層を形成するステップと、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極を形成するステップと、
画素画成・絶縁層を形成し、画素アレイを形成するステップと、を備える。
本発明の１つの実施例では、前記活性層及び前記ゲート電極の材料はそれぞれアモルファスシリコン薄膜であり、Ｎｉ堆積ウィンドを形成するステップと誘電体層を形成するステップとの間に、
金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップをさらに有する。
本発明の１つの実施例では、前記金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップは、具体的に、
Ｎｉ堆積ウィンド内及びゲート電極上にＮｉ金属を堆積し、Ｎｉ堆積ウィンドにソース・ドレインイオンを注入し、ソース・ドレイン領域を形成し、そして、高温でアニールすることである。
本発明実施例の他の方面は、薄膜トランジスタであって、
基板上に順に形成されたバッファ層及びソース領域と、
前記バッファ層及びソース領域上に順に被覆し、かつＮｉ堆積ウィンドを有するゲート絶縁層、ゲート電極、及び前記Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層と、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極と、を備える。
本発明実施例の他の方面はアレイ基板であって、
基板と、
前記基板上に順に形成されたバッファ層及びソース領域と、
前記バッファ層及びソース領域上に順に被覆し、且つＮｉ堆積ウィンドを有するゲート絶縁層、ゲート電極、及び前記Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層と、
ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極と、
前記誘電体層及びソース・ドレイン電極上に被覆する画素画成・絶縁層と、を備える。
本発明実施例は、薄膜トランジスタ、アレイ基板及びその製造方法を開示した。本発明実施例に記載の上記製造方法によって薄膜トランジスタを製造する場合、５回のフォトリソグラフィ工程のみを用い、プロセスを簡単化し、生産コストを低下させ、歩留まりを向上させた。金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面を改善し、閾値電圧を低下させ、漏洩電流を低減させ、プロセスを簡単化してデバイスの性能を向上させる技術效果を実現した。本発明実施例に係る製造方法で製造される薄膜トランジスタは、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）及び低温多結晶シリコン薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
以下、本発明実施例の技術案をさらに明確に説明するように、実施例の図面を簡単に説明する。当然ながら、以下の図面は、本発明の一部の実施例に関するものに過ぎず、本発明を限定するものではない。
本発明実施例１におけるステップＡに示す薄膜トランジスタの構造の概略図である。 本発明実施例１におけるステップＢに示す薄膜トランジスタの構造の概略図である。 本発明実施例１におけるステップＣに示す薄膜トランジスタの構造の概略図である。 本発明実施例１におけるステップＤに示す薄膜トランジスタの構造の概略図である。 本発明実施例１におけるステップＥに示す薄膜トランジスタの構造の概略図である。 本発明実施例１におけるステップＦに示す薄膜トランジスタの構造の概略図である。 本発明実施例１におけるステップＧに示す薄膜トランジスタの構造の概略図である。
以下、本発明実施例の目的、技術案及びメリットをさらに明確にするように、図面を参照しながら、本発明実施例の技術案を明確で完全に説明する。下記の実施例は、当然ながら、本発明実施例の一部であり、全ての実施例ではない。本発明実施例に基づき、当業者が創造性のある労働をする必要がない前提で得られる全ての他の実施例は、いずれも本発明の保護範囲に入る。
現在、アモルファスシリコンを再結晶して多結晶シリコンを形成する再結晶方法は、エキシマレーザアニール（ＥＬＡ、Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌｉｎｇ）方法、逐次的横方向結晶化（ＳＬＳ、Ｓｅｑｕｅｎｔｉａｌ Ｌａｔｅｒａｌ Ｓｏｌｉｄｉｆｉｃａｔｉｏｎ）方法、金属誘起結晶化（ＭＩＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法、または金属誘起横方向結晶化（ＭＩＬＣ、Ｍｅｔａｌ Ｉｎｄｕｃｅｄ Ｌａｔｅｒａｌ Ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ）方法を備えてもよい。
これらの方法において、ＭＩＬＣ技術は、ＥＬＡ及びＳＬＳ技術と比べ、ＴＦＴデバイスの均一性がよりよく、大きいサイズのＡＭＯＬＥＤ表示の要求をより容易に満たせるとともに、コストもより低い。さらに、ＭＩＬＣ技術は、ＭＩＣ技術と比べ、チャンネル領域に残留する金属による汚染を効果的に低減できる。従って、ＭＩＬＣ技術は、未来の大サイズのＡＭＯＬＥＤの応用に非常に適合する。
実施例１
本発明実施例は、図１〜図６に示すように、薄膜トランジスタの製造方法を提供する。該技術は、製造過程に必要なマスクの数を減少でき、それによって製造の工程を簡単化し、生産性及び歩留まりを向上させることができる。該製造方法は、以下のステップを備える。
Ａ、図１に示すように、基板１上にバッファ層２及び活性層を順に形成する。前記基板は、石英ガラス、普通のガラスまたはプラスチック基板等であってよい。前記バッファ層２は、チャンネル領域を保護するものである。前記バッファ層２の厚みは２０００〜４０００Åであってよい。前記バッファ層２の材料は、ＳｉＯ２（二酸化ケイ素）、ＳｉＮｘ（窒化ケイ素）または両者の混合物であってよい。前記活性層の厚みは、５００〜８００Åであってよい。前記活性層の材料は、アモルファスシリコンａ−Ｓｉ薄膜であってよい。例えば、アモルファスシリコンａ−Ｓｉ薄膜をパターニングすることによって活性層３を形成する。即ち、活性層マスキング（Ａｃｔｉｖｅ−Ｍａｓｋ）工程である。
Ｂ、図２に示すように、ゲート絶縁層４とゲート層を順に形成する。前記ゲート絶縁層４の厚みは８００〜１５００Åであってよい。前記ゲート層の厚みは１５００〜２５００Åであってよい。前記ゲート層の材料は、アモルファスシリコンａ−Ｓｉ薄膜であってよい。前記ゲート層を、例えば、パターニングすることによって、ゲート電極５を形成することができる。
Ｃ、図３に示すように、例えば、ゲート絶縁層をパターニングする（即ち、Ｎｉマスキング工程、Ｎｉ−Ｍａｓｋ）ことによって、Ｎｉ（ニッケル）堆積ウィンドを形成する。例えば、２つのＮｉ（ニッケル）堆積ウィンドを形成してよい。
Ｄ、図４に示すように、金属誘起横方向結晶化方法によって、前記ソース領域３及び前記ゲート電極５のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶する。
本ステップは、具体的に、Ｎｉ堆積ウィンド内及びゲート電極５上に、金属誘起横方向結晶の前駆金属としてＮｉ金属９を堆積し、Ｎｉ堆積ウィンドにソース・ドレインイオンを注入し、ソース・ドレイン領域を形成し、そして、高温でアニールする。
Ｅ、図５に示すように、誘電体層６を形成する。前記誘電体層６の厚みは２０００〜４０００Åであってよい。前記誘電体層６の材料は、ＳｉＯ２、ＳｉＮＸ、または両者の混合物であってよい。例えば、誘電体層６をパターニングする（即ち、コンタクトホールマスキング工程、ＣＮＴ−Ｍａｓｋ）ことによって、Ｎｉ堆積ウィンドの対応する位置にソース電極及びドレイン電極のコンタクトホールを形成する。
Ｆ、図６に示すように、ソース・ドレイン金属層を形成する。前記ソース・ドレイン金属層の厚みは２０００〜３５００Åであってよい。前記ソース・ドレイン金属層の材料は、Ｍｏ、他の導電金属または合金であってよい。例えば、ソース・ドレイン金属層をパターニングする（即、ソース・ドレインマスキング工程、ＳＤ−Ｍａｓｋ）ことによって、ソース・ドレイン電極７を形成する。前記ソース・ドレイン電極７は、ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域３に接続し、前記ソース・ドレイン電極７と前記ゲート電極５は誘電体層６によって隔てられる。
本実施例に記載のパターニング工程は、一般的に、フォトレジストの塗布、マスクの露光、現像、エッチング及びフォトレジストの除去等の工程を備える。
本発明実施例の上記製造方法によって薄膜トランジスタを製造する場合、５回のフォトリソグラフィのみを用い、工程を簡単化し、生産コストを低下させ、歩留まりを向上させた。
金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面が改善され、閾値電圧を低下させて漏洩電流を低減することができ、工程を簡単化してデバイスの性能を向上させる技術效果を実現した。
本発明実施例の製造方法で製造される薄膜トランジスタは、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）、及び低温多結晶シリコンの薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
実施例２
本発明実施例に係るアレイ基板の製造方法は、上記実施例１に係る薄膜トランジスタの製造方法のステップを備えるとともに、以下のステップをさらに備える。
Ｇ、図７に示すように、画素画成・絶縁層８（ＰＩ）を形成し、前記画素画成・絶縁層８の厚みが１〜２ｕｍであってよく、例えば、画素画成・絶縁層８をパターニングすることによって、画素アレイを形成することができる。
本実施例におけるパターニング工程は、一般的に、フォトレジストの塗布、マスクの露光、現像、エッチング及びフォトレジストの除去等の工程を備える。
本発明実施例に係る上記製造方法でアレイ基板を製造する場合、６回のフォトリソグラフィ工程のみを用い、工程を簡単化し、生産コストを低下させ、歩留まりを向上させた。
金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面が改善され、閾値電圧を低下させて漏洩電流を低減することができ、工程を簡単化し、デバイスの性能を向上させる技術效果を実現した。
本発明実施例に係る製造方法で製造されるアレイ基板は、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）、及び低温多結晶シリコン薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
実施例３
図５に示すように、本発明実施例に係る薄膜トランジスタは、前記基板１上に順に形成されたバッファ層２及びソース領域３と、前記バッファ層２及びソース領域３上を順に被覆し、例えば、２つのＮｉ堆積ウィンドを有するゲート絶縁層４、ゲート電極５、及び前記Ｎｉ堆積ウィンドに１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層６と、ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域３に接続するソース・ドレイン電極７と、を備える。前記基板１は石英ガラス、普通のガラスまたはプラスチック基板等であってよい。前記バッファ層２は、チャンネル領域を保護するものであり、厚みが２０００〜４０００Å（オングストローム）であってよく、材料がＳｉＯ２（二酸化ケイ素）、ＳｉＮｘ（窒化ケイ素）または両者の混合物であってよい。前記ソース領域３は、厚みが５００〜８００Åであってよく、材料が多結晶シリコン薄膜であってよい。前記ゲート絶縁層４の厚みは８００〜１５００Åであってよい。前記ゲート電極５の厚みは１５００〜２５００Åであってよい。前記ゲート電極５の材料は多結晶シリコン薄膜であってよい。前記誘電体層６の厚みは２０００〜４０００Åであってよい。前記誘電体層６の材料はＳｉＯ２、ＳｉＮｘまたは両者の混合物であってよい。前記ソース・ドレイン電極７及び前記ゲート電極５は誘電体層６によって隔てられる。
本発明実施例に係る上記薄膜トランジスタは、金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面が改善され、閾値電圧を低下させるとともに、漏洩電流を低減することができ、工程を簡単化し、デバイスの性能を向上させる技術效果を実現した。
本発明実施例に係る薄膜トランジスタは、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）、及び低温多結晶シリコン薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
実施例４
本発明実施例に係るアレイ基板は、上記実施例３に記載の薄膜トランジスタを備えるとともに、
前記誘電体層６及びソース・ドレイン電極７上に被覆する画素画成・絶縁層８（ＰＩ）をさらに備える。前記画素画成・絶縁層８の厚みは１〜２ｕｍであってよく、前記画素画成・絶縁層８（ＰＤＬ−Ｍａｓｋ）は画素アレイを形成するものである。
本発明実施例に係るアレイ基板は、金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面が改善され、閾値電圧を低下させて漏洩電流を低減することができ、工程を簡単化し、デバイスの性能を向上させる技術的效果を実現した。
本発明実施例に係るアレイ基板は、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）、及び低温多結晶シリコン薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
以上のように、本発明実施例は薄膜トランジスタ、アレイ基板及びその製造方法を開示した。本発明実施例に係る上記製造方法で薄膜トランジスタを製造する場合、５回のフォトリソグラフィ工程のみを用い、工程を簡単化し、生産コストを低下させ、歩留まりを向上させた。金属横方向誘起技術によって多結晶シリコンの結晶化を実現し、低温多結晶シリコン層をゲート電極とすることで、ゲート誘電体との界面が改善され、閾値電圧を低下させて漏洩電流を低減することができ、工程を簡単化し、デバイスの性能を向上させる技術的效果を実現した。本発明実施例に係る製造方法で製造される薄膜トランジスタは、アクティブマトリクス有機発光ダイオードディスプレイ（ＡＭＯＬＥＤ）、及び低温多結晶シリコン薄膜トランジスタ液晶ディスプレイ（ＬＴＰＳ−ＬＣＤ）等の分野に適用できる。
以上は本発明の例示的な実施例だけであり、本発明の保護範囲を制限するものではない。本発明の保護範囲は請求項により確定される。
１ 基板
２ バッファ層
３ ソース領域
４ ゲート絶縁層
５ ゲート電極
６ 誘電体層
７ ソース・ドレイン電極
８ 画素画成・絶縁層
９ Ｎｉ金属

Claims (10)

  1. 薄膜トランジスタの製造方法であって、
    基板上にバッファ層及び活性層を順に形成し、活性層をパターニングすることによってソース領域を形成するステップと、
    ゲート絶縁層及びゲート電極を順に形成するステップと、
    Ｎｉ堆積ウィンドを形成するステップと、
    Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層を形成するステップと、
    ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極を形成するステップと、を備えることを特徴とする薄膜トランジスタの製造方法。
  2. 前記活性層及び前記ゲート電極の材料はそれぞれアモルファスシリコン薄膜であり、
    Ｎｉ堆積ウィンドを形成するステップと誘電体層を形成するステップとの間に、
    金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップをさらに有することを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
  3. 前記金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップは、具体的に、
    Ｎｉ堆積ウィンド内及びゲート電極上にＮｉ金属を堆積し、Ｎｉ堆積ウィンドにソース・ドレインイオンを注入してソース・ドレイン領域を形成し、そして、高温でアニールすることであることを特徴とする請求項２に記載の薄膜トランジスタの製造方法。
  4. 前記バッファ層及び前記誘電体層の材料は、それぞれＳｉＯ２、ＳｉＮＸまたは両者の混合物であり、前記ソース・ドレイン電極の材料はＭｏ、導電金属または導電合金であることを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタの製造方法。
  5. 前記Ｎｉ堆積ウィンド及び前記ソース・ドレインコンタクトホールはそれぞれ２つであることを特徴とする請求項１〜４のいずれか１項に記載の有機薄膜トランジスタの製造方法。
  6. アレイ基板の製造方法であって、
    基板上にバッファ層及び活性層を順に形成し、活性層をパターニングすることによってソース領域を形成するステップと、
    ゲート絶縁層及びゲート電極を順に形成するステップと、
    Ｎｉ堆積ウィンドを形成するステップと、
    Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層を形成するステップと、
    ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極を形成するステップと、
    画素画成・絶縁層を形成し、画素アレイを形成するステップと、を備えることを特徴とするアレイ基板の製造方法。
  7. 前記活性層及び前記ゲート電極の材料はそれぞれアモルファスシリコン薄膜であり、
    Ｎｉ堆積ウィンドを形成するステップと誘電体層を形成するステップとの間に、
    金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップをさらに有することを特徴とする請求項６に記載のアレイ基板の製造方法。
  8. 前記金属誘起横方向結晶化方法によって前記活性層及び前記ゲート電極のアモルファスシリコン薄膜材料を多結晶シリコン薄膜材料に再結晶するステップは、具体的に、
    Ｎｉ堆積ウィンド内及びゲート電極上にＮｉ金属を堆積し、Ｎｉ堆積ウィンドにソース・ドレインイオンを注入してソース・ドレイン領域を形成し、そして、高温でアニールすることであることを特徴とする請求項７に記載のアレイ基板の製造方法。
  9. 薄膜トランジスタであって、
    基板上に順に形成されたバッファ層及びソース領域と、
    前記バッファ層及びソース領域上に順に被覆し、Ｎｉ堆積ウィンドを有するゲート絶縁層、ゲート電極、及び前記Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層と、
    ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極と、を備えることを特徴とする薄膜トランジスタ。
  10. アレイ基板であって、
    基板と、
    前記基板上に順に形成されたバッファ層及びソース領域と、
    前記バッファ層及びソース領域上に順に被覆し、Ｎｉ堆積ウィンドを有するゲート絶縁層、ゲート電極、及び前記Ｎｉ堆積ウィンドと１つずつ対応するソース・ドレインコンタクトホールを有する誘電体層と、
    ソース・ドレインコンタクトホールを介してＮｉ堆積ウィンド及びソース領域に接続するソース・ドレイン電極と、
    前記誘電体層及びソース・ドレイン電極上に被覆する画素画成・絶縁層と、を備えることを特徴とするアレイ基板。
JP2015518783A 2012-06-29 2012-11-13 薄膜トランジスタ、アレイ基板及びその製造方法 Active JP6239606B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201210226591.5A CN102751200B (zh) 2012-06-29 2012-06-29 薄膜晶体管、阵列基板及其制造方法
CN201210226591.5 2012-06-29
PCT/CN2012/084543 WO2014000367A1 (zh) 2012-06-29 2012-11-13 薄膜晶体管、阵列基板及其制造方法

Publications (2)

Publication Number Publication Date
JP2015526892A true JP2015526892A (ja) 2015-09-10
JP6239606B2 JP6239606B2 (ja) 2017-11-29

Family

ID=47031279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015518783A Active JP6239606B2 (ja) 2012-06-29 2012-11-13 薄膜トランジスタ、アレイ基板及びその製造方法

Country Status (6)

Country Link
US (1) US8963157B2 (ja)
EP (1) EP2869329B1 (ja)
JP (1) JP6239606B2 (ja)
KR (1) KR101456405B1 (ja)
CN (1) CN102751200B (ja)
WO (1) WO2014000367A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751200B (zh) 2012-06-29 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法
US9297998B2 (en) * 2014-03-28 2016-03-29 Amazon Technologies, Inc. Electrode of an electrowetting device
CN103972110B (zh) * 2014-04-22 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
EP3344642A1 (en) * 2015-09-02 2018-07-11 AbbVie Inc. Anti-viral tetrahydrofurane derivatives
CN105977305A (zh) * 2016-06-17 2016-09-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device
CN110993697B (zh) * 2019-11-28 2022-08-05 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、显示面板
CN113193010A (zh) * 2021-04-07 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、oled显示面板

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018240A1 (en) * 1998-02-10 2001-08-30 Seung-Ki Joo Method of fabricating thin film transistor
JP2002151525A (ja) * 2000-09-01 2002-05-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US20020115242A1 (en) * 2001-01-20 2002-08-22 Joo Seung Ki Method and apparatus for fabricating thin film transistor including crystalline active layer
US20020142528A1 (en) * 2001-03-30 2002-10-03 Joo Seung Ki Method for fabricating thin film transistor including crystalline silicon active layer
JP2002299348A (ja) * 2000-10-31 2002-10-11 Seung Ki Joo ポリシリコン活性層を含む薄膜トランジスタ及び製造方法
US20020177283A1 (en) * 2001-05-25 2002-11-28 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon fo liquid crystal display device
JP2003203928A (ja) * 2001-12-19 2003-07-18 Samsung Sdi Co Ltd Ｍｉｌｃを利用した多重ゲート薄膜トランジスタ及びその製造方法
US6784034B1 (en) * 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
JP2006080054A (ja) * 2004-09-08 2006-03-23 Samsung Sdi Co Ltd 有機電界発光表示素子及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100390522B1 (ko) * 2000-12-01 2003-07-07 피티플러스(주) 결정질 실리콘 활성층을 포함하는 박막트랜지스터 제조 방법
KR100552936B1 (ko) * 2003-08-27 2006-02-16 네오폴리((주)) 금속 오프셋 영역을 포함하는 결정질 박막트랜지스터의제조 방법
KR100611744B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100965980B1 (ko) 2007-12-28 2010-06-24 재단법인서울대학교산학협력재단 금속 유도 측면 결정화를 이용한 다결정 실리콘 박막트랜지스터 및 그의 제조방법
CN102751200B (zh) 2012-06-29 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010018240A1 (en) * 1998-02-10 2001-08-30 Seung-Ki Joo Method of fabricating thin film transistor
US6784034B1 (en) * 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
JP2002151525A (ja) * 2000-09-01 2002-05-24 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002299348A (ja) * 2000-10-31 2002-10-11 Seung Ki Joo ポリシリコン活性層を含む薄膜トランジスタ及び製造方法
US20020115242A1 (en) * 2001-01-20 2002-08-22 Joo Seung Ki Method and apparatus for fabricating thin film transistor including crystalline active layer
US20020142528A1 (en) * 2001-03-30 2002-10-03 Joo Seung Ki Method for fabricating thin film transistor including crystalline silicon active layer
US20020177283A1 (en) * 2001-05-25 2002-11-28 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon fo liquid crystal display device
JP2003203928A (ja) * 2001-12-19 2003-07-18 Samsung Sdi Co Ltd Ｍｉｌｃを利用した多重ゲート薄膜トランジスタ及びその製造方法
JP2006080054A (ja) * 2004-09-08 2006-03-23 Samsung Sdi Co Ltd 有機電界発光表示素子及びその製造方法

Also Published As

Publication number Publication date
EP2869329A1 (en) 2015-05-06
US20140110718A1 (en) 2014-04-24
CN102751200A (zh) 2012-10-24
EP2869329B1 (en) 2020-12-30
EP2869329A4 (en) 2016-03-02
KR20140032358A (ko) 2014-03-14
WO2014000367A1 (zh) 2014-01-03
KR101456405B1 (ko) 2014-10-31
CN102751200B (zh) 2015-06-10
US8963157B2 (en) 2015-02-24
JP6239606B2 (ja) 2017-11-29

Similar Documents

Publication Publication Date Title
JP6239606B2 (ja) 薄膜トランジスタ、アレイ基板及びその製造方法
WO2018227750A1 (zh) 柔性tft基板的制作方法
CN106558593B (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
US9368762B2 (en) Active organic electroluminescence device back panel and manufacturing method thereof
KR101944644B1 (ko) Amoled 백플레이트의 제작방법
CN102983155B (zh) 柔性显示装置及其制作方法
US9590020B2 (en) Manufacture method of AMOLED back plate and structure thereof
CN106057735B (zh) Tft背板的制作方法及tft背板
US20160307929A1 (en) Manufacture method and structure of tft backplate applicable to amoled
WO2016176893A1 (zh) Amoled背板的制作方法及其结构
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
US20160365458A1 (en) Array substrate, method for producing the same and display device
WO2016176879A1 (zh) Amoled背板的制作方法及其结构
US20170352711A1 (en) Manufacturing method of tft backplane and tft backplane
US9735186B2 (en) Manufacturing method and structure thereof of TFT backplane
WO2015192417A1 (zh) Tft背板的制造方法及tft背板结构
US9887213B2 (en) Method for manufacturing thin film transistor and related active layer for thin film transistor, thin film transistor, array substrate, and display apparatus
KR20170028986A (ko) 산화물 반도체 tft 기판의 제작방법 및 구조
WO2018023955A1 (zh) Oled显示装置的阵列基板及其制造方法
WO2020113763A1 (zh) 一种薄膜晶体管的制备方法
KR100946560B1 (ko) 박막트랜지스터의 제조방법
US10672797B2 (en) Array substrate, method for fabricating array substrate and display
CN111081719A (zh) 一种阵列基板及其制造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160627

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160926

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20161212

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170412

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20170524

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20170616

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171101

R150 Certificate of patent or registration of utility model

Ref document number: 6239606

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250