WO2014000367A1 - 薄膜晶体管、阵列基板及其制造方法 - Google Patents

薄膜晶体管、阵列基板及其制造方法 Download PDF

Info

Publication number
WO2014000367A1
WO2014000367A1 PCT/CN2012/084543 CN2012084543W WO2014000367A1 WO 2014000367 A1 WO2014000367 A1 WO 2014000367A1 CN 2012084543 W CN2012084543 W CN 2012084543W WO 2014000367 A1 WO2014000367 A1 WO 2014000367A1
Authority
WO
WIPO (PCT)
Prior art keywords
source
layer
gate electrode
drain
deposition
Prior art date
Application number
PCT/CN2012/084543
Other languages
English (en)
French (fr)
Inventor
梁逸南
Original Assignee
京东方科技集团股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京东方科技集团股份有限公司 filed Critical 京东方科技集团股份有限公司
Priority to EP12844652.3A priority Critical patent/EP2869329B1/en
Priority to US13/994,244 priority patent/US8963157B2/en
Priority to KR1020137015277A priority patent/KR101456405B1/ko
Priority to JP2015518783A priority patent/JP6239606B2/ja
Publication of WO2014000367A1 publication Critical patent/WO2014000367A1/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks

Definitions

  • the process is more complicated and costly.
  • the processes of the known low-temperature polysilicon thin film transistors generally require more than six times of lithography, and the process is complicated, the fabrication is high, and the production cycle is long.
  • the step of recrystallizing the active layer and the amorphous silicon film material of the gate electrode into a polysilicon film material by using a metal induced lateral crystallization method comprises:
  • a Ni (nickel) deposition window is formed by, for example, patterning a gate insulating layer (ie, Ni mask process, Ni-Mask), for example, two Ni (nickel) deposition windows may be formed;
  • the method for fabricating an array substrate according to the embodiment of the present invention includes the steps of manufacturing the thin film transistor described in Embodiment 1, and further includes the steps of:

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

提供了一种薄膜晶体管、阵列基板及其制造方法，所述制造方法包括：在基板上依次形成缓冲层和有源层，通过构图工艺形成有源区；依次形成栅绝缘层和栅电极，形成Ni沉积窗口；形成介质层，具有与Ni沉积窗口一一对应的源漏接触孔；形成源漏电极，所述源漏电极通过源漏接触孔和Ni沉积窗口与有源区相连接。

Description

薄膜晶体管、 阵列基板及其制造方法 技术领域
本发明实施例涉及一种薄膜晶体管、 阵列基板及其制造方法。 背景技术
有机发光二极管显示器（ OLED, Organic Light-Emitting Display )是一种 新兴的平板显示器件， 由于其制备工艺简单、 成本低、 响应速度快、 易于实 现彩色显示和大屏幕显示、 功耗低、 容易实现和集成电路驱动器的匹配、 发 光亮度高、 工作温度适应范围广、 体积轻薄且易于实现柔性显示等优点， 使 其具有广阔的应用前景。
按照驱动方式的不同， OLED可以分为无源矩阵驱动 OLED ( PMOLED, Passive Matrix Organic Light Emission Display ) 和有源矩阵驱动 OLED ( AMOLED, Active Matrix Organic Light Emission Display )两种。 无源头巨阵 驱动虽然工艺简单， 成本较低， 但因存在交叉串扰、 高功耗、低寿命等缺点， 不能满足高分辨率大尺寸显示的需要。 相比之下， 有源矩阵驱动因为在面板 上加入了薄膜晶体管（ TFT , Thin Film Transistor )使得像素单元在一帧时间 内都能够发光， 所以其所需要的驱动电流小， 功耗低， 寿命更长， 可以满足 高分辨率多灰度的大尺寸显示需要。
目前 AMOLED 显示屏的驱动电路， 主要有两种， 一种是利用非晶硅 ( a-Si, Amorphous-Silicon ) TFT; 另一种是利用多晶硅（ p-Si, poly- Silicon ) TFT。 a-Si TFT技术虽然工艺简单， 成本低廉， 但是其载流子的迁移率非常 低， 无法提供足够的驱动电流， 同时非晶硅 TFT只能提供 N型器件， 并且 其稳定性在长期应力作用下也存在问题。 而多晶硅 TFT, 由于其载流子迁移 率高， 响应速度快， 易于实现大面积的动态视频显示。 同时高的载流子迁移 率可以利用多晶硅 TFT将外围驱动电路集成在显示背板之上，大大减少了外 接引线， 降低了外围驱动电路的复杂性。 目前， 国际上普遍釆用多晶硅 TFT 进行 AMOLED背板的研究与开发。
相比较于仅需要 4-5次光刻的非晶硅 TFT技术而言，低温多晶硅 TFT技 术的工艺更复杂， 成本也更高。 目前已知的低温多晶硅薄膜晶体管的制程通 常均需要 6次以上的光刻实现， 其工艺复杂， 制造成 艮高， 生产周期较长。 光刻次数越多， 良率越难以提高。 所以光刻次数可以衡量制造低温多晶硅薄 膜晶体管的繁简程度， 减少光刻次数就意味着制造成本的降低。
因此， 亟需减少光刻次数来缩短低温多晶硅薄膜晶体管的生产周期， 降 低制造低温多晶硅薄膜晶体管的成本。 发明内容
本发明实施例的一个方面提供了一种薄膜晶体管的制造方法，包括步骤： 在基板上依次形成緩冲层和有源层， 通过对有源层进行构图工艺形成有 源区；
依次形成栅绝缘层和栅电极；
形成 Ni沉积窗口；
形成介质层， 具有与 Ni沉积窗口——对应的源漏接触孔；
形成源漏电极，所述源漏电极通过源漏接触孔和 Ni沉积窗口与有源区相 连接。
在本发明的一个实施例中， 所述有源层和所述栅电极的材料分别为非晶 硅薄膜，在形成 Ni沉积窗口的步骤和形成介质层的步骤之间，进一步包括步 骤：
利用金属诱导侧向结晶方法将所述有源层和所述栅电极的非晶硅薄膜材 料再结晶为多晶硅薄膜材料。
在本发明的一个实施例中， 所述利用金属诱导侧向结晶方法将所述有源 层和所述栅电极的非晶硅薄膜材料再结晶为多晶硅薄膜材料的步骤具体包 括：
在 Ni沉积窗口中和栅电极上沉积 Ni金属 ,在 Ni沉积窗口中注入源漏离 子， 形成源漏区域， 再高温退火。
在本发明的一个实施例中，所述緩冲层和所述介质层的材料分别为 Si02、 SiNx或二者的混合物； 所述源漏电极的材料为 Mo、 导电金属或导电合金。
在本发明的一个实施例中，所述 Ni沉积窗口和所述源漏接触孔分别为两 个。 本发明实施例的另一方面还提供了一种阵列基板的制造方法，包括步骤： 在基板上依次形成緩冲层和有源层， 通过对有源层进行构图工艺形成有 源区；
依次形成栅绝缘层和栅电极；
形成 Ni沉积窗口；
形成介质层， 具有与 Ni沉积窗口——对应的源漏接触孔；
形成源漏电极，所述源漏电极通过源漏接触孔和 Ni沉积窗口与有源区相 连接；
形成像素界定与绝缘层， 形成像素阵列。
在本发明的一个实施例中， 所述有源层和所述栅电极的材料分别为非晶 硅薄膜，在形成 Ni沉积窗口的步骤和形成介质层的步骤之间，进一步包括步 骤：
利用金属诱导侧向结晶方法将所述有源层和所述栅电极的非晶硅薄膜材 料再结晶为多晶硅薄膜材料。
在本发明的一个实施例中， 所述利用金属诱导侧向结晶方法将所述有源 层和所述栅电极的非晶硅薄膜材料再结晶为多晶硅薄膜材料的步骤具体包 括：
在 Ni沉积窗口中和栅电极上沉积 Ni金属 ,在 Ni沉积窗口中注入源漏离 子， 形成源漏区域， 再高温退火。
本发明实施例的又一方面还提供了一种薄膜晶体管， 包括：
依次形成于基板上的緩冲层和有源区；
依次覆盖在所述緩冲层和有源区上的具有 Ni沉积窗口的栅绝缘层、栅电 极和具有源漏接触孔的介质层， 所述源漏接触孔与所述 Ni沉积窗口——对 应；
通过源漏接触孔和 Ni沉积窗口与有源区相连接的源漏电极。
本发明实施例的又一方面还提供了一种阵列基板， 包括：
基板，
依次形成于所述基板上的緩冲层和有源区；
依次覆盖在所述緩冲层和有源区上的具有 Ni沉积窗口的栅绝缘层、栅电 极和具有源漏接触孔的介质层， 所述源漏接触孔与所述 Ni沉积窗口——对 应；
通过源漏接触孔和 Ni沉积窗口与有源区相连接的源漏电极；
覆盖在所述介质层和源漏电极上的像素界定与绝缘层。
本发明实施例公开了一种薄膜晶体管、 阵列基板及其制造方法， 利用本 发明实施例所述的上述制造方法制造薄膜晶体管， 仅釆用 5次光刻过程， 简 化了工艺流程， 降低生产成本， 提高了良率。 釆用金属侧向诱导技术来实现 多晶硅的晶化过程，利用低温多晶硅层作为栅电极，改善了与栅介质的界面， 能够降低阔值电压， 并减小泄漏电流， 达到简化工艺流程， 提高器件性能的 技术效果。 本发明实施例所述制造方法制造的薄膜晶体管能够适用于有源矩 阵有机发光二极管显示器 ( AMOLED )及低温多晶硅薄膜晶体管液晶显示器 ( LTPS-LCD )等领域。 附图说明
为了更清楚地说明本发明实施例的技术方案， 下面将对实施例的附图作 简单地介绍，显而易见地，下面描述中的附图仅仅涉及本发明的一些实施例， 而非对本发明的限制。
图 1是本发明实施例 1中步骤 A所示的薄膜晶体管的结构示意图； 图 2是本发明实施例 1中步骤 B所示的薄膜晶体管的结构示意图； 图 3是本发明实施例 1中步骤 C所示的薄膜晶体管的结构示意图； 图 4是本发明实施例 1中步骤 D所示的薄膜晶体管的结构示意图； 图 5是本发明实施例 1中步骤 E所示的薄膜晶体管的结构示意图； 图 6是本发明实施例 1中步骤 F所示的薄膜晶体管的结构示意图； 以及 图 7是本发明实施例 1中步骤 G所示的薄膜晶体管的结构示意图。 具体实施方式
为使本发明实施例的目的、 技术方案和优点更加清楚， 下面将结合本发 明实施例的附图，对本发明实施例的技术方案进行清楚、 完整地描述。显然， 所描述的实施例是本发明的一部分实施例， 而不是全部的实施例。 基于所描 述的本发明的实施例， 本领域普通技术人员在无需创造性劳动的前提下所获 得的所有其他实施例， 都属于本发明保护的范围。 目前， 对非晶硅进行再结晶从而形成多晶硅的再结晶方法可以包括： 准 分子激光退火（ELA, Excimer Laser Annealing )方法， 顺序横向晶化（SLS, Sequential Lateral Solidification )方法， 金属诱导结晶 （MIC, Metal Induced Crystallization )方法， 或者金属诱导侧向结晶（MILC, Metal Induced Lateral Crystallization )方法。
在这些方法中， MILC技术与 ELA以及 SLS技术相比， TFT器件的均匀 性更好， 更容易实现大尺寸 AMOLED显示的需要， 同时， 利用 MILC技术 的成本也更为低廉。 而且与 MIC技术相比， MILC技术可以有效的降低沟道 区残留金属的污染。 因此， MILC技术非常适合应用于未来大尺寸 AMOLED 中。
实施例 1
参见图 1-图 6, 本发明实施例提供了一种薄膜晶体管的制造方法， 该技 术能够减少制程中所需的掩膜数量， 从而简化工艺流程， 提高产率及良率， 包括如下步骤：
A、 如图 1所示， 在基板 1上依次形成緩冲层 2和有源层， 所述基板可 以是石英玻璃、 普通玻璃或塑料基板等， 所述緩冲层 2用于保护沟道区， 所 述緩冲层 2的厚度可以为 2000 4000A (埃） ， 所述緩冲层 2的材料可以为 Si02 (二氧化硅） 、 SiNx (氮化硅）或二者的混合物； 所述有源层的厚度可 以为 500 800 A, 所述有源层的材料可以为非晶硅 a-Si薄膜， 通过例如对非 晶硅 a-Si 薄膜进行构图工艺， 形成有源层 3 , 即， 有源层掩膜工艺 ( Active-Mask ) ；
B、 如图 2所示， 依次形成栅绝缘层 4和栅极层， 所述栅绝缘层 4的厚 度可以为 800~1500 A, 所述栅极层的厚度可以为 1500 2500 A, 所述栅极层 的材料可以为非晶硅 a-Si薄膜， 通过对所述栅极层执行例如构图工艺可以形 成栅电极 5;
C、 如图 3所示， 通过例如对栅绝缘层进行构图工艺（即， Ni掩模工艺， Ni-Mask )形成 Ni (镍）沉积窗口 , 例如可以形成两个 Ni (镍）沉积窗口；
D、 如图 4所示， 利用金属诱导侧向结晶方法将所述有源区 3和所述栅 电极 5的非晶硅薄膜材料再结晶为多晶硅薄膜材料；
本步骤具体包括： 在 Ni沉积窗口中和栅电极 5上沉积 Ni金属 9, 作为 金属诱导侧向结晶的先驱金属，在 Ni沉积窗口中注入源漏离子，形成源漏区 域， 再高温退火；
E、 如图 5所示， 形成介质层 6, 所述介质层 6的厚度可以为 2000 4000 A, 所述介质层 6的材料可以为 Si02、 SiNx或二者的混合物， 通过例如对介 质层 6进行构图工艺 （即， 接触孔掩模工艺， CNT-Mask ) , 在 Ni沉积窗口 的对应位置形成源电极和漏电极的接触孔；
F、 如图 6 所示， 形成源漏金属层， 所述源漏金属层的厚度可以为 2000-3500 A, 所述源漏金属层的材料可以为 Mo、 其他导电金属或合金， 通 过例如对源漏金属层进行构图工艺 （即， 源漏掩模工艺， SD-Mask ) , 形成 源漏电极 7 ,所述源漏电极 7通过源漏接触孔和 Ni沉积窗口与有源区 3相连 接， 所述源漏电极 7与所述栅电极 5被介质层 6隔开。
本实施例中所述的构图工艺一般包括光刻胶涂覆、 掩膜版曝光、 显影、 刻蚀和光刻胶去除等工艺。
利用本发明实施例所述的上述制造方法制造薄膜晶体管， 仅釆用 5次光 刻过程， 简化了工艺流程， 降低生产成本， 提高了良率。
釆用金属侧向诱导技术来实现多晶硅的晶化过程， 利用低温多晶硅层作 为栅电极， 改善了与栅介质的界面， 能够降低阔值电压， 并减小泄漏电流， 达到简化工艺流程， 提高器件性能的技术效果。
本发明实施例所述制造方法制造的薄膜晶体管能够适用于有源矩阵有机 发光二极管显示器 （AMOLED ) 及低温多晶硅薄膜晶体管液晶显示器 ( LTPS-LCD )等领域。
实施例 2
本发明实施例所述的阵列基板的制造方法包括上述实施例 1所述的薄膜 晶体管的制造方法步骤， 并进一步包括步骤：
G、 如图 7所示， 形成像素界定与绝缘层 8 ( PI ) , 所述像素界定与绝缘 层 8的厚度可以为 l~2um, 通过例如对像素界定与绝缘层 8进行构图工艺， 可以形成像素阵列。
本实施例中所述的构图工艺一般包括光刻胶涂覆、 掩膜版曝光、 显影、 刻蚀和光刻胶去除等工艺。 刻过程， 简化了工艺流程， 降低生产成本， 提高了良率。
釆用金属侧向诱导技术来实现多晶硅的晶化过程， 利用低温多晶硅层作 为栅电极， 改善了与栅介质的界面， 能够降低阔值电压， 并减小泄漏电流， 达到简化工艺流程， 提高器件性能的技术效果。
本发明实施例所述制造方法制造的阵列基板能够适用于有源矩阵有机发 光二极管显示器 （AMOLED ) 及低温多晶硅薄膜晶体管液晶显示器 ( LTPS-LCD )等领域。
实施例 3
如图 5所示， 本发明实施例所述的薄膜晶体管， 包括： 依次形成于所述 基板 1上的緩冲层 2和有源区 3 , 所述基板 1可以是石英玻璃、 普通玻璃或 塑料基板等， 所述緩冲层 2 用于保护沟道区， 所述緩冲层 2 的厚度可以为 2000-4000A (埃） ， 所述緩冲层 2 的材料可以为 Si02 (二氧化硅） 、 SiNx (氮化硅）或二者的混合物； 所述有源区 3的厚度可以为 500 800 A, 所述 有源区 3的材料可以为多晶硅薄膜， 依次覆盖在所述緩冲层 2和有源区 3上 的具有， 例如两个， Ni沉积窗口的栅绝缘层 4、 栅电极 5和具有源漏接触孔 的介质层 6 , 所述源漏接触孔与所述 Ni沉积窗口——对应， 所述栅绝缘层 4 的厚度可以为 800 1500 A, 所述栅电极 5的厚度可以为 1500 2500 A, 所述 栅电极 5的材料可以为多晶硅薄膜； 所述介质层 6的厚度可以为 2000 4000 A, 所述介质层 6的材料可以为 Si02、 SiNx或二者的混合物； 通过源漏接触 孔和 Ni沉积窗口与有源区 3相连接的源漏电极 7 ,所述源漏电极 7与所述栅 电极 5被介质层 6隔开。
本发明实施例所述的上述薄膜晶体管， 釆用金属侧向诱导技术来实现多 晶硅的晶化过程， 利用低温多晶硅层作为栅电极， 改善了与栅介质的界面， 能够降低阔值电压， 并减小泄漏电流， 达到简化工艺流程， 提高器件性能的 技术效果。
本发明实施例所述的薄膜晶体管能够适用于有源矩阵有机发光二极管显 示器（AMOLED )及低温多晶硅薄膜晶体管液晶显示器（LTPS-LCD )等领 域。
实施例 4
本发明实施例所述的阵列基板包括上述实施例 3所述的薄膜晶体管， 进 一步包括：
覆盖在所述介质层 6和源漏电极 7上的像素界定与绝缘层 8 ( PI ) , 所 述像素界定与绝缘层 8 的厚度可以为 l~2um, 所述像素界定与绝缘层 8 ( PDL-Mask )用于形成像素阵列。
本发明实施例所述的阵列基板， 釆用金属侧向诱导技术来实现多晶硅的 晶化过程， 利用低温多晶硅层作为栅电极， 改善了与栅介质的界面， 能够降 低阔值电压， 并减小泄漏电流， 达到简化工艺流程， 提高器件性能的技术效 果。
本发明实施例所述的阵列基板能够适用于有源矩阵有机发光二极管显示 器 ( AMOLED )及低温多晶硅薄膜晶体管液晶显示器 ( LTPS-LCD )等领域。
综上所述， 本发明实施例公开了一种薄膜晶体管、 阵列基板及其制造方 法。 利用本发明实施例所述的上述制造方法制造薄膜晶体管， 仅釆用 5次光 刻过程， 简化了工艺流程， 降低生产成本， 提高了良率。 釆用金属侧向诱导 技术来实现多晶硅的晶化过程， 利用低温多晶硅层作为栅电极， 改善了与栅 介质的界面， 能够降低阔值电压， 并减小泄漏电流， 达到简化工艺流程， 提 高器件性能的技术效果。 本发明实施例所述制造方法制造的薄膜晶体管能够 适用于有源矩阵有机发光二极管显示器 ( AMOLED )及低温多晶硅薄膜晶体 管液晶显示器（LTPS-LCD )等领域。
以上所述仅是本发明的示范性实施方式， 而非用于限制本发明的保护范 围， 本发明的保护范围由所附的权利要求确定。

Claims

权利要求书
1、 一种薄膜晶体管的制造方法， 包括步骤：
在基板上依次形成緩冲层和有源层， 通过对有源层进行构图工艺形成有 源区；
依次形成栅绝缘层和栅电极；
形成 Ni沉积窗口；
形成介质层， 具有与 Ni沉积窗口——对应的源漏接触孔； 以及 形成源漏电极，所述源漏电极通过源漏接触孔和 Ni沉积窗口与有源区相 连接。
2、根据权利要求 1所述的制造方法， 其中， 所述有源层和所述栅电极的 材料分别为非晶硅薄膜，
在形成 Ni沉积窗口的步骤和形成介质层的步骤之间， 进一步包括步骤： 利用金属诱导侧向结晶方法将所述有源层和所述栅电极的非晶硅薄膜材 料再结晶为多晶硅薄膜材料。
3、根据权利要求 2所述的制造方法， 其中， 所述利用金属诱导侧向结晶 方法将所述有源层和所述栅电极的非晶硅薄膜材料再结晶为多晶硅薄膜材料 的步骤具体包括：
在 Ni沉积窗口中和栅电极上沉积 Ni金属 ,在 Ni沉积窗口中注入源漏离 子， 形成源漏区域， 再高温退火。
4、 根据权利要求 1-3中任一项所述的制造方法， 其中， 所述緩冲层和所 述介质层的材料分别为 Si02、 SiNx或二者的混合物； 所述源漏电极的材料为 Mo、 导电金属或导电合金。
5、 根据权利要求 1-4中任一项所述的制造方法， 其中， 所述 Ni沉积窗 口和所述源漏接触孔分别为两个。
6、 一种阵列基板的制造方法， 包括步骤：
在基板上依次形成緩冲层和有源层， 通过对有源层进行构图工艺形成有 源区；
依次形成栅绝缘层和栅电极；
形成 Ni沉积窗口； 形成介质层， 具有与 Ni沉积窗口——对应的源漏接触孔； 形成源漏电极，所述源漏电极通过源漏接触孔和 Ni沉积窗口与有源区相 连接； 以及
形成像素界定与绝缘层， 形成像素阵列。
7、根据权利要求 6所述的制造方法， 其中， 所述有源层和所述栅电极的 材料分别为非晶硅薄膜，
在形成 Ni沉积窗口的步骤和形成介质层的步骤之间， 进一步包括步骤： 利用金属诱导侧向结晶方法将所述有源层和所述栅电极的非晶硅薄膜材 料再结晶为多晶硅薄膜材料。
8、根据权利要求 7所述的制造方法， 其中， 所述利用金属诱导侧向结晶 方法将所述有源层和所述栅电极的非晶硅薄膜材料再结晶为多晶硅薄膜材料 的步骤具体包括：
在 Ni沉积窗口中和栅电极上沉积 Ni金属 ,在 Ni沉积窗口中注入源漏离 子， 形成源漏区域， 再高温退火。
9、 一种薄膜晶体管， 包括：
依次形成于基板上的緩冲层和有源区；
依次覆盖在所述緩冲层和有源区上的具有 Ni沉积窗口的栅绝缘层、栅电 极和具有源漏接触孔的介质层， 所述源漏接触孔与所述 Ni沉积窗口——对 应； 以及
通过源漏接触孔和 Ni沉积窗口与有源区相连接的源漏电极。
10、 一种阵列基板， 包括：
基板，
依次形成于所述基板上的緩冲层和有源区；
依次覆盖在所述緩冲层和有源区上的具有 Ni沉积窗口的栅绝缘层、栅电 极和具有源漏接触孔的介质层， 所述源漏接触孔与所述 Ni沉积窗口——对 应；
通过源漏接触孔和 Ni沉积窗口与有源区相连接的源漏电极； 以及 覆盖在所述介质层和源漏电极上的像素界定与绝缘层。
PCT/CN2012/084543 2012-06-29 2012-11-13 薄膜晶体管、阵列基板及其制造方法 WO2014000367A1 (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
EP12844652.3A EP2869329B1 (en) 2012-06-29 2012-11-13 Method for manufacturing a thin film transistor
US13/994,244 US8963157B2 (en) 2012-06-29 2012-11-13 Thin film transistor, array substrate, and manufacturing method thereof
KR1020137015277A KR101456405B1 (ko) 2012-06-29 2012-11-13 박막 트랜지스터, 어레이 기판, 및 그 제조방법
JP2015518783A JP6239606B2 (ja) 2012-06-29 2012-11-13 薄膜トランジスタ、アレイ基板及びその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201210226591.5A CN102751200B (zh) 2012-06-29 2012-06-29 薄膜晶体管、阵列基板及其制造方法
CN201210226591.5 2012-06-29

Publications (1)

Publication Number Publication Date
WO2014000367A1 true WO2014000367A1 (zh) 2014-01-03

Family

ID=47031279

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2012/084543 WO2014000367A1 (zh) 2012-06-29 2012-11-13 薄膜晶体管、阵列基板及其制造方法

Country Status (6)

Country Link
US (1) US8963157B2 (zh)
EP (1) EP2869329B1 (zh)
JP (1) JP6239606B2 (zh)
KR (1) KR101456405B1 (zh)
CN (1) CN102751200B (zh)
WO (1) WO2014000367A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3123230A1 (en) * 2014-03-28 2017-02-01 Amazon Technologies, Inc. Electrode of an electrowetting device

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102751200B (zh) 2012-06-29 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法
CN103972110B (zh) 2014-04-22 2016-02-24 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
EP3344642A1 (en) 2015-09-02 2018-07-11 AbbVie Inc. Anti-viral tetrahydrofurane derivatives
CN105977305A (zh) * 2016-06-17 2016-09-28 京东方科技集团股份有限公司 薄膜晶体管及其制备方法、阵列基板、显示面板
US10825839B2 (en) * 2016-12-02 2020-11-03 Innolux Corporation Touch display device
CN110993697B (zh) * 2019-11-28 2022-08-05 深圳市华星光电半导体显示技术有限公司 薄膜晶体管及其制造方法、显示面板
CN113193010A (zh) * 2021-04-07 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、oled显示面板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1351371A (zh) * 2000-10-31 2002-05-29 朱承基 含多晶有源层的薄膜晶体管及其制造方法
CN1355554A (zh) * 2000-12-01 2002-06-26 Pt普拉斯有限公司 制造含结晶硅有源层的薄膜晶体管的方法
CN1431718A (zh) * 2001-12-19 2003-07-23 三星Sdi株式会社 利用金属诱导横向结晶的多栅薄膜晶体管及其制造方法
US6784034B1 (en) * 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
CN1773720A (zh) * 2004-09-08 2006-05-17 三星Sdi株式会社 有机发光显示器及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2860869B2 (ja) 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100340124B1 (ko) * 1998-02-10 2003-01-29 주승기 박막트랜지스터 제조방법
JP4968996B2 (ja) * 2000-09-01 2012-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100378259B1 (ko) * 2001-01-20 2003-03-29 주승기 결정질 활성층을 포함하는 박막트랜지스터 제작 방법 및장치
KR100426381B1 (ko) * 2001-03-30 2004-04-08 주승기 결정질 실리콘 활성층을 포함하는 박막트랜지스터의 제조방법
US6695955B2 (en) * 2001-05-25 2004-02-24 Lg.Philips Lcd Co., Ltd. Method of forming polycrystalline silicon for liquid crystal display device
KR100552936B1 (ko) 2003-08-27 2006-02-16 네오폴리((주)) 금속 오프셋 영역을 포함하는 결정질 박막트랜지스터의제조 방법
KR100611224B1 (ko) 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100611744B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100965980B1 (ko) 2007-12-28 2010-06-24 재단법인서울대학교산학협력재단 금속 유도 측면 결정화를 이용한 다결정 실리콘 박막트랜지스터 및 그의 제조방법
CN102751200B (zh) 2012-06-29 2015-06-10 京东方科技集团股份有限公司 薄膜晶体管、阵列基板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6784034B1 (en) * 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
CN1351371A (zh) * 2000-10-31 2002-05-29 朱承基 含多晶有源层的薄膜晶体管及其制造方法
CN1355554A (zh) * 2000-12-01 2002-06-26 Pt普拉斯有限公司 制造含结晶硅有源层的薄膜晶体管的方法
CN1431718A (zh) * 2001-12-19 2003-07-23 三星Sdi株式会社 利用金属诱导横向结晶的多栅薄膜晶体管及其制造方法
CN1773720A (zh) * 2004-09-08 2006-05-17 三星Sdi株式会社 有机发光显示器及其制造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2869329A4 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3123230A1 (en) * 2014-03-28 2017-02-01 Amazon Technologies, Inc. Electrode of an electrowetting device
EP3123230B1 (en) * 2014-03-28 2021-05-26 Amazon Technologies, Inc. Electrode of an electrowetting device

Also Published As

Publication number Publication date
CN102751200B (zh) 2015-06-10
EP2869329B1 (en) 2020-12-30
KR101456405B1 (ko) 2014-10-31
JP6239606B2 (ja) 2017-11-29
US8963157B2 (en) 2015-02-24
JP2015526892A (ja) 2015-09-10
EP2869329A1 (en) 2015-05-06
CN102751200A (zh) 2012-10-24
KR20140032358A (ko) 2014-03-14
EP2869329A4 (en) 2016-03-02
US20140110718A1 (en) 2014-04-24

Similar Documents

Publication Publication Date Title
TWI606581B (zh) 陣列基板、顯示裝置及陣列基板的製備方法
JP6239606B2 (ja) 薄膜トランジスタ、アレイ基板及びその製造方法
WO2018227750A1 (zh) 柔性tft基板的制作方法
WO2016176893A1 (zh) Amoled背板的制作方法及其结构
KR101944644B1 (ko) Amoled 백플레이트의 제작방법
WO2016101392A1 (zh) Amoled背板的制作方法及其结构
WO2016115793A1 (zh) 适用于amoled的tft背板制作方法及结构
CN106057735B (zh) Tft背板的制作方法及tft背板
CN102983155B (zh) 柔性显示装置及其制作方法
WO2017206243A1 (zh) Amoled像素驱动电路的制作方法
WO2019000493A1 (zh) 薄膜晶体管阵列基板及其制备方法、oled显示装置
US20160370621A1 (en) Array substrate, manufacturing method thereof and liquid crystal display
US20160365458A1 (en) Array substrate, method for producing the same and display device
WO2016176879A1 (zh) Amoled背板的制作方法及其结构
US20160035819A1 (en) Low-temperature polysilicon membrane and preparation method thereof, thin-film transistor and display device
US9735186B2 (en) Manufacturing method and structure thereof of TFT backplane
WO2015192417A1 (zh) Tft背板的制造方法及tft背板结构
WO2016101400A1 (zh) 低温多晶硅tft基板的制作方法及其结构
WO2015161523A1 (zh) 薄膜晶体管及有机发光二极管显示器制备方法
US20170352711A1 (en) Manufacturing method of tft backplane and tft backplane
US10192903B2 (en) Method for manufacturing TFT substrate
WO2016026177A1 (zh) Tft基板的制作方法及其结构
WO2019000508A1 (zh) 薄膜晶体管阵列基板及其制备方法、显示装置
WO2020113763A1 (zh) 一种薄膜晶体管的制备方法
US10629746B2 (en) Array substrate and manufacturing method thereof

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2012844652

Country of ref document: EP

ENP Entry into the national phase

Ref document number: 20137015277

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 13994244

Country of ref document: US

ENP Entry into the national phase

Ref document number: 2015518783

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12844652

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE