JP2011109062A - 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法 - Google Patents
薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法 Download PDFInfo
- Publication number
- JP2011109062A JP2011109062A JP2010172102A JP2010172102A JP2011109062A JP 2011109062 A JP2011109062 A JP 2011109062A JP 2010172102 A JP2010172102 A JP 2010172102A JP 2010172102 A JP2010172102 A JP 2010172102A JP 2011109062 A JP2011109062 A JP 2011109062A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- forming
- substrate
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000010410 layer Substances 0.000 claims abstract description 186
- 239000004065 semiconductor Substances 0.000 claims abstract description 81
- 239000010408 film Substances 0.000 claims abstract description 70
- 239000000758 substrate Substances 0.000 claims abstract description 47
- 238000000034 method Methods 0.000 claims abstract description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 27
- 239000011229 interlayer Substances 0.000 claims abstract description 16
- 229910052751 metal Inorganic materials 0.000 claims description 84
- 239000002184 metal Substances 0.000 claims description 84
- 239000013078 crystal Substances 0.000 claims description 45
- 229910021332 silicide Inorganic materials 0.000 claims description 37
- 239000003054 catalyst Substances 0.000 claims description 36
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 35
- 239000011241 protective layer Substances 0.000 claims description 26
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 20
- 238000000059 patterning Methods 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 abstract 1
- 238000002425 crystallisation Methods 0.000 description 10
- 238000010438 heat treatment Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000011109 contamination Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910001338 liquidmetal Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
- H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
- H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Geometry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【解決手段】本発明に係る薄膜トランジスタは、基板上に位置するバッファ層と、前記バッファ層上に位置するソース/ドレイン領域及び1又は複数のチャンネル領域を有する半導体層と、前記基板全面にわたって設けられるゲート絶縁膜と、前記ゲート絶縁膜上に設けられるゲート電極と、前記基板全面にわたって設けられる層間絶縁膜と、前記層間絶縁膜上に位置し、前記半導体層と電気的に接触するソース/ドレイン電極とを含み、前記半導体層のチャンネル領域の多結晶シリコン層は、低角結晶粒界のみを含み、高角結晶粒界は、前記半導体層のチャンネル領域以外の領域に位置する。
【選択図】図2
Description
図1A〜図1Fは、本発明の第1の実施形態に係る薄膜トランジスタを示す図である。
図1Aに示すように、基板100を準備し、上記基板100上に、バッファ層110を形成する。このとき、上記バッファ層110としては、例えば、シリコン酸化膜、シリコン窒化膜及びこれらの二重層などが用いられる。
第2の実施形態は、第1の実施形態で説明した薄膜トランジスタを含む有機電界発光表示装置に関するものであって、同一の構成要素はその説明を省略する。
110 バッファ層
120 半導体層
120a 非晶質シリコン層
120b 多結晶シリコン層
120c チャンネル領域
120s,120d ソース/ドレイン領域
130 保護層パターン
135 金属触媒層
140 ゲート絶縁膜
150 ゲート電極
160 層間絶縁膜
170a,170b ソース/ドレイン電極
175 保護膜
180 第1電極
185 画素定義膜
190 有機膜層
195 第2電極
Claims (24)
- 基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置するソース/ドレイン領域及び1又は複数のチャンネル領域を有する半導体層と、
前記基板全面にわたって設けられるゲート絶縁膜と、
前記ゲート絶縁膜上に設けられるゲート電極と、
前記基板全面にわたって設けられる層間絶縁膜と、
前記層間絶縁膜上に位置し、前記半導体層と電気的に接触するソース/ドレイン電極と、
を含み、
前記半導体層のチャンネル領域の多結晶シリコン層は、低角結晶粒界のみを含み、
高角結晶粒界は、前記半導体層のチャンネル領域以外の領域に位置する
ことを特徴とする、薄膜トランジスタ。 - 前記半導体層のチャンネル領域以外の領域には、結晶粒界が含まれることを特徴とする、請求項1に記載の薄膜トランジスタ。
- 前記チャンネル領域の以外の領域には、金属シリサイドが位置することを特徴とする、請求項2に記載の薄膜トランジスタ。
- 前記金属シリサイドは、ライン状に設けられることを特徴とする、請求項3に記載の薄膜トランジスタ。
- 前記半導体層の前記金属シリサイドと前記結晶粒界との間に、チャンネル領域が形成されることを特徴とする、請求項3に記載の薄膜トランジスタ。
- 前記金属シリサイドは、1〜100μmの間隔で設けられることを特徴とする、請求項4に記載の薄膜トランジスタ。
- 基板を形成する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層上の一部に保護層パターンを形成する工程と、
前記基板全面にわたって金属触媒層を形成する工程と、
前記金属触媒層が形成された基板を熱処理して前記保護層パターンのエッジに金属シリサイドをライン形状に形成した後、前記金属シリサイドをシードにして前記非晶質シリコン層を結晶化する工程と、
前記保護層パターンを除去する工程と、
前記多結晶シリコン層をパターニングして半導体層を形成する工程と、
前記半導体層上に位置するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置するゲート電極を形成する工程と、
前記ゲート電極上に位置する層間絶縁膜を形成する工程と、
前記層間絶縁膜上に前記半導体層と電気的に接触するソース/ドレイン電極を形成する工程と、
を含むことを特徴とする、薄膜トランジスタの製造方法。 - 前記保護膜パターンは、長方形に形成し、当該保護膜パターンの厚みを2000Å以上に形成することを特徴とする、請求項7に記載の薄膜トランジスタの製造方法。
- 前記半導体層をパターニングする工程では、
前記半導体層のチャンネル領域が前記多結晶シリコン層の低角結晶粒界のみを含むように形成し、
高角結晶粒界は、前記チャンネル領域以外の領域に位置するように形成することを特徴とする、請求項7に記載の薄膜トランジスタの製造方法。 - 前記半導体層のチャンネル領域は、前記金属シリサイドラインと結晶粒界との間に位置するように形成されることを特徴とする、請求項7に記載の薄膜トランジスタの製造方法。
- 前記ゲート電極は、前記半導体層のチャンネル領域に対応するように形成されることを特徴とする、請求項7に記載の薄膜トランジスタの製造方法。
- 前記金属触媒層は、金属触媒の割合が1012〜1014atom/cm2となるように形成されることを特徴とする、請求項7に記載の薄膜トランジスタの製造方法。
- 基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する半導体層と、
前記基板全面にわたって位置するゲート絶縁膜と、
前記ゲート絶縁膜上に位置するゲート電極と、
前記基板全面にわたって位置する層間絶縁膜と、
前記半導体層と電気的に接触するソース/ドレイン電極と、
前記基板上に位置する保護膜と、
前記保護膜上に位置し、前記ソース/ドレイン電極と電気的に接触する第1電極、有機膜層及び第2電極と、
を備え、
前記半導体層のチャンネル領域の多結晶シリコン層は、低角結晶粒界のみを含み、高角結晶粒界は、前記半導体層のチャンネル領域以外の領域に位置することを特徴とする、有機電界発光表示装置。 - 前記半導体層のチャンネル領域以外の領域には、結晶粒界が含まれることを特徴とする、請求項13に記載の有機電界発光表示装置。
- 前記チャンネル領域の以外の領域には、金属シリサイドが位置することを特徴とする、請求項13に記載の有機電界発光表示装置。
- 前記金属シリサイドは、ライン状に形成されることを特徴とする、請求項13に記載の有機電界発光表示装置。
- 前記半導体層の前記金属シリサイドと前記結晶粒界との間に、チャンネル領域が形成されることを特徴とする、請求項13に記載の有機電界発光表示装置。
- 前記金属シリサイドは、1〜100μmの間隔で設けられることを特徴とする、請求項17に記載の有機電界発光表示装置。
- 基板を形成する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に非晶質シリコン層を形成する工程と、
前記非晶質シリコン層上の一部に保護層パターンを形成する工程と、
前記基板全面にわたって金属触媒層を形成する工程と、
前記金属触媒層が形成された基板を熱処理して前記保護層パターンのエッジに金属シリサイドをライン形状に形成した後、前記金属シリサイドをシードにして前記非晶質シリコン層を結晶化する工程と、
前記保護層パターンを除去する工程と、
前記多結晶シリコン層をパターニングして半導体層を形成する工程と、
前記半導体層上に位置するゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に位置するゲート電極を形成する工程と、
前記ゲート電極上に位置する層間絶縁膜を形成する工程と、
前記半導体層と電気的に接触するソース/ドレイン電極を形成する工程と、
前記基板全面にわたって保護膜を形成する工程と、
前記保護膜上に前記ソース/ドレイン電極と電気的に接触する第1電極、有機膜層及び第2電極を形成する工程と、
を含むことを特徴とする、有機電界発光表示装置の製造方法。 - 前記保護膜パターンは、長方形に形成し、当該保護膜パターンの厚みを2000Å以上に形成することを特徴とする、請求項19に記載の有機電界発光表示装置の製造方法。
- 前記半導体層をパターニングする工程では、
前記半導体層のチャンネル領域が前記多結晶シリコン層の低角結晶粒界のみを含むように形成し、
高角結晶粒界は、前記チャンネル領域以外の領域に位置するように形成されることを特徴とする、請求項19に記載の有機電界発光表示装置の製造方法。 - 前記半導体層のチャンネル領域は、前記金属シリサイドと結晶粒界との間に位置するように形成されることを特徴とする、請求項19に記載の有機電界発光表示装置の製造方法。
- 前記ゲート電極は、前記半導体層のチャンネル領域に対応するように形成されることを特徴とする、請求項19に記載の有機電界発光表示装置の製造方法。
- 前記金属触媒層は、金属触媒の割合が1012〜1014atom/cm2となるように形成されることを特徴とする、請求項19に記載の有機電界発光表示装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2009-0109837 | 2009-11-13 | ||
KR1020090109837A KR101125565B1 (ko) | 2009-11-13 | 2009-11-13 | 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011109062A true JP2011109062A (ja) | 2011-06-02 |
JP5291055B2 JP5291055B2 (ja) | 2013-09-18 |
Family
ID=43999403
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010172102A Active JP5291055B2 (ja) | 2009-11-13 | 2010-07-30 | 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8384087B2 (ja) |
JP (1) | JP5291055B2 (ja) |
KR (1) | KR101125565B1 (ja) |
CN (1) | CN102064197B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120131753A (ko) * | 2011-05-26 | 2012-12-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치 |
KR20140039863A (ko) * | 2012-09-25 | 2014-04-02 | 삼성디스플레이 주식회사 | 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치 |
KR102278603B1 (ko) * | 2014-04-14 | 2021-07-19 | 삼성디스플레이 주식회사 | 유기발광표시장치 및 그 제조방법 |
US10553079B2 (en) | 2015-09-01 | 2020-02-04 | Igt | Gaming system and method providing an additional award opportunity triggerable based on the initially dealt cards of a play of a card game |
US10192405B2 (en) | 2016-04-22 | 2019-01-29 | Igt | Gaming system and method providing a multi-play game having randomly-increasable and randomly-distributable persistent modifiers |
US10198912B2 (en) | 2016-04-28 | 2019-02-05 | Igt | Gaming system and method providing a multi-play game having a persistent moving modifier |
US20170316654A1 (en) | 2016-04-28 | 2017-11-02 | Igt | Gaming system and method for increasing the likelihood of obtaining a designated outcome for a play of a game |
US10431050B2 (en) | 2016-05-03 | 2019-10-01 | Igt | Gaming system and method providing a multi-hand card game with modifiers available based on the initially-dealt cards of the hands |
JP7272999B2 (ja) | 2020-06-08 | 2023-05-12 | 株式会社日立産機システム | 油入変圧器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0870129A (ja) * | 1994-08-29 | 1996-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2001202034A (ja) * | 2000-01-18 | 2001-07-27 | Sharp Corp | 有機エレクトロルミネッセンス表示装置 |
JP2001308334A (ja) * | 2000-04-21 | 2001-11-02 | Sharp Corp | 半導体装置およびその製造方法 |
JP2002299348A (ja) * | 2000-10-31 | 2002-10-11 | Seung Ki Joo | ポリシリコン活性層を含む薄膜トランジスタ及び製造方法 |
JP2005159307A (ja) * | 2003-11-22 | 2005-06-16 | Samsung Sdi Co Ltd | 金属誘導側面結晶化方法を用いた薄膜トランジスター及びその製造方法 |
JP2006024881A (ja) * | 2004-07-07 | 2006-01-26 | Samsung Sdi Co Ltd | 薄膜トランジスター及びその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6278130B1 (en) * | 1998-05-08 | 2001-08-21 | Seung-Ki Joo | Liquid crystal display and fabricating method thereof |
KR100501700B1 (ko) * | 2002-12-16 | 2005-07-18 | 삼성에스디아이 주식회사 | 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터 |
KR100469624B1 (ko) | 2003-03-18 | 2005-02-02 | 네오폴리((주)) | 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치 |
KR100623689B1 (ko) * | 2004-06-23 | 2006-09-19 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그의 제조 방법 |
CN100397661C (zh) * | 2005-07-12 | 2008-06-25 | 南开大学 | 金属诱导单一方向横向晶化薄膜晶体管器件及其制备方法 |
US20070243670A1 (en) | 2006-04-17 | 2007-10-18 | Industrial Technology Research Institute | Thin Film Transistor (TFT) and Method for Fabricating the Same |
KR101270168B1 (ko) | 2006-09-19 | 2013-05-31 | 삼성전자주식회사 | 유기 전자발광디스플레이 및 그 제조방법 |
KR100788545B1 (ko) * | 2006-12-29 | 2007-12-26 | 삼성에스디아이 주식회사 | 유기 전계 발광 표시 장치 및 그 제조 방법 |
JP5415001B2 (ja) * | 2007-02-22 | 2014-02-12 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR100860008B1 (ko) * | 2007-03-20 | 2008-09-25 | 삼성에스디아이 주식회사 | 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법 |
-
2009
- 2009-11-13 KR KR1020090109837A patent/KR101125565B1/ko active IP Right Grant
-
2010
- 2010-07-30 JP JP2010172102A patent/JP5291055B2/ja active Active
- 2010-08-27 US US12/805,995 patent/US8384087B2/en active Active
- 2010-09-16 CN CN201010287308.0A patent/CN102064197B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0870129A (ja) * | 1994-08-29 | 1996-03-12 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2001202034A (ja) * | 2000-01-18 | 2001-07-27 | Sharp Corp | 有機エレクトロルミネッセンス表示装置 |
JP2001308334A (ja) * | 2000-04-21 | 2001-11-02 | Sharp Corp | 半導体装置およびその製造方法 |
JP2002299348A (ja) * | 2000-10-31 | 2002-10-11 | Seung Ki Joo | ポリシリコン活性層を含む薄膜トランジスタ及び製造方法 |
JP2005159307A (ja) * | 2003-11-22 | 2005-06-16 | Samsung Sdi Co Ltd | 金属誘導側面結晶化方法を用いた薄膜トランジスター及びその製造方法 |
JP2006024881A (ja) * | 2004-07-07 | 2006-01-26 | Samsung Sdi Co Ltd | 薄膜トランジスター及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20110053041A (ko) | 2011-05-19 |
KR101125565B1 (ko) | 2012-03-23 |
US20110114963A1 (en) | 2011-05-19 |
JP5291055B2 (ja) | 2013-09-18 |
CN102064197B (zh) | 2015-12-16 |
CN102064197A (zh) | 2011-05-18 |
US8384087B2 (en) | 2013-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5291055B2 (ja) | 薄膜トランジスタ、有機電界発光表示装置、薄膜トランジスタの製造方法及び有機電界発光表示装置の製造方法 | |
KR100864883B1 (ko) | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치. | |
JP4384234B2 (ja) | 薄膜トランジスタ | |
JP4095064B2 (ja) | 薄膜トランジスター及びその製造方法 | |
KR101049802B1 (ko) | 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법 | |
JP2008166785A (ja) | 薄膜トランジスタとその製造方法及び有機電界発光表示装置 | |
JP2009295996A (ja) | 薄膜トランジスタ | |
JP4850411B2 (ja) | 薄膜トランジスタの製造方法 | |
JP6081689B2 (ja) | 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法 | |
KR100623689B1 (ko) | 박막트랜지스터 및 그의 제조 방법 | |
KR100611762B1 (ko) | 박막트랜지스터의 제조 방법 | |
US8125033B2 (en) | Polycrystalline silicon layer, flat panel display using the same, and method of fabricating the same | |
US7749873B2 (en) | Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same | |
KR100611658B1 (ko) | 박막트랜지스터의 제조 방법 | |
JP2010157674A (ja) | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 | |
JPH11329969A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20120921 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121214 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130318 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130322 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130418 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130514 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130606 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5291055 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |