CN102064197B - 薄膜晶体管、其制造方法和有机发光二极管显示器装置 - Google Patents

薄膜晶体管、其制造方法和有机发光二极管显示器装置 Download PDF

Info

Publication number
CN102064197B
CN102064197B CN201010287308.0A CN201010287308A CN102064197B CN 102064197 B CN102064197 B CN 102064197B CN 201010287308 A CN201010287308 A CN 201010287308A CN 102064197 B CN102064197 B CN 102064197B
Authority
CN
China
Prior art keywords
channel region
layer
semiconductor layer
angle boundary
metal silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010287308.0A
Other languages
English (en)
Other versions
CN102064197A (zh
Inventor
孙榕德
李基龙
崔埈厚
郑珉在
朴承圭
李吉远
郑在琓
李东炫
苏炳洙
具贤祐
伊凡·马伊达楚克
洪钟元
罗兴烈
张锡洛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102064197A publication Critical patent/CN102064197A/zh
Application granted granted Critical
Publication of CN102064197B publication Critical patent/CN102064197B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明涉及薄膜晶体管、其制造方法和具有该薄膜晶体管的有机发光二极管显示器装置。所述薄膜晶体管包括：基板；缓冲层，位于所述基板上；半导体层，包括在所述缓冲层上的源/漏区和沟道区；栅绝缘层，对应于所述沟道区；栅极，对应于所述沟道区；和源/漏极，与所述半导体层电连接。所述沟道区的多晶硅层可仅包括小角度晶界，且大角度晶界可布置在所述半导体层的除所述沟道区外的区域中。

Description

薄膜晶体管、其制造方法和有机发光二极管显示器装置
技术领域
本发明的实施方式涉及薄膜晶体管、具有该薄膜晶体管的有机发光二极管显示器装置和该薄膜晶体管的制造方法。
背景技术
多晶硅层可提供高电场效应迁移率，可适用于高速运算电路，且可用于实现互补金属氧化物半导体(CMOS)电路。例如，多晶硅层可用于形成薄膜晶体管(TFT)的半导体层。使用此多晶硅层的晶体管可用于有源矩阵液晶显示器(AMLCD)的有源装置，还可用于有机发光二极管显示器装置(OLED显示器装置)的开关装置和驱动装置。
发明内容
本发明的实施方式涉及薄膜晶体管、具有该薄膜晶体管的有机发光二极管显示器装置和该薄膜晶体管的制造方法，基本上克服了因相关领域的限制和缺点引起的一个或多个问题。
因此，本发明一个实施方式的特点在于提供薄膜晶体管、具有该薄膜晶体管的有机发光二极管显示器装置和该薄膜晶体管的制造方法，它们能在非晶硅层结晶的方法中使用保护层图案控制由金属催化剂形成的金属硅化物，从而改善半导体层的特性。
至少一种以上和其它特征和优点可通过提供薄膜晶体管来实现，所述薄膜晶体管包括：基板；缓冲层，位于所述基板上；半导体层，包括在所述缓冲层上的源/漏区和沟道区，所述沟道区包括多晶硅层；栅绝缘层，对应于所述沟道区；栅极，对应于所述沟道区；和源/漏极，与所述半导体层电连接。所述沟道区的所述多晶硅层可仅包括小角度晶界，而大角度晶界可布置在所述半导体层的除所述沟道区外的区域中。
所述薄膜晶体管可进一步包括布置在所述半导体层的除所述沟道区外的区域中的金属硅化物，所述金属硅化物与所述大角度晶界间隔开。
所述沟道区可在所述金属硅化物和所述大角度晶界之间。
所述小角度晶界在与电流流过所述沟道区的方向相同的方向上延伸，且所述大角度晶界在与电流流过所述沟道区的方向垂直的方向上延伸。
所述小角度晶界是自金属硅化物籽晶延伸的晶粒之间的界限。所述金属硅化物可以约1μm～约100μm的间隔布置。
至少一种以上和其它特征和优点可通过提供薄膜晶体管的制造方法来实现，所述方法包括：在基板上形成缓冲层；在所述缓冲层上形成包括源/漏区和沟道区的半导体层，所述沟道区包括多晶硅层；形成与所述沟道区对应的栅绝缘层；形成与所述沟道区对应的栅极；和形成与所述半导体层电连接的源/漏极。所述沟道区的所述多晶硅层可形成为仅包括小角度晶界，且大角度晶界可形成在所述半导体层的除所述沟道区外的区域中。
形成所述半导体层可包括：在所述缓冲层上形成非晶硅层；在所述非晶硅层的一部分上形成保护层图案；在所述基板上形成金属催化剂层；将其上形成所述金属催化剂层的所述基板退火，以在所述保护层图案边缘处形成金属硅化物的线性图案，随后用所述金属硅化物作为籽晶将所述非晶硅层结晶，以形成初级多晶硅层，其中所述金属硅化物由所述金属催化剂层中的金属形成；除去所述保护层图案的至少一部分；和将所述初级多晶硅层图案化以形成所述半导体层。
所述保护层图案可形成为具有矩形形状和约2000或更大厚度。
所述半导体层的所述沟道区可位于所述金属硅化物的线性图案和所述大角度晶界之间。
形成所述金属催化剂层可包括在所述基板上布置约1012～约1014原子/cm2的催化剂金属。
所述催化剂金属可为镍，且所述金属硅化物可为硅化镍。
所述保护层图案在与所述沟道区垂直方向上的尺寸可为所述沟道区长度的约三倍，且所述保护层图案在与所述沟道区平行方向上的尺寸可为所述沟道区宽度的约两倍。
至少一种以上和其它特征和优点可通过提供这样的有机发光二极管显示器装置来实现，所述有机发光二极管显示器装置包括：基板；缓冲层，位于所述基板上；半导体层，包括在所述缓冲层上的源/漏区和沟道区，所述沟道区包括多晶硅层；栅绝缘层，对应于所述沟道区；栅极，对应于所述沟道区；和夹层绝缘层，位于所述基板上；源/漏极，与所述半导体层的源/漏区域电连接；保护层，位于所述基板上；和有机发光二极管，包括与所述源/漏极之一电连接的第一电极、有机层和第二电极。所述沟道区的所述多晶硅层可仅包括小角度晶界，而大角度晶界可布置在所述半导体层的除所述沟道区外的区域中。
所述薄膜晶体管可进一步包括布置在所述半导体层的除所述沟道区外的区域中的金属硅化物，所述金属硅化物与所述大角度晶界间隔开。
所述沟道区可位于所述金属硅化物和所述大角度晶界之间。
所述小角度晶界在与电流流过所述沟道区的方向相同的方向上延伸，且所述大角度晶界在与电流流过所述沟道区的方向垂直的方向上延伸。
所述小角度晶界是自金属硅化物的籽晶延伸的晶粒之间的界限。所述金属硅化物可以约1μm～约100μm的间隔布置。
本发明还提供了薄膜晶体管，包括：基板；缓冲层，位于所述基板上；半导体层，包括在所述缓冲层上的源/漏区和一个或多个沟道区；栅绝缘层，布置在所述基板的整个表面上；栅极，布置在所述栅绝缘层上；夹层绝缘层，布置在所述基板的整个表面上；和源/漏极，布置在所述夹层绝缘层上且与所述半导体层电连接。所述半导体层的沟道区的多晶硅层可仅包括小角度晶界，且大角度晶界布置在所述半导体层的除所述沟道区外的区域中。晶界可布置在所述半导体层的除所述沟道区外的区域中。金属硅化物可布置在除所述沟道区外的所述区域中。所述金属硅化物可布置为线性形状。所述沟道区可形成在所述金属硅化物和所述半导体层的所述晶界之间。所述金属硅化物可以约1～100μm的间隔布置。
薄膜晶体管的制造方法可包括：形成基板；在所述基板上形成缓冲层；在所述缓冲层上形成非晶硅层；在所述非晶硅层的一部分上形成保护层图案；在所述基板的整个表面上形成金属催化剂层；将其上形成所述金属催化剂层的所述基板退火，以在所述保护层图案边缘处形成线性形状的金属硅化物，随后用所述金属硅化物作为籽晶将所述非晶硅层结晶；除去所述保护层图案；将所述多晶硅层图案化以形成半导体层；在所述半导体层上形成栅绝缘层；在所述栅绝缘层上形成栅极；在所述栅极上形成夹层绝缘层；和在所述夹层绝缘层上形成与所述半导体层电连接的源/漏极。大角度晶界可以平行于电流流动的方向上在两个相邻沟道区之间延伸，所述半导体层可被图案化，以分离所述两个相邻沟道区，以及从所述两个相邻沟道区之间至少部分除去所述大角度晶界。
本发明还提供了包括所述薄膜晶体管的有机发光二极管显示器装置和所述薄膜晶体管的制造方法。
附图说明
通过参考附图详细说明示例性实施方式，本领域技术人员将更明白以上和其它特征和优点，其中：
图1A～1G说明了根据第一实施方式的TFT；
图1H说明了包括晶界的半导体层的性能数据，图1I说明了不具有晶界的半导体层的性能数据；和
图2示出了根据第二实施方式的OLED显示器装置的视图。
具体实施方式
下文中将参照附图来更详细地描述示例性实施方式；然而，本发明可以不同形式实施，且不应解释为受限于本文所述示例性实施方式。提供这些实施方式，使得本公开全面、完整，并将本发明的范围传达给本领域技术人员。
在附图中，为了清楚说明，可将层和区域的尺寸放大。应理解的是，当层或元件被称为在另一层或基板“上”时，其可直接在另一层或基板上，或也可存在插入层。应理解的是，当层被称为在另一层“下”时，其可直接在其下，或也可存在一个或多个插入层。此外，应理解的是，当层被称为在两层“之间”时，其可为两层之间仅有的一层，或也可存在一个或多个插入层。相似的附图标记在全文中表示相似元件。
如本文所述，各实施方式涉及包括半导体层的薄膜晶体管，该半导体层通过在非晶硅层上形成保护层图案，并使用金属催化剂在所述保护层图案上进行结晶化来制造。可控制该制造方法，使得半导体层的沟道区中不产生大角度晶界，这可用于改善薄膜晶体管的特性。实施方式还涉及具有该晶体管的有机发光二极管显示器装置和相关方法。
[实施方式1]
图1A～1F根据示例性实施方式说明了TFT。如以下所详述的，可形成半导体层120(见图1E)，以提供TFT用的沟道区和源/漏区。半导体层120可使用在保护图案下形成极大晶粒的多晶硅的MILC类似方法，使沉积的非晶硅层结晶来形成(图1D中的特征130)。保护层130可通过预定的大小、位置和方向来限定，以在保护图案下产生小角度晶界，其中TFT的沟道区可仅包括小角度晶界，所述小角度晶界可在电流流过沟道区的方向上取向(电流纵向流过，在源和漏区之间)，而大角度晶界可形成在沟道区的外部。
参照图1A，可提供基板100，缓冲层110可形成在基板100上。缓冲层110可为例如氧化硅层，氮化硅层、它们的组合等。在实施中，缓冲层110可覆盖整个基板100.
随后，非晶硅层120a可形成在缓冲层110上。在实施中，非晶硅层120a可形成在缓冲层110的整个表面上。
随后，参照图1B，保护层图案130可形成在非晶硅层120a上。如图1D和1F的平面图所示，保护层图案130可根据半导体层120中限定的沟道区120c具有预定的大小、形状和/或取向。如以下进一步所详述的，可形成保护层图案130，使得沟道区120c中不产生大角度晶界。在实施中，当以平面图观看时，保护层图案130可具有矩形形状。
随后，金属催化剂层135可形成在基板100上。在实施中，金属催化剂层135可形成在包括保护层图案130的基板100的整个表面上。金属催化剂层135可通过例如溅射金属来形成，且可直接形成在下面的非晶硅层120a上。
为了防止金属催化剂从金属层135扩散到沟道区120c，下面的保护层图案130可具有例如约2000或更大的厚度，且可由氧化硅层、氮化硅层或它们的组合形成。
金属催化剂层135中的金属可为例如Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Te、Cd、它们的组合等。在示例性实施中，金属为镍(Ni)。金属催化剂层可由相对低浓度的金属、例如1012～1014原子/cm2的金属形成。如下所述，金属可与硅反应以形成硅化物s(见图1C)，且硅化物s可用作横向结晶的籽晶，即晶核。如果金属的浓度为约1012原子/cm2或更高，则有助于确保籽晶量足以将非晶硅层结晶为多晶硅层。如果金属的浓度为约1014原子/cm2或更低，则有助于避免过量的金属扩散进入非晶硅层，过量的金属扩散进入非晶硅层会引起所得多晶硅层的晶粒粒度降低，还会导致半导体层中金属量高到使半导体层的性质受损。
随后，可将基板100退火。可进行一个或多个退火操作以由金属催化剂层135形成硅化物s，这可包括使金属从金属催化剂层135扩散进入非晶硅层120a，并使非晶硅层120a结晶为多晶硅层120b。退火可在例如约200℃～约700℃的温度下进行。
参照图1C～1D，金属催化剂层135可根据保护层图案130的轮廓线形成金属硅化物s。因此，如图1C的箭头所示，非晶硅层120a的横向结晶(如图1D所示，以在保护层图案130下面产生初级多晶硅层)可从保护层图案130的外周边缘开始。控制金属催化剂层135中的金属量为约1012～1014原子/cm2可产生约1～约100μm间距的金属硅化物s的所需间隔。
如图1D所示，以矩形形状排列的金属硅化物s的籽晶(保护图案130的轮廓线)可引起晶体结构的形成，晶体结构包括小角度晶界L和大角度晶界b。随着晶体自硅化物s的籽晶横向生长时，晶体仅包括小角度晶界(图1D中的L)直到遇到从其它籽晶延伸的其它晶粒，此时相对的晶体相遇形成大角度晶界b。因此，参照图1D，从保护层130的左侧和右侧向内生长的晶体可相遇形成垂直于生长方向的大角度晶界b，即垂直于X轴方向。而且，在图1D中，当从保护层130的顶部和底部向内生长的晶体遇到从左侧和右侧生长的晶体时，形成自X轴方向约45°取向的大角度晶界b。因此，因为大角度晶界b的生长起因于自金属硅化物s的矩形图案的四个侧面延伸的晶体生长，所以晶粒相遇形成约45°的大角度晶界b(图1D中的角度A)。此特征的形成在美国专利第7,247,880号和美国专利第7,484,552号中进一步被描述，其内容通过引用并入本文且用于各种目的。
总之，当在以上方法中使用保护层图案130时，因为可控制金属硅化物s的位置，使得高质量的多晶硅层可在所需区域中形成(即可将大角度晶界b的位置控制在沟道区120c的外部)，从而可改善半导体层120的质量。
接着，参照图1E和1F，可除去保护层图案130，且可将多晶硅层120b图案化以形成半导体层120。而且，通过控制多晶硅层120b的图案化，沟道区120c可限定在不包括大角度晶界b的多晶硅层120b的区域中。
更详细地，优选根据将要形成的沟道区120c的大小、形状和取向来图案化多晶硅层120b。半导体层120包括源/漏区120s和120d以及沟道区120c。因为半导体层120的沟道区120c对TFT的性质起极其重要的作用，所以应在沟道区120c中应避免会干扰电子流动的大角度晶界b。例如，在图1D中，沟道区120c可仅由金属硅化物s沿保护层图案130的左侧和右侧生长的晶体产生的半导体层120的一部分形成，使得沟道区120c中仅包括小角度晶界L(即无大角度晶界b)。而且，如图1D所示，优选例如通过保护图案130的布置控制晶体生长的取向，使得将小角度晶界L布置在与电流通过沟道区120c相同的方向上。
在优选实施例中，形成保护层图案130以在Y轴方向上具有尺寸dy，尺寸dy为沟道区120c的相应部分尺寸的三倍或更多倍。而且，在优选实施例中，形成保护层图案130以在X轴方向上具有尺寸dx，尺寸dx为沟道区120c的相应部分尺寸的两倍或更多倍。这可有助于防止在定位沟道区120c的区域中形成大角度晶界b。此外，优选形成保护层图案130，使得金属硅化物s以线性形状沿保护层图案130的边缘排列。优选地，金属硅化物s不形成在定位沟道区120c的区域中，以形成具有改善特性且在沟道区120c中无任何陷阱的TFT(见图1E，其中硅化物s在源区120s中，大角度晶界b在漏区120d中，硅化物s和大角度晶界b均不在沟道区120c中，且小角度晶界L(见图1D)在与电流通过沟道区120c相同的方向上延伸通过沟道区120c)。
再参见图1A～1G所述的实施方式，图1G显示栅绝缘层140形成在半导体层120上，且栅极150形成在栅绝缘层140上，以对应于半导体层120的沟道区120c。可形成夹层绝缘层160，并可形成源/漏极170a和170b以电连接半导体层120的源/漏区120s和120d。由此，可形成TFT。
图1H示出了大角度晶界提供在半导体层的沟道区中的TFT的泄漏电流分布的性能数据，图1I示出了大角度晶界未提供在半导体层的沟道区中的TFT的泄漏电流分布的性能数据。可见，在无大角度晶界的图1I中，靠近Ioff时泄漏电流突然降低。因此，根据示例性实施方式，无大角度晶界的半导体层沟道区可提供具有改善性能的TFT。
[实施方式2]
实施方式2涉及包括上述实施方式1的TFT的OLED显示器装置，因此可省略对一些元件的描述以避免重复。
图2示出了根据第二示例性实施方式的OLED显示器装置的视图。参照图2，保护层175可形成在包括TFT的基板100上，以使源/漏极170a和170b的一部分暴露。
随后，电连接至源/漏极170a和170b的第一电极180可形成在保护层175上。随后，可使第一电极180的一部分暴露以形成像素限定层185，像素限定层185限定像素。
随后，包括有机发光层的有机层190可形成在暴露的第一电极180上，且第二电极195可形成在有机层190上。在实施中，第二电极195可形成在基板100的整个表面上。一个或多个该TFT可电连接在每个像素的像素电路中的OLED。TFT可用作OLED的驱动晶体管等，TFT和OLED在OLED显示器装置中遍及多个像素处被复制。
从上文可知，在使用金属催化剂和保护层图案将非晶硅层结晶中，可控制沟道区与晶体晶界的关系，这可用于提供具有改善特性的TFT和OLED显示器装置。而且，此方法可避免对要求昂贵的激光设备的激光退火的需求。而且，此方法可避免在诸如金属诱导结晶(MIC)和金属诱导横向结晶(MILC)等一般方法中发生的金属污染。
同时，已讨论了通过离子注入装置调节金属离子浓度和通过高温处理、快速退火或激光辐射形成高质量多晶硅层来降低金属量的其它技术，以及为了通过MILC方法使多晶硅层的表面平整，将粘性有机层与液体金属混合、通过旋涂法沉积薄膜和通过退火将其结晶的结晶方法。然而，这类结晶方法会具有在多晶硅层中很重要的晶粒尺寸大和不均匀的问题。
而且，已讨论了超晶粒硅(SGS)结晶方法，即在形成非晶硅层后在基板上沉积金属催化剂层；使用退火或激光使金属催化剂通过保护层扩散至非晶硅层以形成籽晶；和使用籽晶获得多晶硅层。在SGS结晶方法中，因为金属催化剂扩散通过保护层，所以可防止过量的金属污染。然而，难以在低浓度下均匀地控制金属催化剂，和控制结晶起点、生长方向和晶粒粒度。
本文已公开了示例性实施方式，虽然使用特定术语，但它们仅解释为普通说明意义，并不用于限制。因此，本领域技术人员应理解的是，可在形式和细节上进行各种变更而不背离权利要求书所述的本发明的精神和范围。

Claims (7)

1.一种薄膜晶体管，包括：
基板；
缓冲层，位于所述基板上；
半导体层，包括在所述缓冲层上的源/漏区和沟道区，所述沟道区包括多晶硅层；
栅绝缘层，对应于所述沟道区；
栅极，对应于所述沟道区；和
源/漏极，与所述半导体层电连接，
布置在所述半导体层的除所述沟道区外的区域中的金属硅化物；
其中所述沟道区的所述多晶硅层仅包括小角度晶界，而大角度晶界布置在所述半导体层的除所述沟道区外的区域中，
其中所述沟道区位于所述金属硅化物和所述大角度晶界之间；
其中所述小角度晶界是自金属硅化物的籽晶延伸的晶粒之间的边界，所述金属硅化物以1μm～100μm的间距布置；
其中所述小角度晶界在与电流流过所述沟道区的方向相同的方向上延伸，且所述大角度晶界在与所述电流流过所述沟道区的方向垂直的方向上延伸。
2.一种制备薄膜晶体管的方法，所述方法包括：
在基板上形成缓冲层；
在所述缓冲层上形成半导体层，所述半导体层包括源/漏区和沟道区，所述沟道区包括多晶硅层，形成所述半导体层包括：布置金属硅化物在所述半导体层的除所述沟道区外的区域中；
形成与所述沟道区对应的栅绝缘层；
形成与所述沟道区对应的栅极；和
形成与所述半导体层电连接的源/漏极，
其中所述沟道区的所述多晶硅层形成为仅包括小角度晶界，而大角度晶界形成在所述半导体层的除所述沟道区外的区域中，
其中所述沟道区位于所述金属硅化物和所述大角度晶界之间；
其中形成所述半导体层包括：
在所述缓冲层上形成非晶硅层；
在所述非晶硅层的一部分上形成保护层图案；
在所述基板上形成金属催化剂层，其中形成所述金属催化剂层包括在所述基板上布置1012～1014原子/cm2的催化剂金属；
将其上形成所述金属催化剂层的所述基板退火，以在所述保护层图案边缘处形成金属硅化物的线性图案，随后用所述金属硅化物作为籽晶将所述非晶硅层结晶以形成初级多晶硅层，其中所述金属硅化物由所述金属催化剂层中的金属形成；
除去所述保护层图案的至少一部分；和
将所述初级多晶硅层图案化，以形成所述半导体层；
其中所述小角度晶界在与电流流过所述沟道区的方向相同的方向上延伸，且所述大角度晶界在与所述电流流过所述沟道区的方向垂直的方向上延伸。
3.如权利要求2所述的制备薄膜晶体管的方法，其中所述保护层图案形成为具有矩形形状和或更大的厚度。
4.如权利要求2所述的制备薄膜晶体管的方法，其中所述半导体层的所述沟道区位于所述金属硅化物的线性图案和所述大角度晶界之间。
5.如权利要求2所述的制备薄膜晶体管的方法，其中所述催化剂金属为镍，且所述金属硅化物为硅化镍。
6.如权利要求2所述的制备薄膜晶体管的方法，其中所述保护层图案在与所述沟道区垂直方向上的尺寸为所述沟道区长度的三倍，且所述保护层图案在与所述沟道区平行方向上的尺寸为所述沟道区宽度的两倍。
7.一种有机发光二极管显示器装置，包括：
基板；
缓冲层，位于所述基板上；
半导体层，位于所述缓冲层上且包括源/漏区和沟道区，所述沟道区包括多晶硅层；
栅绝缘层，对应于所述沟道区；
栅极，对应于所述沟道区；和
夹层绝缘层，位于所述基板上；
源/漏极，与所述半导体层的源/漏区域电连接；
布置在所述半导体层的除所述沟道区外的区域中的金属硅化物；
保护层，位于所述基板上；和
有机发光二极管，包括与所述源/漏极之一电连接的第一电极、有机层和第二电极，
其中所述沟道区的所述多晶硅层仅包括小角度晶界，且大角度晶界布置在所述半导体层的除所述沟道区外的区域中，
其中所述沟道区位于所述金属硅化物和所述大角度晶界之间；
其中所述小角度晶界是自金属硅化物的籽晶延伸的晶粒之间的边界，所述金属硅化物以1μm～100μm的间距布置；
其中所述小角度晶界在与电流流过所述沟道区的方向相同的方向上延伸，且所述大角度晶界在与所述电流流过所述沟道区的方向垂直的方向上延伸。
CN201010287308.0A 2009-11-13 2010-09-16 薄膜晶体管、其制造方法和有机发光二极管显示器装置 Active CN102064197B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0109837 2009-11-13
KR1020090109837A KR101125565B1 (ko) 2009-11-13 2009-11-13 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법

Publications (2)

Publication Number Publication Date
CN102064197A CN102064197A (zh) 2011-05-18
CN102064197B true CN102064197B (zh) 2015-12-16

Family

ID=43999403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010287308.0A Active CN102064197B (zh) 2009-11-13 2010-09-16 薄膜晶体管、其制造方法和有机发光二极管显示器装置

Country Status (4)

Country Link
US (1) US8384087B2 (zh)
JP (1) JP5291055B2 (zh)
KR (1) KR101125565B1 (zh)
CN (1) CN102064197B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120131753A (ko) * 2011-05-26 2012-12-05 삼성디스플레이 주식회사 박막 트랜지스터, 박막 트랜지스터의 제조 방법 및 유기 발광 표시 장치
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
KR102278603B1 (ko) * 2014-04-14 2021-07-19 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
US10553079B2 (en) 2015-09-01 2020-02-04 Igt Gaming system and method providing an additional award opportunity triggerable based on the initially dealt cards of a play of a card game
US10192405B2 (en) 2016-04-22 2019-01-29 Igt Gaming system and method providing a multi-play game having randomly-increasable and randomly-distributable persistent modifiers
US10198912B2 (en) 2016-04-28 2019-02-05 Igt Gaming system and method providing a multi-play game having a persistent moving modifier
US20170316654A1 (en) 2016-04-28 2017-11-02 Igt Gaming system and method for increasing the likelihood of obtaining a designated outcome for a play of a game
US10431050B2 (en) 2016-05-03 2019-10-01 Igt Gaming system and method providing a multi-hand card game with modifiers available based on the initially-dealt cards of the hands
JP7272999B2 (ja) 2020-06-08 2023-05-12 株式会社日立産機システム 油入変圧器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738061A (zh) * 2005-07-12 2006-02-22 南开大学 金属诱导单一方向横向晶化薄膜晶体管器件及其制备方法
CN101211963A (zh) * 2006-12-29 2008-07-02 三星Sdi株式会社 有机发光显示器及其制造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3326020B2 (ja) * 1994-08-29 2002-09-17 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US6278130B1 (en) * 1998-05-08 2001-08-21 Seung-Ki Joo Liquid crystal display and fabricating method thereof
JP2001202034A (ja) * 2000-01-18 2001-07-27 Sharp Corp 有機エレクトロルミネッセンス表示装置
JP3999923B2 (ja) * 2000-04-21 2007-10-31 シャープ株式会社 半導体装置およびその製造方法
KR100439345B1 (ko) * 2000-10-31 2004-07-07 피티플러스(주) 폴리실리콘 활성층을 포함하는 박막트랜지스터 및 제조 방법
KR100501700B1 (ko) * 2002-12-16 2005-07-18 삼성에스디아이 주식회사 엘디디/오프셋 구조를 구비하고 있는 박막 트랜지스터
KR100469624B1 (ko) 2003-03-18 2005-02-02 네오폴리((주)) 결정질 활성층을 포함하는 박막트랜지스터의 제조 방법 및반도체 장치
KR100611744B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100623689B1 (ko) * 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
US20070243670A1 (en) 2006-04-17 2007-10-18 Industrial Technology Research Institute Thin Film Transistor (TFT) and Method for Fabricating the Same
KR101270168B1 (ko) 2006-09-19 2013-05-31 삼성전자주식회사 유기 전자발광디스플레이 및 그 제조방법
JP5415001B2 (ja) * 2007-02-22 2014-02-12 株式会社半導体エネルギー研究所 半導体装置
KR100860008B1 (ko) * 2007-03-20 2008-09-25 삼성에스디아이 주식회사 디렉셔널 결정화 방법을 이용한 평판 디스플레이 소자와그의 제조방법, 반도체 소자와 그의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1738061A (zh) * 2005-07-12 2006-02-22 南开大学 金属诱导单一方向横向晶化薄膜晶体管器件及其制备方法
CN101211963A (zh) * 2006-12-29 2008-07-02 三星Sdi株式会社 有机发光显示器及其制造方法

Also Published As

Publication number Publication date
KR101125565B1 (ko) 2012-03-23
CN102064197A (zh) 2011-05-18
US20110114963A1 (en) 2011-05-19
JP5291055B2 (ja) 2013-09-18
US8384087B2 (en) 2013-02-26
KR20110053041A (ko) 2011-05-19
JP2011109062A (ja) 2011-06-02

Similar Documents

Publication Publication Date Title
CN102064197B (zh) 薄膜晶体管、其制造方法和有机发光二极管显示器装置
CN101315883B (zh) 多晶硅层的制法、tft及其制法及oled显示装置
CN100481508C (zh) 薄膜晶体管及其制造方法
US7815734B2 (en) Thin film transistor and method of fabricating the same
CN101546782B (zh) 薄膜晶体管、其制造方法及有机发光二极管显示装置
CN101556968B (zh) 薄膜晶体管和其制造方法以及有机发光二极管显示装置
KR100796758B1 (ko) 다결정 규소용 마스크 및 이를 이용한 박막 트랜지스터의제조 방법
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
KR101049802B1 (ko) 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
KR101283008B1 (ko) 트렌치형상의 구리 하부 게이트 구조를 갖는 다결정 실리콘 박막 트랜지스터의 제조방법
KR20080061733A (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
CN102044568A (zh) 薄膜晶体管及其制造方法
US7205215B2 (en) Fabrication method of thin film transistor
JP2006178449A (ja) 薄膜トランジスタ表示板
CN102064089B (zh) 形成多晶硅层的方法、薄膜晶体管、显示装置及制造方法
US7943929B2 (en) Thin film transistor and method of fabricating the same
KR101094302B1 (ko) 유기전계발광표시장치 및 그의 제조방법
US7858450B2 (en) Optic mask and manufacturing method of thin film transistor array panel using the same
JP5084241B2 (ja) 多結晶シリコン層、多結晶シリコン層の製造方法、及び平板表示装置
JPWO2013008360A1 (ja) 表示装置、表示装置に用いられる薄膜トランジスタ、及び薄膜トランジスタの製造方法
KR101049806B1 (ko) 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR20060016421A (ko) 순차적 측면 고상화용 마스크와 이를 이용한박막트랜지스터의 제조방법
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR20060010562A (ko) 순차적 측면 고상화용 마스크와 이를 이용한박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20120928

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20120928

Address after: Gyeonggi Do, South Korea

Applicant after: Samsung Display Co., Ltd.

Address before: Gyeonggi Do, South Korea

Applicant before: Samsung Mobile Display Co., Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant