CN102064089B - 形成多晶硅层的方法、薄膜晶体管、显示装置及制造方法 - Google Patents

形成多晶硅层的方法、薄膜晶体管、显示装置及制造方法 Download PDF

Info

Publication number
CN102064089B
CN102064089B CN201010506428.5A CN201010506428A CN102064089B CN 102064089 B CN102064089 B CN 102064089B CN 201010506428 A CN201010506428 A CN 201010506428A CN 102064089 B CN102064089 B CN 102064089B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
groove
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201010506428.5A
Other languages
English (en)
Other versions
CN102064089A (zh
Inventor
李东炫
李基龙
徐晋旭
梁泰勋
马克西姆·莉萨契克
朴炳建
李吉远
郑在琓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN102064089A publication Critical patent/CN102064089A/zh
Application granted granted Critical
Publication of CN102064089B publication Critical patent/CN102064089B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Geometry (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种形成多晶硅层的方法、薄膜晶体管(TFT)、显示装置及制造方法。形成多晶硅层的方法包括以下步骤：提供基底；在基底上形成缓冲层；在缓冲层上形成非晶硅层；在非晶硅层中形成凹槽；在非晶硅层上形成覆盖层；在覆盖层上形成金属催化剂层；对基底进行退火并使非晶硅层晶化成具有与形成的凹槽的相邻的晶种区域的多晶硅层。

Description

形成多晶硅层的方法、薄膜晶体管、显示装置及制造方法
技术领域
本发明的方面涉及形成多晶硅层的方法、具有该多晶硅层的薄膜晶体管、具有该薄膜晶体管的有机发光二极管(OLED)显示装置以及制造薄膜晶体管和有机发光二极管显示装置的方法，更具体地讲，涉及一种使用金属催化剂使非晶硅层晶化的方法，该方法通过以线性图案刻划缓冲层、非晶硅层或覆盖层来控制金属硅化物，从而控制多晶硅层的晶体生长。
背景技术
通常，用于薄膜晶体管(TFT)的半导体层的多晶硅层具有各种优点，诸如强电场效应的迁移率、适于高速运行电路且实现互补金属氧化物半导体(CMOS)电路。使用这样的多晶硅层的晶体管主要用于有源矩阵液晶显示器(AMLCD)的有源器件以及有机发光二极管显示装置(OLED显示装置)的开关器件和驱动器件。
使非晶硅层晶化成多晶硅层的方法包括固相结晶(SPC)、准分子激光结晶(ELC)、金属诱导结晶(MIC)和金属诱导横向结晶(MILC)。目前，由于使用金属使非晶硅层晶化的方法能够使非晶硅层在比SPC更低的温度下在更短的时间内晶化，所以该方法一直被广泛地研究。使用金属的晶化法包括MIC、MILC和超晶粒硅(SGS)晶化。然而，在这些使用金属催化剂的方法中，难以控制由参与形成晶粒的金属硅化物形成的晶种，并且TFT的器件性能会因由金属催化剂导致的污染而劣化。
发明内容
本发明的方面提供了一种具有特性得到改善的半导体层的薄膜晶体管、具有该薄膜晶体管的OLED显示装置以及制造它们的方法，其中，在使用金属催化剂的晶化过程中通过刻划设置在金属催化剂的下面区域中缓冲层、非晶硅层或覆盖层来控制金属硅化物的形成、控制多晶硅层的晶粒并减少存在于半导体层中的金属催化剂的量。
根据本发明的一方面，提供了一种形成多晶硅层的方法，该方法包括以下步骤：提供基底；在基底上形成缓冲层；在缓冲层上形成非晶硅层；在非晶硅层中形成凹槽；在非晶硅层上形成覆盖层；在覆盖层上形成金属催化剂层；对基底进行退火并使非晶硅层晶化成具有邻近于形成的凹槽的晶种区域的多晶硅层。
根据本发明的另一方面，提供了一种薄膜晶体管以及制造该薄膜晶体管的方法，该薄膜晶体管包括：基底；缓冲层，设置在基底上；半导体层，设置在缓冲层上并在半导体层的上表面上具有凹槽；栅绝缘层，设置在基底的整个表面上；栅电极，在栅绝缘层的与半导体层对应的部分上；源电极和漏电极，与栅电极绝缘并与半导体层连接。这里，凹槽形成在半导体层的上表面上，金属硅化物设置在凹槽中。制造薄膜晶体管的方法包括以下步骤：提供基底；在基底上形成缓冲层；在缓冲层上形成非晶硅层；在非晶硅层中形成凹槽；在非晶硅层上形成覆盖层；在覆盖层上形成金属催化剂层；对基底进行退火并使非晶硅层晶化成具有邻近于凹槽的晶种区域的多晶硅层；去除金属催化剂层和覆盖层；图案化多晶硅层并形成半导体层；在基底的整个表面上形成栅绝缘层；在栅绝缘层的与半导体层对应的部分上形成栅电极；形成与栅电极绝缘并与半导体层连接的源电极和漏电极。
根据本发明的又一方面，提供了一种具有所述薄膜晶体管的OLED显示装置以及制造该OLED显示装置的方法。具有薄膜晶体管的OLED显示装置包括：基底；缓冲层，设置在基底上；半导体层，设置在缓冲层上并在半导体层的上表面上具有凹槽；栅绝缘层，设置在基底的整个表面上；栅电极，在栅绝缘层的与半导体层对应的部分上；源电极和漏电极，与栅电极绝缘并与半导体层连接；绝缘层，设置在基底的整个表面上；第一电极、有源层和第二电极，第一电极电连接到源电极和漏电极中的一个，其中，金属硅化物设置在凹槽中。制造该OLED显示装置的方法包括以下步骤：提供基底；在基底上形成缓冲层；在缓冲层上形成非晶硅层；在非晶硅层中形成凹槽；在非晶硅层上形成覆盖层；在覆盖层上形成金属催化剂层；对基底进行退火并使非晶硅层晶化成具有邻近于凹槽的晶种区域的多晶硅层；去除金属催化剂层和覆盖层；图案化多晶硅层并形成半导体层；在基底的整个表面上形成栅绝缘层；在栅绝缘层的与半导体层对应的部分上形成栅电极；形成与栅电极绝缘并与半导体层连接的源电极和漏电极；形成第一电极、有机层和第二电极，第一电极与源电极和漏电极中的一个连接。
在下面的描述中将部分地阐述本发明的附加方面和/或优点，部分通过描述将是明显的，或可以通过本发明的实践而得到。
附图说明
通过结合附图进行的实施例的以下描述，本发明的这些和/或其他方面和优点将变得清楚和更易于理解，其中：
图1A至图1E为根据本发明的示例性实施例的示意图；
图1F为在本发明的示例性实施例中的晶化的多晶硅层的照片；
图2A至图2C示出了根据本发明另一示例性实施例的薄膜晶体管；
图3A和图3B示出了根据本发明另一示例性实施例的OLED显示装置。
具体实施方式
现在将详细地说明本发明的实施例，本发明的示例在附图中被示出，其中，相同的标号始终代表相同的元件。为了解释本发明，下面参照附图来描述实施例。
这里，应该理解，当第一膜或层被称作“形成在”或“设置在”第二层或膜“上”，第一层或膜可以直接形成在或直接设置在第二层或膜上，或可以在第一层或膜与第二层或膜之间存在中间层或中间膜。另外，如这里所使用的，使用的术语“形成在......上”具有与“位于......上”或“设置在......上”的意思相同的意思，且不意图限制任何具体的制造工艺。另外，为了清楚起见，省略了一些对本发明的完全理解不必要的元件。
图1A至图1E为根据本发明示例性实施例的视图。参照图1A，在基底100上形成缓冲层110。基底100可以由例如玻璃或塑料制成。缓冲层110通过化学气相沉积(CVD)或物理气相沉积(PVD)形成为单层结构或使用绝缘层的双层结构(诸如氧化硅层和氮化硅层)。可以将缓冲层110形成为氮化硅层和氧化硅层的双层结构，以有助于金属催化剂的扩散。
参照图1B，在形成在基底100上的缓冲层110上形成非晶硅层120A。这里，通过刻划已形成的非晶硅层120A形成一个或多个凹槽A。如所示出的，凹槽A可以以连续的线形成，但本发明不限于此。参照图1F，可以发现凹槽A形成在非晶硅层120A中。根据凹槽A的宽度和深度可以控制晶形。
参照图1C，在形成凹槽A之后，在具有凹槽A的非晶硅层120A上顺序地形成覆盖层(cappinglayer)125和金属催化剂层128。如所示出的，覆盖层125的厚度形成为10′至2000′。当覆盖层125的厚度小于10′时，难以防止存在于覆盖层125中的金属催化剂扩散到非晶硅层120A中，当覆盖层125的厚度大于2000′时，由于扩散到非晶硅层120A中的金属催化剂的量小，所以难以使非晶硅层120A晶化的随后形成多晶硅层120B。
金属催化剂层128可以由选自于由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组的材料形成，优选地由Ni制成。这里，金属催化剂层128形成在覆盖层125上，具有1011至1015atoms/cm2(原子/平方厘米)的面密度。当金属催化剂层128的面密度小于1011atoms/cm2时，由于作为结晶核的晶种的量小，所以难以使非晶硅层120A晶化成多晶硅层120B。当金属催化层128的面密度大于1015atoms/cm2时，由于扩散到非晶硅层120A中的金属催化剂的量大，所以多晶硅层120B的晶粒变小，且剩余的金属催化剂的量增加，从而使通过图案化多晶硅层120B形成的半导体层的性能劣化。
在形成覆盖层125和金属催化剂层128之后，对基底100进行退火(H)以使用金属催化剂使非晶硅层120A晶化成为图1D中的多晶硅层120B。这里，在200℃至900℃的范围内执行退火(H)工艺几秒钟至几小时以使金属催化剂扩散，这样可防止因过度的退火工艺而导致基底100的变形，且在生产成本和产品良率方面更优越。退火(H)工艺可以为炉子、快速热退火、UV和激光工艺中的一种。
接下来，参照图1D，通过退火(H)工艺形成已晶化的多晶硅层120B，并从基底100去除覆盖层125和金属催化剂层128。如所示出的，多晶硅层120B包括在凹槽A之下的晶种区域120S。在晶种区域120S中，作为晶种的金属硅化物开始结晶，并且这些晶种聚集在凹槽A中，从而以像凹槽A的线性图案设置，其中，金属硅化物通过从金属催化剂层128扩散的金属催化剂与非晶硅层120A结合而形成。
从图1F可以看出，晶种彼此连接并以线性图案形成，并且均匀的晶体从晶种横向地生长。
这样，通过使晶种聚集在通过刻划而形成的凹槽A中来形成线性图案化的晶种。可以看到，可以通过简单地刻划非晶硅层120A的表面来控制晶种形成的位置，并可以控制凹槽之间的间隔以控制多晶硅层的晶粒尺寸，从而可以控制晶体的生长。因此，通过控制晶种来控制多晶硅层120B的晶化来选择性地形成半导体层，从而可以制造具有晶体均匀性得到改善的半导体层的薄膜晶体管(TFT)以及具有该薄膜晶体管(TFT)的装置。
虽然在示例性实施例中凹槽A形成在非晶硅层120A中然后进行晶化，但凹槽A可形成在缓冲层110或覆盖层125上，而不是非晶硅层120A中，从而以与如上所述方式相同的方式执行晶化。
图2A至图2C示出了通过在本发明的示例性实施例中描述的形成多晶硅层220B的方法形成的TFT。在下文中，由于多晶硅层220B通过上面参照图1A至图1F描述的形成多晶硅层120B的方法而形成，所以为了避免重复，将省略相同的描述。
参照图2A，执行晶化以形成多晶硅层220B，晶种(即，由金属催化剂与硅层形成的金属硅化物)形成在多晶硅层220B中的凹槽A下方，从而形成晶种区域220S。晶种区域220S沿线性图案化的凹槽A形成。晶体从晶种处横向生长。
参照图2B，图案化已晶化的多晶硅层220B，从而形成半导体层220。这里，由于晶种区域220S形成在多晶硅层220B中的凹槽A下方，所以将半导体层220图案化使得凹槽不形成在影响半导体层220性能的沟道区中，并使半导体层220的电流变得与凹槽A垂直。
在形成半导体层220之后，在基底200的整个表面上形成栅绝缘层230，栅绝缘层230覆盖半导体层220。栅绝缘层230可以由氧化硅层、氮化硅层或它们的双层形成。
接下来，在栅绝缘层230上形成与半导体层220对应的栅电极240。栅电极240由金属层(未示出)形成为铝或诸如铝-钕(Al-Nd)的Al合金的单层结构，或形成为通过光刻和蚀刻在铬(Cr)或钼(Mo)合金上堆叠铝合金的双层结构。
参照图2C，在基底200的整个表面上形成层间绝缘层250，层间绝缘层250覆盖栅电极240和栅绝缘层230。形成源电极260a和漏电极260b，源电极260a和漏电极260b与栅电极240绝缘并与半导体层220电连接。因此，完成TFT。
本发明的另一示例性实施例涉及具有在图2A至图2C中描述的TFT的OLED显示装置，因此，为了避免重复，将省略相同的描述。
图3A和图3B示出了根据本发明另一示例性实施例的OLED显示装置。参照图3A，在基底200的整个表面上形成绝缘层270，绝缘层270覆盖TFT。
在绝缘层270上形成第一电极280，第一电极280电连接到在层间绝缘层250上形成的源电极260a和漏电极260b中的一个。
参照图3B，在绝缘层270上形成暴露第一电极280的一部分并限定像素的像素限定层285。在暴露的第一电极280上形成具有有机发射层的有机层290。
在形成有机层290之后，第二电极295形成在基底200的整个表面上以覆盖像素限定层285和有机层290，从而完成OLED显示装置。
对比示例
在对比示例中，省略了在本发明的一个示例性实施例中所描述的通过刻划非晶硅层而在非晶硅层中形成凹槽的步骤，而其他步骤与在本发明的示例性实施例中描述的步骤相同。因此，为了避免重复，将省略相同的描述。
表1示出了在根据本发明的示例性实施例的TFT与根据对比示例的TFT之间的数据对比特性分布，其中，在对比示例中，在未形成凹槽的情况下执行SGS晶化。
[表1]
参照表1，在示例性实施例中，阈值电压为0.09V，而在对比示例中，阈值电压为0.21V。因此，可以看出，由于根据示例性实施例的TFT的阈值电压的分布更小，所以根据示例性实施例的TFT的特性更均匀。另外，示例性实施例的电子迁移率的分布为1.03cm2/V·sec，对比示例的电子迁移率的分布为7.02cm2/V·sec。因此，可以看出由于示例性实施例的分布值更小，所以根据示例性实施例的TFT的特性更均匀。示例性实施例的S因子的分布值为0.04，对比示例的S因子的分布值为0.06，这表示示例性实施例表现出更好的S因子特性。另外，示例性实施例的导通电流分布值为0.15μA/μm，对比示例的导通电流分布值为0.82μA/μm，这表示示例性实施例表现出更好的导通电流特性。
因此，在根据本发明的方面形成的TFT中，在非晶硅层的晶化过程中可以控制晶种和晶粒。换句话说，由于根据晶粒选择性地形成半导体层，所以根据本发明的示例性实施例形成的TFT的特性的均匀性可以改善。在具有多个TFT的装置的形成中，当设置具有均匀特性的TFT时，可以生产具有改善的特性(诸如亮度)的装置。
在本发明的示例性实施例中，刻划非晶硅层以形成线性图案化的凹槽，然后进行晶化，但本发明的方面不限于此。可选择地，即使代替非晶硅层而在缓冲层或覆盖层中形成凹槽，然后晶化非晶硅层，也可以获得与上述的结果相同的结果。
在示例性实施例中，在非晶硅层上形成覆盖层并形成金属催化剂层之后，执行晶化，但本发明的方面不限于此。可以在非晶硅层上不具有覆盖层的情况下直接形成金属催化剂层，然后可以执行晶化。
另外，在本发明的示例性实施例中，以顶部栅结构制造TFT和OLED显示装置，但本发明的方面不限于此。因此，可以以底部栅结构制造它们。
在使用金属催化剂的晶化过程中，刻划设置在金属催化剂的下面区域中的缓冲层、非晶硅层或覆盖层以控制金属硅化物的形成，从而控制多晶硅层的晶粒并减少存在于半导体层中的金属催化剂的量，从而可以提供具有特性得到改善的半导体层的薄膜晶体管、具有该薄膜晶体管的OLED装置以及制造薄膜晶体管和OLED装置的方法。
虽然已参照预定的示例性实施例描述了本发明的方面，但本领域的技术人员应该理解，在不脱离由权利要求和它们的等同物限定的本发明的范围的情况下，可以对本发明的方面做各种修改和改变。

Claims (20)

1.一种薄膜晶体管，所述薄膜晶体管包括：
基底；
缓冲层，设置在基底上；
半导体层，设置在缓冲层上，并且具有沟道区域和在半导体层的上表面上以线性图案形成的多个凹槽；
栅绝缘层，设置在半导体层的整个表面上；
栅电极，在栅绝缘层的与半导体层对应的部分上；
源电极和漏电极，与栅电极绝缘并与半导体层连接，
其中，金属硅化物设置在凹槽之下的晶种区域中，
其中，凹槽设置在半导体层的除沟道区域之外的区域中。
2.如权利要求1所述的薄膜晶体管，其中，金属硅化物沿凹槽连续地设置。
3.如权利要求1所述的薄膜晶体管，其中，金属硅化物由选自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组的材料形成。
4.如权利要求1所述的薄膜晶体管，其中，线性图案化的凹槽形成为与半导体层的电流垂直。
5.一种制造薄膜晶体管的方法，所述方法包括以下步骤：
提供基底；
在基底上形成缓冲层；
在缓冲层上形成非晶硅层；
在非晶硅层中以线性图案形成多个凹槽；
在非晶硅层上形成覆盖层；
在覆盖层上形成金属催化剂层；
对基底进行退火并使非晶硅层晶化成具有在凹槽之下的晶种区域的多晶硅层；
去除金属催化剂层和覆盖层；
图案化多晶硅层并形成具有沟道区域的半导体层，其中，将线性图案化的凹槽设置在半导体层的除沟道区域之外的区域中；
在基底的整个表面上形成栅绝缘层；
在栅绝缘层的与半导体层对应的部分上形成栅电极；
形成与栅电极绝缘并与半导体层连接的源电极和漏电极。
6.如权利要求5所述的方法，其中，控制凹槽之间的间隔以控制多晶硅层的晶粒尺寸。
7.如权利要求5所述的方法，其中，金属催化剂层由选自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组的材料形成。
8.如权利要求5所述的方法，其中，在大于等于200℃至小于等于900℃的温度下执行退火。
9.如权利要求5所述的方法，其中，将线性图案化的凹槽形成为与半导体层的电流垂直。
10.如权利要求5所述的方法，其中，将金属催化剂层形成为具有1011至1015atoms/cm2的面密度。
11.一种有机发光二极管显示装置，所述有机发光二极管显示装置包括：
基底；
缓冲层，设置在基底上；
半导体层，设置在缓冲层上，并具有沟道区域和在半导体层的上表面上以线性图案形成的多个凹槽；
栅绝缘层，设置在基底的整个表面上；
栅电极，在栅绝缘层的与半导体层对应的部分上；
源电极和漏电极，与栅电极绝缘并与半导体层连接；
绝缘层，设置在基底的整个表面上；
第一电极、有机层和第二电极，第一电极电连接到源电极和漏电极中的一个，
其中，金属硅化物设置在凹槽之下的晶种区域中，
其中，凹槽设置在半导体层的除沟道区域之外的区域中。
12.如权利要求11所述的装置，其中，金属硅化物沿凹槽连续地形成。
13.如权利要求11所述的装置，其中，金属硅化物由选自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组的材料形成。
14.如权利要求11所述的装置，其中，线性图案化的凹槽形成为与半导体层的电流垂直。
15.一种制造有机发光二极管显示装置的方法，所述方法包括以下步骤：
提供基底；
在基底上形成缓冲层；
在缓冲层上形成非晶硅层；
在非晶硅层中以线性图案形成多个凹槽；
在非晶硅层上形成覆盖层；
在覆盖层上形成金属催化剂层；
对基底进行退火并使非晶硅层晶化成具有在凹槽之下的晶种区域的多晶硅层；
去除金属催化剂层和覆盖层；
图案化多晶硅层并形成具有沟道区域的半导体层，其中，将线性图案化的凹槽设置在半导体层的除沟道区域之外的区域中；
在基底的整个表面上形成栅绝缘层；
在栅绝缘层的与半导体层对应的部分上形成栅电极；
形成与栅电极绝缘并与半导体层连接的源电极和漏电极；
形成第一电极、有机层和第二电极，第一电极与源电极和漏电极中的一个连接。
16.如权利要求15所述的方法，其中，控制凹槽之间的间隔以控制多晶硅层的晶粒尺寸。
17.如权利要求15所述的方法，其中，金属催化剂层由选自由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr和Cd组成的组的材料形成。
18.如权利要求15所述的方法，其中，在大于等于200℃至小于等于900℃的温度下执行退火。
19.如权利要求15所述的方法，其中，将线性图案化的凹槽形成为与半导体层的电流垂直。
20.如权利要求15所述的方法，其中，将金属催化剂层形成为具有1011至1015atoms/cm2的面密度。
CN201010506428.5A 2009-11-13 2010-10-12 形成多晶硅层的方法、薄膜晶体管、显示装置及制造方法 Expired - Fee Related CN102064089B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0109835 2009-11-13
KR1020090109835A KR101094295B1 (ko) 2009-11-13 2009-11-13 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법

Publications (2)

Publication Number Publication Date
CN102064089A CN102064089A (zh) 2011-05-18
CN102064089B true CN102064089B (zh) 2016-03-02

Family

ID=43479223

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010506428.5A Expired - Fee Related CN102064089B (zh) 2009-11-13 2010-10-12 形成多晶硅层的方法、薄膜晶体管、显示装置及制造方法

Country Status (5)

Country Link
US (1) US8890165B2 (zh)
EP (1) EP2323159A1 (zh)
JP (1) JP6081689B2 (zh)
KR (1) KR101094295B1 (zh)
CN (1) CN102064089B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646595A (zh) * 2011-11-11 2012-08-22 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、显示器件
US9087694B2 (en) * 2012-06-03 2015-07-21 Silicon Solar Solutions, Llc Ultra-large grain polycrystalline semiconductors through top-down aluminum induced crystallization (TAIC)
CN103219228B (zh) * 2013-03-11 2016-05-25 京东方科技集团股份有限公司 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
TWI593024B (zh) * 2015-07-24 2017-07-21 友達光電股份有限公司 薄膜電晶體的製造方法
CN106935657B (zh) 2017-05-04 2020-06-02 京东方科技集团股份有限公司 一种薄膜晶体管及其制造方法、显示装置
CN107946173B (zh) * 2017-10-12 2019-12-27 惠科股份有限公司 低温多晶硅薄膜及晶体管的制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719615A (zh) * 2004-07-07 2006-01-11 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101150142A (zh) * 2006-09-19 2008-03-26 三星电子株式会社 有机电致发光显示器及制造其的方法

Family Cites Families (84)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333868A (ja) 1986-07-28 1988-02-13 Nec Corp Ｍｉｓ型電界効果トランジスタの製造方法
JPS63304668A (ja) 1987-06-03 1988-12-12 Fujitsu Ltd 絶縁ゲ−ト型トランジスタの製造方法
JP2617950B2 (ja) 1987-10-16 1997-06-11 松下電器産業株式会社 液晶表示装置の製造方法
JPH04135161A (ja) 1990-09-21 1992-05-08 Ietatsu Ono 研磨方法とその研磨加工装置
JP3076119B2 (ja) 1991-12-25 2000-08-14 株式会社日立製作所 液晶表示装置の製造方法
EP0589049B1 (en) * 1992-03-25 2000-01-12 Kanegafuchi Chemical Industry Co., Ltd. Thin polysilicon film and production thereof
JPH0669515A (ja) * 1992-08-19 1994-03-11 Fujitsu Ltd 半導体記憶装置
JP3139154B2 (ja) 1992-08-19 2001-02-26 セイコーエプソン株式会社 液晶装置及びその製造方法
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JPH0713196A (ja) 1993-06-21 1995-01-17 Toshiba Corp アクティブマトリックス型液晶表示装置
KR100294026B1 (ko) * 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH0845850A (ja) 1994-07-27 1996-02-16 Oki Electric Ind Co Ltd ドープト多結晶半導体薄膜の成長方法
JP3295679B2 (ja) 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3143591B2 (ja) 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (zh) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
KR100205523B1 (ko) 1996-04-08 1999-07-01 구자홍 박막트랜지스터 및 그 제조방법
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20000055877A (ko) 1999-02-10 2000-09-15 장진 니켈이 포함된 다결정 실리콘
KR100317638B1 (ko) 1999-03-19 2001-12-22 구본준, 론 위라하디락사 폴리실리콘 박막트랜지스터 소자 및 그 제조방법
US6878968B1 (en) * 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3706527B2 (ja) * 1999-06-30 2005-10-12 Ｈｏｙａ株式会社 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法
JP3715848B2 (ja) * 1999-09-22 2005-11-16 シャープ株式会社 半導体装置の製造方法
US6294442B1 (en) * 1999-12-10 2001-09-25 National Semiconductor Corporation Method for the formation of a polysilicon layer with a controlled, small silicon grain size during semiconductor device fabrication
JP4200618B2 (ja) 1999-12-27 2008-12-24 ソニー株式会社 半導体膜形成方法及び薄膜半導体装置の製造方法
GB2358081B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp A thin-film transistor and a method for maufacturing thereof
KR100450595B1 (ko) 2000-02-09 2004-09-30 히다찌 케이블 리미티드 결정실리콘 반도체장치 및 그 장치의 제조방법
JP4769997B2 (ja) 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機ｅｌ装置、有機ｅｌ装置の製造方法
JP2001337348A (ja) 2000-05-30 2001-12-07 Toshiba Corp アレイ基板およびその製造方法
KR100387122B1 (ko) 2000-09-15 2003-06-12 피티플러스(주) 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법
JP4267266B2 (ja) 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003060209A (ja) 2001-08-08 2003-02-28 Sharp Corp 半導体装置およびその製造方法
JP2003100629A (ja) 2001-09-19 2003-04-04 Sharp Corp 半導体装置及びその製造方法
JP4135347B2 (ja) 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
TW536716B (en) * 2002-07-04 2003-06-11 Ind Tech Res Inst Capacitor structure of low temperature polysilicon
JP4092261B2 (ja) * 2002-08-02 2008-05-28 三星エスディアイ株式会社 基板の製造方法及び有機エレクトロルミネッセンス素子の製造方法
KR100603284B1 (ko) 2002-10-22 2006-07-20 삼성에스디아이 주식회사 캐페시턴스가 증가된 전계발광 디스플레이 패널
KR20040036761A (ko) 2002-10-24 2004-05-03 엘지전자 주식회사 고밀도 플라즈마 화학기상증착법에 의한 실리콘 증착방법
KR100470274B1 (ko) * 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
JP4115252B2 (ja) * 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
TWI305681B (en) * 2002-11-22 2009-01-21 Toppoly Optoelectronics Corp Method for fabricating thin film transistor array and driving circuits
JP3904512B2 (ja) 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
JP4059095B2 (ja) * 2003-02-07 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、電気光学装置、電子機器
TW200520229A (en) 2003-12-03 2005-06-16 Toppoly Optoelectronics Corp Thin film transistor of multi-gate structure and its manufacturing method
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
KR20040098958A (ko) 2003-05-16 2004-11-26 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조 방법
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
JP4578877B2 (ja) 2003-07-31 2010-11-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100623228B1 (ko) 2003-11-27 2006-09-18 삼성에스디아이 주식회사 박막트랜지스터, 상기 박막트랜지스터를 구비하는유기전계발광표시장치 및 상기 박막트랜지스터의 제조방법
KR100579188B1 (ko) 2004-02-12 2006-05-11 삼성에스디아이 주식회사 엘디디 구조를 갖는 박막트랜지스터
WO2005119779A1 (en) * 2004-06-03 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method of the same
KR100600874B1 (ko) 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100626007B1 (ko) 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100628989B1 (ko) 2004-09-17 2006-09-27 진 장 비정질 실리콘 박막의 결정화 방법
KR20060026776A (ko) * 2004-09-21 2006-03-24 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
KR100689316B1 (ko) 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
KR100669789B1 (ko) 2004-11-26 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP5073482B2 (ja) * 2005-03-31 2012-11-14 東京エレクトロン株式会社 シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
US7652291B2 (en) 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
TWI401802B (zh) 2005-06-30 2013-07-11 Samsung Display Co Ltd 薄膜電晶體板及其製造方法
JP2007027202A (ja) 2005-07-12 2007-02-01 Sharp Corp 表示装置の製造方法および表示装置
JP2007035812A (ja) 2005-07-26 2007-02-08 Mitsubishi Electric Corp 多結晶シリコン膜の製造方法および薄膜トランジスタ
JP4815600B2 (ja) 2005-09-06 2011-11-16 株式会社テラセミコン 多結晶シリコン薄膜製造方法及びその製造装置
KR100778781B1 (ko) 2005-12-16 2007-11-27 주식회사 테라세미콘 다결정 실리콘 박막 제조방법 및 그 제조장치
JP2009520373A (ja) * 2005-12-19 2009-05-21 エヌエックスピー ビー ヴィ シリコン・オン・インシュレータ装置におけるソースおよびドレイン形成
KR20070076860A (ko) 2006-01-20 2007-07-25 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법
TWI296855B (en) 2006-03-07 2008-05-11 Au Optronics Corp Thin film transistor and manufacturing method thereof
KR100770269B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100864883B1 (ko) 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100864884B1 (ko) 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100839735B1 (ko) 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP2009059940A (ja) 2007-08-31 2009-03-19 Sharp Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、及び、電子装置
KR20080086967A (ko) 2008-08-28 2008-09-29 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 유기전계발광표시장치
KR101015849B1 (ko) 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1719615A (zh) * 2004-07-07 2006-01-11 三星Sdi株式会社 薄膜晶体管及其制造方法
CN101150142A (zh) * 2006-09-19 2008-03-26 三星电子株式会社 有机电致发光显示器及制造其的方法

Also Published As

Publication number Publication date
KR101094295B1 (ko) 2011-12-19
EP2323159A1 (en) 2011-05-18
JP2011109075A (ja) 2011-06-02
US8890165B2 (en) 2014-11-18
CN102064089A (zh) 2011-05-18
KR20110053039A (ko) 2011-05-19
US20110114961A1 (en) 2011-05-19
JP6081689B2 (ja) 2017-02-15

Similar Documents

Publication Publication Date Title
CN102064089B (zh) 形成多晶硅层的方法、薄膜晶体管、显示装置及制造方法
CN102082077B (zh) 制造多晶硅层的方法、薄膜晶体管、显示装置及制造方法
CN100481508C (zh) 薄膜晶体管及其制造方法
US8384087B2 (en) Thin film transistor, organic light emitting diode display device having the same, and method of fabricating the same
KR100864883B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR20090020028A (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
KR20100078863A (ko) 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
US20120056187A1 (en) Method of forming polycrystalline silicon layer, and thin film transistor and organic light emitting device including the polycrystalline silicon layer
KR101049808B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101146995B1 (ko) 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
KR101050467B1 (ko) 다결정 실리콘층, 그 제조방법, 상기 다결정 실리층을 이용한 박막 트랜지스터 및 상기 박막 트랜지스터를 구비한 유기발광표시장치
KR101094302B1 (ko) 유기전계발광표시장치 및 그의 제조방법
US20050139923A1 (en) Semiconductor device with modified mobility and thin film transistor having the same
CN101086969A (zh) 制造底栅型薄膜晶体管的方法
US8125033B2 (en) Polycrystalline silicon layer, flat panel display using the same, and method of fabricating the same
US7749873B2 (en) Polycrystalline silicon layer, flat panel display using the same, and methods of fabricating the same
KR101049806B1 (ko) 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
JP2006032909A (ja) 電子回路装置、画素表示装置及び電子回路装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121105

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121105

Address after: South Korea Gyeonggi Do Yongin

Applicant after: SAMSUNG DISPLAY Co.,Ltd.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung Mobile Display Co.,Ltd.

C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160302

CF01 Termination of patent right due to non-payment of annual fee