CN101826555B - 薄膜晶体管、制造方法及有机发光二极管显示装置 - Google Patents

薄膜晶体管、制造方法及有机发光二极管显示装置 Download PDF

Info

Publication number
CN101826555B
CN101826555B CN201010122246.8A CN201010122246A CN101826555B CN 101826555 B CN101826555 B CN 101826555B CN 201010122246 A CN201010122246 A CN 201010122246A CN 101826555 B CN101826555 B CN 101826555B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
electrode
silicon
set directly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201010122246.8A
Other languages
English (en)
Other versions
CN101826555A (zh
Inventor
李东炫
李基龙
徐晋旭
梁泰勋
朴炳建
李吉远
马克西姆·莉萨契克
郑在琓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN101826555A publication Critical patent/CN101826555A/zh
Application granted granted Critical
Publication of CN101826555B publication Critical patent/CN101826555B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供了一种薄膜晶体管、其制造方法及具有其的有机发光二极管显示装置，所述薄膜晶体管包括：基底；硅层，形成在基底上；扩散层，形成在硅层上；利用金属催化剂结晶化的半导体层，形成在扩散层上；栅电极，设置在扩散层上，面对半导体层的沟道区；栅极绝缘层，设置在栅电极和半导体层之间；源电极和漏电极，分别电连接到半导体层的源极区和漏极区。

Description

薄膜晶体管、制造方法及有机发光二极管显示装置
技术领域
本发明的各方面涉及一种薄膜晶体管、其制造方法及具有其的有机发光二极管显示装置。
背景技术
通常，由于具有高的场效应迁移率且适用于高速运行电路及互补金属氧化物半导体(CMOS)电路，多晶硅层被广泛用作薄膜晶体管的半导体层。包括多晶硅层的薄膜晶体管主要用作有源矩阵液晶显示器的有源元件和有机发光二极管显示装置的开关器件或驱动元件。
将非晶硅结晶化成多晶硅的方法包括固相结晶化方法、准分子激光结晶化方法、金属诱导结晶化方法和金属诱导横向结晶化方法。在固相结晶化方法中，将非晶硅层在大约700℃或更低的温度退火几小时至几十小时，700℃为用作使用TFT的显示装置的基底的玻璃的变形温度。在准分子激光结晶化方法中，通过将准分子激光照射到非晶硅层上很短的时间以局部加热非晶硅层来实现结晶化。在金属诱导结晶化方法中，通过使非晶硅层与金属接触或通过将金属注入非晶硅层中，使得由诸如镍、钯、金或铝的金属诱导从非晶硅层到多晶硅层的相变。在金属诱导横向结晶化方法中，诱导非晶硅层的顺序结晶化，同时由金属和硅之间的反应产生的硅化物横向传播。
然而，固相结晶化方法需要长的处理时间和在高温下长的退火时间，因此基底不利地易于变形。准分子激光结晶化方法需要昂贵的激光设备且在多晶化的表面上导致瑕疵，从而提供在半导体层和栅极绝缘层之间的较差的界面。
目前，与固相结晶化方法相比，在使用金属的非晶硅层的结晶化方法中，可以以较低温度和较短时间有利地执行结晶化。因此，对金属诱导结晶化方法进行了大量研究。使用金属的结晶化方法包括金属诱导结晶化(MIC)方法、金属诱导横向结晶化(MILC)方法和超级晶粒硅(SGS)结晶化方法。
薄膜晶体管的决定性特性之一为漏电流。具体地讲，在使用金属催化剂结晶化的半导体层中，金属催化剂会留在沟道区中，因此增大漏电流。因此，如果不控制留在沟道区中的金属催化剂的浓度，则薄膜晶体管的漏电流会增大，导致薄膜晶体管的电学特性劣化。
发明内容
本发明的各方面提供一种薄膜晶体管、其制造方法及具有其的有机发光二极管显示装置，所述薄膜晶体管包括利用金属催化剂结晶化的半导体层，在所述半导体层中剩余有减少的量的残留金属催化剂。
在本发明的示例性实施例中，提供了一种薄膜晶体管，包括：基底；硅层，形成在基底上；扩散层，形成在硅层上；利用金属催化剂结晶化的半导体层，形成在扩散层上；栅电极，设置在半导体层的沟道区上；栅极绝缘层，设置在栅电极和半导体层之间；源电极和漏电极，电连接到半导体层的源极区和漏极区。
在本发明另一示例性实施例中，提供了一种制造薄膜晶体管的方法，包括如下步骤：在基底上形成硅层；在硅层上形成扩散层；在扩散层上形成非晶硅层；在非晶硅层上形成金属催化剂层；将基底退火以将非晶硅层转变为多晶硅层；去除金属催化剂层；将非晶硅层图案化以形成半导体层；在基底上形成栅极绝缘层；形成面对半导体层的栅电极；在基底上形成层间绝缘层；形成连接到半导体层的源电极和漏电极。
在本发明另一示例性实施例中，提供了一种有机发光二极管显示装置，包括：基底；硅层，形成在基底上；扩散层，形成在硅层上；利用金属催化剂结晶化的半导体层，形成在扩散层上；栅电极，设置在半导体层的沟道区上；栅极绝缘层，设置在栅电极和半导体层之间；源电极和漏电极，电连接到半导体层；钝化层，设置在基底上；第一电极、有机层和第二电极，设置在钝化层上并电连接到源电极和漏电极之一，有机层设置在第一电极和第二电极之间。
本发明的另外的方面和/或优点将部分地在随后的描述中阐述，部分，将从描述中是显而易见的，或可从本发明的实践中获知。
附图说明
通过下面结合附图对示例性实施例的描述，本发明的这些和/或其他方面和优点将会变得清楚和更容易理解，附图中：
图1A至图1F为根据本发明示例性实施例的薄膜晶体管的剖视图；
图2为根据本发明示例性实施例的有机发光二极管显示装置的剖视图；
图3A为示出当在非晶硅层下方设置有缓冲层时金属催化剂的浓度的曲线图；
图3B是示出当在非晶硅层下方设置有扩散层和硅层时金属催化剂的浓度的曲线图。
具体实施方式
现在将对本发明的示例性实施例做具体描述，本发明的示例性实施例的示例示出在附图中，其中，相同的标号始终表示相同的元件。下面通过参照附图，描述示例性实施例以解释本发明的各方面。
这里，当第一元件被称为形成或设置在第二元件“上”时，第一元件可以直接设置在第二元件上，或者可以在第一元件和第二元件之间设置一个或更多的其它元件。当第一元件被称为“直接”形成或设置在第二元件“上”时，在第一元件和第二元件之间不存在其它元件。
图1A至图1F为根据本发明示例性实施例的薄膜晶体管的剖视图。参照图1A，缓冲层105形成在玻璃或塑料基底100上。缓冲层105为绝缘层，例如氧化硅层或氮化硅层或它们的多层。可使用化学气相沉积方法或物理气相沉积方法形成缓冲层105。缓冲层105防止水分和/或杂质从基底100扩散，和/或调整热传输率以帮助非晶硅层的结晶化。
参照图1B，硅层110形成在缓冲层105上。硅层可直接设置在基底上。利用化学气相沉积方法或物理气相沉积方法用非晶硅形成硅层110。
扩散层115形成在硅层110上。扩散层115可由氮化硅层形成，在氮化硅中，可通过退火工艺使金属催化剂扩散。扩散层115可由堆叠的氮化硅和氧化硅层形成。
非晶硅层120a形成在扩散层115上。可通过化学气相沉积方法或物理气相沉积方法形成非晶硅层120a。此外，可在形成非晶硅层120a的过程中或形成非晶硅层120a之后执行脱氢处理以减少非晶硅层120a中的氢的浓度。
利用金属催化剂结晶化方法将非晶硅层120a结晶化为多晶硅层(未示出)。所述方法可为例如金属诱导结晶化(MIC)方法、金属诱导横向结晶化(MILC)方法或超级晶粒硅(SGS)结晶化方法。
以下，将详细描述SGS结晶化方法。SGS结晶化方法可减小扩散到非晶硅层中的金属催化剂的浓度，从而调整产生的晶粒尺寸为从几μm至几百μm。为减小非晶硅层中金属催化剂的浓度，可在扩散层上形成金属催化剂层，然后进行退火处理以使金属催化剂层扩散。也可以在不包括扩散层的情况下，通过以低的浓度直接在非晶硅层上形成金属催化剂层来减小金属催化剂的浓度。
参照图1C，覆盖层125形成在非晶硅层120a上。覆盖层125可为氮化硅层或者可包括堆叠的氮化硅层和氧化硅层，在覆盖层125中，可通过退火来使金属催化剂扩散。可通过化学气相沉积方法或物理气相沉积方法来形成覆盖层125。覆盖层125可具有从大约1至
Figure GSA00000032186600041
的厚度。当覆盖层125的厚度小于大约时，会难以减小扩散到覆盖层125中的金属催化剂的量。当覆盖层125的厚度大于大约
Figure GSA00000032186600043
时，因为扩散到非晶硅层120a中的金属催化剂的量少，所以会难以将非晶硅层120a结晶化成多晶硅层。
金属催化剂层130沉积在覆盖层125上。金属催化剂层130可由从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Ti和Cd组成的组中选择的金属催化剂形成。通常，金属催化剂层130形成为具有从大约1011至1015原子/cm2的面密度。当金属催化剂层130的面密度小于大约1011原子/cm2时，因为结晶化种子的量少，所以会难以通过SGS结晶化来使非晶硅层120a结晶化。当金属催化剂层130的面密度大于大约1015原子/cm2时，扩散到非晶硅层120a中的金属催化剂的量增加，减少了从非晶硅层120a形成的多晶硅层的晶粒尺寸。此外，结晶化后剩余的金属催化剂的量增加，这会使通过图案化多晶硅层而形成的半导体层的特性劣化。
将形成有缓冲层105、硅层110、扩散层115、非晶硅层120a、覆盖层125和金属催化剂层130的基底100退火以使金属催化剂层130的一些金属催化剂扩散到非晶硅层120a的表面中。即，覆盖层125起到阻止金属催化剂扩散到非晶硅层120a的表面中的作用。
因此，扩散到非晶硅层120a中的金属催化剂的量由扩散层115的扩散特性和覆盖层125的扩散特性决定，覆盖层125的扩散特性与覆盖层125的厚度厚度密切相关。即，覆盖层125的厚度的增加减少了扩散并增加所得多晶硅层的晶粒尺寸，覆盖层125的厚度的减小增加了扩散并减小多晶硅层的晶粒尺寸。
参照图1D，随着退火的继续，由于扩散层115和硅层110形成在非晶硅层120a下面，到达非晶硅层120a的金属催化剂扩散到扩散层115和硅层110中。因此，减少了非晶硅层120a中的金属催化剂的量，从而提供吸除效果(getter)。
图3A是示出当只有缓冲层设置在非晶硅层下面时金属催化剂浓度的曲线图，图3B是示出当扩散层和硅层设置在非晶硅层下面时金属催化剂的浓度的曲线图。参照图3A和图3B，当缓冲层设置在由图3A中的金属催化剂结晶化的多晶硅层下面时，金属催化剂以低的浓度扩散到缓冲层中。然而，参照图3B，应该理解的是，当扩散层和硅层形成在由金属催化剂结晶化的多晶硅层下面时，在多晶硅层中的催化剂的浓度低于图3A中的多晶硅层中金属催化剂的浓度。扩散层和硅层中金属催化剂的浓度高于缓冲层中金属催化剂的浓度。因此，应该理解的是，当扩散层和硅层形成在多晶硅层下面时，金属催化剂的扩散和吸除效果更好。
参照图1D，到达硅层110的金属催化剂用于以与将非晶硅层120a结晶化为多晶硅层的方式相同的方式使硅层110结晶化。硅层110的晶粒为由从非晶硅层120a扩散的金属催化剂结晶化的二次晶粒。硅层110的晶粒比非晶硅层120a中的晶粒大，硅层110的晶粒具有模糊(indistinct)的晶界，因此，不同于非晶硅层120a的晶粒。
在从大约200至900℃的温度执行退火，具体地讲，从大约350至500℃执行退火几秒至几小时以使金属催化剂扩散。当在上述范围内执行退火时，可防止基底100的变形，降低制造成本并提高良率。退火可为炉工艺、快速热退火(RTA)工艺、紫外(UV)工艺和激光工艺中的一种。
参照图1E，去除金属催化剂层。图案化以上述方式形成的多晶硅层以形成半导体层120。在半导体层120和扩散层115上形成栅极绝缘层140。栅极绝缘层140也可直接形成在半导体层120和扩散层115的一部分上。栅电极150形成在栅极绝缘层140上，邻近半导体层120。栅极绝缘层140可包括氧化硅层、氮化硅层或它们的堆叠层。
然后，在栅极绝缘层140上形成金属层(未示出)。金属层可为铝(Al)或诸如铝-钕(Al-Nd)的铝合金的单层或多层，在所述多层中，铝合金沉积在铬(Cr)或钼(Mo)合金上。通过光刻工艺蚀刻金属层以形成栅电极150，栅电极150面对半导体层120的一部分。
参照图1F，层间绝缘层160形成在栅极绝缘层140和栅电极150上。层间绝缘层160也可直接设置在栅极绝缘层140的一部分上。层间绝缘层160可为氮化硅层、氧化硅层或它们的堆叠层。
蚀刻层间绝缘层160和栅极绝缘层140以形成用于暴露半导体层120的一部分的接触孔。源电极170a和漏电极170b形成在层间绝缘层160，并通过接触孔连接到源极区和漏极区，完成薄膜晶体管。源电极170a和漏电极170b可由从钼(Mo)、铬(Cr)、钨(W)、钼钨(MoW)、铝(Al)、铝钕(Al-Nd)、钛(Ti)、氮化钛(TiN)、铜(Cu)、钼(Mo)合金、铝(Al)合金和铜(Cu)合金中选择的一种形成。
图2是根据本发明另一示例性实施例的有机发光二极管显示装置的剖视图。发光二极管显示装置包括图1F中的薄膜晶体管，因此，省略了相似元件的描述。参照图2，在源电极170a、漏电极170b和层间绝缘层160上形成钝化层175。
钝化层175可为诸如氧化硅层、氮化硅层或玻璃上硅(SOG)层的无机层。可选择地，钝化层175可为诸如聚酰亚胺(polyimide)层、苯环丁烯系树脂(benzocyclobutene series resin)层或丙烯酸酯(acrylate)层的有机层。钝化层175可为无机层和有机层形成的堆叠。
蚀刻钝化层175以形成暴露漏电极170b的孔。第一电极通过所述孔连接到漏电极170b。第一电极180可称为阳极或阴极。当第一电极180为阳极时，阳极可为由从氧化铟锡(ITO)、氧化铟锌(IZO)和氧化铟锡锌(ITZO)中选择的一种形成的透明导电层。当第一电极180为阴极时，阴极可由Mg、Ca、Al、Ag、Ba或它们的合金形成。可选择地，钝化层175中的孔可暴露源电极170a，第一电极180可经所述孔连接到源电极170a。
具有暴露第一电极180的开口的像素限定层185形成在第一电极180和钝化层175上。有机层190形成在暴露的第一电极180上。有机层190包括发射层，且可包括从空穴注入层、空穴传输层、空穴阻挡层、电子阻挡层、电子注入层和电子传输层中选择的至少一层。第二电极195形成在有机层190上。结果，完成了有机发光二极管显示装置。
尽管已经参照具有顶栅结构的薄膜晶体管和有机发光二极管显示装置描述了本发明，但本发明可应用于具有底栅结构的薄膜晶体管及具有其的有机发光二极管显示装置，所述薄膜晶体管包括：基底；栅电极，设置在基底上；栅极绝缘层，设置在基底上；硅层，设置在基底上；扩散层，设置在硅层上；半导体层，设置在扩散层上；源电极和漏电极，用于开放半导体层的一部分，源电极和漏电极连接到半导体层。
本发明的各方面提供了一种具有半导体层的薄膜晶体管、其制造方法及具有其的有机发光二极管显示装置，利用金属催化剂将所述半导体层结晶化。所述半导体层与传统的半导体层相比具有较大的晶粒尺寸和较少量的残留金属。因此，薄膜晶体管具有改善的阈值电压和截止电流(off current)特性。
虽然已经参照本发明的特定示例性实施例描述了本发明的各方面，但本领域技术人员应该理解的是，在不脱离由权利要求及其等同物限定的本发明的精神和范围的情况下，可以对本发明的示例性实施例作出各种修改和改变。

Claims (16)

1.一种薄膜晶体管，包括：
基底；
缓冲层，形成在基底上，其中，缓冲层是绝缘层；
硅层，设置在缓冲层上；
扩散层，设置在硅层上；
利用金属催化剂结晶化的半导体层，设置在扩散层上；
栅电极，设置在基底上，面对半导体层的沟道区；
栅极绝缘层，设置在栅电极和半导体层之间；
源电极和漏电极，分别电连接到半导体层的源极区和漏极区，
其中，扩散层由氮化硅层形成，或由堆叠的氮化硅和氧化硅层形成，
其中，通过在扩散层上形成非晶硅层，在非晶硅层上形成金属催化剂层，将基底退火以将非晶硅层转变为多晶硅层，去除金属催化剂层，并且将多晶硅层图案化以形成半导体层，使硅层和半导体层形成为具有不同的晶粒尺寸。
2.根据权利要求1的薄膜晶体管，其中，硅层和半导体层由多晶硅形成。
3.根据权利要求1的薄膜晶体管，其中，硅层、半导体层和扩散层包含金属催化剂。
4.根据权利要求3的薄膜晶体管，其中，金属催化剂由从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Ti和Cd组成的组中选择的一种形成。
5.根据权利要求1的薄膜晶体管，所述薄膜晶体管还包括直接设置在栅电极上的层间绝缘层，其中：
硅层直接设置在缓冲层上；
扩散层直接设置在硅层上；
半导体层直接设置在扩散层上；
栅极绝缘层直接设置在半导体层上；
栅电极直接设置在栅极绝缘层上；
层间绝缘层直接设置在栅极绝缘层的一部分上；
源电极和漏电极通过层间绝缘层与栅电极绝缘。
6.根据权利要求1的薄膜晶体管，其中：
栅电极设置在半导体层上；
栅极绝缘层直接设置在半导体层和扩散层的一部分上；
硅层直接设置在缓冲层上；
扩散层直接设置在硅层上；
半导体层直接设置在扩散层上；
源电极和漏电极经形成在栅极绝缘层中的开口连接到半导体层。
7.一种制造薄膜晶体管的方法，所述方法包括如下步骤：
在基底上形成缓冲层，其中，缓冲层是绝缘层；
在缓冲层上形成硅层；
在硅层上形成扩散层；
在扩散层上形成非晶硅层；
在非晶硅层上形成金属催化剂层；
将基底退火以将非晶硅层转变为多晶硅层；
去除金属催化剂层；
将多晶硅层图案化以形成半导体层；
在基底上形成栅极绝缘层；
在基底上形成面对半导体层的栅电极；
在基底上形成层间绝缘层；
形成连接到半导体层的源电极和漏电极，
其中，扩散层由氮化硅层形成，或由堆叠的氮化硅和氧化硅层形成，
其中，硅层和半导体层形成为具有不同的晶粒尺寸。
8.根据权利要求7的方法，其中，在非晶硅层和金属催化剂层之间形成覆盖层之后执行退火步骤。
9.根据权利要求7的方法，其中，在从350℃至500℃的温度执行退火步骤。
10.根据权利要求7的方法，其中，金属催化剂层由从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Ti和Cd组成的组中选择的一种形成。
11.一种有机发光二极管显示装置，包括：
基底；
缓冲层，形成在基底上，其中，缓冲层是绝缘层；
硅层，设置在缓冲层上；
扩散层，设置在硅层上；
利用金属催化剂结晶化的半导体层，设置在扩散层上；
栅电极，设置在半导体层的沟道区上；
栅极绝缘层，设置在栅电极和半导体层之间；
源电极和漏电极，电连接到半导体层；
钝化层，设置在基底上；
第一电极、有机层和第二电极，设置在钝化层上并电连接到源电极和漏电极之一上，有机层设置在第一电极和第二电极之间，
其中，扩散层由氮化硅层形成，或由堆叠的氮化硅和氧化硅层形成，
其中，通过在扩散层上形成非晶硅层，在非晶硅层上形成金属催化剂层，将基底退火以将非晶硅层转变为多晶硅层，去除金属催化剂层，并且将多晶硅层图案化以形成半导体层，使硅层和半导体层形成为具有不同的晶粒尺寸。
12.根据权利要求11的有机发光二极管显示装置，其中，硅层和半导体层由多晶硅形成。
13.根据权利要求11的有机发光二极管显示装置，其中，硅层、半导体层和扩散层包含金属催化剂。
14.根据权利要求13的有机发光二极管显示装置，其中，金属催化剂由从由Ni、Pd、Ag、Au、Al、Sn、Sb、Cu、Ti和Cd组成的组中选择的一种形成。
15.根据权利要求11的有机发光二极管显示装置，其中：
硅层直接设置在缓冲层上；
扩散层直接设置在硅层上；
半导体层直接设置在扩散层上；
栅极绝缘层直接设置在半导体层和扩散层的一部分上；
栅电极直接设置在栅极绝缘层上；
层间绝缘层直接设置在栅电极和栅极绝缘层的一部分上；
源电极和漏电极通过层间绝缘层与栅电极绝缘。
16.根据权利要求11的有机发光二极管显示装置，其中：
栅电极直接设置在半导体层上；
栅极绝缘层直接设置在半导体层和扩散层的一部分上；
硅层直接设置在缓冲层上；
扩散层直接设置在硅层上；
半导体层直接设置在扩散层上；
源电极和漏电极经形成在栅极绝缘层中的开口连接到半导体层。
CN201010122246.8A 2009-03-03 2010-03-02 薄膜晶体管、制造方法及有机发光二极管显示装置 Active CN101826555B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0018199 2009-03-03
KR1020090018199A KR101049799B1 (ko) 2009-03-03 2009-03-03 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Publications (2)

Publication Number Publication Date
CN101826555A CN101826555A (zh) 2010-09-08
CN101826555B true CN101826555B (zh) 2013-03-06

Family

ID=42174000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201010122246.8A Active CN101826555B (zh) 2009-03-03 2010-03-02 薄膜晶体管、制造方法及有机发光二极管显示装置

Country Status (5)

Country Link
US (1) US20100224882A1 (zh)
EP (1) EP2226848A1 (zh)
JP (1) JP5527874B2 (zh)
KR (1) KR101049799B1 (zh)
CN (1) CN101826555B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101809661B1 (ko) * 2011-06-03 2017-12-18 삼성디스플레이 주식회사 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치
KR101903445B1 (ko) * 2012-01-10 2018-10-05 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
TWI529939B (zh) * 2012-02-08 2016-04-11 Sony Corp High frequency semiconductor device and its manufacturing method
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
CN104716024A (zh) * 2015-03-04 2015-06-17 山东大学 一种提升薄膜半导体晶体管电学性能的方法
US10062636B2 (en) 2016-06-27 2018-08-28 Newport Fab, Llc Integration of thermally conductive but electrically isolating layers with semiconductor devices
US9966301B2 (en) 2016-06-27 2018-05-08 New Fab, LLC Reduced substrate effects in monolithically integrated RF circuits
CN109690661B (zh) * 2016-09-02 2021-01-01 夏普株式会社 有源矩阵基板和具备有源矩阵基板的显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573589B2 (en) * 1993-06-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1993019022A1 (fr) * 1992-03-25 1993-09-30 Kanegafuchi Chemical Industry Co., Ltd. Couche mince de polysilicium et sa fabrication
JPH0669515A (ja) * 1992-08-19 1994-03-11 Fujitsu Ltd 半導体記憶装置
JP3107941B2 (ja) * 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US7081938B1 (en) * 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
TW317643B (zh) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000031488A (ja) * 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6878968B1 (en) * 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3706527B2 (ja) * 1999-06-30 2005-10-12 Ｈｏｙａ株式会社 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法
JP3715848B2 (ja) * 1999-09-22 2005-11-16 シャープ株式会社 半導体装置の製造方法
US6294442B1 (en) * 1999-12-10 2001-09-25 National Semiconductor Corporation Method for the formation of a polysilicon layer with a controlled, small silicon grain size during semiconductor device fabrication
GB2358081B (en) * 2000-01-07 2004-02-18 Seiko Epson Corp A thin-film transistor and a method for maufacturing thereof
KR100387122B1 (ko) * 2000-09-15 2003-06-12 피티플러스(주) 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법
JP2003100629A (ja) * 2001-09-19 2003-04-04 Sharp Corp 半導体装置及びその製造方法
JP4135347B2 (ja) * 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法
US6933527B2 (en) * 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
TW536716B (en) * 2002-07-04 2003-06-11 Ind Tech Res Inst Capacitor structure of low temperature polysilicon
JP4092261B2 (ja) * 2002-08-02 2008-05-28 三星エスディアイ株式会社 基板の製造方法及び有機エレクトロルミネッセンス素子の製造方法
JP4115252B2 (ja) * 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
KR100470274B1 (ko) * 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
TWI305681B (en) * 2002-11-22 2009-01-21 Toppoly Optoelectronics Corp Method for fabricating thin film transistor array and driving circuits
JP4059095B2 (ja) * 2003-02-07 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、電気光学装置、電子機器
US7238963B2 (en) * 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US8114719B2 (en) * 2004-06-03 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method of the same
KR100600874B1 (ko) * 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100656495B1 (ko) * 2004-08-13 2006-12-11 삼성에스디아이 주식회사 박막트랜지스터 및 그 제조 방법
KR100611764B1 (ko) * 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) * 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR20060026776A (ko) * 2004-09-21 2006-03-24 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
CN101156233B (zh) * 2005-03-31 2010-12-08 东京毅力科创株式会社 氧化硅膜的制造方法和等离子体处理装置
US7341907B2 (en) * 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
CN101331598A (zh) * 2005-12-19 2008-12-24 Nxp股份有限公司 绝缘体上硅中的源极和漏极的形成
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100864883B1 (ko) * 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100839735B1 (ko) * 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR20080086967A (ko) * 2008-08-28 2008-09-29 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 유기전계발광표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573589B2 (en) * 1993-06-24 2003-06-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same

Also Published As

Publication number Publication date
CN101826555A (zh) 2010-09-08
KR101049799B1 (ko) 2011-07-15
JP2010206155A (ja) 2010-09-16
EP2226848A1 (en) 2010-09-08
US20100224882A1 (en) 2010-09-09
JP5527874B2 (ja) 2014-06-25
KR20100099616A (ko) 2010-09-13

Similar Documents

Publication Publication Date Title
CN101826548B (zh) 有机发光二极管显示装置及其制造方法
CN101826555B (zh) 薄膜晶体管、制造方法及有机发光二极管显示装置
CN101373792B (zh) 薄膜晶体管、有机发光二极管显示装置及其制造方法
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP5126849B2 (ja) 薄膜トランジスタ、その製造方法、並びに、それを含む有機電界発光表示装置
JP2008300831A (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
JP2009004770A (ja) 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置
KR20080061734A (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR20080114281A (ko) 박막트랜지스터, 그의 제조 방법, 이를 포함하는유기전계발광표시장치, 및 그의 제조 방법
US8623720B2 (en) Method of fabricating a thin film transistor from amorphous silicon and organic light emitting diode display device having the thin film transistor
US8294158B2 (en) Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor
US20110108847A1 (en) Thin film transistor, method of fabricating the same, organic light emitting diode display device having the same, and method of fabricating the same
KR101049806B1 (ko) 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG MOBILE DISPLAY CO., LTD.

Effective date: 20121122

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20121122

Address after: South Korea Gyeonggi Do Yongin

Applicant after: Samsung Display Co., Ltd.

Address before: South Korea Gyeonggi Do Yongin

Applicant before: Samsung Mobile Display Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant