JP5497324B2 - 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 - Google Patents
多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 Download PDFInfo
- Publication number
- JP5497324B2 JP5497324B2 JP2009096106A JP2009096106A JP5497324B2 JP 5497324 B2 JP5497324 B2 JP 5497324B2 JP 2009096106 A JP2009096106 A JP 2009096106A JP 2009096106 A JP2009096106 A JP 2009096106A JP 5497324 B2 JP5497324 B2 JP 5497324B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- metal catalyst
- film transistor
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 239000010409 thin film Substances 0.000 title claims description 27
- 229910052751 metal Inorganic materials 0.000 claims description 156
- 239000002184 metal Substances 0.000 claims description 156
- 239000003054 catalyst Substances 0.000 claims description 138
- 238000002425 crystallisation Methods 0.000 claims description 104
- 230000008025 crystallization Effects 0.000 claims description 94
- 239000004065 semiconductor Substances 0.000 claims description 90
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 49
- 239000010408 film Substances 0.000 claims description 37
- 239000000758 substrate Substances 0.000 claims description 30
- 239000013078 crystal Substances 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 13
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- 229910052763 palladium Inorganic materials 0.000 claims description 3
- 229910052709 silver Inorganic materials 0.000 claims description 3
- 229910052787 antimony Inorganic materials 0.000 claims description 2
- 229910052718 tin Inorganic materials 0.000 claims description 2
- 229910052793 cadmium Inorganic materials 0.000 claims 1
- 239000010410 layer Substances 0.000 description 185
- 238000000034 method Methods 0.000 description 46
- 230000008569 process Effects 0.000 description 16
- OFIYHXOOOISSDN-UHFFFAOYSA-N tellanylidenegallium Chemical compound [Te]=[Ga] OFIYHXOOOISSDN-UHFFFAOYSA-N 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 8
- 229910000838 Al alloy Inorganic materials 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 6
- 239000011651 chromium Substances 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 229910000881 Cu alloy Inorganic materials 0.000 description 4
- 229910001182 Mo alloy Inorganic materials 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 3
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 229910052804 chromium Inorganic materials 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 229910052750 molybdenum Inorganic materials 0.000 description 3
- 239000011733 molybdenum Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- 239000007790 solid phase Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000007715 excimer laser crystallization Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- MGRWKWACZDFZJT-UHFFFAOYSA-N molybdenum tungsten Chemical compound [Mo].[W] MGRWKWACZDFZJT-UHFFFAOYSA-N 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005401 electroluminescence Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000010517 secondary reaction Methods 0.000 description 1
- 239000010944 silver (metal) Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02488—Insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02587—Structure
- H01L21/0259—Microstructure
- H01L21/02595—Microstructure polycrystalline
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
- Electroluminescent Light Sources (AREA)
Description
本発明は、多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法、及びそれを含む有機電界発光表示装置に関し、より詳しくは、金属触媒を用いて結晶化された半導体層の金属触媒の濃度を調節して電気的に特性の優れる薄膜トランジスタ、その製造方法、及びそれを含む有機電界発光表示装置に関する。
一般に、多結晶シリコン層は、高い電界効果移動度と高速動作回路に適用可能であって、ＣＭＯＳ回路構成が可能であるとの長所を有するため、薄膜トランジスタ用半導体層の用途として多く用いられる。このような多結晶シリコン層を用いる薄膜トランジスタは、主に、アクティブマトリクス液晶表示装置（ＡＭＬＣＤ）の能動素子と有機電界発光素子（ＯＬＥＤ）のスイッチング素子及び駆動素子として使用される。
前記非晶質シリコンを多結晶シリコンに結晶化する方法には、固相結晶化法、エキシマレーザ結晶化法、金属誘導結晶化法及び金属誘導側面結晶化法などがあるが、固相結晶化法は、非晶質シリコン層を、薄膜トランジスタを用いるディスプレイ素子基板を形成する物質であるガラスの変形温度の約７００℃以下の温度で数時間ないし数十時間にかけてアニーリングする方法であり、エキシマレーザ結晶化法はエキシマレーザを非晶質シリコン層に走査して超短時間に局所的な高温で加熱して結晶化する方法であり、金属誘導結晶化法はニッケル、パラジウム、金、アルミニウムなどの金属を非晶質シリコン層に接触させたり注入したりして、前記金属により非晶質シリコン層に多結晶シリコン層への相変化が誘導される現象を用いる方法であり、金属誘導側面結晶化法は金属とシリコンとが反応して生成するシリサイドが側面に継続伝播しながら順に非晶質シリコン層の結晶化を誘導する方法を用いる結晶化方法である。
しかし、前記の固相結晶化法は、工程時間が長く、高温で長期間熱処理するため、基板の変形が生じやすい短所を有する。そして、エキシマレーザ結晶化法は、高価のレーザ装置が必要なだけでなく、多結晶化の表面に突起が発生して半導体層とゲート絶縁膜との界面特性が悪くなるとの短所がある。
現在、金属を用いて非晶質シリコン層を結晶化する方法は、固相結晶化よりも低い温度で短時間に結晶化するという長所を有するため多く研究されている。金属を利用する結晶化方法は、金属誘導結晶化(ＭＩＣ、Metal Induced Crystallization)方法、金属誘導側面結晶化(ＭＩＬＣ、Metal Induced Lateral Crystallization)方法及びＳＧＳ結晶化(Super Grain Silicon Crystallization)方法などがある。
薄膜トランジスタの特性を決定する重要な要素のうちの一つが漏洩電流であるが、特に前記の金属触媒を用いて結晶化された半導体層には、前記金属触媒がチャンネル領域に残留して漏洩電流が増加することがある。ここで、チャンネル領域での残留金属触媒の濃度を制御しないと、薄膜トランジスタの漏洩電流が増加して電気的特性が低下するという問題がある。
本発明は上記従来技術の問題に鑑みてなされたものであって、本発明の目的とするところは、金属触媒を利用して結晶化された半導体層を用いる薄膜トランジスタにおいて、前記半導体層に残留する残留金属触媒を最小化し、特性の向上された薄膜トランジスタとその製造方法及びその薄膜トランジスタを含む有機電界発光表示装置とその製造方法を提供することにある。
本発明は、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置に関し、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第１の半導体層及び第２の半導体層と、前記第１の半導体層及び第２の半導体層と絶縁されているゲート電極と、前記第１の半導体層及び第２の半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第２の半導体層に一部が接続するソース／ドレイン電極とを含み、前記第１の半導体層の上部に前記第２の半導体層が位置することを特徴とする薄膜トランジスタ及びその製造方法を提供する。
また、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する第１の半導体層及び第２の半導体層と、前記第１の半導体層及び第２の半導体層と絶縁されているゲート電極と、前記第１の半導体層及び第２の半導体層と前記ゲート電極とを絶縁するゲート絶縁膜と、前記ゲート電極と絶縁され、前記第２の半導体層に一部が接続するソース／ドレイン電極と、前記ソース／ドレイン電極上に位置する絶縁膜と、前記絶縁膜上に位置し、前記ソース／ドレイン電極に電気的に接続する第１の電極、有機膜層及び第２の電極と、を含むことを特徴とする有機電界発光表示装置を提供する。
本発明は、金属触媒を用いて結晶化した半導体層を有する薄膜トランジスタ及びその製造方法とそれを含む有機電界発光表示装置を提供することであって、従来の金属触媒を用いて結晶化した半導体層よりも結晶粒が大きく、残留金属が少なく優れた半導体層を形成する方法を提供することであって、スレッショルド電圧、Ｉｏｆｆ特性の向上した薄膜トランジスタ及びその製造方法とそれを含む有機電界発光表示装置を提供することによって、特性の向上した素子を生産することができる 。
以下、添付された図面を参照して、本発明の好ましい実施例を説明したが、本発明は上記の実施例に限定されることはない。本発明の趣旨を逸脱しない範囲で、構成の付加、省略、置換、およびその他の変更が可能である。本発明は上述の説明によって限定されず、特許請求の範囲に記載された事項によってのみ限定される。
図１Ａから図１Ｇは、本発明の第１の実施例に係る結晶化工程の断面図を示す。
図１Ａに示すように、ガラスまたはプラスチックの基板１００上にバッファ層１１０を形成する。前記バッファ層１１０は、化学的気相蒸着法または物理的気相蒸着法を用いてシリコン酸化膜あるいはシリコン窒化膜のような絶縁膜を用いて単層またはそれらの積層の構造に形成する。このとき、前記バッファ層１１０は、前記基板１００から発生する水分または不純物の拡散防止や、結晶化時に熱の伝達速度を調節して非晶質シリコン層の結晶化がよく行われるようにする役割をする。
続いて、前記バッファ層１１０上に第１の非晶質シリコン層１２０を形成する。この場合、前記非晶質シリコン層１２０は、化学的気相蒸着法または物理的気相蒸着法を用いることができる。また、前記第１の非晶質シリコン層１２０を形成する際、または、形成した後に脱水素処理して水素濃度を減少させる工程を行うことができる。
次に、前記第１の非晶質シリコン層１２０を多結晶シリコン層に結晶化させる。本発明では、ＭＩＣ法、ＭＩＬＣ法またはＳＧＳ法などのような金属触媒を利用した結晶化方法を用いて前記第１の非晶質シリコン層を多結晶シリコン層に結晶化する。このとき、結晶化した多結晶シリコン層領域を第１の金属触媒結晶化領域として定義する。
一方、本願発明では、前記結晶化法のうち好適な実施例としてＳＧＳ結晶化法について、以下のように説明する。
前記ＳＧＳ法は、非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節して結晶粒の大きさを数μｍないし数百μｍに調節する結晶化方法である。前記非晶質シリコン層に拡散する金属触媒の濃度を低濃度に調節するための一実施例として、前記非晶質シリコン層上にキャッピング層を形成し、前記キャッピング層上に金属触媒層を形成した後、熱処理して金属触媒を拡散させることができ、工程によってはキャッピング層の形成なしに、金属触媒層を低濃度に形成することによって、拡散する金属触媒の濃度を低濃度に調節することもできる。図１Ｂは、前記第１の非晶質シリコン層上に、キャッピング層と金属触媒層とを形成する工程の断面図である。
図１Ｂに示すように、前記第１の非晶質シリコン１２０上にキャッピング層１３０を形成する。このとき、前記キャッピング層１３０は、後の工程で形成される金属触媒が熱処理工程を介して拡散するシリコン窒化膜で形成することが好ましく、シリコン窒化膜とシリコン酸化膜との複層を用いることができる。前記キャッピング層１３０は、化学的気相蒸着法または物理的気相蒸着法などのような方法で形成される。このとき、前記キャッピング層１３０の厚さは１〜２０００Åで形成される。前記キャッピング層１３０の厚さが１Å未満の場合は前記キャッピング層１３０が拡散する金属触媒の量を調節することができなく、２０００Åを超えた場合は前記非晶質シリコン層１２０に拡散する金属触媒の量が少なくて多結晶シリコン層に結晶化することが困難である。
続いて、前記キャッピング層１３０上に金属触媒を蒸着して金属触媒層１４０を形成する。このとき、前記金属触媒は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群から選択されるいずれか１つを用いることができるが、好ましくは、ニッケル(Ｎｉ)が用いられる。このとき、前記金属触媒層１４０は、前記キャッピング層１３０上に１０１１〜１０１５ａｔｏｍｓ／ｃｍ２の面密度で形成されるが、前記金属触媒が１０１１ａｔｏｍｓ／ｃｍ２の面密度よりも小さく形成された場合には結晶化の核となるシードの量が少なく前記第１の非晶質シリコン層がＳＧＳ法による多結晶シリコン層に結晶化することができない。そして、前記金属触媒が１０１５ａｔｏｍｓ／ｃｍ２の面密度よりも多く形成された場合には第１の非晶質シリコン層に拡散する金属触媒の量が多くて多結晶シリコン層の結晶粒は小さく、また、残留する金属触媒の量が多くなるため、前記多結晶シリコン層をパターニングして形成された半導体層の特性が低下する。
図１Ｃは、前記基板を熱処理し、金属触媒を、キャッピング層を介して拡散させて第１の非晶質シリコン層の界面に移動させる工程の断面図である。
図１Ｃに示すように、前記バッファ層１１０、第１の非晶質シリコン層１２０、キャッピング層１３０及び金属触媒層１４０が形成された前記基板１００を熱処理１５０して前記金属触媒層１４０の金属触媒のうち一部を前記第１の非晶質シリコン層１２０の表面に移動させる。すなわち、前記熱処理１５０によって前記キャッピング層１３０を通過して拡散する金属触媒１４０ａ、１４０ｂのうち、微量の金属触媒１４０ｂだけが前記第１の非晶質シリコン層１２０の表面に拡散されて、大部分の金属触媒１４０ａは前記非晶質シリコン層１２０に到達することができないか、または前記キャッピング層１３０を通過することができない。
したがって、前記第１の非晶質シリコン層１２０の表面に到達する金属触媒の量は前記キャッピング層１３０の拡散阻止能力によって決定されるが、前記キャッピング層１３０の拡散阻止能力は前記キャッピング層１３０の厚さに密接な関係がある。すなわち、前記キャッピング層１３０の厚さが厚いほど拡散する量は小さくなるため結晶粒の大きさは大きくなり、そして、厚さが薄いほど拡散する量は多くなるため結晶粒の大きさは小さくなる。
このとき、前記熱処理１５０工程は、２００〜９００℃、より好ましくは３５０〜５００℃の温度範囲で数秒ないし数時間行われて前記金属触媒を拡散させることになるが、上記の温度及び時間で行った場合、過熱処理工程による基板の変形などを防止することができるため、製造コストや歩留まりの面で好ましい。前記熱処理１５０工程は、炉工程、ＲＴＡ(Rapid Thermal Annealing)工程、ＵＶ工程またはレーザ工程のうちいずれか１つの工程を用いることができる。
図１Ｄは、拡散された金属触媒により第１の非晶質シリコン層が多結晶シリコン層に結晶化する工程の断面図である。
図１Ｄに示すように、前記キャッピング層１３０を通過して前記第１の非晶質シリコン層１２０の表面に拡散された金属触媒１４０ｂにより前記第１の非晶質シリコン層１２０が第１の金属触媒結晶化領域１６０Ａに結晶化される。すなわち、前記拡散した金属触媒１４０ｂが非晶質シリコン層のシリコンと結合して金属シリサイドを形成し、前記金属シリサイドが結晶化の核となるシードを形成するため非晶質シリコン層が多結晶シリコン層に結晶化されて第１の金属触媒結晶化領域を形成し、第１の金属触媒結晶化領域を第１のＳＧＳ結晶化領域として定義する。
一方、図１Ｄでは、前記キャッピング層１３０と金属触媒層１４０とを除去せず前記熱処理１５０工程を行ったが、金属触媒を前記第１の非晶質シリコン層１２０上に拡散して結晶化の核となる金属シリサイドを形成した後、前記キャッピング層１３０と金属触媒層１４０とを除去して熱処理することによって多結晶シリコン層を形成してもよい。
図１Ｅないし図１Ｇに示すように、上記のように結晶化を行いながら、前記キャッピング層１３０及び金属触媒層１４０を除去して後に、前記第１の金属触媒結晶化領域１６０Ａ上に第２の非晶質シリコン層１６５を形成することができる。
その後、前記第１の非晶質シリコン層１２０を熱処理した場合と同様に、熱処理を実施する。上記のように熱処理を行うと、第１の金属触媒結晶化領域１６０Ａに残っている残留金属触媒１６０ａが上部の第２の非晶質シリコン層１６５に拡散してシードが形成され、前記第２の非晶質シリコン層１６５が第２の金属触媒結晶化領域１７０Ａに結晶化される。前記第２の金属触媒結晶化領域１７０Ａは、前記第１の金属触媒結晶化領域１６０Ａに残っている残留金属触媒により結晶化されたものであって、残留金属触媒量は第２の金属触媒結晶化領域１７０Ａの量が第１の金属触媒結晶化領域１６０Ａの量よりも少ない。前記第２の金属触媒結晶化領域１７０Ａは第２のＳＧＳ結晶化領域として定義し、前記第２のＳＧＳ結晶化領域は前記第１のＳＧＳ結晶化領域での残留金属触媒が拡散して結晶化された領域である。
また、前記第２のＳＧＳ結晶化領域である第２の金属触媒結晶化領域１７０Ａの結晶粒は、第１のＳＧＳ結晶化領域である第１の金属触媒結晶化領域１６０Ａの結晶粒大きさの３〜４倍程度の大きさを有する特徴がある。そして、前記結晶化領域の表面をエッチングして観察した場合、第１の金属触媒結晶化領域１６０Ａの表面にはシードが存在するのに対し、第２の金属触媒結晶化領域１７０Ａには下部からシードが形成されて上部に成長するため、シードが表面から見えず、結晶粒境界も微かで不明確である。したがって、第２の金属触媒結晶化領域は、第１の金属触媒結晶化領域よりも結晶粒の境界が少なく含まれており、また、少なく含まれたために電荷移動に対するバリアーが少なく、電気的特性が優れる。
図１Ｈは前記第１の金属触媒結晶化領域１６０Ａの表面を撮影した写真であり、図１Ｉは前記第２の金属触媒結晶化領域１７０Ａの表面を撮影した写真である。
図１Ｈ及び図１Ｉに示すように、上記の図１Ｇは前記第１の金属触媒結晶化領域の表面であって、上述したように、結晶粒内のシードを目で確認することができて、結晶粒境界（グレーンバウンダリ）が明確である。しかし、第１の金属触媒結晶化領域内の残留金属触媒により結晶化された第２の金属触媒結晶化領域を調べると、結晶粒の境界が薄くグレーンバウンダリが微かで、シードが存在しない。前記第２の金属触媒結晶化領域は、下部の第１の金属触媒結晶化領域と第２の金属触媒結晶化領域との接触している部分でシードが存在していて、その部分から結晶が成長するため、シリコン層を何回かエッチングした場合、第２の金属触媒結晶化領域の下部にシードが存在していることが分かる。そして、前記第２の金属触媒結晶化領域は、第１の金属触媒結晶化領域の残留金属触媒により結晶化されたものであるので、第２の金属触媒結晶化領域の残留金属触媒量が第１の金属触媒結晶化領域の残留金属触媒量よりも少ない。
よって、上記のような相違点に基づいて第１のＳＧＳ結晶化領域である第１の金属触媒結晶化領域と第２のＳＧＳ結晶化領域である第２の金属触媒結晶化領域とを区別することができる。
図２Ａないし図２Ｃは、本発明の第１の実施例に係る多結晶シリコン層の製造方法を用いてトップゲート薄膜トランジスタを製造する工程を示す断面図である。
図２Ａに示すように、図１Ｇの前記第１の金属触媒結晶化領域１６０Ａ及び第２の金属触媒結晶化領域１７０Ａを含む基板１００の第１の金属触媒結晶化領域１６０Ａ及び第２の金属触媒結晶化領域１７０Ａをパターニングして第１の半導体層１６０及び第２の半導体層１７０を形成する。前記第１の半導体層１６０は第１のＳＧＳ結晶化領域であり、前記第２の半導体層１７０は第２のＳＧＳ結晶化領域である。
図２Ｂに示すように、前記第２の半導体層１７０を含む基板１００の全面にわたってゲート絶縁膜１８０を形成する。前記ゲート絶縁膜１８０は、シリコン酸化膜、シリコン窒化膜またはそれらの二重層とすることができる。
続いて、前記ゲート絶縁膜１８０上に、アルミニウム(Ａｌ)またはアルミニウム−ネオジム(Ａｌ−Ｎｄ)のようなアルミニウム合金の単一層や、クロム(Ｃｒ)またはモリブデン(Ｍｏ)合金の上にアルミニウム合金が積層された多重層のゲート電極用金属層（図示せず）を形成し、フォトエッチング工程で前記ゲート電極用金属層をエッチングして前記第２の半導体層１７０のチャンネル領域に対応する部分にゲート電極１８５を形成する。
図２Ｃに示すように、前記ゲート電極１８５を含む基板１００全面にわたって層間絶縁膜１９０を形成する。ここで、前記層間絶縁膜１９０はシリコン窒化膜、シリコン酸化膜またはそれらの多重層とすることができる。
続いて、前記層間絶縁膜１９０及び前記ゲート絶縁膜１８０をエッチングして前記第２の半導体層１７０のソース／ドレイン領域を露出するコンタクトホールを形成する。前記コンタクトホールを介して前記ソース／ドレイン領域に接続するソース／ドレイン電極２００ａ、２００ｂを形成する。ここで、前記ソース／ドレイン電極２００ａ、２００ｂは、モリブデン(Ｍｏ)、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ alloy)、アルミニウム合金(Ａｌ alloy)、及び銅合金(Ｃｕ alloy)のうちから選択されるいずれか１つで形成される。これで、前記半導体層１７０、前記ゲート電極１８５及び前記ソース／ドレイン電極２００ａ、２００ｂを含む薄膜トランジスタが完成される。
表１は、本発明の実施例に係る第２のＳＧＳ結晶化領域と従来の第１のＳＧＳ結晶化領域に形成される半導体層の特性とを比較した表である。
実施例は、半導体層について上述したように、金属触媒を用いて第１の金属触媒結晶化領域を形成した後、前記第１の金属触媒結晶化領域上に残留する金属触媒により２次的な結晶化を行って形成する第２の金属触媒結晶化領域を形成した後に半導体層に形成した場合であって、比較例は、一般の金属触媒により第１の金属触媒結晶化領域を形成した後に、それを半導体層に形成した場合である。
表１に示すように、第１の金属触媒結晶化領域からのシード拡散により結晶化した第２のＳＧＳ結晶化領域である第２の金属触媒結晶化領域からなる半導体層は、第１のＳＧＳ結晶化領域の第１の金属触媒結晶化領域よりもスレッショルド電圧が低く、そして電子移動度が好ましく、Ｓファクタも小さい。また、実施例に係る第２の金属触媒結晶化領域の場合は優れたオフ電流特性を有する。
図３Ａないし図３Ｃは、本発明の第１の実施例に係る多結晶シリコン層の製造方法を用いて形成したボトムゲート薄膜トランジスタを製造する工程の断面図である。以下で、特に記述した場合を除いては、上記の実施例を参照するものとする。
図３Ａに示すように、基板３００上にバッファ層３１０を形成する。前記バッファ層３１０上にゲート電極用金属層（図示せず）を形成し、フォトエッチング工程で前記ゲート電極用金属層をエッチングしてゲート電極３２０を形成する。続いて、前記ゲート電極３２０が形成された前記基板３００上にゲート絶縁膜３３０を形成する。
次に、図３Ｂに示すように、前記ゲート絶縁膜３３０上に第１の非晶質シリコン層を形成した後、上記の図１の実施例のように金属触媒を用いて前記非晶質シリコン層を結晶化して第１のＳＧＳ結晶化領域である第１の金属触媒結晶化領域３４０Ａに形成する。その後、前記第１の金属触媒結晶化領域３４０Ａ上に第２の非晶質シリコン層を形成した後、第２の非晶質シリコン層を第１の実施例で用いた方法と同一方法によって第１の金属触媒結晶化領域内の残留金属触媒拡散による第２の金属触媒結晶化領域３５０Ａを形成する。
次に、図３Ｃに示すように、前記第１の金属触媒結晶化領域３４０Ａ及び第２の金属触媒結晶化領域３５０Ａを有する基板３００の第１の金属触媒結晶化領域３４０Ａ及び第２の金属触媒結晶化領域３５０Ａをパターニングして第１の半導体層３４０及び第２の半導体層３５０を形成する。前記第１の半導体層３４０は第１のＳＧＳ結晶化領域であり、第２の半導体層３５０は第２のＳＧＳ結晶化領域である。
続いて、前記基板３００上に、ソース／ドレイン導電膜を形成してパターニングし、ソース／ドレイン電極３６０ａ、３６０ｂを形成する。ここで、前記ソース／ドレイン電極３６０ａ、３６０ｂは、モリブデン(Ｍｏ)、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ alloy)、アルミニウム合金(Ａｌ alloy)、及び銅合金(Ｃｕ alloy)のうちから選択されるいずれか１つで形成される。これで、前記第１の半導体層３４０、第２の半導体層３５０、前記ゲート電極３２０及び前記ソース／ドレイン電極３６０ａ、３６０ｂを含むボトムゲート薄膜トランジスタが完成される。
図４は、本発明の第１の実施例を用いて形成したトップゲート薄膜トランジスタを含む有機電界発光表示装置の断面図である。
図４に示すように、本発明の図２Ｃの実施例に係る薄膜トランジスタを含む前記基板１００全面に絶縁膜２１０を形成する。前記絶縁膜２１０は、無機膜であるシリコン酸化膜、シリコン窒化膜またはＳＯＧのうちから選択されるいずれか１つまたは有機膜であるポリイミド、ベンゾシクロブテン系樹脂またはアクリレ−トのうちから選択されるいずれか１つで形成される。また、前記無機膜と前記有機膜の積層構造で形成することもできる。
前記絶縁膜２１０をエッチングして前記ソースまたはドレイン電極２００ａ、２００ｂを露出するビアホールを形成する。前記ビアホールを介して前記ソースまたはドレイン電極２００ａ、２００ｂのうちからいずれか１つに接続する第１の電極２２０を形成する。前記第１の電極２２０は、アノードまたはカソードで形成することができる。前記第１の電極２２０がアノードの場合、前記アノードは、ＩＴＯ、ＩＺＯまたはＩＴＺＯのうちいずれか１つからなる透明導電膜で形成することができ、カソードの場合、前記カソードは、Ｍｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはそれらの合金を用いて形成することができる。
続いて、前記第１の電極２２０上に、前記第１の電極２２０の表面の一部を露出する開口部を有する画素定義膜２３０を形成し、前記露出された第１の電極２２０上に発光層を含む有機膜層２４０を形成する。前記有機膜層２４０には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される１つまたは複数層をさらに含むことができる。続いて、前記有機膜層２４０上に第２の電極２５０を形成する。これで、本発明の一実施例に係る有機電界発光表示装置が完成される。
したがって、本発明の実施例に係る多結晶シリコン製造方法を用いた薄膜トランジスタ及び有機電界発光表示装置の半導体層は、従来のＳＧＳ法による半導体層よりも特性の向上した優れた素子であって、ディスプレイとしてより効果的である。
１００ 基板 １１０ バッファ層
１２０ 非晶質シリコン層
１３０ キャッピング層
１４０ 金属触媒層
１４０ａ 金属触媒
１４０ｂ 金属触媒
１５０ 熱処理
１４０ 金属触媒層
１４０ａ 金属触媒
１４０ｂ 金属触媒
１５０ 熱処理
１６０Ａ 金属触媒結晶化領域
１６０ａ 残留金属触媒
１６５ 非晶質シリコン層
１７０Ａ 金属触媒結晶化領域
１２０ 非晶質シリコン層
１３０ キャッピング層
１４０ 金属触媒層
１４０ａ 金属触媒
１４０ｂ 金属触媒
１５０ 熱処理
１４０ 金属触媒層
１４０ａ 金属触媒
１４０ｂ 金属触媒
１５０ 熱処理
１６０Ａ 金属触媒結晶化領域
１６０ａ 残留金属触媒
１６５ 非晶質シリコン層
１７０Ａ 金属触媒結晶化領域
Claims (11)
- 基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第１の半導体層及び第２の半導体層と、
前記第１の半導体層及び第２の半導体層と絶縁されているゲート電極と、
前記第１の半導体層及び第２の半導体層と前記ゲート電極を絶縁するゲート絶縁膜と、
前記ゲート電極と絶縁され、前記第２の半導体層に一部が接続するソース／ドレイン電極と、を含み、
前記第１の半導体層上部に前記第２の半導体層が位置し、
前記第１の半導体層は、金属触媒により結晶化された多結晶シリコン層であり、
前記第２の半導体層は、前記第１の半導体層から拡散された金属触媒により結晶化された多結晶シリコン層であり、
前記第２の半導体層がチャンネル領域を含むことを特徴とする薄膜トランジスタ。 - 前記第１の半導体層内には、前記第２の半導体層よりも金属触媒量がさらに多いことを特徴とする請求項１に記載の薄膜トランジスタ。
- 前記第２の半導体層の結晶粒の大きさは、前記第１の半導体層の結晶粒の大きさよりも大きいことを特徴とする請求項１に記載の薄膜トランジスタ。
- 基板を用意する工程と、
前記基板上に位置するバッファ層を形成する工程と、
前記バッファ層上に第１の半導体層及び第２の半導体層を形成する工程と、
前記基板全面にわたってゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記ゲート電極と絶縁され、前記第２の半導体層に一部が接続するソース／ドレイン電極を形成する工程と、を含み、
前記第１の半導体層及び第２の半導体層は金属触媒により結晶化された多結晶シリコン層であり、前記第２の半導体層は前記第１の半導体層から拡散された金属触媒により結晶化され、
前記第２の半導体層にチャンネル領域が形成されることを特徴とする薄膜トランジスタの製造方法。 - 基板を用意する工程と、
前記基板上にバッファ層を形成する工程と、
前記バッファ層上に第１の非晶質シリコン層を形成する工程と、
前記第１の非晶質シリコン層上に金属触媒層を形成する工程と、
前記基板を熱処理して前記第１の非晶質シリコン層を第１の金属触媒結晶化領域に結晶化する工程と、
前記第１の金属触媒結晶化領域上に第２の非晶質シリコン層を形成する工程と、
前記第２の非晶質シリコン層を熱処理して第２の金属触媒結晶化領域に形成する工程と、
前記第１の金属触媒結晶化領域及び前記第２の金属触媒結晶化領域をパターニングして第１の半導体層及び第２の半導体層に形成する工程と、
をさらに含むことを特徴とする請求項４に記載の薄膜トランジスタの製造方法。 - 前記第１の非晶質シリコン層と前記金属触媒層との間にキャッピング層をさらに含むことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
- 前記熱処理は、３５０〜５００℃で行うことを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
- 前記金属触媒層は、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ａｌ、Ｓｎ、Ｓｂ、Ｃｕ、Ｔｒ、及びＣｄからなる群から選択されるいずれか１つで形成することを特徴とする請求項５に記載の薄膜トランジスタの製造方法。
- 基板と、
前記基板上に位置するバッファ層と、
前記バッファ層上に位置する第１の半導体層及び第２の半導体層と、
前記第１の半導体層及び第２の半導体層と絶縁されているゲート電極と、
前記第１の半導体層及び第２の半導体層と前記ゲート電極を絶縁するゲート絶縁膜と、
前記ゲート電極と絶縁され、前記第２の半導体層に一部が接続するソース／ドレイン電極と、
前記ソース／ドレイン電極上に位置する絶縁膜と、
前記絶縁膜上に位置し、前記ソース／ドレイン電極と電気的に接続する第１の電極、有機膜層及び第２の電極と、
を含み、
前記第１の半導体層上部に前記第２の半導体層が位置し、
前記第１の半導体層は、金属触媒により結晶化された多結晶シリコン層であり、
前記第２の半導体層は、前記第１の半導体層から拡散された金属触媒により結晶化された多結晶シリコン層であり、
前記第２の半導体層にチャンネル領域を含むことを特徴とする有機電界発光表示装置。 - 前記第１の半導体層内には、前記第２の半導体層よりも金属触媒量がさらに多いことを特徴とする請求項９に記載の有機電界発光表示装置。
- 前記第２の半導体層の結晶粒の大きさは、前記第１の半導体層の結晶粒の大きさよりも大きいことを特徴とする請求項９に記載の有機電界発光表示装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080137242A KR101049805B1 (ko) | 2008-12-30 | 2008-12-30 | 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치 |
| KR10-2008-0137242 | 2008-12-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010157676A JP2010157676A (ja) | 2010-07-15 |
| JP5497324B2 true JP5497324B2 (ja) | 2014-05-21 |
Family
ID=41821601
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009096106A Expired - Fee Related JP5497324B2 (ja) | 2008-12-30 | 2009-04-10 | 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US8507914B2 (ja) |
| EP (1) | EP2204844A1 (ja) |
| JP (1) | JP5497324B2 (ja) |
| KR (1) | KR101049805B1 (ja) |
| CN (1) | CN101771087B (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101720533B1 (ko) * | 2010-08-31 | 2017-04-03 | 삼성디스플레이 주식회사 | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치 |
| KR101809661B1 (ko) * | 2011-06-03 | 2017-12-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치 |
| KR20130007283A (ko) * | 2011-06-30 | 2013-01-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 이를 구비한 표시 장치, 및 그 제조 방법 |
| KR20130017312A (ko) * | 2011-08-10 | 2013-02-20 | 삼성디스플레이 주식회사 | 표시 장치 |
| KR101959374B1 (ko) * | 2012-08-09 | 2019-03-20 | 삼성디스플레이 주식회사 | 유기 발광 표시 장치 |
| KR20140039863A (ko) * | 2012-09-25 | 2014-04-02 | 삼성디스플레이 주식회사 | 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치 |
| CN103700706B (zh) * | 2013-12-16 | 2015-02-18 | 京东方科技集团股份有限公司 | 薄膜晶体管制备方法和阵列基板制备方法 |
| CN104576754B (zh) * | 2014-12-30 | 2018-12-21 | 深圳市华星光电技术有限公司 | 薄膜晶体管及薄膜晶体管的制备方法 |
| CN104716200B (zh) * | 2015-04-03 | 2018-01-09 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制备方法、阵列基板和显示装置 |
| CN106711155B (zh) * | 2017-01-16 | 2020-04-21 | 京东方科技集团股份有限公司 | 一种阵列基板、显示面板及显示装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3389022B2 (ja) * | 1996-09-27 | 2003-03-24 | シャープ株式会社 | 半導体装置 |
| JPH1050609A (ja) * | 1997-03-31 | 1998-02-20 | Semiconductor Energy Lab Co Ltd | 薄膜状半導体装置の作製方法 |
| JP4376979B2 (ja) * | 1998-01-12 | 2009-12-02 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| KR20000055877A (ko) | 1999-02-10 | 2000-09-15 | 장진 | 니켈이 포함된 다결정 실리콘 |
| US7141822B2 (en) * | 2001-02-09 | 2006-11-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| JP4267266B2 (ja) * | 2001-07-10 | 2009-05-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US7238557B2 (en) * | 2001-11-14 | 2007-07-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| KR100721555B1 (ko) | 2004-08-13 | 2007-05-23 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| KR100611762B1 (ko) * | 2004-08-20 | 2006-08-10 | 삼성에스디아이 주식회사 | 박막트랜지스터의 제조 방법 |
| KR100770266B1 (ko) * | 2006-11-10 | 2007-10-25 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 및 그 제조방법 |
| KR100864883B1 (ko) | 2006-12-28 | 2008-10-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치. |
| KR100864884B1 (ko) * | 2006-12-28 | 2008-10-22 | 삼성에스디아이 주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치 |
-
2008
- 2008-12-30 KR KR1020080137242A patent/KR101049805B1/ko not_active IP Right Cessation
-
2009
- 2009-04-10 JP JP2009096106A patent/JP5497324B2/ja not_active Expired - Fee Related
- 2009-12-30 CN CN2009102589255A patent/CN101771087B/zh not_active Expired - Fee Related
- 2009-12-30 US US12/649,980 patent/US8507914B2/en not_active Expired - Fee Related
- 2009-12-30 EP EP09180959A patent/EP2204844A1/en not_active Ceased
Also Published As
| Publication number | Publication date |
|---|---|
| US20100163855A1 (en) | 2010-07-01 |
| US8507914B2 (en) | 2013-08-13 |
| CN101771087B (zh) | 2012-07-18 |
| CN101771087A (zh) | 2010-07-07 |
| KR20100078863A (ko) | 2010-07-08 |
| JP2010157676A (ja) | 2010-07-15 |
| KR101049805B1 (ko) | 2011-07-15 |
| EP2204844A1 (en) | 2010-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5497324B2 (ja) | 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 | |
| KR100889626B1 (ko) | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 | |
| JP5090253B2 (ja) | 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置 | |
| JP5399298B2 (ja) | 有機電界発光表示装置及びその製造方法 | |
| JP5197211B2 (ja) | 薄膜トランジスタ、その製造方法、及びこれを具備した有機電界発光表示装置 | |
| JP5091017B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP5527874B2 (ja) | 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置 | |
| JP2009004770A (ja) | 多結晶シリコン層の製造方法、これを用いて形成した薄膜トランジスタ、その製造方法、並びに、これを備えた有機電界発光表示装置 | |
| JP2008166785A (ja) | 薄膜トランジスタとその製造方法及び有機電界発光表示装置 | |
| KR20090081965A (ko) | 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치 | |
| JP2010206196A (ja) | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 | |
| US8294158B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the thin film transistor | |
| KR101030027B1 (ko) | 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치 | |
| JP6081689B2 (ja) | 多結晶シリコン層、薄膜トランジスタ、及び有機電界発光表示装置の製造方法 | |
| JP5274341B2 (ja) | 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 | |
| US20110108847A1 (en) | Thin film transistor, method of fabricating the same, organic light emitting diode display device having the same, and method of fabricating the same | |
| KR101049810B1 (ko) | 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120711 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120717 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20121003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121016 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130416 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131015 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140204 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140306 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5497324 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |