JP5399298B2 - 有機電界発光表示装置及びその製造方法 - Google Patents

有機電界発光表示装置及びその製造方法 Download PDF

Info

Publication number
JP5399298B2
JP5399298B2 JP2010044020A JP2010044020A JP5399298B2 JP 5399298 B2 JP5399298 B2 JP 5399298B2 JP 2010044020 A JP2010044020 A JP 2010044020A JP 2010044020 A JP2010044020 A JP 2010044020A JP 5399298 B2 JP5399298 B2 JP 5399298B2
Authority
JP
Japan
Prior art keywords
layer
light emitting
electrode
emitting display
organic light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2010044020A
Other languages
English (en)
Other versions
JP2010206200A (ja
Inventor
炳 建 朴
泰 勳 梁
晉 旭 徐
秀 範 趙
東 ▲げん▼ 李
吉 遠 李
リサチェンコ マキシム
胤 謨 鄭
寶 京 崔
鍾 力 朴
基 龍 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of JP2010206200A publication Critical patent/JP2010206200A/ja
Application granted granted Critical
Publication of JP5399298B2 publication Critical patent/JP5399298B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/1201Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、有機電界発光表示装置及びその製造方法に係り、金属触媒を利用した多結晶シリコン層を製造する方法を用いて、容量が増加されたキャパシタを具備する有機電界発光表示装置及びその製造方法に関する。
一般的に、多結晶シリコン層は、高い電界効果移動度と高速動作回路に適用が可能であってCMOS回路構成が可能であるという長所があって薄膜トランジスタ用半導体層の用途で多く用いられている。このような多結晶シリコン層を利用した薄膜トランジスタは主に能動マトリックス液晶ディスプレイ装置(AMLCD)の能動素子と有機電界発光素子(OLED)のスイッチング素子及び駆動素子に用いられる。
前記非晶質シリコンを多結晶シリコンに結晶化する方法は、固相結晶化法(Solid Phase Crystallization)、エキシマレーザ結晶化法(Excimer Laser Crystallization)、金属誘導結晶化法(Metal Induced Crystallization)及び金属誘導側面結晶化法(Metal Induced Lateral Crystallization)等があるが、固相結晶化法は非晶質シリコン層を薄膜トランジスタが用いられるディスプレイ素子の基板を形成する物質であるガラスの変形温度である約700℃以下の温度で数時間ないし数十時間にかけてアニーリングする方法であって、エキシマレーザ結晶化法はエキシマレーザを非晶質シリコン層に走査して非常に短時間の間局部的に高い温度で加熱して結晶化する方法であり、金属誘導結晶化法はニッケル、パラジウム、金、アルミニウム等の金属を非晶質シリコン層と接触させたり注入して前記金属により非晶質シリコン層が多結晶シリコン層に相変化が誘導される現象を利用する方法であって、金属誘導側面結晶化法は金属とシリコンが反応して生成されたシリサイドが側面に続けて伝播されながら順に非晶質シリコン層の結晶化を誘導する方法を利用する結晶化方法である。
しかし、前記の固相結晶化法は、工程時間があまり長いだけでなく高温で長時間熱処理することによって基板の変形が生じやすいという短所があって、エキシマレーザ結晶化法は高価のレーザ装置が必要であるだけでなく多結晶化された表面の突起(protrusion)が発生して半導体層とゲート絶縁膜の界面特性が悪いという短所がある。
現在、金属を利用して非晶質シリコン層を結晶化する方法は、固相結晶化(Solid Phase Crystallization)より低い温度で迅速な時間内に結晶化させることができる長所を有しているため多く研究されている。金属を利用した結晶化方法は、金属誘導結晶化(MIC、Metal Induced Crystallization)方法と金属誘導側面結晶化(MILC、Metal Induced Lateral Crystallization)方法、SGS結晶化(Super Grain Silicon Crystallization)方法等がある。
一方、有機電界発光素子において、薄膜トランジスタを形成しながら用いられるゲート電極、ソース/ドレイン電極等を利用して下部電極を形成してキャパシタを形成しており、前記キャパシタの容量が大きい場合有機電界発光素子の作動がさらに有利である。
それゆえ前記キャパシタの容量を増大させる研究が要求される。
大韓民国出願公開第2006−0018533号明細書
本発明は、有機電界発光表示装置及びその製造方法に係り、簡単な過程でキャパシタの表面積を増大させて容量が増加した有機電界発光表示装置及びその製造方法を提供しようとする。
本発明は、有機電界発光表示装置及びその製造方法に係り、薄膜トランジスタ領域及びキャパシタ領域を含む基板と;前記基板上に位置するバッファー層と;前記バッファー層上に位置し、前記薄膜トランジスタ領域に位置する金属触媒を利用して結晶化した半導体層パターンと;前記半導体層パターンを含む前記基板上に位置するゲート絶縁膜と;前記ゲート絶縁膜上に位置し、前記半導体層パターンの一定領域に対応される領域に位置するゲート電極及びキャパシタ領域に位置するキャパシタ下部電極と;前記ゲート電極及びキャパシタ下部電極を含む前記基板上に位置する層間絶縁膜と;前記層間絶縁膜上に位置し、前記半導体層パターンと一部が連結されるソース/ドレイン電極及び前記キャパシタ下部電極に対応されるキャパシタ上部電極と;前記層間絶縁膜上に位置し、前記ソース/ドレイン電極と電気的に連結される第1電極と;前記第1電極上に位置する発光層を含む有機膜層;及び前記有機膜層上に位置する第2電極を含み、前記キャパシタ領域に対応して位置する前記バッファー層の一定領域、前記ゲート絶縁膜の一定領域、前記層間絶縁膜の一定領域、前記キャパシタ下部電極、及び前記キャパシタ上部電極の表面には前記半導体層パターンを形成する結晶粒の結晶粒界及びシードの形状と一致する形状の突出部が形成されたことを特徴とする有機電界発光表示装置及びその製造方法を提供する。
本発明は、金属触媒を利用して非晶質シリコン層を結晶化して多結晶シリコン層で構成された半導体層を形成しながら、結晶化時シリコン層に残っていた残留金属がバッファー層上部に金属シリサイド状で集まっていて発生する突出部の影響で表面積が増大して容量が増大したキャパシタを具備する有機電界発光表示装置を提供することができる。
本発明による有機電界発光表示装置に対する図面である。 本発明による有機電界発光表示装置に対する図面である。 本発明による有機電界発光表示装置に対する図面である。 本発明による有機電界発光表示装置に対する図面である。 本発明による有機電界発光表示装置に対する図面である。 本発明による有機電界発光表示装置に対する図面である。 本発明による有機電界発光表示装置に対する図面である。 本発明による多結晶シリコン層が除去されたバッファー層表面に対する写真である。
以下、添付した図面を参照して本発明の好ましい実施形態を詳細に説明する。以下の実施形態は、この技術分野で通常的である知識を有する者に本発明が十分に理解されるように提供することであって、さまざまな形態で変形されることができ、本発明の範囲が次に記述される実施形態に限られるのではない。
図1Aないし図1Gは、本発明による有機電界発光表示装置に対する図面である。
図1Aを参照すると、薄膜トランジスタ領域(a)及びキャパシタ領域(b)を含む基板100を準備して、前記基板100上にバッファー層110を形成する。前記基板100は、ガラスまたはプラスチック等で形成することができて、前記バッファー層110は化学的気相蒸着(Chemical Vapor Deposition)法または物理的気相蒸着(Physical Vapor Deposition)法を利用してシリコン酸化膜、シリコン窒化膜のような絶縁膜を利用して単層またはこれらの積層構造で形成する。この時前記バッファー層110は前記基板100で発生する水分または不純物の拡散を防止したり、結晶化時の熱の伝達速度を調節することによって、非晶質シリコン層の結晶化が十分に行われることができるようにする役割をする。
そうしてから、図1Bを参照すると、前記バッファー層110上に非晶質シリコン層120aを形成する。そうしてから前記非晶質シリコン層120aを形成する。その後に前記非晶質シリコン層120a上に拡散層123と金属触媒層125を形成する。
この時前記非晶質シリコン層120aは、化学的気相蒸着法(Chemical Vapor Deposition)または物理的気相蒸着法(Physical Vapor Deposition)を利用することができる。また、前記非晶質シリコン層120aを形成する時、または、形成した後に脱水素処理して水素の濃度を低める工程を行なうことができる。そして、前記拡散層123は以後の工程で形成される金属触媒が熱処理工程を介して拡散することができるシリコン窒化膜で形成することが好ましくて、シリコン窒化膜とシリコン酸化膜の複層を用いることができる。前記拡散層123は化学的気相蒸着法または物理的気相蒸着法等のような方法で形成する。この時、前記拡散層123の厚さは1ないし2000Åに形成する。前記拡散層123の厚さが1Å未満になる場合には前記拡散層123が拡散する金属触媒の量を阻止しにくく、2000Åを超える場合には前記非晶質シリコン層120aに拡散する金属触媒の量が少なくて多結晶シリコン層で結晶化しにくい。
また、前記拡散層123上に金属触媒を蒸着して金属触媒層125を形成する。この時、前記金属触媒はNi、Pd、Ag、Au、Al、Sn、Sb、Cu、Tr、及びCdで構成される群から選択されるいずれか一つを用いることができるが、好ましくはニッケル(Ni)を利用する。この時、前記金属触媒層125は前記拡散層123上に1011ないし1015atoms/cmの面密度で形成するが、前記金属触媒が1011atoms/cmの面密度より少なく形成された場合には結晶化の核であるシードの量が少なくて前記非晶質シリコン層がSGS法による多結晶シリコン層で結晶化しにくく、前記金属触媒が1015atoms/cmの面密度より多く形成された場合には非晶質シリコン層に拡散する金属触媒の量が多くて多結晶シリコン層の結晶粒が小さくなって、また、残留する金属触媒の量が多くなるようになって前記多結晶シリコン層をパターニングして形成される半導体層の特性が低下するようになる。
前記のように、バッファー層110、非晶質シリコン層120a、拡散層123及び金属触媒層125が形成された前記基板100を熱処理150して前記金属触媒層125の金属触媒のうち一部を前記非晶質シリコン層120aの表面に移動させる。すなわち、前記熱処理により前記拡散層123を通過して拡散する金属触媒のうち微量の金属触媒だけが前記非晶質シリコン層120aの表面に拡散するようになって、大部分の金属触媒は前記非晶質シリコン層120aに到達することもできなかったり前記拡散層123を通過できなくなる。
したがって、前記拡散層123の拡散阻止能力により前記非晶質シリコン層120aの表面に到達する金属触媒の量が決定されるが、前記拡散層123の拡散阻止能力は前記拡散層123の厚さと密接な関係がある。すなわち、前記拡散層123の厚さが厚くなるほど拡散する量は少なくなるようになって結晶粒の大きさが大きくなるようになって、厚さが薄くなるほど拡散する量は多くなるようになって結晶粒の大きさは小さくなるようになる。
この時、前記熱処理工程は200ないし900℃、好ましくは350ないし500℃の温度範囲で数秒ないし数時間の間行なって前記金属触媒を拡散させるようになるが、前記温度と時間で行なう場合に過度な熱処理工程による基板の変形等を防止することができ、製造費用及び収率の面でも好ましい。前記熱処理150工程は炉(furnace)工程、RTA(Rapid Thermal Annealing)工程、UV工程またはレーザ(Laser)工程のうちいずれか一つの工程を利用することができる。
前記のように非晶質シリコン層120aを結晶化して多結晶シリコン層で形成した後、前記拡散層123及び金属触媒層125除去する。
図1Cを参照すると、多結晶シリコン層で結晶化した非晶質シリコン層120aをパターニングして半導体層パターン120を形成する。この時前記半導体層はドライエッチングしてパターニングするようにする。
前記のようにドライエッチングにより半導体層をパターニングする場合、エッチングされた部分のバッファー層表面には前記金属触媒により結晶化された多結晶シリコン層の金属シリサイドが集まっている結晶粒境界(grain boundary)及びシード(seed)領域が十分に除去されなくて突出部(A)の形態で残っているようになる。
それゆえ前記バッファー層110上に残存する突出部(A)は非晶質シリコン層が多結晶シリコン層で結晶されながら形成される結晶粒界の形状と同一に形成されて、前記多結晶シリコン層で構成された半導体層パターン120の結晶粒大きさが大きければバッファー層上に突出部が少なくなって、結晶粒大きさが小さければ突出部が増加する。
図2は、金属触媒で結晶化された多結晶シリコン層が除去された後バッファー層の表面を撮影した写真である。
図2を参照すると、バッファー層上に0ないし640Å以下の突出部を確認することができ、突出部の段差はシリコン層の結晶化条件、厚さ等によって差がある。
図1Dを参照して、前記のように半導体層パターン120を形成した基板100上に基板全面にかけてゲート絶縁膜130を形成する。
そうしてから、アルミニウム(Al)またはアルミニウム−ネオジム(Al−Nd)のようなアルミニウム合金の単一層や、クロム(Cr)またはモリブデン(Mo)合金上にアルミニウム合金が積層された多重層をゲート電極用金属層(図示せず)を形成して、フォトエッチング工程で前記ゲート電極用金属層をエッチングして薄膜トランジスタ領域(a)上に前記半導体層パターン120に対応されるゲート電極140及び前記キャパシタ領域(b)上にキャパシタ下部電極145を形成する。そして、前記ゲート絶縁膜130はシリコン酸化膜、シリコン窒化膜またはこれらの二重層であることができ、下部バッファー層の突出部(A)によりゲート絶縁膜130及びキャパシタ下部電極145にも突出部(A)が同一形態で形成される。
それゆえキャパシタ下部電極145は突出部が形成されることによって、表面積が増大され、表面積増大で以後キャパシタ形成時容量を増大させることができるものである。
図1Eを参照すると、前記のようにゲート電極140及びキャパシタ下部電極145が形成された基板100全面にかけて層間絶縁膜150を形成する。そうしてから、ソース/ドレイン電極用金属層(図示せず)を全面にかけて形成した後パターニングして、前記薄膜トランジスタ領域(a)に位置して前記半導体層120と一部が連結されるソース/ドレイン電極160a、160b及び前記キャパシタ領域(b)に位置して前記キャパシタ下部電極145に対応されるキャパシタ上部電極163を形成する。
この時、前記層間絶縁膜150はシリコン窒化膜、シリコン酸化膜またはこれらの多重層であることもある。そして、前記ソース/ドレイン電極160a、160b及びキャパシタ上部電極163はモリブデン(Mo)、クロム(Cr)、タングステン(W)、モリブデンタングステン(MoW)、アルミニウム(Al)、アルミニウム−ネオジム(Al−Nd)、チタン(Ti)、窒化チタン(TiN)、銅(Cu)、モリブデン合金(Mo alloy)、アルミニウム合金(Al alloy)、及び銅合金(Cu alloy)の中から選択されるいずれか一つで形成されることができる。
そうしてから、図1Fを参照すると、基板全面にかけて保護膜170を形成した後、前記保護膜170上に前記薄膜トランジスタ領域(a)のソース/ドレイン電極160a、160bと連結する第1電極180を形成する。
前記第1電極180は、アノードまたはカソードで形成することができる。前記第1電極180がアノードである場合、前記アノードはITO、IZOまたはITZOのうちからいずれか一つで構成された透明導電膜で形成することができ、カソードである場合前記カソードはMg、Ca、Al、Ag、Baまたはこれらの合金を用いて形成することができる。
図1Gを参照すると、前記第1電極180上部に前記第1電極180の表面一部を露出させる開口部を有する画素定義膜185を形成して、前記露出した第1電極180上に発光層を含む有機膜層190を形成する。前記有機膜層190には正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層で構成される群から選択される一つまたは複数の層をさらに含むことができる。続いて、前記有機膜層190上に第2電極195を形成する。これで本発明の一実施形態による有機電界発光表示装置を完成する。
本発明ではSGS法により結晶化した多結晶シリコン層を例に挙げて説明したが、前記非晶質シリコン層を結晶化する方法において、金属触媒を利用して結晶化するMILC及びMICの方法の使用も可能である。

Claims (15)

  1. 薄膜トランジスタ領域及びキャパシタ領域を含む基板を形成して、
    前記基板上に位置するバッファー層を形成して、
    前記バッファー層上に非晶質シリコン層を形成して、
    前記非晶質シリコン層上に拡散層を形成して、
    前記拡散層上に金属触媒層を形成して、
    前記基板を熱処理して多結晶シリコン層で結晶化して、
    前記金属触媒層および拡散層を除去して、
    前記金属触媒層および拡散層を除去する前に結晶化した前記多結晶シリコン層を直接パターニングして前記薄膜トランジスタ領域上に位置する半導体層パターンを形成して、
    前記半導体層パターンを含む前記基板上にゲート絶縁膜を形成して、
    前記ゲート絶縁膜上に位置し、前記半導体層パターンの一定領域に対応される領域に位置するゲート電極及びキャパシタ領域に位置するキャパシタ下部電極を形成して、
    前記ゲート電極及びキャパシタ下部電極を含む前記基板上に位置する層間絶縁膜を形成して、
    前記層間絶縁膜上に位置し、前記半導体層パターンと一部が連結されるソース/ドレイン電極及び前記下部電極に対応するキャパシタ上部電極を形成して、
    前記層間絶縁膜上に位置し、前記半導体層のソース/ドレイン領域と電気的に連結される第1電極を形成して、
    前記第1電極上に位置する発光層を含む有機膜層を形成して、
    前記有機膜層上に位置する第2電極を形成することを特徴とする請求項に記載の有機電界発光表示装置の製造方法。
  2. 前記バッファー層は、シリコン酸化膜またはシリコン窒化膜で形成することを特徴とする請求項1に記載の有機電界発光表示装置の製造方法。
  3. 前記ゲート電極と前記下部電極は、同じ物質で形成することを特徴とする請求項1または2記載の有機電界発光表示装置の製造方法。
  4. 前記半導体層は、ドライエッチングでパターニングすることを特徴とする請求項1〜3のいずれか一項に記載の有機電界発光表示装置の製造方法。
  5. 前記キャパシタ下部電極は、前記ゲート電極と同時にパターニングして形成することを特徴とする請求項1〜4のいずれか一項に記載の有機電界発光表示装置の製造方法。
  6. 前記キャパシタ上部電極は、前記ソース/ドレイン電極と同時にパターニングして形成することを特徴とする請求項1〜5のいずれか一項に記載の有機電界発光表示装置の製造方法。
  7. 薄膜トランジスタ領域及びキャパシタ領域を含む基板と;
    前記基板上に位置するバッファー層と;
    前記バッファー層上に位置し、前記薄膜トランジスタ領域に位置する金属触媒を利用して結晶化した半導体層パターンと;
    前記半導体層パターンを含む前記基板上に位置するゲート絶縁膜と;
    前記ゲート絶縁膜上に位置し、前記半導体層パターンの一定領域に対応される領域に位置するゲート電極及びキャパシタ領域に位置するキャパシタ下部電極と;
    前記ゲート電極及びキャパシタ下部電極を含む前記基板上に位置する層間絶縁膜と;
    前記層間絶縁膜上に位置し、前記半導体層パターンと一部が連結されるソース/ドレイン電極及び前記キャパシタ下部電極に対応されるキャパシタ上部電極と;
    前記層間絶縁膜上に位置し、前記ソース/ドレイン電極と電気的に連結される第1電極と;
    前記第1電極上に位置する発光層を含む有機膜層;及び
    前記有機膜層上に位置する第2電極を含み、
    前記キャパシタ領域に対応して位置する前記バッファー層の一定領域、前記ゲート絶縁膜の一定領域、前記層間絶縁膜の一定領域、前記キャパシタ下部電極、及び前記キャパシタ上部電極の表面には前記半導体層パターンを形成する結晶粒の結晶粒界及びシードの形状と一致する形状の突出部が形成され、請求項1〜6のいずれか一項に記載の方法により製造された、有機電界発光表示装置。
  8. 前記ゲート電極は、アルミニウム(Al)単一層、アルミニウム(Al)−合金単一層、クロム(Cr)合金−アルミニウム(Al)合金の多重層またはモリブデン(Mo)合金−アルミニウム(Al)合金の多重層のうちいずれか一つで構成されたことを特徴とする請求項7に記載の有機電界発光表示装置。
  9. 前記キャパシタ下部電極は、前記ゲート電極と同じ物質からなったことを特徴とする請求項7または8に記載の有機電界発光表示装置。
  10. 前記バッファー層の半導体下部領域を除いた領域に突出部が存在することを特徴とする請求項7〜9のいずれか一項に記載の有機電界発光表示装置。
  11. 前記バッファー層は、シリコン酸化膜、シリコン窒化膜またはその積層構造で構成されることを特徴とする請求項7〜10のいずれか一項に記載の有機電界発光表示装置。
  12. 前記突出部には金属シリサイドが集まっていることを特徴とする請求項7〜11のいずれか一項に記載の有機電界発光表示装置。
  13. 前記キャパシタ上部電極は、前記ソース/ドレイン電極と同じ物質からなったことを特徴とする請求項7〜12のいずれか一項に記載の有機電界発光表示装置。
  14. 前記キャパシタ上部電極は、モリブデン(Mo)、クロム(Cr)、タングステン(W)、モリブデンタングステン(MoW)、アルミニウム(Al)、アルミニウム−ネオジム(Al−Nd)、チタン(Ti)、窒化チタン(TiN)、銅(Cu)、モリブデン合金(Mo alloy)、アルミニウム合金(Al alloy)、及び銅合金(Cu alloy)の中から選択されるいずれか一つであることを特徴とする請求項7〜13のいずれか一項に記載の有機電界発光表示装置。
  15. 前記半導体層の結晶粒大きさが小さいほど前記バッファー層の突出部がさらに多いことを特徴とする請求項7〜14のいずれか一項に記載の有機電界発光表示装置。
JP2010044020A 2009-03-03 2010-03-01 有機電界発光表示装置及びその製造方法 Active JP5399298B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2009-0018200 2009-03-03
KR1020090018200A KR101041141B1 (ko) 2009-03-03 2009-03-03 유기전계발광표시장치 및 그의 제조방법

Publications (2)

Publication Number Publication Date
JP2010206200A JP2010206200A (ja) 2010-09-16
JP5399298B2 true JP5399298B2 (ja) 2014-01-29

Family

ID=42235340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010044020A Active JP5399298B2 (ja) 2009-03-03 2010-03-01 有機電界発光表示装置及びその製造方法

Country Status (5)

Country Link
US (2) US8409887B2 (ja)
EP (1) EP2226845B1 (ja)
JP (1) JP5399298B2 (ja)
KR (1) KR101041141B1 (ja)
CN (1) CN101826548B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101860859B1 (ko) 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120042143A (ko) * 2010-10-22 2012-05-03 삼성모바일디스플레이주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR101781532B1 (ko) * 2011-03-14 2017-10-24 삼성디스플레이 주식회사 유기 발광 표시 장치와 그 제조방법
JP6019329B2 (ja) * 2011-03-31 2016-11-02 株式会社Joled 表示装置および電子機器
KR101847910B1 (ko) * 2011-05-26 2018-04-13 삼성디스플레이 주식회사 픽셀부 요철간 간격 조절방법 및 이를 이용한 표시장치 제조방법
KR20120138168A (ko) * 2011-06-14 2012-12-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치 제조 방법
KR101901361B1 (ko) * 2011-12-02 2018-09-27 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법
KR101903445B1 (ko) * 2012-01-10 2018-10-05 삼성디스플레이 주식회사 반도체 장치 및 이의 제조 방법
KR101887082B1 (ko) * 2012-04-05 2018-08-13 한국전자통신연구원 유기발광다이오드 소자 및 그 제조 방법
US8658444B2 (en) * 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
KR20150043890A (ko) * 2013-10-15 2015-04-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102253966B1 (ko) * 2013-12-09 2021-05-18 엘지디스플레이 주식회사 유기전계 발광표시장치, 이의 제조방법 및 검사방법
KR102257978B1 (ko) * 2014-03-17 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
CN105789319B (zh) * 2014-12-26 2020-05-01 昆山国显光电有限公司 薄膜晶体管及其制备方法
KR102441558B1 (ko) * 2015-04-07 2022-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
CN105097835A (zh) * 2015-07-07 2015-11-25 合肥鑫晟光电科技有限公司 阵列基板及其制作方法、显示面板、显示装置
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180038600A (ko) * 2016-10-06 2018-04-17 삼성디스플레이 주식회사 표시 장치
KR102531126B1 (ko) 2017-06-14 2023-05-11 삼성디스플레이 주식회사 단위 화소 및 이를 포함하는 유기 발광 표시 장치
KR102448095B1 (ko) * 2017-09-08 2022-09-29 삼성디스플레이 주식회사 표시 장치, 표시 장치 제조 방법, 및 전극 형성 방법
KR20200050093A (ko) 2018-10-31 2020-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법
CN110752222B (zh) 2019-10-31 2021-11-26 厦门天马微电子有限公司 一种显示面板、其制作方法及显示装置
KR20220060007A (ko) * 2020-11-02 2022-05-11 삼성디스플레이 주식회사 발광 소자 잉크, 표시 장치 및 그 제조 방법
CN113690253A (zh) * 2021-08-13 2021-11-23 Tcl华星光电技术有限公司 阵列基板、阵列基板的制造方法及显示面板

Family Cites Families (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6333868A (ja) 1986-07-28 1988-02-13 Nec Corp Mis型電界効果トランジスタの製造方法
JPS63304668A (ja) 1987-06-03 1988-12-12 Fujitsu Ltd 絶縁ゲ−ト型トランジスタの製造方法
JP2617950B2 (ja) 1987-10-16 1997-06-11 松下電器産業株式会社 液晶表示装置の製造方法
JPH04135161A (ja) 1990-09-21 1992-05-08 Ietatsu Ono 研磨方法とその研磨加工装置
JP3076119B2 (ja) 1991-12-25 2000-08-14 株式会社日立製作所 液晶表示装置の製造方法
EP0589049B1 (en) 1992-03-25 2000-01-12 Kanegafuchi Chemical Industry Co., Ltd. Thin polysilicon film and production thereof
JPH0669515A (ja) 1992-08-19 1994-03-11 Fujitsu Ltd 半導体記憶装置
JP3139154B2 (ja) * 1992-08-19 2001-02-26 セイコーエプソン株式会社 液晶装置及びその製造方法
JP3107941B2 (ja) 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
JPH0713196A (ja) * 1993-06-21 1995-01-17 Toshiba Corp アクティブマトリックス型液晶表示装置
KR100294026B1 (ko) 1993-06-24 2001-09-17 야마자끼 순페이 전기광학장치
US7081938B1 (en) 1993-12-03 2006-07-25 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method for manufacturing the same
JPH0845850A (ja) 1994-07-27 1996-02-16 Oki Electric Ind Co Ltd ドープト多結晶半導体薄膜の成長方法
JP3295679B2 (ja) 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3143591B2 (ja) * 1995-09-14 2001-03-07 キヤノン株式会社 表示装置
JP3476320B2 (ja) 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
TW317643B (ja) 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
KR100205523B1 (ko) 1996-04-08 1999-07-01 구자홍 박막트랜지스터 및 그 제조방법
JPH1174536A (ja) 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
JP2000031488A (ja) 1997-08-26 2000-01-28 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR20000055877A (ko) 1999-02-10 2000-09-15 장진 니켈이 포함된 다결정 실리콘
KR100317638B1 (ko) 1999-03-19 2001-12-22 구본준, 론 위라하디락사 폴리실리콘 박막트랜지스터 소자 및 그 제조방법
US6878968B1 (en) 1999-05-10 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP3706527B2 (ja) 1999-06-30 2005-10-12 Hoya株式会社 電子線描画用マスクブランクス、電子線描画用マスクおよび電子線描画用マスクの製造方法
JP3715848B2 (ja) 1999-09-22 2005-11-16 シャープ株式会社 半導体装置の製造方法
US6294442B1 (en) 1999-12-10 2001-09-25 National Semiconductor Corporation Method for the formation of a polysilicon layer with a controlled, small silicon grain size during semiconductor device fabrication
JP4200618B2 (ja) 1999-12-27 2008-12-24 ソニー株式会社 半導体膜形成方法及び薄膜半導体装置の製造方法
GB2358081B (en) 2000-01-07 2004-02-18 Seiko Epson Corp A thin-film transistor and a method for maufacturing thereof
KR100450595B1 (ko) 2000-02-09 2004-09-30 히다찌 케이블 리미티드 결정실리콘 반도체장치 및 그 장치의 제조방법
JP4769997B2 (ja) 2000-04-06 2011-09-07 ソニー株式会社 薄膜トランジスタ及びその製造方法、液晶表示装置、液晶表示装置の製造方法、有機el装置、有機el装置の製造方法
JP2001337348A (ja) 2000-05-30 2001-12-07 Toshiba Corp アレイ基板およびその製造方法
KR100387122B1 (ko) 2000-09-15 2003-06-12 피티플러스(주) 백 바이어스 효과를 갖는 다결정 실리콘 박막 트랜지스터의 제조 방법
JP4267266B2 (ja) * 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2003060209A (ja) 2001-08-08 2003-02-28 Sharp Corp 半導体装置およびその製造方法
JP2003100629A (ja) 2001-09-19 2003-04-04 Sharp Corp 半導体装置及びその製造方法
JP4135347B2 (ja) 2001-10-02 2008-08-20 株式会社日立製作所 ポリシリコン膜生成方法
JP2003188098A (ja) 2001-12-13 2003-07-04 Sharp Corp 半導体装置およびその製造方法
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
TW536716B (en) * 2002-07-04 2003-06-11 Ind Tech Res Inst Capacitor structure of low temperature polysilicon
JP4092261B2 (ja) 2002-08-02 2008-05-28 三星エスディアイ株式会社 基板の製造方法及び有機エレクトロルミネッセンス素子の製造方法
KR100603284B1 (ko) * 2002-10-22 2006-07-20 삼성에스디아이 주식회사 캐페시턴스가 증가된 전계발광 디스플레이 패널
KR20040036761A (ko) 2002-10-24 2004-05-03 엘지전자 주식회사 고밀도 플라즈마 화학기상증착법에 의한 실리콘 증착방법
KR100470274B1 (ko) 2002-11-08 2005-02-05 진 장 덮개층을 이용한 비정질 물질의 상 변화 방법
JP4115252B2 (ja) 2002-11-08 2008-07-09 シャープ株式会社 半導体膜およびその製造方法ならびに半導体装置およびその製造方法
TWI305681B (en) 2002-11-22 2009-01-21 Toppoly Optoelectronics Corp Method for fabricating thin film transistor array and driving circuits
JP3904512B2 (ja) 2002-12-24 2007-04-11 シャープ株式会社 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器
JP4059095B2 (ja) 2003-02-07 2008-03-12 セイコーエプソン株式会社 相補型薄膜トランジスタ回路、電気光学装置、電子機器
US7238963B2 (en) 2003-04-28 2007-07-03 Tpo Displays Corp. Self-aligned LDD thin-film transistor and method of fabricating the same
TW200520229A (en) 2003-12-03 2005-06-16 Toppoly Optoelectronics Corp Thin film transistor of multi-gate structure and its manufacturing method
KR20040098958A (ko) 2003-05-16 2004-11-26 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조 방법
US7358165B2 (en) 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
JP4578877B2 (ja) 2003-07-31 2010-11-10 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR100623228B1 (ko) 2003-11-27 2006-09-18 삼성에스디아이 주식회사 박막트랜지스터, 상기 박막트랜지스터를 구비하는유기전계발광표시장치 및 상기 박막트랜지스터의 제조방법
KR100579188B1 (ko) 2004-02-12 2006-05-11 삼성에스디아이 주식회사 엘디디 구조를 갖는 박막트랜지스터
WO2005119779A1 (en) 2004-06-03 2005-12-15 Semiconductor Energy Laboratory Co., Ltd. Memory device and manufacturing method of the same
KR100600874B1 (ko) 2004-06-09 2006-07-14 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100626007B1 (ko) 2004-06-30 2006-09-20 삼성에스디아이 주식회사 박막 트랜지스터, 상기 박막 트랜지스터의 제조방법, 이박막 트랜지스터를 구비한 평판표시장치, 및 이평판표시장치의 제조방법
KR100611659B1 (ko) 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611764B1 (ko) 2004-08-20 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터의 제조 방법
KR100611766B1 (ko) 2004-08-24 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 제조 방법
US7416928B2 (en) * 2004-09-08 2008-08-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
KR100628989B1 (ko) 2004-09-17 2006-09-27 진 장 비정질 실리콘 박막의 결정화 방법
KR20060026776A (ko) 2004-09-21 2006-03-24 삼성에스디아이 주식회사 유기 전계 발광 소자 및 그의 제조 방법
KR100689316B1 (ko) 2004-10-29 2007-03-08 엘지.필립스 엘시디 주식회사 유기전계발광다이오드소자 및 그 제조방법
KR100669789B1 (ko) * 2004-11-26 2007-01-16 삼성에스디아이 주식회사 평판 디스플레이 장치
JP5073482B2 (ja) 2005-03-31 2012-11-14 東京エレクトロン株式会社 シリコン酸化膜の製造方法、その制御プログラム、記憶媒体及びプラズマ処理装置
US7341907B2 (en) 2005-04-05 2008-03-11 Applied Materials, Inc. Single wafer thermal CVD processes for hemispherical grained silicon and nano-crystalline grain-sized polysilicon
US7652291B2 (en) 2005-05-28 2010-01-26 Samsung Mobile Display Co., Ltd. Flat panel display
TWI401802B (zh) 2005-06-30 2013-07-11 Samsung Display Co Ltd 薄膜電晶體板及其製造方法
JP2007027202A (ja) * 2005-07-12 2007-02-01 Sharp Corp 表示装置の製造方法および表示装置
JP2007035812A (ja) * 2005-07-26 2007-02-08 Mitsubishi Electric Corp 多結晶シリコン膜の製造方法および薄膜トランジスタ
JP4815600B2 (ja) 2005-09-06 2011-11-16 株式会社テラセミコン 多結晶シリコン薄膜製造方法及びその製造装置
KR100778781B1 (ko) 2005-12-16 2007-11-27 주식회사 테라세미콘 다결정 실리콘 박막 제조방법 및 그 제조장치
JP2009520373A (ja) 2005-12-19 2009-05-21 エヌエックスピー ビー ヴィ シリコン・オン・インシュレータ装置におけるソースおよびドレイン形成
KR20070076860A (ko) * 2006-01-20 2007-07-25 삼성전자주식회사 유기발광 디스플레이 및 그 제조방법
TWI296855B (en) 2006-03-07 2008-05-11 Au Optronics Corp Thin film transistor and manufacturing method thereof
KR100770269B1 (ko) 2006-05-18 2007-10-25 삼성에스디아이 주식회사 박막트랜지스터의 제조방법
KR101270168B1 (ko) 2006-09-19 2013-05-31 삼성전자주식회사 유기 전자발광디스플레이 및 그 제조방법
KR100770266B1 (ko) * 2006-11-10 2007-10-25 삼성에스디아이 주식회사 유기전계발광표시장치 및 그 제조방법
KR100864883B1 (ko) 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치.
KR100864884B1 (ko) 2006-12-28 2008-10-22 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR100839735B1 (ko) 2006-12-29 2008-06-19 삼성에스디아이 주식회사 트랜지스터, 이의 제조 방법 및 이를 구비한 평판 표시장치
KR100889626B1 (ko) * 2007-08-22 2009-03-20 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
JP2009059940A (ja) 2007-08-31 2009-03-19 Sharp Corp 薄膜トランジスタ、薄膜トランジスタの製造方法、及び、電子装置
KR20080086967A (ko) 2008-08-28 2008-09-29 삼성에스디아이 주식회사 박막트랜지스터 및 이를 구비한 유기전계발광표시장치
KR101049799B1 (ko) 2009-03-03 2011-07-15 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
KR101015849B1 (ko) 2009-03-03 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101860859B1 (ko) 2011-06-13 2018-05-25 삼성디스플레이 주식회사 박막트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막트랜지스터, 유기발광표시장치의 제조방법, 및 상기 방법에 의해 제조된 유기발광표시장치
US10147774B2 (en) 2011-06-13 2018-12-04 Samsung Display Co., Ltd. Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method

Also Published As

Publication number Publication date
US20130228760A1 (en) 2013-09-05
EP2226845A3 (en) 2014-04-02
CN101826548A (zh) 2010-09-08
CN101826548B (zh) 2012-10-24
US20100224881A1 (en) 2010-09-09
EP2226845B1 (en) 2018-04-11
KR101041141B1 (ko) 2011-06-13
JP2010206200A (ja) 2010-09-16
US9035311B2 (en) 2015-05-19
KR20100099617A (ko) 2010-09-13
US8409887B2 (en) 2013-04-02
EP2226845A2 (en) 2010-09-08

Similar Documents

Publication Publication Date Title
JP5399298B2 (ja) 有機電界発光表示装置及びその製造方法
JP5090253B2 (ja) 多結晶シリコン層の製造方法、これを利用して形成された薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
KR100889626B1 (ko) 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법
KR100848341B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
KR100889627B1 (ko) 박막트랜지스터, 그의 제조방법, 및 이를 구비한유기전계발광표시장치
KR101049802B1 (ko) 다결정 실리콘층의 제조방법, 박막트랜지스터, 그를 구비하는 유기전계발광표시장치 및 그들의 제조방법
KR101015849B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치
JP5497324B2 (ja) 多結晶シリコンの製造方法、薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
JP5527874B2 (ja) 薄膜トランジスタ、その製造方法及びこれを含む有機電界発光表示装置
KR20090081965A (ko) 박막트랜지스터, 그의 제조방법 및 이를 구비한유기전계발광표시장치
KR101030027B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR100761082B1 (ko) 박막트랜지스터 및 그의 제조 방법
TWI531072B (zh) 薄膜電晶體、製造其之方法、具有薄膜電晶體之有機發光二極體顯示裝置及製造其之方法
JP5274341B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
KR101049810B1 (ko) 박막트랜지스터, 그의 제조방법 및 이를 포함하는 유기전계발광표시장치

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120518

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120912

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121107

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121127

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130227

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131001

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131023

R150 Certificate of patent or registration of utility model

Ref document number: 5399298

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250