KR101901361B1 - 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법 - Google Patents
다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법 Download PDFInfo
- Publication number
- KR101901361B1 KR101901361B1 KR1020110128525A KR20110128525A KR101901361B1 KR 101901361 B1 KR101901361 B1 KR 101901361B1 KR 1020110128525 A KR1020110128525 A KR 1020110128525A KR 20110128525 A KR20110128525 A KR 20110128525A KR 101901361 B1 KR101901361 B1 KR 101901361B1
- Authority
- KR
- South Korea
- Prior art keywords
- chamber
- layer
- forming
- silicon layer
- amorphous silicon
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 57
- 230000015572 biosynthetic process Effects 0.000 title claims description 6
- 239000010409 thin film Substances 0.000 title abstract description 23
- 229910021419 crystalline silicon Inorganic materials 0.000 title 1
- 229910052731 fluorine Inorganic materials 0.000 claims abstract description 99
- 239000011737 fluorine Substances 0.000 claims abstract description 99
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims abstract description 94
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 94
- 238000004140 cleaning Methods 0.000 claims abstract description 81
- 229910052751 metal Inorganic materials 0.000 claims abstract description 65
- 239000002184 metal Substances 0.000 claims abstract description 65
- 239000003054 catalyst Substances 0.000 claims abstract description 58
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 37
- 238000002425 crystallisation Methods 0.000 claims abstract description 33
- 230000008025 crystallization Effects 0.000 claims abstract description 27
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 238000010438 heat treatment Methods 0.000 claims abstract description 18
- 239000010410 layer Substances 0.000 claims description 254
- 239000007789 gas Substances 0.000 claims description 57
- 239000001257 hydrogen Substances 0.000 claims description 28
- 229910052739 hydrogen Inorganic materials 0.000 claims description 28
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 14
- 238000009832 plasma treatment Methods 0.000 claims description 12
- 238000010926 purge Methods 0.000 claims description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000006227 byproduct Substances 0.000 claims description 10
- 238000007599 discharging Methods 0.000 claims description 8
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 7
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 5
- 229910052787 antimony Inorganic materials 0.000 claims description 5
- 229910052793 cadmium Inorganic materials 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 5
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 229910052703 rhodium Inorganic materials 0.000 claims description 5
- 229910052707 ruthenium Inorganic materials 0.000 claims description 5
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 229910052709 silver Inorganic materials 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 9
- 239000010408 film Substances 0.000 description 34
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 238000002161 passivation Methods 0.000 description 7
- -1 polyethylene dihydroxythiophene Polymers 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000012044 organic layer Substances 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 238000000231 atomic layer deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000006356 dehydrogenation reaction Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229920000767 polyaniline Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- YOZHUJDVYMRYDM-UHFFFAOYSA-N 4-(4-anilinophenyl)-3-naphthalen-1-yl-n-phenylaniline Chemical compound C=1C=C(C=2C(=CC(NC=3C=CC=CC=3)=CC=2)C=2C3=CC=CC=C3C=CC=2)C=CC=1NC1=CC=CC=C1 YOZHUJDVYMRYDM-UHFFFAOYSA-N 0.000 description 1
- MBPCKEZNJVJYTC-UHFFFAOYSA-N 4-[4-(n-phenylanilino)phenyl]aniline Chemical compound C1=CC(N)=CC=C1C1=CC=C(N(C=2C=CC=CC=2)C=2C=CC=CC=2)C=C1 MBPCKEZNJVJYTC-UHFFFAOYSA-N 0.000 description 1
- 239000005725 8-Hydroxyquinoline Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- RBTKNAXYKSUFRK-UHFFFAOYSA-N heliogen blue Chemical compound [Cu].[N-]1C2=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=NC([N-]1)=C(C=CC=C3)C3=C1N=C([N-]1)C3=CC=CC=C3C1=N2 RBTKNAXYKSUFRK-UHFFFAOYSA-N 0.000 description 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 230000002452 interceptive effect Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229940052961 longrange Drugs 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229960003540 oxyquinoline Drugs 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- TVIVIEFSHFOWTE-UHFFFAOYSA-K tri(quinolin-8-yloxy)alumane Chemical compound [Al+3].C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1.C1=CN=C2C([O-])=CC=CC2=C1 TVIVIEFSHFOWTE-UHFFFAOYSA-K 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
- H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
- H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
- H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Ceramic Engineering (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Abstract
본 발명의 일 실시예는, 상기 챔버 내에서 기판 상에 비정질 실리콘층을 형성하는 단계와, 상기 챔버를 세정하는 단계와, 상기 챔버 세정 중에 발생하는 불소를 제거하는 단계와, 상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계와, 열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계를 구비하는 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 제조 방법을 제공한다.
Description
본 발명의 실시예들은 다결정 실리콘층의 제조 방법 및 상기 방법에 의하여 형성된 다결정 실리콘층을 이용한 박막 트랜지스터의 형성방법에 관한 것이다.
박막 트랜지스터(thin film transistor)는 절연성 지지 기판 위에 반도체 박막을 이용하여 만든 특별한 종류의 전계 효과 트랜지스터이다. 박막 트랜지스터는 전계 효과 트랜지스터와 마찬가지로 게이트, 드레인, 소스의 세 단자를 가진 소자이며, 가장 주된 기능은 스위칭 동작이다. 박막 트랜지스터는 센서, 기억 소자, 광 소자 등에도 이용되지만, 평판 디스플레이의 화소 스위칭 소자 또는 구동소자로서 주로 이용된다.
현재 노트북 PC, 모니터, TV, 모바일 기기 등 이미 상용화가 진행된 제품들은 대부분 비정질 실리콘 박막 트랜지스터(a-Si TFT)를 사용하고 있다. 비정질 실리콘은 원자 배열이 결정처럼 규칙적이지 않고, 단거리 질서는 있지만 장거리 질서는 없는 실리콘이다. 비정질 실리콘은 대면적 증착이 잘 되고, 저온에서 유리 기판 상에 용이하게 제작할 수 있기 때문에 박막 트랜지스터에 가장 많이 사용되고 있다. 그러나 디스플레이의 대형화 및 고화질화 추세에 의하여 소자의 고성능이 요구됨에 따라, 전자 이동도가 0.5~1cm2/Vs 수준인 비정질 실리콘 박막 트랜지스터보다 높은 이동도를 갖는 고성능 박막 트랜지스터 및 제조 기술이 요구되고 있다.
다결정 실리콘 박막 트랜지스터(poly-Si TFT)는 기존의 비정질 실리콘 박막 트랜지스터보다 월등히 높은 성능을 갖는다. 다결정 실리콘 박막 트랜지스터는 수십에서 수백 cm2/Vs의 이동도를 갖기 때문에 높은 이동도를 요구하는 데이터 구동 회로나 주변 회로 등을 기판 내에 내장할 수 있도록 하며, 트랜지스터의 채널을 작게 만들 수 있으므로 화면의 개구율을 크게 할 수 있게 한다. 또한, 구동 회로의 내장으로 인하여 화소수의 증가에 따른 구동 회로 연결을 위한 배선 피치의 한계가 없으므로 고해상도가 가능하며, 구동전압과 소비전력을 낮출 수 있고, 소자 특성 열화 문제가 매우 적은 장점이 있다.
본 발명의 주된 목적은 챔버 내 불소를 제거함으로써 균일한 결정화도를 갖는 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 실리콘층의 형성 방법은, 상기 챔버 내에서 기판 상에 비정질 실리콘층을 형성하는 단계와, 상기 챔버를 세정하는 단계와, 상기 챔버의 세정 중에 발생하는 불소를 제거하는 단계와, 상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계와, 열처리로 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계를 구비할 수 있다.
상기 챔버를 세정하는 단계는, 상기 챔버 내에 불소기반 세정가스를 상기 챔버 내에 공급하여 상기 챔버를 세정할 수 있다.
상기 불소기반 세정가스는 NF3일 수 있다.
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 챔버 내부를 수소 플라즈마 처리할 수 있다.
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 비정질 실리콘층의 표면을 수소 플라즈마로 처리하여 상기 불소를 제거할 수 있다.
상기 비정질 실리콘층을 형성 후 Ar 가스를 이용하여 상기 챔버 내부의 잔류 가스 또는 부산물을 상기 챔버 외부로 배출하는 퍼지(purge) 단계를 더 구비할 수 있다.
상기 비정질 실리콘층 형성 전에 상기 기판 상에 버퍼층을 형성하는 단계를 더 구비할 수 있다.
상기 버퍼층 형성 후, 상기 챔버 내에 불소기반 세정가스를 상기 챔버 내에 공급하여 상기 챔버를 세정할 수 있다.
상기 불소기반 세정가스는 NF3일 수 있다.
상기 챔버 세정 후 상기 비정질 실리콘층 형성 전, 상기 챔버 세정 중에 발생하는 불소를 제거하는 단계를 더 구비할 수 있다.
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 챔버 내부를 수소 플라즈마 처리할 수 있다.
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 버퍼층의 표면을 수소 플라즈마로 처리하여 상기 불소를 제거할 수 있다.
상기 버퍼층을 형성 후 Ar 가스를 이용하여 상기 챔버 내부의 잔류 가스 또는 부산물을 상기 챔버 외부로 배출하는 퍼지(purge) 단계를 더 구비할 수 있다.
상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함할 수 있다.
상기 금속 촉매층은 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나일 수 있다.
상기 비정질 실리콘층 상에 캡핑층(capping layer)을 형성하고, 상기 캡핑층 상에 상기 금속 촉매층을 형성할 수 있다.
상기 비정질 실리콘층 상에 열산화막을 형성하고, 상기 열산화막 상에 상기 금속 촉매층을 형성할 수 있다.
본 발명의 일 실시예에 따른 박막 트랜지스터의 제조 방법은, 상기 챔버 내에서 기판 상에 비정질 실리콘층을 형성하는 단계와, 상기 챔버를 세정하는 단계와, 상기 챔버 세정 중에 발생하는 불소를 제거하는 단계와, 상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계와, 열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계와, 상기 다결정 실리콘층을 소정 형상의 반도체층으로 패터닝하는 단계와, 상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계와, 상기 게이트 절연막 상에 상기 반도체층의 채널 영역에 대응되도록 형성된 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 층간 절연막을 형성하는 단계와, 상기 층간 절연막 상에 배치되고, 상기 반도체층의 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계를 포함할 수 있다.
상기 챔버를 세정하는 단계는, 상기 챔버 내에 불소기반 세정가스를 상기 챔버 내에 공급하여 상기 챔버를 세정할 수 있다.
상기 불소기반 세정가스는 NF3일 수 있다.
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 챔버 내부를 수소 플라즈마 처리할 수 있다.
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 비정질 실리콘층의 표면을 수소 플라즈마로 처리하여 상기 불소를 제거할 수 있다.
상기 비정질 실리콘층을 형성 후 Ar 가스를 이용하여 상기 챔버 내부의 잔류 가스 또는 부산물을 상기 챔버 외부로 배출하는 퍼지(purge) 단계를 더 구비할 수 있다.
상기 비정질 실리콘층 형성 전에 상기 기판 상에 버퍼층을 형성하는 단계를 더 구비할 수 있다.
상기 버퍼층 형성 후, 상기 챔버 내에 불소기반 세정가스를 상기 챔버 내에 공급하여 상기 챔버를 세정할 수 있다.
상기 불소기반 세정가스는 NF3일 수 있다.
상기 챔버 세정 후 상기 비정질 실리콘층 형성 전, 상기 챔버 세정 중에 발생하는 불소를 제거하는 단계를 더 구비할 수 있다.
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 챔버 내부를 수소 플라즈마 처리할 수 있다.
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 버퍼층의 표면을 수소 플라즈마로 처리하여 상기 불소를 제거할 수 있다.
상기 버퍼층을 형성 후 Ar 가스를 이용하여 상기 챔버 내부의 잔류 가스 또는 부산물을 상기 챔버 외부로 배출하는 퍼지(purge) 단계를 더 구비할 수 있다.
상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함할 수 있다.
상기 금속 촉매층은 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나일 수 있다.
상기 비정질 실리콘층 상에 캡핑층(capping layer)을 형성하고, 상기 캡핑층 상에 상기 금속 촉매층을 형성할 수 있다.
상기 비정질 실리콘층 상에 열산화막을 형성하고, 상기 열산화막 상에 상기 금속 촉매층을 형성할 수 있다.
상기한 바와 같이 이루어진 본 발명의 실시예들에 따르면, 챔버 내 불소를 제거함으로써 상기 불소에 의해 비정질 실리콘의 결정화가 저해되는 것을 방지하여 균일한 다결절 실리콘층을 형성할 수 있다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 SGS 결정화법으로 다결정 실리콘층을 제조하는 방법을 개략적으로 도시한 단면도들이다.
도 10 내지 도 12는 본 발명의 일 실시예에 따른 SGS 결정화법을 이용하여 박막 트랜지스터를 제조하는 방법을 개략적으로 도시한 단면도들이다.
도 13은 본 발명의 일 실시예에 따른 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 14는 결정화를 확인하기 위해 기판 상의 다결정 실리콘층을 촬영한 위치를 나타낸다.
도 15는 불소가 존재하는 상태에서 다결정 실리콘층을 촬영한 사진이다.
도 16 내지 18은 불소가 제거된 후 결정화가 이루어진 다결정 실리콘층을 촬영한 사진이다.
도 10 내지 도 12는 본 발명의 일 실시예에 따른 SGS 결정화법을 이용하여 박막 트랜지스터를 제조하는 방법을 개략적으로 도시한 단면도들이다.
도 13은 본 발명의 일 실시예에 따른 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 14는 결정화를 확인하기 위해 기판 상의 다결정 실리콘층을 촬영한 위치를 나타낸다.
도 15는 불소가 존재하는 상태에서 다결정 실리콘층을 촬영한 사진이다.
도 16 내지 18은 불소가 제거된 후 결정화가 이루어진 다결정 실리콘층을 촬영한 사진이다.
이하, 첨부된 도면들에 도시된 본 발명의 바람직한 실시예를 참조하여 본 발명을 보다 상세히 설명한다.
도 1 내지 도 9는 본 발명의 일 실시예에 따른 SGS 결정화법으로 다결정 실리콘층을 제조하는 방법을 개략적으로 도시한 단면도들이다.
도 1을 참조하면, 기판(100) 상에 버퍼층(110)을 형성한다.
기판(100)은 SiO2를 주성분으로 하는 투명 재질의 글라스재로 형성될 수 있으나, 이에 한정되지 않는다.
버퍼층(110)은 기판(100)으로부터 불순 원소의 침투를 방지하며 표면을 평탄화하는 역할을 하는 것으로, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함할 수 있다.
다음으로, 도 2를 참조하면, 불소기반 세정가스를 이용하여 챔버(1000) 내를 세정한다. 버퍼층(110)은 일반적으로 화학적 기상 증착법(chemical vapor deposition: CVD)에 의해 형성하게 되는데, 기판(100) 상에 버퍼층(110)이 형성될 뿐만 아니라 버퍼층(110)과 동일한 물질들을 포함한 파티클들이 챔버(1000) 내벽에 증착될 수 있다. 챔버(1000) 내의 파티클들을 제거하기 위해 불소기반 세정 가스를 챔버(1000) 내에 주입하여 챔버(1000) 내 파티클들을 제거한다. 불소기반 세정 가스는 염소와 불소를 포함한 NF3가 이용될 수 있다.
다음으로, 도 3을 참조하면, 불소를 제거한다. 즉, 이전 단계에서 챔버(1000) 내의 파티클들을 제거하기 위해 불소기반 세정 가스를 이용하는데, 불소기반 세정 가스를 챔버(1000) 내에 주입하게 되면 챔버(1000) 내에는 불소가 존재하게 되며, 상기 불소는 버퍼층(110) 상에도 존재할 수 있다. 이와 같이 버퍼층(110) 표면에 불소가 존재하게 되면 금속 촉매층 형성 단계에서 금속과 불소가 결합하여 금속과 실리콘이 결합하는 것을 방해하여 결정화를 불균일하게 되는 문제점이 발생한다. 따라서, 본 발명의 일 실시예에서는 금속 촉매층 형성 전에 챔버(1000) 내의 불소를 제거한다. 불소를 제거하기 위해서는 불소기반 세정가스를 이용하여 챔버(1000) 내 세정 후에 수소 플라즈마 처리를 하여 버퍼층(110) 표면의 불소 및 챔버(1000) 내의 불소를 제거한다.
본 발명의 다른 실시예로서, 아르곤 퍼지(Ar purge)를 통하여 챔버(1000) 내의 불소를 제거할 수 있다. 아르곤 퍼지는 아르곤(Ar) 가스를 이용하여 챔버(1000) 내부의 불소와 같은 잔류 가스나 부산물을 챔버(1000) 외부로 배출로 배출시키는 것이다.
다음으로, 도 4를 참조하면, 버퍼층(110) 상에 비정질 실리콘층(120)을 형성한다. 비정질 실리콘층(120)은 일반적으로 화학적 기상 증착법(chemical vapor deposition: CVD)에 의해 형성하게 되는데, 화학적 기상 증착법에 의해 형성된 비정질 실리콘층(120)은 수소와 같은 가스를 함유하게 된다. 이 가스는 전자 이동도를 감소시키는 등의 문제를 발생시킬 수 있으므로 상기 비정질 실리콘층(120) 내에 수소가 잔류하지 않도록 탈수소 공정을 진행할 수 있다. 그러나 이와 같은 탈수소 공정은 필수적인 공정은 아니므로 생략할 수 있음은 물론이다. 본 발명의 또 다른 실시예는 버퍼층(110) 없이 기판(100) 상에 비정질 실리콘층(120)이 형성될 수 있다.
다음으로, 도 5를 참조하면, 불소기반 세정가스를 이용하여 챔버(1000) 내를 세정한다. 비정질 실리콘층(120)은 일반적으로 화학적 기상 증착법(CVD)에 의해 형성하게 되는데, 버퍼층(110) 상에 비정질 실리콘층(120)이 형성될 뿐만 아니라 비정질 실리콘층(120)과 동일한 물질들을 포함한 파티클들이 챔버(1000) 내벽에 증착될 수 있다. 챔버(1000) 내의 파티클들을 제거하기 위해 불소기반 세정 가스를 챔버(1000) 내에 주입하여 챔버(1000) 내 파티클들을 제거한다. 불소기반 세정 가스는 염소와 불소를 포함한 NF3가 이용될 수 있다.
다음으로, 도 6을 참조하면, 불소를 제거한다. 즉, 이전 단계에서 챔버(1000) 내의 파티클들을 제거하기 위해 불소기반 세정 가스를 이용하는데, 불소기반 세정 가스를 챔버(1000) 내에 주입하게 되면 챔버(1000) 내에는 불소가 존재하게 되며, 상기 불소는 비정질 실리콘층(120) 상에도 존재할 수 있다. 이와 같이 비정질 실리콘층(120) 표면에 불소가 존재하게 되면 금속 촉매층(도 7의 140) 형성 단계에서 금속과 불소가 결합하여 금속과 실리콘이 결합하는 것을 방해하여 결정화를 불균일하게 되는 문제점이 발생한다. 따라서, 본 발명의 일 실시예에서는 금속 촉매층 형성 전에 챔버(1000) 내의 불소를 제거한다. 불소를 제거하기 위해서는 불소기반 세정가스를 이용하여 챔버(1000) 내 세정 후에 수소 플라즈마 처리를 하여 비정질 실리콘층(120) 표면의 불소 및 챔버(1000) 내의 불소를 제거한다.본 발명의 다른 실시예로서, 아르곤 퍼지(Ar purge)를 통하여 챔버(1000) 내의 불소를 제거할 수 있다. 아르곤 퍼지는 아르곤(Ar) 가스를 이용하여 챔버(1000) 내부의 불소와 같은 잔류 가스나 부산물을 챔버(1000) 외부로 배출로 배출시키는 것이다.
다음으로, 도 7을 참조하면, 비정질 실리콘층(120) 상에 금속 촉매(141)가 포함된 금속 촉매층(140)을 형성한다. 금속 촉매(141)는 비정질 실리콘층(120) 상에 원자 수준의 두께로 일정하게 증착할 수 있는 원자층 증착법(atomic layer deposition: ALD)을 이용하여 비정질 실리콘층(120) 상에 주입하거나, 금속 촉매(141)를 타겟으로 스퍼터링 함으로써 비정질 실리콘층(120) 상에 직접 금속 촉매(141)를 주입할 수 있다
상기와 같은 금속 촉매(141)의 표면 농도는 1011 내지 1015 atoms/cm2 로 형성하는 것이 바람직하다. 금속 촉매(141)의 표면 농도가 1011 atoms/cm2 보다 작을 경우 결정화의 핵인 시드(seed)의 양이 적어 결정화가 어렵고, 금속 촉매(141)의 표면 농도가 1015 atoms/cm2 보다 많을 경우 비정질 실리콘층(120)으로 확산되는 금속 촉매(141)의 양이 많아 MIC 결정화법에 의한 결정화가 일어나고, 잔류하는 금속 촉매(141)의 양이 많아지는 문제가 있기 때문이다.
또한, 금속 촉매(141)로는 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나를 사용할 수 있는데, 바람직하게는 니켈(Ni)을 이용한다. 본 실시예에서는 금속 촉매(141)로 니켈을 사용하였다.
도 8 및 도 9를 참조하면, 상기와 같이 형성된 금속 촉매층(140)에 열처리하여 비정질 실리콘층(120)을 다결정 실리콘층(220)으로 결정화한다.
이와 같은 열처리 시, 일부의 금속 촉매(141a)는 금속 촉매층(140)을 통과하여 비정질 실리콘층(120)까지 확산되고, 일부의 금속 촉매(141b)는 금속 촉매층(140)을 통과하지 못하고 금속 촉매층(140)에 잔류하게 된다.
이때, 금속 촉매층(140)을 통과하여 비정질 실리콘층(120)에 도달한 금속 촉매(141a)들에 의해 비정질 실리콘층(120)이 다결정 실리콘층(220)으로 결정화된다. 즉, 금속 촉매(141a)가 비정질 실리콘층(120)의 실리콘과 결합하여 금속 실리사이드를 형성하고, 상기 금속 실리사이드가 결정화의 핵인 시드(seed)를 형성하게 되어 비정질 실리콘층(120)이 다결정 실리콘층(220)으로 결정화된다.
이때, 열처리 공정은 로(furnace) 공정, RTA(rapid thermal annealing) 공정, UV 공정 또는 레이저 공정 중 어느 하나의 공정을 이용할 수 있다.
한편, 상기 열처리 공정은 두 번에 걸쳐 실시할 수 있는데, 제 1 열처리 공정은 금속 촉매층(140)의 금속 촉매가 비정질 실리콘층(120)의 계면으로 이동하여 시드(seed)를 형성하는 공정이고, 제 2 열처리 공정은 상기 시드에 의해 비정질 실리콘층(120)이 다결정 실리콘층(220)으로 결정화되는 공정이다. 이때, 제 1 열처리 공정은 200℃ 내지 800℃에서 수행되고, 제 2 열처리 공정은 400℃ 내지 1300℃에서 수행될 수 있다.
한편, 결정화 이후에는 금속 촉매층(140)을 제거한다.
본 발명의 또 다른 실시예로서, 비정질 실리콘층(120) 형성 후 비정질 실리콘층(120) 상에 열산화막(미도시)을 형성할 수 있다. 열산화막은 비정질 실리콘층(120)을 열산화시켜 형성한다. 이와 같은 열산화막은 비정질 실리콘층(120)으로 확산되는 금속 촉매의 농도를 제어하는 것으로 종래의 캡핑층(미도시)과 같은 역할을 하는 것이다. 그러나 캡핑층보다 두께를 얇게 형성할 수 있기 때문에 캡핑층에 비하여 막질이 균질하여 금속 촉매(141)의 확산을 균일하게 할 수 있다.
본 실시예에서는 열산화막을 이용하여 금속 촉매의 농도를 제어하였지만 본 발명은 이에 한정되지 않는다. 즉, 열산화막 대신에 종래의 실리콘 나이트라이드로 형성되는 캡핑층을 사용하여도 무방하다.
뿐만 아니라, 원하는 범위의 금속 촉매(141)의 농도를 제어할 수 있는 것이라면, 상기와 같은 열산화막이나 캡핑층을 형성할 필요없이 상술한 바와 같이 비정질 실리콘층(120) 상에 직접 금속 촉매(141)를 원하는 농도로 형성할 수 있음은 물론이다.
도 10 내지 도 12는 본 발명의 일 실시예에 따른 SGS 결정화법을 이용하여 박막 트랜지스터(TR)를 제조하는 방법을 개략적으로 도시한 단면도들이고, 도 13은 도 10 내지 도 12에 따른 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치를 개략적으로 도시한 단면도이다.
도 10을 참조하면, 전술한 버퍼층(110a) 형성 후 불소를 제거한 후 금속 촉매(141)를 이용하여 결정화된 다결정 실리콘층(220)을 소정 형상으로 패터닝한 반도체층(221)이 구비된다.
상기 반도체층(221)을 덮도록 상기 버퍼층(110a) 상에 게이트 절연막(222)이 형성된다. 게이트 절연막(222)으로는 실리콘 옥사이드 또는 실리콘 나이트라이드와 같은 무기 절연막이 단층 또는 복수층으로 형성될 수 있다.
도 11을 참조하면, 게이트 절연막(222) 상에는 반도체층(221)의 채널 영역(221a)에 대응되도록 게이트 전극(223)이 형성되고, 상기 게이트 전극(223)을 덮도록 층간 절연막(224)이 형성된다.
한편, 반도체층(221)은 채널 영역(221a)과 소스 및 드레인 영역(221b, 221c)으로 구획되는데, 이는 게이트 전극(223) 형성 후, 게이트 전극(223)을 셀프 얼라인(self align) 마스크로 하여 소스 및 드레인 영역((221b, 221c)에 N 또는 P 타입 불순물을 도핑하여 형성할 수도 있고, 전술한 도 10에서 반도체층(221)을 형성한 직후에 불순물을 도핑하여 형성할 수도 있다.
도 12를 참조하면, 상기 층간 절연막(224) 상에는 소스 전극(225a) 및 드레인 전극(225b)이 콘택홀(contact hole)을 통해 상기 소스 영역(221b) 및 드레인 영역(221c)에 콘택된다.
도 13을 참조하면, 상기 층간 절연막(224) 상에 상기 박막 트랜지스터(TR)를 덮도록 패시베이션막(227)이 형성된다. 상기 패시베이션막(227)은 상면이 평탄화된 단일 또는 복수층의 절연막이 될 수 있다. 이 패시베이션막(227)은 무기물 및/또는 유기물로 형성될 수 있다.
상기 패시베이션막(227)을 관통하여 박막 트랜지스터(TR)의 드레인 전극(225b)을 노출시키도록 비아홀(via-hole)이 형성된다. 이 비아홀을 통하여 패시베이션막(227) 상에 소정 패턴으로 형성된 화소 전극(310)과 박막 트랜지스터(TR)가 전기적으로 연결된다.
패시베이션막(227) 상에는 화소 전극(310)의 가장자리를 덮도록 화소 정의막(pixel define layer: PDL)(320)이 형성된다. 이러한 화소 정의막(320)은 화소 전극(310)의 가장자리를 소정 두께로 덮으면서 화소를 정의하는 역할을 한다. 또한, 화소 전극(310)의 단부와 후술할 대향 전극(340) 사이의 거리를 증가시킴으로써 화소 전극(310)의 단부에서의 아크 발생을 방지하는 역할을 하기도 한다.
화소 전극(310) 상에는 발광층(331)을 포함하는 유기막(330)과 대향 전극(340)이 순차로 형성된다.
상기 유기막(330)은 저분자 또는 고분자 유기막이 사용될 수 있다. 저분자 유기막을 사용할 경우, 홀 주입층(HIL: Hole Injection Layer), 홀 수송층(HTL: Hole Transport Layer), 발광층(EML: Emission Layer)(331), 전자 수송층(ETL: Electron Transport Layer), 전자 주입층(EIL: Electron Injection Layer) 등이 단일 혹은 복합의 구조로 적층되어 형성될 수 있으며, 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N, N-디(나프탈렌-1-일)-N, N'-디페닐-벤지딘 (N, N'-Di(naphthalene-1-yl)-N, N'-diphenyl-benzidine: NPB), 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양하게 적용 가능하다.
한편, 고분자 유기막을 사용할 경우, 발광층(331)을 중심으로 화소 전극(310) 방향으로 홀 수송층(HTL)만이 포함될 수 있다. 홀 수송층(HTL)은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용할 수 있다. 이때, 상기 발광층은 적, 녹, 청색의 화소마다 독립되게 형성되고, 홀 주입층, 홀 수송층, 전자 수송층, 및 전자 주입층 등은 공통층으로서, 적, 녹, 청색의 화소에 공통으로 적용될 수 있다.
도 14는 결정화를 확인하기 위해 기판 상의 다결정 실리콘층(220)을 촬영한 위치를 나타내며, 도 15는 불소가 존재하는 상태에서 다결정 실리콘층을 촬영한 사진이며, 도 16 내지 18은 불소가 제거된 후 결정화가 이루어진 다결정 실리콘층을 촬영한 사진이다.
도 14를 참조하면, 도 14에 기재된 숫자들은 다결정 실리콘층을 촬영한 위치를 나타낸다. 즉, 1 내지 5는 기판의 최상부에서 동일한 폭 방향(X축 방향)으로 좌측에서 우측으로 위치하는 영역을 나타낸다. 6 내지 9는 1 내지 5의 위치에서 기판의 길이 방향(Y축 방향)으로 이격되어 기판의 좌측에서 우측으로 위치하는 영역을 나타낸다. 10 내지 12는 6 내지 9의 위치에서 기판의 길이 방향(Y축 방향)으로 이격되어 기판의 좌측에서 우측으로 위치하는 영역을 나타내며, 13 내지 16은 10 내지 12의 위치에서 기판의 길이 방향(Y축 방향)으로 이격되어 기판의 좌측에서 우측으로 위치하는 영역을 나타내며, 마지막으로 17 내지 21은 13 내지 16의 위치에서 기판의 길이 방향(Y축 방향)으로 이격되어 기판의 좌측에서 우측으로 위치하는 영역을 나타낸다.
도 15는 불소 제거를 위한 본 발명의 실시예를 실시하지 않은 상태에서 도 14의 1 내지 21 위치에서 촬영한 다결정 실리콘층을 나타낸다. 도 15는 공정 온도를 대략 400℃로 하고, NF3 기체의 압력을 대략 250Pa로 하여 챔버를 세정하는 공정이 이루어지는 경우 형성되는 다결정 실리콘층을 촬영한 사진이다.
도 15를 참조하면, 가장 상부의 5개의 작은 사진은 1 내지 5 위치를 촬영한 사진이며, 그 아래 사진들은 6 내지 21 위치에서 촬영한 사진을 6 내지 21 배치 순서에 따라 모아 놓은 것이다. 도 11에서 결정화가 불완전하게 이루어진 것을 확인할 수 있다. 특히, 도 15의 A 및 B는 불소가 금속과 결합하여 결정화가 불완전하게 이루어져 있다.
이에 반하여, 도 16 내지 18은 챔버 세정 후 불소를 제거하는 공정을 거친 후의 다결정 실리콘층을 촬영한 사진들이다. 도 16 내지 18 역시 도 15와 같이 도 14의 1 내지 21 위치의 다결정 실리콘층을 촬영한 사진을 나타낸다. 도 16은 공정 온도를 대략 400℃로 하고, NF3 기체의 압력을 대략 250Pa로 하여 챔버를 세정하고, 불소를 제거하기 위해 수소 플라즈마로 처리하는 공정이 이루어지는 경우 형성되는 다결정 실리콘층을 촬영한 사진이다. 수소 플라즈마 RF 파워는 대략 0.3 내지 2kW이다. NF3 기체로 챔버를 세정한 후 수소 플라즈마 처리를 하면 수소이온(H+)이 챔버 내에 잔존하는 불소이온(F-)과 결합하여 불화수소(HF)를 형성하고 펌프를 이용하여 불화수소를 제거함으로써 불소이온이 결정화를 위한 금속과 결합하는 것을 막을 수 있다. 이로써 기판의 결정화도를 높일 수 있다.
도 17은 공정 온도를 대략 400℃로 하고, NF3 기체의 압력을 대략 350Pa로 하여 챔버를 세정하는 공정이 이루어지는 경우 형성되는 다결정 실리콘층을 촬영한 사진이다. NF3 기체를 높은 압력으로 챔버에 공급하는 경우 NF3의 흐름을 증가시켜서 챔버 내 불소의 잔류를 저감시킬 수 있다. 챔버 내 불소의 양이 감소됨에 따라 기판의 결정화도를 높일 수 있다.
도 18은 공정 온도를 대략 400℃로 하고, NF3 기체의 압력을 대략 250Pa로 하여 챔버를 세정하고, 불소를 제거하기 위해 아르곤 퍼지(Ar purge)를 행하고, 수소 플라즈마로 처리하는 공정이 이루어지는 경우 형성되는 다결정 실리콘층을 촬영한 사진이다. 수소 플라즈마 RF 파워는 대략 0.3 내지 2kW이다. 아르곤 퍼지를 행하는 경우 NF3 기체에 의한 챔버 세정 주기를 감소시켜 챔버 내 잔존 불소를 줄일 수 있다. 이후 수소 플라즈마 처리를 하면 수소이온(H+)이 챔버 내에 잔존하는 불소이온(F-)과 결합하여 불화수소(HF)를 형성하고 펌프를 이용하여 불화수소를 제거함으로써 불소이온이 결정화를 위한 금속과 결합하는 것을 막을 수 있다. 이로써 기판의 결정화도를 더욱 높일 수 있다.
한편, 상기 실시예에서는 본 실시예에 따른 박막 트랜지스터를 포함하는 디스플레이 장치로서 유기 발광 디스플레이 장치를 설명하였지만, 본 발명은 이에 한정되지 않으며 액정 디스플레이 장치를 포함하여 모든 디스플레이 장치에 적용될 수 있음은 물론이다.
한편, 상기 도면들에 도시된 구성 요소들은 설명의 편의상 확대 또는 축소되어 표시될 수 있으므로, 도면에 도시된 구성요소들의 크기나 형상에 본 발명이 구속되는 것은 아니며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
100: 기판 110, 110a: 버퍼층
120: 비정질 실리콘층 140: 금속 촉매층
141: 금속 촉매 220: 다결정 실리콘층
221: 반도체층 222: 게이트 절연막
223: 게이트 전극 224: 층간 절연막
225a, 225b: 소스 전극, 드레인 전극
227: 패시베이션막 310: 화소 전극
320: 화소 정의막 331: 발광층
330: 유기막 340: 대향 전극
400: 봉지 기판
120: 비정질 실리콘층 140: 금속 촉매층
141: 금속 촉매 220: 다결정 실리콘층
221: 반도체층 222: 게이트 절연막
223: 게이트 전극 224: 층간 절연막
225a, 225b: 소스 전극, 드레인 전극
227: 패시베이션막 310: 화소 전극
320: 화소 정의막 331: 발광층
330: 유기막 340: 대향 전극
400: 봉지 기판
Claims (34)
- 챔버 내에서 기판 상에 비정질 실리콘층을 형성하는 단계;
상기 챔버 내에 불소기반 세정가스를 상기 챔버 내에 공급하여 상기 챔버를 세정하는 단계;
상기 챔버의 세정 중에 발생하는 불소를 제거하는 단계;
상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계; 및
열처리로 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;를 구비하는 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 삭제
- 제1항에 있어서,
상기 불소기반 세정가스는 NF3인 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 챔버 내에서 기판 상에 비정질 실리콘층을 형성하는 단계;
상기 챔버를 세정하는 단계;
상기 챔버의 세정 중에 발생하는 불소를, 상기 세정 단계 후 상기 챔버 내부를 수소 플라즈마 처리함으로써 제거하는 단계;
상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계; 및
열처리로 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;를 포함하는, 다결정 실리콘층의 제조 방법. - 챔버 내에서 기판 상에 비정질 실리콘층을 형성하는 단계;
상기 챔버를 세정하는 단계;
상기 챔버의 세정 중에 발생하는 불소를, 상기 세정 단계 후 상기 비정질 실리콘층의 표면을 수소 플라즈마로 처리함으로써 제거하는 단계;
상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계; 및
열처리로 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;를 포함하는, 다결정 실리콘층의 제조 방법. - 제1항에 있어서,
상기 비정질 실리콘층을 형성 후 Ar 가스를 이용하여 상기 챔버 내부의 잔류 가스 또는 부산물을 상기 챔버 외부로 배출하는 퍼지(purge) 단계를 더 구비하는 다결정 실리콘층의 제조 방법. - 제1항에 있어서,
상기 비정질 실리콘층 형성 전에 상기 기판 상에 버퍼층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 챔버 내에서 기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계;
상기 챔버 내에 불소기반 세정가스를 상기 챔버 내에 공급하여 상기 챔버를 세정하는 단계;
상기 챔버의 세정 중에 발생하는 불소를 제거하는 단계;
상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계; 및
열처리로 상기 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;를 포함하는, 다결정 실리콘층의 제조 방법. - 제8항에 있어서,
상기 불소기반 세정가스는 NF3인 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 제8항에 있어서,
상기 챔버 세정 후 상기 비정질 실리콘층 형성 전, 상기 챔버 세정 중에 발생하는 불소를 제거하는 단계를 더 구비하는 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 제10항에 있어서,
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 챔버 내부를 수소 플라즈마 처리하는 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 제10항에 있어서,
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 버퍼층의 표면을 수소 플라즈마로 처리하여 상기 불소를 제거하는 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 제10항에 있어서,
상기 버퍼층을 형성 후 Ar 가스를 이용하여 상기 챔버 내부의 잔류 가스 또는 부산물을 상기 챔버 외부로 배출하는 퍼지(purge) 단계를 더 구비하는 다결정 실리콘층의 제조 방법. - 제7항에 있어서,
상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함하는 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 제1항에 있어서,
상기 금속 촉매층은 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나인 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 제1항에 있어서,
상기 비정질 실리콘층 상에 캡핑층(capping layer)을 형성하고, 상기 캡핑층 상에 상기 금속 촉매층을 형성하는 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 제1항에 있어서,
상기 비정질 실리콘층 상에 열산화막을 형성하고, 상기 열산화막 상에 상기 금속 촉매층을 형성하는 것을 특징으로 하는 다결정 실리콘층의 제조 방법. - 챔버 내에서 기판 상에 비정질 실리콘층을 형성하는 단계
상기 챔버 내에 불소기반 세정가스를 상기 챔버 내에 공급하여 상기 챔버를 세정하는 단계;
상기 챔버 세정 중에 발생하는 불소를 제거하는 단계;
상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계;
열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;
상기 다결정 실리콘층을 소정 형상의 반도체층으로 패터닝하는 단계;
상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 상기 반도체층의 채널 영역에 대응되도록 형성된 게이트 전극을 형성하는 단계;
상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 층간 절연막을 형성하는 단계; 및
상기 층간 절연막 상에 배치되고, 상기 반도체층의 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터의 제조 방법. - 삭제
- 제18항에 있어서,
상기 불소기반 세정가스는 NF3인 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 챔버 내에서 기판 상에 비정질 실리콘층을 형성하는 단계;
상기 챔버를 세정하는 단계;
상기 챔버의 세정 중에 발생하는 불소를, 상기 세정 단계 후 상기 챔버 내부를 수소 플라즈마 처리함으로써 제거하는 단계;
상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계;
열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;
상기 다결정 실리콘층을 소정 형상의 반도체층으로 패터닝하는 단계;
상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 상기 반도체층의 채널 영역에 대응되도록 형성된 게이트 전극을 형성하는 단계;
상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 층간 절연막을 형성하는 단계; 및
상기 층간 절연막 상에 배치되고, 상기 반도체층의 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는, 박막 트랜지스터의 제조 방법. - 챔버 내에서 기판 상에 비정질 실리콘층을 형성하는 단계;
상기 챔버를 세정하는 단계;
상기 챔버의 세정 중에 발생하는 불소를, 상기 세정 단계 후 상기 비정질 실리콘층의 표면을 수소 플라즈마로 처리함으로써 제거하는 단계;
상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계;
열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;
상기 다결정 실리콘층을 소정 형상의 반도체층으로 패터닝하는 단계;
상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 상기 반도체층의 채널 영역에 대응되도록 형성된 게이트 전극을 형성하는 단계;
상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 층간 절연막을 형성하는 단계; 및
상기 층간 절연막 상에 배치되고, 상기 반도체층의 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는, 박막 트랜지스터의 제조 방법. - 제18항에 있어서,
상기 비정질 실리콘층을 형성 후 Ar 가스를 이용하여 상기 챔버 내부의 잔류 가스 또는 부산물을 상기 챔버 외부로 배출하는 퍼지(purge) 단계를 더 구비하는 박막 트랜지스터의 제조 방법. - 제18항에 있어서,
상기 비정질 실리콘층 형성 전에 상기 기판 상에 버퍼층을 형성하는 단계를 더 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 챔버 내에서 기판 상에 버퍼층을 형성하는 단계;
상기 버퍼층 상에 비정질 실리콘층을 형성하는 단계;
상기 챔버 내에 불소기반 세정가스를 상기 챔버 내에 공급하여 상기 챔버를 세정하는 단계;
상기 챔버 세정 중에 발생하는 불소를 제거하는 단계;
상기 비정질 실리콘층 상에 결정화를 위한 금속 촉매층을 형성하는 단계;
열처리로 비정질 실리콘층을 다결정 실리콘층으로 결정화하는 단계;
상기 다결정 실리콘층을 소정 형상의 반도체층으로 패터닝하는 단계;
상기 반도체층을 덮도록 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 상기 반도체층의 채널 영역에 대응되도록 형성된 게이트 전극을 형성하는 단계;
상기 게이트 전극을 덮도록 상기 게이트 절연막 상에 층간 절연막을 형성하는 단계; 및
상기 층간 절연막 상에 배치되고, 상기 반도체층의 소스 영역 및 드레인 영역과 전기적으로 접속하는 소스 전극 및 드레인 전극을 형성하는 단계;를 포함하는, 박막 트랜지스터의 제조 방법. - 제25항에 있어서,
상기 불소기반 세정가스는 NF3인 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제25항에 있어서,
상기 챔버 세정 후 상기 비정질 실리콘층 형성 전, 상기 챔버 세정 중에 발생하는 불소를 제거하는 단계를 더 구비하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제27항에 있어서,
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 챔버 내부를 수소 플라즈마 처리하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제27항에 있어서,
상기 불소를 제거하는 단계는, 상기 세정 단계 후 상기 버퍼층의 표면을 수소 플라즈마로 처리하여 상기 불소를 제거하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제27항에 있어서,
상기 버퍼층을 형성 후 Ar 가스를 이용하여 상기 챔버 내부의 잔류 가스 또는 부산물을 상기 챔버 외부로 배출하는 퍼지(purge) 단계를 더 구비하는 박막 트랜지스터의 제조 방법. - 제24항에 있어서,
상기 버퍼층은 실리콘 옥사이드, 실리콘 나이트라이드 또는 실리콘 옥시나이트라이드를 포함하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제18항에 있어서,
상기 금속 촉매층은 Ni, Pd, Ti, Ag, Al, Sn, Sb, Cu, Co, Mo, Tr, Ru, Rh, Cd, 및 Pt로 이루어진 군에서 선택된 하나인 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제18항에 있어서,
상기 비정질 실리콘층 상에 캡핑층(capping layer)을 형성하고, 상기 캡핑층 상에 상기 금속 촉매층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법. - 제18항에 있어서,
상기 비정질 실리콘층 상에 열산화막을 형성하고, 상기 열산화막 상에 상기 금속 촉매층을 형성하는 것을 특징으로 하는 박막 트랜지스터의 제조 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110128525A KR101901361B1 (ko) | 2011-12-02 | 2011-12-02 | 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법 |
| US13/485,684 US8841194B2 (en) | 2011-12-02 | 2012-05-31 | Method of forming polysilicon layer and method of manufacturing thin film transistor using the polysilicon layer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020110128525A KR101901361B1 (ko) | 2011-12-02 | 2011-12-02 | 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20130062102A KR20130062102A (ko) | 2013-06-12 |
| KR101901361B1 true KR101901361B1 (ko) | 2018-09-27 |
Family
ID=48524305
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020110128525A KR101901361B1 (ko) | 2011-12-02 | 2011-12-02 | 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US8841194B2 (ko) |
| KR (1) | KR101901361B1 (ko) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140094023A1 (en) * | 2012-09-28 | 2014-04-03 | National Applied Research Laboratories | Fabricating method of semiconductor chip |
| US10224432B2 (en) * | 2017-03-10 | 2019-03-05 | Applied Materials, Inc. | Surface treatment process performed on devices for TFT applications |
| KR20200128445A (ko) * | 2018-04-03 | 2020-11-12 | 어플라이드 머티어리얼스, 인코포레이티드 | H2 플라즈마를 사용하는 유동성 막 경화 |
| KR102414099B1 (ko) * | 2018-10-23 | 2022-06-29 | 주식회사 원익아이피에스 | 기판 처리 시스템 및 이를 이용한 박막 증착 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012806A (ja) | 1998-06-09 | 2000-01-14 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| JP2004022900A (ja) | 2002-06-18 | 2004-01-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2010206200A (ja) * | 2009-03-03 | 2010-09-16 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置及びその製造方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69125886T2 (de) | 1990-05-29 | 1997-11-20 | Semiconductor Energy Lab | Dünnfilmtransistoren |
| JP2652368B2 (ja) | 1996-04-05 | 1997-09-10 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型半導体装置の作製方法 |
| US6743700B2 (en) | 2001-06-01 | 2004-06-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor film, semiconductor device and method of their production |
| JP4216003B2 (ja) | 2001-06-01 | 2009-01-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US6780693B2 (en) | 2001-12-29 | 2004-08-24 | Lg.Philips Lcd Co., Ltd. | Method of fabricating polysilicon thin film transistor |
| KR100452444B1 (ko) | 2001-12-29 | 2004-10-08 | 엘지.필립스 엘시디 주식회사 | 다결정 실리콘 박막트랜지스터 제조방법 |
| US6936551B2 (en) * | 2002-05-08 | 2005-08-30 | Applied Materials Inc. | Methods and apparatus for E-beam treatment used to fabricate integrated circuit devices |
| KR100989200B1 (ko) | 2003-12-08 | 2010-10-20 | 엘지디스플레이 주식회사 | 다결정 실리콘 박막트랜지스터 제조방법 |
| KR101246572B1 (ko) | 2006-06-29 | 2013-03-25 | 엘지디스플레이 주식회사 | 박막트랜지스터의 제조방법 |
-
2011
- 2011-12-02 KR KR1020110128525A patent/KR101901361B1/ko active IP Right Grant
-
2012
- 2012-05-31 US US13/485,684 patent/US8841194B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000012806A (ja) | 1998-06-09 | 2000-01-14 | Samsung Electron Co Ltd | 半導体装置の製造方法 |
| JP2004022900A (ja) | 2002-06-18 | 2004-01-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2010206200A (ja) * | 2009-03-03 | 2010-09-16 | Samsung Mobile Display Co Ltd | 有機電界発光表示装置及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US8841194B2 (en) | 2014-09-23 |
| KR20130062102A (ko) | 2013-06-12 |
| US20130143378A1 (en) | 2013-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7749827B2 (en) | Thin film transistor (TFT) and flat panel display including the TFT and their methods of manufacture | |
| US8791032B2 (en) | Method of manufacturing thin film transistor, thin film transistor manufactured by using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured by using the method | |
| JP4588167B2 (ja) | 半導体装置の作製方法 | |
| KR101720533B1 (ko) | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층 제조 방법을 포함하는 박막 트랜지스터의 제조 방법, 상기 방법에 의해 제조된 박막 트랜지스터, 및 상기 박막 트랜지스터를 포함하는 유기 발광 디스플레이 장치 | |
| US8815663B2 (en) | Method of manufacturing thin film transistor, thin film transistor manufactured using the method, method of manufacturing organic light-emitting display apparatus, and organic light-emitting display apparatus manufactured using the method | |
| TWI553847B (zh) | 有機發光顯示裝置及其製造方法 | |
| US20050202602A1 (en) | Method of manufacturing a semiconductor device | |
| US8796122B2 (en) | Method of fabricating display device having a pixel region and a circuit region over the same substrate | |
| US7544550B2 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US9040964B2 (en) | Thin film semiconductor device and organic light-emitting display apparatus | |
| TW201301500A (zh) | 有機發光顯示裝置及其製造方法 | |
| KR101901361B1 (ko) | 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법 | |
| US20080135838A1 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| US20060001092A1 (en) | Thin film transistor (TFT) and flat panel display including TFT | |
| JP6142300B2 (ja) | 薄膜トランジスタの製造方法 | |
| TW201424005A (zh) | 製造多晶矽層之方法、製造包含其之有機發光顯示設備的方法、及使用其製造之有機發光顯示設備 | |
| US8729553B2 (en) | Thin film transistor including catalyst layer, method of fabricating the same, and organic light emitting diode display device having the TFT | |
| US20140363932A1 (en) | Zinc target including fluorine, method of fabricating zinc nitride thin film by using the same, and method of fabricating thin film transistor by using the same | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| KR100696548B1 (ko) | 평판 표시장치 및 그 제조방법 | |
| KR101353537B1 (ko) | 박막 트랜지스터의 제조방법 및 이 방법에 의해 제조된박막 트랜지스터를 구비한 표시 장치 | |
| JP2002118118A (ja) | 半導体装置の作製方法 | |
| US20140084268A1 (en) | Method of forming polysilicon film, thin film transistor and display device including polysilicon film | |
| KR100685435B1 (ko) | 박막트랜지스터 제조 방법 | |
| KR100696507B1 (ko) | 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |