DE69125886T2 - Dünnfilmtransistoren - Google Patents

Dünnfilmtransistoren

Info

Publication number
DE69125886T2
DE69125886T2 DE69125886T DE69125886T DE69125886T2 DE 69125886 T2 DE69125886 T2 DE 69125886T2 DE 69125886 T DE69125886 T DE 69125886T DE 69125886 T DE69125886 T DE 69125886T DE 69125886 T2 DE69125886 T2 DE 69125886T2
Authority
DE
Germany
Prior art keywords
film
silicon
transistor according
transistor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69125886T
Other languages
English (en)
Other versions
DE69125886D1 (de
Inventor
Shunpei Yamazaki
Hongyong Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2140580A external-priority patent/JP2805035B2/ja
Priority claimed from JP2293264A external-priority patent/JP2652267B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of DE69125886D1 publication Critical patent/DE69125886D1/de
Application granted granted Critical
Publication of DE69125886T2 publication Critical patent/DE69125886T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/118Oxide films

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Description

    Gebiet der Erfindung
  • Die Erfindung betrifft allgemein Dünnfilmtransistoren (nachfolgend als TFTs bezeichnet), und speziell, jedoch nicht ausschließlich, betrifft sie TFTs aus einem nicht-einkristallinen Halbleiter, z. B. IGFETs, und sie betrifft auch deren Herstellprozesse. Die Erfindung findet spezielle, jedoch nicht ausschließliche, Anwendung bei hoch-zuverlässigen Dünnfilmtransistoren, die zur Verwendung als Ansteuerelement eines Anzeigebildsensors oder einer Flüssigkristallvorrichtung oder dergleichen geeignet ist.
  • Hintergrund der Erfindung
  • Dünnfilmtransistoren können durch ein Verfahren mit chemischer Dampfniederschlagung auf einem isolierten Substrat in einer Atmosphäre mit vergleichsweise niedriger Temperatur, mit einer maximalen Temperatur von 500 ºC, hergestellt werden, wobei das Substrat z. B. aus einem billigen Material wie Natronglas oder Borsilikatglas besteht.
  • Ein derartiger Dünnfilmtransistor kann als Feldeffekttransistor strukturiert sein, und er kann dieselben Merkmale wie ein MOSFET aufweisen. Außerdem hat er, wie oben angegeben, den Vorteil, dass er bei niedriger Temperatur auf einem billigen, isolierenden Substrat hergestellt werden kann. Auch können Dünnfilmtransistoren unter Verwendung von CVD-Techniken auf einem großen Substrat hergestellt werden. Sie bieten daher gute Aussichten zur Verwendung als Schaltelemente eines Flüssigkristalldisplays vom Matrixtyp mit einer Vielzahl von Bildelementen, oder als Schaltelemente eines eindimensionalen oder zweidimensionalen Bildsensors.
  • Auch können Dünnfilmtransistoren unter Verwendung bereits durchgesetzter Photolithographietechniken hergestellt werden, durch die sehr feine Prozesse möglich sind, und sie können genau wie bei der Herstellung eines IC usw. integriert werden.
  • Fig. 1 der beigefügten zeichnungen zeigt den Aufbau eines typischen bekannten TFT. In Fig. 1 umfasst der Dünnfilmtransistor ein isolierendes Substrat 20 aus Glas, einen Halbleiter-Dünnfilm 21 aus einem nicht-einkristallinen Halbleiter, einen Sourcebereich 22, einen Drainbereich 23, eine Sourceelektrode 24, eine Drainelektrode 25, einen Gateisolierfilm 26 und eine Gateelektrode 27.
  • Bei diesem Typ von Dünnfilmtransistor wird der Stromfluss zwischen der Source 22 und dem Drain 23 dadurch gesteuert, dass eine Spannung an die Gateelektrode 27 angelegt wird. Die Ansprechgeschwindigkeit des Dünnfilmtransistors ist durch die folgende Gleichung gegeben:
  • S = µ V/L²,
  • wobei L die Kanallänge ist, µ die Ladungsträger-Beweglichkeit ist, und V die Gatespannung ist.
  • Beidiesem Typ von Dünnfilmtransistor enthält die nicht-einkristalline Halbleiterschicht viele Korngrenzen. Nicht-einkristalline Halbleiter haben, im Vergleich zu einkristallinen Halbleitern, Nachteile dahingehend, dass die Ladungsträger-Beweglichkeit wegen der vielen Korngrenzen sehr niedrig ist und so die Ansprechgeschwindigkeit des Transistors sehr langsam ist. Insbesondere dann, wenn ein amorpher Siliziumhalbleiter verwendet wird, beträgt die Ladungsträger-Beweglichkeit nur ungefähr 0,1 - 1 (cm²/C s), und sie ist zur Funktion als TFT zu niedrig.
  • Es ist offensichtlich, dass zum Überwinden dieses Problems die Kanallänge verkürzt werden muss und die Ladungsträger-Beweglichkeit erhöht werden muss. Zu diesen Zwecken erfolgen viele Verbesserungen.
  • Wenn die Kanallänge verringert wird, verhält sich die Aus wirkung auf die Ansprechgeschwindigkeit wie das Quadrat der Kanallänge, weswegen eine Verringerung der Kanallänge eine sehr wirkungsvolle Maßnahme zum Erhöhen der Ansprechgeschwindigkeit ist. Wenn jedoch Elemente auf einem großflächigen Substrat hergestellt werden, ist es schwierig, Photolithographietechniken zum Erzielen eines Abstands zwischen dem Source- und dem Drainbereich (dieser Abstand entspricht im wesentlichen der Kanallänge) von 10 µm oder weniger zu erzielen, und zwar wegen Beschränkungen der Genauigkeit des Prozesses sowie der Ausbeute und Problemen hinsichtlich der Herstellkosten. Demgemäß wurden bisher keine wirkungsvollen Maßnahmen zum Verkürzen der Kanallänge eines derartigen TFT aufgefunden.
  • Andererseits kann zum Erhöhen der Beweglichkeit (µ) der Halbleiterschicht ein einkristallines oder ein polykristallines Halbleitermaterial verwendet werden, und wenn ein amorphes Halbleitermaterial verwendet wird, sollte der aktive Bereich des TFT nach der Herstellung des Halbleiters unter Verwendung eines Prozesses wie einer Wärmebehandlung kristallisiert werden.
  • In diesem Fall ist eine Temperatur über derjenigen erforderlich, die normalerweise zum Herstellen von a-Si notwendig ist. Zum Beispiel gilt:
  • (1) Bei einem Dünnfilmtransistor aus einem amorphen Halbleitermaterial wird der amorphe Siliziumfilm bei einer Temperatur von ungefähr 250 ºC hergestellt, und dann ist zum Tempern durch Wärme eine Temperatur von 400 ºC erforderlich;
  • (2) Wenn ein polykristalliner Siliziumfilm durch ein Niederdruck-CVD-Verfahren hergestellt wird, beträgt die Maximaltemperatur, die zum Herstellen des Films und anschließend zum Umkristallisieren erforderlich ist, 500 bis 600 ºC;
  • (3) Bei einem Dünnfilmtransistor, bei dem nur eine aktive Schicht in eine polykristalline Struktur umgewandelt wird, beträgt die erforderliche CVD-Temperatur zum Herstellen der Halbleiterschicht 250 bis 450 ºC, jedoch überschreitet die Temperatur während des Umkristallisierens der aktiven Schicht durch einen CW-Laser 600 ºC.
  • TFTs werden im allgemeinen auf einem Substrat aus einem Material wie Natronglas hergestellt, und der aktive Bereich des TFT tritt in direkten Kontakt mit dem Glassubstrat, insbesondere bei Transistoren vom Stapeltyp und vom koplanaren Typ. Wenn ein TFT mit ausreichend schneller Ansprechgeschwindigkeit hergestellt wird, ist eine Wärmebehandlung wie die oben angegebene erforderlich, und so werden Verunreinigungen durch Alkalimetalle wie Natrium und Kalium, die im Glassubstrat vorhanden sind, von außen eindiffundiert und in die Halbleiterschicht hineingedrückt, die die aktive Schicht des TFT bildet. Dies verringert die Beweglichkeit der Halbleiterschicht und ändert den Schwellenwert, was die Charakteristik des Bauteils schlecht macht und nachteilige Auswirkung auf die Langzeitzuverlässigkeit des Bauteils hat.
  • Auch erzeugt der TFT während seines Betriebs Wärme, die bewirkt, dass die Temperatur des Glassubstrats ansteigt, was bewirkt, dass Fremdstoffe aus dem Substrat diffundieren, was ebenfalls nachteilige Auswirkung auf den TFT hat.
  • Allgemein gesagt, besteht der Gateisolator eines IGFET aus einem Siliziumoxidfilm, der durch ein Sputterverfahren hergestellt wird, wobei Argon (Ar) Gas als Sputtergas verwendet wird. Beim Sputterprozess werden die Argonatome von Natur aus in den Gateisolator eingeführt, und sie erzeugen im Halbleiterfilm eine feste Ladüng. Auch stoßen Ionen, wie sie während des Sputtervorgangs im Reaktionsraum existieren, mit der Oberfläche der aktiven Schicht des Dünnfilmtransistors zusammen, was eine Beschädigung der aktiven Schicht verursacht. Im Ergebnis entsteht im Grenzbereich zwischen der Gateisolierschicht und der aktiven Schicht des Transistors eine Mischschicht aus aktivem und isolierendem Material. Beim Herstellen eines TFT, wie oben beschrieben, müssen die Probleme der Ansprechgeschwindigkeit und der Zuverlässigkeit immernoch überwunden werden.
  • Es existiert eine Anzahl von Dokumenten aus dem Stand der Technik betreffend TFTs. Gemäß dem Dokument JP-A-61-183 970 (entsprechend dem Oberbegriff von Anspruch 1) wird ein Dünnfilm aus Si-Nitrid auf einem Glassubstrat unter der Gateelektrode eines TFT ausgebildet. Die Gateelektrode wird durch einen weiteren isolierenden Dünnfilm aus Si-Nitrid bedeckt. Es wird ausgeführt, dass ein derartiges Einbetten der Gateelektrode Spannungen abbaut und die Diffusion von im Glassubstrat vorhandenen Alkaliionen verhindert. Das Dokument JP-A-62-39 068 lehrt das Anordnen eines SiO&sub2;-Films als Pufferschicht zwischen einem Glassubstrat und einem TFT aus einkristallinemsilizium. Andererseits offenbart das Dokument JP-A-1-35 959 einen TFT, bei dem der Gateisolierfilm ein SiO&sub2;-Film ist, der durch ein Abscheidungsverfahren hergestellt wurde und in einer Halogenatom enthaltenden Sauerstoffatmosphäre getempert wurde. Der TFT wird auf einem isolierenden Substrat aus Quarz, Pyrex oder dergleichen hergestellt. Gemäß der Literaturstelle: T. Takeshita et al; Japanese Journal of Applied Physics, Vo. 27, NO. 11 (1988), Seiten L2118 - L2120, wird ein TFT durch thermisches Aufwachsen einer Oxidschicht auf einen p-Siliziumwafer hergestellt.
  • Dann wird der TFT über der Oxidschicht hergestellt, einschließlich einer Poly-Si-Schicht im Kanalbereich des Transistors.
  • Aufgaben und Zusammenfassung der Erfindung
  • Es wäre erwünscht, einen Hochgeschwindigkeits-TFT herzustellen, der einen nicht-einkristallinen Halbleiter verwendet, und die oben angegebenen Zuverlässigkeitsprobleme zu überwinden oder zumindest wesentlich zu verringern.
  • Die Erfindung ist in den beigefügten Ansprüchen dargelegt.
  • Die Erfindung sorgt gemäß einer Ausführungsform dafür, dass eine halogen-dotierte Isolierschicht mit einer Dicke von 50 nm (500 Å) bis 500 nm (5000 Å) auf einem Glassubstrat als unterer Schutzfilm hergestellt wird, bevor TFT-Elemente hergestellt werden, und die TFT-Elemente werden auf diesem Schutzfilm hergestellt. Mittels einer solchen Struktur ist es möglich, zu verhindern, dass im Glassubstrat vorhandene Fremdstoffe in die aktive Schicht des Dünnfilmtransistors oder in die Transistorelemente selbst eindringen, und einen Dünnfilmtransistor zu schaffen, der hohe Steilheit und hohe Feldeffekt-Beweglichkeit aufweist. Auch die Diffusion von Fremdstoffen aus dem Substrat, wofür die Tendenz bestand, wenn während des Betriebs des Bauteils Wärme erzeugt wurde, ist unterdrückt. Ferner kann bei einem erfindungsgemäßen Dünnfilmtransistor eine Beeinträchtigung der elektrischen Eigenschaften des Transistors gesteuert werden, was Langzeitstabilität und Zuverlässigkeit ergibt.
  • Die Erfindung sorgt ferner für den Zusatz eines Halogenelements zum Schutzfilm, wodurch Fremdstoffe, die von außen eindringen, oder Fremdstoffe im Film neutralisiert werden können. Durch das Halogenelement können auch Grenzflächenzustände zwischen der Isolierschicht und der Halbleiterschicht verringert werden. Dies erhöht die Stabilität und die Zuverlässigkeit des TFT. :
  • Die obigen und weitere Gesichtspunkte der Erfindung sind speziell in den beigefügten Ansprüchen dargelegt und werden unter Berücksichtung der folgenden detaillierten Beschreibung, die unter Bezugnahme auf die beigefügten Zeichnungen erfolgt, am besten zu verstehen sein.
  • Fig. 1 zeigt eine Schnittansicht eines Teils eines bekannten Dünnfilmtransistors;
  • Fig. 2(A) bis 2(C) zeigen den Herstellprozess eines Dünnfilmtransistors gemäß einem ersten Beispiel, wie für ein Verständnis der Erfindung von Nutzen;
  • Fig. 3(A) bis 3(C) zeigen den Herstellprozess eines Dünnfilmtransistors gemäß einem zweiten Beispiel, wie für ein Verständnis der Erfindung von Nutzen;
  • Fig. 4(A) bis 4(D) zeigen den Herstellprozess eines Dünnfilmtransistors gemäß einem Ausführungsbeispiel der Erfindung;
  • Fig. 5 ist ein Kurvenbild, das die Beziehung zwischen der Flachbandspannung eines durch ein Sputterverfahren hergestellten Isolierfilms und dem Prozentsatz von Argon im Sputtergas zeigt;
  • Fig. 6 ist ein Kurvenbild, das die Beziehung zwischen der Flachbandspannung eines durch ein Sputterverfahren hergestellten Isolierfilms und dem Prozentsatz eines Fluoridgases im Sputtergas zeigt;
  • Fig. 7 ist ein Kurvenbild, das die Beziehung zwischen der Standhaltespannung eines durch ein Sputterverfahren hergestellten Isolierfilms und dem Prozentsatz eines Fluoridgases im Sputtergas zeigt;
  • Fig. 8 ist ein Kurvenbild, das die Beziehung zwischen der Beweglichkeit eines durch ein Sputterverfahren hergestellten nicht-einkristallinen Halbleiters und dem Wasserstoffpartialdruck im Sputtergas zeigt;
  • Fig. 9 zeigt die Beziehung zwischen dem Wasserstoffpartialdruck im Sputtergas und der Schwellenspannung;
  • Fig. 10 bis 14 zeigen TFT-Sourcestrom-Sourcespannungs-Charakteristiken; und
  • Fig. 15 zeigt Ramanspektrogramm einer gemäß der Erfindung hergestellten Halbleiterschicht.
  • Detaillierte Beschreibung Beispiel 1
  • In den Fig. 2(A) bis 2(C) ist ein Herstellprozess für einen planaren Dünnfilmtransistor gemäß einem ersten Beispiel dargestellt, das für ein Verständnis der Erfindung von Nutzen ist.
  • Zunächst wird ein Glassubstrat 1 aus Natronglas hergestellt und an der gesamten Oberfläche des Substrats 1 wird durch Sputtern ein 300 nm dicker unterer Schutzfilm 2 aus Siliziumoxid hergestellt. Die Herstellbedingungen für den Film sind nachfolgend angegeben.
  • Sputtergas Sauerstoff 100 %
  • Reaktionsdruck 0,5 Pa
  • HF-Leistung 400 W
  • Substrattemperatur 150 ºC
  • Filmbildungsgeschwindigkeit 5 nm/Min.
  • Als nächstes wird ein ungefähr 100 nm dicker, eigenleitender, nicht-einkristalliner Siliziumhalbleiterfilm 3 durch ein CVD-Verfahren auf dem Schutzfilm 2 hergestellt. Die Herstellbedingungen sind unten angegeben.
  • Substrattemperatur 300 ºC
  • Reaktionsdruck 6,66 Pa (0,05 Torr)
  • HF-Leistung (13,56 MHz) 80 W
  • Verwendetes Gas SiH&sub4;
  • Danach wird ein vorbestimmter Ätzschritt so ausgeführt, dass die in Fig. 2(A) dargestellte Struktur erhalten wird.
  • Als nächstes wird zumindest in einem Bereich des Halbleiterfilms 3 eine aktive Schicht unter Verwendung eines Excimerlasers zum Ausführen von Lasertempern zum Fördern einer Polykristallisierung hergestellt. Die Bedingungen sind die folgenden.
  • Laserenergiedichte 200mJ/cm²
  • Anzahl von Bestrahlungsschüssen 50
  • Dann wird eine n-leitende nicht-einkristalline Siliziumschicht 4 durch ein CVD-Verfahren als nicht-einkristalline Halbleiterschicht mit niedrigem Widerstand auf der obigen Struktur hergestellt. Die Herstellbedingungen sind die folgenden.
  • Substrattemperatur 220 ºC
  • Reaktionsdruck 6,66 Pa (0,05 Torr)
  • HF-Leistung (13,56 MHz) 120 W
  • Verwendetes Gas SiH&sub4; + PH&sub3;
  • Filmdicke 150 nm (1500 Å)
  • Wenn diese nicht-einkristalline n-Siliziumhalbleiterschicht 4 hergestellt wird, kann eine große Menge an H&sub2;-Gas verwendet werden und die HF-Leistung kann erhöht werden, um Mikrokristalle zu erzeugen, was den elektrischen Widerstand verringert.
  • Dann wird ein Teil der n-Halbleiterschicht 4 durch Photolithographie so geätzt, dass sie in Source- und Drainbereiche 4 strukturiert ist und ein Kanalbereich 7 dazwischen gebildet ist, wie es in Fig. 2(B) dargestellt ist.
  • Danach wird eine Bearbeitung mit Wasserstoffplasma unter den folgenden Bedingungen ausgeführt, um den Kanalbereich 7 zu aktivieren.
  • Substrattemperatur 250 ºC
  • HF-Leistung 100 W
  • Bearbeitungszeit 60 Minuten
  • Ander Oberseite der in Fig. 2(B) dargestellten Struktur wird ein 100 nm dicker Gateisolierfilm 5 unter Verwendung desselben Materials und desselben Verfahrens hergestellt, das zum Herstellen des unteren Schutzfilms 2 verwendet wurde. Kontaktiöcher für den Source- und den Drainbereich werden unter Verwendung eines Ätzverfahrens hergestellt und dann werden Source- , Drain- und Gateelektroden 6 unter Verwendung von Aluminium hergestellt. Mittels des obigen Prozesses wird der in Fig. 2(C) dargestellte IGFET hergestellt.
  • Bei diesem Beispiel bestehen der Gateisolierfilm 5 und der untere Schutzfilm 2 aus demselben Material und sie sind unter Verwendung desselben Verfahrens hergestellt. Daher existiert während der Wärmebehandlung des Dünnfilmtransistors, oder wenn während des Betriebs des Transistors Wärme erzeugt wird, keine Differenz hinsichtlich der Wärmeexpansion der beiden, so dass kein Unterbrechen oder Abschälen der Aluminium- oder Metallelektroden auftritt, was dem Transistor Langzeitzuverlässigkeit verleiht.
  • Beispiel 2
  • Fig. 3(A) bis 3(C) zeigen den Herstellprozess eines IGFET gemäß einem zweiten Beispiel, das für das Verständnis der Erfindung von Nutzen ist. Als erstes wird ein 50 nm (500 Å) bis 500 nm (5000 Å) dicker Siliziumoxidfilm 2 durch ein Sputterverfahren als Schutzfilm auf dieselbe Weise wie beim Ausführungsbeispiel 1 auf einem Substrat 1 aus Natronglas hergestellt. Als nächstes wird auf dem unteren Schutzfilm 2 eine 200 nm dicke, metallischer Molybdänschicht 2 hergestellt. Auf der Oberseite dieser Struktur wird ein p-leitender, nicht-einkristalliner Siliziumfilm 8 mit niedrigem Widerstand hergestellt. Die Herstellbedingungen sind dabei die folgenden.
  • Substrattemperatur 230ºC
  • Reaktionsdruck 6,66 Pa (0,05 Torr)
  • HF-Leistung (13,56 MHz) 150 W
  • Verwendetes Gas Si&sub4; + B&sub2;H&sub6;
  • Filmdicke 20 nm (200 Å)
  • Diese Haibleiterschicht kann ohmschen Kontakt zu einer eigenleitenden Haibleiterschicht aufweisen, die später im Prozess hergestellt wird.
  • Als nächstes wird ein vorbestimmtes Muster geätzt und es wird die in Fig. 3(A) dargestellte Struktur erhalten. Auf der Oberseite dieser Struktur wird durch ein Sputterverfahren ein 200 nm dicker, eigenleitender, nicht-einkristalliner Siliziumhalbleiterfilm 3 hergestellt. Die Herstellbedingungen sind die folgenden.
  • Substrattemperatur 250 ºC
  • Reaktionsdruck 0,2 Pa
  • HF-Leistung (13,56 MHz) 80 W
  • Verwendetes Gas Ar
  • Dann wird, unter Verwendung desselben Prozesses, wie er beim Ausführungsbeispiel 1 beschrieben ist, die eigenleitende Haibleiterschicht 3 wärmebehandelt, um Polykristallisierung hervorzurufen, und sie wird unter Verwendung eines Prozesses mit Wasserstoffplasma aktiviert, und es wird die in Fig. 3(B) dargestellte Struktur erhalten.
  • Ferner wird durch Sputtern SiO&sub2; mit einer Dicke von 100 nm hergestellt, um auf dieselbe Weise wie beim Ausführungsbeispiel 1 einen Gateisolator 5 aufzubauen, wonach eine Gateelektrode 9 aus Molybdän mit einem vorbestimmten Muster hergestellt wird. So wird ein Dünnfilmtransistor hergestellt, wie er in Fig. 3(C) dargestellt ist.
  • Bei diesem Beispiel ist der Verdrahtungswiderstand sehr niedrig, da eine metallische Elektrode unter der Halbleiterschicht 8 mit niedrigem Widerstand liegt. Hinsichtlich eines TFT, der bei einer Flüssigkristallvorrichtung mit großer Fläche als Schaltelement verwendet wird, ist, wenn der Verdrahtungswiderstand niedrig ist, der Signalverlauf des Ansteuersignals nicht verzerrt und die Flüssigkristallvorrichtung kann mit hoher Geschwindigkeit angesteuert werden.
  • Der Siliziumoxidfilm wird bei diesem Ausführungsbeispiel unter Verwendung eines Sputterverfahrens hergestellt, jedoch kann er auch unter Verwendung von Photo-CVD, Plasma-CVD oder thermischer CVD hergestellt werden.
  • Ausführungsbeispiel der Erfindung
  • Nun wird unter Bezugnahme auf die Fig. 4(A) bis 4(D) ein Ausführungsbeispiel der Erfindung erläutert. Bei diesem Aus führungsbeispiel ist ein Halogenelement zum Schutzfilm auf dem Glassubstrat oder zum Gateisolator des IGFET, oder bevorzugter zu beiden, hinzugefügt.
  • Gemäß Fig. 4(A) wird ein 200 nm dicker SiO&sub2;-Film 12 unter Verwendung eines HF-Sputterverfahrens vom Magnetrontyp auf einem Glassubstrat 11 mit den folgenden Herstellbedingungen hergestellt.
  • Reaktionsgas O&sub2; 95 Volumen-%
  • NF&sub3; 5 Volumen-%
  • Filmbildungstemperatur 150 ºC
  • HF-Leistung (13,56 MHz) 400 W
  • Druck 0,5 Pa
  • Silizium wird als Target verwendet.
  • Ander Oberseite dieses Films 12 wird durch HF-Magnetronsputtern ein 100 nm dicker a-Si-Film 13 hergestellt, um einen Kanalbereich auszubilden, so dass die in Fig. 4(A) dargestellte Struktur erhalten wird. Die Filmbildung erfolgt in einer Atmosphäre eines Inertgases aus Argon und Wasserstoff, mit den unten angegebenen Bedingungen.
  • H&sub2;/(H&sub2; + Ar) = 80 % (Partialdruckverhältnis)
  • Filmbildungstemperatur 150 ºC
  • HF-Leistung (13,56 MHz) 400 W
  • Gesamtdruck 0,5 Pa
  • Einkristallines Silizium wird als Target verwendet.
  • Danach wird, bei einer Temperatur zwischen 450 ºC und 700 ºC, z. B. 600 ºC, und in einer Atmosphäre aus Wasserstoff oder eines inaktiven Gases, bei diesem Beispiel wird 100 % Stickstoff verwendet, der a-Si-Film 13 für 10 Stunden durch Wärme kristallisiert, so dass eine Siliziumhalbleiterschicht mit hoher Kristallinität erhalten ist. Wenn ein nicht-einkristallines Siliziumtarget verwendet wird und die Eingangsleistung verringert wird, wird die Kristallgröße kleiner und der Kristallzustand wird dichter, weswegen die anschließende Kristallisierung des Film durch Wärme erleichtert ist.
  • An diesem durch Wärme kristallisierten Siliziumhalbleiter wird eine Strukturierung ausgeführt und es wird die in Fig. 4(D) dargestellte Struktur erhalten. In einem Abschnitt der Halbleiterschicht 13 wird der Kanalbildungsbereich des Sperrschichthalbleiters hergestellt.
  • Als nächstes wird ein 100 nm dicker Siliziumoxidfilm (SiO&sub2;) 15 durch HF-Magnetronsputtern unter den folgenden Herstellbedingungen hergestellt.
  • Sauerstoff 95 Volumen-%; NF&sub3; 5 Volumen-%
  • Druck 0,5 Pa
  • Filmbildungstemperatur 100 ºC
  • HF-Leistung (13,56 MHz) 400 W
  • Es wird ein Siliziumtarget oder ein Synthesequarztarget verwendet.
  • Wenn ein amorphes Siliziumtarget verwendet wird und die zugeführte Leistung verringert wird, wird ein verdichteter Siliziumoxidfilm erhalten, in dem eine feste Ladung nur schwer existieren kann.
  • Wenn der bei dieser Erfindung verwendete Siliziumoxidfilm, z. B. der Gateisolierfilm, unter Verwendung eines Sputterverfahrens hergestellt wird, ist es bevorzugt, dass der zentsatz von Inertgasen weniger als 50 % bezogen auf die Halogen- und Oxidgase ausmacht und wünschenswerterweise ist kein Inertgas vorhanden.
  • Auch dann, wenn ein Wasserstoff enthaltendes Gas mit einem Sauerstoff enthaltenden Gas mit 2 - 20 Volumen-% gemischt wird, ist es möglich, Alkaliionen zu neutralisieren, die zufällig in den Siliziumoxidfilm 15 eingemischt sind, und gleichzeitig freie Siliziumbindungen zu neutralisieren.
  • Auf dem Siliziumoxidfilm 15 wird durch Sputtern, CVD oder dergleichen eine Halbleiterschicht (z. B. Si) hergestellt, die mit einem Fremdstoff (z. B. Phosphor) dotiert ist, um ihr einen speziellen Leitungstyp zu verleihen, worauffolgend die Schicht gemäß einem vorgeschriebenen Maskenmuster so strukturiert wird, dass die Elektrode 20 ausgebildet ist, wie es in Fig. 4C dargestellt ist. Es besteht keine Beschränkung dahingehend, dass die Gateelektrode 20 aus einem dotierten Halbleiter hergestellt wird, sondern Metalle oder andere Materialien können ebenfalls verwendet werden.
  • Als nächstes werden unter Verwendung der Gateelektrode 20 oder einer Maske auf der Gateelektrode 20 Fremdstoffbereiche 14 und 14' unter Selbstausrichtung durch lonenimplantation hergestellt. Wenn so vorgegangen wird, wird die Halbleiterschicht 17 unter der Gateelektrode 20 zu einem Kanalbereich des Sperrschicht-Halbleiterbauteils.
  • Nachdem eine Isolierschicht 18 so hergestellt wurde, dass sie die gesamte Oberfläche der obigen Struktur bedeckt, werden in dieser Schicht 18 Löcher für Source- und Drainelektrodenkontakte hergestellt, und durch Sputtern wird ein sich in diese Löcher erstreckender Aluminiumfilm hergestellt, und dann werden die Sourceelektrode 16 und die Drainelektrode 16' unter Verwendung eines vorbestimmten Musters hergestellt, wodurch das Sperrschicht-Halbleiterbauteil fertiggestellt wird. Die Halbleiterschicht, die den Kanalbereich 17 bildet, und die Halbleiterschichten, die die Source 14 und den Drain 14' bilden, bestehen aus demselben Material, was den Herstellprozess vereinfacht. Auch wird der Halbleiter im Source- und Drainbereich wie auch im Kanalbereich kristallisiert, so dass die Ladungsträger-Beweglichkeit verbessert ist, was es ermöglicht, ein Sperrsqhicht-Halbleiterbauteil mit guten elektrischen Eigenschaften herzustellen.
  • Abschließend wird dieses Ausführungsbeispiel dadurch fertiggestellt, dass eine Wärmetemperung in Wasserstoff in einer Atmosphäre mit 100 % Wasserstoff bei einer Temperatur von 375 ºC für 30 Minuten ausgeführt wird. Diese Wärmetemperung in Wasserstoff verringert das Korngrenzenpotential im polykristallinen Halbleiter, wodurch die Eigenschaften des Bauteils verbessert werden.
  • Die Größe des Kanals 17 des in Fig. 4(D) dargestellten Ausführungsbeispiels eines Dünnfilmtransistors beträgt 100 x 100 µm.
  • Wie oben erläutert, werden bei diesem Ausführungsbeispiel die Dünnfilmtransistoren unter Verwendung eines polykristallinen Halbleiters hergestellt.
  • Als bei diesem Ausführungsbeispiel verwendetes Sputterverfahren kann entweder HF-Sputtern oder Gleichstromsputtern verwendet werden, jedoch ist, wenn das Sputtertarget aus einem Oxid mit schlechter Leitfähigkeit wie SiO&sub2;, besteht, ein HF-Magnetronsputterverfahren bevorzugt, um eine konstante elektrische Entladung aufrechtzuerhalten.
  • Das Oxidgas kann Sauerstoff, Ozon oder ein Stickoxid sein; jedoch nimmt, wenn Ozon oder Sauerstoff verwendet wird, der Siliziumoxidfilm keine unerwünschten Atome auf, was es ermöglicht, einen sehr guten Isolierfilm zu erhalten, z. B. als Gateisolierfilm. Auch ist es einfach, Ozon in O-Radikale zu zerlegen, und so ist die Anzahl von pro Einheitsfläche erzeugten O-Radikalen groß, was zu einer Verbesserung der Filmbildungsgeschwindigkeit beiträgt. Das Halogen enthaltende Gas kann ein Fluoridgas wie Stickstofffluorid (NF&sub3;, N&sub2;F&sub4;) oder ein Wasserstofffluoridgas wie (HF), Fluorgas (F&sub2;) oder Freongas sein. NF&sub3;-Gas kann leicht chemisch zersetzt und gehandhabt werden, und seine Verwendung ist bevorzugt. Wenn ein Chlorgas verwendet wird, kann es Kohlenstoffchlorid (CCL&sub4;), Chlor (CL&sub2;) oder Wasserstoffchlorid (HCL) sein. Die Menge an Halogengas, z. B. Stickstofffluorid, beträgt 2 bis 20 Volument-% bezogen auf die Menge an Oxidgas, z. B. Sauerstoff. Die Halogenelemente neutralisieren während der Wärmebehandlung Alkaliionen wie Natrium im Siliziumoxid, und sie haben den Effekt einer Neutralisierung freier Siliziumbindungen. Wenn jedoch die Merige an Halogenelementen zu groß ist, kann die Verbindung SiF&sub4; im Film erzeugt werden, und da dies eine Gaskomponente ist, würde sie die Filmqualität verringern, weswegen sie nicht erwünscht ist. Normalerweise beträgt die Menge von in den Film eingemischten Halogenelementen 0,1 bis 5 Atom-% bezogen auf das Silizium. Beim Herstellen des Gateisolierfilms durch ein Sputterverfahren, wie es im Stand der Technik erfolgt, ist die Menge des Inertgases Argon höher als die von Sauerstoff. Herkömmlicherweise liegt Sauerstoff von 0 bis ungefähr 10 Volumen-% vor. Beim bekannten Sputterverfahren ist es natürlich, anzunehmen, dass das Argongas auf das Targetmaterial trifft, was dazu führt, das Targetkörner erzeugt werden, die einen Film auf der Oberfläche bilden. Dies, da die Wahrscheinlichkeit hoch ist, dass das Argongas auf das Targetmaterial trifft (Sputterausbeute). Die Erfinder der vorliegenden Erfindung haben die Eigenschaften von durch das Sputterverfahren hergestellten Gateisolierfilmen gewissenhaft untersucht und herausgefunden, dass die Verschiebung gegenüber dem Idealwert der Flachbandspannung, die die Anzahl fester Ladungen im Gateisolierfilm widerspiegelt, und die Grenzflächenzustände zwischen der Aktivierungsschicht und dem Gateisolierfilm, was das Funktionsvermögen des Gateisolierfilms anzeigt, stark vom Anteil des Argongases beim Sputtern abhängen. Die Flachbandspannung ist die Spannung, die dazu erforderlich ist, dem Effekt fester Ladungen im Isolierfilm entgegenzuwirken, und je niedriger diese Spannung ist, desto besser sind die Eigenschaften des Isolierfilms.
  • Wenn ein SiO&sub2;-Film durch ein Sputterverfahren auf einem gemäß der Erfindung hergestellten nicht-einkristallinen Halbleiter hergestellt wird, ist die Beziehung zwischen dem Anteil von Argongas in bezug auf Sauerstoff und der Flachbandspannung dergestalt, wie es in Fig. 5 dargestellt ist. Die bei diesem Versuch betrachteten Gegenstände werden auf die folgende Weise hergestellt, d.h., dass ein SiO&sub2;-Film durch Sputtern auf der in Fig. 4(A) dargestellten polykristallinen Halbleiterschicht hergestellt wurde und dann eine Al-Elektrode durch Elektronenstrahlverdampfung auf ihr hergestellt wurde.
  • Wenn das Argonvolumen kleiner als das des oxidierenden Gases (Sauerstoff im Fall von Fig. 5) ist, z. B. 50 % oder weniger, ist die Flachbandspannung im Vergleich zu 100 % Argongas ersichtlich verringert. Die Verschiebung gegenüber dem Idealwert der Flachbandspannung hängt stark vom Anteil des Argongases ab. Wenn der Prozentsatz an Argonsatz kleiner als 20 % ist, liegt die Flachbandspannung sehr nahe an der idealen Spannung. Die beim Herstellen des Films durch das Sputterverfahren aktivierten Argonatome in der reaktiven Atmosphäre haben Auswirkung auf die Qualität des Gateisolierfilms, weswegen es bei der Herstellung des Sputterfilms erwünscht ist, die Menge an Argonatomen so weit wie möglich zu verringern.
  • Der Grund dafür ist der, dass die Filmbildungsfläche durch Argonionen oder aktivierte Argonatome, die auf sie treffen, beschädigt wird, was zur Ausbildung von Grenzflächenzuständen oder festen Ladungen führt.
  • Fig. 6 zeigt die Beziehung zwischen der Verschiebung ΔVFB gegenüber der idealen Flachbandspannung und dem Prozentsatz von Fluor in bezug auf Sauerstoff im Sputtergas (Volumen-% für O&sub2;/NF&sub3;).
  • Bei einem Versuch wurde eine Aluminiumelektrode mit einem Durchmesser von 1 mm auf einem mit Halogenelementen dotierten Siliziumoxidfilm 15 auf dem polykristallinen Siliziumhalbleiter 13 hergestellt, der erfindungsgemäß hergestellt war (Fig. 4(A)) und dann wurde Wärmetempern bei 300 ºC ausgeführt, gefolgt von einem B-T(Vorspannungs-Temperatur)-Prozess. Ferner wurde bei einer Temperatur von 150 ºC für 30 Minuten eine negative Vorspannung von 2 x 106 V/cm an die Gateelektrode angelegt, und dann wurde bei denselben Bedingungen eine positive Vorspannung angelegt, und in diesem Zustand wurde die Verschiebung der Flachbandspannung ΔVFB gemessen.
  • Wie es aus Fig. 6 deutlich erkennbar ist, hat ΔVFB den hohen Wert von 9 V, wenn Siliziumoxid durch HF-Magnetronsputtern in einer Atmosphäre hergestellt wurde, in der NF&sub3; zu 0 % vorliegt. Wenn jedoch nur einige wenige Halogenelemente wie Fluor während der Filmbildung hinzugefügt werden, verringert sich dieser Wert stark. Dies, da die den Film während der Herstellung verunreinigenden Natriumionen mit dem Fluor kom binieren und wie folgt neutralisiert werden:
  • Na&spplus; + F&supmin; T NaF
  • Si&spplus; + F&supmin; T Si - F
  • Andererseits ist es bekannt, dass das Hinzufügen von Wasserstoff Silizium neutralisiert, dass jedoch die Si-H-Bindung dazu tendiert, erneut durch ein starkes elektrisches Feld (BT-Bearbeitung) erneut aufgetrennt zu werden, was zu freien Siliziumbindungen führt und die Erzeugung von Grenzniveaus hervorruft, weswegen es bevorzugt ist, Fluor zur Neutralisierung zu verwenden.
  • Auch existieren im Siliziumoxidfilm immer Si-H-Bindungen. Wenn eine solche Bindung erneut aufgetrennt wird, neutrali- Eieren die Fluoratome die abgetrennten Wasserstoffatome, was hinsichtlich eines Verhinderns der Ausbildung von Grenzniveaus wirkungsvoll ist. Darüber hinaus geht, auf Grund des Vorhandenseins von Fluor, Wasserstoff, der an Siliziumbindungen gebunden ist, auch mit dem Fluor Bindungen ein, wodurch verhindert ist, dass im Silizium eine feste Spannung entsteht.
  • Fig.7 zeigt die Standhaltespannung eines SiO&sub2;-Films, wenn mehr Fluorgas hinzugefügt wird. Die Standhaltespannung ist die Spannung, wie sie unter Verwendung einer Aluminiumelektrode mit einem Durchmesser von 1 mm gemessen wird, wenn der Leckstrom 1 µA überschreitet. Abhängig von den Versuchsmatenahen existieren Unterschiede, weswegen der Wert in der Figur durch X und (Streuungswert ) dargestellt ist. Die Standhaltespannung wird niedriger, wenn der Prozentsatz von Fluorgas auf mehr als 20 % erhöht wird, und der -Wert wird größer. Daher ist es am besten, wenn das hinzugefügte Halogenelement kleiner als 20 Volumen-% aufweist, und normalerweise sind 2 bis 20 % gut. Übrigens zeigte es sich, wenn Halogengas während der Filmbildung mit 1 Volumen-% in bezug auf das Sauerstoffgas hinzugefügt wurde und eine SIMS(Sekundärionen-Massenanalyse)-Messung ausgeführt wurde, dass die Halogendichte im Film 2 x 10²&sup0; Atome/cm³ betrug. Es zeigte sich dann, wenn das Fluorelement während des Sputterverfahrens der Filmbildung gleichzeitig zugegeben wird, dasselbe im Film sehr leicht aufgenommen wird. Wenn jedoch zu hinzugefügt wird (mehr als 20 %), besteht die Tendenz, dass der Siliziumoxidfilm wegen der Entstehung von SiF&sub4; porös und beeinträchtigt wird, und im Ergebnis wird die Standhaltespannung schlecht und stark streuend.
  • Auch ist es erwünscht, dass die beim Sputtern verwendeten Materialien hohe Reinheit aufweisen. Zum Beispiel ist ein Sputtertarget aus Syntheseguarz von 4N oder mehr, oder hochqualitatives Silizium, wie für ein LSI-Substrat verwendet, sehr erwünscht. Das Sputtergas sollte sehr rein (5N oder mehr) sein, und das Einmischen von Fremdstoffen in den Siliziumoxidfilm sollte so stark wie möglich vermieden werden.
  • Bei diesem Ausführungsbeispiel wird der Siliziumoxidfilm, d.
  • h. der durch Sputtern in einer Sauerstoffatmosphäre mit zugesetztem Fluor hergestellte Gateisolierfilm, durch einen Excimerlaser bestrahlt und es wird Blitzlichttemperung ausgeführt. Im Ergebnis werden in den Film eingeführte Halogenelemente wie Fluor wirkungsvoll aktiviert, um freie Siliziumbindungen zu neutralisieren, so dass der Grund fur eine feste Ladung im Film beseitigt ist. Durch Auswählen einer geeigneten Leistung des Excimerlasers und durch Bestrahlen des Films mit einer geeigneten Anzahl von Schüssen können sowohl eine Aktivierung des obigen Halogenelements als auch der Halbleiterschicht unter dem Gateisolierfilm gleichzeitig ausgeführt werden.
  • Im folgenden wird eine Erläuterung betreffend die Herstellung der a-Si-Halbleiterschicht 13 in Fig. 4(A) durch Sputtern in einer Atmosphäre mit zugegebenem Sauerstoff sowie betreffend die anschließende Umkristallisierung der Schicht durch Wärme gegeben. Wie bereits beschrieben, wird der Kanalbildungsbereich bei diesem Ausführungsbeispiel dadurch erhalten, dass zum Kristallisieren des nicht-kristallinen, d.h. amorphen oder nahezu amorphen Halbleiters (hier als a-Si bezeichnet), wie durch das beschriebene Sputterverfahren in einer Wasserstoffatmosphäre oder einer Inertgasatmosphäre mit zugemischtem Wasserstoff erhalten, Wärme von 450 bis 700 ºC, z. B. 600 ºC, angewandt wird. Der Halbleiter wies nach der Kristallisierung einen mittleren Korndurchmesser von 0,5 bis 40 nm (5 bis 400 Å) auf, und die Menge des in den Halbleiterfilm eingemischten Wasserstoffs betrug 5 Atom- % oder weniger. Auch wiesen die Kristalle dieses Halbleiters ein verzerrtes Gitter auf, und die Grenzen aller Kristallkörner waren aus mikroskopischem Gesichtspunkt eng verbunden, und Sperren gegen Ladungsträger in den Grenzbereichen waren im wesentlichen beseitigt. Bei einem herkömmlichen polykristallinen Halbleiter ohne verzerrtes Gitter besteht die Tendenz, dass Sauerstoff an Korngrenzen segregiert, was Sperren gegen Ladungsträger bildet, jedoch sind bei der Er findung diese Sperren dank des verzerrten Gitters im wesentlichen beseitigt, und die Ladungsträger von Elektronen beträgt 5 - 300 cm²/V s, was sehr erwünscht ist.
  • Ferner ist einem durch ein Plasma-CVD-Verfahren erhaltenen Halbleiterfilm der Anteil amorpher Elemente groß. Es besteht die Tendenz, dass Teile dieses amorphen Elements auf natürliche Weise oxidiert werden, wodurch das Innere des Halbleiters oxidiert wird. Andererseits ist ein gesputterter Film sehr dicht, und innerhalb des Halbleiterfilms schreitet die natürliche Oxidation nicht fort, sondern es werden nur die Oberfläche und ein Bereich sehr nahe an der Oberfläche oxidiert. Diese verdichtete Mikrostruktur ermöglicht es, dass die Kristallkörner mit verzerrtem Gitter sehr eng züsammengedrückt werden, was es nicht ermöglicht, dass sich eine Energiebarriere gegen Ladungsträger an den Kristallkorngrenzen ausbildet.
  • Unter Verwendung von SIMS-Analyse ergab sich als Menge der Sauerstoffverunreinigungen im durch dieses Verfahren hergestellten Halbleiterfilm zu 2 x 10²&sup0; Atome cm&supmin;³, die Menge an Kohlenstoff ergab sich zu 5 X 10¹&sup8; Atome cm&supmin;³, und die Menge zugemischten Wasserstoffs war kleiner als 5 %. Der Konzentrationswert der unter Verwendung des SIMS-Verfahrens gemessenen Fremdstoffe wurde in der Tiefenrichtung des Halbleiters aufgenommen und da sich die Konzentration in dieser Richtung ändert, sind die aufgezeichneten Werte die Minimalwerte in dieser Richtung. Es wird angenommen, dass der Grund hierfür der natürlich oxidierte Film an der Oberfläche des Halbleiterfilms oder sehr dicht bei dieser ist. Der Konzentrationswert der Fremdstoffe war auch dann nicht verändert, nachdem Kristallisierung stattgefunden hatte.
  • Selbstverständlich ist es bevorzugt, wenn die Konzentration von Fremdstoffen bei der Herstellung von Halbleiterbauteilen so niedrig wie möglich ist, jedoch werden im Fall der Erfindung selbst dann, wenn Sauerstoff mit 2 x 10²&sup0; Atome cm&supmin;³ im Halbleiter vorhanden ist, die Eigenschaften des Halbleiters, wie die Ladungsträger-Beweglichkeit, nicht behindert, da der Halbleiter eine Kristallstruktur mit verzerrtem Gitter aufweist, wodurch Korngrenzen verringert werden können.
  • Wie es aus Raman-Laseranalysedaten dieses Halbleiterfilms erkennbar ist, wie in Fig. 15 dargestellt, ist der das Vorhandensein von Kristallen anzeigende Peak zu einer kleineren Wellenzahl im Vergleich mit dem Peak bei normalem einkristallinem Silizium (520 cm&supmin;¹) verschoben, was das Vorhandensein eines verzerrten Gitters beweist.
  • Die während des HF-Magnetronsputterns zum Herstellen des nicht-einkristallinen Halbleiters erforderlichen Bedingungen sind aus dem unten beschriebenen Vergleichstest deutlich.
  • Um die Beziehung zwischen dem Wasserstoffpartialdruck im Sputtergas, wie es bei der Herstellung des nicht-einkristallinen Siliziums verwendet wird, und den elektrischen Eigenschaften des Films zu untersuchen, wurden die folgenden sechs Vergleichstests mit verschiedenen Wasserstoffpartialdrücken ausgeführt.
  • Beispielsnummer 1 2 3 4 5 6
  • Partialdruck % 0 5 20 30 50 80
  • Der Partialdruck wird als Prozentsatz von Wasserstoff im gesamten Sputtergas berechnet, also zu H&sub2;/(H&sub2; + Ar) x 100 %. Der Versuch 6 entspricht dem Ausführungsbeispiel, wie es in den Fig. 4(A) - 4(D) dargestellt ist. Die anderen Bedingungen des Versuchs waren im wesentlichen dieselben wie die Bedingungen, die für die Beispiele beschrieben wurden, die in den Fig. 2(A) - 2(C) und 3(A) - 3(C) dargestellt sind.
  • Fig.8 ist ein Kurvenbild, das die Beziehung zwischen der Beweglichkeit µ in nicht-einkristallinem Silizium und dem Partialdruckverhältnis (PH/PTOTAL = H&sub2;/(H&sub2; + Ar)) von Wasserstoff im Sputtergas zeigt. Aus Fig. 8 ist es erkennbar, dass beachtlich hohe Beweglichkeit erhalten wird, wenn der Wasserstoffpartialdruck 20 % oder mehr beträgt.
  • Im Kurvenbild von Fig. 9 zeigt die Kurve Å die Beziehung zwischen der Schwellenspannung Vth und dem Wasserstoffpartialdruck-Verhältnis. Die Kurve B wird zum Vergleich mit dem erfindungsgemäßen Aufbau verwendet und sie repräsentiert einen dem Ausführungsbeispiel ähnlichen Fall, mit der Ausnahme, dass der oxidierte Gatefilm kein zugemischtes Fluor enthält.
  • Aus Fig. 9 ist es erkennbar, dass dann, wenn ein Gateisolierfilm mit zugemischtem Fluor verwendet wird, wie beim erfindungsgemäßen Aufbau, eine niedrigere Schwellenspannung als bei einem Sperrschicht-Feldeffektransistor erhalten wird, der einen bekannten Gateisolierfilm verwendet.
  • Je niedriger die Schwellenspannung ist, desto niedriger ist die Spannung, die dazu erforderlich ist, den Dünnfilmtransistor zu betreiben und umso vorteilhafter sind die Eigenschaften des Bauteils Demgemäß zeigt Fig. 9, dass unter der Bedingung eines hohen Wasserstoffpartialdrucks im Sputtergas eine Schwellenspannung Von 2 V oder weniger, bei im Normalzustand abgeschaltetem Zustand, erhalten werden kann. Fig. 9 zeigt auch, dass die Schwellenspannung umso niedriger ist, je höher der Wasserstoffpartialdruck ist. Bei allen obigen Versuchen zeigt es sich, dass dann, wenn der a-Si-Film, der zum Kanalbildungsbereich wurde, durch ein Sputterverfahren hergestellt wurde, die elektrischen Eigenschaften des Bauteils verbessert waren, wenn der Wasserstoffpartialdruck erhöht war.
  • Die Fig. 10 bis 14 zeigen die Beziehung zwischen der Drainspannung und dem Drainstrom für verschiedene Gatespannungen beim IGFET, wie er durch den oben beschriebenen Vergleichsversuch hergestellt wurde.
  • Die Kurven a, b und c der Fig. 10 bis 14 entsprechen Gatespannungen VG von 20 V, 25 V und 30 V. Die Effekte des Wasserstoffpartialdrucks sind aus einem Vergleich von Fig. 11 (Partialdruck 5 %) mit Fig. 12 (Partialdruck 20 %) erkennbar. Aus den Fig. 11 und 12 ist, wenn die Drainströme (Kurve c) bei einer Gatespannung von 30 V miteinander verglichen werden, erkennbar, dass der Drainstrom, wie er erhalten wird, wenn der Wasserstoffpartialdruck 20 % beträgt, das 10fache oder mehr desjenigen ist, wenn der Partialdruck 5 % beträgt. Daraus ist es erkennbar, dass dann, wenn der a-Si- Film 13 gemäß Fig. 4(A) hergestellt wird und das Partialdruckverhältnis von Wasserstoff, wie während des Sputterns hinzugefügt, von 5 % auf 20 % erhöht wird, die elektrischen Eigenschaften des Dünnfilmtransistors stark verbessert werden.
  • Fig. 15 ist eine Ramanspektrographie der Halbleiterschichten von a-Si-Filmen mit Wasserstoffpartialdruck-Verhältnissen von 0, 5, 20 und 50 %, die durch Wärme kristallisiert wurden. Die Kurven 91, 92, 93 und 94 entsprechen den Partialdruckverhältnissen 0, 5, 20 bzw. 50.
  • Bei Betrachtung von Fig. 15 und durch Vergleichen der Kurve 92 mit der Kurve 93, anders gesagt, beim Vergleichen der Wasserstoffpartialdruck-Verhältnisse von 5 % und 20 %, ist erkennbar, dass dann, wenn ein Kristallisieren durch Wärme ausgeführt wird und das Wasserstoffpartialdruck-Verhältnis des Sputtergases 20 % beträgt, die Ramanspektrographie in deutlicher Weise die kristalline Eigenschaft des Siliziumhalbleiters zeigt.
  • Die mittleren Durchmesser der Kristallkörner betrugen, ausgehend von der Halbwertsbreite, von 0,5 bis 40 nm (5 bis 400 Å), z. B. 5 bis 30 nm (50 bis 300 Å). Die Peakposition der Ramanspektrographie ist etwas gegenüber der Position bei 520 cm&supmin;¹ des Peaks für einkristallines Silizium etwas zur Seite mit kleinerer Wellenzahl verschoben, was deutlich anzeigt, dass im Gitter eine Verzerrung vorliegt. Diese Ergebnisse zeigen die Eigenschaften der Erfindung deutlich. Das heißt, dass die Effekte des Herstellens eines a-Si-Films unter Verwendung eines Sputterverfahrens mit zugesetztem Wasserstoffgas, nur dann erscheinen, wenn eine Kristallisierung des a-Si-Films durch Wärme erfolgt. Wenn die Kristallstruktur auf die obige Weise verzerrt ist, können Sperren, wie sie an Korngrenzen existieren, beseitigt werden, weswegen die Ladungsträger-Beweglichkeit verbessert werden kann. Auch wird die Segregation von Fremdstoffen, wie Sauerstoff, an den Grenzen sehr schwierig, so dass hohe Ladungsträger-Beweglichkeit möglich ist. Aus diesem Grund werden selbst dann, wenn die Konzentration von Fremdstoffen im Halbleiterfilm in der Größenordnung von 2 x 10²&sup0; Atome cm&supmin;³ liegt, keine Sperren gegen Ladungsträger ausgebildet und der Film kann als Kanalbereich eines Sperrschicht-Halbleiters verwendet werden.
  • Aus einem Vergleich der Fig. 12, 13 und 14 ist es erkennbar, dass dann, wenn der Wasserstoffpartialdruck im Sputtergas beim Herstellen des oben genannten a-Si-Films zunimmt, der Drainstrom groß wird. Dies ist sehr deutlich, wenn die Kurven c in den Fig. 12, 13 und 14 miteinander verglichen werden.
  • Allgemein gesagt, ist bei einem Dünnfilm-Feldeffekttransistor dann, wenn die Drainspannung VD niedrig ist, die Beziehung zwischen dem Drainstrom ID und der Drainspannung VD durch die folgende Gleichung gegeben:
  • ID (W/L)µ, C (VD - VT)VD (i)
  • (Solid State electronics, Vol 24, Nr. 11, 5. 1059, 1981; gedruckt in Britannien)
  • In der obigen Gleichung ist W die Kanalbreite, L die Kanallänge, µ die Ladungsträger-Beweglichkeit, C die elektrostatische Kapazität des Gateoxidfilms, VG die Gatespannung und VT die Schwellenspannung. In den Kurven der Fig. 10 bis 14 sind die Bereiche nahe dem Ursprung durch die obige Gleichung (i) repräsentiert.
  • Wenn der Wasserstoffpartialdruck festliegt, die Ladungsträger-Beweglichkeit µ und die Schwellenspannung VT festliegen, und auch da W, L und C Werte sind, die abhängig vom Aufbau des Dünnfilmtransistors festliegen, sind die Variablen in der Gleichung (i) ID, VG und VD. Im Bereich nahe dem Ursprung der in den Fig. 10 bis 14 dargestellten Kurven liegt VG fest, so dass erkennbar ist, dass die Kurven durch die Gleichung (i) gegeben sind, und diese Gleichung beschreibt die Kurven nahe dem Ursprung der Fig. 10 bis 14. Dies, da diese Gleichung näherungsweise für den Fall einer niedrigen Drainspannung VD entwickelt wurde.
  • Gemäß der Gleichung (i) nimmt die Steigung der Kurve zu, wenn die Schwellenspannung VT abnimmt und die Beweglichkeit µ größer wird. Dies ist deutlich erkennbar, wenn die Kurven der Fig. 10 bis 14 auf Grundlage der Beweglichkeit und der Schwellenspannungen mit den Fig. 8 und 9 verglichen werden.
  • Aus der Gleichung (i) ist es erkennbar, dass die elektrischen Eigenschaften des Dünnfilmtransistors von M und VT abhängen. Daher können die Bauteileigenschaften nicht aus den Fig. 8 und 9 gesondert erkannt werden. Wenn die Steigungen der Kurven nahe dem Ursprung der Fig. 10 bis 14 miteinander verglichen werden, ist deutlich erkennbar und zu schließen, dass es gut ist, wenn das Sauerstoffpartialdruck-Verhältnis des Sputtergases, wie beim Herstellen des a-Si-Films verwendet, der zum Kanalbildungsbereich wird, 20 % oder mehr beträgt, falls möglich 100 %.
  • Daten, die die Effekte dieser Erfindung zeigen, sind unten in der Tabelle 1 angegeben. Tabelle 1
  • In der Tabelle 1 ist das Sauerpartialdruck-Verhältnis die Atmosphärenbedingung beim HF-Magnetronsputterverfahren, wie beim Herstellen des a-Si-Films 13 von Fig. 4(A) verwendet, der bei diesem Ausführungsbeispiel zum Kanalbildungsbereich 17 von Fig. 4(D) wird.
  • Der S-Wert ist der Minimalwert von [d(ID)/d(VG)]&supmin;¹, 1 der Steigung des Anfangsanstiegs der Kurven der Bilder, die die Beziehung zwischen der Gatespannung (VG) und dem Drainstrom (ID) zeigen, was die Eigenschaften des Bauteils beschreibt. Wenn dieser Wert kleiner wird, wird die Steigung der Kurven, die die (VG - ID)-Charakteristik zeigen, steiler, und die elektrische Charakteristik des Bauteils ist hoch.
  • Die Ein/Aus-Charakteristik ist der Logarithmus des Minimalwertverhältnisses des Drainstroms, wie er bei einer bestimmten Gatespannung und einer festen Drainspannung auftritt, und dem Drainstrom, wenn die Gatespannung bei derselben festen Drainspannung variiert wird.
  • Gemäß der Tabelle 1 ist es erkennbar, wenn alles berücksichtigt wird, dass es zum Erzielen eines Halbleiters mit hohem Funktionsvermögen unter Verwendung des Verfahrens dieses Ausführungsbeispiels angemessen ist, ein Wasserpartialdruck Verhältnis von 80 % oder mehr zu verwenden.
  • Vorstehend wurde die Erfindung gemäß diesem Ausführungsbeispiel unter Bezugnahme auf Siliziumhalbleiter erläutert. Jedoch ist es möglich, Germaniumhalbleiter oder Silizium- Germanium-Halbleitergemische zu verwenden, in welchem Fall die Temperatur für die Kristallisierung unter Wärme um ungefähr 100 ºC abgesenkt werden kann. Es kann ein Silizium-Germaniumgemisch Sixge1-x(0 < x < 1) verwendet werden.
  • Auch kann beim Herstellen eines dichteren Halbleiterfilms oder eines Siliziumoxidfilms in der oben genannten Wasserstoffatmosphäre oder einer Atmosphäre aus Wasserstoff und Inertgas während des Sputterns intensive Licht- oder Laserstrahlung von 1000 nm oder weniger kontinuierlich oder in Impulsen auf das Substrat oder die gesputterten und fliegenden Targetteilchen angewandt werden.
  • Es sollte auch klar sein, dass die Erfindung bei Sperrschicht-Feldeffekttransistoren vom Stapeltyp vom koplanaren Typ, vom umgekehrt gestapelten Typ und vom umgekehrt koplanaren Typ verwendet werden kann.
  • Beim obigen Ausführungsbeispiel sind, um eine Neutralisierung von Na oder K zu erzielen, Halogengase wie Fluor verwendet. Auch besteht beim obigen Ausführungsbeispiel der verwendete Isolierfilm aus SiO&sub2;, jedoch können auf dieselbe Weise abhängig von den speziellen Erfordernissen Aluminiumoxid, Tantaloxid, Bariumtitanat oder Siliziumnitrid verwendet werden.

Claims (13)

1. Dünnfilmtransistor, ausgebildet auf einem Substrat (11) und aufweisend Source- (14) und Drain- (14') Bereiche, einen zwischen den Source- und Drain-Bereichen ausgebildeten Kanalbereich (17) und eine Gate-Elektrode (20), die an den Kanalbereich angrenzend,mit einem Gate-Isolator (15) dazwischen, ausgebildet ist, wobei eine Schutzschicht (12) zwischen dem Transistor und dem Substrat (11) ausgebildet ist, um zu verhindern, daß der Transistor durch Verunreinigungen aus dem Substrat kontaminiert wird, dadurch gekennzeichnet, daß die Schutzschicht (12) mit einem Halogen dotiert ist.
2. Transistor gemäß Anspruch 1, wobei das Substrat (11) Glas enthält.
3. Transistor gemäß Anspruch 1 oder 2, wobei das Substrat eine Alkaliionen-Störstelle enthält.
4. Transist6r gemäß einem der vorstehenden Ansprüche, wobei die Schutzschicht (12) zwischen 50 nm und 500 nm (500 Å bis 5000 Å) dick ist.
5. Transistor gemäß einem der vorstehenden Ansprüche, wobei sowohl der Gate-Isolator (15) als auch die Schutzschicht (12) mit einem Halogen dotiert sind.
6. Transistor gemäß einem der vorstehenden Ansprüche, wobei das Halogen Fluor oder Chlor aufweist.
7. Transistor gemäß einem der vorstehenden Ansprüche, wobei der Kanalbereich (17) einen nicht-einkristallinen Halbleiter aufweist.
8. Transistor gemäß einem der vorstehenden Ansprüche, wobei der Kanalbereich (17) Silicium enthält.
9. Transistor gemäß Anspruch 8, wobei das Halogen mit einer Konzentration von 0,1 bis 5 Atom-% bezogen auf Silicium enthalten ist.
10. Transistor gemäß Anspruch 8 oder 91 wobei das Siliciurn Wasserstoff mit einer Konzentration von nicht mehr als 5 Atom-% bezogen auf Silicium enthält.
11. Transistor gemäß einen der Ansprüche 8, 9 oder 10, wobei das Silicium eine gestörte Gitterstruktur hat.
12. Transistor gemäß Anspruch 11, wobei das Silicium Mikrokristalle mit einer Korngröße im Bereich von 0,5 bis 40 nm (5 bis 400 Å) enthält.
13. Transistor gemäß einem der vorstehenden Ansprüche, wobei die Schutzschicht (12) Siliciumoxid, Aluminium, Tantaloxid, Bariumtitanat oder Siliciumnitrat enthält.
DE69125886T 1990-05-29 1991-05-29 Dünnfilmtransistoren Expired - Lifetime DE69125886T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2140580A JP2805035B2 (ja) 1990-05-29 1990-05-29 薄膜トランジスタ
JP2293264A JP2652267B2 (ja) 1990-10-29 1990-10-29 絶縁ゲイト型半導体装置

Publications (2)

Publication Number Publication Date
DE69125886D1 DE69125886D1 (de) 1997-06-05
DE69125886T2 true DE69125886T2 (de) 1997-11-20

Family

ID=26473051

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69125886T Expired - Lifetime DE69125886T2 (de) 1990-05-29 1991-05-29 Dünnfilmtransistoren

Country Status (3)

Country Link
US (5) US5313075A (de)
EP (1) EP0459763B1 (de)
DE (1) DE69125886T2 (de)

Families Citing this family (120)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5753542A (en) 1985-08-02 1998-05-19 Semiconductor Energy Laboratory Co., Ltd. Method for crystallizing semiconductor material without exposing it to air
US5962869A (en) * 1988-09-28 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor material and method for forming the same and thin film transistor
DE69107101T2 (de) * 1990-02-06 1995-05-24 Semiconductor Energy Lab Verfahren zum Herstellen eines Oxydfilms.
EP0459763B1 (de) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Dünnfilmtransistoren
US6008078A (en) * 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US7335570B1 (en) * 1990-07-24 2008-02-26 Semiconductor Energy Laboratory Co., Ltd. Method of forming insulating films, capacitances, and semiconductor devices
US5821563A (en) 1990-12-25 1998-10-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device free from reverse leakage and throw leakage
US7253437B2 (en) * 1990-12-25 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Display device having a thin film transistor
US5289030A (en) 1991-03-06 1994-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with oxide layer
EP0499979A3 (en) 1991-02-16 1993-06-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device
US6849872B1 (en) 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
JP2894391B2 (ja) * 1991-09-20 1999-05-24 三菱電機株式会社 薄膜トランジスタおよびその製造方法
US6979840B1 (en) 1991-09-25 2005-12-27 Semiconductor Energy Laboratory Co., Ltd. Thin film transistors having anodized metal film between the gate wiring and drain wiring
EP0534467B1 (de) * 1991-09-26 1997-03-12 Kabushiki Kaisha Toshiba Elektrodenstruktur einer Flüssigkristall-Anzeigevorrichtung und Verfahren zur Herstellung der Flüssigkristall-Anzeigevorrichtung
US5424230A (en) * 1992-02-19 1995-06-13 Casio Computer Co., Ltd. Method of manufacturing a polysilicon thin film transistor
US5424244A (en) * 1992-03-26 1995-06-13 Semiconductor Energy Laboratory Co., Ltd. Process for laser processing and apparatus for use in the same
US6624450B1 (en) 1992-03-27 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
JP3688726B2 (ja) * 1992-07-17 2005-08-31 株式会社東芝 半導体装置の製造方法
CN1052569C (zh) * 1992-08-27 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JP3497198B2 (ja) * 1993-02-03 2004-02-16 株式会社半導体エネルギー研究所 半導体装置および薄膜トランジスタの作製方法
KR0171923B1 (ko) * 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
KR0143873B1 (ko) * 1993-02-19 1998-08-17 순페이 야마자끼 절연막 및 반도체장치 및 반도체 장치 제조방법
US7465679B1 (en) 1993-02-19 2008-12-16 Semiconductor Energy Laboratory Co., Ltd. Insulating film and method of producing semiconductor device
JP3107941B2 (ja) * 1993-03-05 2000-11-13 株式会社半導体エネルギー研究所 薄膜トランジスタおよびその作製方法
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3637069B2 (ja) 1993-03-12 2005-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO1994022173A1 (en) * 1993-03-23 1994-09-29 Tdk Corporation Solid state imaging device and process for production thereof
GB9311129D0 (en) * 1993-05-28 1993-07-14 Philips Electronics Uk Ltd Electronic devices with-film circuit elements forming a sampling circuit
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6713330B1 (en) 1993-06-22 2004-03-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US5488000A (en) 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
US6730549B1 (en) 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
JP2677167B2 (ja) * 1993-07-08 1997-11-17 日本電気株式会社 駆動回路内蔵型液晶表示装置の製造方法
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR100367869B1 (ko) * 1993-09-20 2003-06-09 가부시끼가이샤 히다치 세이사꾸쇼 액정표시장치
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
KR100291971B1 (ko) 1993-10-26 2001-10-24 야마자끼 순페이 기판처리장치및방법과박막반도체디바이스제조방법
JP3108296B2 (ja) * 1994-01-26 2000-11-13 三洋電機株式会社 表示装置の製造方法
JPH07225079A (ja) * 1994-02-10 1995-08-22 Sony Corp 加熱方法及び半導体装置の製造方法
US6133620A (en) 1995-05-26 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for fabricating the same
US6867432B1 (en) 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
WO1995034916A1 (fr) 1994-06-15 1995-12-21 Seiko Epson Corporation Fabrication d'un equipement a semi-conducteurs a couches minces, equipement a semi-conducteurs a couches minces, afficheur a cristaux liquides et equipement electronique
TW406861U (en) 1994-07-28 2000-09-21 Semiconductor Energy Lab Laser processing system
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
US6670640B1 (en) 1994-09-15 2003-12-30 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP4083821B2 (ja) * 1994-09-15 2008-04-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW297950B (de) * 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
US5633456A (en) * 1995-08-04 1997-05-27 Chrysler Corporation Engine misfire detection with digital filtering
JP3444053B2 (ja) * 1995-10-13 2003-09-08 ソニー株式会社 薄膜半導体装置
US6225218B1 (en) * 1995-12-20 2001-05-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
JP3645378B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
US5888858A (en) 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US5665611A (en) 1996-01-31 1997-09-09 Micron Technology, Inc. Method of forming a thin film transistor using fluorine passivation
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US6100562A (en) 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP3565983B2 (ja) * 1996-04-12 2004-09-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3126661B2 (ja) * 1996-06-25 2001-01-22 株式会社半導体エネルギー研究所 液晶表示装置
FR2751131B1 (fr) * 1996-07-09 2001-11-09 Lg Electronics Inc Procede de fabrication d'un dispositif d'affichage a matrice active a cristal liquide et structure du dispositif d'affichage selon ce procede
JP3634089B2 (ja) * 1996-09-04 2005-03-30 株式会社半導体エネルギー研究所 表示装置
US6087276A (en) * 1996-10-29 2000-07-11 National Science Council Method of making a TFT having an ion plated silicon dioxide capping layer
US6291837B1 (en) * 1997-03-18 2001-09-18 Semiconductor Energy Laboratory Co., Ltd. Substrate of semiconductor device and fabrication method thereof as well as semiconductor device and fabrication method thereof
JPH11102867A (ja) * 1997-07-16 1999-04-13 Sony Corp 半導体薄膜の形成方法およびプラスチック基板
US6535535B1 (en) * 1999-02-12 2003-03-18 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation method, laser irradiation apparatus, and semiconductor device
JP2001053283A (ja) * 1999-08-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US6717181B2 (en) 2001-02-22 2004-04-06 Semiconductor Energy Laboratory Co., Ltd. Luminescent device having thin film transistor
US6501135B1 (en) * 2001-05-04 2002-12-31 Advanced Micro Devices, Inc. Germanium-on-insulator (GOI) device
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6601308B2 (en) * 2002-01-02 2003-08-05 Bahram Khoshnood Ambient light collecting bow sight
WO2003088280A1 (en) * 2002-04-08 2003-10-23 Council Of Scientific And Industrial Research Process for the production of neodymium-iron-boron permanent magnet alloy powder
TW535296B (en) * 2002-05-31 2003-06-01 Chunghwa Picture Tubes Ltd Method for producing thin film transistor
JP2004022575A (ja) * 2002-06-12 2004-01-22 Sanyo Electric Co Ltd 半導体装置
KR100894651B1 (ko) * 2002-07-08 2009-04-24 엘지디스플레이 주식회사 액티브 매트릭스형 유기 전계발광 표시패널 및 그의제조방법
US7541617B2 (en) 2003-02-14 2009-06-02 Canon Kabushiki Kaisha Radiation image pickup device
US20040169176A1 (en) * 2003-02-28 2004-09-02 Peterson Paul E. Methods of forming thin film transistors and related systems
US20050104072A1 (en) 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
TWI366701B (en) * 2004-01-26 2012-06-21 Semiconductor Energy Lab Method of manufacturing display and television
TWI258173B (en) * 2004-10-08 2006-07-11 Ind Tech Res Inst Polysilicon thin-film ion sensitive FET device and fabrication method thereof
US7605042B2 (en) * 2005-04-18 2009-10-20 Toshiba America Electronic Components, Inc. SOI bottom pre-doping merged e-SiGe for poly height reduction
EP1858075A1 (de) * 2006-05-15 2007-11-21 STMicroelectronics S.r.l. Verfahren zur Integration eines Bauelements auf einem inaktiven Substrat mit wenigstens einem passiven und einem aktiven Element und zugehöriges integriertes Bauelement
JP4289399B2 (ja) * 2006-06-22 2009-07-01 セイコーエプソン株式会社 弾性波デバイスおよび弾性波デバイスの製造方法
JP5459899B2 (ja) * 2007-06-01 2014-04-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
US7875532B2 (en) * 2007-06-15 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Substrate for manufacturing semiconductor device and manufacturing method thereof
US8114722B2 (en) * 2007-08-24 2012-02-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5311957B2 (ja) * 2007-10-23 2013-10-09 株式会社半導体エネルギー研究所 表示装置及びその作製方法
JP5311955B2 (ja) * 2007-11-01 2013-10-09 株式会社半導体エネルギー研究所 表示装置の作製方法
TWI481029B (zh) * 2007-12-03 2015-04-11 半導體能源研究所股份有限公司 半導體裝置
KR100932789B1 (ko) * 2007-12-15 2009-12-21 한국전자통신연구원 다중입력 다중출력 시스템에서 qr 분해 장치 및 그 방법
TWI627757B (zh) 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
US8945981B2 (en) 2008-07-31 2015-02-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
TWI577027B (zh) 2008-07-31 2017-04-01 半導體能源研究所股份有限公司 半導體裝置及其製造方法
TWI500160B (zh) 2008-08-08 2015-09-11 Semiconductor Energy Lab 半導體裝置及其製造方法
US9082857B2 (en) 2008-09-01 2015-07-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising an oxide semiconductor layer
TWI430441B (zh) * 2009-04-07 2014-03-11 Innolux Corp 影像顯示系統及其製造方法
JP2010245366A (ja) * 2009-04-08 2010-10-28 Fujifilm Corp 電子素子及びその製造方法、並びに表示装置
KR101603768B1 (ko) * 2009-12-22 2016-03-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 평판표시장치
WO2011108381A1 (en) 2010-03-05 2011-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9496405B2 (en) 2010-05-20 2016-11-15 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device including step of adding cation to oxide semiconductor layer
EP2428994A1 (de) 2010-09-10 2012-03-14 Applied Materials, Inc. Verfahren und System zur Abscheidung eines Dünnschichttransistors
US9546416B2 (en) 2010-09-13 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Method of forming crystalline oxide semiconductor film
US8546246B2 (en) * 2011-01-13 2013-10-01 International Business Machines Corporation Radiation hardened transistors based on graphene and carbon nanotubes
US8878176B2 (en) 2011-08-11 2014-11-04 The Hong Kong University Of Science And Technology Metal-oxide based thin-film transistors with fluorinated active layer
KR101901361B1 (ko) 2011-12-02 2018-09-27 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법 및 이를 이용한 박막 트랜지스터의 형성방법
US8907385B2 (en) 2012-12-27 2014-12-09 Taiwan Semiconductor Manufacturing Company, Ltd. Surface treatment for BSI image sensors
CN107078061B (zh) * 2015-03-16 2020-07-10 富士电机株式会社 半导体装置的制造方法
CN108172625B (zh) * 2016-12-07 2020-09-29 清华大学 一种逻辑电路
CN108470717B (zh) * 2017-02-22 2021-04-06 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板及显示装置

Family Cites Families (132)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027380A (en) * 1974-06-03 1977-06-07 Fairchild Camera And Instrument Corporation Complementary insulated gate field effect transistor structure and process for fabricating the structure
US4007294A (en) * 1974-06-06 1977-02-08 Rca Corporation Method of treating a layer of silicon dioxide
US3933530A (en) * 1975-01-28 1976-01-20 Rca Corporation Method of radiation hardening and gettering semiconductor devices
US4059461A (en) * 1975-12-10 1977-11-22 Massachusetts Institute Of Technology Method for improving the crystallinity of semiconductor films by laser beam scanning and the products thereof
DE2558947A1 (de) * 1975-12-29 1977-07-14 Max Planck Gesellschaft Mehrschichtmesselektroden
JPS55163848A (en) 1979-06-06 1980-12-20 Shunpei Yamazaki Manufacture of semiconductor device and its manufacturing device
US4229502A (en) * 1979-08-10 1980-10-21 Rca Corporation Low-resistivity polycrystalline silicon film
JPS5640275A (en) 1979-09-12 1981-04-16 Hitachi Ltd Preparation of semiconductor device
US4309225A (en) * 1979-09-13 1982-01-05 Massachusetts Institute Of Technology Method of crystallizing amorphous material with a moving energy beam
JPS5693375A (en) * 1979-12-26 1981-07-28 Shunpei Yamazaki Photoelectric conversion device
JPS5696877A (en) * 1979-12-30 1981-08-05 Shunpei Yamazaki Photoelectric converter
JPS56160050A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Semiconductor device and manufacture thereof
GB2081018B (en) 1980-07-31 1985-06-26 Suwa Seikosha Kk Active matrix assembly for display device
JPS57132191A (en) 1981-02-10 1982-08-16 Suwa Seikosha Kk Active matrix substrate
US4330363A (en) * 1980-08-28 1982-05-18 Xerox Corporation Thermal gradient control for enhanced laser induced crystallization of predefined semiconductor areas
EP0051940B1 (de) 1980-11-06 1985-05-02 National Research Development Corporation Wärmebehandlungsverfahren von Dünnfilm-Halbleiterbauelementen und dadurch hergestellte Bauelemente
US4517733A (en) * 1981-01-06 1985-05-21 Fuji Xerox Co., Ltd. Process for fabricating thin film image pick-up element
US4470060A (en) * 1981-01-09 1984-09-04 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display with vertical non-single crystal semiconductor field effect transistors
JPS57160123A (en) * 1981-03-30 1982-10-02 Hitachi Ltd Semiconductor device
US4459739A (en) * 1981-05-26 1984-07-17 Northern Telecom Limited Thin film transistors
JPS582073A (ja) 1981-06-29 1983-01-07 Sony Corp 電界効果型トランジスタ
GB2107115B (en) * 1981-07-17 1985-05-09 Citizen Watch Co Ltd Method of manufacturing insulated gate thin film effect transitors
JPS5826052A (ja) * 1981-08-06 1983-02-16 Asahi Glass Co Ltd アルカリ拡散防止酸化ケイ素膜付ガラス体
GB2118774B (en) * 1982-02-25 1985-11-27 Sharp Kk Insulated gate thin film transistor
JPS58164268A (ja) 1982-03-25 1983-09-29 Seiko Epson Corp 薄膜シリコントランジスタ
JPS58182816A (ja) 1982-04-20 1983-10-25 Toshiba Corp シリコン系半導体材料の再結晶方法
JPS5940580A (ja) 1982-08-30 1984-03-06 Seiko Epson Corp 半導体集積回路装置の製造方法
DE3331601C2 (de) * 1982-09-02 1987-04-30 Canon K.K., Tokio/Tokyo Halbleiterbauelement
JPS59108360A (ja) 1982-12-14 1984-06-22 Mitsubishi Electric Corp 半導体装置
US4619034A (en) 1983-05-02 1986-10-28 Ncr Corporation Method of making laser recrystallized silicon-on-insulator nonvolatile memory device
CA1186070A (en) 1983-06-17 1985-04-23 Iain D. Calder Laser activated polysilicon connections for redundancy
JPS6018913A (ja) * 1983-07-12 1985-01-31 Mitsubishi Electric Corp 半導体装置の製造方法
JPS6043869A (ja) * 1983-08-19 1985-03-08 Semiconductor Energy Lab Co Ltd 半導体装置
JPH0693509B2 (ja) * 1983-08-26 1994-11-16 シャープ株式会社 薄膜トランジスタ
US4599135A (en) * 1983-09-30 1986-07-08 Hitachi, Ltd. Thin film deposition
JPS60105216A (ja) 1983-11-11 1985-06-10 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
US4585395A (en) * 1983-12-12 1986-04-29 General Electric Company Gas turbine engine blade
CA1197628A (en) 1984-01-05 1985-12-03 Thomas W. Macelwee Fabrication of stacked mos devices
JPS60160173A (ja) * 1984-01-30 1985-08-21 Sharp Corp 薄膜トランジスタ
US4698486A (en) 1984-02-28 1987-10-06 Tamarack Scientific Co., Inc. Method of heating semiconductor wafers in order to achieve annealing, silicide formation, reflow of glass passivation layers, etc.
JPS60245174A (ja) * 1984-05-18 1985-12-04 Semiconductor Energy Lab Co Ltd 絶縁ゲイト型電界効果半導体装置の作製方法
US4727044A (en) 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
US4585492A (en) * 1984-07-30 1986-04-29 International Business Machines Corporation Rapid thermal annealing of silicon dioxide for reduced hole trapping
US4566913A (en) * 1984-07-30 1986-01-28 International Business Machines Corporation Rapid thermal annealing of silicon dioxide for reduced electron trapping
US4680609A (en) * 1984-09-24 1987-07-14 Northern Telecom Limited Structure and fabrication of vertically integrated CMOS logic gates
CA1239706A (en) * 1984-11-26 1988-07-26 Hisao Hayashi Method of forming a thin semiconductor film
JPS61183970A (ja) * 1985-02-08 1986-08-16 Matsushita Electric Ind Co Ltd 薄膜トランジスタ
JPH06101564B2 (ja) 1985-02-27 1994-12-12 株式会社東芝 アモルフアスシリコン半導体装置
US4657616A (en) * 1985-05-17 1987-04-14 Benzing Technologies, Inc. In-situ CVD chamber cleaner
US4882295A (en) * 1985-07-26 1989-11-21 Energy Conversion Devices, Inc. Method of making a double injection field effect transistor
JPS6230379A (ja) 1985-07-31 1987-02-09 Seiko Epson Corp 薄膜トランジスタ
JPH073824B2 (ja) * 1985-08-14 1995-01-18 ソニー株式会社 半導体装置の製造方法
JPS62104171A (ja) 1985-10-31 1987-05-14 Fujitsu Ltd 薄膜トランジスタの製造方法
JPH0810668B2 (ja) 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
JPS62119974A (ja) 1985-11-19 1987-06-01 Sharp Corp 薄膜トランジスタの製造方法
US4698638A (en) * 1985-12-26 1987-10-06 General Dynamics, Pomona Division Dual mode target seeking system
JPH0746729B2 (ja) 1985-12-26 1995-05-17 キヤノン株式会社 薄膜トランジスタの製造方法
JPS62171160A (ja) 1986-01-22 1987-07-28 Sharp Corp 薄膜トランジスタ
JPS62211165A (ja) * 1986-03-13 1987-09-17 Ushio Inc マ−キング方法
JPS62244165A (ja) * 1986-04-16 1987-10-24 Nec Corp 半導体装置の製造方法
JPS62254466A (ja) 1986-04-28 1987-11-06 Seiko Instr & Electronics Ltd 薄膜半導体装置の製造方法
JPS62285469A (ja) * 1986-06-04 1987-12-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS62285470A (ja) * 1986-06-04 1987-12-11 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS62286282A (ja) 1986-06-05 1987-12-12 Ricoh Co Ltd 薄膜トランジスタの製造方法
JPS63164A (ja) 1986-06-19 1988-01-05 Matsushita Electric Ind Co Ltd 薄膜トランジスタの製造方法
JPS6310573A (ja) 1986-07-02 1988-01-18 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
JP2572379B2 (ja) 1986-07-31 1997-01-16 株式会社日立製作所 薄膜トランジスタの製造方法
US4786352A (en) * 1986-09-12 1988-11-22 Benzing Technologies, Inc. Apparatus for in-situ chamber cleaning
US4915772A (en) * 1986-10-01 1990-04-10 Corning Incorporated Capping layer for recrystallization process
US4951601A (en) * 1986-12-19 1990-08-28 Applied Materials, Inc. Multi-chamber integrated process system
JPH0680685B2 (ja) 1986-12-29 1994-10-12 日本電気株式会社 薄膜トランジスタとその製造方法
JPS63172470A (ja) 1987-01-12 1988-07-16 Fujitsu Ltd 薄膜トランジスタ
US4748131A (en) * 1987-02-06 1988-05-31 The Aerospace Corporation Method for increasing radiation hardness of MOS gate oxides
US5238705A (en) * 1987-02-24 1993-08-24 Semiconductor Energy Laboratory Co., Ltd. Carbonaceous protective films and method of depositing the same
US4785962A (en) * 1987-04-20 1988-11-22 Applied Materials, Inc. Vacuum chamber slit valve
JPS63301518A (ja) 1987-05-30 1988-12-08 Canon Inc 堆積膜形成方法
JPS6435959A (en) * 1987-07-30 1989-02-07 Ricoh Kk Thin film transistor
JP2501451B2 (ja) 1987-08-10 1996-05-29 日本電信電話株式会社 薄膜トランジスタ及びその製造方法
GB8721193D0 (en) * 1987-09-09 1987-10-14 Wright S W Semiconductor devices
JP2638868B2 (ja) 1988-01-22 1997-08-06 セイコーエプソン株式会社 半導体装置の製造方法
JP2623276B2 (ja) * 1988-01-22 1997-06-25 株式会社日立製作所 薄膜半導体装置の製造方法
US4960719A (en) * 1988-02-04 1990-10-02 Seikosha Co., Ltd. Method for producing amorphous silicon thin film transistor array substrate
JPH01209764A (ja) * 1988-02-18 1989-08-23 Stanley Electric Co Ltd 薄膜トランジスタとその製法
GB2215126B (en) * 1988-02-19 1990-11-14 Gen Electric Co Plc Process for manufacturing a thin film transistor
US4998152A (en) 1988-03-22 1991-03-05 International Business Machines Corporation Thin film transistor
JPH01268064A (ja) 1988-04-20 1989-10-25 Hitachi Ltd 多結晶シリコン薄膜の形成方法
JPH0758788B2 (ja) * 1988-05-10 1995-06-21 日本電気株式会社 電界効果トランジスタの製造方法
JPH01287964A (ja) 1988-05-13 1989-11-20 Seiko Epson Corp 半導体装置の製造方法
JPH01313943A (ja) 1988-06-13 1989-12-19 Nippon Telegr & Teleph Corp <Ntt> 絶縁薄膜および絶縁薄膜の形成方法
US4849081A (en) * 1988-06-22 1989-07-18 The Boc Group, Inc. Formation of oxide films by reactive sputtering
US5105245A (en) * 1988-06-28 1992-04-14 Texas Instruments Incorporated Trench capacitor DRAM cell with diffused bit lines adjacent to a trench
JP2600827B2 (ja) 1988-07-23 1997-04-16 セイコーエプソン株式会社 薄膜トランジスタの製造方法
JP3017742B2 (ja) * 1988-09-13 2000-03-13 ソニー株式会社 半導体装置
JP2624797B2 (ja) * 1988-09-20 1997-06-25 株式会社日立製作所 アクティブマトリクス基板の製造方法
JPH0290568A (ja) * 1988-09-28 1990-03-30 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
US5108843A (en) * 1988-11-30 1992-04-28 Ricoh Company, Ltd. Thin film semiconductor and process for producing the same
JP2880175B2 (ja) * 1988-11-30 1999-04-05 株式会社日立製作所 レーザアニール方法及び薄膜半導体装置
US5076666A (en) * 1988-12-06 1991-12-31 Sharp Kabushiki Kaisha Active matrix display apparatus with drain electrode extensions
JP2626910B2 (ja) * 1988-12-12 1997-07-02 日本電信電話株式会社 半導体装置の製造方法
US5180690A (en) * 1988-12-14 1993-01-19 Energy Conversion Devices, Inc. Method of forming a layer of doped crystalline semiconductor alloy material
JP2734587B2 (ja) 1988-12-28 1998-03-30 ソニー株式会社 薄膜トランジスタの製造方法
JPH0644625B2 (ja) * 1988-12-31 1994-06-08 三星電子株式会社 アクティブマトリックス液晶表示素子用薄膜トランジスタ
JPH02211637A (ja) * 1989-02-13 1990-08-22 Nippon Telegr & Teleph Corp <Ntt> 薄膜トランジスタの製造方法
JPH02303030A (ja) * 1989-05-17 1990-12-17 Hitachi Ltd 半導体装置の製造方法
JPH02310932A (ja) 1989-05-25 1990-12-26 Nec Corp 逆スタガー型薄膜トランジスタの製造方法
JP2558351B2 (ja) 1989-06-29 1996-11-27 沖電気工業株式会社 アクティブマトリクス表示パネル
DE69027590T2 (de) * 1989-08-01 1996-12-05 Asahi Glass Co Ltd Verfahren zur Herstellung von Schichten auf basis von Siliziumdioxyd mittels DC Sputtern und Target dafür
JPH0377329A (ja) 1989-08-19 1991-04-02 Fujitsu Ltd 半導体装置の製造方法
JPH0391932A (ja) 1989-09-04 1991-04-17 Canon Inc 半導体装置の製造方法
US5278093A (en) 1989-09-23 1994-01-11 Canon Kabushiki Kaisha Method for forming semiconductor thin film
JP2857900B2 (ja) 1989-12-28 1999-02-17 カシオ計算機株式会社 薄膜トランジスタの製造方法
JPH03277774A (ja) * 1990-03-27 1991-12-09 Semiconductor Energy Lab Co Ltd 光気相反応装置
US5233191A (en) * 1990-04-02 1993-08-03 Hitachi, Ltd. Method and apparatus of inspecting foreign matters during mass production start-up and mass production line in semiconductor production process
US5198379A (en) 1990-04-27 1993-03-30 Sharp Kabushiki Kaisha Method of making a MOS thin film transistor with self-aligned asymmetrical structure
DE59103151D1 (de) 1990-05-26 1994-11-10 Bayer Ag Lactamschmelzen mit erhöhter Viskosität und ihre Verwendung.
EP0459763B1 (de) * 1990-05-29 1997-05-02 Semiconductor Energy Laboratory Co., Ltd. Dünnfilmtransistoren
JP2796175B2 (ja) 1990-06-05 1998-09-10 松下電器産業株式会社 薄膜トランジスターの製造方法
JPH0442579A (ja) 1990-06-08 1992-02-13 Seiko Epson Corp 薄膜トランジスタ及び製造方法
US5514879A (en) * 1990-11-20 1996-05-07 Semiconductor Energy Laboratory Co., Ltd. Gate insulated field effect transistors and method of manufacturing the same
KR950001360B1 (ko) * 1990-11-26 1995-02-17 가부시키가이샤 한도오따이 에네루기 겐큐쇼 전기 광학장치와 그 구동방법
US5420048A (en) 1991-01-09 1995-05-30 Canon Kabushiki Kaisha Manufacturing method for SOI-type thin film transistor
US5286658A (en) 1991-03-05 1994-02-15 Fujitsu Limited Process for producing semiconductor device
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
JPH04360580A (ja) 1991-06-07 1992-12-14 Casio Comput Co Ltd 電界効果型トランジスタおよびその製造方法
JP3466633B2 (ja) 1991-06-12 2003-11-17 ソニー株式会社 多結晶半導体層のアニール方法
JP2722890B2 (ja) 1991-10-01 1998-03-09 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP3173854B2 (ja) 1992-03-25 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置
TW369686B (en) 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP3173926B2 (ja) 1993-08-12 2001-06-04 株式会社半導体エネルギー研究所 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置
US5996011A (en) * 1997-03-25 1999-11-30 Unified Research Laboratories, Inc. System and method for filtering data received by a computer system
US7097716B2 (en) * 2002-10-17 2006-08-29 Applied Materials, Inc. Method for performing fluorocarbon chamber cleaning to eliminate fluorine memory effect

Also Published As

Publication number Publication date
US5313075A (en) 1994-05-17
EP0459763B1 (de) 1997-05-02
EP0459763A1 (de) 1991-12-04
DE69125886D1 (de) 1997-06-05
US5523240A (en) 1996-06-04
US20090101910A1 (en) 2009-04-23
US20040031961A1 (en) 2004-02-19
US6607947B1 (en) 2003-08-19
US7355202B2 (en) 2008-04-08

Similar Documents

Publication Publication Date Title
DE69125886T2 (de) Dünnfilmtransistoren
DE69030775T2 (de) Herstelllungsverfahren einer Halbleitervorrichtung
DE69107101T2 (de) Verfahren zum Herstellen eines Oxydfilms.
DE3855765T2 (de) Dünnschicht-Siliciumhalbleiteranordnung und Verfahren zu ihrer Herstellung
DE69212383T2 (de) Dünnfilmtransistor und Verfahren zu seiner Herstellung
DE3688758T2 (de) Dünnfilmtransistor auf isolierendem Substrat.
US6518102B1 (en) Method for manufacturing transistor semiconductor devices with step of annealing to getter metal with phosphorous
DE69127395T2 (de) Verfahren zum Herstellen eines Dünnfilm-Transistors mit polykristallinem Halbleiter
DE69428387T2 (de) Herstellungsverfahren für eine kristallisierte Halbleiterschicht
DE69531654T2 (de) Verfahren zur herstellung eines dünnschicht-halbleiter-transistors
DE69522370T2 (de) SiGe-Dünnfilm-Halbleiteranordnung mit SiGe Schichtstruktur und Verfahren zur Herstellung
DE2425382C2 (de) Verfahren zur Herstellung von Isolierschicht-Feldeffekttransistoren
JP3539821B2 (ja) 半導体装置の作製方法
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE3731742A1 (de) Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements
DE2845460A1 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE69520538T2 (de) Verfahren zur Herstellung einer dünnen polykristallinen Halbleiterschicht
DE69127656T2 (de) Verfahren zum Herstellen von Dünnfilmtransistoren
DE69229314T2 (de) Halbleiteranordnung und Verfahren zur Herstellung
DE69212339T2 (de) Dünnschicht-Halbleiter-Vorrichtung aus Polysilizium
DE3122382A1 (de) Verfahren zum herstellen einer gateisolations-schichtstruktur und die verwendung einer solchen struktur
DE2023936B2 (de) Halbleitervorrichtung und Verfahren zu ihrer Herstellung
EP0159617B1 (de) Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren
DE102019130285A1 (de) Source- und drain-epitaxialschichten
US20060049428A1 (en) Tft electronic devices and their manufacture

Legal Events

Date Code Title Description
8364 No opposition during term of opposition