JP2600827B2 - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JP2600827B2 JP2600827B2 JP18380988A JP18380988A JP2600827B2 JP 2600827 B2 JP2600827 B2 JP 2600827B2 JP 18380988 A JP18380988 A JP 18380988A JP 18380988 A JP18380988 A JP 18380988A JP 2600827 B2 JP2600827 B2 JP 2600827B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- thin film
- film transistor
- film
- amorphous silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 アクティブ・マトリクス液晶表示装置がイメージ・セ
ンサーの駆動素子として用いられる薄膜トランジスタの
製造方法に関する。
ンサーの駆動素子として用いられる薄膜トランジスタの
製造方法に関する。
従来の技術としては特開昭62−117371号公報に記載さ
れたスタガード型の薄膜トランジスタの製造方法があ
る。第４図（ａ）〜（ｊ）は、従来のスタガード型の薄
膜トランジスタの製造方法を示す工程の縦断面図であ
る。以下第４図に従って説明すると、まず第４図（ａ）
に示すように、絶縁基板12上にSi膜13を成膜し島状に残
す。次に第４図（ｂ）に示すようにSi膜13を熱酸化して
二酸化シリコン膜よりなるゲート絶縁膜14を構成し、第
４図（ｃ）に示すようにゲート電極膜15を成膜し第４図
（ｄ）におけるようにゲート電極膜15を島状に残す。次
に不純物を含む絶縁膜16を成膜し、この絶縁膜16中に含
まれる不純物を熱拡散して第４図（ｆ）に示すようにソ
ース電極領域とドレイン電極領域になる拡散層17を構成
する。次工程として第４図（ｇ）に示すように不純物を
含まない絶縁膜18を成膜し、第４図（ｈ）におけるよう
にコンタクト・ホールとなる穴19を構成後、電極となる
金属膜21を第４図（ｉ）に示すように成膜する。その
後、金属膜21を島状に分離して第４図（ｊ）に示すよう
にソース電極６、ゲート電極20、ドレイン電極７を構成
する。以上の工程の他、ソース電極領域及びドレイン電
極領域となる拡散層を構成する方法としては、不純物イ
オンのイオン打ち込み法によるものが知られていた。
れたスタガード型の薄膜トランジスタの製造方法があ
る。第４図（ａ）〜（ｊ）は、従来のスタガード型の薄
膜トランジスタの製造方法を示す工程の縦断面図であ
る。以下第４図に従って説明すると、まず第４図（ａ）
に示すように、絶縁基板12上にSi膜13を成膜し島状に残
す。次に第４図（ｂ）に示すようにSi膜13を熱酸化して
二酸化シリコン膜よりなるゲート絶縁膜14を構成し、第
４図（ｃ）に示すようにゲート電極膜15を成膜し第４図
（ｄ）におけるようにゲート電極膜15を島状に残す。次
に不純物を含む絶縁膜16を成膜し、この絶縁膜16中に含
まれる不純物を熱拡散して第４図（ｆ）に示すようにソ
ース電極領域とドレイン電極領域になる拡散層17を構成
する。次工程として第４図（ｇ）に示すように不純物を
含まない絶縁膜18を成膜し、第４図（ｈ）におけるよう
にコンタクト・ホールとなる穴19を構成後、電極となる
金属膜21を第４図（ｉ）に示すように成膜する。その
後、金属膜21を島状に分離して第４図（ｊ）に示すよう
にソース電極６、ゲート電極20、ドレイン電極７を構成
する。以上の工程の他、ソース電極領域及びドレイン電
極領域となる拡散層を構成する方法としては、不純物イ
オンのイオン打ち込み法によるものが知られていた。
しかし、かかる従来のスタガード型の薄膜トランジス
タの製造方法では、第４図（ｂ）におけるようにゲート
絶縁膜14を構成する方法として熱酸化工程を必要とし、
さらに第４図（ｆ）に示したように、拡散層17を構成す
るために不活性ガス雰囲気中での熱処理による熱拡散を
必要としていた。また、イオン打ち込み法により不純物
を拡散層を形成する場合も、打ち込まれたイオンを十分
に活性化させるためには1000℃以上の熱処理を必要とし
ていた。良質のゲート絶縁膜を第４図（ｂ）に示すよう
に熱酸化により構成するためには、酸素を含むガス雰囲
気中で1000℃以上の温度下で酸化反応を進める必要があ
った。このため、使用できる絶縁基体は、高温に耐え、
熱変形の少ない高価で小さなものに限られていた。ま
た、第４図（ｆ）に示した拡散層17を得るために熱拡散
をおこなうと、拡散層17のSi膜13中への拡散も同時に進
行し、ゲート電極膜15の寸法を４μｍ以下にしていくと
２個の拡散層17からSi膜13中への不純物拡散のために、
２個の拡散層17間のショートが起きたり、薄膜トランジ
スタの非動作時におけるオフ電流が異常に増加し、トラ
ンジスタが正常に動作しない問題が生じていた。このた
め、ゲート電極膜15の寸法を小さくしてチャネル長を短
かくすることにより、電流経路を縮めトランジスタの高
速動作や高集積化を行なうことは困難であった。
タの製造方法では、第４図（ｂ）におけるようにゲート
絶縁膜14を構成する方法として熱酸化工程を必要とし、
さらに第４図（ｆ）に示したように、拡散層17を構成す
るために不活性ガス雰囲気中での熱処理による熱拡散を
必要としていた。また、イオン打ち込み法により不純物
を拡散層を形成する場合も、打ち込まれたイオンを十分
に活性化させるためには1000℃以上の熱処理を必要とし
ていた。良質のゲート絶縁膜を第４図（ｂ）に示すよう
に熱酸化により構成するためには、酸素を含むガス雰囲
気中で1000℃以上の温度下で酸化反応を進める必要があ
った。このため、使用できる絶縁基体は、高温に耐え、
熱変形の少ない高価で小さなものに限られていた。ま
た、第４図（ｆ）に示した拡散層17を得るために熱拡散
をおこなうと、拡散層17のSi膜13中への拡散も同時に進
行し、ゲート電極膜15の寸法を４μｍ以下にしていくと
２個の拡散層17からSi膜13中への不純物拡散のために、
２個の拡散層17間のショートが起きたり、薄膜トランジ
スタの非動作時におけるオフ電流が異常に増加し、トラ
ンジスタが正常に動作しない問題が生じていた。このた
め、ゲート電極膜15の寸法を小さくしてチャネル長を短
かくすることにより、電流経路を縮めトランジスタの高
速動作や高集積化を行なうことは困難であった。
そこで、本発明は従来のこのような問題点を解決する
ため、低価格で大面積を有する絶縁性基体上に、高集積
化と高速動作が可能な薄膜トランジスタを低温で構成す
ることが可能な薄膜トランジスタの製造方法を提供する
ことを目的とする。
ため、低価格で大面積を有する絶縁性基体上に、高集積
化と高速動作が可能な薄膜トランジスタを低温で構成す
ることが可能な薄膜トランジスタの製造方法を提供する
ことを目的とする。
本発明の薄膜トランジスタの製造方法は、絶縁基体上
にスタガード型の薄膜トランジスタを形成する薄膜トラ
ンジスタの製造方法において、前記絶縁基体上に非晶質
シリコン層を形成する工程と、酸素または窒素雰囲気中
で前記非晶質シリコン層にレーザを照射して前記非晶質
シリコンを結晶化すると共に、前記非晶質シリコン層の
上層部を絶縁膜にする工程とを含むことを特徴とする。
にスタガード型の薄膜トランジスタを形成する薄膜トラ
ンジスタの製造方法において、前記絶縁基体上に非晶質
シリコン層を形成する工程と、酸素または窒素雰囲気中
で前記非晶質シリコン層にレーザを照射して前記非晶質
シリコンを結晶化すると共に、前記非晶質シリコン層の
上層部を絶縁膜にする工程とを含むことを特徴とする。
以下に本発明の実施例を図面にもとづいて説明する。
第１図（ａ）〜（ｈ）は、ゲート絶縁膜として酸化シリ
コン膜４を構成した実施例である。本発明によれば、ゲ
ート絶縁膜として二酸化シリコン膜の他に窒化シリコン
膜や酸素を含有する窒化シリコン膜、リンなどの不純物
を含有する酸化シリコン膜を形成することも可能であ
る。以下図面にしたがって説明する。第１図（ａ）にお
いてガラス基板、サファイヤ基板、マグネシア・スピネ
ル基板、石英基板や窒化シリコン膜、二酸化シリコン膜
などの絶縁膜を積層した絶縁性基体１上に非晶質シリコ
ン層２を成膜する。非晶質シリコン層２はプラズマCVD
法、減圧CVD法、ECRCVD法、EB蒸着法などの方法により
成膜されるが、成膜温度は650℃以下で1000Å以上の粒
径の結晶シリコン粒子を多く含有しない方が望ましい。
この理由は、非晶質シリコン層２の多結晶化が進むと非
晶質シリコン層２中でシリコン粒子同士が衝突しあい、
シリコン粒子のより大きな結晶粒への成長が困難になる
ためである。また、このように粒径の大きなシリコン粒
子を含有する非晶質シリコン層２の結晶化を進めるため
には、結晶粒子を含有しない非晶質シリコン層２に比べ
より大きなエネルギーを必要とする。第２工程におい
て、第１図（ｂ）に示すように酸素O2を含有するガス雰
囲気中でレーザ光を照射する。レーザ光の照射により、
絶縁性基体１の温度は400℃を越えることがないが、非
晶質シリコン層２表面近傍の温度は1200℃以上に上昇
し、非晶質シリコン層２表面近傍にある酸素は融解した
非晶質シリコン層２中へ取り込まれる。これにより第１
図（ｃ）に示すように第１図（ｂ）の非晶質シリコン層
２上層のシリコンは酸素と結合して二酸化シリコン層４
になり、同時に、与えられた熱エネルギーによって非晶
質シリコン層２の下層は結晶化が進み多結晶シリコン層
３となる。この二酸化シリコン層４が薄膜トランジスタ
のゲート絶縁膜となり、多結晶シリコン層３が半導体層
となる。熱酸化反応により構造欠陥の少ない二酸化シリ
コン層４を形成していた従来の方法では、酸素を含有す
るガス雰囲気中で1000℃以上に温度を保持する必要があ
ったが、本実施例のレーザ光照射による酸化反応では、
絶縁性基体１は400℃以上の温度になることはない。こ
のため、高耐熱基板ばかりでなくより安価で大面積を有
する各種の基板が使用可能である。また、第１図（ｂ）
に示した酸素O2のかわりにアンモニアを含むガス雰囲気
中でレーザ光を照射すればゲート絶縁膜として二酸化シ
リコン層４のかわりに窒化シリコン層の形成も可能であ
り、また酸素とリンを含有するガスを用いればリンガラ
ス層の形成も可能である。ゲート絶縁膜として、リンガ
ラス層と二酸化シリコン層の２層を構成した実施例を第
２図に示し、窒化シリコン層を構成した実施例を第３図
に示した。
第１図（ａ）〜（ｈ）は、ゲート絶縁膜として酸化シリ
コン膜４を構成した実施例である。本発明によれば、ゲ
ート絶縁膜として二酸化シリコン膜の他に窒化シリコン
膜や酸素を含有する窒化シリコン膜、リンなどの不純物
を含有する酸化シリコン膜を形成することも可能であ
る。以下図面にしたがって説明する。第１図（ａ）にお
いてガラス基板、サファイヤ基板、マグネシア・スピネ
ル基板、石英基板や窒化シリコン膜、二酸化シリコン膜
などの絶縁膜を積層した絶縁性基体１上に非晶質シリコ
ン層２を成膜する。非晶質シリコン層２はプラズマCVD
法、減圧CVD法、ECRCVD法、EB蒸着法などの方法により
成膜されるが、成膜温度は650℃以下で1000Å以上の粒
径の結晶シリコン粒子を多く含有しない方が望ましい。
この理由は、非晶質シリコン層２の多結晶化が進むと非
晶質シリコン層２中でシリコン粒子同士が衝突しあい、
シリコン粒子のより大きな結晶粒への成長が困難になる
ためである。また、このように粒径の大きなシリコン粒
子を含有する非晶質シリコン層２の結晶化を進めるため
には、結晶粒子を含有しない非晶質シリコン層２に比べ
より大きなエネルギーを必要とする。第２工程におい
て、第１図（ｂ）に示すように酸素O2を含有するガス雰
囲気中でレーザ光を照射する。レーザ光の照射により、
絶縁性基体１の温度は400℃を越えることがないが、非
晶質シリコン層２表面近傍の温度は1200℃以上に上昇
し、非晶質シリコン層２表面近傍にある酸素は融解した
非晶質シリコン層２中へ取り込まれる。これにより第１
図（ｃ）に示すように第１図（ｂ）の非晶質シリコン層
２上層のシリコンは酸素と結合して二酸化シリコン層４
になり、同時に、与えられた熱エネルギーによって非晶
質シリコン層２の下層は結晶化が進み多結晶シリコン層
３となる。この二酸化シリコン層４が薄膜トランジスタ
のゲート絶縁膜となり、多結晶シリコン層３が半導体層
となる。熱酸化反応により構造欠陥の少ない二酸化シリ
コン層４を形成していた従来の方法では、酸素を含有す
るガス雰囲気中で1000℃以上に温度を保持する必要があ
ったが、本実施例のレーザ光照射による酸化反応では、
絶縁性基体１は400℃以上の温度になることはない。こ
のため、高耐熱基板ばかりでなくより安価で大面積を有
する各種の基板が使用可能である。また、第１図（ｂ）
に示した酸素O2のかわりにアンモニアを含むガス雰囲気
中でレーザ光を照射すればゲート絶縁膜として二酸化シ
リコン層４のかわりに窒化シリコン層の形成も可能であ
り、また酸素とリンを含有するガスを用いればリンガラ
ス層の形成も可能である。ゲート絶縁膜として、リンガ
ラス層と二酸化シリコン層の２層を構成した実施例を第
２図に示し、窒化シリコン層を構成した実施例を第３図
に示した。
第１図（ｃ）におけるように、薄膜トランジスタの半
導体層となる多結晶シリコン層３とゲート絶縁膜である
二酸化シリコン層４を形成した後は、第１図（ｄ）にお
けるようにゲート電極５を構成し、次に第１図（ｅ）に
おけるようにゲート絶縁膜である二酸化シリコン層４を
島状に残し、ホスフィンやジボランなどの不純物ガス雰
囲気中でレーザ光照射を行ない多結晶シリコン層３の露
出部分を融解し、リンやボロンなどの不純物原子と結合
させ第１図（ｆ）におけるように不純物を含有したソー
ス電極領域６とドレイン電極領域７を形成する。この工
程中、ゲート電極５の下の多結晶シリコン層３中へはレ
ーザ光は到達しないから、融解するのは多結晶シリコン
層３のソース電極領域６とドレイン電極領域７の部分で
ある。このため、リンやボロンなどの不純物原子が融解
に共なう熱エネルギーによってゲート電極５下の多結晶
シリコン層３中へ拡散する拡散距離は従来の熱拡散法に
比べ小さく、拡散によって生じるソース電極及びドレイ
ン電極の接触や、これら両電極のゲート電極５下での容
量増加をおさえることができる。したがって、ゲート電
極５の縮小化も容易であり、薄膜トランジスタの高集積
化、高速動作が可能となる。第１図（ｆ）におけるよう
に、ソース電極領域６とドレイン電極領域７を形成した
後は、第１図（ｇ）におけるように層間絶縁膜８を積層
後、コンタクト・ホールとなる穴19を構成し、第１図
（ｈ）におけるように、ソース電極９とドレイン電極10
を形成する。
導体層となる多結晶シリコン層３とゲート絶縁膜である
二酸化シリコン層４を形成した後は、第１図（ｄ）にお
けるようにゲート電極５を構成し、次に第１図（ｅ）に
おけるようにゲート絶縁膜である二酸化シリコン層４を
島状に残し、ホスフィンやジボランなどの不純物ガス雰
囲気中でレーザ光照射を行ない多結晶シリコン層３の露
出部分を融解し、リンやボロンなどの不純物原子と結合
させ第１図（ｆ）におけるように不純物を含有したソー
ス電極領域６とドレイン電極領域７を形成する。この工
程中、ゲート電極５の下の多結晶シリコン層３中へはレ
ーザ光は到達しないから、融解するのは多結晶シリコン
層３のソース電極領域６とドレイン電極領域７の部分で
ある。このため、リンやボロンなどの不純物原子が融解
に共なう熱エネルギーによってゲート電極５下の多結晶
シリコン層３中へ拡散する拡散距離は従来の熱拡散法に
比べ小さく、拡散によって生じるソース電極及びドレイ
ン電極の接触や、これら両電極のゲート電極５下での容
量増加をおさえることができる。したがって、ゲート電
極５の縮小化も容易であり、薄膜トランジスタの高集積
化、高速動作が可能となる。第１図（ｆ）におけるよう
に、ソース電極領域６とドレイン電極領域７を形成した
後は、第１図（ｇ）におけるように層間絶縁膜８を積層
後、コンタクト・ホールとなる穴19を構成し、第１図
（ｈ）におけるように、ソース電極９とドレイン電極10
を形成する。
本発明の薄膜トランジスタの製造方法は、以上説明し
たように、レーザ光を照射してゲート絶縁膜となる絶縁
層を構成すると同時に半導体層の結晶化を進め、ドレイ
ン電極及びソース電極の拡散層を構成する工程によっ
て、低価格で大面積の絶縁性基体上に、高速動作可能な
薄膜トランジスタを実現し、高集積化も可能にする効果
がある。
たように、レーザ光を照射してゲート絶縁膜となる絶縁
層を構成すると同時に半導体層の結晶化を進め、ドレイ
ン電極及びソース電極の拡散層を構成する工程によっ
て、低価格で大面積の絶縁性基体上に、高速動作可能な
薄膜トランジスタを実現し、高集積化も可能にする効果
がある。
【図面の簡単な説明】 第１図（ａ）〜（ｈ）は、本発明の薄膜トランジスタの
製造方法の一実施例を示す工程縦断面図。 第２図及び第３図は、本発明の薄膜トランジスタの製造
方法の他の実施例による薄膜トランジスタの縦断面図。 第４図（ａ）〜（ｊ）は、従来の薄膜トランジスタの製
造方法を示す工程縦断面図。 １……絶縁性基体 ２……非晶質シリコン層 ３……多結晶シリコン層 ４……二酸化シリコン層 ５、20……ゲート電極 ６……ソース電極領域 ７……ドレイン電極領域 ８……層間絶縁膜 ９……ソース電極 10……ドレイン電極 11……リンガラス層 12……絶縁基板 13……Si膜 14……ゲート絶縁膜 15……ゲート電極膜 16……不純物を含む絶縁膜 17……拡散層 18……不純物を含まない絶縁膜 19……穴 21……金属膜 22……窒化シリコン膜
製造方法の一実施例を示す工程縦断面図。 第２図及び第３図は、本発明の薄膜トランジスタの製造
方法の他の実施例による薄膜トランジスタの縦断面図。 第４図（ａ）〜（ｊ）は、従来の薄膜トランジスタの製
造方法を示す工程縦断面図。 １……絶縁性基体 ２……非晶質シリコン層 ３……多結晶シリコン層 ４……二酸化シリコン層 ５、20……ゲート電極 ６……ソース電極領域 ７……ドレイン電極領域 ８……層間絶縁膜 ９……ソース電極 10……ドレイン電極 11……リンガラス層 12……絶縁基板 13……Si膜 14……ゲート絶縁膜 15……ゲート電極膜 16……不純物を含む絶縁膜 17……拡散層 18……不純物を含まない絶縁膜 19……穴 21……金属膜 22……窒化シリコン膜
Claims (1)
- 【請求項１】絶縁基体上にスタガード型の薄膜トランジ
スタを形成する薄膜トランジスタの製造方法において、 前記絶縁基体上に非晶質シリコン層を形成する工程と、
酸素または窒素雰囲気中で前記非晶質シリコン層にレー
ザを照射して前記非晶質シリコンを結晶化すると共に、
前記非晶質シリコン層の上層部を絶縁膜にする工程とを
含むことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18380988A JP2600827B2 (ja) | 1988-07-23 | 1988-07-23 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18380988A JP2600827B2 (ja) | 1988-07-23 | 1988-07-23 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0233934A JPH0233934A (ja) | 1990-02-05 |
| JP2600827B2 true JP2600827B2 (ja) | 1997-04-16 |
Family
ID=16142258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18380988A Expired - Lifetime JP2600827B2 (ja) | 1988-07-23 | 1988-07-23 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600827B2 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2695488B2 (ja) * | 1989-10-09 | 1997-12-24 | キヤノン株式会社 | 結晶の成長方法 |
| EP0459763B1 (en) | 1990-05-29 | 1997-05-02 | Semiconductor Energy Laboratory Co., Ltd. | Thin-film transistors |
| JPH04152518A (ja) * | 1990-10-16 | 1992-05-26 | Toshiba Corp | 半導体装置の製造方法 |
| JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
| JP3173854B2 (ja) | 1992-03-25 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 |
| US7097712B1 (en) | 1992-12-04 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus for processing a semiconductor |
| US5403762A (en) * | 1993-06-30 | 1995-04-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a TFT |
| JP3173926B2 (ja) | 1993-08-12 | 2001-06-04 | 株式会社半導体エネルギー研究所 | 薄膜状絶縁ゲイト型半導体装置の作製方法及びその半導体装置 |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| JPH1056180A (ja) * | 1995-09-29 | 1998-02-24 | Canon Inc | 半導体装置及びその製造方法 |
| JP6236753B2 (ja) * | 2012-06-28 | 2017-11-29 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
-
1988
- 1988-07-23 JP JP18380988A patent/JP2600827B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0233934A (ja) | 1990-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6027987A (en) | Method of manufacturing a crystalline semiconductor | |
| US7354811B2 (en) | Semiconductor device and process for fabricating the same | |
| KR100297318B1 (ko) | 반도체장치제작방법 | |
| US6066516A (en) | Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| JP2600827B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2982792B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH06275641A (ja) | 薄膜トランジスタの作製方法 | |
| JP2003086604A (ja) | 薄膜半導体装置及びその基板ならびにその製造方法 | |
| JP4203141B2 (ja) | 非晶質シリコン層の結晶化方法及びこれを使用する薄膜トランジスターの製造方法 | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0411722A (ja) | 半導体結晶化膜の形成方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JP4200530B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100209586B1 (ko) | 다결정 실리콘 박막트랜지스터의 제조방법 | |
| JPS5856457A (ja) | 半導体装置の製造方法 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100397876B1 (ko) | 박막트랜지스터와 그 제조방법 | |
| JPS61166074A (ja) | 絶縁ゲ−ト型トランジスタ及びその製造方法 | |
| JPH04305939A (ja) | 薄膜トランジスタの製造方法 | |
| JPH03284831A (ja) | 半導体薄膜の形成方法 | |
| JPH0845837A (ja) | 多結晶半導体膜の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |