JPH0233934A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH0233934A JPH0233934A JP18380988A JP18380988A JPH0233934A JP H0233934 A JPH0233934 A JP H0233934A JP 18380988 A JP18380988 A JP 18380988A JP 18380988 A JP18380988 A JP 18380988A JP H0233934 A JPH0233934 A JP H0233934A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- amorphous silicon
- thin film
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 36
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 235000012239 silicon dioxide Nutrition 0.000 claims abstract description 18
- 239000000377 silicon dioxide Substances 0.000 claims abstract description 17
- 239000007789 gas Substances 0.000 claims abstract description 14
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims abstract description 12
- 239000001301 oxygen Substances 0.000 claims abstract description 12
- 229910052760 oxygen Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims description 6
- 229910021529 ammonia Inorganic materials 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 3
- 238000009792 diffusion process Methods 0.000 abstract description 18
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 7
- 239000011574 phosphorus Substances 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 6
- 229910052710 silicon Inorganic materials 0.000 abstract description 6
- 239000010703 silicon Substances 0.000 abstract description 6
- XYFCBTPGUUZFHI-UHFFFAOYSA-N Phosphine Chemical compound P XYFCBTPGUUZFHI-UHFFFAOYSA-N 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000002425 crystallisation Methods 0.000 abstract description 3
- 230000008025 crystallization Effects 0.000 abstract description 3
- 229910000073 phosphorus hydride Inorganic materials 0.000 abstract description 2
- 230000001737 promoting effect Effects 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 63
- 239000010408 film Substances 0.000 description 39
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 239000002245 particle Substances 0.000 description 4
- 230000010354 integration Effects 0.000 description 3
- 239000011856 silicon-based particle Substances 0.000 description 3
- CPLXHLVBOLITMK-UHFFFAOYSA-N Magnesium oxide Chemical compound [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 230000007847 structural defect Effects 0.000 description 1
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野１
アクティブ・マトリクス液晶表示装置がイメージ・セン
サーの駆動素子として用いられる薄膜１−ランジスタの
製造方法に間する。
サーの駆動素子として用いられる薄膜１−ランジスタの
製造方法に間する。
［従来の技術１
従来の技術としては特開昭６２−１１７３７１号公報に
記載されたスタガード型の薄膜トランジスタの製造方法
がある。第４図（ａ）〜（、〕）は、従来のスタガード
型の薄膜トランジスタの製造方法を示す工程の縦断面図
である。以下第４図に従って説明すると、まず第４図（
ａ）に示すように、絶縁基板１２上にＳｉ膜１３を成膜
し島状に残す６次に第４図（ｂ）に示すようにＳｉ膜１
３を熱酸化して二酸化シリコン膜よりなるゲート絶縁膜
１４を構成し、第４図（ｃ）に示すようにゲート電極膜
１５を成膜し第４図（ｄ）におけるようにゲート電極膜
１５を島状に残す。次に不純物を含む絶縁膜１６を成膜
し、この絶縁膜１６中に含まれる不純物を熱拡散して第
４図（ｆ）に示すようにソース電極領域とドレイン電極
領域になる拡散層１７を構成する０次工程として第４図
（ｇ）に示すように不純物を含まない絶縁膜１８を成膜
し、第４図（ｈ）におけるようにコンタクト・ホールと
なる穴１９を構成後、電極となる金属膜２１を第４図（
ｉ）に示すように成膜する。
記載されたスタガード型の薄膜トランジスタの製造方法
がある。第４図（ａ）〜（、〕）は、従来のスタガード
型の薄膜トランジスタの製造方法を示す工程の縦断面図
である。以下第４図に従って説明すると、まず第４図（
ａ）に示すように、絶縁基板１２上にＳｉ膜１３を成膜
し島状に残す６次に第４図（ｂ）に示すようにＳｉ膜１
３を熱酸化して二酸化シリコン膜よりなるゲート絶縁膜
１４を構成し、第４図（ｃ）に示すようにゲート電極膜
１５を成膜し第４図（ｄ）におけるようにゲート電極膜
１５を島状に残す。次に不純物を含む絶縁膜１６を成膜
し、この絶縁膜１６中に含まれる不純物を熱拡散して第
４図（ｆ）に示すようにソース電極領域とドレイン電極
領域になる拡散層１７を構成する０次工程として第４図
（ｇ）に示すように不純物を含まない絶縁膜１８を成膜
し、第４図（ｈ）におけるようにコンタクト・ホールと
なる穴１９を構成後、電極となる金属膜２１を第４図（
ｉ）に示すように成膜する。
その後、金属膜２１を島状に分離して第４図（ｊ）に示
すようにソース１ｉ極６、ゲート電極２０、ドレイン電
極７を構成する０以上の工程の他、ソース電極領域及び
ドレイン電極領域となる拡散層を構成する方法としては
、不純物イオンのイオン打ち込み法によるものが知られ
ていた。
すようにソース１ｉ極６、ゲート電極２０、ドレイン電
極７を構成する０以上の工程の他、ソース電極領域及び
ドレイン電極領域となる拡散層を構成する方法としては
、不純物イオンのイオン打ち込み法によるものが知られ
ていた。
［発明が解決しようとする課題］
しかし、かかる従来のスタガード型の薄膜トランジスタ
の製造方法では、第４図（ｂ）におけるようにゲート絶
縁膜１４を構成する方法として熱酸化工程を必要とし、
さらに第４図（ｆ）に示したように、拡散層１７を構成
するために不活性ガス雰囲気中での熱処理による熱拡散
を必要とじていた。また、イオン打ち込み法により不純
物を拡散層を形成する場合も、打ち込まれたイオンを十
分に活性化させるためには１０００℃以上の熱処理を必
要としていた。良質のゲート絶縁膜を第４図（ｂ）に示
すように熱酸化により構成するためには、酸素を含むガ
ス雰囲気中で１０００°Ｃ以上の温度下で酸化反応を進
める必要があった。このため、使用できる絶縁基体は、
高温に耐久、熱変形の少ない高価で小さなものに限られ
ていた。また、第４図（ｆ）に示した拡散層１７を得る
ために熱拡散をおこなうと、拡散層１７のＳｉ膜１３中
への拡散も同時に進行し、ゲート電極膜１５の寸法を４
μｍ以下にしていくと２個の拡散層１７からＳｉ膜１３
中への不純物拡散のために、２個の拡散層１７間のショ
ートが起きたり、薄膜トランジスタの非動作時における
オフ電流が異常に増加し、トランジスタが正常に動作し
ない問題が生じていた。このため、ゲート電極膜１５の
寸法を小さくしてチャネル長を短かくすることにより、
電流経路を縮めトランジスタの高速動作や高集積化を行
なうことは困難であった。
の製造方法では、第４図（ｂ）におけるようにゲート絶
縁膜１４を構成する方法として熱酸化工程を必要とし、
さらに第４図（ｆ）に示したように、拡散層１７を構成
するために不活性ガス雰囲気中での熱処理による熱拡散
を必要とじていた。また、イオン打ち込み法により不純
物を拡散層を形成する場合も、打ち込まれたイオンを十
分に活性化させるためには１０００℃以上の熱処理を必
要としていた。良質のゲート絶縁膜を第４図（ｂ）に示
すように熱酸化により構成するためには、酸素を含むガ
ス雰囲気中で１０００°Ｃ以上の温度下で酸化反応を進
める必要があった。このため、使用できる絶縁基体は、
高温に耐久、熱変形の少ない高価で小さなものに限られ
ていた。また、第４図（ｆ）に示した拡散層１７を得る
ために熱拡散をおこなうと、拡散層１７のＳｉ膜１３中
への拡散も同時に進行し、ゲート電極膜１５の寸法を４
μｍ以下にしていくと２個の拡散層１７からＳｉ膜１３
中への不純物拡散のために、２個の拡散層１７間のショ
ートが起きたり、薄膜トランジスタの非動作時における
オフ電流が異常に増加し、トランジスタが正常に動作し
ない問題が生じていた。このため、ゲート電極膜１５の
寸法を小さくしてチャネル長を短かくすることにより、
電流経路を縮めトランジスタの高速動作や高集積化を行
なうことは困難であった。
そこで、本発明は従来のこのような問題点を解決するた
め、低価格で大面積を有する絶縁性基体上に、高集積化
と高速動作が可能な薄膜トランジスタを低温で構成する
ことが可能な薄膜トランジスタの製造方法を提供するこ
とを目的とする。
め、低価格で大面積を有する絶縁性基体上に、高集積化
と高速動作が可能な薄膜トランジスタを低温で構成する
ことが可能な薄膜トランジスタの製造方法を提供するこ
とを目的とする。
上記課題を解決するために、本発明の薄膜トランジスタ
の製造方法は、絶縁性基体上でのスタガード型薄膜トラ
ンジスタの製造方法において、絶縁性基体上に非晶質シ
リコン層を成膜する第１工程と、酸素を含有するガスあ
るいはアンモニアを含有するガスの雰囲気中で的記非晶
質シリコン層へレーザ光照射を行ない前記非晶質シリコ
ン上層を絶縁層に変換すると同時に前記非晶質シリコン
層の下層を多結晶シリコン層に変換する第２工程と、前
記二酸化シリコン層上にゲート電極を形成する第３工程
と、前記絶縁層を島状に残す第４工程と、不純物含有ガ
ス雰囲気中で前記多結晶シリコン層にレーザ光を照射し
、ソース電極領域とドレイン電極領域を形成する第５工
程とを含むことを特徴とする。
の製造方法は、絶縁性基体上でのスタガード型薄膜トラ
ンジスタの製造方法において、絶縁性基体上に非晶質シ
リコン層を成膜する第１工程と、酸素を含有するガスあ
るいはアンモニアを含有するガスの雰囲気中で的記非晶
質シリコン層へレーザ光照射を行ない前記非晶質シリコ
ン上層を絶縁層に変換すると同時に前記非晶質シリコン
層の下層を多結晶シリコン層に変換する第２工程と、前
記二酸化シリコン層上にゲート電極を形成する第３工程
と、前記絶縁層を島状に残す第４工程と、不純物含有ガ
ス雰囲気中で前記多結晶シリコン層にレーザ光を照射し
、ソース電極領域とドレイン電極領域を形成する第５工
程とを含むことを特徴とする。
［実 施 例］
以下に本発明の実施例を図面にもとづいて説明する。第
１図（ａ）〜（ｈ）は、ゲート絶縁膜として二酸化シリ
コン膜４を構成した実施例である０本発明によれば、ゲ
ート絶縁膜として二酸化シリコン膜の他に窒化シリコン
膜や酸素を含有する窒化シリコン膜、リンなどの不純物
を含有する酸化シリコン膜を形成することも可能である
。以下図面にしたがって説明する。第１図（ａ）におい
てガラス基板、サファイヤ基板、マグネシア・スピネル
基板、石英基板や窒化シリコン膜、二酸化シリコン膜な
どの絶縁膜を積層した絶縁性基体１上に非晶質シリコン
層２を成膜する。非晶質シリコン層２はプラズマＣＶＤ
法、減圧ＣＶＤ法、ＥＣＲＣＶＤ法、ＥＢ蒸看法などの
方法により成膜されるが、成ＭＮ ４度は６５０℃以下
で１０００Å以上の粒径の結晶シリコン粒子を多く含有
しない方が望ましい、この理由は、非晶質シリコン層２
の多結晶化が進むと非晶質シリコン層２中でジノコン粒
子同士が衝突しあい、シリコン粒子のより大きな結晶粒
への成長が困難になるためである。また、このように粒
径の大きなシリコン粒子を含有する非晶質シリコン層２
の結晶化を進めるためには、結晶粒子を含有しない非晶
質シリコン層２に比べより大きなエネルギーを必要とす
る。
１図（ａ）〜（ｈ）は、ゲート絶縁膜として二酸化シリ
コン膜４を構成した実施例である０本発明によれば、ゲ
ート絶縁膜として二酸化シリコン膜の他に窒化シリコン
膜や酸素を含有する窒化シリコン膜、リンなどの不純物
を含有する酸化シリコン膜を形成することも可能である
。以下図面にしたがって説明する。第１図（ａ）におい
てガラス基板、サファイヤ基板、マグネシア・スピネル
基板、石英基板や窒化シリコン膜、二酸化シリコン膜な
どの絶縁膜を積層した絶縁性基体１上に非晶質シリコン
層２を成膜する。非晶質シリコン層２はプラズマＣＶＤ
法、減圧ＣＶＤ法、ＥＣＲＣＶＤ法、ＥＢ蒸看法などの
方法により成膜されるが、成ＭＮ ４度は６５０℃以下
で１０００Å以上の粒径の結晶シリコン粒子を多く含有
しない方が望ましい、この理由は、非晶質シリコン層２
の多結晶化が進むと非晶質シリコン層２中でジノコン粒
子同士が衝突しあい、シリコン粒子のより大きな結晶粒
への成長が困難になるためである。また、このように粒
径の大きなシリコン粒子を含有する非晶質シリコン層２
の結晶化を進めるためには、結晶粒子を含有しない非晶
質シリコン層２に比べより大きなエネルギーを必要とす
る。
第２工程において、第１図（ｂ）に示すように酸素０２
を含有するガス雰囲気中でレーザ光を照射する。レーザ
光の照射により、絶縁性基体ｌの温度は４００℃を越え
ることがないが、非晶質シリコン層２表面近傍の温度は
１２００℃以上に上昇し、非晶質シリコン層２表面近傍
にある酸素は融解した非晶質シリコン層２中へ取り込ま
れる。これにより第１図（Ｃ）に示すように第１図（ｂ
）の非晶質シリコン層２上層のシリコンは酸素と結合し
て二酸化シリコン層４になり、同時に、与λられた熱エ
ネルギーによって非晶質シリコン層２の下層は結晶化が
進み多結晶シリコン層３となる。この二酸化シリコン層
４が薄膜トランジスタのゲート絶縁膜となり、多結晶シ
リコン層３が半導体層となる。熱酸化反応により構造欠
陥の少ない二酸化シリコン層４を形成していた従来の方
法では、酸素を含有するガス雰囲気中で１０００℃以上
に温度を保持する必要があったが、本実施例のレーザ光
照射による酸化反応では、絶縁性基体１は４００℃以上
の温度になることはない。このため、高耐熱基板ばかり
でなくより安価で大面積を有する各種の基板が使用可能
である。また、第１図（ｂ）に示した酸素０□のかわり
にアンモニアを含むガス雰囲気中でレーザ光を照射すれ
ばゲート絶！ａｌｌ！として二酸化シリコン層４のかわ
りに窒化シリコン層の形成も可能であり、また酸素とリ
ンを含有するガスを用いればリンガラス層の形成も可能
である。ゲート絶縁膜として、リンガラス層と二酸化シ
リコン層の２層を構成した実施例を第２図に示し、窒化
シリコン層を構成した実施例を第３図に示した。
を含有するガス雰囲気中でレーザ光を照射する。レーザ
光の照射により、絶縁性基体ｌの温度は４００℃を越え
ることがないが、非晶質シリコン層２表面近傍の温度は
１２００℃以上に上昇し、非晶質シリコン層２表面近傍
にある酸素は融解した非晶質シリコン層２中へ取り込ま
れる。これにより第１図（Ｃ）に示すように第１図（ｂ
）の非晶質シリコン層２上層のシリコンは酸素と結合し
て二酸化シリコン層４になり、同時に、与λられた熱エ
ネルギーによって非晶質シリコン層２の下層は結晶化が
進み多結晶シリコン層３となる。この二酸化シリコン層
４が薄膜トランジスタのゲート絶縁膜となり、多結晶シ
リコン層３が半導体層となる。熱酸化反応により構造欠
陥の少ない二酸化シリコン層４を形成していた従来の方
法では、酸素を含有するガス雰囲気中で１０００℃以上
に温度を保持する必要があったが、本実施例のレーザ光
照射による酸化反応では、絶縁性基体１は４００℃以上
の温度になることはない。このため、高耐熱基板ばかり
でなくより安価で大面積を有する各種の基板が使用可能
である。また、第１図（ｂ）に示した酸素０□のかわり
にアンモニアを含むガス雰囲気中でレーザ光を照射すれ
ばゲート絶！ａｌｌ！として二酸化シリコン層４のかわ
りに窒化シリコン層の形成も可能であり、また酸素とリ
ンを含有するガスを用いればリンガラス層の形成も可能
である。ゲート絶縁膜として、リンガラス層と二酸化シ
リコン層の２層を構成した実施例を第２図に示し、窒化
シリコン層を構成した実施例を第３図に示した。
第１図（Ｃ）におけるように、薄膜トランジスタの半導
体層となる多結晶シリコン層３とゲート絶縁膜である二
酸化シリコン層４を形成した後は、第１図（ｄ）におけ
るようにゲート電極５を構成し、次に第１図（ｅ）にお
けるようにゲート絶縁膜である二酸化シリコン層４を島
状に残し、ホスフィンやジポランなどの不純物ガス雰囲
気中でレーザ光照射を行ない多結晶シリコン層３の露出
部分を融解し、リンやボロンなどの不純物原子と結合さ
せ第１図（ｆ）におけるように不純物を含有したソース
電極領域６とドレイン電極領域７を形成する。この工程
中、ゲート電極５の下の多結晶シリコン層３中へはレー
ザ光は到達しないから、融解するのは多結晶シリコンＮ
３のソース電極領域６とドレイン電極領域７の部分であ
る。このため、リンやボロンなどの不純物原子が融解に
共なう熱エネルギーによってゲート電極５下の多結晶シ
リコン層３中へ拡散する拡散距離は従来の熱拡散法に比
べ小さく、拡散によって生じるソース電極及びドレイン
電極の接触や、これら画電極のゲート電極５下での容量
増加をおさえることができる。したがって、ゲート電極
５の縮小化も容易であり、薄膜トランジスタの高集積化
、高速動作が可能となる。第１図（ｆ）におけるように
、ソース電極領域６とドレイン電極領域７を形成した後
は、第１図（ｇ）におけるように層間絶縁膜８を積層後
、コンタクト・ホールとなる穴１９を構成し、第１図（
ｈ）におけるように、ソース電極９とドレイン電極１０
を形成する。
体層となる多結晶シリコン層３とゲート絶縁膜である二
酸化シリコン層４を形成した後は、第１図（ｄ）におけ
るようにゲート電極５を構成し、次に第１図（ｅ）にお
けるようにゲート絶縁膜である二酸化シリコン層４を島
状に残し、ホスフィンやジポランなどの不純物ガス雰囲
気中でレーザ光照射を行ない多結晶シリコン層３の露出
部分を融解し、リンやボロンなどの不純物原子と結合さ
せ第１図（ｆ）におけるように不純物を含有したソース
電極領域６とドレイン電極領域７を形成する。この工程
中、ゲート電極５の下の多結晶シリコン層３中へはレー
ザ光は到達しないから、融解するのは多結晶シリコンＮ
３のソース電極領域６とドレイン電極領域７の部分であ
る。このため、リンやボロンなどの不純物原子が融解に
共なう熱エネルギーによってゲート電極５下の多結晶シ
リコン層３中へ拡散する拡散距離は従来の熱拡散法に比
べ小さく、拡散によって生じるソース電極及びドレイン
電極の接触や、これら画電極のゲート電極５下での容量
増加をおさえることができる。したがって、ゲート電極
５の縮小化も容易であり、薄膜トランジスタの高集積化
、高速動作が可能となる。第１図（ｆ）におけるように
、ソース電極領域６とドレイン電極領域７を形成した後
は、第１図（ｇ）におけるように層間絶縁膜８を積層後
、コンタクト・ホールとなる穴１９を構成し、第１図（
ｈ）におけるように、ソース電極９とドレイン電極１０
を形成する。
［発明の効果］
本発明の薄膜トランジスタの製造方法は、以上説明した
ように、レーザ光を照射してゲート絶縁膜となる絶縁層
を構成すると同時に半導体層の結晶化を進め、ドレイン
電極及びソース電極の拡散層を構成する工程によって、
低価格で大面積の絶縁性基体上に、高速動作可能な薄膜
トランジスタを実現し、高集積化も可能にする効果があ
る。
ように、レーザ光を照射してゲート絶縁膜となる絶縁層
を構成すると同時に半導体層の結晶化を進め、ドレイン
電極及びソース電極の拡散層を構成する工程によって、
低価格で大面積の絶縁性基体上に、高速動作可能な薄膜
トランジスタを実現し、高集積化も可能にする効果があ
る。
第１図（ａ）〜（ｈ）は、本発明の薄膜トランジスタの
製造方法の一実施例を示す工程縦断面図。 第２図及び第３図は、本発明の薄膜トランジスタの製造
方法の他の実施例による薄膜トランジスタの縦断面図。 第４図（ａ）〜（ｊ）は、従来の薄膜トランジスタの製
造方法を示す工程縦断面図。 １ ・ ・ ・ ２ ・ ・ ・ ３ ・ ・ ・ ４ ・ ・ ・ ５、２０ ６ ・ ・ ・ ７ ・ ・ ・ ８ ・ ・ ・ ９ ・ ・ ・ １０ ・ ・ ・ ｌ １ ・ ・ ・ １２ ・ １３ ・ ・ ・ １４ ・ ・ ・ ・絶縁性基体 ・非晶質シリコン層 ・多結晶シリコン層 ・二酸化シリコン層 ・ゲート電極 ・ソース電極領域 ・ドレイン電極領域 ・層間絶縁膜 ・ソース電極 トレイン電極 ・リンガラス層 ・絶縁基板 ・Ｓｉ膜 ・ゲート絶縁膜 １５ ・ １６ ・ １７ ・ １８ ・ １９ ・ ２１ ・ ２２ ・ ・ゲート電極膜 ・不純物を含む絶縁膜 ・拡散層 ・不純物を含まない絶縁膜 ・穴 ・ 金ｉ １莫 ・窒化シリコン膜 以 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）↓ ↓ ↓ ↓ ↓ ↓ ↓ 第 図 第” ］ 図 第 図 第３図 第 ２図 宵 升 図 １１′ｒ 拡散層 第今図 第 図
製造方法の一実施例を示す工程縦断面図。 第２図及び第３図は、本発明の薄膜トランジスタの製造
方法の他の実施例による薄膜トランジスタの縦断面図。 第４図（ａ）〜（ｊ）は、従来の薄膜トランジスタの製
造方法を示す工程縦断面図。 １ ・ ・ ・ ２ ・ ・ ・ ３ ・ ・ ・ ４ ・ ・ ・ ５、２０ ６ ・ ・ ・ ７ ・ ・ ・ ８ ・ ・ ・ ９ ・ ・ ・ １０ ・ ・ ・ ｌ １ ・ ・ ・ １２ ・ １３ ・ ・ ・ １４ ・ ・ ・ ・絶縁性基体 ・非晶質シリコン層 ・多結晶シリコン層 ・二酸化シリコン層 ・ゲート電極 ・ソース電極領域 ・ドレイン電極領域 ・層間絶縁膜 ・ソース電極 トレイン電極 ・リンガラス層 ・絶縁基板 ・Ｓｉ膜 ・ゲート絶縁膜 １５ ・ １６ ・ １７ ・ １８ ・ １９ ・ ２１ ・ ２２ ・ ・ゲート電極膜 ・不純物を含む絶縁膜 ・拡散層 ・不純物を含まない絶縁膜 ・穴 ・ 金ｉ １莫 ・窒化シリコン膜 以 出願人 セイコーエプソン株式会社 代理人 弁理士 上 柳 雅 誉（他１名）↓ ↓ ↓ ↓ ↓ ↓ ↓ 第 図 第” ］ 図 第 図 第３図 第 ２図 宵 升 図 １１′ｒ 拡散層 第今図 第 図
Claims (1)
- 絶縁性基体上でのスタガード型薄膜トランジスタの製造
方法において、前記絶縁性基体上に非晶質シリコン層を
成膜する第１工程と、酸素を含有するガスあるいはアン
モニアを含有するガスの雰囲気中で前記非晶質シリコン
層へレーザ光照射を行ない前記非晶質シリコン層上層を
絶縁層に変換すると同時に前記非晶質シリコン層の下層
を多結晶シリコン層に変換する第２工程と、前記二酸化
シリコン層上にゲート電極を形成する第３工程と、前記
絶縁層を島状に残す第４工程と、不純物含有ガス雰囲気
中で前記多結晶シリコン層にレーザ光を照射しソース電
極領域とドレイン電極領域を形成する第５工程とを含む
ことを特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18380988A JP2600827B2 (ja) | 1988-07-23 | 1988-07-23 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18380988A JP2600827B2 (ja) | 1988-07-23 | 1988-07-23 | 薄膜トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0233934A true JPH0233934A (ja) | 1990-02-05 |
| JP2600827B2 JP2600827B2 (ja) | 1997-04-16 |
Family
ID=16142258
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18380988A Expired - Lifetime JP2600827B2 (ja) | 1988-07-23 | 1988-07-23 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2600827B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5279973A (en) * | 1990-10-16 | 1994-01-18 | Kabushiki Kaisha Toshiba | Rapid thermal annealing for semiconductor substrate by using incoherent light |
| US5457058A (en) * | 1989-10-09 | 1995-10-10 | Canon Kabushiki Kaisha | Crystal growth method |
| US6124155A (en) * | 1991-06-19 | 2000-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| US6214684B1 (en) * | 1995-09-29 | 2001-04-10 | Canon Kabushiki Kaisha | Method of forming a semiconductor device using an excimer laser to selectively form the gate insulator |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6479331B1 (en) * | 1993-06-30 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US7097712B1 (en) | 1992-12-04 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus for processing a semiconductor |
| WO2014002577A1 (ja) * | 2012-06-28 | 2014-01-03 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
-
1988
- 1988-07-23 JP JP18380988A patent/JP2600827B2/ja not_active Expired - Lifetime
Cited By (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5457058A (en) * | 1989-10-09 | 1995-10-10 | Canon Kabushiki Kaisha | Crystal growth method |
| US6607947B1 (en) | 1990-05-29 | 2003-08-19 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device with fluorinated layer for blocking alkali ions |
| US5279973A (en) * | 1990-10-16 | 1994-01-18 | Kabushiki Kaisha Toshiba | Rapid thermal annealing for semiconductor substrate by using incoherent light |
| US6124155A (en) * | 1991-06-19 | 2000-09-26 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| US6166399A (en) * | 1991-06-19 | 2000-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix device including thin film transistors |
| US6847064B2 (en) | 1991-06-19 | 2005-01-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device having a thin film transistor |
| US6797548B2 (en) | 1991-06-19 | 2004-09-28 | Semiconductor Energy Laboratory Co., Inc. | Electro-optical device and thin film transistor and method for forming the same |
| US6335213B1 (en) | 1991-06-19 | 2002-01-01 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device and thin film transistor and method for forming the same |
| US6756258B2 (en) | 1991-06-19 | 2004-06-29 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US6323069B1 (en) | 1992-03-25 | 2001-11-27 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor using light irradiation to form impurity regions |
| US6569724B2 (en) | 1992-03-25 | 2003-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate field effect transistor and method for forming the same |
| US6887746B2 (en) | 1992-03-25 | 2005-05-03 | Semiconductor Energy Lab | Insulated gate field effect transistor and method for forming the same |
| US7097712B1 (en) | 1992-12-04 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Apparatus for processing a semiconductor |
| US6479331B1 (en) * | 1993-06-30 | 2002-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device |
| US6500703B1 (en) | 1993-08-12 | 2002-12-31 | Semicondcutor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6437366B1 (en) | 1993-08-12 | 2002-08-20 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6331717B1 (en) | 1993-08-12 | 2001-12-18 | Semiconductor Energy Laboratory Co. Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US7381598B2 (en) | 1993-08-12 | 2008-06-03 | Semiconductor Energy Laboratory Co., Ltd. | Insulated gate semiconductor device and process for fabricating the same |
| US6214684B1 (en) * | 1995-09-29 | 2001-04-10 | Canon Kabushiki Kaisha | Method of forming a semiconductor device using an excimer laser to selectively form the gate insulator |
| WO2014002577A1 (ja) * | 2012-06-28 | 2014-01-03 | 株式会社豊田自動織機 | 半導体基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2600827B2 (ja) | 1997-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5977559A (en) | Thin-film transistor having a catalyst element in its active regions | |
| US6027987A (en) | Method of manufacturing a crystalline semiconductor | |
| JP3586558B2 (ja) | 薄膜の改質方法及びその実施に使用する装置 | |
| JPH1140499A (ja) | 半導体装置及びその作製方法 | |
| JPH1174536A (ja) | 半導体装置の製造方法 | |
| JPH05109737A (ja) | 薄膜トランジスタの製造方法 | |
| JPH10229048A (ja) | 半導体装置の作製方法 | |
| JP3325992B2 (ja) | 半導体装置の作製方法 | |
| US6300659B1 (en) | Thin-film transistor and fabrication method for same | |
| JPH11233790A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0233934A (ja) | 薄膜トランジスタの製造方法 | |
| JPH11111994A (ja) | 薄膜トランジスタ及び薄膜トランジスタの製造方法 | |
| JP2502789B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0691032B2 (ja) | 半導体装置の製造方法 | |
| JP3031789B2 (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP2720779B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP3347340B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04340725A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04226040A (ja) | 多結晶半導体薄膜トランジスタの製造方法及びアクティブマトリックス基板 | |
| JPH11102861A (ja) | 多結晶シリコン薄膜の製造方法 | |
| JPH08148692A (ja) | 薄膜半導体装置の製造方法 | |
| JP2000068515A (ja) | 薄膜半導体装置の製造方法 | |
| JP3386713B2 (ja) | アクテイブマトリクス型表示装置の作製方法 | |
| JP4211085B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3413710B2 (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090129 Year of fee payment: 12 |