JPH1140499A - 半導体装置及びその作製方法 - Google Patents

半導体装置及びその作製方法

Info

Publication number
JPH1140499A
JPH1140499A JP9212465A JP21246597A JPH1140499A JP H1140499 A JPH1140499 A JP H1140499A JP 9212465 A JP9212465 A JP 9212465A JP 21246597 A JP21246597 A JP 21246597A JP H1140499 A JPH1140499 A JP H1140499A
Authority
JP
Japan
Prior art keywords
phosphorus
semiconductor device
manufacturing
region
nickel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9212465A
Other languages
English (en)
Other versions
JP3974229B2 (ja
Inventor
Hideto Onuma
英人 大沼
Toshiyuki Akoin
敏行 安居院
Akiko Shiba
明子 柴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP21246597A priority Critical patent/JP3974229B2/ja
Priority to US09/118,009 priority patent/US6156628A/en
Publication of JPH1140499A publication Critical patent/JPH1140499A/ja
Priority to US09/708,424 priority patent/US6426276B1/en
Application granted granted Critical
Publication of JP3974229B2 publication Critical patent/JP3974229B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02491—Conductive materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3226—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering of silicon on insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【課題】 ニッケルを利用して得られた結晶性珪素膜中
かたニッケル元素を除去する。 【解決手段】 非晶質珪素膜４０３の表面に４０４で示
されるようにニッケル元素を接して保持させ、さらに加
熱処理により結晶性珪素膜４０５に変成する。その後、
マスク４０６を形成し、燐のドーピングを行う。この工
程で４０７の領域に燐がドーピングされる。その後、レ
ーザー光または強光の照射により燐がドーピングされた
領域の活性化を行う。そして再度の加熱処理を行い、４
０７の領域にニッケルをゲッタリングさせる。そして、
ニッケルが集中した４０７の領域を除去することによ
り、ニッケルがゲッタリングされ、さらに高い結晶性を
有する領域４０８を得る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、一部もしくは全部が非
晶質成分からなる半導体材料、あるいは、実質的に真性
な多結晶の半導体材料に対して結晶化助長触媒元素を添
加しアニール等の処置を施すことにより該半導体材料の
結晶性を向上せしめ、さらに該結晶化助長触媒元素を半
導体デバイスに悪影響を及ばさぬような領域に効率よく
移動させる方法に関する。
【０００２】
【従来の技術】近年、半導体素子プロセスの低温化に関
して盛んに研究が進められている。その大きな理由は、
安価で加工性に富んだガラス等の絶縁基板上に半導体素
子を形成する必要が生じたからである。
【０００３】半導体膜の基板として広く一般的に用いら
れているガラスの融点は６００度前後で、それ以上に基
板の温度を上げることが出来ない。よって、６００℃前
後以下の温度で半導体素子を作製しなければならない。
【０００４】半導体プロセスにおいては、半導体材料に
含まれる非晶質成分もしくは非晶質半導体材料を結晶化
させることや、より結晶性を向上させることが必要とさ
れることがある。
【０００５】従来、このような目的のためには熱的なア
ニールが用いられていた。半導体材料として珪素を用い
る場合には、６００℃から１１００℃の温度で０．１〜
４８時間、もしくはそれ以上の時間のアニールをおこな
うことによって、非晶質の結晶化、結晶性の向上等がな
されてきた。このような熱アニールをガラス基板上の半
導体膜に施そうとすると、そのガラス基板の歪み点の極
近傍、すなわち６００度程度で結晶性を向上させねばな
らないので、膨大な時間を結晶化に要することとなる。
６００度の温度はシリコンの結晶化に必要な最低の温度
に近く、５００度以下になると、長時間アニールを続け
ても結晶化は起こらない。
【０００６】したがって、プロセスの低温化の観点から
は、従来の結晶化工程を見直すことが必要とされた。レ
ーザー光照射技術は低温プロセスを可能とするものの１
つである。なぜならば、レーザー光は１０００度前後の
熱アニールに匹敵する高いエネルギーを半導体膜のみに
限定して与えることができ、基板全体を高い温度にさら
す必要がないからである。レーザー光の照射に関して
は、エキシマーレーザーのごときパルス発振レーザーを
用いて、大エネルギーレーザーパルスを半導体材料に照
射し、半導体材料を瞬間的に溶融させ、凝固させること
によって半導体材料を結晶化させる方法が主に取られて
いる。このようなレーザーによる結晶化で得られる半導
体膜の結晶性は比較的高いものとなった。
【０００７】
【発明が解決しようとする課題】しかしながら、レーザ
ーにより結晶化された珪素膜をもとに作成されたTFTの
特性は、レーザーの不安定性に起因するばらつきがみら
れ、さらなる検討を要した。
【０００８】そこで本発明人は、プラズマＣＶＤ法で堆
積したアモルファスSiに結晶化を助長する元素の１つで
あるニッケルを添加し、さらに熱アニールをすることで
固層成長させる方法を考案した。本方法は、６００℃、
４時間という低温短時間でアモルファスSiを多結晶Si膜
に変えることを可能とした。
【０００９】上記ニッケルを用いる方法によりレーザー
を使用せずに、比較的短時間で多結晶Si膜をガラス基板
上に形成することができるようになった。しかし、残念
ながらその特性はレーザーにより得られる膜と比較し
て、満足のいくものではなかった。上記ニッケル添加を
する方法で得られた膜は、膜内部の至る所でニッケルの
集中が見られた。そのニッケルの集中部分がたまたまＴ
ＦＴのチャネル領域や、高抵抗領域（例えば、オフセッ
ト領域と呼ばれる部分）にあると、その特性を著しくお
としめた。特にOFF電流が著しく高くなった。
【００１０】そこで、本発明人はニッケル入りの膜か
ら、ニッケルを除去する方法を検討した。あるいは、少
なくとも、チャネル領域と高抵抗領域からはニッケルを
除去する方法を検討した。そして、燐をニッケル入りの
膜中、選択的に添加しアニールをする事により、ニッケ
ルが燐に吸い寄せられて、燐の添加領域以外の領域から
実質的に無くなってしまう現象に着目し、その条件の最
適化を図った。不純物を吸い出して除去する技術を、一
般にゲッタリングと呼ぶ。
【００１１】上記方法は通常、燐を膜に添加後、６００
℃程度の熱アニールを数時間から十数時間行い、ニッケ
ルその他の不純物を燐に引き寄せ除去するものであっ
た。６００度の温度のもとでは、リンは膜中でほとんど
移動しないが、ニッケルは著しく移動する性質を本方法
は利用している。
【００１２】前記方法でも十分に効果的ではあったが、
処理に時間がかかる。また、燐の添加領域の面積を大き
くとる必要があり、回路の微細化に弊害が生じる等の問
題点もあった。特に、回路の微細化に制限を与えてしま
う前記ゲッタリング技術は技術の進歩に逆行するもので
あった。
【００１３】
【課題を解決するための手段】本発明は上記問題点を改
善するものである。本発明人は、上記熱アニールの前
に、燐を活性化することにより、その処理時間を大幅に
節約できることを発見した。
【００１４】また、本方法により、燐の添加領域面積を
非常に小さく取れることも判った。活性化の方法は、レ
ーザーによるものと、RTA （赤外光の照射による短時間
の加熱処理）によるものを実践し、どちらも効果的であ
った。
【００１５】図１は、ニッケルで結晶化した珪素膜に燐
をストライプ状に添加し、そのゲッタリング能力を加熱
時間と燐の添加領域面積（図１中ストライプの幅Ｓμm
で定義）と燐の無添加面積（図１中ストライプの幅Ｌμ
m で定義）とを変えて調べたものである。なお、図中△
のマークで記載されているものは加熱処理前にレーザー
により燐を活性化したものである。
【００１６】加熱温度は６００℃、燐のドーズ量は５×
１０14 ions/cm2 とした。この結果はゲッタリングの完
了に要する最少の燐の添加領域面積（図１中ストライプ
の幅Ｓμm で定義）を、燐の無添加面積（図１中ストラ
イプの幅Ｌμｍで定義）と加熱時間を変えてグラフ化し
たものである。図１ａは、加熱時間４時間、図１ｂは、
加熱時間８時間、図１ｃは、加熱時間１２時間である。
【００１７】図１より、レーザーで燐を活性化をしてか
ら加熱処理をしたものの方が明らかにゲッタリング能力
が高いことがわかる。すなわち、明らかにレーザー処理
をした膜の方が、処理時間が短くしかもリンのドーピン
グ領域面積を小さくできることが判る。
【００１８】図２はニッケルがゲッタリングされる様子
を視覚的にとらえたものである。ニッケルが珪素膜中に
あると、その部分はＦＰＭと呼ばれる溶液によりエッチ
ングされやすく、極短時間で孔があく性質がある。その
性質を利用し、ニッケルがゲッタリングされてゆく様子
を写真に撮った。
【００１９】図中無数の黒い点がニッケルがあった部分
である。図２（Ａ）がゲッタリング前の状態であり、図
２（Ｂ）がゲッタリング後の状態である。
【００２０】これらの写真から、ニッケルがある領域か
ら無くなってゆく様子が良く判る。ゲッタリングが完了
した領域の金属元素の濃度は５×１０16 ATOMS/cm3以下
であった。
【００２１】以下において、リンを活性化するとなぜ、
ゲッタリングの効率が上がるかを考察する。加熱時、リ
ンは半導体膜中を粒界に沿って移動するので、移動に多
くエネルギーを要する。一方で、ニッケルは原子間の隙
間を移動するので比較的容易に移動できる。このとき、
リンが不活性の状態であると比較的容易に粒界に到達
し、若干移動してしまうが、リンが活性化された状態で
あるとその結合を切って粒界に沿って移動をするには１
０００℃以上の熱が必要である。リンを活性化させるエ
ネルギーで粒界が硬くなり、リンの経路が一部で遮断さ
れるからである。よって、リンを固定する上で活性化は
有効な手段であると言える。
【００２２】また、リンが活性化していればその電気的
な力でゲッタリングの能力が高くなる。そして一方で、
ニッケルは、リンを活性化させる際のエネルギーを受け
てニッケルシリサイドとして膜中に拡散するので、より
ゲッタリングされやすい状態となる。
【００２３】上記考察から、１０００℃以上の温度でゲ
ッタリングを行うのは不適当であることが予想できる。
ゲッタリングに適当な温度は最大９５０℃位であった。
【００２４】また、ニッケル単体を用いた場合ほどの効
果は得られないが、他の結晶化助長触媒元素として、F
e、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auから選ばれた
一種または複数種類のものが利用することができる。ま
た、これらの元素群にNiを加え、他の金属と併用するの
でもよい。
【００２５】また、これらもニッケル単体を用いた場合
ほどの効果は得られないが、他の結晶化助長触媒元素と
して、Ge、Pb、Inから選ばれた一種または複数種類のも
のが利用することができる。
【００２６】これらGe、Pb、Inの元素群は、上記のNi、
Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、Cu、Auの元素群と比
較し膜中の拡散速度が同一温度で１／１００程度と遅
く、よって比較的高温でゲッタリングしなければならな
い。
【００２７】上記に列挙した結晶化助長触媒元素をゲッ
タリングできる元素として、燐の他に、N、As、Sb、Bi
等の１５族元素が知られている。本明細書中では、これ
らの元素を燐も含めゲッタリング用元素と呼ぶこととす
る。これらの元素を燐の代わりもしくは、併用して用い
てもよい。あるいは複数の元素を混合して用いても良
い。しかしながら、燐を用いるのが最も効果的であっ
た。
【００２８】燐などはｎ型のドーパントとして使用でき
るためこの燐を、ニッケルを含む活性層をもつＴＦＴの
ソースドレイン領域に導入後、該ソースドレイン領域を
レーザー等により活性化した後に６００℃程度の熱アニ
ールを加えると燐がニッケルを該ＴＦＴのチャネル領域
や高抵抗領域から吸い出す現象、すなわちゲッタリング
が起きる。これにより、ニッケル等の不純物をＴＦＴの
チャネル領域や高抵抗領域から除去することができた。
ニッケルがソースドレイン領域にある分にはＴＦＴの特
性にほとんど影響しない。
【００２９】本方法ではＮチャネルのＴＦＴしか作製で
きないが、燐に等のＰ型のドーパントを加えることでＰ
チャネルのＴＦＴも作製できる。このような場合も燐の
ゲッタリング能力は変わらない。上記のような方法で作
製されたＴＦＴのN-I、P-I、接合の空乏層にはNi-Sixが
実質的に無かった。
【００３０】本発明は、当初、低温プロセス用に考案さ
れたものであったが、６００℃よりも高い温度プロセ
ス、例えば８５０℃以上の温度を加えることが可能な石
英基板上に形成される半導体素子に対し、同様のプロセ
スを行っても、効果的がある。その効果は、Niによって
より高い結晶性をもつ膜が得られた膜中のNiを比較的短
時間で除去するものである。また、ゲッタリング用の元
素を添加する面積を従来よりも減らすことができる。
【００３１】以上のことから、本発明を要約すると、半
導体膜中でゲッタリング用の元素を充分に活性化させて
から後に、先の活性化に要した温度よりも低い温度で該
半導体膜を加熱することにより、該半導体膜中の不純物
を効率よくゲッタリングする技術といえる。
【００３２】本発明の第一は、絶縁表面を有する基板上
に珪素を含む非晶質半導体膜を形成する第１の工程と、
前記非晶質半導体膜に対して、該非晶質半導体膜の結晶
化を助長する触媒元素を導入する第２の工程と、加熱処
理により前記非晶質半導体膜を結晶化させる第３の工程
と、前記第３の工程で得られた半導体膜に対して、前記
触媒元素をゲッタリングすることができる元素を選択的
に導入する第４の工程と、前記ゲッタリング用の元素を
活性化させる第５の工程と、第４の工程でゲッタリング
用の元素を導入した領域に前記触媒元素を加熱処理によ
りゲッタリングさせる第６の工程と、を少なくとも含
み、前記第３、第６の工程は前記基板の温度が該基板の
歪み点温度を越えないように行われることを特徴とす
る。
【００３３】本発明の第一記載の活性化にはレーザーの
使用が適当であった。本発明の第一記載の活性化にはRT
A の使用が適当であった。RTA は、強光の照射により、
被照射領域を加熱しアニールを行う手段である。強光と
しては、一般に赤外光が利用される。
【００３４】上記、本発明の第一記載の結晶化を助長す
る触媒元素として、Ni 、Fe、Co、Ru、Rh、Pd、Os、I
r、Pt、Cu、Auから選ばれた一種または複数種類のもの
が利用できた。
【００３５】本発明の第一記載の結晶化を助長する触媒
元素として、Ge、Pb、Inから選ばれた一種または複数種
類のものが利用できた。
【００３６】上記に列挙した結晶化助長触媒元素をゲッ
タリングできる元素として、燐の他に、N、As、Sb、Bi
等の１５族元素が知られており、何れの元素も本発明に
記載の効果を示した。
【００３７】本発明の第二は、絶縁表面を有する基板上
に珪素を含む非晶質半導体膜を形成する第１の工程と、
前記非晶質半導体膜に対して、該非晶質半導体膜の結晶
化を助長する触媒元素であるニッケルを導入する第２の
工程と、加熱処理により前記非晶質半導体膜を結晶化さ
せる第３の工程と、前記第３の工程で得られた半導体膜
に対して、前記触媒元素をゲッタリングすることができ
る元素である燐を選択的に導入する第４の工程と、前記
ゲッタリング用の元素である燐を活性化させる第５の工
程と、第４の工程でゲッタリング用の元素である燐を導
入した領域に前記触媒元素であるニッケルを加熱処理に
よりゲッタリングさせる第６の工程と、を少なくとも含
み、前記第３、第６の工程は前記基板の温度が該基板の
歪み点温度を越えないように行われることを特徴とす
る。
【００３８】本発明の第二記載の活性化にはレーザーの
使用が適当であった。本発明の第二記載の活性化にはRT
A の使用が適当であった。本発明の第二記載の第５の工
程において、燐が活性化している領域のシート抵抗が１
０ＫΩ／□以下であると効果的であった。本発明の第二
記載の第５の工程において、燐が活性化している領域の
シート抵抗が３ ＫΩ／□以下であるとより効果的であ
った。
【００３９】本発明の第二記載の第４の工程において、
燐の添加領域面積の、ニッケルをゲッタリングする領域
面積に対する割合が0.05以上0.6 以下の範囲でも非常に
効果的であった。
【００４０】本発明の第二記載の第４の工程において、
燐の添加領域面積の、ニッケルをゲッタリングする領域
面積に対する割合が0.1 以上0.5 以下の範囲でも効果的
であった。
【００４１】本発明の第二記載の第４の工程において、
燐の添加量は、１×１０13〜１×１０16IONS／ｃｍ2 の
範囲にあると効果的であった。
【００４２】本発明の第二記載の第４の工程において、
燐の添加量は、１×１０14〜３×１０15IONS／ｃｍ2 の
範囲にあるとより効果的であった。
【００４３】本発明の第二記載の第３、６の工程におい
て、熱アニールの温度は４００℃〜８５０℃であると効
果的であった。本発明の第二記載の第３、６の工程にお
いて、熱アニールの温度は５００℃〜７５０℃であると
より効果的であった。
【００４４】本発明の第二記載の第６の工程において、
熱アニールの時間は１分〜２０時間であると効果的であ
った。本発明の第二記載の第６の工程において、熱アニ
ールの時間は３０分〜３時間であるとより効果的であっ
た。
【００４５】本発明の第一、または、第二の第４の工程
において、ゲッタリング用の元素は、素子が形成される
領域に添加されないと本発明は効果的であった。本発明
の第一、または、第二の第４の工程において、ゲッタリ
ング用の元素は、素子のチャネル領域と高抵抗領域（オ
フセット領域）との両領域に添加されないと本発明は効
果的であった。
【００４６】本発明の他の構成は、ソースドレイン部分
にニッケルが添加されており、かつ、N-I、P-I、接合の
空乏層にNi-Sixが実質的に無いことを特徴とする半導体
装置である。
【００４７】
【実施例】
〔実施例１〕本実施例では、非結晶性半導体被膜に結晶
化助長触媒元素を添加し、アニール等の手段により該結
晶性被膜に所望の結晶性を持たした後、不要となった該
結晶化助長触媒元素を該半導体被膜の素子形成領域外に
除去する技術を示す。
【００４８】以下に、結晶化助長触媒元素に Ni を、非
結晶性半導体被膜に珪素を用い、ガラス基板上に結晶性
を有する珪素膜を形成する例を示す。結晶化助長触媒元
素は結晶性珪素膜形成後もしくは形成中に珪素膜の素子
形成領域外に大部分除去される。
【００４９】まず、12.5ｃｍ角のガラス基板４０１（例
えばコーニング１７３７ガラス基板）を用意する。そし
てこのガラス基板４０１上に、ＴＥＯＳを原料としたプ
ラズマＣＶＤ法により、酸化珪素膜４０２を２０００Å
の厚さに形成する。勿論この厚さは、必要とする厚さと
すればよい。この酸化珪素膜４０２は、ガラス基板側か
ら不純物が半導体膜に拡散したりするのを防止する下地
膜として機能する。
【００５０】次にプラズマＣＶＤ法によって、非晶質珪
素膜４０３（アモルファスシリコン膜）の成膜を行う。
ここでは、プラズマＣＶＤ法を用いるが、減圧熱ＣＶＤ
法を用いるのでもよい。なお、非晶質珪素膜の厚さは、
５５０Åとする。勿論この厚さは、必要とする厚さとす
ればよい。次にUV光を非晶質珪素膜の表面に照射するこ
とにより薄い酸化膜を形成する。さらに液相Ｎｉ酢酸塩
をスピンコート法により非晶質珪素膜の表面に塗布す
る。前記酸化膜はNi酢酸塩４０４が膜表面に均質に塗布
されるために付けられている。Ｎｉ元素は、非晶質珪素
膜が結晶化する際に結晶化を助長する元素として機能す
る。（図４（Ａ））
【００５１】次に窒素雰囲気中において、４５０℃の温
度で１時間保持することにより、非晶質珪素膜中の水素
を離脱させる。これは、非晶質珪素膜中に不対結合手を
意図的に形成することにより、後の結晶化に際してのし
きい値エネルギーを下げるためである。そして窒素雰囲
気中において、６００℃、４〜８時間の加熱処理を施す
ことにより、非晶質珪素膜を結晶化させる。この結晶化
の際の温度を６００℃とすることができたのは、ニッケ
ル元素の作用によるものである。上記加熱処理中、Ni
元素は珪素膜中を移動しながら、該珪素膜の結晶化を促
進する。こうして、６００度以下の温度で、ガラス基板
上に多結晶珪素膜４０５を得ることができる。さらに、
結晶性を上げるためにレーザーで多結晶半導体膜をアニ
ールしてもよい。（図４（B））
【００５２】上記方法はニッケルを半導体膜上の全面に
塗布したが、マスク等を用いて、ニッケルを半導体膜に
選択的に添加し、結晶成長させてもよい。この場合、結
晶は主に横方向に成長してゆく。
【００５３】次に、膜中のニッケルを除去する工程を行
う。まず、酸化膜でなるマスク４０６を１０００Åの厚
さで形成する。本マスクはリンのドーピングを選択的に
行うために配置される。この状態でリンのピングを行
う。すると、多結晶珪素膜の上記マスクで覆われていな
い部分４０７のみにリンがドーピングされる。このと
き、ドーピングの加速電圧と、酸化膜で成るマスクの厚
さを最適化し、リンがマスク４０６を実質的に突き抜け
ないようにする。上記マスクは必ずしも酸化膜でなくて
よいが、酸化膜は活性層に直接触れても汚染の原因にな
らないので都合がよい。
【００５４】リンのドーズ量は、１×１０14から１×１
０15ions／ｃｍ2 程度がよかった。本実施例では、５×
１０14ions／ｃｍ2 のドーズをイオンドーピング装置を
用いて、素子領域外に導入した。
【００５５】なお、イオンドープの際の加速電圧は１０
kVとした。１０KV の加速電圧であれば、１０００Åの
酸化膜マスクを燐はほとんど全く通過することができな
い。その後、マスクを取り除き、活性層膜中のリンの活
性化を行うためにレーザー照射を行った。
【００５６】レーザー照射には大出力の得られるエキシ
マレーザーを使用した。エキシマレーザーには線状に加
工されたビームをもつものを使い、加工速度をあげた。
具体的には、0.5 ｍｍ幅、１２ｃｍ長のレーザービーム
をKrF エキシマレーザーと所定のレンズ群で形成し、線
状ビームの幅方向にそのビームを基板に対して相対的に
走査させることにより、基板全面にレーザー照射を行っ
た。
【００５７】その他の種類のエキシマレーザー、例え
ば、XeClエキシマレーザーを用いても効果は同様であっ
た。また、線状に加工されていないレーザービームを使
用しても効果は同様であった。このようにして活性化さ
れたリンのシート抵抗は２ＫΩ／□程度であった。
【００５８】その後、６００℃の窒素雰囲気にて１〜１
２時間熱アニールし、ニッケル元素のゲッタリングを行
った。６００度の温度のもとでは、リン原子は膜中をほ
とんど動かないが、ニッケル原子は数１００μｍ程度ま
たはそれ以上の距離を移動することができる。このこと
からリンがニッケルのゲッタリングに最も適した元素の
１つであることが理解できる。上記レーザー照射の効果
は図１に示した通りである。
【００５９】次に、上記多結晶珪素膜をパターニングす
る。このとき、リンがドープされた領域すなわちニッケ
ルがゲッタリングされた領域が残らないようにする。こ
のようにして、ニッケル元素をほとんど含まない多結晶
珪素膜４０８が得られた。得られた珪素膜のパターンが
後にＴＦＴの活性層となる。
【００６０】本実施例で形成された活性層を利用し、実
施例３で示す構造（図５（Ｅ）参照。）のＴＦＴを作製
したところ図３a に示す特性をもつものが得られた。
一方同様な構造でゲッタリング工程を省いたものの特性
を図３ｂに示した。両者を比較すると明らかにゲッタリ
ングを行なったものの特性が良いことが判る。特にOFF
電流の特性が顕著に改善されている。
【００６１】〔実施例２〕実施例１で示したゲッタリン
グの能力を改善するレーザー照射の工程を、ＲＴＡで置
き換えたものを本実施例で示す。
【００６２】ＲＴＡは、RAPID THERMAL ANNEALING の略
語である。ＲＴＡでは、ハロゲンランプに代表される赤
外光を主に発するものを光源とし、基板表面につけられ
た膜のみを短時間で加熱することを可能とする。
【００６３】しかしながら、レーザーほどその加熱時間
を短くすることができない、波長領域が主に赤外領域で
ある（エキシマレーザー光は紫外光である）等の原因
で、基板もやや加熱される。
【００６４】よって、レーザーと比較すると高いエネル
ギーを膜に与えることは難しいが、エネルギーはレーザ
ーよりも安定しているので、より均質なアニールができ
る。また、ＲＴＡは本実施例で必要とするエネルギーを
充分、活性層に与える能力を持っている。
【００６５】本実施例で使用するＲＴＡはハロゲンラン
プを有したものである。本実施例で使用するＲＴＡは線
状に加工されたビーム状の光線を有しており、加工効率
を上げている。加工法法は線状レーザーを使用する方法
とほぼ同様である。しかしながら、レーザーと違い加工
時間がややかかるので基板が急激な温度変化に耐えられ
ず割れることがある。よって、処理前に基板温度を上げ
ておく必要がある。
【００６６】本実施例では、基板の温度をあらかじめ３
５０度にまで加熱しておき、それからハロゲンランプを
レーザーと同様な方法で、基板に対し走査させながら照
射した。
【００６７】ハロゲンランプはアークランプに置き換え
ても効果は同様であった。また、ＲＴＡの光線は必ずし
も線状に加工される必要はない。実施例１で示した作成
法でレーザー照射の工程のみをＲＴＡ工程に置き換え、
得た膜のシート抵抗は５ｋΩ／□であった。後は、実施
例１と同様の手順で工程を踏めばよい。本実施例で示し
た方法で作成されたは実施例１で得たものとほぼ同等の
特性を備えていた。
【００６８】〔実施例３〕本実施例では、非結晶性半導
体被膜に結晶化助長触媒元素を添加し、アニール等の手
段により該結晶性被膜に所望の結晶性を持たした後、不
要となった該結晶化助長触媒元素を素子特性にほとんど
影響しない部分に集中させる技術を示す。
【００６９】本実施例では、実施例１の作製工程で、ニ
ッケルを除去する前の工程まで進んだ多結晶珪素膜４０
５を利用して、ＴＦＴを作製する。この多結晶珪素膜中
には比較的高濃度（１０18ATOMS/ｃｍ3 程度以上）でニ
ッケルが分布している。
【００７０】この多結晶珪素膜４０５をパターニングす
ることで、ＴＦＴの活性層パターン５０１を形成する。
この活性層パターン５０１には、チャネル形成領域５０
２、高抵抗領域５０３が形成される。活性層を形成後、
ゲイト絶縁膜５０４として酸化珪素膜をプラズマＣＶＤ
法により１００nmの厚さに成膜する。
【００７１】次にチタン膜をスパッタ法により４００ n
m の厚さに成膜する。そして、このチタン膜をパターニ
ングすることにより、ゲイト電極５０５を得る。さら
に、陽極酸化法により、チタン膜パターンの露呈した表
面に陽極酸化膜５０６を２００nmの厚さで形成する。
【００７２】この陽極酸化膜５０６はゲイト電極５０５
の表面を電気的及び物理的に保護する機能を有してい
る。また、後の工程において、チャネル領域５０２に隣
接してオフセット領域と称される高抵抗領域５０３を形
成するために機能する。
【００７３】次に、ゲイト電極５０５、及び、その周囲
の陽極酸化膜５０６をマスクとして燐のドーピングを行
う。この燐は、ソース、ドレイン領域を決定する為のド
ーパントとしての役割と、ニッケル元素をゲッタリング
する役割の両方をになう。
【００７４】燐のドーピングを行うことで、ソース、ド
レイン領域が自己整合的に形成される。リンのドーズ量
は本実施例では、５×１０14ions／ｃｍ2 のドーズをイ
オンドーピング装置を用いて導入した。
【００７５】次にレーザーにより、燐を活性化させる。
これにより、燐のゲッタリング能力を上げることができ
る。燐はニッケルだけでなく、他の不純物もゲッタリン
グする。レーザーは実施例１で示した方法で照射した。
【００７６】レーザービームのエネルギー密度は、２０
０ｍＪ／ｃｍ2 程度とした。なお、本工程における適当
なエネルギー密度は、レーザーの種類や照射の方法、半
導体膜の状態により異なるので、それに合わせて調整す
る。レーザーの照射により、ソースドレイン領域のシー
ト抵抗は１ＫΩ／□まで下がった。
【００７７】レーザー照射後、ニッケルその他の不純物
を、チャネル領域５０２と高抵抗領域５０３から除去す
るために加熱処理を行う。この加熱処理は、窒素雰囲気
で行われ、温度は６４０℃、該温度維持時間は１時間と
した。この処理中燐元素はほとんど動かないが、ニッケ
ルは燐に引き寄せられ著しく膜中を移動した。その結
果、ソース、ドレイン領域にニッケル元素が集中した。
これらのニッケル元素は活性層中でNiP、NiP2、Ni2P、
・・・といった結合状態で存在する。前記結合状態は非
常に安定であり、しかも、Niがソース、ドレイン領域に
ある限り、ＴＦＴの動作にほとんど影響しないことが判
っている。
【００７８】次に、層間絶縁膜として、窒化珪素膜５０
７をプラズマCVD法によって１５０nmの厚さに成膜し、
更にアクリル樹脂膜５０８を成膜する。アクリル樹脂膜
５０８の膜厚は、最少の部分で７００nmとなるようにす
る。ここで樹脂膜を用いるのは、表面を平坦化する為で
ある。
【００７９】アクリル以外には、ポリイミド、ポリアミ
ド、ポリイミドアミド、エポキシ等の材料を用いること
ができる。この樹脂膜は多層膜として構成しても良い。
【００８０】次に、コンタクトホールの形成を行い、ソ
ース電極５０９、ドレイン電極５１０を形成する。こう
して、Ｎチャネル型ＴＦＴが完成する。本ＴＦＴのチャ
ネル領域と高抵抗領域にはニッケル元素が実質的に存在
しない。（ニッケル元素の濃度は５×１０16 ATOMS/cm3
以下。）
【００８１】また、ソース／ドレイン領域にはニッケル
元素が実質的に存在している。本実施例では燐をソース
／ドレイン領域に導入したのでＮチャネル型ＴＦＴが作
製されたが、Ｐチャネル型を作製するのであれば、燐に
加えてボロンをドーピングすればよい。
【００８２】チャネル領域とそれに隣接する高抵抗領域
に、不純物が実質的に存在していると、ＴＦＴの動作に
大きな悪影響を与えることが判っている。具体的には、
特性不良、特性のバラツキ、信頼性の低下、といった諸
問題を引き起こす。本実施例はこの問題を解決するもの
である。特にOFF 電流の特性が顕著に改善される。
【００８３】〔実施例４〕実施例３で示したゲッタリン
グの能力を改善するレーザー照射の工程を、ＲＴＡで置
き換えたものを本実施例で示す。ＲＴＡは本実施例で必
要とするエネルギーを充分、活性層に与える能力を持っ
ている。本実施例で用いるＲＴＡは実施例２で示したも
のと同様のものである。
【００８４】実施例３で示した作成法でレーザー照射の
工程のみをＲＴＡ工程に置き換え、得た膜のシート抵抗
は５ＫΩ／□であった。後は、実施例３と同様の手順で
工程を踏めばよい。本実施例で示した方法で作成された
は実施例３で得たものとほぼ同等の特性を備えていた。
【００８５】〔実施例５〕本実施例は、逆スタガー型の
Ｎチャネル型ＴＦＴを作製する場合の例を示す。図６に
本実施例の作製工程を示す。まず、ガラス基板６０１上
にゲイト電極パターン６０２を形成する。
【００８６】ゲイト電極６０２はチタン膜を成膜し、そ
の膜をパターニングすることにより得る。次に、ゲイト
絶縁膜６０３として酸化珪素膜をプラズマＣＶＤ法でも
って成膜する。さらに減圧熱ＣＶＤ法により、非晶質珪
素膜６０４を成膜する。
【００８７】その後、UV光を照射することにより、非晶
質珪素膜の表面に薄い酸化膜を形成する。さらに液相Ｎ
ｉ酢酸塩をスピンコート法により非晶質珪素膜の表面に
塗布する。前記酸化膜はNi酢酸塩６０５が膜表面に均質
に塗布されるために付けられている。Ｎｉ元素は、非晶
質珪素膜が結晶化する際に結晶化を助長する元素として
機能する。
【００８８】次に窒素雰囲気中において、４５０℃の温
度で１時間保持することにより、非晶質珪素膜中の水素
を離脱させる。これは、非晶質珪素膜中に不対結合手を
意図的に形成することにより、後の結晶化に際してのし
きい値エネルギーを下げるためである。
【００８９】そして窒素雰囲気中において、６００℃、
４〜８時間の加熱処理を施すことにより、非晶質珪素膜
６０４を結晶化させる。この結晶化の際の温度を６００
℃とすることができたのは、ニッケル元素の作用による
ものである。
【００９０】上記加熱処理中、Ni元素は珪素膜中を移動
しながら、該珪素膜の結晶化を促進する。こうして、６
００度以下の温度で、ガラス基板上に多結晶珪素膜を得
ることができる。
【００９１】次に、図６（Ｂ）に示すように、酸化珪素
膜でなるマスク６０９を形成する。ここでは、基板の裏
面側からの露光技術を用いて図６（Ｂ）で示す酸化珪素
膜パターンを形成する。
【００９２】次いで、燐のドーピングをイオンドーピン
グ法（またはイオン注入法）を用いて行い、前記酸化膜
が乗っている以外の領域に燐を注入する。この際、イオ
ンがドーピングされない部分はチャネル領域６０７とな
る。その他の燐がドーピングされた領域はソース、ドレ
イン領域６０６、６０８となる。
【００９３】この状態でレーザーを照射し、ソース、ド
レイン領域を活性化する。あるいはＲＴＡにより、活性
化する。照射の方法は、先の実施例１、２で示した通り
である。このときのソース、ドレイン領域６０６、６０
８のシート抵抗はレーザー照射したもので５ＫΩ／□以
下、この実施例では２ＫΩ／□、ＲＴＡ処理済みのもの
で１０ＫΩ／□以下、この実施例では５ＫΩ／□であっ
た。好ましくは３ＫΩ／□以下が良い。
【００９４】次に、窒素雰囲気中で、６２０℃、１時間
の加熱処理を行うことにより、ニッケル元素が燐に引き
寄せられる。燐は６２０℃の環境下ではほとんど動かな
いので、この処理により、燐とニッケルが実質的に存在
しない領域（チャネル領域６０７）と、燐とニッケルが
共存する領域（ソースドレイン領域６０６、６０８）と
を珪素膜中に選択的に形成できる。（図６（Ｃ）参
照。）
【００９５】燐は、そのままＮチャネルのＴＦＴのドー
パントとして機能する。本工程ではニッケルがソース、
ドレイン領域６０６、６０８に残ってはいるが、素子の
特性にはほとんど影響しないことが判っている。ソース
ドレイン領域にニッケルが偏析して該領域の抵抗を下げ
ることは都合がよい。
【００９６】その後、層間絶縁膜６０９、６１０を成膜
し、更にコンタクトホールを形成して、ソース電極６１
１、及びドレイン電極６１２を形成する。こうしてボト
ムゲート型のＴＦＴが完成する。本実施例では燐をソー
スドレイン領域に導入したのでＮチャネル型ＴＦＴが作
製されたが、Ｐチャネル型を作製するのであれば、燐に
加えてボロンをドーピングすればよい。
【００９７】〔実施例６〕本実施例は、逆スタガー型の
ＴＦＴを作製する場合の例を示す。図７に本実施例の作
製工程の一部を示す。ガラス基板上に多結晶珪素膜７０
０を形成する工程までは、実施例５と同様の工程を踏
む。（図７（Ａ））
【００９８】まず、図７に示すように、酸化珪素膜でな
るマスク７０１を形成する。本工程のマスクは素子領域
全面が覆えるように形成する。
【００９９】次いで、燐のドーピングをイオンドーピン
グ法（またはイオン注入法）を用いて行い、前記酸化膜
が乗っている以外の領域に燐を注入する。この際、イオ
ンがドーピングされない部分は素子として主に利用され
る。その他の燐がドーピングされた領域７０２は後の工
程で除去される。
【０１００】この状態でレーザーを照射し、燐を多結晶
珪素膜中で活性化する。あるいはＲＴＡにより活性化す
る。照射の方法は、先の実施例１、２で示した通りであ
る。このときの活性化された領域のシート抵抗はレーザ
ー照射したもので２ＫΩ／□、ＲＴＡ処理済みのもので
５ＫΩ／□であった。（図７（Ｂ））
【０１０１】次に、窒素雰囲気中で、６００℃、４時間
の加熱処理を行うことにより、ニッケル元素が燐に引き
寄せられる。燐は６００℃の環境下ではほとんど動かな
いので、この処理により、燐とニッケルが実質的に存在
しない領域と、燐とニッケルが共存する領域とを珪素膜
中に選択的に形成できる。（図７（Ｃ））
【０１０２】次にマスクを利用して、露呈した珪素膜を
除去する。これで、膜中からほとんどニッケルは除去さ
れ、実質的に存在しなくなる。さらに、マスクを除去
し、再度新たにマスクを配置して、残存した珪素膜をパ
ターニングする。この珪素膜のパターンは、後にＴＦＴ
の活性層となる。この活性層の膜中には、実質的にニッ
ケルが存在しない。
【０１０３】その後、図７（Ｄ）に示すように酸化珪素
膜からなる、マスク６０９を形成する。ここでは、基板
の裏面側からの露光技術を用いて前記マスクを形成す
る。これをマスクとし、ソース領域７０３、ドレイン領
域７０４となる部分にドーパントを注入する。この構造
は図６（Ｂ）で示した構造と同様である。このあとは、
図６に示した方法でＴＦＴを作製する。
【０１０４】即ち、その後、層間絶縁膜を成膜し、更に
コンタクトホールを形成して、ソース電極、及びドレイ
ン電極を形成する。こうしてボトムゲート型のＴＦＴが
完成する。
【０１０５】〔実施例７〕本実施例は、ＴＦＴを利用し
て集積回路を構成した場合の例を示す。集積回路として
は、ＣＰＵ回路、メモリー回路等を挙げることができ
る。図８にＴＦＴを利用した集積回路の概要を示す。
【０１０６】〔実施例８〕本実施例は、本明細書中で示
した作製方法により得たＴＦＴを用いた半導体装置の例
を示す。
【０１０７】図９（Ａ）に示すのは、携帯型の情報処理
端末である。この情報処理端末は、本体２００１にアク
ティブマトリクス型の液晶ディスプレイまたはアクティ
ブマトリクス型のＥＬディスプレイを備え、さらに外部
から情報を取り込むためのカメラ部２００２を備えてい
る。
【０１０８】カメラ部２００２には、受像部２００３と
操作スイッチ２００４が配置されている。
【０１０９】情報処理端末は、今後益々その携帯性を向
上させるために薄く、また軽くなるもと考えられてい
る。
【０１１０】このような構成においては、アクティブマ
トリクス型のディスプレイ２００５が形成された基板上
周辺駆動回路や演算回路や記憶回路がＴＦＴでもって集
積化されることが好ましい。
【０１１１】図９（Ｂ）に示すのは、ヘッドマウントデ
ィスプレイである。この装置は、アクティブマトリクス
型の液晶ディスプレイやＥＬディスプレイ２１０２を本
体２１０１に備えている。また、本体２１０１は、バン
ド２１０３で頭に装着できるようになっている。
【０１１２】図９（Ｃ）に示すのは、カーナビゲーショ
ン装置である。この装置は、本体２２０１に液晶表示装
置２２０２と操作スイッチ２２０３を備え、アンテナ２
２０４で受診した信号によって、地理情報等を表示する
機能を有している。
【０１１３】図９（Ｄ）に示すのは、携帯電話である。
この装置は、本体２３０１にアクティブマトリクス型の
液晶表示装置２３０４、操作スイッチ２３０５、音声入
力部２３０３、音声出力部２３０２、アンテナ２３０６
を備えている。
【０１１４】また、最近は、（Ａ）に示す携帯型情報処
理端末と（Ｄ）に示す携帯電話とを組み合わせたような
構成も商品化されている。このような構成においてもア
クティブマトリクス型のディスプレイとその他の回路を
同一基板上にＴＦＴでもって集積化する構成が有用とな
る。
【０１１５】図９（Ｅ）に示すのは、携帯型のビデオカ
メラである。これは、本体２４０１に受像部２４０６、
音声入力部２４０３、操作スイッチ２４０４、アクティ
ブマトリクス型の液晶ディスプレイ２４０２、バッテリ
ー２４０５を備えている。
【０１１６】図９（Ｆ）に示すのは、プロジェクシン型
の液晶表示装置である。この構成は、本体２５０１に光
源２５０２、アクティブマトリクス型の液晶表示装置２
５０３、光学系２５０４を備え、装置の外部に配置され
たスクリーン２５０５に画像を表示する機能を有してい
る。
【０１１７】ここでは、液晶表示装置としては、透過型
ものもでも反射型のものでも利用することができる。
【０１１８】また、（Ａ）〜（Ｅ）に示す装置では、液
晶表示装置の代わりにＥＬ素子を利用したアクティブマ
トリクス型のディスプレイを用いることもできる。
【０１１９】本明細書で開示する発明を利用したＴＦＴ
は、多数のＴＦＴを作製した場合の特性のばらつきを抑
制することができるので、本実施例で示すようなＴＦＴ
回路を必要とする構成には適したものとなる。
【０１２０】
【発明の効果】本発明の半導体材料の結晶化技術によっ
て、結晶性に優れかつ重金属等の不純物の含有率の少な
い半導体材料を作製することが可能となった。本発明の
半導体材料はすべての半導体デバイスの基として利用で
きるが、中でも半導体デバイスとしてＴＦＴ液晶パネル
を取り上げる場合、周辺駆動回路の高速動作を可能と
し、素子間の特性のばらつきが少なくなった。この効果
はＴＦＴ液晶ディスプレイ装置の画面の動きの高速化
と、点欠陥線欠陥等をもった不良基板の発生率の減少で
ある。このように本発明は工業上、有益なものと考えら
れる。
【図面の簡単な説明】
【図１】ゲッタリング工程の、熱アニール前のレーザー
処理の有無による効果の違いを示すグラフ。
【図２】ゲッタリングが行われた珪素膜の表面を写した
写真。
【図３】ゲッタリングの有無による素子特性の違いを表
すグラフ。
【図４】結晶性珪素膜の作製工程を示す図。
【図５】薄膜トランジスタの作製工程を示す図。
【図６】薄膜トランジスタの作製工程を示す図。
【図７】結晶性珪素膜の作製工程を示す図。
【図８】ＴＦＴを利用した集積回路を示す図。
【図９】ＴＦＴを利用した各種装置の例を示す図。
【符号の説明】
４０１ ガラス基板 ４０２ 酸化珪素膜 ４０３ 非晶質珪素膜 ４０４ 表面に接して保持されたニッケル元素 ４０５ 結晶性珪素膜 ４０６ マスク酸化珪素膜 ４０７ リンがドーピングされた領域 ４０８ ニッケル元素がゲッタリングされた結晶性珪
素膜のパターン ５０１ ニッケル元素がゲッタリングされていない結
晶性珪素膜のパターン ５０２ チャネル領域 ５０３ 高抵抗領域 ５０４ ゲート絶縁膜 ５０５ ゲート電極 ５０６ 陽極酸化膜 ５０７ 窒化珪素膜 ５０８ アクリル樹脂膜 ５０９ ソース電極 ５１０ ドレイン電極 ６０１ ガラス基板 ６０２ ゲイト電極 ６０３ ゲイト絶縁膜 ６０４ 非晶質珪素膜 ６０５ 表面に接して保持されたニッケル元素 ６０６ ソース領域 ６０７ チャネル領域 ６０８ ドレイン領域 ６０９ マスク酸化珪素膜 ６１０ 層間絶縁膜 ６１１ ソース電極 ６１２ ドレイン電極 ７００ 結晶性珪素膜 ７０１ マスク酸化珪素膜 ７０２ リンがドーピングされた領域 ７０３ ソース領域 ７０４ ドレイン領域

Claims (24)

    【特許請求の範囲】
  1. 【請求項１】絶縁表面を有する基板上に珪素を含む非晶
    質半導体膜を形成する第１の工程と、前記非晶質半導体
    膜に対して、該非晶質半導体膜の結晶化を助長する触媒
    元素を導入する第２の工程と、加熱処理により前記非晶
    質半導体膜を結晶化させる第３の工程と、前記第３の工
    程で得られた半導体膜に対して、前記触媒元素をゲッタ
    リングすることができる元素を選択的に導入する第４の
    工程と、前記ゲッタリング用の元素を活性化させる第５
    の工程と、第４の工程でゲッタリング用の元素を導入し
    た領域に前記触媒元素を加熱処理によりゲッタリングさ
    せる第６の工程と、を少なくとも含み、前記第３、第６
    の工程は前記基板の温度が該基板の歪み点温度を越えな
    いように行われることを特徴とする半導体装置の作製方
    法。
  2. 【請求項２】請求項１において、活性化はレーザー光の
    照射、または強光の照射、によって行われることを特徴
    とする半導体装置の作製方法。
  3. 【請求項３】請求項１において、結晶化を助長する触媒
    元素として、Ni、Fe、Co、Ru、Rh、Pd、Os、Ir、Pt、C
    u、Auから選ばれた一種または複数種類のものを使用す
    ることを特徴とする半導体装置の作製方法。
  4. 【請求項４】請求項１において、結晶化を助長する触媒
    元素として、Ge、Pb、Inから選ばれた一種または複数種
    類のものを使用することを特徴とする半導体装置の作製
    方法。
  5. 【請求項５】請求項１において、ゲッタリング用の元素
    として、P 、または、Ｐと他の元素（Ｂ、As、Sbから選
    ばれた一種または複数の組合せ）との混合物が使用され
    ることを特徴とする半導体装置の作製方法。
  6. 【請求項６】請求項１において、ゲッタリング用の元素
    として、Ｐ、N、As、Sb、Ｂiから選ばれた一種または複
    数種類のものが使用されることを特徴とする半導体装置
    の作製方法。
  7. 【請求項７】絶縁表面を有する基板上に珪素を含む非晶
    質半導体膜を形成する第１の工程と、前記非晶質半導体
    膜に対して、該非晶質半導体膜の結晶化を助長する触媒
    元素であるニッケルを導入する第２の工程と、加熱処理
    により前記非晶質半導体膜を結晶化させる第３の工程
    と、前記第３の工程で得られた半導体膜に対して、前記
    触媒元素をゲッタリングすることができる元素である燐
    を選択的に導入する第４の工程と、前記ゲッタリング用
    の元素である燐を活性化させる第５の工程と、第４の工
    程でゲッタリング用の元素である燐を導入した領域に前
    記触媒元素であるニッケルを加熱処理によりゲッタリン
    グさせる第６の工程と、を少なくとも含み、前記第３、
    第６の工程は前記基板の温度が該基板の歪み点温度を越
    えないように行われることを特徴とする半導体装置の作
    製方法。
  8. 【請求項８】請求項７において、活性化はレーザー光を
    照射することで行われることを特徴とする半導体装置の
    作製方法。
  9. 【請求項９】請求項７において、活性化は強光の照射に
    よって行われることを特徴とする半導体装置の作製方
    法。
  10. 【請求項１０】請求項７において、第５の工程における
    燐が活性化している領域のシート抵抗が１０ＫΩ／□以
    下であることを特徴とする半導体装置の作製方法。
  11. 【請求項１１】請求項７において、第５の工程における
    燐が活性化している領域のシート抵抗が３ＫΩ／□以下
    であることを特徴とする半導体装置の作製方法。
  12. 【請求項１２】請求項７において、第４の工程における
    燐の添加領域面積のニッケルをゲッタリングする領域面
    積に対する割合が0.05以上0.6 以下であることを特徴と
    する半導体装置の作製方法。
  13. 【請求項１３】請求項７において、第４の工程における
    燐の添加領域面積のニッケルをゲッタリングする（吸い
    出して除去する）領域面積に対する割合が0.1 以上0.5
    以下であることを特徴とする半導体装置の作製方法。
  14. 【請求項１４】請求項７において、第４の工程における
    燐の添加量は、１×１０13〜１×１０16IONS／ｃｍ2 の
    範囲にあることを特徴とする半導体装置の作製方法。
  15. 【請求項１５】請求項７において、第４の工程における
    燐の添加量は、１×１０14〜３×１０15IONS／ｃｍ2 の
    範囲にあることを特徴とする半導体装置の作製方法。
  16. 【請求項１６】請求項７において、第３、６の工程にお
    ける熱アニールの温度は４００℃〜９５０℃であること
    を特徴とする半導体装置の作製方法。
  17. 【請求項１７】請求項７において、第３、６の工程にお
    ける熱アニールの温度は５００℃〜８５０℃であること
    を特徴とする半導体装置の作製方法。
  18. 【請求項１８】請求項７において、第６の工程における
    熱アニールの時間は１分〜２０時間であることを特徴と
    する半導体装置の作製方法。
  19. 【請求項１９】請求項７において、第６の工程における
    熱アニールの時間は３０分〜３時間であることを特徴と
    する半導体装置の作製方法。
  20. 【請求項２０】請求項１または請求項７の第４の工程に
    おいて、ゲッタリング用の元素は、素子が形成される領
    域に添加されないことを特徴とする半導体装置の作製方
    法。
  21. 【請求項２１】請求項１または請求項７の第４の工程に
    おいて、ゲッタリング用の元素は、素子のチャネル領域
    と高抵抗領域（オフセット領域）との両領域に添加され
    ないことを特徴とする半導体装置の作製方法。
  22. 【請求項２２】請求項７において、第４の工程における
    燐の総添加原子数は、ニッケルの総添加原子数以上であ
    ることを特徴とする半導体装置の作製方法。
  23. 【請求項２３】請求項７において、第４の工程における
    燐の総添加原子数は、ニッケルの総添加原子数の３倍以
    上であることを特徴とする半導体装置の作製方法。
  24. 【請求項２４】ソースドレイン部分にニッケルが添加さ
    れており、かつ、N-I、P-I、接合の空乏層にNi-Sixが実
    質的に無いことを特徴とする半導体装置。
JP21246597A 1997-07-22 1997-07-22 半導体装置の作製方法 Expired - Fee Related JP3974229B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP21246597A JP3974229B2 (ja) 1997-07-22 1997-07-22 半導体装置の作製方法
US09/118,009 US6156628A (en) 1997-07-22 1998-07-17 Semiconductor device and method of manufacturing the same
US09/708,424 US6426276B1 (en) 1997-07-22 2000-11-09 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21246597A JP3974229B2 (ja) 1997-07-22 1997-07-22 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JPH1140499A true JPH1140499A (ja) 1999-02-12
JP3974229B2 JP3974229B2 (ja) 2007-09-12

Family

ID=16623101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21246597A Expired - Fee Related JP3974229B2 (ja) 1997-07-22 1997-07-22 半導体装置の作製方法

Country Status (2)

Country Link
US (2) US6156628A (ja)
JP (1) JP3974229B2 (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001048797A1 (en) * 1999-12-28 2001-07-05 Semiconductor Energy Laboratory Co., Ltd. Production method for semiconductor device
JP2002016256A (ja) * 2000-06-27 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2006054416A (ja) * 2004-08-13 2006-02-23 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
US11548701B2 (en) 2017-04-07 2023-01-10 Berry Plastics Corporation Drink cup lid
USD976105S1 (en) * 2018-08-10 2023-01-24 Berry Global, Inc. Drink cup lid
US11591140B2 (en) 2019-08-15 2023-02-28 Berry Global, Inc. Drink cup lid
USD984894S1 (en) 2019-03-05 2023-05-02 Berry Global, Inc. Drink cup lid
US11667090B2 (en) 2017-08-07 2023-06-06 Berry Global, Inc. Method and apparatus for thermoforming an article
US11679542B2 (en) 2019-02-06 2023-06-20 Berry Global, Inc. Process of forming polymeric material
US11891488B2 (en) 2019-02-06 2024-02-06 Berry Global, Inc. Polypropylene sheets and articles
US12084231B2 (en) 2020-08-05 2024-09-10 Berry Global, Inc. Polypropylene sheets and articles

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7075002B1 (en) * 1995-03-27 2006-07-11 Semiconductor Energy Laboratory Company, Ltd. Thin-film photoelectric conversion device and a method of manufacturing the same
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3942683B2 (ja) * 1997-02-12 2007-07-11 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100269600B1 (ko) * 1997-09-24 2000-10-16 김영환 박막트랜지스터의 제조방법
US6821710B1 (en) * 1998-02-11 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
JP2000039628A (ja) * 1998-05-16 2000-02-08 Semiconductor Energy Lab Co Ltd 半導体表示装置
US6294441B1 (en) 1998-08-18 2001-09-25 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP2001007342A (ja) * 1999-04-20 2001-01-12 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US20020020840A1 (en) * 2000-03-10 2002-02-21 Setsuo Nakajima Semiconductor device and manufacturing method thereof
US6599818B2 (en) 2000-10-10 2003-07-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device manufacturing method, heat treatment apparatus, and heat treatment method
JP2002176000A (ja) * 2000-12-05 2002-06-21 Semiconductor Energy Lab Co Ltd 熱処理装置及び半導体装置の製造方法
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
US7534977B2 (en) * 2000-12-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
US6858480B2 (en) 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2002270507A (ja) * 2001-03-14 2002-09-20 Hitachi Cable Ltd 結晶シリコン層の形成方法および結晶シリコン半導体装置
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP5072157B2 (ja) * 2001-09-27 2012-11-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3961310B2 (ja) * 2002-02-21 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4115158B2 (ja) * 2002-04-24 2008-07-09 シャープ株式会社 半導体装置およびその製造方法
JP3949027B2 (ja) * 2002-08-06 2007-07-25 富士通株式会社 アナログスイッチ回路
US6861338B2 (en) 2002-08-22 2005-03-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor and method of manufacturing the same
US8536492B2 (en) 2003-10-27 2013-09-17 Applied Materials, Inc. Processing multilayer semiconductors with multiple heat sources
US7127367B2 (en) 2003-10-27 2006-10-24 Applied Materials, Inc. Tailored temperature uniformity
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8222574B2 (en) * 2007-01-15 2012-07-17 Applied Materials, Inc. Temperature measurement and control of wafer support in thermal processing chamber
KR100848341B1 (ko) * 2007-06-13 2008-07-25 삼성에스디아이 주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
US8111978B2 (en) * 2008-07-11 2012-02-07 Applied Materials, Inc. Rapid thermal processing chamber with shower head

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5843225A (en) 1993-02-03 1998-12-01 Semiconductor Energy Laboratory Co., Ltd. Process for fabricating semiconductor and process for fabricating semiconductor device
CN1052110C (zh) * 1993-02-15 2000-05-03 株式会社半导体能源研究所 制造半导体器件的方法
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3221473B2 (ja) * 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3192546B2 (ja) * 1994-04-15 2001-07-30 シャープ株式会社 半導体装置およびその製造方法
JP3621151B2 (ja) * 1994-06-02 2005-02-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW280943B (ja) * 1994-07-15 1996-07-11 Sharp Kk
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
JP3277082B2 (ja) * 1994-11-22 2002-04-22 シャープ株式会社 半導体装置およびその製造方法
TW447144B (en) 1995-03-27 2001-07-21 Semiconductor Energy Lab Semiconductor device and a method of manufacturing the same
US5977559A (en) 1995-09-29 1999-11-02 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor having a catalyst element in its active regions
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
JP3476320B2 (ja) * 1996-02-23 2003-12-10 株式会社半導体エネルギー研究所 半導体薄膜およびその作製方法ならびに半導体装置およびその作製方法
US6133119A (en) * 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
JP3974229B2 (ja) * 1997-07-22 2007-09-12 株式会社半導体エネルギー研究所 半導体装置の作製方法

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7384860B2 (en) 1999-12-28 2008-06-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6787407B2 (en) 1999-12-28 2004-09-07 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6821827B2 (en) 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
WO2001048797A1 (en) * 1999-12-28 2001-07-05 Semiconductor Energy Laboratory Co., Ltd. Production method for semiconductor device
KR100794154B1 (ko) 1999-12-28 2008-01-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제작방법
JP2002016256A (ja) * 2000-06-27 2002-01-18 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7374979B2 (en) 2004-08-13 2008-05-20 Samsung Sdi Co., Ltd. Thin film transistor and method of fabricating the same
US7423322B2 (en) 2004-08-13 2008-09-09 Samsung Sdi Co., Ltd. Thin film transistor and method of fabricating the same
JP4558476B2 (ja) * 2004-08-13 2010-10-06 三星モバイルディスプレイ株式會社 薄膜トランジスタ製造方法
JP2006054416A (ja) * 2004-08-13 2006-02-23 Samsung Sdi Co Ltd 薄膜トランジスタ及びその製造方法
US11548701B2 (en) 2017-04-07 2023-01-10 Berry Plastics Corporation Drink cup lid
US12084239B2 (en) 2017-04-07 2024-09-10 Berry Plastics Corporation Drink cup lid
US11702258B2 (en) 2017-04-07 2023-07-18 Berry Plastics Corporation Drink cup lid
US11667090B2 (en) 2017-08-07 2023-06-06 Berry Global, Inc. Method and apparatus for thermoforming an article
USD993770S1 (en) 2018-08-10 2023-08-01 Berry Global, Inc. Drink cup lid
USD1030488S1 (en) 2018-08-10 2024-06-11 Berry Global, Inc. Drink cup lid
USD976105S1 (en) * 2018-08-10 2023-01-24 Berry Global, Inc. Drink cup lid
US11679542B2 (en) 2019-02-06 2023-06-20 Berry Global, Inc. Process of forming polymeric material
US11891488B2 (en) 2019-02-06 2024-02-06 Berry Global, Inc. Polypropylene sheets and articles
USD984894S1 (en) 2019-03-05 2023-05-02 Berry Global, Inc. Drink cup lid
USD993771S1 (en) 2019-03-05 2023-08-01 Berry Global, Inc. Drink cup lid
USD1031439S1 (en) 2019-03-05 2024-06-18 Berry Global, Inc. Drink cup lid
US11591140B2 (en) 2019-08-15 2023-02-28 Berry Global, Inc. Drink cup lid
US12084231B2 (en) 2020-08-05 2024-09-10 Berry Global, Inc. Polypropylene sheets and articles

Also Published As

Publication number Publication date
US6426276B1 (en) 2002-07-30
JP3974229B2 (ja) 2007-09-12
US6156628A (en) 2000-12-05

Similar Documents

Publication Publication Date Title
JP3974229B2 (ja) 半導体装置の作製方法
US6165824A (en) Method of manufacturing a semiconductor device
US6087245A (en) Method of gettering crystallization catalyst for forming a silicon film
KR100297318B1 (ko) 반도체장치제작방법
US6893503B1 (en) Method of manufacturing a semiconductor device
JP3942683B2 (ja) 半導体装置作製方法
US5543352A (en) Method for manufacturing a semiconductor device using a catalyst
KR0184615B1 (ko) 반도체 장치 및 그 제조 방법
US5612250A (en) Method for manufacturing a semiconductor device using a catalyst
US5663077A (en) Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JP3032801B2 (ja) 半導体装置の作製方法
US5851860A (en) Semiconductor device and method for producing the same
KR100569050B1 (ko) 트랜지스터 제작방법
JPH10335672A (ja) 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
JP2003059831A (ja) 半導体装置の作製方法
JPH118393A (ja) 半導体装置の作製方法
JP3389022B2 (ja) 半導体装置
JPH114000A (ja) 半導体装置およびその作製方法
JP3942699B2 (ja) 半導体装置の作製方法
KR980012600A (ko) 반도체 장치 및 박막 트랜지스터의 제조 방법
JP3202687B2 (ja) 半導体装置の作製方法
US6821710B1 (en) Method of manufacturing semiconductor device
JP4437523B2 (ja) 半導体装置およびその作製方法
JP2002353140A (ja) 半導体装置及びその製造方法
JP2002280560A (ja) 半導体素子の製造方法、その製造方法によって製造される半導体素子及び半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040428

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051220

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070612

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070614

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100622

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110622

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120622

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130622

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees