KR0184615B1 - 반도체 장치 및 그 제조 방법 - Google Patents

반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR0184615B1
KR0184615B1 KR1019940021741A KR19940021741A KR0184615B1 KR 0184615 B1 KR0184615 B1 KR 0184615B1 KR 1019940021741 A KR1019940021741 A KR 1019940021741A KR 19940021741 A KR19940021741 A KR 19940021741A KR 0184615 B1 KR0184615 B1 KR 0184615B1
Authority
KR
South Korea
Prior art keywords
silicon
crystal growth
thin film
substrate
region
Prior art date
Application number
KR1019940021741A
Other languages
English (en)
Other versions
KR950007158A (ko
Inventor
야수히꼬 다께무라
Original Assignee
야마자끼 순뻬이
가부시끼 가이샤 한도따이 에네르기 겐꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마자끼 순뻬이, 가부시끼 가이샤 한도따이 에네르기 겐꾸쇼 filed Critical 야마자끼 순뻬이
Publication of KR950007158A publication Critical patent/KR950007158A/ko
Application granted granted Critical
Publication of KR0184615B1 publication Critical patent/KR0184615B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/982—Varying orientation of devices in array

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)

Abstract

비결정 실리콘의 결정화와 어니일링을 위해 촉매 작용을 갖는 금속 원소를 선택적으로 첨가함으로써 실리콘막은 소정의 방향으로 결정화된다. 결정화된 실리콘막을 사용하여 TFT 를 제조할때에, 결정화 방법이 소오스와 드레인 사이의 전류-유동에 근사적으로 평행한 TFT 와 결정화 방향이 소오스와 드레인 사이의 전류-유동에 근사적으로 수직인 TFT 가 제조된다.
따라서, 고속의 작용을 수행할 수 있고 낮은 누전을 갖는 TFT 가 동일한 기판에 형성된다.

Description

반도체 장치 및 그 제조방법
제1a도 내지 1c도는 금속 원소가 첨가되는 영역으로부터 결정 성장이 선택적으로 발생하는 상태 도시하는 평면도.
제2도는 결정 실리콘 영역에서 두 종류의 TFT 를 제조하는 실시예를 도시하는 도면.
제3도는 제2도에 도시된 TFT 의 전형적인 특성을 도시하는 도면.
제4a도 내지 제4f도 및 제5a도 내지 제5c도는 본 발명에 따라 보충형태로 구성된 NTFT및 PTFT 를 갖는 주변 회로와 픽셀(pixel) 트랜지스터에 사용된 NTFT 를 갖는 회로를 제조하는 단계를 도시하는 도면.
제6a도 내지 제6f도는 본 발명에 따른 다른 제조 단계를 도시하는 도면.
제7a도 내지 제7f도는 본 발명에 따른 다른 제조 단계를 도시하는 도면.
* 도면의 주요부분에 대한 부호의 설명
1a, 1c : 소오스/드레인 영역 16 : 채널 형성 영역
2a, 2c : 소오스/드레인 영역 26 : 채널 형성 영역
101, 201, 301 : 기판 102, 202, 302 : 기부막
103, 203, 303 : 실리콘막 110, 111 : 활성충 영역
113 : 산화 실리콘막 114-116 : 게이트 전극
117-119 : 불순물 영역
[발명의 배경]
[발명의 분야]
본 발명은 유리판과 같은 절연 기판상에 장착된 박막 트랜지스터(TFT)를 사용하는 반도체 장치, 특히 활성 매트릭스형 액정 표시 유니트에 이용할 수 있는 반도체 장치 또는 그와 유사한 매트릭스 회로에 관한 것이다.
[관련된 기술]
유리판과 같은 절연 기판에 장착된 TFT 를 갖는 반도체 장치에 관하여는 픽셀 구동에 TFT를 이용하는 활성 매트릭스형 액정 표시 장치와 화상 감지기 및 삼차원 집적 회로등에 공지되었다.
박막 실리콘 반도체는 일반적으로 그러한 장치에 장착된 TFT 로서 사용된다. 특히, 고속 작용을 위해서는 결정성 실리콘 반도체를 포함하는 TFT 제조 방법의 확립이 강하게 요구된다. 비결정 반도체막을 형성하고 그곳에 열에너지를 인가함으로써 (열 어니일링) 결정화시키는 방법이 결정성 박막 실리콘 반도체를 얻는 방법으로서 공지되어 있다.
상기와 같이 형성된 결정성 실리콘막을 사용하는 반도체 회로 제조 방법에는 문제점이 있다. 예를 들면, 액정 표시 장치에 이용되는 활성 매트릭스형 회로(즉, 제어 트랜지스터가 각 픽셀에 배열된 회로)로서 매트릭스 회로뿐 아니라 그 구동을 위한 주변 회로도 TFT로 구성된 회로(단일체형 활성 매트릭스 회로)를 고려해야 한다.
상기 복잡한 회로에서는, TFT 에서 필요로 하는 특성이 회로의 위치에 따라 변화한다. 예를 들면, 활성 매트릭스 회로의 픽셀 제어를 위해 사용된 TFT 는, 픽셀 전극 및 대향 전극으로 구성된 캐패시터에 저장된 전하를 유지하기 위하여 충분히 작은 누전을 가질 것이 요구된다. 그러나, 전류 구동 능력은 그렇게 높지 않아도 된다.
한편, 활성 회로에 신호를 보내는 구동기 회로에 사용된 TFT 에서는 짧은 시간에 큰 전류 스위칭이 필요하고, 높은 전류 구동 능력을 갖는 TFT 가 필요하다. 그러나, 누전은 그렇지 않아도 된다.
높은 전류 구동 능력과 낮은 누전을 갖는 TFT 가 가장 바람직하다. 그러나, 현재 제조되고 있는 TFT 는 그러한 이상적인 TFT 와는 거리가 멀고, 전류 구동 능력이 높으면 누전이 크고, 누전이 작으면 전류 구동 능력이 낮다.
따라서, 일반적인 TFT 를 사용하는 것으로 구성된 단일체형 활성 매트릭스 회로는 TFT의 채널 길이와 채널 폭을 변화시킴으로써 전류 구동 능력을 개선하고 누전을 감소시키기 위한 시도를 하여 왔다. 그러나, 회로가 미세해지면, 종래에 사용되던 규모로의 변화는 제한된다.
예를 들면, 높은 전류 구동 능력을 얻기 위하여 채널 폭을 증가시킬 필요가 있다. 단일체형 회로는 500 내지 1,000 μm의 채널 폭을 갖는 TFT 를 사용한다. 그러나, 픽셀 수의 증가와 등급의 정도에 따라 보다 높은 전류 구동 능력이 필요하면 주변 회로의 형성 영역이 제한되는 채널 폭이 5mm, 10mm 정도까지 팽창되는 것이 어려워진다.
한편, 픽셀의 제어에 사용된 TFT 가 전하 보유 능력의 증가에 의하여 선명한 화상질을 얻는 것이 바람직하다. 그러나, 픽셀 영역이 수백 μm2의 크기를 갖는 것을 고려하면 누전을 감소시키기 위하여 채널 통로를 50μm, 100μm 정도까지 감소시키는 것은 불가능하다. 그 결과, 매트릭스의 규모, 피치와 픽셀의 수가 일반적인 TFT 단일체형 활성 매트릭스 회로에서 크게 제한을 받으므로, 고품질의 화상을 얻을수 있는 미세한 스크린을 갖는 표시 유니트가 제조될 수 없다.
전술한 문제점은 모놀리식 활성 매트릭스 회로뿐 아니라 다른 반도체 회로에서도 발생한다.
[발명의 요약]
본 발명의 목적은 전술한 문제점을 해결하고 회로의 특성을 개선시키는 것이다.
본 발명의 발명자는, 일정한 금속 원소가 비결정 실리콘 막의 결정화를 촉진 시키는데 효과가 있다는 것을 알게 되었다. 결정화를 촉진시키는 금속 원소는, Fe, Co, Ni, Ru, Rh, Pd, Os, Ir 및 Pt 와 같은 8 족 원소, Sc, Ti, V, Cr, Mn, Cu 및 Zn 과 같은 3d 원소, Au, Ag 와 같은 귀금속등이다. 전술된 원소 중에서, Ni, Cu, Pd 및 Pt 가 큰 결정화 촉진 효과 있다. 이러한 원소들을 비결정 실리콘막에 첨가함으로써, 결정화 온도가 낮아지고 따라서 결정화 시간이 짧아진다.
금속 원소를 첨가하는 방법은 비결정 실리콘막의 상부 또는 하부와 접촉하는 금속 원소를 포함하는 전술된 금속 원소막 또는 박막을 형성하는 방법을 포함한다. 한편, 금속원소가 이온 주입법에 의하여 첨가되는 경우에도 동일한 효과를 얻을수 있다는 것이 확인되었다. 예를 들면, 1x1015atoms/㎠ 정도의 니켈이 첨가될때 결정화 온도를 낮출수 있다는 것이 확인되었다.
첨가되는 금속 원소의 양은 금속의 형태에 따라 변화한다. 니켈이 사용되면, 첨가되는 양은 1x1017내지 1x1020atoms/㎤ 의 농도 범위가 바람직하다. 니켈의 농도가 5x1020atoms/㎤ 이상이 되면, 규화 니켈이 국부적으로 형성되어 반도체의 특성을 저하시킨다. 더욱이, 니켈의 농도가 1x1017atoms/㎤ 이하가 되면, 촉매로서의 니켈의 효과가 감소된다. 반도체로서의 신뢰성은 니켈의 농도가 감소함에 따라 커진다.
따라서, 결정화는 특수한 금속 원소를 실리콘막에 첨가함으로써 촉진될 수 있다는 것이 명백해 졌다. 한편, 선택적으로 그러한 원소들을 실리콘막에 첨가함으로써 금속 원소가 첨가되는 영역에서 결정 성장이 선택적으로 이루어지고 결정 성장 영역이 주변으로 팽창한다는 사실이 확인되었다. 더욱이, 보다 상세한 관찰에 의하면, 그러한 금속이 첨가되는 실리콘막에서 침상 결정이 기판의 두께 방향이 아닌 기판 표면을 따르는 방향으로 성장된다.
결정은 그러한 금속 원소가 첨가되는 실리콘막에서 침상 형태로 성장한다. 그곳으로부터의 폭(길이)은 실리콘막 두께의 약 0.5 내지 3 배이고, 횡방향(결정의 측방향)에서의 성장은 소규모이다. 이러한 이유때문에, 입자 경계가 결정 성장 방향과 평행하게 형성된다. 금속 원소로서 니켈이 사용되는 곳에서, 결정은 (111) 방향으로 성장한다. 이러한 결정 성장의 예가 제1a도 내지 제1c도에 도시되었다.
제1a도는 금속 원소가 선택적으로 첨가되는 영역으로 부터 결정 성장이 이루어지는 상태를 도시하는 평면도이다. 영역(2)은 금속 원소가 첨가되는 실리콘막 영역이고 결정 성장은 영역(2)로부터 주변으로 팽창한다. 타원 영역(3)은 결정이 횡방향으로 성장된 영역이다. 화살표는 결정 성장의 방향을 도시한다. 영역(2)의 외측 영역은 결정화되지 않은 영역이다.
제1b도는 영역(3)의 일부, 예를 들면 정방형 영역(4)의 확대도이다. 제1b도로부터 명백한 바와 같이, 입계 (6, 7)가 실리콘막(5)에서의 결정 성장(b, c)의 방향에 평행하게 발생한다. 따라서, 입계는 결정 성장의 수평 단면(BC 면)에서 적으나, 많은 입계들이 결정 성장의 수직 단면(BA 면)에서 관찰된다.
그러한 막이 열산화법에 의하여 산화되는 경우에, 사용될 수 있는 열산화는 산화 분위기(산소, 오존, 산화질소등의 분위기)에서의 일반적인 열 어니일링을 수행하는 방법과, 금속 열 어니일링(RTA)법으로 표시되는 실리콘막 표면을 산화 분위기에서 짧은 시간동안 고온 처리하는 방법을 포함한다.
열산화는 비결정 실리콘 성분이 많은 입자 경계를 따라 진행한다. 따라서, 제1c도에 도시된 바와 같이, 실리콘 산화층(8)과 실리콘막 사이의 계면(9)은 결정 성장의 수직면(BC 면)에서 현저하게 파형(비균질)이다. 그러나 경계면(9)은 결정 성장의 수평면(BC 면)에서 매우 완만하다.
전술한 차이점은 실리콘막의 표면에 흐르는 전류에 크게 영향을 미친다. 즉, 전류 흐름이 BA 방향에서 경계면(9)의 비균질성에 의하여 방해된다. 다른 한편, BC 방향에서는 전류의 유동이 완만하다. 이러한 이유 때문에, 표면을 흐르는 전류를 제어하는 졀연 게이트형 전계(field)효과 트랜지스터에 소오스/드레인 전류가 흐르는 방향이 BA 방향이고 전류는 전술한 바와 같이 흐르고, 누전은 채널에서의 실질적인 증가에 의하여 감소된다. 한편, 소오스/드레인 전류 흐름 방향은 BC 방향이고, 실질적인 장애물(입자 경계등과 같은)이 없기 때문에, 전류는 전술한 바와 같이 흐르고 상기 트랜지스터의 모빌리티(mobility)는 커진다. 특히, BC 방향의 누전과 비교하여 BA 방향에서의 누전을 충분히 감소시키기 위하여, 열산화막의 두께가 50Å 또는 그 이상이 되는 것이 바람직하다.
특히, 결정성 실리콘막에 비결정 성분이 존재하는 경우에는, 비결정 성분에서의 산화 속도가 크기 때문에, 비결정 성분이 존재하는 부분(주로 입자 경계주변)에 형성된 산화막은 다른 부분보다 두껍다. 따라서, 산화 실리콘의 비균질성이 게이트 절연막의 두께보다 현저히 큰 경우, 일반적으로는 비균질성이 게이트 절연막의 10% 이상인 경우에는, 전류 흐름에서의 이방성이 현저하다.
전술한 이방성을 갖는 결정성 실리콘막 표면을 산화시키고 실리콘막의 소오스/드레인 전류 방향을 적절히 제어함으로써, 현저히 상이한 특성을 갖는 트랜지스터가 동일한 기판에 형성될 수 있고, 또한 인접하여 형성될 수 있다. 실제적인 트랜지스터에서는, 흔히 게이트 절연막으로서 열산화막 만이 불충분하다. 이 경우에, 일반적인 물리적 증착법(PVD 법)또는 화학적 증착법(CVD 법)을 사용함으로써 열산화막에 절연막이 더 형성된다.
전술된 바와 같이 본 말명은, (1) 비결정 실리콘의 결정 성장을 촉진시키는 금속 원소가 비결정 실리콘막에 선택적으로 첨가되고, (2) 방향성을 갖는 결정 성장이 이루어지고, (3) 결정화된 실리콘막이 열적으로 산화되고, (4) 소오스/드레인 전류 방향과 결정화 방향 사이에 형성된 각이 소정의 각(α)을 갖도록 TFT 활성층이 형성된는 것을 특징으로 한다. 더욱이, 각각이 상이한 각(α)을 갖는 다수의 TFT 가 동일한 기판에 제조된다. 일반적으로, α=0 [결정 성장 방향이 소오스/드레인 전류 방향(캐리어 이동 방향)과 동일하거나 또는 결정 성장 방향이 소오스/드레인 전류 방향과 평행함]인 경우와, α=90°(결정 성장 방향이 소오스/드레인 전류 방향과 수직임)인 경우의 두 종류의 TFT 를 사용하여 다양한 종류의 회로를 구성할 수 있다.
예를 들면, 활성 매트릭스형 액정 표시에서, 요구되는 특성은 주변 회로의 TFT 와 픽셀부의 TFT 사이에서 상이하다. 즉, 주변 회로의 구동기를 형성하는 TFT 에서는 높은 모빌리티와 큰 전류의 흐름이 필요한 반면, 픽셀부에 구비된 TFT 에서는 전하 보유력(charge retentivity)을 증가시키기 위하여 모빌리티가 높지 않아도 되나 누전(오프-전류)이 작다.
본 발명은 기판과 평행한 방향에서 성장된 결정성 실리콘막 결정을 사용한다. 주변 회로에 사용된 TFT 에서는, 소오스/드레인 영역이 결정 성장 방향과 평행한 방향에 형성된다. 픽셀에 사용된 TFT에서는, 소오스/드레인 영역이 결정 성장 방향과 수직한 방향에 형성된다. 즉, 주변 회로에 사용된 TFT 는 캐리어가 이동할때 입자 경계와 실리콘막/실리콘 산화막 경계에서의 비균질에 의하여 극도로 영향을 받지 않도록 구성된다. 더욱이, 픽셀에 사용된 TFT 는 캐리어가 이동할때 입자 경계를 횡단하도록 구성된다. 이러한 구성에 의하여, 소오스와 드레인 사이의 저항이 크고 그 결과 누전(오프-전류)이 감소된다.
열산화가 비결정부를 산화 실리콘으로 변화시키기 위하여 수행되고, 산화 실리콘은 완충 불화 수소산등에 에칭된다. 열산화를 더 시킴으로써 실리콘막/산화 실리콘막 경계면에서의 비균질은 더욱 감소된다. 비결정 실리콘의 산화 속도가 결정성 산화 실리콘 속도의 약 2 내지 3 배이기 때문에, 비균질도는 더욱 증가한다. 그 결과, 결정 성장 방향에 대한 각도에 의하여 전류 유동이 더욱 용이하게 된다.
본 발명은, 캐리어가 소오스/드레인 사이를 유동한다는 사실을 이용하고 소오스/드레인 방향(소오스와 드레인을 접속시키는 선의 방향)을 결정 성장에 평행 또는 수직으로 하여 필요한 특성을 갖는 TFT 를 얻을 수 있다. 즉, 높은 모빌리티를 갖거나 또는 적은 오프-전류를 갖는 TFT 는, 침상 또는 주상 형태로 성장된 결정의 입자 경계에 평행한 방향(결정 성장 방향에 평행한 방향)또는 침상 또는 주상형태로 성장된 결정의 입자 경계에 수직인 방향(결정 성장 방향에 수직인 방향)으로 캐리어를 이동시킴으로써 얻어질 수 있다.
기판 표면에 평행한 방향으로 성장한 결정성 실리콘막 결정을 사용하여 TFT 가 이루어지는 경우에, 결정 성장 방향을 따라 소오스/드레인 영역을 형성시킴으로써 높은 모빌리티와 입자 경계 및 실리콘막/산화 실리콘막 경계면에서의 비균질성에 큰 영향을 받지 않는 TFT 를 얻을 수 있다. 더욱이, 입자 경계와 실리콘막/산화 실리콘막 경계면의 비균질성에 영향을 받는, 따라서 적은 오프-전류를 갖는 TFT 는 결정 성장 방향에 수직한 방향으로 소오스/드레인 영역을 형성시킴으로서 얻을 수 있다. 전술된 TFT 는 결정 성장 방향에 대하여 소오스/드레인 사이에서 이동하는 캐리어의 방향을 선택적으로 결정함으로써 얻을수 있다.
제2도는 결정성 실리콘 영역(14)에 두 종류의 TFT 를 제조하는 실시예를 도시한다. 영역(14)은 직사각형 영역(12)을 주변으로 확대시킴으로써 얻어진 타원형 결정성 실리콘 영역(13)의 일부이다. 결정 성장 방향은 화살표(14a)로 표시되었다. 영역(14)에 형성된 TFT 는 소오스/드레인 방향이 결정 성장 방향에 수직인 TFT1[소오스/드레인 영역(1a, 1c)과 채널 형성 영역(1b)]과 소오스/드레인 방향이 결정 성장 방향에 평행인 TFT2[소오스/드레인 영역(2a, 2c)과 채널 형성 영역(2b)]이다. TFT1 과 TFT2 의 일반적인 특성이 제3도에 도시되었다. TFT1 의 온-전류와 오프-전류는 TFT2 와 비교하여 작다. 예를 들면, TFT1의 오프-전류는 TFT2 보다 0.5 내지 2정도 작다. 더욱이, 온-전류와 TFT2 의 모빌리티는 TFT1 과 비교하여 10-30% 크다.
따라서, TFT1 이 단일체형 활성 매트릭스 회로의 픽셀 트랜지스터에 사용되고 TFT2 가 주변 회로의 구동 트랜지스터에 사용되면 활성 매트릭스 회로의 전체적인 특성이 더욱 개선될 수 있다.
[적합한 실시예의 상세한 설명]
[실시예 1]
본 발명에 따라서 보충 형태로 구성된 NTFT 및 PTFT 를 갖는 주변 회로와 픽셀 트랜지스터에 사용된 NTFT 를 갖는 회로를 제조하는 단계가 제4a도 내지 제4f도와 제5a도 내지 제5c도에 도시되었다.
2,000Å의 두께를 갖는 산화 실리콘 기부막(102)이 스퍼터링법에 의하여 기판(코닝 7059)에 형성된다. 기판(101)은 기부막(102)의 형성 전후에 변형 온도보다 높은 온도에서 어니일링되고 이어서 0.1 내지 1.0°C/min의 속도로 변형 온도 까지 서냉된다. 그 결과, 온도 상승을 포함하는 다음 단계(적외선 방사 및 열 어니일링에 의한 산화 단계를 포함하는)에 있어서 기판의 수축은 작고 따라서 마스크 합치가 용이하다. 기판은 620 내지 660℃ 에서 1 내지 4 시간동안 어니일링되고, 0.1 내지 1.0°C/min 의 속도, 양호하게는, 0.1 내지 0.3°C/min 의 속도로 서냉된다. 온도가 450 내지 590℃에 닫혔을때, 기판(101)은 챔버로부터 꺼내진다.
300 내지 800Å의 두께를 갖는 비결정 실리콘막(103)이 플라즈마 CVD 법에 의하여 형성된다. 더욱이, 20 내지 50Å의 두께를 갖는 니켈막(105)이 1,000 내지 3,000Å, 예를 들면 2,000Å의 두께를 갖는 산화 실리콘의 마스크(104)를 사용하는 스퍼터링법에 의해 형성된다. 니켈막(105)은 연속막이 아닐 수도 있다.
그후에, 실리콘막(103)을 결정화시키기 위하여 질소 분위기에서 500 내지 620℃, 예를 들면 550℃ 에서 8 시간동안 또는 600℃ 에서 4 시간동안 열 어니일링이 수행된다. 결정 성장은 개시 위치로서 니켈막(105)이 실리콘막(103)과 접촉하는 영역으로부터 기판에 평행한 방향으로 진행한다. 제4b도에서, 영역(106, 107)의 각각은 결정화된 영역이고, 영역(108, 109)의 각각은 비결정화 영역, 즉 비결정 실리콘 영역이다. 제5a도는 전술된 상태를 위에서 본 도면이다.
실리콘막(103)이 제4c도에 도시된 바와 같이, 성형 활성층 영역(110; 보충형 회로 영역, 111; 픽셀 트랜지스터 영역)을 형성하도록 패터닝(patterning)된다. 제5a도에서, 타원의 중심에 위치한 직사각형 영역은 니켈이 직접적으로 첨가되는 영역이고, 니켈이 고농도로 존재하는 영역이다. 고농도의 니켈은 또한 영역(106, 107)의 결정 성장의 팁(단부)에 존재한다. 이러한 영역은 결정화된 영역의 농도보다 한 등급 높은 니켈 농도를 갖는다.
따라서, 활성층 영역(110, 111), 특히 채널 형성 영역은 고니켈 농도를 갖는 영역을 제외하는 영역에 배열될 필요가 있다. 활성층 영역의 에칭은 수직 방향에서 이방성을 갖는 반응 이온 에칭(RIE)법에 의하여 수행된다. 활성층 영역에서의 니켈 농도는 약 1017내지 1020atoms/㎤ 이다.
활성층 영역의 산화가 금속 열 어니일링법에 의하여 수행된다. 특히, 이 실시예에서는 활성층(110, 111)의 표면에 산화 실리콘 박막(112)을 형성하도록 0.6 내지 4㎛, 0.8 내지 1.4㎛ 에서 피크를 갖는 적외선에 30 내지 180 초 동안 산화 분위기에서 방사된다. 또한, 0.1 내지 10% 의 HCl 첨가된다.
적외선의 광원으로서 할로겐 램프가 사용된다. 적외선의 강도는 모니터로서 사용된 단결정 실리콘 웨이퍼의 온도가 900 내지 1200℃가 되도록 조정된다. 특히, 실리콘 웨이퍼에 내장된 열전대의 온도는 모니터되고, 모니터된 온도는 적외광원을 제어하는 유니트로 피드 백된다. 이 실시예에서, 온도 증가율은 50 내지 200°C/sec로서 일정하고, 온도 감소율은 20 내지 100°C/sec의 자연 냉각이다. 적외광 방사는 기판이 상온에 유지된 상태로부터 수행된다. 효과를 더욱 증가시키기 위하여 기판을 200 내지 450℃, 예를 들면 400℃로 미리 가열하는 것이 양호하다.
이러한 적외광 방사에 의하여 실리콘막이 선택적으로 가열되기 때문에, 유리 기판의 가열은 최소화된다. 실리콘 막에서의 결함 또는 댕글링(dangling)결합을 감소시키는데 매우 효과가 있다. 이러한 적외선 방사에 의하여 형성된 산화 실리콘은 50 내지 150Å의 두께를 갖는다.
1,000Å의 두께를 갖는 산화 실리콘막(113)은 스퍼터링법(제4d도)에 의하여 게이트 절연막으로서 형성된다. 산화 실리콘은 스퍼터링할때 타게트(target)로서 사용된다. 스퍼터링에서의 기판 온도는 200 내지 400℃, 예를 들면, 350℃이다. 스퍼터링 분위기는 산소와 아르곤을 포함하고, 아르곤/산소의 비가 0 내지 0.5, 예를 들면 0.1 정도이다. 3,000 내지 8,000Å, 예를 들면 6,000Å의 두께를 갖는 실리콘막(0.1 내지 2% 의 인을 포함하는 막)이 저압 CVD 법에 의하여 형성된다. 산화 실리콘막(113)의 형성 단계와 실리콘막의 형성 단계가 연속적으로 수행되는 것이 바람직하다. 게이트 전극(114 내지 116)이 실리콘막의 패터닝에 의하여 형성된다(제4e도), 제5b도는 전술한 상태를 도시하는 도면이다. 제5a도에서 파선으로 도시된 타원은 영역(106, 107)과 일치한다.
불순물(인과 붕소)은 이온 도핑법에 의하여 마스크로서 게이트 전극(114 내지 116)을 사용하여 활성층내로 도핑(첨가)된다. 포스핀(PH3)과 디보란(BiH6)은 도핑 가스로서 사용된다. 포스핀이 사용되는 경우 가속 전압은 60 내지 90KV, 예를 들면 80KV 이고, 디보란이 사용되는 경우에는 가속 전압이 40 내지 80KV , 예를 들면 65KV 이다. 조사량은 1x1015내지 8x1015㎝-2, 예를 들면, 인인경우 조사량은 2x1015㎝-2, 붕소인 경우 조사량은 5x1015㎝-2이다. 도핑을 할때, 도핑이 필요없는 영역은 포토레지스트(photoregist)로 덮고 각각의 원소가 원하는 영역에 선택적으로 도핑된다. 그 결과, N 형 불순물 영역(118, 119)과 P 형 불순물 영역이 형성된다.
어니일링은 레이저광 방사에 의하여 수행되고 불순물이 활성화된다. KrF 엑시머(excimer) 레이저(파장 248nm, 펄스폭 20 nsec)가 레이저광으로 사용되나 다른 레이저광이 사용될 수도 있다. 방사 조건은, 에너지 밀도가 200 내지 400 mJ/㎠, 예를 들면 250 mJ/㎠이고 부분당 쇼트(shot)수는 2 내지 10 쇼트 예를 들면 2 쇼트이다. 레이저광 방사에서 기판을 약 200 내지 450℃정도로 가열하는 것이 유리하다. 레이저 어니일링 단계에서 , 니켈이 이미 결정화된 영역에 분산되므로, 레이저광 방사에 의하여 재결정화가 용이하게 진행된다. 따라서, P 도체형을 제공하기 위하여 불순물이 도핑되는 불순물 영역 (117)과 N 도체형을 제공하기 위하여 불순물이 도핑되는 불순물 영역(118)이 용이하게 활성화된다.
제4f도에 도시된 바와 같이, 6,000 Å의 두께를 갖는 산화 실리콘막(120)이 플라즈마 CVD 법에 의하여 경계층 절연 재료로 형성된다. 더우기, 500Å의 두께를 갖는 산화 인듐 주석(ITO, indium tin oxide)막이 스퍼터링법에 의하여 형성되고, 픽셀 전극(121)이 ITO 막의 패터닝에 의하여 형성된다. 접촉 홀(개구 위치는 제5c도에 도시됨)이 경계층 절연 재료(12c)에 형성되고 TFT 의 와이어링/전극(122 내지 126)이 질화 티타늄 및 알루미늄의 다층막과 같은 금속재료에 의하여 형성된다. 마지막으로 어니일링이 1 atm 의 수소 분위기 하에서 350℃에서 30 분동안 수행되어 TFT 회로가 완성된다.
제5b도로부터 명백한 바와 같이, 활성층(110)에서의 소오스/드레인 방향은 결정화 방향과 평행하고, 또한 활성층(111)에서의 소오스/드레인 방향은 결정화 방향과 수직이다. 그 결과 활성층(110)에 형성된 TFT는 큰 온-전류를 갖는 반면, 활성층(111)에 형성된 TFT 는 적은 오프-전류를 갖는다. 이 실시예에서, 상이한 특성을 갖는 두 형태의 TFT 가 비교적 인접한 위치에 형성될지라도, 활성 매트릭스 회로로서 서로 각각 매우 떨어진 위치에 그러한 TFT 를 형성하는 것이 가능하다.
[실시예 2]
제6a도 내지 제6f도는 본 발명에 따른 다른 제조 단계를 도시하는 도면(단면도)이다. 2,000Å의 두께를 갖는 산화 실리콘의 기부막(202)이 원재료로서 테트라에톡실란(TEOS)과 산소를 사용하는 플라즈마 CVD 법에 의하여 기판(201, 코닝 7059)에 형성된다. 기판막(202)의 형성후에 어니일링이 620 내지 660℃에서 1 내지 4 시간동안 수행된다. 그후, 기판은 0.1 내지 1.0°C/min, 양호하게는 0.1 내지 0.3°C/min로 서냉되고 온도가 450 내지 590℃에 도달했을때 기판이 챔버로부터 꺼내진다.
300 내지 800Å 두께를 갖는 비결정 실리콘막(203)이 플라즈마 CVD 법에 의하여 형성된다. 20 내지 50Å 의 두께를 갖는 니켈막(205)이 1,000 내지 3,000Å, 예를 들면 2,000Å의 두께를 갖는 산화 실리콘의 마스크를 사용하여 스퍼터링법에 의하여 형성된다. 니켈막은 연속막이 아닐 수도 있다(제6a도).
그후, 실리콘막을 결정화시키기 위하여 질소 분위기에서 500 내지 620℃, 예를 들면 600℃에서 4 시간동안 열 어니일링이 수행된다. 결정 성장은 개시 위치로서 니켈막과 실리콘막이 접촉하는 영역으로부터 기판에 평행한 방향으로 진행된다. 제6b도에서는, 영역(206, 207)은 이 단계에 의하여 결정화된 영역이고, 영역(208, 209)은 비결정 실리콘 영역이다.
다음에, 실리콘막(203)이 선형 활성층 영역(210; 보충형 회로 영역, 211; 픽셀 트랜지스터 영역)을 형성하기 위하여 패터닝된다. 활성층 영역의 에칭이 수직 방향으로 이방성을 갖는 RIE 법으로 수행된다.
이어서, 금속 열 어니일링(RTA) 처리가 활성층의 결정성을 더욱 증가시키기 위하여 수행된다. 특히, 이 실시예에서 0.6 내지 4.0㎛, 0.8 내지 1.4㎛에서 피크를 갖는 적외선이 30 내지 180 초 동안 방사된다. 0.1 내지 10% 의 HCI 상기 분위기에 첨가될 수 있다.
할로겐 램프가 적외선의 광원으로서 사용될 수 있다. 적외선의 강도는 모니터로서 사용된 단결정 실리콘 웨이퍼의 온도가 900 내지 1,200℃가 되도록 조정된다. 특히, 실리콘 웨이퍼에 내장된 열전대의 온도가 모니터되고, 모니터된 온도가 적외선의 광원을 제어하는 유니트에 피드 백된다. 이 실시예에서, 온도는 50 내지 200°C/sec의 속도로 일정하게 증가하고 자연 냉각상태에서 20 내지 100°C/sec의 속도로 감소한다. 적외선 방사는 기판이 상온에 유지되는 상태에서 수행될 수 있다. 효과를 더욱 증가시키기 위하여, 기판을 미리 200 내지 450℃, 예를 들면, 400℃로 가열하는 것이 유리하다.
실리콘막이 상기 적외선 방사에 의하여 선택적으로 가열되기 때문에, 유리판의 가열이 최소화될 수 있다. 또한, 실리콘막에서의 결함과 댕글링 결합을 감소시키는데에도 효율적이다.
기판은 건조한 산소 분위기에서 550 내지 600℃, 일반적으로는 600℃에서 1 시간동안 어니일링된다. 기판에 영향을 미치지 않도록 어니일링 온도를 선택하는 것이 필요하다. 그 결과, 20 내지 200Å, 적합하게는 40 내지 100Å의 두께를 갖는 열산화막(212)이 활성층의 표면에 형성된다. 파이로제닉(pyrogenic) 산화법 등에 의하여 산소 분위기에서 수분에 포함된 상태에서 산화가 550 내지 650℃에서 수행된다면, 500 내지 800Å의 두께를 갖는 산화 실리콘막을 얻을수 있다(제6c도).
1,000Å의 두께를 갖는 산화 실리콘막(213)은 TEOS 와 산소를 사용하는 플라즈마법에 의하여 게이트 절연막으로서 형성된다. 상기 막 형성에서의 기판 온도는 200 내지 400℃, 예를 들면 350℃이다. 트리클로로에틸렌(TCE)이 TEOS 당 1 내지 50%, 일반적으로는 20% 의 양으로 첨가된다. 염소가 TCE 에 의해 게이트 절연막에 첨가되고 활성층에 함유된(나트륨과 같은) 이동성 이온이 제거되어 특성이 개선된다. 상기 단계 후에, 열 어니일링이 질소 또는 산화 디니트로젠에서 550 내지 650℃의 온도로 수행된다(제6d도).
3,000 내지 8,000Å, 예를 들면 6,000Å의 두께를 갖는 알루미늄막(0.1 내지 2% 의 스칸듐 함유)이 스퍼터링법에 의하여 형성된다. 상기 알루미늄막은 게이트 전극(214 내지 216)을 형성하도록 패터닝된다. 전해질에서 게이트 전극을 통하여 전류를 통과시킴으로써 양극화가 이루어지고 1,000 내지 3,000Å, 본 실시예에서는 2,000Å의 두께를 갖는 산화 알루미늄막이 게이트 전극의 상부 및 측면에 형성된다. 상기 양극화는 1 내지 5% 의 주석산을 함유하는 에틸렌 글리콜 용액에서 수행된다. 산화 알루미늄막이 다음의 이온 도핑 단계에서 옵-셋 게이트 영역으로서 사용되므로, 옵-셋 영역의 길이는 양극화 단계에 의하여 결정될 수 있다.
자체 배열에서 P 또는 N 도체형을 제공하기 위한 불순물이 마스크로서 게이트 전극부(즉, 게이트 전극과 주변 산화층)를 사용하여 이온 도핑법(플라즈마 도핑법)에 의하여 활성층 영역(소오스/드레인 채널 영역)에 첨가된다. 포스핀 (DH3)과 디보란(B2H6)이 도핑 가스로서 사용된다. 포스핀이 사용되는 경우 가속 전압은 60 내지 90KV, 예를 들면 80KV 이고, 디보란이 사용되는 경우 40 내지 80 KV, 예를 들면 65KV 이다. 조사량은 1x1015내지 8x1015㎝-2, 예를 들면 인이 5x1015㎝-2, 그리고 붕소가 2x1015㎝-2이다. 도핑시, 한 영역을 포토레지스트로 카바함으로써 각각의 원소가 다른 영역에 선택적으로 도핑된다. 그 결과 N 형 불순물 영역 (218, 219)과 P 형 불순물 영역(217)이 형성되고 P 채널형 TFT (PTFT) 영역과 N 채널형 TFT (NTFT) 영역이 형성될 수 있다.
첨가된 불순물 이온을 활성화 시키기 위하여 레이저광 방사에 의한 어니일링이 수행된다. KrF 엑시머(excimer) 레이저 (파장 248 nm, 펄스폭 20 nsec)가 레이저광으로서 사용되나 다른 레이저도 사용될 수 있다. 레이저광의 방사 조건은, 에너지 밀도가 200 내지 400 mJ/㎠, 예를 들면 250mJ/㎠이고 한 부위에 대한 쇼트수가 2 내지 10 쇼트, 예를 들면 2 쇼트이다. 레이저광 방사에서는 기판을 약 200 내지 450℃의 온도로 가열하는 것이 유리하다. 이 레이저 어니일링 단계에서, 니켈이 이미 결정화된 영역에서 분단되므로 레이저광 방사에 의하여 재결정화가 용이하게 이루어진다. 따라서, 불순물 영역(217 내지 219)이 용이하게 활성화된다. 불순물 활성화도 레이저 어니일링 단계 대신에 RTA 법에 의하여 수행될 수도 있다(제6e도).
6,000Å의 두께를 갖는 산화 실리콘막이 플라즈마 CVD 법에 의하여 경계층 절연 재료로서 형성된다. 또한, 500Å의 두께를 갖는 ITO 막이 스퍼터링법에 의하여 형성되고 패터닝에 픽셀 전극(226)을 이루도록 수행된다. 더욱이, 접촉 홀이 경계층 절연 재료(200)에 형성되고 TFT 의 와이어링/전극 (221 내지 225)이 질화티타늄 및 알루미늄의 다층막과 같은 금속 재료에 의하여 형성된다. 마지막으로, 어니일링이 TFT 회로를 완성시키기 위하여 1 atm 의 수소 분위기에서 350℃로 30 분동안 수행된다(제6f도).
[실시예 3]
제7a도 내지 제7f도는 본 실시예에 따른 다른 제조 단계를 도시하는 도면(단면도)이다. 제7a도에 도시된 바와 같이, 2,000Å의 두께를 갖는 산화 실리콘의 기부막(302)이 원료로서 테트라오소리실란(TEOS, tetraothorysilane)과 산소를 사용하는 플라즈마 CVD 법에 의하여 기판(301, 코닝 7059)에 형성된다. 기부막(302)의 형성후에, 기판이 620 내지 660℃로 1 내지 4 시간동안 어니일링된다. 기판이 0.1 내지 1.0°C/min, 양호하게는 0.1 내지 0.3°C/min의 속도로 서냉되고, 온도가 450 내지 590℃에 도달했을때 기판이 챔버로부터 꺼내진다.
300 내지 1,200Å, 예를 들면 1,000Å의 두께를 갖는 비결정 실리콘막(303)이 플라즈마 CVD 법에 의하여 형성된다. 20 내지 50Å의 두께를 갖는 니켈막(305)이 1,000 내지 3,000Å, 예를 들면 2,000Å의 두께를 갖는 산화 실리콘의 마스크(304)를 사용하여 스퍼터링법에 의하여 형성된다. 니켈막은 연속막이 아닐 수도 있다.
실리콘막(303)을 결정화시키기 위하여 열 어니일링이 500 내지 620℃, 예를 들면 600℃로 4 시간동안 질소 분위기에서 수행된다. 결정 성장은 개시 위치로서 니켈과 실리콘막이 접촉하는 영역으로부터 기판에 평행한 방향으로 진행한다. 제7b도에서, 영역(306, 307)은 상기 단계에 의하여 결정화 되고, 영역(308, 309)은 비결정 실리콘 영역이다.
실리콘막(303)은 성형 활성층 영역(310; 보충형 회로 영역, 311; 픽셀 트랜지스터 영역)을 형성하기 위하여 패터닝된다(제7c도), 활성층의 에칭이 수직 방향에서 이방성을 갖는 RIE 법에 의해 수행된다.
기판은 10%의 증기를 함유하는 산소 분위기에서 550 내지 650℃, 일반적으로는 600℃에서 3 내지 5 시간동안 1 atm 하에 놓이게 되어 활성층의 표면이 200 내지 800Å, 일반적으로는 500Å의 두께로 산화되고, 따라서 산화 실리콘층(312, 313)이 형성된다. 파이로제닉 산화법(수소; 산소 = 1.8 내지 1.0 : 1 체적비)이 상기 산화 실리콘층 형성에 효과가 있다. 형성된 산화 실리콘층(312, 313)은 400 내지 1,600Å, 본 실시예에서는 1,000Å의 두께를 갖는다. 산화 실리콘층의 형성 후에, 1 atm 의 산화 질소 분위기에서 1시간 동안 600℃로 어니일링이 수행되어 산화 실리콘층에서 수소를 제거한다.
3,000 내지 8,000Å, 예를 들면 6,000Å의 두께를 갖는 알루미늄막(0.1 내지 2% 의 스칸듐함유)이 스퍼터링법에 의하여 형성된다. 알루미늄막은 게이트 전극(314 내지 316)을 형성하도록 패터닝된다(제7d도). 더욱이, 게이트 전극의 상부 및 측면에 1,000 내지 3,000Å, 본 실시예에서는 2,000Å의 두께를 갖는 산화 알루미늄막을 형성하도록 실시예 2 에서와 같은 방법으로 전류를 게이트 전극을 통하여 전해질에 통과시킴으로써 양극화가 수행된다.
자체 배열에서 P 또는 N 도체형을 제공하기 위한 불순물은 마스크로서 게이트 전극부(게이트 전극과 그것의 주변 산화층)를 사용하는 이온 도핑법(플라즈마 도핑법)에 의하여 활성층 영역(소오스/드레인 채널 영역)에 첨가된다. 포스핀(PH3)과 디보란(B2H6)은 도핑 가스로서 사용된다. 포스핀이 사용되는 경우 가속 전압은 60 내지 90KV, 예를 들면 80KV 이고 디보란이 사용되는 경우 가속 전압은 40 내지 80KV, 예를 들면 60KV 이다. 조사량은 1x1015내지 8x1015㎝-2, 예를 들면 인이 5x1015㎝-2이고 붕소가 2x1015㎝-2이다. 도핑시, 한 영역을 포토레지스트로 커버함으로써, 각각의 원소가 다른 영역에 선택적으로 도핑될 수 있다. 그 결과, N 형 불순물 영역(318, 319)과 P 형 불순물 영역(317)이 형성되어 P 채널형 TFT(PTFT)의 영역과 N 채널형 TFT(NTFT) 의 영역이 형성될 수 있다.
첨가된 불순물을 활성화시키기 위하여 레이저광 방사에 의한 어니일링이 수행된다. KrF 엑시머 레이저(파장 : 248 nm, 펄스 기간 : 20 nsec)가 사용된다. 다른 레이저도 사용될 수 있다. 레이저광의 방사 조건은, 에너지 밀도가 200 내지 400 mJ/㎠, 예를 들면 250 mJ/㎠이고, 부분당 쇼트수가 2 내지 10 쇼트, 예를 들면 2 쇼트이다. 이 레이저광의 방사에서 기판을 약 250 내지 450℃의 온도로 가열하는 것이 유리하다. 상기 레이저 어니일링 단계에서, 니켈이 이미 결정화된 영역에서 확산되므로, 상기 레이저광 방사에 의하여 재결정이 용이하게 진행된다. 따라서, 불순물 영역(317 내지 319)이 용이하게 결정화된다.
산화 실리콘 코팅막(320)이 플라즈마 CVD 법에 의하여 형성된다. 막이 게이트 전극의 측면에 대하여 우수한 커버링 특성을 갖는 것은 중요하다. 막(320)은 0.5 내지 1㎛, 예를 들면 0.7㎛ 의 두께를 갖는다.
상기 절연 코팅막(320)은 건조 에칭과 같은 수단에 의한 이방성 에칭(단지 수직 방향에만 하는 선택적인 에칭)이 행하여진다. 그 결과, 소오스/드레인 영역의 표면이 노출되고 거의 삼각형의 절연 재료(321, 322, 333)가 각각의 (주변 양극화 층을 포함하는) 게이트 전극의 측면에 잔류한다(제7e도).
절연 재료의 크기, 특히 폭은 이미 형성된 산화 실리콘 코팅의 두께, 에칭 조건 및 게이트 전극(주변의 양극화층을 포함하는)의 높이에 의하여 결정된다. 얻어지는 절연 재료의 형상은 삼각형에 한정되지 않으며, 단계 범위 또는 산화 실리콘막(320)의 두께에 따라 변화한다. 막(320)이 적은 두께를 갖는 경우에는, 절연 재료가 정방형이다.
5 내지 50 nm 의 두께를 갖는 티타늄막(324)은 스퍼터링법에 의하여 형성된다. 몰리브데늄, 텅스텐, 플라티늄, 팔라듐등이 또한 사용될 수 있다.
티타늄막(324)의 형성후에, 소오스/드레인 영역에서 티타늄막과 실리콘을 반응시키기 위하여 200 내지 650℃, 양호하게는 400 내지 500℃에서 어니일링되어 규화층(325 내지 327)이 형성된다.
반응하지 않은 티타늄막(주로 산화 실리콘 또는 양극층에 적층된 막)은 에칭된다. 또한, 6,000Å의 두께를 갖는 산화 실리콘층이 CVD 법에 의하여 경계층 절연 재료 (328)로서 형성된다. 더욱이, 500 내지 1,000Å의 두께를 갖는 ITO 막이 스퍼터링법에 의하여 적충되고, 픽셀 전극 (329)을 형성하도록 패터닝된다. 제7f도에 도시된 바와 같이, 접촉 홀이 TFT 의 소오스/드레인 영역에 형성되고 질화 티타늄과 알루미늄의 다층막이 적충된다. 패터닝이 와이어링/전극(330 내지 334)을 형성하기 위하여 수행된다. 질화 티타늄과 알루미늄은 각각 800Å과 5,000Å의 두께를 갖는다. 마지막으로, TFT 회로를 완성하기 위하여 1 atm 의 수소 분위기에서 30 분동안 350℃로 어니일링이 수행된다.
예를 들면 전술한 실시예에 설명된 방법들이 활성 매트릭스형 액정 표시 장치에 사용되면, 주변 회로부의 TFT는 결정이 캐리어 유동(캐리어 이동 방향)과 평행한 방향으로 성장되는 결정성 실리콘막으로 구성되고, 픽셀부의 TFT는 캐리어-유동(캐리어 이동 방향)과 수직인 방향으로 구성된 결정성 실리콘막에 의하여 구성된다. 그 결과, 고속 작용을 하는 TFT 는 주변 회로부에서 얻어지고, 전하 보유에 필요한 적은 오프-전류 값을 갖는 TFT 는 픽셀부에서 얻어진다. 따라서, 동일한 기판에서 상이한 특성을 갖는 TFT 를 형성하는데 필요한 반도체 회로에서, 각 요건을 만족하는 특성을 갖는 TFT 는 TFT 의 배열 방향을 단순히 변경시킴으로써 동시에 형성된다. 따라서 대체로 회로의 특성을 개선하는 것이 가능하다.

Claims (34)

  1. 기판과 기판상에 형성된 다수의 박막 트랜지스터를 포함하는 반도체 장치에 있어서, 박막 트랜지스터 각각은 기판과 평행한 결정 성장 방향으로 성장된 결정성 실리콘 영역 결정과 상기 실리콘 영역을 덮는 산화 실리콘층을 가지며, 박막 트랜지스터중의 적어도 하나는 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제1각도를 가지며, 박막 트랜지스터중의 적어도 다른 하나는 제1각도와는 다른 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 2 각도를 갖는 것을 특징으로 하는 반도체 장치.
  2. 기판과 기판상에 형성된 다수의 박막 트랜지스터를 포함하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치에 있어서, 박막 트랜지스터 각각은 기판과 평행한 결정 성장 방향으로 성장된 실리콘 영역 결정과 결정성 실리콘 영역을 덮는 산화 실리콘층을 가지며, 박막 트랜지스터중의 적어도 하나가 주변 회로부에 구비되고 박막 트랜지스터중의 적어도 다른 하나는 픽셀부에 구비되며, 주변 회로부에 구비된 박막 트랜지스터는 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 1 각도를 가지며, 픽셀부에 구비된 박막 트랜지스터는 제1각도와는 다른 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제2각도를 갖는 것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치.
  3. 제 1 항에 있어서, 상기 제 1 각도는 0° 이고, 제 2 각도는 90°인 것을 특징으로 하는 반도체 장치.
  4. 제 2 항에 있어서, 상기 제 1 각도는 0°이고, 제 2 각도는 90°인 것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치.
  5. 기판에 비결정을 갖는 실리콘막을 형성시키는 단계와, 원소를 실리콘막 영역에 첨가시키기 위하여 실리콘막 전후에 결정화를 촉진 시키는 원소를 구비하는 단계와, 기판과 평행한 결정 성장 방향으로 일정 영역으로부터 성장한 결정인 실리콘막을 결정화시키는 단계와, 실리콘막에 산화 실리콘층을 형성하도록 실리콘막을 산화시키는 단계와, 실리콘막을 사용하는 다수의 박막 트랜지스터를 형성시키는 단계를 포함하는 반도체 장치 제조 방법에 있어서, 박막 트랜지스터중의 적어도 하나는 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 1 각도를 가지며 박막 트랜지스터중의 적어도 다른 하나는 제 1 각도와는 다른 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 2 각도를 갖는 것을 특징으로 하는 반도체 장치 제조 방법.
  6. 기판에 비결정을 갖는 실리콘막을 형성시키는 단계와, 원소를 실리콘막 영역에 첨가시키기 위하여 실리콘막 형성 전후에 결정화를 촉진시키는 원소를 구비하는 단계와, 기판과 평행한 결정 성장 방향으로 일정 영역으로부터 성장한 결정인 실리콘막을 결정화시키는 단계와, 실리콘막에 산화 실리콘층을 형성하도록 실리콘막을 산화시키는 단계와, 실리콘막을 사용하는 다수의 박막 트랜지스터를 형성시키는 단계를 포함하는 주변 회로와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치 제조 방법에 있어서, 박막 트랜지스터중의 적어도 하나가 주변 회로부로서 구비되어 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 1 각도를 가지며 박막 트랜지스터중의 적어도 다른 하나는 픽셀부로서 구비되어 제 1 각도와는 다른 캐리어 이동방향과 결정 성장 방향 사이에 형성된 제 2 각도를 갖는 것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치 제조 방법.
  7. 제 5 항에 있어서, 상기 제 1 각도는 0°이고, 제 2 각도는 90°인 것을 특징으로 하는 반도체 장치 제조 방법.
  8. 제 6 항에 있어서, 상기 제 1 각도는 0°이고, 제 2 각도는 90°인 것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치 제조 방법.
  9. 제 5 항에 있어서, 상기 원소는 니켈, 구리, 팔라듐 및 백금중의 하나를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  10. 제 6 항에 있어서, 상기 원소는 니켈, 구리, 팔라듐 및 백금중의 하나를 포함하는 것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체장치 제조 방법.
  11. 제 5 항에 있어서, 결정화된 실리콘막을 소정 기간 가열시키는 단계를 부가로 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  12. 제 6 항에 있어서, 결정화된 실리콘막을 소정 기간 가열시키는 단계를 부가로 포함하는 것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치 제조 방법.
  13. 제 11 항에 있어서, 상기 가열 단계는 급속 열 어니일링 방법에 의하여 수행되는 것을 특징으로 하는 반도체 장치 제조 방법.
  14. 제 12 항에 있어서, 상기 가열 단계는 급속 열 어니일링 방법에 의하여 수행되는 것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치 제조 방법.
  15. 제 13 항에 있어서, 상기 급속 열 어니일링 방법에 사용된 광은 0.6 내지 4㎛의 파장을 갖는 적외광을 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
  16. 제 14 항에 있어서, 상기 급속 열 어니일링 방법에 사용된 광은 0.6 내지 4㎛의 파장을 갖는 적외광을 포함하는 것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치 제조 방법.
  17. 제 1 항에 있어서, 상기 박막 트랜지스터 각각은 산화 실리콘층에 형성된 게이트 전극을 부가로 포함하는 것을 특징으로 하는 반도체 장치.
  18. 제 17 항에 있어서, 상기 결정성 실리콘 영역은 활성층으로 사용되고, 산화 실리콘층은 게이트 절연층으로 사용되는 것을 특징으로 하는 반도체 장치.
  19. 제 2 항에 있어서, 상기 박막 트랜지스터 각각은 산화 실리콘층에 형성된 게이트 전극을 부가로 포함하는 것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치.
  20. 제 19 항에 있어서, 상기 결정성 실리콘 영역은 활성층으로 사용되고, 산화 실리콘층은 게이트 절연층으로 사용되는 것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치.
  21. 기판과 기판에 형성된 다수의 박막 트랜지스터를 포함하는 반도체 장치에 있어서, 박막 트랜지스터 각각은 성장 방향으로 성장한 결정성 실리콘 영역 결정과 결정성 실리콘 영역을 덮는 산화 실리콘층을 가지며, 박막 트랜지스터중의 적어도 하나는 캐리어 이동 방향과 동일한 결정 성장 방향을 갖는 결정성 실리콘 영역을 가지며, 박막 트랜지스터중의 다른 하나는 캐리어 이동 방향과는 다른 결정성 실리콘 영역을 갖는 것을 특징으로 하는 반도체 장치.
  22. 기판에 비결정을 갖는 실리콘막을 형성시키는 단계와, 원소를 실리콘막에 첨가시키기 위하여 실리콘막 형성 전후에 결정화를 촉진 시키는 원소를 구비하는 단계와, 기판과 평행한 결정 성장 방향으로 일정한 영역으로부터 성장한 결정인 실리콘막을 결정화시키는 단계와, 실리콘막에 산화 실리콘막을 형성하도록 실리콘막을 산화시키는 단계와, 실리콘막을 사용하는 다수의 박막 트랜지스터를 형성시키는 단계를 포함하는 반도체 장치 제조 방법에 있어서, 박막 트랜지스터중의 적어도 하나가 캐리어 이동 방향과 동일한 결정 성장 방향으로 성장한 실리콘막 결정을 가지며, 박막 트랜지스터중의 적어도 다른 하나는 캐리어 이동 방향과는 다른 결정 성장 방향으로 성장한 실리콘막 결정을 갖는 것을 특징으로 하는 반도체 장치 제조 방법.
  23. 기판과 기판에 형성된 다수의 박막 트랜지스터를 포함하는 반도체 장치에 있어서, 박막 트랜지스터 각각은 기판과 결정 성장 방향으로 성장된 결정성 실리콘 영역 결정과 결정성 실리콘 영역을 덮는 산화 실리콘층을 가지며, 박막 트랜지스터중의 적어도 하나는 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 1 각도를 가지며, 박막 트랜지스터중의 적어도 다른 하나는 제 1 각도와는 다른 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 2 각도를 가지며, 결정성 실리콘 영역은 결정화를 촉진시키는 원소를 포함하는 것을 특징으로 하는 반도체 장치.
  24. 기판과 기판에 형성된 다수의 박막 트랜지스터를 포함하는 반도체 장치에 있어서, 박막 트랜지스터 각각은 기판과 평행한 결정 성장 방향으로 성장된 결정성 실리콘 영역 결정과 결정성 실리콘 영역을 덮는 산화 실리콘층을 가지며, 박막 트랜지스터중의 적어도 하나는 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 1 각도를 가지며, 박막 트랜지스터중의 적어도 다른 하나는 제 1 각도와는 다른 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 2 각도를 가지며, 결정성 실리콘 영역은 결정화를 촉진시키는 원소를 포함하고, 결정성 실리콘 영역에 포함된 원소의 농도는 1x1017내지 1x1020atoms/㎤ 인 것을 특징으로 하는 반도체 장치.
  25. 기판과 기판에 형성된 다수의 박막 트랜지스터를 포함하는 반도체 장치에 있어서, 박막 트랜지스터 각각은 기판에 평행한 결정 성장 방향으로 성장된 결정성 실리콘 영역 결정과 결정성 실리콘 영역을 덮는 산화 실리콘층을 가지며, 박막 트랜지스터중의 적어도 하나는 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 1 각도를 가지며, 박막 트랜지스터중의 적어도 다른 하나는 제 1 각도와는 다른 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 2 각도를 가지며 결정성 실리콘 영역은 니켈을 포함하는 것을 특징으로 하는 반도체 장치.
  26. 제 23 항에 있어서, 상기 제 1 각도는 0°이고, 제 2 각도는 90°인 것을 특징으로 하는 반도체 장치.
  27. 제 24 항에 있어서, 상기 제 1 각도는 0°이고, 제 2 각도는 90°인 것을 특징으로 하는 반도체 장치.
  28. 제 25 항에 있어서, 상기 제 1 각도는 0°이고, 제 2 각도는 90°인 것을 특징으로 하는 반도체 장치.
  29. 기판에 비결정을 갖는 실리콘막을 형성시키는 단계와, 원소를 실리콘막에 첨가시키기 위하여 실리콘막 형성 전후에 결정화를 촉진 시키는 원소를 구비하는 단계와, 기판과 평행한 결정 성장 방향으로 일정한 영역으로부터 성장한 결정인 실리콘막을 결정화시키는 단계와, 실리콘막에 산화 실리콘막을 형성하도록 실리콘막을 산화시키는 단계와, 실리콘막을 사용하는 다수의 박막 트랜지스터를 형성시키는 단계를 포함하는 반도체 장치 제조 방법에 있어서, 박막 트랜지스터중의 적어도 하나는 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 1 각도를 가지며, 박막 트랜지스터중의 적어도 다른 하나는 제 1 각도와는 다른 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 2 각도를 가지며, 결정 성장 영역을 원소를 포함하고 결정 성장 영역에 포함된 원소의 농도는 1x1017내지 1x1020atoms/㎤ 인 것을 특징으로 하는 반도체 장치 제조 방법.
  30. 제 29 항에 있어서, 상기 제 1 각도는 0°이고, 제 2 각도는 90°인 것을 특징으로 하는 반도체 장치 제조 방법.
  31. 기판에 비결정을 갖는 실리콘막을 형성시키는 단계와, 원소를 실리콘막에 첨가시키기 위하여 실리콘막 형성 전후에 결정화를 촉진 시키는 원소를 구비하는 단계와, 기판과 평행한 결정 성장 방향으로 일정한 영역으로부터 성장한 결정인 실리콘막을 결정화시키는 단계와, 실리콘막에 산화 실리콘막을 형성하도록 실리콘막을 산화시키는 단계와, 실리콘막을 사용하는 다수의 박막 트랜지스터를 형성시키는 단계를 포함하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치 제조 방법에 있어서, 박막 트랜지스터중의 적어도 하나는 캐리어 이동 방향과 동일한 결정 성장 방향으로 성장한 실리콘막 결정을 가지며, 박막 트랜지스터중의 적어도 다른 하나는 캐리어 이동 방향과는 다른 결정 성장 방향으로 성장한 실리콘막 결정을 갖는것을 특징으로 하는 주변 회로부와 픽셀부를 갖는 활성 매트릭스형 액정 표시용 반도체 장치 제조 방법.
  32. 기판에 비결정을 갖는 실리콘막을 형성시키는 단계와, 니켈을 실리콘막에 첨가시키기 위하여 실리콘막 형성 전후에 니켈을 구비하는 단계와, 결정 성장 영역을 얻기 위하여 기판과 평행한 결정 성장 방향으로 일정한 영역으로부터 성장한 결정인 실리콘막을 결정화시키는 단계와, 실리콘막에 산화 실리콘층을 형성하도록 실리콘막을 산화시키는 단계와, 실리콘막을 사용하여 다수의 박막 트랜지스터를 형성시키는 단계를 포함하는 반도체 장치 제조 방법에 있어서, 박막 트랜지스터중의 적어도 하나는 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 1 각도를 가지며, 박막 트랜지스터중의 적어도 다른 하나는 제 1 각도와는 다른 캐리어 이동 방향과 결정 성장 방향 사이에 형성된 제 2 각도를 갖는 것을 특징으로 하는 반도체 장치 제조 방법.
  33. 제 32 항에 있어서, 상기 결정 성장 영역은 니켈을 포함하며, 결정 성장 영역에 포함된 니켈 농도는 1x1017내지 1x1020atoms/㎤ 인 것을 특징으로 하는 반도체 장치 제조 방법.
  34. 제 25 항에 있어서, 상기 결정성 실리콘 영역에 포함된 니켈 농도는 1x1017내지 1x1020atoms/㎤ 인 것을 특징으로 하는 반도체 장치
KR1019940021741A 1993-08-27 1994-08-27 반도체 장치 및 그 제조 방법 KR0184615B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP5235461A JP2814049B2 (ja) 1993-08-27 1993-08-27 半導体装置およびその作製方法
JP93-235461 1993-08-27

Publications (2)

Publication Number Publication Date
KR950007158A KR950007158A (ko) 1995-03-21
KR0184615B1 true KR0184615B1 (ko) 1999-03-20

Family

ID=16986443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940021741A KR0184615B1 (ko) 1993-08-27 1994-08-27 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (8) US5534716A (ko)
JP (1) JP2814049B2 (ko)
KR (1) KR0184615B1 (ko)
CN (1) CN1039464C (ko)
TW (2) TW371512U (ko)

Families Citing this family (195)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100465742C (zh) 1992-08-27 2009-03-04 株式会社半导体能源研究所 有源矩阵显示器
US6323071B1 (en) * 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5403762A (en) * 1993-06-30 1995-04-04 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a TFT
JP3562588B2 (ja) 1993-02-15 2004-09-08 株式会社半導体エネルギー研究所 半導体装置の製造方法
US6997985B1 (en) 1993-02-15 2006-02-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor, semiconductor device, and method for fabricating the same
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
TW241377B (ko) 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
JP3535205B2 (ja) 1993-03-22 2004-06-07 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US6090646A (en) 1993-05-26 2000-07-18 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5818076A (en) 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR100186886B1 (ko) * 1993-05-26 1999-04-15 야마자끼 승페이 반도체장치 제작방법
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) * 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US5869362A (en) * 1993-12-02 1999-02-09 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
CN1328761C (zh) 1993-12-02 2007-07-25 株式会社半导体能源研究所 半导体器件的制造方法
US6798023B1 (en) * 1993-12-02 2004-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising first insulating film, second insulating film comprising organic resin on the first insulating film, and pixel electrode over the second insulating film
TW272319B (ko) * 1993-12-20 1996-03-11 Sharp Kk
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3221473B2 (ja) 1994-02-03 2001-10-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
JP3504336B2 (ja) * 1994-06-15 2004-03-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW273639B (en) * 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JPH0878693A (ja) * 1994-08-31 1996-03-22 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3442500B2 (ja) 1994-08-31 2003-09-02 株式会社半導体エネルギー研究所 半導体回路の作製方法
US6706572B1 (en) 1994-08-31 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor using a high pressure oxidation step
TW374247B (en) * 1994-09-15 1999-11-11 Semiconductor Energy Lab Co Ltd Method of fabricating semiconductor device
US5818068A (en) * 1994-09-22 1998-10-06 Sharp Kabushiki Kaisha Thin film transistor circuit and an active matrix type display device
US5915174A (en) 1994-09-30 1999-06-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for producing the same
US6300659B1 (en) 1994-09-30 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and fabrication method for same
US5942768A (en) 1994-10-07 1999-08-24 Semionductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
TW297950B (ko) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JP4130237B2 (ja) * 1995-01-28 2008-08-06 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及び半導体装置の作製方法
KR100265179B1 (ko) 1995-03-27 2000-09-15 야마자끼 순페이 반도체장치와 그의 제작방법
JP4056571B2 (ja) 1995-08-02 2008-03-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3295679B2 (ja) * 1995-08-04 2002-06-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5612235A (en) * 1995-11-01 1997-03-18 Industrial Technology Research Institute Method of making thin film transistor with light-absorbing layer
JP3907726B2 (ja) 1995-12-09 2007-04-18 株式会社半導体エネルギー研究所 微結晶シリコン膜の作製方法、半導体装置の作製方法及び光電変換装置の作製方法
JP3124480B2 (ja) 1995-12-12 2001-01-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6204101B1 (en) 1995-12-15 2001-03-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TW319912B (ko) * 1995-12-15 1997-11-11 Handotai Energy Kenkyusho Kk
US5985740A (en) 1996-01-19 1999-11-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device including reduction of a catalyst
JP3645379B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4286644B2 (ja) * 1996-01-19 2009-07-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645378B2 (ja) * 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3645380B2 (ja) 1996-01-19 2005-05-11 株式会社半導体エネルギー研究所 半導体装置の作製方法、情報端末、ヘッドマウントディスプレイ、ナビゲーションシステム、携帯電話、ビデオカメラ、投射型表示装置
JP3729955B2 (ja) 1996-01-19 2005-12-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4286645B2 (ja) * 1996-01-19 2009-07-01 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4421632B2 (ja) * 1996-01-19 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6478263B1 (en) 1997-01-17 2002-11-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and its manufacturing method
US5888858A (en) * 1996-01-20 1999-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6180439B1 (en) 1996-01-26 2001-01-30 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device
US7056381B1 (en) 1996-01-26 2006-06-06 Semiconductor Energy Laboratory Co., Ltd. Fabrication method of semiconductor device
US6465287B1 (en) 1996-01-27 2002-10-15 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating a semiconductor device using a metal catalyst and high temperature crystallization
US6063654A (en) * 1996-02-20 2000-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor involving laser treatment
TW317643B (ko) * 1996-02-23 1997-10-11 Handotai Energy Kenkyusho Kk
TW335503B (en) * 1996-02-23 1998-07-01 Semiconductor Energy Lab Kk Semiconductor thin film and manufacturing method and semiconductor device and its manufacturing method
TW374196B (en) * 1996-02-23 1999-11-11 Semiconductor Energy Lab Co Ltd Semiconductor thin film and method for manufacturing the same and semiconductor device and method for manufacturing the same
JP3472024B2 (ja) 1996-02-26 2003-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6100562A (en) * 1996-03-17 2000-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
CN1169015C (zh) * 1996-05-15 2004-09-29 精工爱普生株式会社 具有涂敷膜的薄膜器件、液晶屏以及薄膜器件的制造方法
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JPH09321310A (ja) 1996-05-31 1997-12-12 Sanyo Electric Co Ltd 半導体装置の製造方法
US6133119A (en) 1996-07-08 2000-10-17 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method manufacturing same
DE69735023T2 (de) * 1996-09-19 2006-08-17 Seiko Epson Corp. Verfahren zur Herstellung einer Matrixanzeigevorrichtung
US20020075422A1 (en) * 1996-09-19 2002-06-20 Seiko Epson Corporation Matrix type display device and manufacturing method thereof
TW451284B (en) 1996-10-15 2001-08-21 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
US6118148A (en) 1996-11-04 2000-09-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US6370179B1 (en) * 1996-11-12 2002-04-09 Board Of Regents, The University Of Texas System Low threshold microcavity light emitter
JP3899566B2 (ja) 1996-11-25 2007-03-28 セイコーエプソン株式会社 有機ｅｌ表示装置の製造方法
JPH10199807A (ja) * 1996-12-27 1998-07-31 Semiconductor Energy Lab Co Ltd 結晶性珪素膜の作製方法
US6140166A (en) * 1996-12-27 2000-10-31 Semicondutor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor and method for manufacturing semiconductor device
US6011275A (en) 1996-12-30 2000-01-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JPH10223532A (ja) * 1997-02-10 1998-08-21 Semiconductor Energy Lab Co Ltd 半導体の作製方法及び半導体装置の作製方法
US6830616B1 (en) * 1997-02-10 2004-12-14 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor and manufacturing method of semiconductor device
JP3976828B2 (ja) 1997-02-17 2007-09-19 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4401448B2 (ja) 1997-02-24 2010-01-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3544280B2 (ja) 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH10282414A (ja) * 1997-04-09 1998-10-23 Canon Inc ズームレンズ
JP3376247B2 (ja) * 1997-05-30 2003-02-10 株式会社半導体エネルギー研究所 薄膜トランジスタ及び薄膜トランジスタを用いた半導体装置
US6541793B2 (en) 1997-05-30 2003-04-01 Semiconductor Energy Laboratory Co., Ltd. Thin-film transistor and semiconductor device using thin-film transistors
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3844561B2 (ja) * 1997-06-10 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6501094B1 (en) 1997-06-11 2002-12-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a bottom gate type thin film transistor
JP3717634B2 (ja) 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP3295346B2 (ja) 1997-07-14 2002-06-24 株式会社半導体エネルギー研究所 結晶性珪素膜の作製方法及びそれを用いた薄膜トランジスタ
US6326226B1 (en) 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
US6534380B1 (en) * 1997-07-18 2003-03-18 Denso Corporation Semiconductor substrate and method of manufacturing the same
JPH1140498A (ja) 1997-07-22 1999-02-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3939399B2 (ja) * 1997-07-22 2007-07-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4318768B2 (ja) * 1997-07-23 2009-08-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4180689B2 (ja) * 1997-07-24 2008-11-12 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH1187720A (ja) * 1997-09-08 1999-03-30 Sanyo Electric Co Ltd 半導体装置及び液晶表示装置
TW408246B (en) * 1997-09-12 2000-10-11 Sanyo Electric Co Semiconductor device and display device having laser-annealed semiconductor element
JPH11121753A (ja) * 1997-10-14 1999-04-30 Hitachi Ltd 半導体装置及びその製造方法
US6284316B1 (en) * 1998-02-25 2001-09-04 Micron Technology, Inc. Chemical vapor deposition of titanium
JP3524759B2 (ja) 1998-03-26 2004-05-10 三洋電機株式会社 表示装置のドライバ回路
US6312979B1 (en) 1998-04-28 2001-11-06 Lg.Philips Lcd Co., Ltd. Method of crystallizing an amorphous silicon layer
KR100499117B1 (ko) * 1998-05-08 2005-07-04 삼성전자주식회사 화합물 반도체 박막의 ｐ형으로의 활성화 방법
KR100292048B1 (ko) * 1998-06-09 2001-07-12 구본준, 론 위라하디락사 박막트랜지스터액정표시장치의제조방법
JP2000223419A (ja) 1998-06-30 2000-08-11 Sony Corp 単結晶シリコン層の形成方法及び半導体装置の製造方法、並びに半導体装置
KR100325066B1 (ko) * 1998-06-30 2002-08-14 주식회사 현대 디스플레이 테크놀로지 박막트랜지스터의제조방법
US6524662B2 (en) 1998-07-10 2003-02-25 Jin Jang Method of crystallizing amorphous silicon layer and crystallizing apparatus thereof
US7153729B1 (en) * 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7294535B1 (en) 1998-07-15 2007-11-13 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7084016B1 (en) * 1998-07-17 2006-08-01 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US7282398B2 (en) * 1998-07-17 2007-10-16 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device and method of fabricating the same
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6558986B1 (en) 1998-09-03 2003-05-06 Lg.Philips Lcd Co., Ltd Method of crystallizing amorphous silicon thin film and method of fabricating polysilicon thin film transistor using the crystallization method
US6784034B1 (en) 1998-10-13 2004-08-31 Lg. Philips Lcd Co., Ltd. Method for fabricating a thin film transistor
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
EP1006589B1 (en) 1998-12-03 2012-04-11 Semiconductor Energy Laboratory Co., Ltd. MOS thin film transistor and method of fabricating same
JP2000174282A (ja) 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
US6469317B1 (en) 1998-12-18 2002-10-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6524895B2 (en) * 1998-12-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US6049106A (en) * 1999-01-14 2000-04-11 Micron Technology, Inc. Large grain single crystal vertical thin film polysilicon MOSFETs
US6891236B1 (en) * 1999-01-14 2005-05-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7022623B2 (en) * 1999-04-22 2006-04-04 Micron Technology, Inc. Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process
KR100317641B1 (ko) 1999-05-21 2001-12-22 구본준, 론 위라하디락사 박막 트랜지스터 및 그 제조방법
US6777254B1 (en) 1999-07-06 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
JP2001196594A (ja) * 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
US6570321B1 (en) * 1999-09-06 2003-05-27 Hitachi, Ltd. Thin-film electron source, process for manufacturing thin-film electron source, and display
JP4497596B2 (ja) 1999-09-30 2010-07-07 三洋電機株式会社 薄膜トランジスタ及び表示装置
KR100303142B1 (ko) 1999-10-29 2001-11-02 구본준, 론 위라하디락사 액정표시패널의 제조방법
US6830993B1 (en) * 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
JP2001297996A (ja) * 2000-04-13 2001-10-26 Nec Corp 回路製造方法および装置、アニール制御方法および装置、情報記憶媒体
US20030039106A1 (en) * 2000-04-14 2003-02-27 Tatsunori Koyanagi Double-sided wiring board and its manufacture method
US7525165B2 (en) * 2000-04-17 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US6602765B2 (en) * 2000-06-12 2003-08-05 Seiko Epson Corporation Fabrication method of thin-film semiconductor device
US6562671B2 (en) * 2000-09-22 2003-05-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and manufacturing method thereof
US7115503B2 (en) 2000-10-10 2006-10-03 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
US7045444B2 (en) 2000-12-19 2006-05-16 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device that includes selectively adding a noble gas element
JP2002202737A (ja) * 2000-12-28 2002-07-19 Nec Corp 発光素子の製造方法、発光素子
US6858480B2 (en) * 2001-01-18 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US7115453B2 (en) * 2001-01-29 2006-10-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2002231627A (ja) * 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
US7141822B2 (en) * 2001-02-09 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5088993B2 (ja) 2001-02-16 2012-12-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4718700B2 (ja) 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6812081B2 (en) * 2001-03-26 2004-11-02 Semiconductor Energy Laboratory Co.,.Ltd. Method of manufacturing semiconductor device
TW541584B (en) * 2001-06-01 2003-07-11 Semiconductor Energy Lab Semiconductor film, semiconductor device and method for manufacturing same
CN1330797C (zh) * 2001-08-27 2007-08-08 纽约市哥伦比亚大学托管会 通过对相对于沟道区域的微结构的自觉偏移提高多晶薄膜晶体管器件之间均匀性的方法
JP2003091245A (ja) * 2001-09-18 2003-03-28 Semiconductor Energy Lab Co Ltd 表示装置
US6727517B2 (en) 2001-09-28 2004-04-27 The Hong Kong University Of Science And Technology Three dimensional integrated circuits
JP2003156447A (ja) * 2001-11-19 2003-05-30 Yamamoto Co Ltd 色彩選別機
JP2003163221A (ja) * 2001-11-28 2003-06-06 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
KR100477103B1 (ko) * 2001-12-19 2005-03-18 삼성에스디아이 주식회사 금속유도화 측면결정화방법을 이용한 멀티플 게이트 박막트랜지스터 및 그의 제조방법
US7413966B2 (en) * 2001-12-29 2008-08-19 Lg Phillips Lcd Co., Ltd Method of fabricating polysilicon thin film transistor with catalyst
US20060049428A1 (en) * 2002-07-05 2006-03-09 Van Der Zaag Pieter J Tft electronic devices and their manufacture
AU2003253951A1 (en) * 2002-07-19 2004-02-09 Aviza Technology, Inc. Low temperature ozone anneal of gate and capacitor dielectrics
CN100459041C (zh) 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
CN1757093A (zh) 2002-08-19 2006-04-05 纽约市哥伦比亚大学托管会 具有多种照射图形的单步半导体处理系统和方法
US20040084305A1 (en) * 2002-10-25 2004-05-06 Semiconductor Energy Laboratory Co., Ltd. Sputtering system and manufacturing method of thin film
KR100487256B1 (ko) * 2002-10-31 2005-05-03 엘지.필립스 엘시디 주식회사 폴리 실리콘 박막 트랜지스터 제조방법
US7374976B2 (en) 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
US7615056B2 (en) * 2003-02-14 2009-11-10 Visiogen, Inc. Method and device for compacting an intraocular lens
WO2004075263A2 (en) * 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
KR100496300B1 (ko) * 2003-04-02 2005-06-17 삼성에스디아이 주식회사 박막 트랜지스터를 구비한 평판표시장치
CN1541038B (zh) * 2003-04-17 2012-07-25 三星移动显示器株式会社 具有改进的白平衡的平板显示器
KR100528913B1 (ko) * 2003-04-29 2005-11-16 삼성에스디아이 주식회사 평판표시소자
KR100514181B1 (ko) * 2003-09-03 2005-09-13 삼성에스디아이 주식회사 시리즈 박막트랜지스터, 그를 이용한 능동 매트릭스유기전계발광소자 및 상기 능동 매트릭스유기전계발광소자의 제조방법
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
TWI366859B (en) 2003-09-16 2012-06-21 Univ Columbia System and method of enhancing the width of polycrystalline grains produced via sequential lateral solidification using a modified mask pattern
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
US7964925B2 (en) * 2006-10-13 2011-06-21 Hewlett-Packard Development Company, L.P. Photodiode module and apparatus including multiple photodiode modules
KR100611225B1 (ko) * 2003-11-22 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조방법
TWI228293B (en) * 2003-12-02 2005-02-21 Univ Nat Taiwan A CMOS utilizing a special layout direction
KR101132266B1 (ko) 2004-03-26 2012-04-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 제조 방법
JP2007538320A (ja) * 2004-05-18 2007-12-27 シルバーブルック リサーチ ピーティワイ リミテッド 製品アイテムを追跡する方法およびコンピュータシステム
KR100623689B1 (ko) * 2004-06-23 2006-09-19 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
KR100611659B1 (ko) * 2004-07-07 2006-08-10 삼성에스디아이 주식회사 박막트랜지스터 및 그의 제조 방법
DE102004048332B4 (de) * 2004-10-05 2008-08-14 Atmel Germany Gmbh Verfahren zur Herstellung einer Halbleiteranordnung, Halbleiteranordnung und Hochfrequenzschaltung
JP4515302B2 (ja) * 2005-03-25 2010-07-28 株式会社半導体エネルギー研究所 半導体装置
KR20070082191A (ko) * 2006-02-15 2007-08-21 삼성전자주식회사 유기 전자발광디스플레이 및 그 제조방법
JP4421564B2 (ja) * 2006-02-16 2010-02-24 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4515397B2 (ja) * 2006-02-16 2010-07-28 株式会社半導体エネルギー研究所 半導体装置
US7569462B2 (en) * 2006-12-13 2009-08-04 Applied Materials, Inc. Directional crystallization of silicon sheets using rapid thermal processing
KR20100036624A (ko) * 2008-09-30 2010-04-08 삼성전자주식회사 박막트랜지스터 기판 및 이를 갖는 유기발광 표시장치
JP5367651B2 (ja) * 2010-06-28 2013-12-11 日立オートモティブシステムズ株式会社 電流制御用半導体素子、およびそれを用いた制御装置
KR20130024769A (ko) 2011-08-30 2013-03-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 축전 장치
CN103412444B (zh) * 2013-07-23 2015-08-26 北京京东方光电科技有限公司 一种阵列基板及其制作方法和显示面板

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4187126A (en) * 1978-07-28 1980-02-05 Conoco, Inc. Growth-orientation of crystals by raster scanning electron beam
US4466179A (en) * 1982-10-19 1984-08-21 Harris Corporation Method for providing polysilicon thin films of improved uniformity
FR2551244B1 (fr) * 1983-08-26 1985-10-11 Thomson Csf Procede de fabrication d'un substrat pour dispositif a commande electrique et ecran de visualisation elabore a partir d'un tel substrat
JPS6184074A (ja) * 1984-10-01 1986-04-28 Semiconductor Energy Lab Co Ltd 半導体装置
DE3587100T2 (de) * 1984-10-09 1993-09-09 Fujitsu Ltd Verfahren zur herstellung einer auf der halbleiter-auf-isolator-technologie basierenden integrierten schaltung.
JPS6450569A (en) 1987-08-21 1989-02-27 Nec Corp Manufacture of polycrystalline silicon thin film transistor
US4904611A (en) * 1987-09-18 1990-02-27 Xerox Corporation Formation of large grain polycrystalline films
JPS6450569U (ko) 1987-09-25 1989-03-29
JPH01162376A (ja) * 1987-12-18 1989-06-26 Fujitsu Ltd 半導体装置の製造方法
JP2653099B2 (ja) * 1988-05-17 1997-09-10 セイコーエプソン株式会社 アクティブマトリクスパネル，投写型表示装置及びビューファインダー
JPH02140915A (ja) * 1988-11-22 1990-05-30 Seiko Epson Corp 半導体装置の製造方法
US5187604A (en) 1989-01-18 1993-02-16 Hitachi, Ltd. Multi-layer external terminals of liquid crystal displays with thin-film transistors
JPH0388321A (ja) * 1989-08-31 1991-04-12 Tonen Corp 多結晶シリコン薄膜
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
JPH0492413A (ja) 1990-08-08 1992-03-25 Canon Inc 結晶薄膜の成長方法
JPH04253342A (ja) 1991-01-29 1992-09-09 Oki Electric Ind Co Ltd 薄膜トランジスタアレイ基板
JP2650543B2 (ja) * 1991-11-25 1997-09-03 カシオ計算機株式会社 マトリクス回路駆動装置
IL100625A (en) * 1992-01-10 1995-03-30 Electric Fuel Ltd Zinc / air battery for mechanical and electric charging
TW226478B (en) 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5604360A (en) 1992-12-04 1997-02-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including a plurality of thin film transistors at least some of which have a crystalline silicon film crystal-grown substantially in parallel to the surface of a substrate for the transistor
US6323071B1 (en) 1992-12-04 2001-11-27 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device
JP3587537B2 (ja) 1992-12-09 2004-11-10 株式会社半導体エネルギー研究所 半導体装置
JPH06296023A (ja) 1993-02-10 1994-10-21 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
US5624851A (en) 1993-03-12 1997-04-29 Semiconductor Energy Laboratory Co., Ltd. Process of fabricating a semiconductor device in which one portion of an amorphous silicon film is thermally crystallized and another portion is laser crystallized
TW241377B (ko) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JP3193803B2 (ja) 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
CN1095204C (zh) 1993-03-12 2002-11-27 株式会社半导体能源研究所 半导体器件和晶体管
US5569936A (en) 1993-03-12 1996-10-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device employing crystallization catalyst
US5501989A (en) * 1993-03-22 1996-03-26 Semiconductor Energy Laboratory Co., Ltd. Method of making semiconductor device/circuit having at least partially crystallized semiconductor layer
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
KR100355938B1 (ko) * 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5481121A (en) * 1993-05-26 1996-01-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having improved crystal orientation
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5488000A (en) * 1993-06-22 1996-01-30 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor using a nickel silicide layer to promote crystallization of the amorphous silicon layer
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
JP2975973B2 (ja) 1993-08-10 1999-11-10 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP2762215B2 (ja) * 1993-08-12 1998-06-04 株式会社半導体エネルギー研究所 薄膜トランジスタおよび半導体装置の作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
TW264575B (ko) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5612250A (en) * 1993-12-01 1997-03-18 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device using a catalyst
US5654203A (en) 1993-12-02 1997-08-05 Semiconductor Energy Laboratory, Co., Ltd. Method for manufacturing a thin film transistor using catalyst elements to promote crystallization
JP2860869B2 (ja) * 1993-12-02 1999-02-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
KR100319332B1 (ko) * 1993-12-22 2002-04-22 야마자끼 순페이 반도체장치및전자광학장치
JP3378078B2 (ja) 1994-02-23 2003-02-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5529837A (en) 1994-02-28 1996-06-25 Shin-Etsu Chemical Co., Ltd. Silicone coated base material and air bag base material
JPH07335906A (ja) 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法
JP3067949B2 (ja) 1994-06-15 2000-07-24 シャープ株式会社 電子装置および液晶表示装置
JP3072000B2 (ja) 1994-06-23 2000-07-31 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3464285B2 (ja) * 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5712191A (en) * 1994-09-16 1998-01-27 Semiconductor Energy Laboratory Co., Ltd. Method for producing semiconductor device
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3486240B2 (ja) 1994-10-20 2004-01-13 株式会社半導体エネルギー研究所 半導体装置
TW355845B (en) 1995-03-27 1999-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and a method of manufacturing the same

Also Published As

Publication number Publication date
US20080305589A1 (en) 2008-12-11
US8133770B2 (en) 2012-03-13
JP2814049B2 (ja) 1998-10-22
US6482686B1 (en) 2002-11-19
US5616506A (en) 1997-04-01
US20110111541A1 (en) 2011-05-12
TW278220B (ko) 1996-06-11
US5534716A (en) 1996-07-09
TW371512U (en) 1999-10-01
US7875508B2 (en) 2011-01-25
KR950007158A (ko) 1995-03-21
CN1109212A (zh) 1995-09-27
CN1039464C (zh) 1998-08-05
JPH0766425A (ja) 1995-03-10
US20030054595A1 (en) 2003-03-20
US6194254B1 (en) 2001-02-27
US20060014337A1 (en) 2006-01-19
US7410849B2 (en) 2008-08-12
US7045819B2 (en) 2006-05-16

Similar Documents

Publication Publication Date Title
KR0184615B1 (ko) 반도체 장치 및 그 제조 방법
KR100259665B1 (ko) 반도체장치의 제조방법
US5966594A (en) Semiconductor device and method for manufacturing the same
KR100254600B1 (ko) 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치
JP3974229B2 (ja) 半導体装置の作製方法
US5851860A (en) Semiconductor device and method for producing the same
KR100193144B1 (ko) 반도체 장치 및 그 제조 방법
KR100310407B1 (ko) 반도체장치및그제조방법
KR0171437B1 (ko) 반도체 회로 및 그 제조 방법
KR100355938B1 (ko) 반도체장치제작방법
US5858823A (en) Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3973723B2 (ja) 半導体装置の作製方法
US7749819B2 (en) Method for manufacturing semiconductor device
US5612250A (en) Method for manufacturing a semiconductor device using a catalyst
KR0183063B1 (ko) 반도체장치 및 그 제조방법
KR100186886B1 (ko) 반도체장치 제작방법
KR100513143B1 (ko) 트랜지스터제작방법
US5894137A (en) Semiconductor device with an active layer having a plurality of columnar crystals
KR101009429B1 (ko) 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법
JP3768260B2 (ja) トランスファゲイト回路
JP4090533B2 (ja) 半導体装置の作製方法
JPH1098192A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111206

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20121119

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee