JPH0878693A - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法

Info

Publication number
JPH0878693A
JPH0878693A JP6232409A JP23240994A JPH0878693A JP H0878693 A JPH0878693 A JP H0878693A JP 6232409 A JP6232409 A JP 6232409A JP 23240994 A JP23240994 A JP 23240994A JP H0878693 A JPH0878693 A JP H0878693A
Authority
JP
Japan
Prior art keywords
film
silicon
oxide
temperature
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6232409A
Other languages
English (en)
Inventor
Shunpei Yamazaki
舜平 山崎
Yasuhiko Takemura
保彦 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP6232409A priority Critical patent/JPH0878693A/ja
Priority to US08/521,532 priority patent/US6150203A/en
Publication of JPH0878693A publication Critical patent/JPH0878693A/ja
Priority to US09/615,078 priority patent/US6706572B1/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742Thin film unipolar transistors
    • H01L29/6675Amorphous silicon or polysilicon transistors
    • H01L29/66757Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/127Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【目的】 最高プロセス温度700℃以下で形成される
薄膜トランジスタ(TFT)の特性・信頼性を向上せし
める方法を提供する。 【構成】 結晶性珪素膜を熱酸化させ、生じた酸化物に
よってTFTのゲイト絶縁膜等を形成する。このとき、
基板等に熱的なダメージを与えないように、500〜7
00℃の温度で熱酸化をおこない、酸化気体として熱的
に励起・分解された酸素もしくは窒素酸化物(NOx
0.5≦x≦2.5)を含有する反応性気体を用いる。
2〜10気圧の高圧の窒素酸化物雰囲気中で加熱するこ
とによって酸化反応を促進させてもよい。このようにし
て得られた熱酸化膜をゲイト絶縁膜として用いることに
よってホットエレクトロン等の注入による劣化を防止
し、素子の信頼性を高める。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、ガラス等の絶縁基板、
あるいは各種基板上に形成された絶縁性被膜上に設けら
れた珪素膜を用いた絶縁ゲイト構造を有する半導体装
置、例えば、薄膜トランジスタ(TFT)や薄膜ダイオ
ード(TFD)、またはそれらを応用した薄膜集積回
路、特にアクティブ型液晶表示装置(液晶ディスプレ
ー)用薄膜集積回路の作製方法に関するものであり、特
に、最高プロセス温度が700℃以下、好ましくは65
0℃以下の低温プロセスによって上記半導体装置を形成
するためのゲイト絶縁膜の作製方法に関する。
【0002】
【従来の技術】近年、ガラス等の絶縁基板上にTFTを
有する半導体装置、例えば、TFTを画素の駆動に用い
るアクティブ型液晶表示装置やイメージセンサー等が開
発されている。これらの基板としては、量産性・価格の
面から歪点が750℃以下、典型的には、550〜68
0℃のガラス基板が一般に用いられている。したがっ
て、このようなガラス基板を用いる場合には、最高プロ
セス温度が700℃以下とすることが要求された。
【0003】これらの装置に用いられるTFTには、薄
膜状の珪素半導体を用いるのが一般的である。薄膜状の
珪素半導体としては、非晶質珪素半導体(a−Si)か
らなるものと結晶性を有する珪素半導体からなるものの
2つに大別される。非晶質珪素半導体は作製温度が低
く、気相法で比較的容易に作製することが可能で量産性
に富むため、最も一般的に用いられているが、電界効果
移動度、導電率等の物性が結晶性を有する珪素半導体に
比べて劣るため、今後、より高速特性を得るためには、
結晶性を有する珪素半導体からなるTFTの作製方法の
確立が強く求められている。
【0004】移動度の小さな非晶質珪素を用いたTFT
の場合には、ゲイト絶縁膜の特性はあまり問題とならな
かった。例えば、非晶質珪素を用いたTFTでは、ゲイ
ト絶縁膜として酸化珪素よりも電気的特性に劣る窒化珪
素膜が用いられる。しかし、移動度の高い結晶性の珪素
膜を用いたTFTでは、珪素膜自体の特性と同じくらい
にゲイト絶縁膜の特性も大きな問題であった。
【0005】特に結晶性珪素膜を得る技術が向上するに
つれ、良質なゲイト絶縁膜に対する需要は非常に大きく
なった。なかでも、チャネル形成領域が実質的に1つの
単結晶もしくは複数の結晶からなっていても、全ての結
晶の方位が同じである結晶珪素被膜(このような結晶状
態をモノドメインという)よりなるTFTでは、通常の
多結晶珪素を用いたTFTと異なり、粒界の特性悪化に
対する寄与は非常に小さく、ほとんどゲイト絶縁膜の特
性によって、その電気特性が決定される。
【0006】すなわち、通常の多結晶構造においては粒
界を構成する2つの結晶の結晶方位は互いに異なるもの
であり、その結果、高い粒界障壁(バリヤー)が生じ
る。しかし、モノドメイン構造においては、たとえ複数
の結晶からなっていたとしても、通常の多結晶における
粒界に相当する境界をはさむ2つの結晶の結晶方位が同
じであるため、このような境界においてはバリヤーは非
常に低く、単結晶とほとんど差がない。そのため、モノ
ドメイン構造においては、TFTの特性に対する粒界の
寄与は小さく、はほぼゲイト絶縁膜によって決定され
る。
【0007】このような目的に適した優れたゲイト絶縁
膜として、熱酸化膜が知られている。例えば、石英基板
のように高温に耐える基板上であれば、熱酸化法を用い
てゲイト絶縁膜を得ることができた。(例えば、特公平
3−71793) 熱酸化膜は、ホットエレクトロン等の電荷が注入された
際に、トラップするような欠陥が極めて少ないため、特
性の劣化が少なく、信頼性の高い素子が作製できた。
【0008】熱酸化法によって、ゲイト絶縁膜として使
用できる酸化珪素膜を得るには、950℃以上の高温が
必要であり、このような高温処理に耐えうる基板材料は
石英の他にはなかった。上述のような歪点の低いガラス
基板を使用するには、最高プロセス温度を700℃以
下、好ましくは650℃以下とする必要があったのだ
が、従来の熱酸化による方法はこの要請を満足できなか
った。
【0009】
【発明が解決しようとする課題】このような問題から、
ゲイト絶縁膜はスパッタ法等の物理的気相成長(PV
D)法、あるいはプラズマCVD法、熱CVD法等の化
学的気相成長(CVD)法を用いて作製せざるを得なか
った。これらの方法では最高プロセス温度は650℃以
下とすることができた。
【0010】しかしながら、PVD法、CVD法によっ
て作製した絶縁膜は不対結合手や水素の濃度が高く、ま
た、界面特性も良くなかった。そのため、ホットエレク
トロン等の注入に対しても弱く、不対結合手や水素が原
因となって、電荷捕獲中心が形成されやすかった。この
ため、TFTのゲイト絶縁膜として用いた場合に、電界
移動度やサブスレシュホールド特性値(S値)が、良く
ないという問題点、あるいはゲイト電極のリーク電流が
多く、オン電流の低下(劣化・経時変化)が大きいとい
う問題点があった。このため、低温で熱酸化膜を作製す
る技術が求められていた。
【0011】本発明は、上記の問題を解決する手段を提
供するものである。すなわち、結晶性珪素膜を用いて、
最高プロセス温度700℃以下で熱酸化法によってゲイ
ト絶縁膜を作製する方法を提供することを課題とする。
【0012】
【課題を解決するための手段】本発明では、珪素膜を特
殊な雰囲気において熱処理することにより、400〜7
00℃、典型的には550〜650℃の低温で珪素膜表
面に熱酸化膜を形成する。本発明においては、熱的に励
起された、もしくは、熱分解された成分を含む酸素やオ
ゾン、窒素酸化物(一般式でNOx :0.5≦x≦2.
5で表される)を有する反応性の高い雰囲気で400〜
700℃の熱アニールをおこなうことによって、珪素膜
を熱酸化し、酸化珪素膜を得る。本発明で熱酸化の際に
使用する窒素酸化物としては、一酸化二窒素(N
2 O)、一酸化窒素(NO)、二酸化窒素(N2 O)の
いずれか、あるいはその混合気体が好ましい。
【0013】ただし、これらの雰囲気には水(H2 O)
等の水素化物が含有されていることは、得られる熱酸化
膜中に水素が含有されることとなるので好ましくなかっ
た。同様に炭酸ガス(CO、CO2 等)も含まれること
は好ましくなかった。雰囲気における水や炭酸ガスの濃
度は1ppm以下、好ましくは10ppb以下とするこ
とが望ましい。以下においては、熱的に励起もしくは分
解された窒素酸化物(あるいは酸素)を有する気体を反
応性窒素酸化物(反応性酸素)という。本発明において
は、反応性窒素酸化物(反応性酸素)は窒素酸化物(酸
素)のみからなっていてもよいし、アルゴンやその他の
不活性な気体が混入されていてもよい。
【0014】酸化の温度は使用する基板の種類によって
上限値が決定される。当然のことながら、熱酸化の温度
が高いほど酸化作用は進行しやすい。代表的なガラス基
板であるコーニング社7059番基板では、550〜6
50℃が適当であった。本発明では、基板は、コーニン
グ社7059番ガラス(無アルカリ、ホウ珪酸ガラス)
に代表されるような歪温度(歪点)が750℃以下、代
表的には550〜680℃の各種ガラス基板を用いれば
よい。本発明を実施するための装置の例を図1に示す。
本発明を実施するには最初に窒素酸化物あるいは酸素、
オゾンを熱的に励起するための第1の反応室1と、第1
の反応室によって得られた反応性の窒素酸化物もしくは
酸素等を導入し、400〜700℃の温度で珪素膜を酸
化するための第2の反応室が必要である。図1(A)に
おいては、1が第1の反応室であり、5が第2の反応室
である。そして、これらの反応室やその間の通路4は適
切な温度に保たれる必要がある。ヒーター2、3、6は
その目的のためのものである。
【0015】第1の反応室においては、窒素酸化物を反
応性とするために十分な高温とすることが要求される。
すなわち、その窒素酸化物の分解する温度以上とするこ
とが必要である。最適な温度は気体の種類によって異な
るが、例えば、一酸化二窒素であれば、750〜950
℃とすることが望ましい。また、酸素の場合には熱的に
励起・分解するにはそれより高温の1000〜1200
℃が必要である。
【0016】第1の反応室と第2の反応室の間の通路4
の温度が極めて低い場合には、第1の反応室で励起され
た気体分子が基底状態に戻り、反応性が低下する。した
がって、反応性を維持するためには、通路4においても
適切な温度に保たれる必要がある。通路4の温度は第1
の反応室と第2の反応室の中間の温度であることが好ま
しい。すなわち、第1の反応室1の温度をTA 、通路4
の温度をTB 、第2の反応室5の温度をTC とすると、
A ≧TB ≧TC である。また、通路4の内壁は反応性
の気体分子が反応しないように、石英を主成分とする材
料によって構成することが望ましい。好ましくは、90
mol%以上の酸化珪素よりなる高純度石英を用いると
良い。
【0017】内壁が金属の場合には、励起状態または原
子状の原子・分子が再結合して安定化してしまう。しか
し、石英の場合には、そのような効果が小さく、例え
ば、第1の反応室から50〜100cm離れていても多
くの原子・分子が活性化状態にあった。第2の反応室5
にはサセプター7に多数の基板8を乗せ、一度に多数の
基板が処理できるようにするとよい。本発明において
は、第1の反応室は、第2の反応室に比較してかなりの
高温であり、高温の気体が第2の反応室に流入するた
め、温度制御が難しいが、第2の反応室内において温度
分布があると、多数の基板を同時に処理することはでき
ない。したがって、通路4の長さや温度を最適化するこ
とによって、第2の反応室5の温度分布の均一性を高め
ることが必要である。また、雰囲気の圧力を大気圧より
低くすることも有効である。
【0018】図1(A)の例では、第1の反応室におい
て多くの気体分子を反応性とすることは難しい。という
のは、気体が励起されたり分解されたりするには、反応
室の壁から熱エネルギーを得る必要があるのであるが、
第1の反応室に滞留する間に反応室の壁に接触する機会
のある気体分子の数は全体のほんの一部であるからであ
る。厳密には、他の気体分子の運動エネルギーによって
も反応性となるが、与えられるエネルギーは他の気体分
子が直接、もしくは、間接に反応室の壁から得られたも
のである。もちろん、少数であっても反応性の分子が存
在すれば本発明は実施できる。しかし、その数が多けれ
ば、それだけ効果が大きいことは言うまでもない。
【0019】多くの気体分子を反応性とするには、図1
(B)のように、第1の反応室の内部に金属等の比較的
熱を伝導しやすい、あるいは、赤外線を吸収しやすい材
料9を設ければよい。好ましくは、このような材料は網
状のように、表面積が大きく、気体の流れを妨げずに多
くの気体が接触できるようにすればよい。さらに好まし
くは、この材料9は触媒作用を有するものであるとよ
い。例えば、白金、パラジウム、(還元)ニッケル、チ
タン、バナジウム、コバルト等である。触媒は網状以外
に粉状もしくは粒状であってもよい。
【0020】このような材料に触れると気体分子は反応
室の壁に触れた場合と同様に反応性となり、その表面積
が大きければ大きいほど、より多くの気体分子を反応性
とできる。さらに、このような材料が触媒作用を有すれ
ばより多くの反応性気体を得ることができる。また、例
えば、網状の金属9に電流を通じて、第1の反応室の温
度よりも高い温度とすることも有効である。以上のよう
な方法を採用すれば、図1(A)の場合に比較して、第
1の反応室の温度をより低くすることも可能である。
【0021】酸化速度を向上させるには、1気圧(大気
圧)のみでなく、加圧して1気圧を越え、15気圧以下
の加圧雰囲気での酸化も有効である。例えば、10気圧
の雰囲気では、1気圧の雰囲気での酸化に比較して、1
0倍の酸化速度が得られる。また、酸化温度を下げるこ
ともできる。図5には図1の装置を用いて得られる熱酸
化膜の厚さと酸化時間の関係を示す。酸化雰囲気として
は一酸化二窒素を用いた。温度が高く、圧力が高いほ
ど、酸化作用が進行しやすいことがわかる。
【0022】本発明において活性層となる結晶性珪素を
形成するには、プラズマCVD法、減圧CVD法等のC
VD法によって得られる非晶質珪素膜を出発材料として
用いるが、結晶化方法として大きく分けて2通りの方法
がある。第1は、非晶質珪素膜を形成した後、500〜
650℃の温度で適切な時間の熱アニールを実施するこ
とにより、結晶化せしめる方法である。その結晶化の際
に、ニッケル、鉄、白金、パラジウム、コバルト等の非
晶質珪素の結晶化を促進する元素を添加してもよい。こ
れらの元素を添加すると、結晶化温度を低下させ、ま
た、結晶化時間を短縮することができる。
【0023】これらの元素は高濃度に含有されていると
珪素の半導体特性を損なうので、結晶化に十分で、か
つ、半導体特性にほとんど影響のない低濃度であること
が望まれる。すなわち、2次イオン質量分析法(SIM
S)によって測定した珪素膜における最小値が1×10
15〜3×1019原子/cm3 の濃度であることが好まし
い。このような結晶化を促進する元素の濃度分布は珪素
膜の処理方法によって変わるので、最小値は界面におい
て得られる場合もあるし、膜の中央付近において得られ
る場合もある。
【0024】第2の方法は、非晶質珪素膜にレーザー等
の強光を照射することによって結晶化させる、いわゆる
レーザーアニール法である。上記、第1、第2の方法の
うち、いずれの方法を選択するかは本発明を実施するも
のが必要とするTFTの特性、利用できる装置、設備投
資額等を勘案して決定すればよい。また、第1の方法と
第2の方法を組み合わせてもよい。例えば、熱アニール
によって結晶化させた後、レーザーアニール法によって
さらに結晶性を高める方法を用いてもよい。特に、ニッ
ケル等の結晶化促進元素を添加して熱アニールをおこな
った場合には、結晶粒界等に非晶質部分が残されること
が観察されたが、このような非晶質部分を結晶化させる
にはレーザーアニール法が有効である。
【0025】逆に、レーザーアニール法によって結晶化
させた珪素膜を、熱アニールすることにより、レーザー
アニールによって生じた膜の応力歪みを緩和させること
ができる。本発明によって得られる熱酸化膜はそのまま
でもゲイト絶縁膜として用いることが可能であるが、よ
り特性を向上せしめるには、得られた熱酸化膜をアンモ
ニア(NH3 )、ヒドラジン(N2 4 )等の窒化水素
雰囲気において、400〜700℃で熱アニールすると
良い。この熱アニール工程によって、熱酸化膜の不対結
合手が完全に窒素によって埋められ、また、一部は酸素
が窒素に置換され、電気的に安定な酸化窒化珪素膜とす
ることができる。
【0026】また、ゲイト絶縁膜には、本発明によって
得られた熱酸化膜のみを用いてもよいが、熱酸化膜が目
的とする厚さに達しないならば、その上にさらにPVD
法、CVD法等によって酸化珪素を主成分とする絶縁膜
を重ねて、多層構造の絶縁膜をゲイト絶縁膜として用い
てもよい。PVD法、CVD法等によって得られる絶縁
膜は熱酸化膜に比較すると著しく特性の悪いものである
が、少なくとも活性層の表面を200Å以上の熱酸化膜
が覆っておれば、TFTの特性に対する影響は十分に小
さい。
【0027】このような絶縁膜の作製方法としては、例
えば、PVD法としてはスパッタ法、CVD法として
は、プラズマCVD法、減圧CVD法、大気圧CVD法
を用いればよい。その他の成膜方法を用いることも可能
である。プラズマCVD法、減圧CVD法としては、T
EOSを原料とする方法を用いてもよい。プラズマCV
D法によってTEOSと酸素を原料として酸化珪素膜を
堆積するには、基板温度は200〜500℃とすること
が望ましい。また、減圧CVD法においてTEOSとオ
ゾンを用いた反応は比較的低温(例えば、375℃±2
0℃)で進行し、プラズマによるダメージが無い酸化珪
素膜を得ることができる。
【0028】同様に、減圧CVD法によってモノシラン
(SiH4 )と酸素(O2 )、あるいはモノシランと一
酸化二窒素等の窒素酸化物を主たる原料として反応させ
てもプラズマによるダメージが無い酸化珪素膜を得られ
る。モノシランと窒素酸化物の組合せはプラズマCVD
法に用いてもよい。また、プラズマCVD法のうち、E
CR(電子サイクロトロン共鳴)条件の放電を用いるE
CR−CVD法は、プラズマによるダメージが小さいの
で、より良好なゲイト絶縁膜を形成することができる。
【0029】本発明者の知見では、ある程度固い酸化珪
素を主成分とする絶縁膜がTFTのゲイト絶縁膜として
適していた。具体的な指標としては、フッ化水素酸1、
フッ化アンモニウム50、酢酸50の比率で混合された
23℃の緩衝フッ酸によるエッチングレートが1000
Å/分以下、典型的には300〜800Å/分である酸
化珪素膜が好ましいことが明らかになった。平均して1
×1017〜1×1021原子/cm3 の窒素が含有されて
酸化珪素膜では、このようなエッチングレートの条件を
満たすものが多かった。
【0030】このように熱酸化膜に重ねて形成された絶
縁膜は、より特性を向上させるために、一酸化二窒素等
の雰囲気での熱アニールをおこなうとよい。その際には
300〜700℃とするとよい。また、熱アニールの際
には絶縁膜に紫外光を照射するとアニールの効果が増進
でき、また、より低温でも同じ効果を上げることができ
る。これは、紫外光によって一酸化二窒素を活性な状態
とすることによって、CVDもしくはPVD法によって
堆積された絶縁膜とよりよく反応させることができるか
らである。
【0031】同様に、絶縁膜を一酸化二窒素を有する雰
囲気でプラズマを発生させることによって処理してもよ
い。この場合もプラズマによって一酸化二窒素が励起し
て、活性化させて、絶縁膜と反応させることができる。
また、このプラズマによる処理では、プラズマを発生さ
せるために一酸化二窒素の圧力を低くする必要があるの
で、より反応を完全にするために、プラズマ処理の後、
0.1気圧以上の一酸化二窒素雰囲気において400〜
700℃で熱アニールしてもよい。
【0032】
【作用】珪素の酸化反応を進行させるには、酸化作用を
有する原子状酸素、もしくはそれと同等な反応性の高い
酸化性分子が雰囲気に形成されることが必要であった。
しかしながら、酸素分子から原子状酸素等を得るには非
常に高い温度が必要であった。このため、乾燥した酸素
雰囲気では1000℃以上の高温でないと熱酸化が進行
しなかった。
【0033】本発明は窒素酸化物や酸素、オゾンを加熱
し、これを熱的に励起し、あるいは分解して得られた、
原子状の酸素や励起状態の窒素酸化物が適切な条件の下
では、その寿命が十分に長く、空間的移動が可能である
ことに着目したものである。すなわち、高温に加熱して
反応性とした気体分子・原子をより温度の低い反応室に
導き、これを熱酸化に利用するため、従来の熱酸化法に
比較して、低温でも熱酸化が進行する。本発明において
は、より多くの原子状酸素、あるいは励起状態にある窒
素酸化物分子を得るために、窒素酸化物や酸素、オゾン
をその分解温度以上の温度にまで加熱して用いることが
好ましい。
【0034】本発明において、熱アニールによって結晶
化させた珪素膜を用いた場合には、以下のような効果が
付随する。一般にゲイト絶縁膜と活性層は薄ければ薄い
ほど移動度の向上、オフ電流の減少という良好な特性が
得られる。一方、初期の非晶質珪素膜の結晶化はその膜
厚が大きいほど結晶化させやすい。したがって、従来
は、活性層の厚さに関して、特性とプロセスの面で矛盾
が存在していた。本発明はこの矛盾を初めて解決したも
のであり、すなわち、結晶化前には非晶質珪素膜を厚く
形成し、良好な結晶性を有する珪素膜を得て、次にはこ
の珪素膜を酸化することによって珪素膜を薄くし、TF
Tとしての特性を向上させるものである。さらに、この
熱酸化においては、再結合中心の存在しやすい非晶質成
分、結晶粒界が酸化されやすく、結果的に活性層中の再
結合中心を減少させるという特徴も有する。このため製
品の歩留りが高まる。
【0035】本発明を、ニッケル、コバルト、鉄、白
金、パラジウム等の非晶質珪素膜の結晶化を促進する元
素を添加して結晶化させた結晶性珪素膜からなる活性層
に適用した場合には格別の効果を有する。このような結
晶化促進元素を添加して結晶化させた珪素膜の結晶性は
ことのほか良好であり、電界効果移動度も非常に高いも
のが得られたが、それだけにゲイト絶縁膜としても特性
のよいものが望まれていた。本発明によるゲイト絶縁膜
はそれにふさわしいものである。また、本発明の熱酸化
の工程において、結晶粒界等に残存する非晶質領域も結
晶化でき、さらに結晶性を改善できる。
【0036】本発明をレーザーアニールを施した珪素膜
を用いる活性層に対して適用した場合には、本発明の熱
酸化の工程の際に、ゲイト絶縁膜の特性が改善される効
果に加えて、レーザーアニールによって発生した珪素膜
に対する歪みを該アニール工程において同時に緩和でき
るという効果も有する。また、モノドメイン構造のよう
に極めて結晶性のよい珪素膜に用いた場合には、ゲイト
絶縁膜として熱酸化膜と同等の特性が要求されるが、本
発明によって得られる熱酸化膜はその目的に適合するも
のである。
【0037】
【実施例】
〔実施例1〕図2に本実施例の作製工程の断面図を示
す。まず、基板(コーニング7059)201上にスパ
ッタリング法によって厚さ2000Åの酸化珪素の下地
膜202を形成した。基板は、下地膜の成膜の前もしく
は後に、歪点よりも高い温度でアニールをおこなった
後、0.1〜1.0℃/分の降温速度で歪点以下の温度
まで徐冷すると、その後の温度上昇を伴う工程(本発明
の熱酸化工程およびその後の熱アニール工程を含む)で
の基板の収縮が少なく、マスク合わせが容易となる。コ
ーニング7059基板の歪点は593℃なので、620
〜660℃で1〜4時間アニールした後、0.03〜
1.0℃/分、好ましくは、0.1〜0.3℃/分で徐
冷し、400〜500℃まで温度が低下した段階で取り
出すとよい。
【0038】次に、プラズマCVD法によって、厚さ5
00〜1500Å、例えば1000Åの真性(I型)の
非晶質珪素膜を成膜した。そして、窒素雰囲気(大気
圧)、600℃で48時間熱アニールして結晶化させ、
珪素膜を10〜1000μm角の大きさにパターニング
して、島状の珪素膜(TFTの活性層)203を形成し
た。(図1(A))
【0039】その後、本発明の熱酸化処理をおこなって
活性層203の表面に熱酸化膜204を形成した。本実
施例においては、図1に示す装置を用いた。また、熱酸
化に用いる気体として、一酸化二窒素を用いた。本実施
例においては、第1の反応室1の温度TA は750〜9
50℃、第2の反応室5の温度TC は500〜650℃
が好ましかった。本実施例では、TA は850℃、TB
は600℃とした。また、通路4の温度TB はその中間
の750℃とした。各反応室の圧力は大気圧とした。ま
た、一酸化二窒素の流量は本実施例では5リットル/分
とした。さらに、熱酸化時間は、本実施例では0.5〜
6時間、例えば、2時間とした。この結果、厚さ約10
00Åの熱酸化膜204が形成された。(図2(B))
【0040】注目すべきは、かかる熱酸化により、初期
の珪素膜は、その表面が50Å以上減少し、結果とし
て、珪素膜の最表面部分の汚染が、珪素−酸化珪素界面
には及ばないようになったことである。すなわち、清浄
な珪素−酸化珪素界面が得られた。酸化珪素膜の厚さは
酸化される珪素膜の2倍であるので、1000Åの厚さ
の珪素膜を酸化して、厚さ1000Åの酸化珪素膜を得
た場合には、残った珪素膜の厚さは500Åだった。
【0041】熱酸化によってゲイト絶縁膜を形成した
後、減圧CVD法によって、厚さ3000〜8000
Å、例えば6000Åの多結晶珪素(0.01〜0.2
%の燐を含む)を成膜した。そして、該珪素膜をエッチ
ングして、ゲイト電極205を形成した。さらに、この
珪素膜をマスクとして自己整合的に、イオンドーピング
法(プラズマドーピング法とも言う)によって、活性層
203にN導電型を付与する不純物(ここでは燐)を添
加した。ドーピングガスとして、フォスフィン(PH
3 )を用い、加速電圧を60〜90kV、例えば80k
Vとした。ドーズ量は1×1014〜8×1015原子/c
2 、例えば、1×1015原子/cm2 とした。この結
果、N型の不純物領域(ソース、ドレイン)206と2
07が形成された。
【0042】その後、レーザー光の照射によって光アニ
ールをおこなった。レーザー光としては、KrFエキシ
マレーザー(波長248nm、パルス幅20nsec)
を用いたが、他のレーザーであってもよい。レーザー光
の照射条件は、エネルギー密度が200〜400mJ/
cm2 、例えば250mJ/cm2 とし、一か所につき
2〜10ショット、例えば2ショット照射した。このレ
ーザー光の照射時に基板を200〜450℃程度に加熱
することによって、効果を増大せしめてもよい。(図2
(C))
【0043】また、この光アニール工程は、近赤外光に
よるランプアニールによる方法でもよい。近赤外線は非
晶質珪素よりも結晶化した珪素へは吸収されやすく、1
000℃以上の熱アニールにも匹敵する効果的なアニー
ルをおこなうことができる。その反面、ガラス基板(遠
赤外光はガラス基板に吸収されるが、可視・近赤外光
(波長0.5〜4μm)は吸収されにくい)へは吸収さ
れにくいので、ガラス基板を高温に加熱することがな
く、また短時間の処理ですむので、ガラス基板の熱によ
る縮みが問題となる工程においては最適な方法であると
いえる。
【0044】続いて、厚さ6000Åの酸化珪素膜20
8を層間絶縁物としてプラズマCVD法によって形成し
た。さらにコンタクトホールを形成して、金属材料、例
えば、窒化チタンとアルミニウムの多層膜によってTF
Tの電極・配線209、210を形成した。以上の工程
によってTFTが完成した。(図2(D))
【0045】上記に示す方法で得られたTFTの移動度
は110〜150cm2 /Vs、S値は0.2〜0.5
V/桁であった。また、同様な方法によってソース/ド
レインにホウ素をドーピングしたPチャネル型TFTも
作製したところ、移動度は90〜120cm2 /Vs、
S値は0.4〜0.6V/桁であり、公知のPVD法や
CVD法によってゲイト絶縁膜を形成した場合に比較し
て、移動度は2割以上高く、S値は20%以上も減少し
た。また、信頼性の面からも、本実施例で作製されたT
FTは1000℃の高温熱酸化によって作製されたTF
Tにひけをとらない良好な結果を示した。
【0046】〔実施例2〕 本実施例は、アクティブマ
トリクスの画素の制御に用いられるTFTの作製工程に
関するものである。図3に本実施例の作製工程を示す。
まず、実施例1と同様に、ガラス基板(コーニング70
59)を歪点(593℃)よりも高い620〜660
℃、例えば640℃で1〜4時間、例えば1時間アニー
ルし、その後、0.03〜1℃/分、例えば0.2℃/
分で徐冷し、400〜500℃、例えば450℃まで温
度が低下した段階で取り出した。
【0047】このような処理を施した基板301を洗浄
し、TEOS(テトラ・エトキシ・シラン)と酸素を原
料ガスとしてプラズマCVD法によって厚さ2000Å
の酸化珪素の下地膜302を形成した。そして、プラズ
マCVD法によって、厚さ500〜1500Å、例えば
1000Åの真性(I型)の非晶質珪素膜303を成膜
した。次に連続的に厚さ500〜2000Å、例えば1
000Åの酸化珪素膜305をプラズマCVD法によっ
て成膜した。そして、酸化珪素膜305を選択的にエッ
チングして、非晶質珪素の露出した領域306を形成し
た。そして、全面に平均厚さ20〜50Åのニッケル膜
307をスパッタ法で成膜した。ニッケル膜は連続した
膜状でなくともよい。また、スパッタ法の代わりにスピ
ンコーティング法を用いてもよい。
【0048】ここで、ニッケルは非晶質珪素の結晶化を
助長せしめる作用を有する。ニッケルを用いることによ
り、通常の固相成長温度よりも低温・短時間で結晶化を
おこなうことができる。この後、窒素雰囲気下で500
〜620℃、例えば550℃、8時間の加熱アニールを
おこない、珪素膜303の結晶化をおこなった。結晶化
は、ニッケルと珪素膜が接触した領域306を出発点と
して、矢印で示されるように基板に対して平行な方向に
進行した。図においては領域304は結晶化した部分、
領域303は未結晶化(非晶質)の部分を示す。(図3
(A))
【0049】次に、酸化珪素膜305を除去し、珪素膜
304をパターニング後、ドライエッチングして、島状
の活性層領域308を形成した。この際、図3(A)で
306で示された領域は、ニッケルが直接導入された領
域であり、ニッケルが高濃度に存在する領域である。ま
た、結晶成長の先端にも、やはりニッケルが高濃度に存
在することが確認されている。これらの領域では、その
中間の領域に比較してニッケルの濃度が1桁近く高いこ
とが判明している。したがって、本実施例においては、
活性層308において、これらのニッケル濃度の高い領
域がチャネル形成領域と重ならないようにした。本実施
例の活性層中でのニッケル濃度は、SIMS(2次イオ
ン質量分析)法による測定で1×1017〜1×1019
子cm-3程度であった。
【0050】活性層を形成した後、本発明の熱酸化処理
をおこなってゲイト絶縁膜309を形成した。本実施例
においても図1の熱酸化装置を用いた。熱酸化には一酸
化二窒素とアルゴンの混合気体(一酸化二窒素:アルゴ
ン=1:1)を用い、第1の反応室1の温度TA は70
0℃、通路4の温度TB は650℃、第2の反応室の温
度TC は600℃とした。反応室の圧力は1気圧、反応
ガスの流量は3リットル/分、熱酸化時間は2時間とし
た。なお、本実施例では、第1の反応室1には、網状の
白金を触媒として設けた。このため、第1の反応室の温
度を実施例1に比較して低下させ、また、一酸化二窒素
の分解を促進することができたので、より少量の一酸化
二窒素によって、実施例1と同等な効果を得ることがで
きた。このようにして、厚さ約1000Åの酸化珪素膜
309を得た。(図3(B))
【0051】引き続いて、スパッタリング法によって、
厚さ3000〜8000Å、例えば6000Åのアルミ
ニウム膜(0.01〜0.2%のスカンジウムを含む)
を成膜した。そして、アルミニウム膜をエッチングし
て、ゲイト電極310を形成した。(図3(C)) さらに、このアルミニウムの電極の表面を陽極酸化し
て、表面に酸化物層311を形成した。この陽極酸化
は、酒石酸が1〜5%含まれたエチレングリコール溶液
中でおこなった。溶液はアンモニアを用いて、pH=
6.8〜7.2に調整した。得られた酸化物層311の
厚さは2000Åであった。なお、この酸化物311
は、後のイオンドーピング工程において、オフセットゲ
イト領域を形成する厚さとなるので、オフセットゲイト
領域の長さを上記陽極酸化工程で決めることができる。
(図3(D))
【0052】次に、イオンドーピング法によって、活性
層308にゲイト電極部、すなわちゲイト電極310と
その周囲の酸化層311をマスクとして、自己整合的に
N導電型を付与する不純物(ここでは燐)を添加した。
ドーピングガスとして、フォスフィン(PH3 )を用
い、加速電圧を60〜90kV、例えば80kVとし
た。ドーズ量は1×1014〜8×1015原子/cm2
例えば、4×1015原子/cm2 とした。この結果、N
型の不純物領域312と313を形成することができ
た。図からも明らかなように不純物領域とゲイト電極と
は距離xだけ離れたオフセット状態となった。このよう
なオフセット状態は、特にゲイト電極に逆電圧(Nチャ
ネルTFTの場合はマイナス)を印加した際のリーク電
流(オフ電流ともいう)を低減する上で有効であった。
特に、本実施例のようにアクティブマトリクスの画素を
制御するTFTにおいては良好な画像を得るために画素
電極に蓄積された電荷が逃げないようにリーク電流が低
いことが望まれるので、オフセットを設けることは有効
であった。
【0053】その後、レーザー光の照射によって光アニ
ールをおこなった。レーザー光としては、KrFエキシ
マレーザー(波長248nm、パルス幅20nsec)
を用いた。レーザー光の照射条件は、エネルギー密度が
200〜400mJ/cm2、例えば250mJ/cm2
とし、一か所につき2〜10ショット、例えば2ショ
ット照射した。このレーザー光の照射時に基板を200
〜450℃程度に加熱することによって、効果を増大せ
しめてもよい。(図3(E)) 続いて、厚さ6000Åの酸化珪素膜314を層間絶縁
物としてプラズマCVD法によって形成した。さらに、
酸化珪素膜314上にスパッタ法によって厚さ800Å
の透明導電性膜(ITO膜)を成膜し、これをエッチン
グして画素電極315を形成した。
【0054】そして、層間絶縁物314、ゲイト絶縁膜
309にコンタクトホールを形成して、金属材料、例え
ば、窒化チタンとアルミニウムの多層膜によってTFT
の電極・配線316、317を形成した。最後に、1気
圧の水素雰囲気で350℃、30分のアニールをおこな
い、TFTを有するアクティブマトリクスの画素回路を
完成した。(図3(F)) 以上のようにして、アクティブマトリクス回路が形成さ
れた。回路の保護のために、さらに、TFTを覆って、
窒化珪素等の保護膜(パッシベーション膜)を形成して
もよい。
【0055】〔実施例3〕図4に本実施例の作製工程の
断面図を示す。まず、基板401は、実施例1と同様に
コーニング7059を用い、TEOSを原料とするプラ
ズマCVD法によって厚さ2000Åの酸化珪素の下地
膜402を形成した。そして、プラズマCVD法によっ
て、厚さ100〜1000Å、例えば800Åの真性
(I型)の非晶質珪素膜を成膜した。
【0056】そして、ニッケル、鉄、白金、パラジウ
ム、コバルト等の非晶質珪素の結晶化を促進させる元素
を非晶質珪素膜に微量添加して熱アニールし、結晶性珪
素膜13を得た。本実施例においては、酢酸ニッケル溶
液を非晶質珪素膜上に滴下して、スピンドライ法によっ
て、非晶質珪素膜上に酢酸ニッケルの極めて薄い膜を形
成した。そして、窒素雰囲気中において、550℃、4
時間の熱アニールを施すことによってニッケルを非晶質
珪素膜に導入し、結晶化せしめた。
【0057】その後、さらに結晶性を向上させるために
KrFエキシマーレーザー(波長248nm)を用い
て、レーザーアニールを施した。レーザーのエネルギー
密度は250〜350mJ/cm2 が適当であった。本
実施例では300mJ/cm2とした。以上のようにし
て、結晶性珪素膜を得ることができた。このようにして
得られた結晶性珪素膜は、比較的大きな(〜10μm
□)結晶粒であり、かつ、その数倍〜10数倍の範囲に
おいて同一の結晶方位を示す、モノドメイン構造を有し
ていた。
【0058】次に、窒化珪素膜を成膜し、これをエッチ
ングして、窒化珪素のマスク405を形成した。そし
て、マスク405を用いて、珪素膜を300Åドライエ
ッチング法によってエッチングし、珪素膜の厚い領域4
03と薄い領域404を形成した。珪素膜の厚い領域4
05はTFTの活性層となるものである。本実施例で
は、ランダムにこのような活性層を形成したが、その中
には、TFTのチャネル形成領域がモノドメイン構造で
あるものも多く観察された。(図4(A))
【0059】さらに、マスク405をつけたまま、本発
明の熱酸化処理をおこなって、薄い領域404を酸化さ
せ、酸化珪素膜407を形成した。本実施例において
は、図6に示す装置を用いた。本装置においては、図1
の第1の反応室1に該当する部分は特に設けず、反応気
体の導入管63の一部をヒーター64により加熱するこ
とにより、気体を反応性として、反応室61に導入する
構成を有している。反応室61には複数のサセプター6
5を設け、それぞれに基板66を設置した。反応室61
はヒーター62により、一定の温度に保たれる。本実施
例においては導入管63の内径は20〜25mmφとし
た。また、ヒーター64の位置から反応室までの距離は
10〜150cmが適当であった。
【0060】図6の装置において、ヒーター64の設け
られた部分の導入管の温度は気体の分解する温度とし、
さらに、該部分から反応室に至る部分の温度は、反応室
61の温度TC よりも高くなるようにした。本実施例に
おいては熱酸化の雰囲気として、一酸化二窒素を用い
た。導入管63に5リットル/分の流量で一酸化二窒素
を流した。ヒーター64では、温度が750〜950℃
になるように設定するとよかった。反応室61の温度は
500〜650℃が好ましかった。本実施例では、ヒー
ター64の温度は900℃、反応室61の温度は550
℃とした。上記の条件で、4時間の熱酸化を施した。こ
の結果、厚さ約1000Åの酸化珪素膜407が形成で
きた。この結果、厚い珪素膜領域403は酸化珪素40
7に囲まれて、互いに絶縁された。
【0061】この後、マスク405を除去して、厚い珪
素膜領域403の表面を露呈させた。そして、この表面
に前記した酸化珪素407の熱酸化と同様な方法で酸化
珪素膜408を形成した。ただし、このときは酸化時間
を1時間としたため、酸化珪素膜408の厚さは500
Åであった。このようにして、活性層406を形成し
た。(図4(B)) 引き続いて、スパッタリング法によって、厚さ3000
〜8000Å、例えば6000Åのアルミニウム(0.
01〜0.2%のスカンジウムを含む)を成膜した。そ
して、アルミニウム膜をエッチングして、ゲイト電極4
09を形成した。(図4(C))
【0062】さらに、このアルミニウムの電極の表面を
陽極酸化して、表面に酸化物層410を形成した。この
陽極酸化は、実施例2と同様におこなった。得られた酸
化物層410の厚さは2000Åであった。(図4
(D)) 次に、イオンドーピング法によって、活性層406にゲ
イト電極部、すなわちゲイト電極409とその周囲の酸
化層410をマスクとして、自己整合的にN導電型を付
与する不純物(ここでは燐)を添加した。ドーピングガ
スとして、フォスフィン(PH3 )を用い、加速電圧を
60〜90kV、例えば80kVとした。ドーズ量は1
×1014〜8×1015原子/cm2 、例えば、4×10
14原子/cm2 とした。この結果、N型の不純物領域4
11と412を形成することができた。
【0063】その後、レーザー光の照射によって光アニ
ールをおこなった。レーザー光としては、KrFエキシ
マレーザー(波長248nm、パルス幅20nsec)
を用いた。レーザー光の照射条件は、エネルギー密度が
200〜400mJ/cm2、例えば250mJ/cm2
とし、一か所につき2〜10ショット、例えば2ショ
ット照射した。(図4(E))
【0064】続いて、層感絶縁物としてプラズマCVD
法によって窒化珪素膜413を形成した。そして、窒化
珪素の層感絶縁物413および酸化珪素膜408をエッ
チングして、コンタクトホール414を形成した。コン
タクトホールのエッチングには緩衝フッ酸(例えば、フ
ッ化水素酸とフッ化アンモニウムの混合液)を用いた。
プラズマCVDによって形成された窒化珪素膜は、PV
D法やCVD法によって成膜された酸化珪素膜に比較す
るとエッチングレートが小さいのであるが、本実施例で
は酸化珪素膜408は熱酸化によって得られたので、エ
ッチングレートは窒化珪素の層感絶縁物413と同じ程
度であった。
【0065】このため、得られたコンタクトホールも上
から下までほぼ同じ径であった。このような構造はコン
タクトホール部での配線の断線を防止するうえで有効で
ある。逆に、コンタクトホールの下の部分の径が上の部
分よりも大きくなると、配線の断線が発生しやすい。な
お、本実施例では、窒化珪素の層間絶縁物413は、外
部から水や可動イオンがTFTに侵入するのを防止する
保護膜をも兼ねている。
【0066】コンタクトホール形成後、スパッタ法によ
ってアルミニウム膜を形成し、これをエッチングしてソ
ース電極・配線415を形成した。さらに、スピンコー
ティング法によって、ポリイミドの膜416を厚さ20
00Å形成した。そして、ポリイミド膜416、窒化珪
素の層間絶縁物413、ゲイト絶縁膜408をエッチン
グして、コンタクトホール417を形成した。そして、
透明導電性膜(ITO膜)を成膜し、これをエッチング
して画素電極418を形成した。以上によってアクティ
ブマトリクス回路が形成できた。(図4(F))
【0067】本実施例ではゲイト絶縁膜の厚さは500
Åと他の実施例のものより薄いが、従来のPVD法、C
VD法を用いて形成されたものに比較するとピンホール
は皆無であり、また、耐圧も高いので実用上問題はなか
った。また、本実施例のようにモノドメイン構造のTF
Tを有する場合には、ゲイト絶縁膜が必要以上に厚いと
特性を抑制することとなるのである。その点で、本実施
例のように500Å程度であれば、モノドメイン構造の
特色を十分に発揮できた。また、実施例1および2にお
いては、活性層の段差が、ゲイト絶縁膜も含めて150
0Åにもなり、ゲイト電極の段差被覆性が不十分である
と、ゲイト電極・配線の断線が発生することもあった。
この点で、本実施例では段差被覆性が極めて小さいので
有利であった。
【0068】〔実施例4〕図7に本実施例の作製工程の
断面図を示す。まず、ガラス基板401上に下地の酸化
珪素膜702(厚さ2000Å)、厚さ750Åの結晶
性の島状珪素膜703を形成した。本発明の熱酸化処理
をおこなって、珪素膜703を酸化させ、酸化珪素膜7
04を形成した。本実施例においては、実施例3と同様
に、図1(A)の構造の反応炉で、第1の反応室1の構
造が図6(A)(断面図)および同図(B)(上面図)
に示すものを用いた。本実施例においては1気圧、10
0%の一酸化二窒素を5リットル/分の流量で流した。
反応室2の温度は500〜650℃が好ましかった。本
実施例では550℃とした。上記の条件で、1時間の熱
酸化を施した。この結果、厚さ約500Åの酸化珪素膜
704が形成できた。(図7(A))
【0069】この後、プラズマCVD法によって厚さ5
00Åの酸化珪素膜領域705を形成した。原料として
は、モノシランと一酸化二窒素を用いた。基板温度は4
00〜500℃、例えば、430℃とした。引き続い
て、スパッタリング法によって、厚さ3000〜800
0Å、例えば6000Åのアルミニウム(0.01〜
0.2%のスカンジウムを含む)を成膜した。そして、
アルミニウム膜をエッチングして、ゲイト電極706を
形成した。(図7(B))
【0070】さらに、このアルミニウムの電極の表面を
陽極酸化して、表面に酸化物層707を形成した。この
陽極酸化は、実施例2と同様におこなった。得られた酸
化物層707の厚さは2000Åであった。次に、イオ
ンドーピング法によって、活性層704にゲイト電極
部、すなわちゲイト電極706とその周囲の酸化層70
7をマスクとして、自己整合的にN導電型を付与する不
純物(ここでは燐)を添加した。ドーピングガスとし
て、フォスフィン(PH3 )を用い、加速電圧を80k
Vとした。ドーズ量は4×1014原子/cm2 とした。
この結果、N型の不純物領域708を形成することがで
きた。(図7(C))
【0071】その後、レーザー光の照射によって光アニ
ールをおこなった。レーザー光としては、KrFエキシ
マレーザー(波長248nm、パルス幅20nsec)
を用いた。続いて、層感絶縁物としてプラズマCVD法
によって窒化珪素膜709を形成した。そして、窒化珪
素の層感絶縁物709をエッチングして、コンタクトホ
ール710を形成した。
【0072】コンタクトホール形成後、スパッタ法によ
ってアルミニウム膜を形成し、これをエッチングしてソ
ース電極・配線711を形成した。さらに、プラズマC
VD法によって、酸化珪素膜712を厚さ2000Å形
成した。そして、酸化珪素膜712、窒化珪素の層間絶
縁物709をエッチングして、コンタクトホール713
を形成した。そして、透明導電性膜(ITO膜)を成膜
し、これをエッチングして画素電極714を形成した。
以上によってアクティブマトリクス回路が形成できた。
(図7(D)) 本実施例ではゲイト絶縁膜を熱酸化膜とプラズマCVD
法による酸化珪素膜で2重に形成することによって、短
時間で十分な厚さのものとすることができた。
【0073】
【発明の効果】本発明によって、TFTの特性が大幅に
改善された。本発明によって得られたゲイト絶縁膜で
は、特にホットエレクトロン等が注入された際に電子が
トラップされるような欠陥が少ないため、特性の劣化が
防止でき、素子の信頼性が高まった。また、本発明によ
る熱酸化膜は薄くてもピンホールが皆無であるので、歩
留りも向上させることができた。特に、従来は各種PV
D法、CVD法を用いてゲイト絶縁膜の成膜をおこなっ
ていたが、このような成膜方法ではフレークやパーティ
クルが発生し、そのため、装置のメンテナンスに多くの
時間がかかり、量産性が低下したが、本発明では、この
ようなフレークやパーティクルはほとんど発生しない。
そのため、装置のメンテナンスの時間が短縮され、量産
性が向上した。また、本発明を実施する際の初期投資
も、従来のPVD法、CVD法の場合と同等もしくはそ
れ以下である。このように本発明は工業上有益な発明で
ある。
【図面の簡単な説明】
【図1】 本発明を実施するための熱酸化装置の概念
図を示す。
【図2】 本発明のTFTの作製工程例を示す。(実
施例1参照)
【図3】 本発明のTFTの作製工程例を示す。(実
施例2参照)
【図4】 本発明のTFTの作製工程例を示す。(実
施例3参照)
【図5】 本発明を用いた低温(600℃以下)熱酸
化の様子を示す。
【図6】 本発明を実施するための熱酸化装置の概念
図を示す。
【図7】 本発明のTFTの作製工程例を示す。(実
施例4参照)
【符号の説明】
1・・・・第1の反応室 2・・・・第1の反応室のヒーター 3・・・・通路のヒーター 4・・・・通路 5・・・・第2の反応室 6・・・・第2の反応室のヒーター 7・・・・サセプター 8・・・・基板 9・・・・反応を促進させる材料(触媒等)

Claims (14)

    【特許請求の範囲】
  1. 【請求項1】 絶縁表面を有する基板上に、珪素を主成
    分とする被膜(以下、単に珪素膜という)を形成する第
    1の工程と、 前記珪素膜を選択的にエッチングすることによって、島
    状の領域を形成する第2の工程と、 反応性の酸素、オゾンもしくは窒素酸化物の少なくとも
    1つを含む雰囲気において400〜700℃の温度に加
    熱することによって、前記島状領域を覆って、酸化珪素
    を主成分とする被膜(以下、単に酸化膜という)を形成
    する第3の工程と、 前記酸化膜上にゲイト電極を形成する第4の工程と、を
    有することを特徴とする半導体装置の作製方法。
  2. 【請求項2】 請求項1の第3の工程において、該酸化
    膜は1気圧以上15気圧以下の雰囲気中において酸化さ
    れることを特徴とする半導体装置の作製方法。
  3. 【請求項3】 請求項1の第3の工程の後、400〜7
    00℃の窒化水素雰囲気において熱アニール処理する工
    程を有することを特徴とする半導体装置の作製方法。
  4. 【請求項4】 請求項1の第3の工程において、窒素酸
    化物は、一酸化二窒素(N2 O)、一酸化窒素(N
    O)、二酸化窒素(NO2 )から選ばれたことを特徴と
    する半導体装置の作製方法。
  5. 【請求項5】 請求項1において、第1の工程における
    島状珪素領域には非晶質珪素の結晶化を促進する元素が
    含まれており、その濃度は2次イオン質量分析法による
    測定で、珪素膜における濃度の最小値が1×1015〜3
    ×1019原子/cm3 であることを特徴とする半導体装
    置の作製方法。
  6. 【請求項6】 請求項1において、島状珪素領域は、チ
    ャネル形成領域が実質的に1つの結晶方位を示す珪素被
    膜よりなる絶縁ゲイト型半導体装置の活性層として用い
    られることを特徴とする半導体装置の作製方法。
  7. 【請求項7】 請求項1において、第3の工程で用いら
    れる反応性の酸素、オゾン、窒素酸化物は該窒素酸化物
    の分解温度以上の温度に加熱することによって得られた
    こと特徴とする半導体装置の作製方法。
  8. 【請求項8】 請求項1において、反応性の酸素、オゾ
    ンもしくは窒素酸化物の少なくとも1つを含む雰囲気に
    おける水および炭酸ガスの濃度は、それぞれ、1ppm
    以下であることを特徴とするゲイト絶縁膜の処理方法。
  9. 【請求項9】 絶縁表面を有する基板上に、珪素を主成
    分とする被膜(以下、単に珪素膜という)によって活性
    層を形成する第1の工程と、 反応性の酸素、オゾン、もしくば窒素酸化物の少なくと
    も1つを含む雰囲気において400〜700℃の温度に
    加熱することによって、前記活性層を覆って、酸化珪素
    を主成分とする被膜(以下、単に酸化膜という)を形成
    する第2の工程と、 前記酸化膜上にプラズマCVD法もしくは減圧CVD法
    によって酸化珪素を主成分とする絶縁膜を堆積する第3
    の工程と、 前記絶縁膜上にゲイト電極を形成する第4の工程と、を
    有することを特徴とする半導体装置の作製方法。
  10. 【請求項10】 請求項9において、酸化珪素を主成分
    とする絶縁膜は、モノシラン(SiH4 )と窒素酸化物
    を主たる原料として堆積されることを特徴とする半導体
    装置の作製方法。
  11. 【請求項11】 請求項9において、第3の工程の後、
    一酸化二窒素雰囲気で熱アニールする工程を有すること
    を特徴とする半導体装置の作製方法。
  12. 【請求項12】 請求項11において、一酸化二窒素雰
    囲気での熱アニールの際に酸化珪素を主成分とする絶縁
    膜に紫外光が照射されることを特徴とする半導体装置の
    作製方法。
  13. 【請求項13】 請求項9において、第3の工程の後、
    一酸化二窒素を有する雰囲気でプラズマを発生させた空
    間において処理する工程を有することを特徴とする半導
    体装置の作製方法。
  14. 【請求項14】 請求項13において、プラズマを発生
    させた空間における処理工程の後、400〜700℃の
    温度の一酸化二窒素雰囲気での熱アニールをおこなう工
    程を有することを特徴とする半導体装置の作製方法。
JP6232409A 1994-08-31 1994-08-31 半導体装置の作製方法 Withdrawn JPH0878693A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP6232409A JPH0878693A (ja) 1994-08-31 1994-08-31 半導体装置の作製方法
US08/521,532 US6150203A (en) 1994-08-31 1995-08-30 Method for manufacturing a semiconductor device
US09/615,078 US6706572B1 (en) 1994-08-31 2000-07-12 Method for manufacturing a thin film transistor using a high pressure oxidation step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6232409A JPH0878693A (ja) 1994-08-31 1994-08-31 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006313016A Division JP4185133B2 (ja) 2006-11-20 2006-11-20 半導体装置の作製方法

Publications (1)

Publication Number Publication Date
JPH0878693A true JPH0878693A (ja) 1996-03-22

Family

ID=16938801

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6232409A Withdrawn JPH0878693A (ja) 1994-08-31 1994-08-31 半導体装置の作製方法

Country Status (2)

Country Link
US (1) US6150203A (ja)
JP (1) JPH0878693A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607946B1 (en) 1996-05-22 2003-08-19 Micron Technology, Inc. Process for growing a dielectric layer on a silicon-containing surface using a mixture of N2O and O3

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2002176180A (ja) * 2000-12-06 2002-06-21 Hitachi Ltd 薄膜半導体素子及びその製造方法
US8318554B2 (en) * 2005-04-28 2012-11-27 Semiconductor Energy Laboratory Co., Ltd. Method of forming gate insulating film for thin film transistors using plasma oxidation
US20070026588A1 (en) * 2005-07-28 2007-02-01 Te-Hua Teng Method of fabricating a thin film transistor
KR100810638B1 (ko) * 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR100810639B1 (ko) * 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR101015847B1 (ko) * 2008-01-18 2011-02-23 삼성모바일디스플레이주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
RU2540462C1 (ru) * 2013-08-09 2015-02-10 Федеральное государственное автономное образовательное учреждение высшего профессионального образования "Национальный исследовательский ядерный университет "МИФИ" (НИЯУ МИФИ) Способ радиационно-стимулированного термического окисления кремния

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3642442A (en) * 1964-03-25 1972-02-15 Ppg Industries Inc Process for preparing pigmentary metal oxide
US3652331A (en) * 1968-03-22 1972-03-28 Shumpei Yamazaki Process for forming a film on the surface of a substrate by a gas phase
US4268538A (en) * 1977-03-09 1981-05-19 Atomel Corporation High-pressure, high-temperature gaseous chemical method for silicon oxidation
US4275094A (en) * 1977-10-31 1981-06-23 Fujitsu Limited Process for high pressure oxidation of silicon
US4409260A (en) * 1979-08-15 1983-10-11 Hughes Aircraft Company Process for low-temperature surface layer oxidation of a semiconductor substrate
JPS5969142A (ja) * 1982-10-13 1984-04-19 Toshiba Corp 膜形成方法及び膜形成装置
US4599247A (en) * 1985-01-04 1986-07-08 Texas Instruments Incorporated Semiconductor processing facility for providing enhanced oxidation rate
JPS62229873A (ja) * 1986-03-29 1987-10-08 Hitachi Ltd 薄膜半導体装置の製造方法
JPS6315468A (ja) * 1986-07-08 1988-01-22 Sharp Corp 薄膜トランジスタの製造方法
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
JPH03257182A (ja) * 1990-03-07 1991-11-15 Hitachi Ltd 表面加工装置
JPH0637317A (ja) * 1990-04-11 1994-02-10 General Motors Corp <Gm> 薄膜トランジスタおよびその製造方法
US5147826A (en) * 1990-08-06 1992-09-15 The Pennsylvania Research Corporation Low temperature crystallization and pattering of amorphous silicon films
US5112764A (en) * 1990-09-04 1992-05-12 North American Philips Corporation Method for the fabrication of low leakage polysilicon thin film transistors
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
US5393683A (en) * 1992-05-26 1995-02-28 Micron Technology, Inc. Method of making semiconductor devices having two-layer gate structure
US5648282A (en) * 1992-06-26 1997-07-15 Matsushita Electronics Corporation Autodoping prevention and oxide layer formation apparatus
JP2903884B2 (ja) * 1992-07-10 1999-06-14 ヤマハ株式会社 半導体装置の製法
EP0612102B1 (en) * 1993-02-15 2001-09-26 Semiconductor Energy Laboratory Co., Ltd. Process for the fabrication of a crystallised semiconductor layer
US5275851A (en) * 1993-03-03 1994-01-04 The Penn State Research Foundation Low temperature crystallization and patterning of amorphous silicon films on electrically insulating substrates
JP3193803B2 (ja) * 1993-03-12 2001-07-30 株式会社半導体エネルギー研究所 半導体素子の作製方法
JPH0710935U (ja) * 1993-07-24 1995-02-14 ヤマハ株式会社 縦型熱処理炉
US5663077A (en) * 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
JPH0766424A (ja) * 1993-08-20 1995-03-10 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2814049B2 (ja) * 1993-08-27 1998-10-22 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3562590B2 (ja) * 1993-12-01 2004-09-08 株式会社半導体エネルギー研究所 半導体装置作製方法
US5591681A (en) * 1994-06-03 1997-01-07 Advanced Micro Devices, Inc. Method for achieving a highly reliable oxide film

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6607946B1 (en) 1996-05-22 2003-08-19 Micron Technology, Inc. Process for growing a dielectric layer on a silicon-containing surface using a mixture of N2O and O3
US6864125B2 (en) 1996-05-22 2005-03-08 Micron Technology, Inc. Process for growing a dielectric layer on a silicon-containing surface using a mixture of N2O and O3
US7235498B2 (en) 1996-05-22 2007-06-26 Micron Technology, Inc. Process for growing a dielectric layer on a silicon-containing surface using a mixture of N2O and O3
US7618901B2 (en) 1996-05-22 2009-11-17 Micron Technology, Inc. Process for growing a dielectric layer on a silicon-containing surface using a mixture of N2O and O3

Also Published As

Publication number Publication date
US6150203A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
JP3963961B2 (ja) 半導体装置の作製方法
US5840600A (en) Method for producing semiconductor device and apparatus for treating semiconductor device
KR100453311B1 (ko) 박막 트랜지스터 및 그 제조 방법
WO2004079826A1 (ja) 薄膜トランジスタの製造方法、及び表示装置と電子機器
US20060051903A1 (en) Method of manufacturing thin film semiconductor device, and thin film semiconductor device
JPH09213630A (ja) 半導体装置の作製方法
JPH0878693A (ja) 半導体装置の作製方法
JP3359794B2 (ja) 半導体装置の作製方法
US6706572B1 (en) Method for manufacturing a thin film transistor using a high pressure oxidation step
JP3874814B2 (ja) 半導体装置の作製方法
JP3565910B2 (ja) 半導体装置の作製方法
JP3874815B2 (ja) 半導体装置の作製方法
JP2759411B2 (ja) 半導体装置およびその作製方法
JP4185133B2 (ja) 半導体装置の作製方法
JP3565911B2 (ja) 半導体装置の作製方法
JP3173757B2 (ja) 半導体装置の作製方法
JP2001332734A (ja) 薄膜トランジスタの製造方法
JPH0799323A (ja) 半導体装置の作製方法
JP2860894B2 (ja) 半導体装置作製方法
JP3173758B2 (ja) 半導体装置およびその作製方法
JP3445573B2 (ja) 半導体装置
JP3564505B2 (ja) 半導体装置の作製方法
KR100624430B1 (ko) 다결정 실리콘 제조방법
JP3340407B2 (ja) 絶縁被膜および半導体装置
WO2010024278A1 (ja) 薄膜トランジスタの製造方法及び薄膜トランジスタ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070605

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20070625