KR100624430B1 - 다결정 실리콘 제조방법 - Google Patents
다결정 실리콘 제조방법Info
- Publication number
- KR100624430B1 KR100624430B1 KR1020040056815A KR20040056815A KR100624430B1 KR 100624430 B1 KR100624430 B1 KR 100624430B1 KR 1020040056815 A KR1020040056815 A KR 1020040056815A KR 20040056815 A KR20040056815 A KR 20040056815A KR 100624430 B1 KR100624430 B1 KR 100624430B1
- Authority
- KR
- South Korea
- Prior art keywords
- polycrystalline silicon
- layer
- gate
- gate insulating
- silicon
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 title claims abstract description 52
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 25
- 238000000034 method Methods 0.000 title description 22
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 239000011810 insulating material Substances 0.000 claims abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 5
- 238000009616 inductively coupled plasma Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 25
- 238000000059 patterning Methods 0.000 claims description 7
- 230000003213 activating effect Effects 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 230000006866 deterioration Effects 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 41
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 238000000151 deposition Methods 0.000 description 10
- 229920003023 plastic Polymers 0.000 description 10
- 239000004033 plastic Substances 0.000 description 10
- 230000008021 deposition Effects 0.000 description 8
- 239000010408 film Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 239000011521 glass Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 2
- 239000003779 heat-resistant material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 229920001621 AMOLED Polymers 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02664—Aftertreatments
- H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
Abstract
양질의 다결정 실리콘 TFT의 제조제조방법에 관해 개시된다. 본 발명에 따른 다결정 실리콘 TFT의 제조방법은:
게이트 위에 게이트 절연물질층과 비정질 실리콘층을 ICP-CVD(Inductively Coupled Plasma Chemical Vapor Deposition )에 의해 연속 형성하는 단계; 상기 비정질 실리콘을 열처리하여 다결정 실리콘을 형성하는 단계;를 포함하고,
상기 게이트절연물질층을 형성하기 위하여 SiH4/O2/Ar 을 1:25:50 sccm 으로 공급하고, 파워는 1000W, 압력은 15mTorr로 조절한다.
본 발명은 하나의 챔버 내에서 게이트 절연층과 실리콘층이 연속 증착되기 때문에 게이트 절연층과 실리콘 층간의 계면 특성의 악화를 방지할 수 있다.
다결정, 바텀, 게이트, TFT
Description
도 1은 본 발명에 따라 제조되는 바텀 게이트 다결정 실리콘 TFT의 개략적 단면도이다.
도 2a 내지 도 2i는 본 발명에 따른 다결정 실리콘의 제조공정을 설명하는 도면이다.
도 3a 및 도 3b는 본 발명에 의해 제조된 다결정 실리콘 TFT의 게이트 절연층의 전기적 특성을 보이는 그래프이다.
본 발명은 다결정 실리콘 박막트랜지스터의 제조방법{Fabrication method of poly crystalline Si thin film transistor}에 관한 것이다.
다결정 실리콘(poly crystalline Si, poly-Si)은 비정질 실리콘(amorphous Si, a-Si)에 비해 높은 이동도(mobility)를 가지기 때문에 평판 디스플레이 소자뿐 아니라 태양전지 등 다양한 전자 소자 등에 응용된다.
일반적으로 양질의 다결정 실리콘 결정을 얻기 위해서는 열에 강한 재료 예를 들어 유리 등이 이용된다. 유리와 같이 열에 강한 재료에 형성되는 다결정 실리 콘의 제조에는 CVD 또는 PECVD 와 같은 고온하에서의 a-Si 증착법이 이용되며 이러한 종래 방법에 의해 얻을 수 있는 결정입자의 최대 크기는 약 3000 ~ 4000Å 정도이며 그 이상의 크기는 얻기 매우 어려운 것으로 알려져 있다. 따라서, 보다 큰 입경을 가지는 다결정 실리콘의 제조기술의 개발은 하나의 과제로 남아 있다.
한편, 최근에는 플라스틱 기판에 다결정 실리콘 전자소자를 형성하는 방법이 연구되고 있다. 플라스틱의 열변형을 방지하기 위하여 다결정 실리콘 전자소자를 형성하기 위한 스퍼터링과 같은 소위 저온 공정(low temperature process)의 도입이 불가피하다. 이러한 저온 공정은 기판에 대한 열 충격을 방지하기 위해서도 필요하고 나아가서는 소자 제조시 고온 공정에서 발생하는 공정 결함을 억제하기 위해서도 필요하다. 플라스틱 기판은 열에 약한 단점 외에 가볍고 유연하면서도 튼튼한 장점을 가지기 때문에 최근에 평판 디스플레이 소자의 기판으로서 연구되고 있다.
캐리 등(Carry et. al, 미국특허 5,817,550호)은 실리콘 채널을 플라스틱 기판에 형성하는 공정에서 플라스틱의 손상을 방지할 수 있는 방법을 제시한다.
일반적으로 다결정 실리콘 TFT는 게이트가 채널 위에 형성되는 소위 탑 게이트(top gate) 방식을 취하고 있다. 즉, 기판상에 채널이 마련되고 그 위에 게이트 절연층 및 게이트가 마련된다.
이러한 탑 게이트 방식의 TFT는 실리콘층과 그 위의 게이트 절연층 간에 좋지 않은 계면 특성을 가진다. 실리콘층과 그 위의 게이트 절연층 간의 나쁜 계면 특성은 다결정 실리콘 형성 후 이를 패터닝 하는 과정의 전후에 다결정 실리콘이 공기 중에 노출됨으로써 불순 가스의 접촉 및 표면의 일부 산화 등에 기인한다.
이러한 계면특성의 악화를 방지하기 위해서는 다결정 실리콘에 대기 중에 노출되는 것으로 방지하는 것이 필요하다.
바텀 게이트 방식의 TFT은 실리콘이 절연층에 덮인 상태에서 패터닝 되며, 따라서 실리콘이 공기 중에 노출되지 않는다. 따라서 바텀 게이트 방식의 TFT에서는 대기 중 노출에 의해 계면특성의 악화는 발생하지 않는다. 그러나 이러한 바텀 게이트 방식의 TFT는 비정질 실리콘에 의한 것이다. 이러한 바텀 게이트 방식은 다결정 TFT에는 적용될 수 없다. 이는 게이트 및 게이트 절연층이 형성된 상태에서 다결정 실리콘을 형성하는 과정에서 비정질 실리콘을 열처리 시 가해지는 고열에 의해 열에 약한 하부 적층, 예를 들어 알루미늄 등과 같이 열에 약한 게이트가 손상될 수 있기 때문이다. 따라서, 현재까지는 바텀 게이트 방식의 다결정 실리콘 TFT는 제작하기 매우 어려운 것으로 알려져 있다.
본 발명은 공기 중 노출에 의한 계면특성의 악화를 방지하여 양질의 다결정 실리콘 TFT를 제조하는 방법을 제공한다.
본 발명은 바텀 게이트 방식의 다결정 실리콘 TFT를 용이하게 제조할 수 있는 제조 방법을 제공한다.
본 발명에 따른 다결정 실리콘 TFT 제조방법의 한 유형에 따르면:
기판에 게이트를 형성하는 단계;
상기 게이트 위에 게이트 절연물질층과 비정질 실리콘층을 ICP-CVD(inductively Coupled Plasma Chemical Vapor Deposition )에 의해 연속 형성하는 단계;
상기 비정질 실리콘을 열처리하여 다결정 실리콘을 형성하는 단계;
상기 다결정 실리콘에서 채널 외의 영역을 도핑하는 단계;
상기 도핑영역을 활성화하는 단계; 그리고
상기 다결정 실리콘과 그 하부의 게이트 절연층을 패터닝하는 단계;를 포함하고,
상기 게이트 절연물질층을 형성하기 위하여,
SiH4/O2/Ar 을 1:25:50 sccm 으로 공급하고, 파워는 1000W, 압력은 15mTorr로 조절하는 것을 특징으로 하는 다결정 실리콘 TFT의 제조방법이 제공된다.
본 발명에 따른 다결정 실리콘 TFT 제조방법의 다른 유형에 따르면:
기판에 게이트를 형성하는 단계;
상기 게이트 위에 게이트 절연물질층과 비정질 실리콘층을 ICP-CVD(inductively Coupled Plasma Chemical Vapor Deposition )에 의해 연속 형성하는 단계;
상기 비정질 실리콘을 열처리하여 다결정 실리콘을 형성하는 단계;
상기 다결정 실리콘에서 채널 외의 영역을 도핑하는 단계;
상기 도핑영역을 활성화하는 단계; 그리고
상기 다결정 실리콘과 그 하부의 게이트 절연층을 패터닝하는 단계;를 포함하고,
상기 비정질 실리콘층을 형성하기 위하여,
SiH4/He 를 2:20 sccm으로 공급하고 이때에 파워는 600W, 압력은 25mTorr로 조절하는 것을 특징으로 다결정 실리콘 TFT의 제조방법이 제공된다.
상기 게이트 절연물질층을 형성하기 위하여,
SiH4/O2/Ar 을 1:25:50 sccm 으로 공급하고, 파워는 1000W, 압력은 15mTorr로 조절하는 것을 특징으로 하는 다결정 실리콘 TFT의 제조방법이 제공된다.
본 발명에 따른 다결정 실리콘 TFT 제조방법의 다른 유형에 따르면:
기판에 게이트를 형성하는 단계;
상기 게이트 위에 게이트 절연물질층과 비정질 실리콘층을 ICP-CVD(inductively Coupled Plasma Chemical Vapor Deposition )에 의해 연속 형성하는 단계;
상기 비정질 실리콘을 열처리하여 다결정 실리콘을 형성하는 단계;
상기 다결정 실리콘에서 채널 외의 영역을 도핑하는 단계;
상기 도핑영역을 활성화하는 단계; 그리고
상기 다결정 실리콘과 그 하부의 게이트 절연층을 패터닝하는 단계;를 포함하고,
상기 비정질 실리콘층을 형성하기 위하여,
SiH4/He 를 2:20 sccm으로 공급하고 이때에 파워는 600W, 압력은 25mTorr로 조절하는 것을 특징으로 다결정 실리콘 TFT의 제조방법이 제공된다.
상기 본 발명의 제조방법에 있어서,
상기 열처리는 ELA(Excimer Loaser Annealing)가 이용된다.
상기 도핑단계는 다결정 실리콘에서 채널영역으로 정의된 부분을 가리는 도핑 스토퍼를 형성하는 단계를 더 포함한다.
이하 첨부된 도면을 참조하면서 본 발명에 따른 다결정 실리콘 TFT의 제조방법의 실시예를 상세히 설명한다.
도 1은 본 발명에 의해 제조되는 바텀 게이트형 다결정 실리콘 TFT의 개략적 단면도이다.
도 1을 참조하면, 기판으로는 Si 기판, 유리(glass) 기판, 또는 플라스틱 기판(1)이 이용된다.
기판(1) 상에는 절연물질, 예를 들어 SiO2 로 된 버퍼층(2)이 형성되어 있다. 버퍼층(2) 위의 중앙에 게이트 또는 게이트 전극(3)이 형성되어 있고, 그 위에 SiO2 게이트 절연층(4)이 형성되어 있다. 게이트 절연층(4) 위에는 채널을 구성하며 그 양측에 도핑에 의한 소스와 드레인이 마련되어 있는 다결정 실리콘(p-Si, 5)이 형성되어 있다.
상기 다결정 실리콘(5)의 위에는 도핑시 채널영역의 도핑 방지를 위한 도핑 저지층으로서, 예를 들어 SiO2 된 스토퍼(6)가 형성되어 있다. 다결정 실리콘층(5)에서 스토퍼(6)의 하부 부분이 채널 영역이며 그 양쪽인 소스와 드레인에 해당한다.
한편, 구조물의 최상층에는 소스와 드레인에 대응한 콘택홀(7s, 7d)를 갖는 보호층(7)이 형성되어 있다. 상기 콘택홀(7s, 7d) 위에는 소스전극(8)과 드레인전극(9)이 형성되어 있다.
상기와 같은 TFT는 게이트 절연층과 다결정 실리콘층이 동일챔버에서 동일 증착법에 의해 연속 증착하는 본 발명의 제조방법의 특징에 의해 얻어지는 것이다.
이하 본 발명에 따른 바텀 게이트 TFT의 제조방법의 실시예를 상세히 설명한다.
도 2a에 도시된 바와 같이 실리콘 웨이퍼, 유리 기판 또는 플라스티 기판 등의 기판(1)을 준비한다.
도 2b에 도시된 바와 같이 상기 기판(1) 위에 버퍼층(2)을 형성한다. 버퍼층은 전기적 절연 및 실리콘의 결정화를 위한 것으로서, 기판(1)이 플라스틱인 경우 증착된 SiO2 산화막(2)이며, Si 웨이퍼의 경우에는 자연적인 산화막이다.
도 2c에 도시된 바와 같이 상기 버퍼층(2) 위에 Al 등에 의한 게이트 전극(3)을 약 1000Å의 두께로 형성한다. 게이트 전극(3)은 일반적으로 알려진 방법, 즉 금속막의 증착 및 이의 패터닝 과정을 통해 얻어진다.
도 2d에 도시된 바와 같이, 상기 게이트 전극(3)을 포함하는 상기 기판(1)의 전면에 SiO2 게이트 절연층(4)을 1000Å의 두께로 형성한 후 이에 이어 연속적으로 비정질 실리콘층(a-Si)을 약 500Å의 두께로 형성한다. 게이트 절연층(4) 및 비정질 실리콘층(4)은 동일 챔버 내에서 연속 증착되며, 증착법은 ICP-CVD 법이다.
도 2e에 도시된 바와 같이 ELA에 의해 상기 비정질실리콘(a-Si)을 열처리하여 다결정 실리콘(p-Si)을 형성한다.
도 2f에 도시된 바와 같이, 상기 게이트 전극(3)의 상방에 도핑 저지층인 SiO2 스토퍼(6)을 약 1000Å의 두께로 형성한다. 스토퍼(6)는 일반적인 증착법 및 패터닝 법에 의해 얻어진다. 상기 스토퍼(6)의 패턴에 의해 실리콘층에서 채널이 정의된다.
도 2g에 도시된 바와 같이 불순물을 주입하여 소스와 드레인을 얻기 위한 도핑층을 형성한다.
도 2h에 도시된 바와 같이 레이저를 조사하여 상기 도핑된 영역을 활성화한 다.
도 2i에 도시된 바와 같이 상기 적층물을 에칭하여 소위 "아일랜드"를 얻는다. 여기에서 아일랜드에는 상기 스토퍼 하부의 채널과 채널 양측의 의 소스와 드레인을 포함한다.
상기와 같이 소스와 드레인이 얻어진 후에는 보호층의 형성 및 콘택홀 형성 그리고 소스 및 드레인 전극의 형성 등을 위한 과정들을 거쳐서 도 1에 도시된 바와 같은 바텀 게이트형 다결정 실리콘을 얻는다.
위의 제조방법에서 게이트 절연층과 실리콘층의 연속증착은 본 발명의 특징이다.
게이트절연층을 위한 SiO2 의 증착시에는 바람직하게 SiH4/O2/Ar 을 1:25:50 sccm 으로 공급하고 이때에 파워는 1000W, 압력은 15mTorr로 조절하며 공정은 상온에서 수행한다.
그러나, 본 발명에 따라서 적용가능한 각 조건별 범위는. SiO2를 형성하기 위하여 파워는 600 ~ 1500W, 그리고 그 압력은 10 ~ 50 mtorr이다.
폴리실리콘의 모체가 되는 비정질 실리콘의 증착시에는 SiH4/He 를 2:20 sccm으로 공급하고 이때에 파워는 600W, 압력은 25mTorr로 조절한다.
상기와 같은 게이트 절연층 및 비정질 시리콘의 증착은 ICP-CVD 챔버 내에서 연속적으로 진행하여 증착물질에 따라서 그 조건을 변경한다. 상기와 같은 연속적 인 증착에 따르면 기판은 별도의 가열원이 없이도 약 150℃ 정도의 낮은 온도로 가열된다.
한편, 다결정 실리콘을 얻기 위한 비정질 실리콘의 열처리는 ELA에 의해 진행되며, 이때에 에너지는 100mJ/cm2
으로 부터 210mJ/cm2 까지 10mJ/cm
2 의 스텝으로 증가시킨다.
도 3a 및 도 3b는 본 발명에 의해 제조된 TFT에서 게이트 절연층인 SiO2 박막의 전기적 특성을 보이는 그래프이다.
도 3a는 전기장 변화에 따른 전류 밀도의 변화를 보인다. ICP-CVD에 의해 형성된 본 발명에 따른 SiO2 박막과 열 산화막의 J-V 특성을 비교하여 나타내고 있다. 전류밀도와 항복전압 특성이 열산화막의 전기적 특성과 비등한 특성을 보이고 있다.
도 3b는 전압에 대한 용량의 변화를 보이는 그래프이다. ICP-CVD에 의해 형성된 후 질소 분위기에서 200oC에서 열처리된 본 발명에 따른 SiO2 박막의 의 C-V 특성(1MHz에서 LCR 미터로 측정)을 보이는 그래프이다. 열처리 후 VFB가 -2V 정도로 감소됨을 보여주고 있다.
상기와 같은 본 발명은 열에 강한 실리콘 기판 또는 열에 약한 플라스틱 기판 상에 TFT를 제작할 때 연속 증착과 바텀 게이트 구조로 인해 Si와 SiO2의 계면 특성을 향상시킬 수 있다. 또한, 200 oC 이하의 저온에서 공정이 진행 가능하므로 열에 약한 플라스틱 기판 상에 양질의 TFT를 형성할 수 있다.
이러한 본 발명의 다결정 실리콘 제조방법은 평판 표시소자, 예를 들어 AMLCD, AMOLED 등의 제조방법에 적용되기에 적합하다.
이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.
Claims (3)
- 삭제
- 기판에 게이트를 형성하는 단계;상기 게이트 위에 게이트 절연물질층과 비정질 실리콘층을 ICP-CVD(inductively Coupled Plasma Chemical Vapor Deposition )에 의해 연속 형성하는 단계;상기 비정질 실리콘을 열처리하여 다결정 실리콘을 형성하는 단계;상기 다결정 실리콘에서 채널 외의 영역을 도핑하는 단계;상기 도핑영역을 활성화하는 단계; 그리고상기 다결정 실리콘과 그 하부의 게이트 절연층을 패터닝하는 단계;를 포함하고,상기 게이트 절연물질층을 형성하기 위하여,SiH4/O2/Ar 을 1:25:50 sccm 으로 공급하고, 파워는 1000W, 압력은 15mTorr로 조절하는 것을 특징으로 하는 다결정 실리콘 TFT의 제조방법.
- 기판에 게이트를 형성하는 단계;상기 게이트 위에 게이트 절연물질층과 비정질 실리콘층을 ICP-CVD(inductively Coupled Plasma Chemical Vapor Deposition )에 의해 연속 형성하는 단계;상기 비정질 실리콘을 열처리하여 다결정 실리콘을 형성하는 단계;상기 다결정 실리콘에서 채널 외의 영역을 도핑하는 단계;상기 도핑영역을 활성화하는 단계; 그리고상기 다결정 실리콘과 그 하부의 게이트 절연층을 패터닝하는 단계;를 포함하고,상기 비정질 실리콘층을 형성하기 위하여,SiH4/He 를 2:20 sccm으로 공급하고 이때에 파워는 600W, 압력은 25mTorr로 조절하는 것을 특징으로 하는 다결정 실리콘 TFT의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040056815A KR100624430B1 (ko) | 2004-07-21 | 2004-07-21 | 다결정 실리콘 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040056815A KR100624430B1 (ko) | 2004-07-21 | 2004-07-21 | 다결정 실리콘 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060008521A KR20060008521A (ko) | 2006-01-27 |
| KR100624430B1 true KR100624430B1 (ko) | 2006-09-19 |
Family
ID=37119539
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040056815A KR100624430B1 (ko) | 2004-07-21 | 2004-07-21 | 다결정 실리콘 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100624430B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100982311B1 (ko) | 2008-05-26 | 2010-09-15 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법 및 이를 포함하는유기전계발광표시장치 |
-
2004
- 2004-07-21 KR KR1020040056815A patent/KR100624430B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060008521A (ko) | 2006-01-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7563659B2 (en) | Method of fabricating poly-crystalline silicon thin film and method of fabricating transistor using the same | |
| JP4153500B2 (ja) | 半導体装置の製造方法 | |
| US20060003502A1 (en) | Method of fabricating semiconductor device and semiconductor fabricated by the same method | |
| US7906834B2 (en) | Display device having thin film semiconductor device and manufacturing method of thin film semiconductor device | |
| US20060145158A1 (en) | Poly-crystalline silicon thin film transistor | |
| KR100695154B1 (ko) | 실리콘 박막 트랜지스터 및 이의 제조방법 | |
| JPH10200120A (ja) | 半導体装置の製造方法 | |
| KR100666552B1 (ko) | 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자 | |
| US20060088961A1 (en) | Method of fabricating poly crystalline silicon TFT | |
| US20050148119A1 (en) | Method of manufacturing thin film transistor, method of manufacturing flat panel display, thin film transistor, and flat panel display | |
| KR100624430B1 (ko) | 다결정 실리콘 제조방법 | |
| JPH08125197A (ja) | 半導体装置の作製方法および半導体装置の作製装置 | |
| KR100205069B1 (ko) | 다결정 실리콘 박막 트랜지스터의 제조방법 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JP3874814B2 (ja) | 半導体装置の作製方法 | |
| JP2002299235A (ja) | 半導体薄膜形成方法及び薄膜半導体装置 | |
| JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
| KR101100423B1 (ko) | 실리콘 박막트랜지스터, 실리콘 박막트랜지스터의 게이트절연층 형성 방법 및 이를 이용한 실리콘 박막트랜지스터의제조방법 | |
| KR100623687B1 (ko) | 반도체 소자 형성 방법 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR20050113294A (ko) | 다결정 실리콘 박막 구조체 및 그 제조 방법 및 이를이용하는 ｔｆｔ의 제조방법 | |
| KR101201316B1 (ko) | 버퍼절연막과 이를 구비한 반도체소자 및 반도체소자의제조방법 | |
| JP4307919B2 (ja) | 半導体装置の製造方法 | |
| KR100659911B1 (ko) | 다결정 실리콘 형성방법 및 이를 이용한 박막트랜지스터의 제조 방법 | |
| JP3357347B2 (ja) | 薄膜トランジスタを有する表示装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110816 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20120814 Year of fee payment: 7 |
|
| LAPS | Lapse due to unpaid annual fee |