JP3357347B2 - 薄膜トランジスタを有する表示装置の作製方法 - Google Patents
薄膜トランジスタを有する表示装置の作製方法Info
- Publication number
- JP3357347B2 JP3357347B2 JP2000252355A JP2000252355A JP3357347B2 JP 3357347 B2 JP3357347 B2 JP 3357347B2 JP 2000252355 A JP2000252355 A JP 2000252355A JP 2000252355 A JP2000252355 A JP 2000252355A JP 3357347 B2 JP3357347 B2 JP 3357347B2
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- insulating film
- film
- semiconductor
- active layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、非単結晶半導体を
熱再結晶化させ多結晶半導体を得る方法に関するもので
ある。
熱再結晶化させ多結晶半導体を得る方法に関するもので
ある。
【０００２】
【従来の技術】気相化学反応法あるいはスパッタ法によ
って得られたアモルファスシリコン半導体を熱再結晶化
させることによって多結晶半導体を得る技術が知られて
いる。
って得られたアモルファスシリコン半導体を熱再結晶化
させることによって多結晶半導体を得る技術が知られて
いる。
【０００３】
【発明が解決しようとする課題】気相化学反応法あるい
はスパッタ法によって得られたアモルファスシリコン半
導体を熱再結晶化させることによって多結晶半導体を得
る場合、基板を約600℃の温度で長時間加熱しなければ
ならない。
はスパッタ法によって得られたアモルファスシリコン半
導体を熱再結晶化させることによって多結晶半導体を得
る場合、基板を約600℃の温度で長時間加熱しなければ
ならない。
【０００４】基板としては、工業的に安価なガラス基板
を用いるのが好ましいが、ちょうどこの600℃付近がガ
ラス基板の歪点温度であり、熱再結晶化によって得た薄
膜トランジスタを大面積液晶表示装置などに応用しよう
とする場合、このガラス基板の縮みの影響により以下の
ような問題が生じる。 イ）熱再結晶化工程におけるガラス基板の縮みが原因
で、この工程の後のフォトリソグラフィーパターンが変
形してしまい後工程のマスク合わせが困難になる。 ロ）熱再結晶工程におけるガラス基板の縮みによって、
再結晶化した多結晶半導体内部に応力が発生する。この
応力は、多結晶半導体の電気的特性に悪影響をあたえる
という問題が実験的に確かめられている。
を用いるのが好ましいが、ちょうどこの600℃付近がガ
ラス基板の歪点温度であり、熱再結晶化によって得た薄
膜トランジスタを大面積液晶表示装置などに応用しよう
とする場合、このガラス基板の縮みの影響により以下の
ような問題が生じる。 イ）熱再結晶化工程におけるガラス基板の縮みが原因
で、この工程の後のフォトリソグラフィーパターンが変
形してしまい後工程のマスク合わせが困難になる。 ロ）熱再結晶工程におけるガラス基板の縮みによって、
再結晶化した多結晶半導体内部に応力が発生する。この
応力は、多結晶半導体の電気的特性に悪影響をあたえる
という問題が実験的に確かめられている。
【０００５】
【発明の目的】本発明は、気相化学反応法あるいはスパ
ッタ法などにより得られた非単結晶半導体を熱再結晶化
させることによって多結晶半導体を得る工程において問
題となる、ガラス基板の縮みの問題を解決すること、並
びに前記ガラス基板の縮みが原因である、熱再結晶化工
程における多結晶半導体中の応力の発生を最小に抑え、
この基板上に設けられる半導体よりなる半導体装置の電
気的特性を向上させることを発明の目的とする。
ッタ法などにより得られた非単結晶半導体を熱再結晶化
させることによって多結晶半導体を得る工程において問
題となる、ガラス基板の縮みの問題を解決すること、並
びに前記ガラス基板の縮みが原因である、熱再結晶化工
程における多結晶半導体中の応力の発生を最小に抑え、
この基板上に設けられる半導体よりなる半導体装置の電
気的特性を向上させることを発明の目的とする。
【０００６】
【課題を解決するための手段】本発明は、ガラス基板を
該ガラス基板の歪点以下の温度で熱処理する工程と、前
記熱処理されたガラス基板上に非単結晶半導体を設ける
工程と、前記ガラス基板上に設けられた非単結晶半導体
を加熱することにより多結晶化させる工程を有すること
を特徴とする半導体作製方法である。
該ガラス基板の歪点以下の温度で熱処理する工程と、前
記熱処理されたガラス基板上に非単結晶半導体を設ける
工程と、前記ガラス基板上に設けられた非単結晶半導体
を加熱することにより多結晶化させる工程を有すること
を特徴とする半導体作製方法である。
【０００７】ガラス基板をその歪点以下の温度で熱処理
するのは、このガラス基板上に設けられる非単結晶半導
体を多結晶化する工程において加えられる熱に対しての
ガラス基板の縮みを最小にし、さらにこのことによっ
て、このガラス基板上に設けられる半導体の電気的特性
を向上させるためである。
するのは、このガラス基板上に設けられる非単結晶半導
体を多結晶化する工程において加えられる熱に対しての
ガラス基板の縮みを最小にし、さらにこのことによっ
て、このガラス基板上に設けられる半導体の電気的特性
を向上させるためである。
【０００８】これは、熱再結晶化の再に加えられる熱に
よるガラス基板の縮みによって、このガラス基板上で熱
再結晶化された多結晶半導体中に応力が発生し、この応
力が原因でこの基板上に作製される多結晶半導体中の界
面準位が高くなってしまい、多結晶半導体の電気的特性
が低下してしまうという実験事実に基づくものである。
よるガラス基板の縮みによって、このガラス基板上で熱
再結晶化された多結晶半導体中に応力が発生し、この応
力が原因でこの基板上に作製される多結晶半導体中の界
面準位が高くなってしまい、多結晶半導体の電気的特性
が低下してしまうという実験事実に基づくものである。
【０００９】熱処理するのは、ガラス基板を予め熱する
ことによってガラス基板の熱に対する性質を変えるため
である。
ことによってガラス基板の熱に対する性質を変えるため
である。
【００１０】この熱処理の際の加熱は、電気炉において
大気圧の不活性気体中で行なってもよいが、水素を添加
した雰囲気中においてこの熱処理を行なうと基板の洗浄
を同時に行なうことができる。
大気圧の不活性気体中で行なってもよいが、水素を添加
した雰囲気中においてこの熱処理を行なうと基板の洗浄
を同時に行なうことができる。
【００１１】また、非単結晶半導体を加熱することによ
り熱再結晶化させる工程は電気炉において大気圧の不活
性気体中で行なうものである。
り熱再結晶化させる工程は電気炉において大気圧の不活
性気体中で行なうものである。
【００１２】再結晶化させる工程における加熱を不活性
気体中で行なうことは、重要である。なぜならば、半導
体が熱再結晶化の過程において気体(例えば酸素)と反応
することは、防がなければならないからである。
気体中で行なうことは、重要である。なぜならば、半導
体が熱再結晶化の過程において気体(例えば酸素)と反応
することは、防がなければならないからである。
【００１３】ここでいう非単結晶半導体とは、アモルフ
ァス状態，セミアモルファス状態，及びに微結晶状態に
ある非単結晶半導体を指すもので、多結晶状態を含むも
のではない。
ァス状態，セミアモルファス状態，及びに微結晶状態に
ある非単結晶半導体を指すもので、多結晶状態を含むも
のではない。
【００１４】また上記微結晶状態というのは、アモルフ
ァス状態の中に結晶状態が散在している状態を指すもの
である。
ァス状態の中に結晶状態が散在している状態を指すもの
である。
【００１５】熱処理されたガラス基板上に非単結晶半導
体を設ける工程というのは、気相化学反応法, スパッタ
法, 真空蒸着法, イオンクラスタービーム法, 分子線エ
ピキタシー法，レーザーアブレーション法などを使用し
て非単結晶半導体を作製することをいうのである。
体を設ける工程というのは、気相化学反応法, スパッタ
法, 真空蒸着法, イオンクラスタービーム法, 分子線エ
ピキタシー法，レーザーアブレーション法などを使用し
て非単結晶半導体を作製することをいうのである。
【００１６】ガラスの歪点は、ガラスの粘度が4×1014p
oise(logη=14.5)のときの温度として定義される。
oise(logη=14.5)のときの温度として定義される。
【００１７】
【実施例】〔実施例１〕本実施例において用いたガラス
基板は、旭硝子のAN-2ノンアルカリガラスで、このガラ
スの歪点は616℃である。
基板は、旭硝子のAN-2ノンアルカリガラスで、このガラ
スの歪点は616℃である。
【００１８】まずこのガラス基板に対して610℃の温度
で12時間の熱処理を行った。熱処理の方法は、電気炉に
おいて大気圧の不活性気体(N2)中で行なうものである
が、水素が添加された減圧状態にある不活性気体の雰囲
気中で行なってもよい。
で12時間の熱処理を行った。熱処理の方法は、電気炉に
おいて大気圧の不活性気体(N2)中で行なうものである
が、水素が添加された減圧状態にある不活性気体の雰囲
気中で行なってもよい。
【００１９】つぎに、スパッタ法によりSi02膜を200nm
の厚さに形成してから、その上にPCVD法によりa-Si膜を
100nmの厚さに堆積して、600℃の温度で96時間の時間を
かけa-Si膜の熱再結晶化を行った。熱再結晶化は、電気
炉において大気圧の不活性気体(N2)中で行なうものであ
る。
の厚さに形成してから、その上にPCVD法によりa-Si膜を
100nmの厚さに堆積して、600℃の温度で96時間の時間を
かけa-Si膜の熱再結晶化を行った。熱再結晶化は、電気
炉において大気圧の不活性気体(N2)中で行なうものであ
る。
【００２０】以上が本発明の実施例であるが、以下実験
デーダを示し本発明の効果を明らかにする。
デーダを示し本発明の効果を明らかにする。
【００２１】まず、本発明の目的の一つである加熱時の
ガラス基板の縮みを防ぐことについての実験結果を示
す。
ガラス基板の縮みを防ぐことについての実験結果を示
す。
【００２２】図１は、本実施例において用いた熱処理し
たガラス基板(AN-2ノンアルカリガラス)(A)と、同じ材
質のガラス基板において熱処理を行わなかった場合(B)
における、ガラスの縮み率の温度依存性を示したもので
ある。
たガラス基板(AN-2ノンアルカリガラス)(A)と、同じ材
質のガラス基板において熱処理を行わなかった場合(B)
における、ガラスの縮み率の温度依存性を示したもので
ある。
【００２３】図１より明らかなように熱処理したガラス
基板(A)の縮みは、熱処理しなかったガラス基板(B)の縮
みの1/5以下であることがわかる。
基板(A)の縮みは、熱処理しなかったガラス基板(B)の縮
みの1/5以下であることがわかる。
【００２４】また、縮みは活性形の温度依存性をもって
おり、温度上昇に従って、指数的に増加する傾向がある
ことがわかる。
おり、温度上昇に従って、指数的に増加する傾向がある
ことがわかる。
【００２５】図２は、本実施例と同じように610℃の温
度で12時間の熱処理を行ったガラス基板(AN-2ノンアル
カリガラス)(A)と未処理のガラス基板(AN-2ノンアルカ
リガラス)(B)を一定の加熱温度600℃で加熱した場合に
おける、ガラスの縮み率の加熱時間への依存性を示すも
のである。
度で12時間の熱処理を行ったガラス基板(AN-2ノンアル
カリガラス)(A)と未処理のガラス基板(AN-2ノンアルカ
リガラス)(B)を一定の加熱温度600℃で加熱した場合に
おける、ガラスの縮み率の加熱時間への依存性を示すも
のである。
【００２６】図２より明らかなようにガラス縮みは、最
初の数時間が一番大きく、加熱時間が長くなると飽和し
ていく傾向が見られる。
初の数時間が一番大きく、加熱時間が長くなると飽和し
ていく傾向が見られる。
【００２７】96時間加熱した場合、熱処理をしないAN-2
ノンアルカリガラス(B)の縮みは約2000ppmで、熱処理を
したAN-2ノンアルカリガラス(A)の縮みは約500ppmであ
った。
ノンアルカリガラス(B)の縮みは約2000ppmで、熱処理を
したAN-2ノンアルカリガラス(A)の縮みは約500ppmであ
った。
【００２８】以上のことよりガラス基板を前もって熱処
理することによって、ガラス基板上に設けられる非単結
晶半導体を多結晶化する工程において加えられる熱に対
してのガラス基板の縮みを最小にできることがわかる。
理することによって、ガラス基板上に設けられる非単結
晶半導体を多結晶化する工程において加えられる熱に対
してのガラス基板の縮みを最小にできることがわかる。
【００２９】また実験データより求めたガラス基板(AN-
2ノンアルカリガラス)の活性エネルギーは0.08eV程度
で、AN-2ノンアルカリガラスの転移点温度(668℃)に対
応しており、これはガラスの性質に関係しているものと
考えられる。
2ノンアルカリガラス)の活性エネルギーは0.08eV程度
で、AN-2ノンアルカリガラスの転移点温度(668℃)に対
応しており、これはガラスの性質に関係しているものと
考えられる。
【００３０】この実験データより活性エネルギーを求め
るのには、図１に示されるグラフの直線を表す式である
Ｒ＝Ａexp(-Ea/kT)の関係式を用いた。Ａは比例定数、E
aは活性エネルギー、kはボルツマン定数である。
るのには、図１に示されるグラフの直線を表す式である
Ｒ＝Ａexp(-Ea/kT)の関係式を用いた。Ａは比例定数、E
aは活性エネルギー、kはボルツマン定数である。
【００３１】図３は、本実施例である熱処理したガラス
基板(AN-2ノンアルカリガラス)上に、スパッタ法により
SiO2膜を200nmの厚さに形成し、その上にPCVD法によりa
-Si膜を100nmの厚さに堆積して、600℃の温度で96時間
の時間をかけa-Si膜の熱再結晶化を行った半導体(a)
と、本実施例におけるガラス基板の熱処理を行なわず、
この基板上にスパッタ法によりSiO2膜を200nmの厚さに
形成してから、その上にPCVD法によりa-Si膜を100nmの
厚さに堆積して、600℃の温度で96時間の時間をかけa-S
i膜の熱再結晶化を行った半導体(b)と、石英基板上にス
パッタ法によりSiO 2膜を200nmの厚さに形成してから、
その上にPCVD法によりa-Si膜を100nmの厚さに堆積し
て、600℃の温度で96時間の時間をかけa-Si膜の熱再結
晶化を行った半導体(c)の３種類の半導体について、そ
のラマンスペクトルの基板依存性を示したものである。
図３における縦軸の相対強度は結晶性の強さを表すもの
である。
基板(AN-2ノンアルカリガラス)上に、スパッタ法により
SiO2膜を200nmの厚さに形成し、その上にPCVD法によりa
-Si膜を100nmの厚さに堆積して、600℃の温度で96時間
の時間をかけa-Si膜の熱再結晶化を行った半導体(a)
と、本実施例におけるガラス基板の熱処理を行なわず、
この基板上にスパッタ法によりSiO2膜を200nmの厚さに
形成してから、その上にPCVD法によりa-Si膜を100nmの
厚さに堆積して、600℃の温度で96時間の時間をかけa-S
i膜の熱再結晶化を行った半導体(b)と、石英基板上にス
パッタ法によりSiO 2膜を200nmの厚さに形成してから、
その上にPCVD法によりa-Si膜を100nmの厚さに堆積し
て、600℃の温度で96時間の時間をかけa-Si膜の熱再結
晶化を行った半導体(c)の３種類の半導体について、そ
のラマンスペクトルの基板依存性を示したものである。
図３における縦軸の相対強度は結晶性の強さを表すもの
である。
【００３２】図３より明らかなごとく、その歪み点以下
の温度で熱処理しなかったガラス基板上に設けられた多
結晶シリコン半導体(b)、並びに石英基板上に設けられ
た多結晶シリコン半導体(c)の膜に比べて、本実施例で
ある、その歪み点以下の温度で熱処理したガラス基板上
に設けられた多結晶シリコン半導体(a)の膜の結晶性は
著しく強く、またそのピークも石英基板上に設けられた
多結晶シリコン半導体と同じ位置に鋭くに出ているのが
わかる。
の温度で熱処理しなかったガラス基板上に設けられた多
結晶シリコン半導体(b)、並びに石英基板上に設けられ
た多結晶シリコン半導体(c)の膜に比べて、本実施例で
ある、その歪み点以下の温度で熱処理したガラス基板上
に設けられた多結晶シリコン半導体(a)の膜の結晶性は
著しく強く、またそのピークも石英基板上に設けられた
多結晶シリコン半導体と同じ位置に鋭くに出ているのが
わかる。
【００３３】従来、熱再結晶化によるものでは、石英基
板上に設けられた多結晶シリコン半導体が最良のものと
されていた、よってその歪み点以下の温度で熱処理した
ガラス基板上に設けられた多結晶シリコン半導体(a)の
膜のラマンスペクトルのピークが石英基板上に設けられ
た多結晶シリコン半導体(c)と同じ位置に鋭くに出たこ
とは、その歪み点以下の温度で熱処理したガラス基板上
に設けられた多結晶シリコン半導体(a)の膜が純粋に多
結晶シリコン半導体としての特性を持っていることを意
味すると考えられる。
板上に設けられた多結晶シリコン半導体が最良のものと
されていた、よってその歪み点以下の温度で熱処理した
ガラス基板上に設けられた多結晶シリコン半導体(a)の
膜のラマンスペクトルのピークが石英基板上に設けられ
た多結晶シリコン半導体(c)と同じ位置に鋭くに出たこ
とは、その歪み点以下の温度で熱処理したガラス基板上
に設けられた多結晶シリコン半導体(a)の膜が純粋に多
結晶シリコン半導体としての特性を持っていることを意
味すると考えられる。
【００３４】即ち従来は、膜中の内部応力の影響で多結
晶シリコン半導体としての特性が損なわれていたのに対
して、本実施例では、多結晶シリコン半導体中の内部応
力の発生を最小限度に押さえることが出来たので、本来
の多結晶シリコンの特性が表れたのである。
晶シリコン半導体としての特性が損なわれていたのに対
して、本実施例では、多結晶シリコン半導体中の内部応
力の発生を最小限度に押さえることが出来たので、本来
の多結晶シリコンの特性が表れたのである。
【００３５】また、熱処理していないガラス基板上に設
けられた多結晶シリコン半導体(b)は、そのピークが多
結晶シリコンの位置からずれていることもわかる。これ
は内部応力の発生によって多結晶シリコン半導体の特性
が損なわれたためである。
けられた多結晶シリコン半導体(b)は、そのピークが多
結晶シリコンの位置からずれていることもわかる。これ
は内部応力の発生によって多結晶シリコン半導体の特性
が損なわれたためである。
【００３６】以上のことより、ガラス基板をその歪み点
以下の温度で熱処理する方法は、この後の加熱過程にお
けるガラス基板の縮みを減少させることのみならず、こ
のガラス基板上に設けられ熱再結晶化される半導体中に
おける内部応力の減少と結晶性の改善に有効な手段であ
ることがわかる。
以下の温度で熱処理する方法は、この後の加熱過程にお
けるガラス基板の縮みを減少させることのみならず、こ
のガラス基板上に設けられ熱再結晶化される半導体中に
おける内部応力の減少と結晶性の改善に有効な手段であ
ることがわかる。
【００３７】また、従来基板上に設けられたアモルファ
スシリコン半導体を熱再結晶化して多結晶シリコン半導
体を作る場合、基板として石英基板を用いるのが最良と
されていたが、本実施例より得られたデータによれば、
石英基板上に設けられた多結晶シリコン半導体よりも本
発明の実施例である熱処理したガラス基板上に設けられ
た多結晶シリコン半導体の方がその結晶性が高いという
測定結果が得られた。
スシリコン半導体を熱再結晶化して多結晶シリコン半導
体を作る場合、基板として石英基板を用いるのが最良と
されていたが、本実施例より得られたデータによれば、
石英基板上に設けられた多結晶シリコン半導体よりも本
発明の実施例である熱処理したガラス基板上に設けられ
た多結晶シリコン半導体の方がその結晶性が高いという
測定結果が得られた。
【００３８】〔実施例２〕以下、本発明を用いて熱再結
晶p-SiTFTを作製した実施例を、図４を用いて説明す
る。
晶p-SiTFTを作製した実施例を、図４を用いて説明す
る。
【００３９】本実施例は、610℃の温度で12時間の熱処
理を行ったガラス基板(AN-2ノンアルカリガラス)(1)上
に熱再結晶p-SiTFTを作製したものである。
理を行ったガラス基板(AN-2ノンアルカリガラス)(1)上
に熱再結晶p-SiTFTを作製したものである。
【００４０】まずガラス基板(AN-2ノンアルカリガラス)
に対して610℃の温度で12時間の熱処理を行う。熱処理
の方法は、電気炉において大気圧の不活性気体(N2)中で
行なうものであるが、水素が添加された大気圧または減
圧状態にある不活性気体中でおこなうと、基板の洗浄も
同時に出来る。
に対して610℃の温度で12時間の熱処理を行う。熱処理
の方法は、電気炉において大気圧の不活性気体(N2)中で
行なうものであるが、水素が添加された大気圧または減
圧状態にある不活性気体中でおこなうと、基板の洗浄も
同時に出来る。
【００４１】つぎに、ＲＦスパッタ法によりSiO2膜(2)
を200nmの厚さに形成する。成膜条件は、圧力0.5pa,温
度100℃,RF周波数13.56MHz,RF出力400Wである。
を200nmの厚さに形成する。成膜条件は、圧力0.5pa,温
度100℃,RF周波数13.56MHz,RF出力400Wである。
【００４２】その上にＲＦスパッタ法によりa-Si活性層
(3)を100nmの厚さに堆積する。成膜条件は、圧力0.5pa,
温度150℃,RF周波数13.56MHz,RF出力400Wである。
(3)を100nmの厚さに堆積する。成膜条件は、圧力0.5pa,
温度150℃,RF周波数13.56MHz,RF出力400Wである。
【００４３】この後前記a-Si膜(3)を窒素雰囲気中にお
いて温度600℃の温度で96時間かけて熱再結晶化をおこ
なった。熱再結晶化は、電気炉において大気圧の不活性
気体(N2)中で行なうものである。
いて温度600℃の温度で96時間かけて熱再結晶化をおこ
なった。熱再結晶化は、電気炉において大気圧の不活性
気体(N2)中で行なうものである。
【００４４】この熱再結晶化させた熱再結晶p-Siに対し
てデバイス分離パターンニングを行い(a)の形状を得
た。
てデバイス分離パターンニングを行い(a)の形状を得
た。
【００４５】つぎに、n+a-Si膜(4)を以下の条件でPCVD
法により50nmの厚さに成膜した。成膜条件は、圧力6.65
pa, 温度350℃,RF周波数13.56MHz,RF出力400W,PH3(5
％):SiH4:H2=0.2:0.3:50 sccmである。
法により50nmの厚さに成膜した。成膜条件は、圧力6.65
pa, 温度350℃,RF周波数13.56MHz,RF出力400W,PH3(5
％):SiH4:H2=0.2:0.3:50 sccmである。
【００４６】この後ゲート領域パターニングを行い(b)
の形状を得た。
の形状を得た。
【００４７】つぎにゲート酸化膜(SiO2)(5)を100nmの厚
さにスパッタ法により以下の条件で成膜し(c)の形状を
得た。膜形成条件は、圧力0.5pa,温度100℃,RF周波数1
3.56MHz,RF出力400Wである。
さにスパッタ法により以下の条件で成膜し(c)の形状を
得た。膜形成条件は、圧力0.5pa,温度100℃,RF周波数1
3.56MHz,RF出力400Wである。
【００４８】つぎにコンタクトホール開けパターニング
を行い(d)の形状をえた。
を行い(d)の形状をえた。
【００４９】最後に真空蒸着によりアルミ電極(6)を300
nmの厚さに形成し、パターニングすることにより(e)の
形状を得p-SiTFTを完成させた。
nmの厚さに形成し、パターニングすることにより(e)の
形状を得p-SiTFTを完成させた。
【００５０】尚、図４(e)に示すp-SiTFTにおいて、Ｓは
Source電極、ＧはGate電極、ＤはDrain電極である。以
下本実施例である熱処理した基板上に作製したp-SiTFT
(a')と、熱処理をしていないガラス基板(旭硝子のAN-2
ノンアルカリガラス)上に作製したp-SiTFT(b')と、石英
基板上に本実施例と同様な方法で作製したp-SiTFT(c')
の３種類の比較評価の結果を示す。
Source電極、ＧはGate電極、ＤはDrain電極である。以
下本実施例である熱処理した基板上に作製したp-SiTFT
(a')と、熱処理をしていないガラス基板(旭硝子のAN-2
ノンアルカリガラス)上に作製したp-SiTFT(b')と、石英
基板上に本実施例と同様な方法で作製したp-SiTFT(c')
の３種類の比較評価の結果を示す。
【００５１】比較評価の結果、図５に示すようなID-VG
特性、図６に示す基板別のゲート電圧と電界効果移動度
の関係、並びに図７に示すような電界効果移動度の基板
依存性が得られた。
特性、図６に示す基板別のゲート電圧と電界効果移動度
の関係、並びに図７に示すような電界効果移動度の基板
依存性が得られた。
【００５２】図５より明らかなように本実施例のp-SiTF
T(a')は、熱処理をしていないガラス基板(旭硝子のAN-2
ノンアルカリガラス)上に本実施例と同様な方法で作製
したp-SiTFT(b')に比べて、ドレイン電流(ID)−ゲート
電圧(VG)特性が大きく改善されており、その電気的特性
は、石英基板上に設けられたp-SiTFT(c')に近づいてい
ることがわかる。
T(a')は、熱処理をしていないガラス基板(旭硝子のAN-2
ノンアルカリガラス)上に本実施例と同様な方法で作製
したp-SiTFT(b')に比べて、ドレイン電流(ID)−ゲート
電圧(VG)特性が大きく改善されており、その電気的特性
は、石英基板上に設けられたp-SiTFT(c')に近づいてい
ることがわかる。
【００５３】また図６，図７をみると、電界効果移動度
も熱処理をしていないガラス基板(旭硝子のAN-2ノンア
ルカリガラス)上に本実施例と同様な方法で作製したp-S
iTFT(b')に比べて大きく、石英基板上に設けられたp-Si
TFT(c')の電界効果移動度と同様な値を示していること
がわかる。
も熱処理をしていないガラス基板(旭硝子のAN-2ノンア
ルカリガラス)上に本実施例と同様な方法で作製したp-S
iTFT(b')に比べて大きく、石英基板上に設けられたp-Si
TFT(c')の電界効果移動度と同様な値を示していること
がわかる。
【００５４】本実施例においては、ガラス基板上に設け
たa-Si半導体を熱再結晶化させるための出発材料とした
が、本発明はa-Si半導体以外の非単結晶半導体をガラス
基板上に設けた場合においても有効である。
たa-Si半導体を熱再結晶化させるための出発材料とした
が、本発明はa-Si半導体以外の非単結晶半導体をガラス
基板上に設けた場合においても有効である。
【００５５】また、ガラス基板に熱処理を行いガラス基
板の縮み特性を改善する際に、この熱処理を水素が添加
された減圧下の不活性気体雰囲気中で行ない、ガラス基
板の洗浄を熱処理と同時に行うことで、a-Si半導体の再
結晶化に際して悪影響を与える吸着酸素を取り除くこと
が出来る。
板の縮み特性を改善する際に、この熱処理を水素が添加
された減圧下の不活性気体雰囲気中で行ない、ガラス基
板の洗浄を熱処理と同時に行うことで、a-Si半導体の再
結晶化に際して悪影響を与える吸着酸素を取り除くこと
が出来る。
【００５６】
【発明の効果】本発明の構成をとることで、気相化学反
応法あるいはスパッタ法などにより得られた非単結晶半
導体を、熱再結晶化させることによって多結晶半導体を
得る工程において問題となる、ガラス基板の縮みの問題
を解決することができた。
応法あるいはスパッタ法などにより得られた非単結晶半
導体を、熱再結晶化させることによって多結晶半導体を
得る工程において問題となる、ガラス基板の縮みの問題
を解決することができた。
【００５７】また、ガラス基板に熱処理を行い加熱時の
ガラス基板の縮みを減少させることで、この基板上に設
けられ、熱再結晶化によって得られる多結晶半導体中に
発生する内部応力の発生を抑えることができ、この多結
晶半導体よりなる半導体装置の電気的特性を向上させる
ことができた。
ガラス基板の縮みを減少させることで、この基板上に設
けられ、熱再結晶化によって得られる多結晶半導体中に
発生する内部応力の発生を抑えることができ、この多結
晶半導体よりなる半導体装置の電気的特性を向上させる
ことができた。
【図１】 本実施例１において作製したガラス基板にお
けるガラス縮み率の温度依存性を示すものである。
けるガラス縮み率の温度依存性を示すものである。
【図２】 本実施例１において作製したガラス基板にお
けるガラス縮み率の時間依存性を示すものである。
けるガラス縮み率の時間依存性を示すものである。
【図３】 実施例１において作製したガラス基板上の半
導体と、比較例のラマンスペクトルを示したものであ
る。
導体と、比較例のラマンスペクトルを示したものであ
る。
【図４】 本実施例２において作製したp-SiTFTの作製
工程を示すものである。
工程を示すものである。
【図５】 実施例２において作製したp-SiTFTと、比較
例であるp-SiTFTのID(ドレイン電流)-VG(ゲート電圧)特
性を示したものである。
例であるp-SiTFTのID(ドレイン電流)-VG(ゲート電圧)特
性を示したものである。
【図６】 実施例２において作製したp-SiTFTと、比較
例であるp-SiTFTのゲート電圧と電界効果移動度との関
係を示したものである。
例であるp-SiTFTのゲート電圧と電界効果移動度との関
係を示したものである。
【図７】 実施例２において作製したp-SiTFTと、比較
例であるp-SiTFTの電界効果移動度を示したものであ
る。
例であるp-SiTFTの電界効果移動度を示したものであ
る。
１・・・ガラス基板 ２・・・SiO2膜 ３・・・a-Si活性層 ４・・・n+a-Si膜 ５・・・ゲート酸化膜(SiO2) ６・・・アルミ電極 Ｓ・・・Source電極 Ｇ・・・Gate電極 Ｄ・・・Drain電極
Claims (5)
- 【請求項１】 ガラス基板を該ガラス基板の歪点以下の
温度で水素を含む不活性気体雰囲気中で熱処理すること
によって、その後の加熱による前記ガラス基板の縮みが
小さくなるようにするとともに前記ガラス基板を洗浄
し、 前記熱処理した前記ガラス基板上に第１の絶縁膜を形成
し、 前記第１の絶縁膜上に半導体膜を形成し、 前記半導体膜を加熱することにより結晶化させ、 結晶化した前記半導体膜をパターニングして活性層を形
成し、 前記活性層及び前記第１の絶縁膜を覆って第２の絶縁膜
を形成し、 前記第１の絶縁膜及び前記第２の絶縁膜は同一の材料で
なり、 前記活性層は前記第１の絶縁膜及び前記第２の絶縁膜に
よって挟まれることを特徴とする薄膜トランジスタを有
する表示装置の作製方法。 - 【請求項２】 ガラス基板を該ガラス基板の歪点以下の
温度で水素を含む不活性気体雰囲気中で熱処理すること
によって、その後の加熱による前記ガラス基板の縮みが
小さくなるようにするとともに前記ガラス基板を洗浄
し、 前記熱処理した前記ガラス基板上に酸化珪素でなる第１
の絶縁膜を形成し、 前記第１の絶縁膜上に半導体膜を形成し、 前記半導体膜を加熱することにより結晶化させ、 結晶化した前記半導体膜をパターニングして活性層を形
成し、 前記活性層及び前記第１の絶縁膜を覆って酸化珪素でな
る第２の絶縁膜を形成し、 前記第１の絶縁膜は前記活性層が形成されない領域で前
記第２の絶縁膜と接することを特徴とする薄膜トランジ
スタを有する表示装置の作製方法。 - 【請求項３】 ガラス基板を該ガラス基板の歪点以下の
温度で水素を含む不活性気体雰囲気中で熱処理すること
によって、その後の加熱による前記ガラス基板の縮みが
小さくなるようにするとともに前記ガラス基板を洗浄
し、 スパッタ法によって前記熱処理した前記ガラス基板上に
第１の絶縁膜を形成し、 前記第１の絶縁膜上に半導体膜を形成し、 前記半導体膜を加熱することにより結晶化させ、 結晶化した前記半導体膜をパターニングして活性層を形
成し、 前記活性層及び前記第１の絶縁膜を覆ってスパッタ法に
よって第２の絶縁膜を形成し、 前記第１の絶縁膜は前記活性層が形成されない領域で前
記第２の絶縁膜と接することを特徴とする薄膜トランジ
スタを有する表示装置の作製方法。 - 【請求項４】 前記半導体膜はＣＶＤ法によって形成さ
れることを特徴とする請求項１乃至３のいずれか一項記
載の薄膜トランジスタを有する表示装置の作製方法。 - 【請求項５】 前記第１の絶縁膜及び前記第２の絶縁膜
は酸化珪素でなることを特徴とする請求項１又は３記載
の薄膜トランジスタを有する表示装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252355A JP3357347B2 (ja) | 2000-08-23 | 2000-08-23 | 薄膜トランジスタを有する表示装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000252355A JP3357347B2 (ja) | 2000-08-23 | 2000-08-23 | 薄膜トランジスタを有する表示装置の作製方法 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02195173A Division JP3125931B2 (ja) | 1990-07-24 | 1990-07-24 | 半導体作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001094118A JP2001094118A (ja) | 2001-04-06 |
| JP3357347B2 true JP3357347B2 (ja) | 2002-12-16 |
Family
ID=18741608
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000252355A Expired - Lifetime JP3357347B2 (ja) | 2000-08-23 | 2000-08-23 | 薄膜トランジスタを有する表示装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3357347B2 (ja) |
-
2000
- 2000-08-23 JP JP2000252355A patent/JP3357347B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001094118A (ja) | 2001-04-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5716857A (en) | Method for manufacturing a semiconductor device | |
| US20060121657A1 (en) | Method for manufacturing a semconductor device | |
| JPH06267849A (ja) | 半導体素子の作製方法 | |
| JP2700277B2 (ja) | 薄膜トランジスタの作製方法 | |
| JPH09213630A (ja) | 半導体装置の作製方法 | |
| JPH04165679A (ja) | 絶縁ゲイト型半導体装置 | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| JP3357347B2 (ja) | 薄膜トランジスタを有する表示装置の作製方法 | |
| JP3357346B2 (ja) | 半導体装置の作製方法 | |
| JPH06232402A (ja) | 薄膜半導体装置の製造方法 | |
| JP2002299235A (ja) | 半導体薄膜形成方法及び薄膜半導体装置 | |
| JPS6230314A (ja) | 結晶性半導体薄膜の製造方法 | |
| JP2535654B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
| JPH0888363A (ja) | 半導体装置及びその製造方法 | |
| JP3193366B2 (ja) | 半導体作製方法 | |
| JPH0799323A (ja) | 半導体装置の作製方法 | |
| JPH05343685A (ja) | シリコン薄膜トランジスタの製造方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH0319340A (ja) | 半導体装置の製造方法 | |
| JP3707287B2 (ja) | 半導体装置の製造方法 | |
| KR960010339B1 (ko) | 반도체장치 제조방법 | |
| KR100624430B1 (ko) | 다결정 실리콘 제조방법 | |
| JP3030366B2 (ja) | 半導体作製方法 | |
| JPH0488643A (ja) | 多結晶シリコン半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |