JP3125931B2 - 半導体作製方法 - Google Patents
半導体作製方法Info
- Publication number
- JP3125931B2 JP3125931B2 JP02195173A JP19517390A JP3125931B2 JP 3125931 B2 JP3125931 B2 JP 3125931B2 JP 02195173 A JP02195173 A JP 02195173A JP 19517390 A JP19517390 A JP 19517390A JP 3125931 B2 JP3125931 B2 JP 3125931B2
- Authority
- JP
- Japan
- Prior art keywords
- glass substrate
- semiconductor
- glass
- heat
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、非単結晶半導体を熱再結晶化させ多結晶半
導体を得る方法に関するものである。
導体を得る方法に関するものである。
気相化学反応法あるいはスパッタ法によって得られた
アモルファスシリコン半導体を熱再結晶化させることに
よって多結晶半導体を得る技術が知られている。
アモルファスシリコン半導体を熱再結晶化させることに
よって多結晶半導体を得る技術が知られている。
気相化学反応法あるいはスパッタ法によって得られた
アモルファスシリコン半導体を熱再結晶化させることに
よって多結晶半導体を得る場合、基板を約600℃の温度
で長時間加熱しなければならない。
アモルファスシリコン半導体を熱再結晶化させることに
よって多結晶半導体を得る場合、基板を約600℃の温度
で長時間加熱しなければならない。
基板としては、工業的に安価なガラス基板を用いるの
が好ましいが、ちょうどこの600℃付近がガラス基板の
歪点温度であり、熱再結晶化によって得た薄膜トランジ
スタを大面積液晶表示装置などに応用しようとする場
合、このガラス基板の縮みの影響により以下のような問
題が生じる。
が好ましいが、ちょうどこの600℃付近がガラス基板の
歪点温度であり、熱再結晶化によって得た薄膜トランジ
スタを大面積液晶表示装置などに応用しようとする場
合、このガラス基板の縮みの影響により以下のような問
題が生じる。
イ）熱再結晶化工程におけるガラス基板の縮みが原因
で、この工程の後のフォトリソグラフィーパターンが変
形してしまい後工程のマスク合わせが困難になる。
で、この工程の後のフォトリソグラフィーパターンが変
形してしまい後工程のマスク合わせが困難になる。
ロ）熱再結晶工程におけるガラス基板の縮みによって、
再結晶化した多結晶半導体内部に応力が発生する。この
応力は、多結晶半導体の電気的特性に悪影響をあたえる
という問題が実験的に確かめられている。
再結晶化した多結晶半導体内部に応力が発生する。この
応力は、多結晶半導体の電気的特性に悪影響をあたえる
という問題が実験的に確かめられている。
本発明は、気相化学反応法あるいはスパッタ法などに
より得られた非単結晶半導体を熱再結晶化させることに
よって多結晶半導体を得る工程において問題となる、ガ
ラス基板の縮みの問題を解決すること、並びに前記ガラ
ス基板の縮みが原因である、熱再結晶化工程における多
結晶半導体中の応力の発生を最小に抑え、この基板上に
設けられる半導体よりなる半導体装置の電気的特性を向
上させることを発明の目的とする。
より得られた非単結晶半導体を熱再結晶化させることに
よって多結晶半導体を得る工程において問題となる、ガ
ラス基板の縮みの問題を解決すること、並びに前記ガラ
ス基板の縮みが原因である、熱再結晶化工程における多
結晶半導体中の応力の発生を最小に抑え、この基板上に
設けられる半導体よりなる半導体装置の電気的特性を向
上させることを発明の目的とする。
本発明は、ガラス基板を該ガラス基板の歪点以下の温
度で熱処理しその後の前記歪点以下の温度での加熱によ
る縮みが小さくなるようにする工程と、前記熱処理され
たガラス基板上に非単結晶半導体を設ける工程と、前記
ガラス基板上に設けられた非単結晶半導体を加熱するこ
とにより多結晶化させる工程とを有することを特徴とす
る半導体作製方法である。また本発明は、ガラス基板を
該ガラス基板の歪点以下の温度で熱処理しその後の前記
歪点以下の温度での加熱による縮みが小さくなるように
する工程と、前記熱処理されたガラス基板上に絶縁膜を
設ける工程と、前記絶縁膜上に非単結晶半導体を設ける
工程と、前記非単結晶半導体を加熱することにより多結
晶化させる工程とを有することを特徴とする半導体作製
方法である。また、前記ガラス基板を熱処理する工程
は、不活性気体雰囲気中で行われることを特徴とする。
度で熱処理しその後の前記歪点以下の温度での加熱によ
る縮みが小さくなるようにする工程と、前記熱処理され
たガラス基板上に非単結晶半導体を設ける工程と、前記
ガラス基板上に設けられた非単結晶半導体を加熱するこ
とにより多結晶化させる工程とを有することを特徴とす
る半導体作製方法である。また本発明は、ガラス基板を
該ガラス基板の歪点以下の温度で熱処理しその後の前記
歪点以下の温度での加熱による縮みが小さくなるように
する工程と、前記熱処理されたガラス基板上に絶縁膜を
設ける工程と、前記絶縁膜上に非単結晶半導体を設ける
工程と、前記非単結晶半導体を加熱することにより多結
晶化させる工程とを有することを特徴とする半導体作製
方法である。また、前記ガラス基板を熱処理する工程
は、不活性気体雰囲気中で行われることを特徴とする。
ガラス基板をその歪点以下の温度で熱処理するのは、
このガラス基板上に設けられる非単結晶半導体を多結晶
化する工程において加えられる熱に対してのガラス基板
の縮みを最小にし、さらにこのことによって、このガラ
ス基板上に設けられる半導体の電気的特性を向上させる
ためである。
このガラス基板上に設けられる非単結晶半導体を多結晶
化する工程において加えられる熱に対してのガラス基板
の縮みを最小にし、さらにこのことによって、このガラ
ス基板上に設けられる半導体の電気的特性を向上させる
ためである。
これは、熱再結晶化の再に加えられる熱によるガラス
基板の縮みによって、このガラス基板上で熱再結晶化さ
れた多結晶半導体中に応力が発生し、この応力が原因で
この基板上に作製される多結晶半導体中の界面準位が高
くなってしまい、多結晶半導体の電気的特性が低下して
しまうという実験事実に基づくものである。
基板の縮みによって、このガラス基板上で熱再結晶化さ
れた多結晶半導体中に応力が発生し、この応力が原因で
この基板上に作製される多結晶半導体中の界面準位が高
くなってしまい、多結晶半導体の電気的特性が低下して
しまうという実験事実に基づくものである。
熱処理するのは、ガラス基板を予め熱することによっ
てガラス基板の熱に対する性質を変えるためである。
てガラス基板の熱に対する性質を変えるためである。
この熱処理の際の加熱は、電気炉において大気圧の不
活性気体中で行なってもよいが、水素を添加した雰囲気
中においてこの熱処理を行なうと基板の洗浄を同時に行
なうことができる。
活性気体中で行なってもよいが、水素を添加した雰囲気
中においてこの熱処理を行なうと基板の洗浄を同時に行
なうことができる。
また、非単結晶半導体を加熱することにより熱再結晶
化させる工程は電気炉において大気圧の不活性気体中で
行なうものである。
化させる工程は電気炉において大気圧の不活性気体中で
行なうものである。
再結晶化させる工程における加熱を不活性気体中で行
なうことは、重要である。なぜならば、半導体が熱再結
晶化の過程において気体（例えば酸素）と反応すること
は、防がなければならないからである。
なうことは、重要である。なぜならば、半導体が熱再結
晶化の過程において気体（例えば酸素）と反応すること
は、防がなければならないからである。
ここでいう非単結晶半導体とは、アモルファス状態，
セミアモルフィス状態，及びに微結晶状態にある非単結
晶半導体を指すもので、多結晶状態を含むものではな
い。
セミアモルフィス状態，及びに微結晶状態にある非単結
晶半導体を指すもので、多結晶状態を含むものではな
い。
また上記微結晶状態というのは、アモルファス状態の
中に結晶状態が散在している状態を指すものである。
中に結晶状態が散在している状態を指すものである。
熱処理されたガラス基板上に非単結晶半導体を設ける
工程というのは、気相化学反応法，スパッタ法，真空蒸
着法，イオンクラスタービーム法，分子線エピキタシー
法，レーザーアブレーションン法などを使用して非単結
晶半導体を作製することをいうのである。
工程というのは、気相化学反応法，スパッタ法，真空蒸
着法，イオンクラスタービーム法，分子線エピキタシー
法，レーザーアブレーションン法などを使用して非単結
晶半導体を作製することをいうのである。
ガラスの歪点は、ガラスの粘度が4X1014poise（logη
＝14.5）のときの温度として定義される。
＝14.5）のときの温度として定義される。
〔実施例１〕 本実施例において用いたガラス基板は、旭硝子のAN−
２ノンアルカリガラスで、このガラスの歪点は616℃で
ある。
２ノンアルカリガラスで、このガラスの歪点は616℃で
ある。
まずこのガラス基板に対して610℃の温度で12時間の
熱処理を行った。
熱処理を行った。
熱処理の方法は、電気炉において大気圧の不活性気体
（N2）中で行なうものであるが、水素が添加された減圧
状態にある不活性気体の雰囲気中で行なってもよい。
（N2）中で行なうものであるが、水素が添加された減圧
状態にある不活性気体の雰囲気中で行なってもよい。
つぎに、スパッタ法によりSiO2膜を200nmの厚さに形
成してから、その上にPCVD法によりａ−Si膜を100nmの
厚さに堆積して、600℃の温度で96時間の時間をかけａ
−Si膜の熱再結晶化を行った。
成してから、その上にPCVD法によりａ−Si膜を100nmの
厚さに堆積して、600℃の温度で96時間の時間をかけａ
−Si膜の熱再結晶化を行った。
熱再結晶化は、電気炉において大気圧の不活性気体
（N2）中で行なうものである。
（N2）中で行なうものである。
以上が本発明の実施例であるが、以下実験デーダを示
し本発明の効果を明らかにする。
し本発明の効果を明らかにする。
まず、本発明の目的の一つである加熱時のガラス基板
の縮みを防ぐことについての実験結果を示す。
の縮みを防ぐことについての実験結果を示す。
第１図は、本実施例において用いた熱処理したガラス
基板（AN−２ノンアルカリガラス）（Ａ）と、同じ材質
のガラス基板において熱処理を行わなかった場合（Ｂ）
における、ガラスの縮み率の温度依存性を示したもので
ある。
基板（AN−２ノンアルカリガラス）（Ａ）と、同じ材質
のガラス基板において熱処理を行わなかった場合（Ｂ）
における、ガラスの縮み率の温度依存性を示したもので
ある。
第１図より明らかなように熱処理したガラス基板
（Ａ）の縮みは、熱処理しなかったガラス基板（Ｂ）の
縮みの1/5以下であることがわかる。
（Ａ）の縮みは、熱処理しなかったガラス基板（Ｂ）の
縮みの1/5以下であることがわかる。
また、縮みは活性形の温度依存性をもっており、温度
上昇に従って、指数的に増加する傾向があることがわか
る。
上昇に従って、指数的に増加する傾向があることがわか
る。
第２図は、本実施例と同じように610℃の温度で12時
間の熱処理を行ったガラス基板（AN−２ノンアルカリガ
ラス）（Ａ）と未処理のガラス基板（AN−２）ノンアル
カリガラス）（Ｂ）を一定の加熱温度600℃で加熱した
場合における、ガラスの縮み率の加熱時間への依存性を
示すものである。
間の熱処理を行ったガラス基板（AN−２ノンアルカリガ
ラス）（Ａ）と未処理のガラス基板（AN−２）ノンアル
カリガラス）（Ｂ）を一定の加熱温度600℃で加熱した
場合における、ガラスの縮み率の加熱時間への依存性を
示すものである。
第２図より明らかなようにガラス縮みは、最初の数時
間が一番大きく、加熱時間が長くなると飽和していく傾
向が見られる。
間が一番大きく、加熱時間が長くなると飽和していく傾
向が見られる。
96時間加熱した場合、熱処理をしないAN−２ノンアル
カリガラス（Ｂ）の縮みは約2000ppmで、熱処理をしたA
N−２ノンアルカリガラスの（Ａ）の縮みは約500ppmで
あった。
カリガラス（Ｂ）の縮みは約2000ppmで、熱処理をしたA
N−２ノンアルカリガラスの（Ａ）の縮みは約500ppmで
あった。
以上のことよりガラス基板を前もって熱処理すること
によって、ガラス基板上に設けられる非単結晶半導体を
多結晶化する工程において加えられる熱に対してのガラ
ス基板の縮みを最小にできることがわかる。
によって、ガラス基板上に設けられる非単結晶半導体を
多結晶化する工程において加えられる熱に対してのガラ
ス基板の縮みを最小にできることがわかる。
また実験データより求めたガラス基板（AN−２ノンア
ルカリガラス）の活性エネルギーは0.08eV程度で、AN−
２ノンアルカリガラスの転移点温度（668℃）に対応し
ており、これはガラスの性質に関係しているものと考え
られる。
ルカリガラス）の活性エネルギーは0.08eV程度で、AN−
２ノンアルカリガラスの転移点温度（668℃）に対応し
ており、これはガラスの性質に関係しているものと考え
られる。
この実験データより活性エネルギーを求めるのには、
第１図に示されるグラフの直線を表す式であるＲ＝Aexp
（−Ea/kT）の関係式を用いた。
第１図に示されるグラフの直線を表す式であるＲ＝Aexp
（−Ea/kT）の関係式を用いた。
Ａは比例定数、Eaは活性エネルギー、ｋはボルツマン
定数である。
定数である。
第３図は、本実施例である熱処理したガラス基板（AN
−２ノンアルカリガラス）上に、スパッタ法によりSiO2
膜を200nmの厚さに形成し、その上にPCVD法によりａ−S
i膜を100nmの厚さに堆積して、600℃の温度で96時間の
時間をかけａ−Si膜の熱再結晶化を行った半導体（ａ）
と、本実施例におけるガラス基板の熱処理を行なわず、
この基板上にスパッタ法によりSiO2膜を200nmの厚さに
形成してから、その上にPCVD法によりａ−Si膜を100nm
の厚さに堆積して、600℃の温度で96時間の時間をかけ
ａ−Si膜の熱再結晶化を行った半導体（ｂ）と、石英基
板上にスパッタ法によりSiO2膜を200nmの厚さに形成し
てから、その上にPCVD法によりａ−Si膜を100nmの厚さ
に堆積して、600℃の温度で96時間の時間をかけａ−Si
膜の熱再結晶化を行った半導体（ｃ）の３種類の半導体
について、そのラマンスペクトルの基板依存性を示した
ものである。
−２ノンアルカリガラス）上に、スパッタ法によりSiO2
膜を200nmの厚さに形成し、その上にPCVD法によりａ−S
i膜を100nmの厚さに堆積して、600℃の温度で96時間の
時間をかけａ−Si膜の熱再結晶化を行った半導体（ａ）
と、本実施例におけるガラス基板の熱処理を行なわず、
この基板上にスパッタ法によりSiO2膜を200nmの厚さに
形成してから、その上にPCVD法によりａ−Si膜を100nm
の厚さに堆積して、600℃の温度で96時間の時間をかけ
ａ−Si膜の熱再結晶化を行った半導体（ｂ）と、石英基
板上にスパッタ法によりSiO2膜を200nmの厚さに形成し
てから、その上にPCVD法によりａ−Si膜を100nmの厚さ
に堆積して、600℃の温度で96時間の時間をかけａ−Si
膜の熱再結晶化を行った半導体（ｃ）の３種類の半導体
について、そのラマンスペクトルの基板依存性を示した
ものである。
図３における縦軸の相対強度は結晶性の強さを表すも
のである。
のである。
図３より明らかなごとく、その歪み点以下の温度で熱
処理しなかったガラス基板上に設けられた多結晶シリコ
ン半導体（ｂ）、並びに石英基板上に設けられた多結晶
シリコン半導体（ｃ）の膜に比べて、本実施例である、
その歪み点以下の温度で熱処理したガラス基板上に設け
られた多結晶シリコン半導体（ａ）の膜の結晶性は著し
く強く、またそのピークも石英基板上に設けられた多結
晶シリコン半導体と同じ位置に鋭くに出ているのがわか
る。
処理しなかったガラス基板上に設けられた多結晶シリコ
ン半導体（ｂ）、並びに石英基板上に設けられた多結晶
シリコン半導体（ｃ）の膜に比べて、本実施例である、
その歪み点以下の温度で熱処理したガラス基板上に設け
られた多結晶シリコン半導体（ａ）の膜の結晶性は著し
く強く、またそのピークも石英基板上に設けられた多結
晶シリコン半導体と同じ位置に鋭くに出ているのがわか
る。
従来、熱再結晶化によるものでは、石英基板上に設け
られた多結晶シリコン半導体が最良のものとされてい
た、よってその歪み点以下の温度で熱処理したガラス基
板上に設けられた多結晶シリコン半導体（ａ）の膜のラ
マンスペクトルのピークが石英基板上に設けられた多結
晶シリコン半導体（ｃ）と同じ位置に鋭くに出たこと
は、その歪み点以下の温度で熱処理したガラス基板上に
設けられた多結晶シリコン半導体（ａ）の膜が純粋に多
結晶シリコン半導体としての特性を持っていることを意
味すると考えられる。
られた多結晶シリコン半導体が最良のものとされてい
た、よってその歪み点以下の温度で熱処理したガラス基
板上に設けられた多結晶シリコン半導体（ａ）の膜のラ
マンスペクトルのピークが石英基板上に設けられた多結
晶シリコン半導体（ｃ）と同じ位置に鋭くに出たこと
は、その歪み点以下の温度で熱処理したガラス基板上に
設けられた多結晶シリコン半導体（ａ）の膜が純粋に多
結晶シリコン半導体としての特性を持っていることを意
味すると考えられる。
即ち従来は、膜中の内部応力の影響で多結晶シリコン
半導体としての特性が損なわれていたのに対して、本実
施例では、多結晶シリコン半導体中の内部応力の発生を
最小限に押さえることが出来たので、本来の多結晶シリ
コンの特性が表れたのである。
半導体としての特性が損なわれていたのに対して、本実
施例では、多結晶シリコン半導体中の内部応力の発生を
最小限に押さえることが出来たので、本来の多結晶シリ
コンの特性が表れたのである。
また、熱処理していないガラス基板上に設けられた多
結晶シリコン半導体（ｂ）は、そのピークが多結晶シリ
コンの位置からずれていることもわかる。これは内部応
力の発生によって多結晶シリコン半導体の特性が損なわ
れたためである。
結晶シリコン半導体（ｂ）は、そのピークが多結晶シリ
コンの位置からずれていることもわかる。これは内部応
力の発生によって多結晶シリコン半導体の特性が損なわ
れたためである。
以上のことより、ガラス基板をその歪み点以下の温度
で熱処理する方法は、この期の加熱過程におけるガラス
基板の縮みを減少させることのみならず、このガラス基
板上に設けられ熱再結晶化される半導体中における内部
応力の減少と結晶性の改善に有効な手段であることがわ
かる。
で熱処理する方法は、この期の加熱過程におけるガラス
基板の縮みを減少させることのみならず、このガラス基
板上に設けられ熱再結晶化される半導体中における内部
応力の減少と結晶性の改善に有効な手段であることがわ
かる。
また、従来基板上に設けられたアモルファスシリコン
半導体を熱再結晶化して多結晶シリコン半導体を作る場
合、基板として石英基板を用いるのが最良とされていた
が、本実施例より得られたデータによれば、石英基板上
に設けられた多結晶シリコン半導体よりも本発明の実施
例である熱処理したガラス基板上に設けられた多結晶シ
リコン半導体の方がその結晶性が高いという測定結果が
得られた。
半導体を熱再結晶化して多結晶シリコン半導体を作る場
合、基板として石英基板を用いるのが最良とされていた
が、本実施例より得られたデータによれば、石英基板上
に設けられた多結晶シリコン半導体よりも本発明の実施
例である熱処理したガラス基板上に設けられた多結晶シ
リコン半導体の方がその結晶性が高いという測定結果が
得られた。
〔実施例２〕 以下、本発明を用いて熱再結晶ｐ−SiTFTを作製した
実施例を、第４図を用いて説明する。
実施例を、第４図を用いて説明する。
本実施例は、610℃の温度で12時間の熱処理を行った
ガラス基板（AN−２ノンアルカリガラス）（１）上に熱
再結晶ｐ−SiTFTを作製したものである。
ガラス基板（AN−２ノンアルカリガラス）（１）上に熱
再結晶ｐ−SiTFTを作製したものである。
まずガラス基板（AN−２ノンアルカリガラス）に対し
て610℃の温度で12時間の熱処理を行う。
て610℃の温度で12時間の熱処理を行う。
熱処理の方法は、電気炉において大気圧の不活性気体
（N2）中で行なうものであるが、水素が添加された大気
圧または減圧状態にある不活性気体中でおこなうと、基
板の洗浄も同時に出来る。
（N2）中で行なうものであるが、水素が添加された大気
圧または減圧状態にある不活性気体中でおこなうと、基
板の洗浄も同時に出来る。
つぎに、RFスパッタ法によりSiO2膜（２）を200nmの
厚さに形成する。
厚さに形成する。
成膜条件は、圧力0.5pa,温度100℃,RF周波数13.56MH
z,RF出力400Wである。
z,RF出力400Wである。
その上にRFスパッタ法によりａ−Si活性層（３）を10
0nmの厚さに堆積する。
0nmの厚さに堆積する。
成膜条件は、圧力0.5pa,温度150℃,RF周波数13.56MH
z,RF出力400Wである。
z,RF出力400Wである。
この後前記ａ−Si膜（３）を窒素雰囲気中において温
度600℃の温度で96時間かけて熱再結晶化をおこなっ
た。
度600℃の温度で96時間かけて熱再結晶化をおこなっ
た。
熱再結晶化は、電気炉において大気圧の不活性気体
（N2）中で行なうものである。
（N2）中で行なうものである。
この熱再結晶化させた熱再結晶ｐ−Siに対してデバイ
ス分離パターンニングを行い（ａ）の形状を得た。
ス分離パターンニングを行い（ａ）の形状を得た。
つぎに、n+a−Si膜（４）を以下の条件でPCVD法によ
り50nmの厚さに成膜した。
り50nmの厚さに成膜した。
成膜条件は、圧力6.65pa,温度350℃,RF周波数13.56MH
z,RF出力400W,PH3（５％）:SiH4:H2＝0.2:0.3:50sccmで
ある。
z,RF出力400W,PH3（５％）:SiH4:H2＝0.2:0.3:50sccmで
ある。
この後ゲート領域パターニングを行い（ｂ）の形状を
得た。
得た。
つぎにゲート酸化膜（SiO2）（５）を100nmの厚さに
スパッタ法により以下の条件で成膜し（ｃ）の形状を得
た。
スパッタ法により以下の条件で成膜し（ｃ）の形状を得
た。
膜形成条件は、圧力0.5pa,温度100℃,RF周波数13.56M
Hz,RF出力400Wである。
Hz,RF出力400Wである。
つぎにコンタクトホール開けパターニングを行い
（ｄ）の形状をえた。
（ｄ）の形状をえた。
最後に真空蒸着によりアルミ電極（６）を300nmの厚
さに形成し、パターニングすることにより（ｅ）の形状
を得ｐ−SiTFTを完成させた。
さに形成し、パターニングすることにより（ｅ）の形状
を得ｐ−SiTFTを完成させた。
尚、第４図（ｅ）に示すｐ−SiTFTにおいて、ＳはSou
rce電極、ＧはGate電極、ＤはDrain電極である。
rce電極、ＧはGate電極、ＤはDrain電極である。
以下本実施例である熱処理した基板上に作製したｐ−
SiTFT（ａ′）と、熱処理をしていないガラス基板（旭
硝子のAN−２ノンアルカリガラス）上に作製したｐ−Si
TFT（ｂ′）と、石英基板上に本実施例と同様な方法で
作製したｐ−SiTFT（ｃ′）の３種類の比較評価の結果
を示す。
SiTFT（ａ′）と、熱処理をしていないガラス基板（旭
硝子のAN−２ノンアルカリガラス）上に作製したｐ−Si
TFT（ｂ′）と、石英基板上に本実施例と同様な方法で
作製したｐ−SiTFT（ｃ′）の３種類の比較評価の結果
を示す。
比較評価の結果、第５図に示すようなID−VG特性、第
６図に示す基板別のゲート電圧と電界効果移動度の関
係、並びに第７図に示すような電界効果移動度の基板依
存性が得られた。
６図に示す基板別のゲート電圧と電界効果移動度の関
係、並びに第７図に示すような電界効果移動度の基板依
存性が得られた。
第５図より明らかなように本実施例のｐ−SiTFT
（ａ′）は、熱処理をしていないガラス基板（旭硝子の
AN−２ノンアルカリガラス）上に本実施例と同様な方法
で作製したｐ−SiTFT（ｂ′）に比べて、ドレイン電流
（ID）−ゲート電圧（VG）特性が大きく改善されてお
り、その電気的特性は、石英基板上に設けられたｐ−Si
TFT（ｃ′）に近づいていることがわかる。
（ａ′）は、熱処理をしていないガラス基板（旭硝子の
AN−２ノンアルカリガラス）上に本実施例と同様な方法
で作製したｐ−SiTFT（ｂ′）に比べて、ドレイン電流
（ID）−ゲート電圧（VG）特性が大きく改善されてお
り、その電気的特性は、石英基板上に設けられたｐ−Si
TFT（ｃ′）に近づいていることがわかる。
また第６図，第７図をみると、電界効果移動度も熱処
理をしていないガラス基板（旭硝子のAN−２ノンアルカ
リガラス）上に本実施例と同様な方法で作製したｐ−Si
TFT（ｂ′）に比べて大きく、石英基板上に設けられた
ｐ−SiTFT（ｃ′）の電界効果移動度と同様な値を示し
ていることがわかる。
理をしていないガラス基板（旭硝子のAN−２ノンアルカ
リガラス）上に本実施例と同様な方法で作製したｐ−Si
TFT（ｂ′）に比べて大きく、石英基板上に設けられた
ｐ−SiTFT（ｃ′）の電界効果移動度と同様な値を示し
ていることがわかる。
本実施例においては、ガラス基板上に設けたａ−Si半
導体を熱再結晶化させるための出発材料としたが、本発
明はａ−Si半導体以外の非単結晶半導体をガラス基板上
に設けた場合においても有効である。
導体を熱再結晶化させるための出発材料としたが、本発
明はａ−Si半導体以外の非単結晶半導体をガラス基板上
に設けた場合においても有効である。
また、ガラス基板に熱処理を行いガラス基板の縮み特
性を改善する際に、この熱処理を水素が添加された減圧
下の不活性気体雰囲気中で行ない、ガラス基板の洗浄を
熱処理と同時に行うことで、ａ−Si半導体の再結晶化に
際して悪影響を与える吸着酸素を取り除くことが出来
る。
性を改善する際に、この熱処理を水素が添加された減圧
下の不活性気体雰囲気中で行ない、ガラス基板の洗浄を
熱処理と同時に行うことで、ａ−Si半導体の再結晶化に
際して悪影響を与える吸着酸素を取り除くことが出来
る。
本発明の構成をとることで、気相化学反応法あるいは
スパッタ法などにより得られた非単結晶半導体を、熱再
結晶化させることによって多結晶半導体を得る工程にお
いて問題となる、ガラス基板の縮みの問題を解決するこ
とができた。
スパッタ法などにより得られた非単結晶半導体を、熱再
結晶化させることによって多結晶半導体を得る工程にお
いて問題となる、ガラス基板の縮みの問題を解決するこ
とができた。
また、ガラス基板に熱処理を行い加熱時のガラス基板
の縮みを減少させることで、この基板上に設けられ、熱
再結晶化によって得られる多結晶半導体中に発生する内
部応力の発生を抑えることができ、この多結晶半導体よ
りなる半導体装置の電気的特性を向上させることができ
た。
の縮みを減少させることで、この基板上に設けられ、熱
再結晶化によって得られる多結晶半導体中に発生する内
部応力の発生を抑えることができ、この多結晶半導体よ
りなる半導体装置の電気的特性を向上させることができ
た。
第１図は、本実施例１において作製したガラス基板にお
けるガラス縮み率の温度依存性を示すものである。 第２図は、本実施例１において作製したガラス基板にお
けるガラス縮み率の時間依存性を示すものである。 第３図は、実施例１において作製したガラス基板上の半
導体と、比較例のラマンスペクトルを示したものであ
る。 第４図は、本実施例２において作製したｐ−SiTFTの作
製工程を示すものである。 第５図は実施例２において作製したｐ−SiTFTと、比較
例であるｐ−SiTFTのID（ドレイン電流）−VG（ゲート
電圧）特性を示したものである。 第６図は実施例２において作製したｐ−SiTFTと、比較
例であるｐ−SiTFTのゲート電圧と電界効果移動度との
関係を示したものである。 第７図は実施例２において作製したｐ−SiTFTと、比較
例であるｐ−SiTFTの電界効果移動度を示したものであ
る。 （１）……ガラス基板 （２）……SiO2膜 （３）……ａ−Si活性層 （４）……n+a−Si膜 （５）……ゲート酸化膜（SiO2） （６）……アルミ電極 （Ｓ）……Source電極 （Ｇ）……Gate電極 （Ｄ）……Drain電極
けるガラス縮み率の温度依存性を示すものである。 第２図は、本実施例１において作製したガラス基板にお
けるガラス縮み率の時間依存性を示すものである。 第３図は、実施例１において作製したガラス基板上の半
導体と、比較例のラマンスペクトルを示したものであ
る。 第４図は、本実施例２において作製したｐ−SiTFTの作
製工程を示すものである。 第５図は実施例２において作製したｐ−SiTFTと、比較
例であるｐ−SiTFTのID（ドレイン電流）−VG（ゲート
電圧）特性を示したものである。 第６図は実施例２において作製したｐ−SiTFTと、比較
例であるｐ−SiTFTのゲート電圧と電界効果移動度との
関係を示したものである。 第７図は実施例２において作製したｐ−SiTFTと、比較
例であるｐ−SiTFTの電界効果移動度を示したものであ
る。 （１）……ガラス基板 （２）……SiO2膜 （３）……ａ−Si活性層 （４）……n+a−Si膜 （５）……ゲート酸化膜（SiO2） （６）……アルミ電極 （Ｓ）……Source電極 （Ｇ）……Gate電極 （Ｄ）……Drain電極
Claims (3)
- 【請求項１】ガラス基板を該ガラス基板の歪点以下の温
度で熱処理しその後の前記歪点以下の温度での加熱によ
る縮みが小さくなるようにする工程と、前記熱処理され
たガラス基板上に非単結晶半導体を設ける工程と、前記
ガラス基板上に設けられた非単結晶半導体を加熱するこ
とにより多結晶化させる工程とを有することを特徴とす
る半導体作製方法。 - 【請求項２】ガラス基板を該ガラス基板の歪点以下の温
度で熱処理しその後の前記歪点以下の温度での加熱によ
る縮みが小さくなるようにする工程と、前記熱処理され
たガラス基板上に絶縁膜を設ける工程と、前記絶縁膜上
に非単結晶半導体を設ける工程と、前記非単結晶半導体
を加熱することにより多結晶化させる工程とを有するこ
とを特徴とする半導体作製方法。 - 【請求項３】特許請求の範囲の第１項又は第２項におい
て、前記ガラス基板を熱処理する工程は、不活性気体雰
囲気中で行われることを特徴とする半導体作製方法。
Priority Applications (12)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02195173A JP3125931B2 (ja) | 1990-07-24 | 1990-07-24 | 半導体作製方法 |
| US07/729,999 US5254208A (en) | 1990-07-24 | 1991-07-15 | Method for manufacturing a semiconductor device |
| TW080105568A TW296458B (ja) | 1990-07-24 | 1991-07-17 | |
| EP91306730A EP0468759B1 (en) | 1990-07-24 | 1991-07-24 | Method for crystallising a non-single crystal semiconductor by heating |
| KR1019910012668A KR970007839B1 (ko) | 1990-07-24 | 1991-07-24 | 반도체장치 제조방법 |
| DE69133416T DE69133416T2 (de) | 1990-07-24 | 1991-07-24 | Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen |
| US08/073,689 US5716857A (en) | 1990-07-24 | 1993-06-09 | Method for manufacturing a semiconductor device |
| KR1019950002283A KR960010339B1 (ko) | 1990-07-24 | 1995-02-06 | 반도체장치 제조방법 |
| US08/940,997 US6008078A (en) | 1990-07-24 | 1997-09-30 | Method for manufacturing a semiconductor device |
| US09/456,948 US6486495B2 (en) | 1990-07-24 | 1999-12-07 | Method for manufacturing a semiconductor device |
| US10/289,313 US7026200B2 (en) | 1990-07-24 | 2002-11-07 | Method for manufacturing a semiconductor device |
| US11/330,136 US20060121657A1 (en) | 1990-07-24 | 2006-01-12 | Method for manufacturing a semconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02195173A JP3125931B2 (ja) | 1990-07-24 | 1990-07-24 | 半導体作製方法 |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000252351A Division JP3357346B2 (ja) | 2000-08-23 | 2000-08-23 | 半導体装置の作製方法 |
| JP2000252355A Division JP3357347B2 (ja) | 2000-08-23 | 2000-08-23 | 薄膜トランジスタを有する表示装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0480914A JPH0480914A (ja) | 1992-03-13 |
| JP3125931B2 true JP3125931B2 (ja) | 2001-01-22 |
Family
ID=16336658
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02195173A Expired - Lifetime JP3125931B2 (ja) | 1990-07-24 | 1990-07-24 | 半導体作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3125931B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026200B2 (en) | 1990-07-24 | 2006-04-11 | Semiconductor Energy Laboratory Co. Ltd. | Method for manufacturing a semiconductor device |
| JP2013241725A (ja) * | 2012-05-17 | 2013-12-05 | Materras Oume Kogyo Kk | 地下排水処理施設の施工法 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2923700B2 (ja) * | 1991-03-27 | 1999-07-26 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
| KR100333153B1 (ko) | 1993-09-07 | 2002-12-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체장치제작방법 |
| JPH07109573A (ja) | 1993-10-12 | 1995-04-25 | Semiconductor Energy Lab Co Ltd | ガラス基板および加熱処理方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810668B2 (ja) * | 1985-10-31 | 1996-01-31 | 旭硝子株式会社 | 多結晶シリコン膜の製造方法 |
| JPH01128515A (ja) * | 1987-11-13 | 1989-05-22 | Nippon Telegr & Teleph Corp <Ntt> | 多結晶シリコン膜の形成方法 |
-
1990
- 1990-07-24 JP JP02195173A patent/JP3125931B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026200B2 (en) | 1990-07-24 | 2006-04-11 | Semiconductor Energy Laboratory Co. Ltd. | Method for manufacturing a semiconductor device |
| JP2013241725A (ja) * | 2012-05-17 | 2013-12-05 | Materras Oume Kogyo Kk | 地下排水処理施設の施工法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0480914A (ja) | 1992-03-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970007839B1 (ko) | 반도체장치 제조방법 | |
| US20060121657A1 (en) | Method for manufacturing a semconductor device | |
| JPH06267849A (ja) | 半導体素子の作製方法 | |
| JPH04165679A (ja) | 絶縁ゲイト型半導体装置 | |
| JP3125931B2 (ja) | 半導体作製方法 | |
| JPH10116989A (ja) | 薄膜トランジスタの製造方法 | |
| JP3357347B2 (ja) | 薄膜トランジスタを有する表示装置の作製方法 | |
| JP3357346B2 (ja) | 半導体装置の作製方法 | |
| JP2535654B2 (ja) | 薄膜トランジスタの作製方法 | |
| JP3193366B2 (ja) | 半導体作製方法 | |
| JP2759411B2 (ja) | 半導体装置およびその作製方法 | |
| JP3119988B2 (ja) | 半導体装置の作製方法 | |
| JPH05343685A (ja) | シリコン薄膜トランジスタの製造方法 | |
| JP3173757B2 (ja) | 半導体装置の作製方法 | |
| JP3278237B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3340407B2 (ja) | 絶縁被膜および半導体装置 | |
| JPH0319340A (ja) | 半導体装置の製造方法 | |
| KR960010339B1 (ko) | 반도체장치 제조방법 | |
| KR100624430B1 (ko) | 다결정 실리콘 제조방법 | |
| JPH0488643A (ja) | 多結晶シリコン半導体装置の製造方法 | |
| JP3030366B2 (ja) | 半導体作製方法 | |
| JP3564505B2 (ja) | 半導体装置の作製方法 | |
| KR960026967A (ko) | 다결정 박막 트랜지스터 및 그 제조방법 | |
| JP3340406B2 (ja) | 半導体装置の作製方法 | |
| JP3340425B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101102 Year of fee payment: 10 |