DE69133416T2 - Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen - Google Patents

Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen Download PDF

Info

Publication number
DE69133416T2
DE69133416T2 DE69133416T DE69133416T DE69133416T2 DE 69133416 T2 DE69133416 T2 DE 69133416T2 DE 69133416 T DE69133416 T DE 69133416T DE 69133416 T DE69133416 T DE 69133416T DE 69133416 T2 DE69133416 T2 DE 69133416T2
Authority
DE
Germany
Prior art keywords
layer
glass substrate
semiconductor layer
silicon
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69133416T
Other languages
English (en)
Other versions
DE69133416D1 (de
Inventor
Hongyong Zhang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP02195173A external-priority patent/JP3125931B2/ja
Priority claimed from JP2199980A external-priority patent/JP2535654B2/ja
Priority claimed from JP19997990A external-priority patent/JP3193366B2/ja
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Application granted granted Critical
Publication of DE69133416D1 publication Critical patent/DE69133416D1/de
Publication of DE69133416T2 publication Critical patent/DE69133416T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/938—Lattice strain control or utilization

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

  • Die vorliegende Erfindung betrifft ein Verfahren für das Herstellen einer Halbleitvorrichtung.
  • Eine Technik zum Bilden einer Nicht-Einkristall-Halbleiterschicht auf einem Glassubstrat durch CVD bei reduziertem Druck oder Plasma-CVD, gefolgt vom Erhitzen des Substrats bei ca. 600°C unter Kristallisieren der Schicht zu einer Mehrkristall-Halbleiterschicht ist auf dem Gebiet der Herstellung von Halbleitergeräten allgemein bekannt. Bei diesem Verfahren der Wärmekristallisation wird die Temperatur zuerst von der Raumtemperatur (d. h. der Anfangsstufe) erhöht und als Zweites wird die Temperatur dann einige Stunden bis zu mehreren Vielfachen von 10 Stunden bei ca. 600°C (d. h. bei der Zwischenstufe) gehalten und schließlich wird die Temperatur auf die Raumtemperatur (d. h. bei der letzten Stufe) gesenkt. Wenn ein billiges Glassubstrat, das für ein großes Flüssigkristallanzeigegerät oder dergleichen verwendet wird, dem Wärmekristallisierungsverfahren bei ca. 600°C unterworfen wird, so schrumpft das Glassubstrat (d. h., das Glasvolumen ist bei der letzten Stufe geringer als bei der Anfangsstufe), da ein billiges Glassubstrat seinen unteren Kühlpunkt bei ca. 600°C aufweist, und dadurch wird eine Eigenspannung in einer auf dem Substrat bereitgestellten Halbleiterschicht hervorgerufen. Des Weiteren wird die Fotolithografiemaskenvorlage, die im darauffolgenden Verfahren verwendet werden soll, aufgrund des Schrumpfens des Glassubstrats verzerrt, so dass die Maskenausrichtung im darauffolgenden Verfahren schwierig auszuführen ist. Versuche zeigen, dass der Grenzflächenzustand in der auf dem Substrat gebildeten Halbleiterschicht aufgrund der Eigenspannung hoch war und die elektrischen Eigenschaften der Halbleiterschicht dadurch verschlechtert wurden. Aus obigem Grund ist eine Technik für das Erzielen einer Halbleiterschicht mit ausgezeichneten elektrischen Eigenschaften auf einem Glassubstrat auf dem Gebiet der Herstellung von Halbleitergeräten erforderlich.
  • Es wäre daher wünschenswert, ein Hochleistungs-Halbleitergerät und ein Verfahren für das Herstellen eines derartigen Halbleitergeräts bereitzustellen und außerdem ein Halbleitergerät, das eine Kanalregion hoher Feldeffektmobilität umfasst, bereitzustellen.
  • Die Zusammenfassung von JP-A-58182243 beschreibt die Zubereitung eines Halbleitergeräts, bei dem die Oberfläche einer Glasplatte mit SiC4- oder TiC4-Gas verarbeitet und erhitzt wird. Daraufhin werden eine oder mehrere Lagen von Si3N4-Dünnschichten gebildet und es wird eine Mehr-Si-Schicht aufgetragen.
  • Die Zusammenfassung von JP-A-63240524 beschreibt ein Flüssigkristallanzeigeelement, das ein großes Glassubstrat, das einer Vorkalzinierung unterworfen wird, und ein kleines Glassubstrat, das eine Flüssigkristallzelle bildet, umfasst.
  • In IEEE Electron Device Letters, Band 10, Nr. 8, August 1989, Seite 349–351, ist ein Mehrkristall-Silicium-Dünnschichttransistor (TFT), der bei niedriger Temperatur auf 7059-Glas aufgetragen wird, beschrieben. Bei dem dort beschriebenen Herstellungsverfahren werden die mit der Verdichtung verbundenen Probleme durch eine Vorgehensweise angegangen, bei der die Verdichtung während des Mehr-Si-Umkristallisationsvorgangs erreicht wird.
  • In Applied Phys. Letters, Band 40, No. 6, 15. März 1982, Seite 469–471 wird die Laserkristallisation von Si-Schichten auf Glas beschrieben. Durch Verwendung von Glassubstraten, deren Wärmedehnung derjenigen einer darauf aufgebrachten Si-Schicht nahekommt, wird die durch Wärmebeanspruchung, hervorgerufene Spannungsrissbildung während der Laserkristallisation eliminiert. Die chemische Verdampfung wird zum Beschichten dieser Substrate zuerst mit einer Pufferschicht von SiO2 oder Si3N4 und Daraufhin mit einer Si-Schicht verwendet.
  • Erfindungsgemäß wird ein Verfahren für das Herstellen eines Halbleitergeräts bereitgestellt, wobei das Verfahren Folgendes umfasst: Bereitstellen eines Glassubstrats, Bilden einer Siliciumverbindungsschicht auf dem Glassubstrat; Bilden einer Nicht-Einkristall-Halbleiterschicht auf einer Siliciumverbindungsschicht; und Kristallisieren der Nicht-Einkristall-Halbleiterschicht durch Erhitzen; wobei die Siliciumverbindungsschicht als Blockierungsschicht wirkt, um Alkaliionen in dem Glassubstrat daran zu hindern, in die Nicht-Einkristall-Halbleiterschicht einzudringen; gekennzeichnet durch Erhitzen des Glassubstrats für eine vorbestimmte Zeitspanne bei einer vorbestimmten Temperatur, die nicht höher liegt als der untere Kühlpunkt des Glassubstrats vor dem Schritt der Bildung der Nicht-Einkristall-Halbleiterschicht und nach dem Schritt der Bildung der Siliciumverbindungsschicht; und dadurch, dass die Zeitspanne und die vorbestimmte Temperatur für das Vorschrumpfen des Glassubstrats ausgewählt werden, wodurch das Schrumpfen während des Kristallisierens der Nicht-Einkristall-Halbleiterschicht reduziert wird.
  • Einer Ausführungsform der Erfindung gemäß wird ein Glassubstrat, auf dem eine Siliciumverbindungsschicht gebildet worden ist, zuerst in einer nicht oxidierenden Atmosphäre oder einer inaktiven Gasatmosphäre bei einer Temperatur erhitzt, die nicht höher liegt als der untere Kühlpunkt des Glassubstrats, eine Nicht-Einkristall-Halbleiterschicht wird dann auf dem Substrat gebildet und die Nicht-Einkristall-Halbleiterschicht wird durch Hitze in einer nicht oxidierenden Atmosphäre oder einer inaktiven Gasatmosphäre kristallisiert. Das Volumen des Glassubstrats bei einer vorgegebenen Temperatur, z. B. Raumtemperatur, ist auf den Glassubstrateerhitzungsvorgang hin geringer als dasjenige bei der gleichen Temperatur vor dem Glassubstrateerhitzungsvorgang. Anders ausgedrückt schrumpft das Glassubstrat nach dem Erhitzen. Aufgrund dieses Glassubstraterhitzungsvorgangs wird, wenn die auf dem Glassubstrat gebildete Nicht-Einkristall-Halbleiterschicht durch Hitze kristallisiert wird, das Volumen des Glassubstrats um eine geringe Menge reduziert, d. h. das Glassubstrat schrumpft ein wenig. Eine kristallisierte Halbleiterschicht, die von Eigenspannungen frei ist, kann daher durch den Kristallisationsvorgang erhalten werden.
  • Der Begriff „Nicht-Einkristall-Halbleiter" umfasst einen amorphen Halbleiter, einen halb-amorphen Halbleiter, einen Mikrokristall-Halbleiter und einen unvollkommenen Mehrkristall-Halbleiter. Ein Mikrokristall-Halbleiter wird als Halbleiter in einem amorphen Zustand definiert, wobei der Kristallzustand dispergiert ist. Andererseits wird ein unvollkommener Mehrkristall-Halbleiter als Halbleiter in einem Mehrkristallzustand definiert, wobei das Kristallwachstum unvollkommen ist, das heißt die Kristalle können noch weiter wachsen.
  • Der untere Kühlpunkt von Glas wird als die Temperatur definiert, bei der die Viskosität von Glas v 4 × 1014 Poise (log(v) = 14,5) beträgt.
  • Beispiele, die einige der Merkmale der vorliegenden Erfindung veranschaulichen, werden nun ausschließlich beispielhaft mit Bezug auf die beiliegenden Zeichnungen beschrieben, wobei:
  • 1 eine grafische Darstellung ist, die den Zusammenhang zwischen dem Schrumpfungsprozentsatz eines Glassubstrats und der Temperatur zeigt;
  • 2 eine grafische Darstellung ist, die den Zusammenhang zwischen dem Schrumpfungsprozentsatz eines Glassubstrats und einer Erhitzungszeitspanne zeigt;
  • 3 eine grafische Darstellung ist, die die relative Intensität bei der Laser-Raman-Spektroskopieanalyse von Halbleiterschichten zeigt;
  • 4(A) bis (E) schematische Querschnittsansichten sind, die ein Verfahren für das Herstellen eines Dünnschichttransistors einem Beispiel entsprechend zeigen, das außerhalb des Umfangs der vorliegenden Erfindung liegt;
  • 5 eine grafische Darstellung ist, die die Drainstrom-Gatespannungscharakteristik eines Dünnschichttransistors zeigt;
  • 6 eine grafische Darstellung ist, die den Zusammenhang zwischen der Gatespannung und der Feldeffektmobilität bei einem Dünnschichttransistors zeigt;
  • 7 eine grafische Darstellung ist, die die Feldeffektmobilität eines Dünnschichttransistors zeigt;
  • 8 eine andere grafische Darstellung ist, die den Zusammenhang zwischen dem Schrumpfprozentsatz eines Glassubstrats und der Temperatur zeigt;
  • 9 eine andere grafische Darstellung ist, die den Zusammenhang zwischen dem Schrumpfprozentsatz eines Glassubstrats und der Erhitzungszeitspanne zeigt;
  • 10 eine andere grafische Darstellung ist, die die relative Intensität bei der Laser-Raman-Spektroskopieanalyse von Halbleiterschichten zeigt;
  • 11 noch eine andere grafische Darstellung ist, die die relative Intensität bei der Laser-Raman-Spektroskopieanalyse von Halbleiterschichten zeigt;
  • 12(A) bis (E) schematische Querschnittsansichten sind, die ein Verfahren für das Herstellen eines Dünnschichttransistors einem anderen Beispiel entsprechend zeigt, das außerhalb des Umfangs der vorliegenden Erfindung liegt;
  • 13 eine andere grafische Darstellung ist, die die Drainstrom-Gatespannungscharakteristik bei einem Dünnschichttransistor zeigt;
  • 14 eine andere grafische Ansicht ist, die den Zusammenhang zwischen der Gatespannung und der Feldeffektmobilität bei einem Dünnschichttransistor zeigt;
  • 15 noch eine andere grafische Darstellung ist, die die Drainstrom-Gatespannungscharakteristik bei einem Dünnschichttransistor zeigt;
  • 16(A) bis (E) schematische Querschnittsansichten sind, die ein Verfahren für das Herstellen eines Dünnschichttransistors einem anderen Beispiel entsprechend zeigt, das außerhalb des Umfangs der vorliegenden Erfindung liegt;
  • 17 eine weitere grafische Darstellung ist, die die Drainstrom-Gatespannungscharakteristik bei einem Dünnschichttransistor zeigt;
  • 18 noch eine andere grafische Darstellung ist, die den Zusammenhang zwischen der Gatespannung und der Feldeffektmobilität bei einem Dünnschichttransistor zeigt;
  • 19 noch eine andere grafische Darstellung ist, die die Feldeffektmobilität bei einem Dünnschichttransistor zeigt;
  • 20 noch eine andere grafische Darstellung ist, die die Drainstrom-Gatespannungscharakteristik ei einem Dünnschichttransistor zeigt.
  • Im Folgenden werden Beispiele offenbart mit einer auf einem erhitzten Substrat gebildeten Blockierungsschicht. Jedoch wird bei der vorliegenden Erfindung ein Halbleitergerät durch Bilden einer Blockierungsschicht auf einem Glassubstrat gefolgt vom Erhitzen, zum Vorschrumpfen, des mit der Blockierungsschicht versehenen Glassubstrats hergestellt.
  • Die Bildung einer Halbleiterschicht auf einem Substrat einem ersten Beispiel eines Verfahrens gemäß, das außerhalb des Umfangs der Ansprüche der vorliegenden Erfindung liegt, wird nun beschrieben. Das im ersten Beispiel verwendete Substrat ist ein von Asahi Glass Company hergestelltes AN-2-Nichtalkaliglas, dessen unterer Kühlpunkt bei 616°C liegt. AN-2-Nichtalkaliglas umfasst SiO2 (53%), Al2O3 (11%), B2O3 (12%), RO (24%) und R2O (0,1%). Das Glassubstrat wird in einem elektrischen Ofen 12 Stunden bei 610°C erhitzt. Dieses Erhitzen des Glassubstrats wird in einer inaktiven Gasatmosphäre, z. B. N2, unter Luftdruck durchgeführt.
  • Nach dem Erhitzen wird durch Kathodenzerstäuben eine Siliciumverbindungsschicht, z. B. SiO2-Schicht, einer Dicke von 200 nm gebildet, um eine Blockierungsschicht bereitzustellen, um sich im Glassubstrat befindende Alkaliionen daran zu hindern, in ein auf dem Substrat zu bildendes Gerät einzudringen. Es wird dann eine Schicht amorphes Silicium einer Dicke von 100 nm darauf gebildet. Die Schicht amorphes Silicium wird dann in einem elektrischen Ofen 96 Stunden bei 600°C erhitzt, wobei sie kristallisiert wird. Die Kristallisierung wird in einer inaktiven Gasatmosphäre, z. B. N2, unter Luftdruck durchgeführt, um die Schicht amorphes Silicium am Reagieren mit einem Gas, z. B. Sauerstoff, zu hindern.
  • Der Zusammenhang zwischen den Schrumpfprozentsätzen und den Temperaturen wird nun betrachtet.
  • Es wurden Glassubstrate A (AN-2-Nichtalkaliglas), die vorher auf die gleiche Weise wie beim ersten Beispiel erhitzt worden waren, zubereitet. Außerdem wurden Glassubstrate B (AN-2-Nichtalkaliglas), die noch nie erhitzt worden waren, zubereitet. Zuerst wurde das Volumen jedes Substrats bei Raumtemperatur gemessen (das erhaltene Volumen wird als V1 bezeichnet). Diese Glassubstrate wurden dann 12 Stunden bei verschiedenen Temperaturen erhitzt. Nach dem Erhitzungsvorgang wurde das Volumen jedes Substrats wieder bei Raumtemperatur gemessen (das erhaltene Volumen wird als V2 bezeichnet). Dann wurde der Schrumpfungsprozentsatz jedes Substrats unter Zuhilfenahme des Volumens V1 und des Volumens V2 jedes Substrats berechnet. Der Zusammenhang zwischen den Schrumpfungsprozentsätzen der erhitzen Glassubstrate A und der Temperaturen ist durch die Gerade A in 1 aufgezeigt, während derjenige im Falle der Glassubstrate B durch die Gerade B aufgezeigt wird. Wie aus 1 offensichtlich ist, betragen die Schrumpfungsprozentsätze der vorher erhitzten Glassubstrate A 1/5 oder weniger denjeniger der Glassubstrate B. Es hat sich auch gezeigt, dass der Schrumpfungsprozentsatz dazu neigt, mit der Temperaturerhöhung exponentiell zu steigen. Bei der Herstellung eines Dünnschichttransistors wird aufgrund der Tatsache, dass die Schrumpfung vorher erhitzter Glassubstrate nach dem Kristallisationsvorgang 1/5 oder weniger beträgt im Vergleich mit der Schrumpfung von nicht erhitzten Glassubstraten nach dem Kristallisationsvorgang, der Fehler bei der Maskenausrichtung im darauf folgenden Fotolithografievorgang im Falle der vorher erhitzten Glassubstrate 1/5 oder weniger im Vergleich mit demjenigen im Falle der nicht erhitzten Glassubstrate. Aus diesem Grund wird es möglich, einen großen Dünnschichttransistor durch ein Einschrittverfahren herzustellen.
  • Als Nächstes wird der Zusammenhang zwischen den Schrumpfungsprozentsätzen und den Zeitspannen des Erhitzungsvorgangs betrachtet.
  • Es wurden Glassubstrate A' (AN-2-Nichtalkaliglas), die vorher auf die gleiche Weise wie beim ersten Beispiel erhitzt worden waren, zubereitet und Glassubstrate B' (AN-2-Nichtalkaliglas), die noch nie erhitzt worden waren, zubereitet. Zuerst wurde das Volumen jedes Substrats bei Raumtemperatur gemessen (das erhaltene Volumen wird als V1 bezeichnet). Diese Glassubstrate wurden dann für verschiedenen Zeitspannen bei 600°C erhitzt. Nach dem Erhitzungsvorgang wurde das Volumen jedes Substrats wieder bei Raumtemperatur gemessen (das erhaltene Volumen wird als V2 bezeichnet). Dann wurde der Schrumpfungsprozentsatz jedes Substrats unter Zuhilfenahme des Volumens V1 und des Volumens V2 jedes Substrats berechnet. Der Zusammenhang zwischen den Schrumpfungsprozentsätzen der erhitzen Glassubstrate A' und der Erhitzungszeitspannen ist durch die Kurve A' in 2 aufgezeigt, während derjenige im Falle der Glassubstrate B' durch die Kurve B' aufgezeigt wird. Wie aus 2 offensichtlich ist, schrumpfen die Glassubstrate innerhalb der ersten paar Stunden des Erhitzungsvorgangs und die Kurven A' und B' neigen dazu, im Laufe der Erhitzungszeit gesättigt zu werden. Im Falle des 96-stündigen Erhitzens beträgt die Schrumpfung des Glassubstrats B' ca. 2.000 ppm, während diejenige des Glassubstrats A' nur ca. 500 ppm beträgt. Aus 1 und 2 ist offensichtlich, dass beim Herstellen eines Dünnschichttransistors die Schrumpfung eines Glassubstrats nach dem Kristallisationsvorgang durch vorheriges Erhitzen eines Glassubstrats reduziert werden kann.
  • 3 zeigt die relative Intensität bei der Raman-Spektroskopieanalyse von Halbleiterschichten. In der Figur zeigt eine Kurve diejenige einer Silicium-Halbleiterschicht (a) an, die dem ersten Beispiel entsprechend kristallisiert worden ist. Kurve b zeigt diejenige einer Halbleiterschicht (b), die auf die gleiche Weise wie im ersten Beispiel gebildet worden ist, mit der Ausnahme, dass ein Glassubstrat (AN-2-Nichtalkaliglas), das noch nie erhitzt worden war, anstatt des vorher erhitzten Glassubstrats verwendet wurde. Auch zeigt die Kurve c diejenige einer Halbleiterschicht (c), die auf die gleiche Weise wie im ersten Beispiel gebildet worden war, mit der Ausnahme, dass ein Quarzsubstrat anstatt des vorher erhitzten AN-2-Nichtalkaliglassubstrats verwendet wurde. Die Ordinate in 3 zeigt die relative Stärke der Kristallinität von Halbleiterschichten. Wie es aus 3 offensichtlich ist, ist die Kristallinität der Silicium-Halbleiterschicht (a), die der ersten Ausführungsform entsprechend erhalten wird, wesentlich stärker als diejenige der Halbleiterschichten (b) und (c). Die Halbleiterschichten (a) und (c) weisen scharfe Peaks jeweils bei der gleichen Wellenzahl auf und die Position dieser scharfen Peaks ist dem Mehrkristallsilicium eigentümlich. Dementsprechend sind die Halbleiterschicht (c), die auf dem Quarzsubstrat gebildet wird, sowie die Halbleiterschicht (a), die dem ersten Beispiel entsprechend gebildet wird, ein Mehrkristall hoher Kristallinität. In der Silicium-Halbleiterschicht (a) ist die durch den Kristallisationsvorgang hervorgerufene Eigenspannung aufgrund des vorhergehenden Erhitzens des Glassubstrats sehr gering. Wie in der obigen Beschreibung ist das vorherige Erhitzen eines Glassubstrats bei einer Temperatur, die nicht höher liegt als der untere Kühlpunkt des Glassubstrats, vorteilhaft: die Schrumpfung eines Glassubstrats nach dem Kristallisationsvorgang ist sehr gering und die in einer kristallisierten Halbleiterschicht hervorgerufene Eigenspannung ist ebenfalls sehr gering, wodurch die Kristallinität und elektrischen Eigenschaften verbessert werden.
  • Bezüglich der Halbleiterschicht (b) tritt ein scharfer Peak bei einer Position auf, die etwas verschieden ist von derjenigen, die dem Mehrkristallsilicium eigentümlich ist, wie in 3 gezeigt. Der Grund dafür ist, dass die Eigenschaften der Halbleiterschicht (b) durch eine darin hervorgerufene Eigenspannung beeinflusst werden.
  • Die Aktivierungsenergie beträgt bei dem AN-2-Nichtalkaliglas ca. 0,08 eV, was einem Übergangspunkt des Glases (668°C) entspricht. Die Aktivierungsenergie wird mit Hilfe der Formel berechnet, die die Gerade in 1, R = A exp. (–Ea/kT) angibt, wobei A eine Proportionalitätskonstante, Ea die Aktivierungsenergie und k die Boltzmann-Konstante ist.
  • Die Erhitzung des Glassubstrats kann unter reduziertem Druck anstatt Luftdruck durchgeführt werden.
  • Unter Bezugnahme auf 4(A) bis 4(E) wird nun die Herstellung eines Mehrkristallsilicium-Dünnschichttransistors einem zweiten Beispiel entsprechend beschrieben.
  • In einem elektrischen Ofen wird ein Glassubstrat (AN-2-Nichtalkaliglas) 12 Stunden bei 610°C erhitzt. Dieses Erhitzen wird in einer inaktiven Gasatmosphäre, z. B. N2, unter Luftdruck durchgeführt. Als Alternative kann es in einer inaktiven Gasatmosphäre, die einen Wasserstoffzusatz involviert, unter Luftdruck oder reduziertem Druck durchgeführt werden.
  • Auf dem Glassubstrat 1 wird eine Silicium-Verbindungsschicht 2, z. B. SiO2-Schicht, in einer Dicke von 200 nm durch HF-Kathodenzerstäubung gebildet. Das wird bei einem Druck von 0,5 Pa, einer Temperatur von 100°C, einer HF-Frequenz von 13,56 MHz und einer HF-Ausgangsleistung von 400 W durchgeführt.
  • Eine Aktivierungsschicht aus amorphem Silicium 3 einer Dicke von 100 nm wird dann auf der Siliciumverbindungsschicht durch HF-Kathodenzerstäubung gebildet. Das wird bei einem Druck von 0,5 Pa, einer Temperatur von 150°C, einer HF-Frequenz von 13,56 MHz und einer HF-Ausgangsleistung von 400 W durchgeführt.
  • Die Schicht amorphes Silicium 3 wird dann durch 96-stündiges Erhitzen auf 400°C bis 800°C, bevorzugt 500° bis 700°C, z. B. 600°C, in einer inaktiven Gasatmosphäre, z. B. N2, bei Luftdruck kristallisiert. Als Alternative kann dieser Kristallisationsvorgang unter einem Hochvakuum durchgeführt werden.
  • Die kristallisierte Siliciumschicht 3 wird teilweise so entfernt, dass das in 4(A) gezeigte Bild erhalten wird.
  • Daraufhin wird eine Schicht amorphes Silicium vom n+-Typ 4 einer Dicke von 50 nm durch PCVD bei einem Druck von 6,65 Pa, einer Temperatur von 350°C, einer HF-Frequenz von 13,56 MHz und einer HF-Ausgangsleistung von 400 W in einem Verhältnis von PH3 (5%) : SiH4 : H2 = 0,2SCCM : 0,3SCCM 50SCCM gebildet. Die Siliciumschicht 4 wird dann teilweise so entfernt, dass eine Gate-Region, wie in 4(B) gezeigt, gebildet wird.
  • Ein Gate-Oxidfilm (SiO2) 5 einer Dicke von 100 nm wird, wie in 4(C) gezeigt, durch Kathodenzerstäubung bei einem Druck von 0,5 Pa, einer Temperatur von 100°C, einer HF- Frequenz von 13,56 MHz und einer HF-Ausgangsleistung von 400 W gebildet. Der Gate-Oxidfilm 5 wird daraufhin, unter Bildung von Kontaktlöchern, wie in 4(D) gezeigt, teilweise entfernt.
  • Schließlich wird eine Aluminiumschicht einer Dicke von 300 nm durch Vakuumaufdampfung gebildet und dann zu Elektroden 6 so als Bild ausgebildet, dass ein Mehrkristallsilicium-Dünnschichttransistor (a), wie in 4(E) gezeigt, gebildet wird. In 4(E) zeigt S eine Elektrodenquelle, G eine Gate-Elektrode und D eine Drain-Elektrode an.
  • Zum Vergleich wurde ein anderer Mehrkristallsilicium-Dünnschichttransistor (b) auf die gleiche Weise wie im zweiten Beispiel hergestellt, mit der Ausnahme, dass ein AN-2-Nichtalkaliglassubstrat, das nicht erhitzt worden war, anstatt des vorher erhitzten AN-2-Nichtalkaliglassubstrats verwendet wurde. Auch wurde ein Mehrkristallsilicium-Dünnschichttransistor (c) auf die gleiche Weise wie im zweiten Beispiel hergestellt, mit der Ausnahme, dass ein Quarzsubstrat anstatt des vorher erhitzten AN-2-Nichtalkaliglassubstrats verwendet wurde. Die ID-(Drain-Strom)-VG(Gatespannung)-Charakteristik der Dünnschichttransistoren (a), (b) und (c) sind durch die Kurven a, b und c in 5 angezeigt. Es ist aus 5 offensichtlich, dass die ID-VG-Charakteristik des Dünnschichttransistors (a) im Vergleich mit derjenigen des Dünnschichttransistors (b) wesentlich verbessert ist und die elektrischen Eigenschaften des Transistors (a) außerdem denjenigen des Dünnschichttransistors (c) nahekommen.
  • Der Zusammenhang zwischen der Gatespannung und der Feldeffektmobilität der Dünnschichttransistoren (a), (b) und (c) ist in 6 veranschaulicht. 7 zeigt Feldeffektmobilitäten, wobei a einen Dünnschichttransistor anzeigt, der dem zweiten Beispiel entsprechend hergestellt wird, b einen Dünnschichttransistor anzeigt, der auf die gleiche Weise wie der obige Dünnschichttransistor (b) hergestellt wird und c einen Dünnschichttransistor anzeigt, der auf die gleiche Weise wie der obige Dünnschichttransistor (c) hergestellt wird. In 6 und 7 ist festzustellen, dass die Feldeffektmobilität des Dünnschichttransistors a größer als diejenige des Dünnschichttransistors b und fast gleich ist wie diejenige des Dünnschichttransistors c.
  • Einem dritten Beispiel entsprechend wird nun die Bildung einer Halbleiterschicht auf einem Substrat beschrieben.
  • Ein AN-2-Nichtalkaliglas, dessen unterer Kühlpunkt bei 616°C liegt, wird als Substrat verwendet. Dieses Glassubstrat wird in einem elektrischen Ofen 12 Stunden bei 610°C erhitzt. Dieses Erhitzen wird in einer inaktiven Gasatmosphäre, z. B. N2, die Wasserstoff umfasst, bei einem 50% unter dem Luftdruck liegenden Druck durchgeführt. Eine Siliciumverbindungsschicht, z. B. SiO2-Schicht, einer Dicke von 200 nm wird dann durch Magnetron-HF-Kathodenzerstäubung gebildet und daraufhin wird darauf eine Schicht amorphes Silicium einer Dicke von 100 nm durch einen Magnetron-HF-Kathodenzerstäubungsapparat in einer Atmosphäre von Wasserstoff eines Teildrucks von 0,75 mTorr und Argon eines Teildrucks von 3,00 mTorr bei einer HF-Ausgabeleistung von 400 W unter Verwendung eines aus Silicium hergestellten Ziels gebildet. Die Schicht amorphes Silicium wird Daraufhin durch 96-stündiges Erhitzen bei 600°C kristallisiert.
  • Die Schrumpfungsprozentsätze der Glassubstrate D, die vorher auf die gleiche Weise wie bei der dritten Ausführungsform erhitzt worden waren, wurden gemessen. Diejenigen der Glassubstrate E, die nicht erhitzt wurden, wurden ebenfalls gemessen. Der Zusammenhang zwischen den Schrumpfungsprozentsätzen der Glassubstrate D und E und der Temperaturen wird jeweils durch die Geraden D und E in 8 gezeigt. Der Schrumpfungsprozentsatz jedes Substrats in 8 wurde auf die gleiche Weise wie in 1 berechnet. Wie offensichtlich ist, waren die Schrumpfungsprozentsätze der erhitzten Glassubstrate D wesentlich niedriger als diejenigen der nicht erhitzten Glassubstrate E.
  • Der Zusammenhang zwischen den Schrumpfungsprozentsätzen und den Erhitzungszeitspannen wird nun betrachtet. Es wurden die Glassubstrate D' (AN-2-Nichtalkaliglas), die vorher auf die gleiche Weise wie im dritten Beispiel erhitzt worden waren, und die Glassubstrate E' (AN-2-Nichtalkaliglas), die noch nie erhitzt worden waren, bei 600°C erhitzt. Der Zusammenhang zwischen den Schrumpfungsprozentsätzen der Substrate D' und E' und der Erhitzungszeitspannen ist durch die Kurven D' und E' in 9 veranschaulicht. Der Schrumpfungsprozentsatz jedes Substrats in 9 wurde auf die gleiche Weise wie in 2 berechnet. Das Ergebnis ist, dass im Falle des Erhitzens der Glassubstrate für 96 Stunden die Schrumpfung des Glassubstrats E' ca. 2000 ppm betrug, während diejenige des Glassubstrats D' nur ca. 500 ppm betrug.
  • 10 zeigt die relative Intensität bei der Raman-Spektroskopieanalyse von Halbleiterschichten. In der Figur zeigt die Kurve d diejenige einer Siliciumhalbleiterschicht (d), die dem dritten Beispiel entsprechend kristallisiert worden ist. Auch zeigt die Kurve e diejenige einer Siliciumhalbleiterschicht (e), die auf die gleiche Weise wie im dritten Beispiel gebildet worden ist, mit der Ausnahme, dass ein nicht erhitztes AN-2-Nichtalkaliglas-Substrat anstatt des vorher erhitzten AN-2-Nichtalkaliglas-Substrats verwendet wurde und dass eine Schicht amorphes Silicium durch Plasma-CVD anstatt Kathodenzerstäubung gebildet wurde. Des weiteren zeigt die Kurve f diejenige einer Silicium-Halbleiterschicht (f), die auf die gleiche Weise wie im dritten Beispiel gebildet wurde, mit der Ausnahme, dass ein Quarzsubstrat anstatt des vorher erhitzten AN-2-Nichtalkaliglas-Substrats verwendet wurde und dass eine Schicht amorphes Silicium durch Plasma-CVD anstatt Kathodenzerstäubung gebildet wurde. Die Halbleiterschicht (f) war ein Mehrkristall. Die Ordinate in 10 zeigt die relative Stärke der Kristallinität von Halbleiterschichten. Aus 10 ist ersichtlich, dass die Kristallinität der Silicium-Halbleiterschicht (d) dem dritten Beispiel entsprechend wesentlich höher ist als diejenige der Halbleiterschichten (e) und (f). Die Halbleiterschicht (d) zeigt einen scharfen Peak bei der gleichen Wellenzahl wie diejenigen der Halbleiterschicht (f). Das bedeutet, dass die Silicium-Halbleiterschicht (d) der dritten Ausführungsform gemäß sowie die Halbleiterschicht (f) ein Mehrkristall hoher Kristallinität sind.
  • Die Halbleiterschicht (e) zeigte einen scharfen Peak bei einer Position, die etwas verschieden war von derjenigen von Mehrkristallsilicium wie in 10 gezeigt.
  • 11 zeigt die relative Intensität bei der Raman-Spektroskopieanalyse von Halbleiterschichten. In der Figur zeigt die Kurve D diejenige einer Halbleiterschicht (d), die dem dritten Beispiel entsprechend gebildet wurde. Auch zeigt die Kurve F diejenige einer Halbleiterschicht (F), die auf die gleiche Weise wie im dritten Beispiel gebildet wurde, mit der Ausnahme, dass Wasserstoff nicht in einen Magnetron-HF-Kathodenzerstäubungsapparat während der Bildung einer Schicht amorphes Silicium eingeführt wurde und dass ein Argon-Teildruck bei 3,75 mTorr in dem Apparat während der Bildung der Schicht amorphes Silicium aufrechterhalten wurde. Des Weiteren zeigt die Kurve G diejenige einer Halbleiterschicht (G), die auf die gleiche Weise wie im dritten Beispiel gebildet wurde, mit der Ausnahme, dass der Wasserstoffteildruck und der Argon-Teildruck bei 0,15 mTorr bzw. 3,50 mTorr in einem Magnetron-HF-Kathodenzerstäubungsapparat während der Bildung einer Schicht amorphes Silicium aufrechterhalten wurden. Bezüglich des Falls von F, wo Wasserstoff nicht eingeführt wurde, und des Falls von G, wo der Wasserstoffteildruck bei 0,15 mTorr gehalten wurde, wiesen sie bei einer Wellenzahl von 520 cm–1 keine scharfen Peaks auf. Andererseits zeigte die Halbleiterschicht (d), die dem dritten Beispiel entsprechend gebildet wurde, einen scharfen Peak bei einer Wellenzahl von 520 cm–1, was bedeutet, dass die Halbleiterschicht (d) mehrkristallin ist. So ist das Einführen von Wasserstoff in einen Magnetron-HF-Kathodenzerstäubungsapparat während der Kathodenzerstäubung vorzuziehen. Der Grund dafür ist, dass durch Einführen von Wasserstoff während der Kathodenzerstäubung die Bildung einer Mikrostruktur in der Halbleiterschicht verhindert wird und die Kristallisation daher mit einer geringeren Aktivierungsenergie durchgeführt werden kann. In dem Fall, wo Wasserstoff während der Kathodenzerstäubung eingeführt wurde, konnte eine Halbleiterschicht bei 800°C oder weniger kristallisiert werden.
  • Das Erhitzen des Glassubstrats kann unter reduziertem Druck anstatt Luftdruck durchgeführt werden.
  • Als Nächstes wird unter Bezugnahme auf 12(A) bis 12(E) die Herstellung eines Mehrkristallsilicium-Dünnschichttransistors einem vierten Beispiel entsprechend beschrieben.
  • Es wird ein Glassubstrat 11 (AN-2-Nichtalkaliglas) durch Ultraschallwellen gereinigt. Das Glassubstrat 11 wird dann 12 Stunden bei 610°C erhitzt. Das Erhitzen des Glassubstrats wird in einer inaktiven Gasatmosphäre, z. B. N2, die 50% Wasserstoff enthält, bei Luftdruck durchgeführt werden.
  • Daraufhin wird eine Siliciumverbindungsschicht 12, z. B. SiO2-Schicht, einer Dicke von 200 nm auf dem Glassubstrat 11 durch Magnetron-HF-Kathodenzerstäubung gebildet. Die Bildung wurde in einer Argon-Atmosphäre bei einem Druck von 0,5 Pa, einer Temperatur von 100°C, einer HF-Frequenz von 13,56 MHz und einer HF-Ausgangsleistung von 400 W durchgeführt.
  • Eine Aktivierungsschicht aus amorphem Silicium 13 einer Dicke von 100 nm wird auf der durch Magnetron-HF-Kathodenzerstäubung gebildeten Siliciumverbindungsschicht gebildet. Die Bildung wird in einer Atmosphäre von Wasserstoff bei einem Teildruck von 0,75 Torr und von Argon bei einem Teildruck von 3,00 Torr bei einer Temperatur von 150°C, einer HF-Frequenz von 13,56 MHz und einer HF-Ausgangsleistung von 400 W durchgeführt.
  • Daraufhin wird die Schicht amorphes Silicium 13 durch Hitze in einer inaktiven Gasatmosphäre, z. B. N2, unter Luftdruck in einem elektrischen Ofen 96 Stunden bei einer Temperatur von 400 bis 800°C, bevorzugt 500 bis 700°C, z. B. 600°C kristallisiert. Dieser Kristallisationsvorgang kann in einer Wasserstoff- oder Kohlenmonoxidatmosphäre oder in einer inaktiven Gasatmosphäre, die Wasserstoff oder Kohlenmonoxid enthält, durchgeführt werden, um die Schicht amorphes Silicium daran zu hindern, mit einem Gas, z. B. Sauerstoff, zu reagieren.
  • Die kristallisierte Siliciumschicht 13 wird teilweise so entfernt, dass ein Bild in 12(A) erhalten wird.
  • Daraufhin wird eine Schicht amorphes Silicium vom N+-Typ 14 einer Dicke von 50 nm durch Magnetron-HF-Kathodenzerstäubung auf der Siliciumschicht 13 gebildet. Die Bildung wird in einer Atmosphäre von Wasserstoff bei einem Teildruck von 0,75 Torr, von Argon bei einem Teildruck von 3,00 Torr und von PH3 bei einem Teildruck von 0,05 Torr bei einer Temperatur von 150°C, einer HF-Frequenz von 13,56 MHz und einer HF-Ausgangsleistung von 400 W durchgeführt. Die Siliciumschicht 14 wird dann teilweise entfernt, um eine Gate-Region, wie in 12(B) gezeigt, zu erhalten. Eine Gate-Oxidschicht (SiO2) 15 einer Dicke von 100 nm wird dann durch Magnetron-HF-Kathodenzerstäubung bei einem Druck von 0,5 Pa, einer Temperatur von 100°C, einer HF-Frequenz von 13,56 MHz und einer HF-Ausgangsleistung von 400 W, wie in 12(C) gezeigt, gebildet.
  • Die Gate-Oxidschicht 15 wird dann teilweise entfernt, um dadurch Kontaktlöcher, wie in 12(D) gezeigt, zu bilden.
  • Schließlich wird eine Aluminiumschicht einer Dicke von 300 nm durch Vakuumaufdampfung gebildet und Daraufhin zu Elektroden 16 bebildert, um so einen in 12(E) gezeigten Mehrkristall-Silicium-Dünnschichttransistor zu bilden. In 12(E) zeigt S eine Quellenelektrode, G eine Gate-Elektrode und D eine Drain-Elektrode an.
  • Zum Vergleich wurde ein Mehrkristallsilicium-Dünnschichttransistor (h) auf die gleiche Weise wie beim vierten Beispiel hergestellt, mit der Ausnahme, dass eine Aktivierungsschicht aus amorphem Silicium 13 durch Plasma-CVD anstatt Magnetron-HF-Kathodenzerstäubung gebildet wurde. In 13 wird die ID-VG-Charakteristik des Dünnschichttransistors (h) durch die Kurve h gezeigt. Auch wird diejenige eines Dünnschichttransistors (g) dem vierten Beispiel entsprechend durch Kurve g gezeigt. Aus 13 ist offensichtlich, dass die ID-VG-Charakteristiken der obigen beiden Dünnschichttransistoren ziemlich ähnlich sind. Auch ist der Zusammenhang zwischen der Gate-Spannung VG und der Feldeffektmobilität μ bezüglich des Dünnschichttransistors (g) und derjenige bezüglich des Dünnschichttransistors (h) jeweils durch die Kurven g und H in 14 gezeigt. Wie aus der Figur offenkundig ist, sind die Feldeffektmobilitäten der beiden Dünnschichttransistoren (g) und (h) sehr ähnlich. Aus diesen Ergebnissen ist zu erkennen, dass die Charakteristik des Dünnschichttransistors (h) in dem die Schicht amorphes Silicium 13 durch Plasma-CVD gebildet wird, fast die gleiche wie diejenige des Dünnschichttransistors (g) dem vierten Beispiel entsprechend.
  • Für einen weiteren Vergleich wurde ein Mehrkristallsilicium-Dünnschichttransistor (i) auf die gleiche Weise wie im vierten Beispiel hergestellt, mit der Ausnahme, dass ein Glassubstrat in einer Stickstoffatmosphäre erhitzt wurde, der kein Wasserstoff zugegeben worden war. Die ID-VG-Charakteristik des Dünnschichttransistors (i) ist in 15 durch die Kurve i gezeigt. Diejenige des Dünnschichttransistors (g) dem vierten Beispiel entsprechend ist durch die Kurve (g) gezeigt. Aus 15 ist offensichtlich, dass die Charakteristik des Dünnschichttransistors (g) derjenigen des Dünnschichttransistors (i) überlegen ist. Der Grund dafür ist, dass der durch Wasserstoff geätzte Sauerstoff, der auf dem Glassubstrat in dem Dünnschichttransistor (g) verbleibt und dementsprechend die elektrischen Eigenschaften des Dünnschichttransistors (g) nicht negativ beeinflusst wurden. Im vierten Beispiel wurden das Erhitzen und Reinigen des Glassubstrats in einem Schritt durchgeführt. Um die Anzahl von Herstellungsschritten zu reduzieren, wird bevorzugt, ein Glassubstrat in einer inaktiven Gasatmosphäre, die Wasserstoff umfasst, wie oben erwähnt, zu erhitzen. Kohlenmonoxid wirkt ebenfalls zum Reinigen von Sauerstoff auf einem Glassubstrat, so dass das Erhitzen des Glassubstrats in einer inaktiven Gasatmosphäre, die Kohlenmonoxid enthält, durchgeführt werden kann.
  • Als Nächstes wird unter Bezugnahme auf 16(A) bis 16(E) die Herstellung eines Mehrkristallsilicium-Dünnschichttransistors vom koplanaren Typ einem fünften Beispiel entsprechend beschrieben.
  • Es wird ein Glassubstrat (An-2-Nichtalkaliglas) 21 in einem elektrischen Ofen zwölf Stunden bei 610°C erhitzt. Dieses Erhitzen wird in einer inaktiven Gasatmosphäre, z. B. N2, unter Luftdruck durchgeführt. Das Erhitzen des Glassubstrats kann in einer Wasserstoff- oder einer Kohlenmonoxidatmosphäre oder in einer inaktiven Gasatmosphäre durchgeführt werden, die Wasserstoff oder Kohlenmonoxid enthält.
  • Eine Siliciumverbindungsschicht, z. B. SiO2-Schicht, 22, einer Dicke von 200 nm wird durch HF-Kathodenzerstäubung bei einem Druck von 0,5 Pa, einer Temperatur von 100°C, einer HF-Frequenz von 13,56 Mhz und einer HF-Ausgangsleistung von 400 W gebildet.
  • Auf der Siliciumverbindungsschicht 22 wird eine Aktivierungsschicht aus amorphem Silicium 23 einer Dicke von 100 nm durch HF-Kathodenzerstäubung bei einem Druck von 0,5 Pa, einer Temperatur von 150°C, einer HF-Frequenz von 13,56 Mhz und einer HF-Ausgangsleistung von 400 W gebildet.
  • Die Schicht amorphes Silicium 23 wird dann durch Erhhitzen auf eine Temperatur von 400°C bis 800°C, bevorzugt 500°C bis 700°C, z. B. 600°C, für 96 Stunden in einer Stickstoffatmosphäre, die 50% Kohlenmonoxid enthält, kristallisiert. Diese Kristallisierung wird in einem elektrischen Ofen unter Luftdruck oder reduziertem Druck durchgeführt. Da Kohlenmonoxid sich mit irgendwelchem Sauerstoff, der sich auf dem Glassubstrat befindet, kombiniert, wird die Schicht amorphes Silicium 23 nicht durch Sauerstoff beeinflusst. Der Kristallisationsvorgang kann durch teilweises Bestrahlen der Siliciumschicht 23 mit einem Laser so durchgeführt werden, dass die Temperatur der Siliciumschicht 23 400°C bis 800°C beträgt. In diesem Fall wird mindestens ein Teil der Siliciumschicht 23, die mit dem Laser bestrahlt wird, kristallisiert, um als Kanalregion verwendet zu werden.
  • Die kristallisierte Siliciumschicht 23 wird dann teilweise entfernt unter Bildung eines Bilds, wie in 16(A) gezeigt. Die Bezugsnummer 23 in 16 zeigt eine Kanalregion an, die aus der kristallisierten Siliciumschicht gebildet wird.
  • Eine Schicht amorphes Silicium vom n+-Typ 24 einer Dicke von 50 nm wird durch PCVD bei einem Druck von 6,65 Pa, einer Temperatur von 350°C, einer HF-Frequenz von 13,56 Mhz und einer HF-Ausgangsleistung von 400 W bei einem Verhältnis von PH3 (5%) : SiH4 : H2 = 0,2SCCM : 0,3SCCM : 50SCCM gebildet. Die Schicht amorphes Silicium 24 wird teilweise unter Bildung einer Gate-Region, wie in 16(B) gezeigt, entfernt.
  • Eine Gate-Oxidschicht (SiO2) 25 einer Dicke von 100 nm wird dann durch Kathodenzerstäubung bei einem Druck von 0,5 Pa, einer Temperatur von 100°C, einer HF-Frequenz von 13,56 Mhz und einer HF-Ausgabeleistung von 400 W, wie in 16(C) gezeigt, gebildet. Die Gate-Oxidschicht 25 wird dann teilweise entfernt, um Kontaktlöcher, wie in 16(D) gezeigt, zu bilden.
  • Schließlich wird eine Aluminiumschicht einer Dicke von 300 nm durch Vakuumaufdampfen gebildet und dann mit einem Bild zur Bildung von Elektroden 26 versehen, um einen Mehrkristallsilicium-Dünnschichttransistor (j), wie in 16(E) gezeigt, zu bilden. In 16(E) ist S eine Quellenelektrode, G eine Gate-Elektrode und D eine Drain-Elektrode.
  • Zum Vergleich wurde ein Mehrkristallsilicium-Dünnschichttransistor (k) auf die gleiche Weise wie im fünften Beispiel hergestellt, mit der Ausnahme, dass ein nicht erhitztes Glassubstrat (AN-2-Nichtalkaliglas) anstatt des vorher erhitzten AN-2-Nichtalkaliglassubstrats verwendet wurde. Auch wurde ein Mehrkristallsilicium-Dünnschichttransistor (m) auf die gleiche Weise wie im fünften Beispiel hergestellt, mit der Ausnahme, dass ein Quarzsubstrat anstatt des vorher erhitzten AN-2-Nichtalkaliglas-Substrats verwendet wurde. Die ID-VG-Charakteristiken der Dünnschichttransistoren (j), (k) und (m) sind in 17 durch die Kurven j, k bzw. m gezeigt. In der Figur ist festzustellen, dass die ID-VG-Charakteristik des Dünnschichttransistors (j) dem fünften Beispiel entsprechend dem Dünnschichttransistors (k), bei dem ein nicht erhitztes Glassubstrat verwendet wird, wesentlich überlegen ist. Die elektrischen Eigenschaften des Dünnschichttransistors (j) sind denjenigen des Dünnschichttransistors (m), der auf einem Quarzsubstrat gebildet wird, ähnlich.
  • 18 zeigt den Zusammenhang zwischen der Gate-Spannung VG und der Feldeffektmobilität μ der Dünnschichttransistoren (j), (k) und (m). 19 zeigt die Feldeffektmobilität μ, wobei j einen Dünnschichttransistor anzeigt, der auf die gleiche Weise wie der Dünnschichttransistor (j) hergestellt wird, k einen Dünnschichttransistor anzeigt, der auf die gleiche Weise wie der Dünnschichttransistor (k) hergestellt wird und m einen Dünnschichttransistor anzeigt, der auf die gleiche Weise wie der Dünnschichttransistor (m) hergestellt wird. Wie aus 18 und 19 offensichtlich ist, sind die Feldeffektmobilitäten μ der Dünnschichttransistoren (j) dem fünften Beispiel entsprechend höher als diejenigen der Dünnschichttransistoren (k), die auf nicht erhitzten AN-2-Nichtalkaliglassubstraten hergestellt werden und fast gleich wie diejenigen der Dünnschichtransistoren (m), die auf Quarzsubstraten hergestellt werden.
  • Zu einem weiteren Vergleich wurden Dünnschichtransistoren (n) auf die gleiche Weise wie im fünften Beispiel hergestellt, mit der Ausnahme, dass die Schicht amorphes Silicium 23 in einer Atmosphäre von 100% Stickstoff anstatt der Stickstoffatmosphäre, die 50% Kohlenmonoxid enthält, kristallisiert wurde. Bei diesen Dünnschichtransistoren (n) konnte eine 100 cm–2/Vs übersteigende Feldeffektmobilität nicht erhalten werden. Im Gegensatz dazu hatten bezüglich der dem fünften Beispiel entsprechend hergestellten Dünnschichtransistoren 10% oder mehr aller Produkte eine Feldeffektmobilität, die 120 cm–2/Vs überstieg. In 20 sind die ID-VG-Charakteristiken der Dünnschichtransistoren (j) und (n) durch die Kurven j und n gezeigt. Wie aus 20 offensichtlich ist, ist der Dünnschichtransistor (j), der dem fünften Beispiel entsprechend hergestellt wird, dem Dünnschichtransistor (n) überlegen.
  • Man sollte beachten, dass die vorliegende Erfindung verschiedene Modifikationen und Variationen umfasst, die, ohne außerhalb des Umfangs der vorliegenden Erfindung zu fallen, wie aus den Ansprüchen bestimmt, gemacht werden könnten. Beispielsweise kann eine Nicht-Einkristall-Halbleiterschicht durch chemische Aufdampfung, Vakuumverdampfung, Ionenclusterstrahl, MSE (Molekularstrahlepitaxie), Laserabschleifung und dergleichen gebildet werden. Eine Mehrkristall-Halbleiterschicht hoher Kristallinität kann aus der Nicht-Einkristall-Halbleiterschicht durch das erfindungsgemäße Verfahren erhalten werden. Auch können Dünnschichtransistoren vom Staffeltyp, umgekehrten Staffeltyp und umgekehrten koplanaren Typ durch das erfindungsgemäße Verfahren hergestellt werden. Ein Glassubstrat kann in einem Foto-CVD-Gerät, das mit einer Heizvorrichtung ausgestattet ist, anstatt einem elektrischen Ofen erhitzt werden. In diesem Falle wird Wasserstoff während des Erhitzens in das Photo-CVD-Gerät eingeführt und dort aktiviert, wodurch die Reinigung einer Substratoberfläche verbessert wird.
  • Des Weiteren kann eine Siliciumnitridschicht, eine Siliciumcarbidschicht, eine Siliciumoxidschicht, eine Siliciumoxynitridschicht oder eine Mehrfachschicht, die einige der obigen Schichten umfasst, auf einem Glassubstrat bei der vorliegenden Erfindung als Blockierungsschicht bereitgestellt werden. Durch Bereitstellen einer derartigen Blockierungsschicht können sich in einem Glassubstrat befindende Alkaliionen daran gehindert werden, in ein auf dem Substrat gebildetes Gerät einzudringen.
  • Auch kann LE-30, das SiO2 (60%), Al2O3 (15%), B2O3 (6%) und R2O (2%) umfasst und von HOYA Corporation hergestellt wird, TRC-5, das SiO2, Al2O3, ZnO umfasst und von Ohara Inc. hergestellt wird und N-O, das von Nippon Electric Glass Co. Ltd. hergestellt wird, anstatt AN-2-Nichtalkaliglas verwendet werden.

Claims (12)

  1. Verfahren für das Herstellen eines Halbleitergeräts, wobei das Verfahren folgende Schritte umfasst: Bereitstellen eines Glassubstrats (1, 11, 21), Bilden einer Siliziumverbindungsschicht (2, 12, 22) auf dem Glassubstrat (1, 11, 21), Bilden einer Nicht-Einkristall-Halbleiterschicht (3, 13, 23) auf einer Siliziumverbindungsschicht (2, 12, 22) und Kristallisieren der Nicht-Einkristall-Halbleiterschicht (3, 13, 23) durch Erhitzen, wobei die Siliziumverbindungsschicht (2, 12, 22) als Blockierungsschicht wirkt, um Alkaliionen in dem Glassubstrat (1, 11, 21) daran zu hindern, in die Nicht-Einkristall-Halbleiterschicht (3, 13, 23) einzudringen, gekennzeichnet durch Erhitzen des Glassubstrats (1, 11, 21) für eine vorbestimmte Zeitspanne bei einer vorbestimmten Temperatur, die nicht höher liegt als der untere Kühlpunkt des Glassubstrats (1, 11, 21) vor dem Schritt der Bildung der Nicht-Einkristall-Halbleiterschicht und nach dem Schritt der Bildung der Siliziumverbindungsschicht, und dadurch, dass die Zeitspanne und die vorbestimmte Temperatur für das Vorschrumpfen des Glassubstrats ausgewählt werden, wodurch das Schrumpfen während des Kristallisierens der Nicht-Einkristall-Halbleiterschicht reduziert wird.
  2. Verfahren nach Anspruch 1, wobei der Schritt des Erhitzens des Glassubstrats (1, 11, 21) in einer nicht oxidierenden oder inaktiven Gasatmosphäre durchgeführt wird.
  3. Verfahren nach Anspruch 1 oder 2, wobei die Siliziumverbindungsschicht (2, 12, 21) Siliziumoxid, Siliziumnitrid, Siliziumcarbid oder Siliziumoxynitrid umfasst.
  4. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Nicht-Einkristall-Halbleiterschicht (3, 13, 23) durch Kathodenzerstäubung in einer Atmosphäre gebildet wird, die Wasserstoffgas und ein inaktives Gas umfasst.
  5. Verfahren nach Anspruch 4, wobei das inaktive Gas Argon umfasst.
  6. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Glassubstrat-Erhitzungsschritt in einer Atmosphäre durchgeführt wird, die mindestens, eines unter einem inaktiven Gas, Stickstoff, Wasserstoff und Kohlenmonoxid umfasst.
  7. Verfahren nach einem der vorhergehenden Ansprüche, wobei der Kristallisierungs-Erhitzungsschritt in einer Atmosphäre durchgeführt wird, die mindestens eines unter einem inaktiven Gas, Stickstoff, Wasserstoff und Kohlenmonoxid umfasst.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Halbleiterschicht (3, 13, 23) bei einer Temperatur von 400°C bis 800°C kristallisiert wird.
  9. Verfahren nach einem der vorhergehenden Ansprüche, wobei die Nicht-Einkristall-Halbleiterschicht (3, 13, 23) amorphes Silizium umfasst.
  10. Verfahren nach Anspruch 1, wobei das Halbleitergerät ein Dünnschichttransistor ist, der eine Kanalregion, die durch die Nicht-Einkristall-Halbkleiterschicht (3, 13, 23) gebildet wird und eine Gate-Elektrode (G) umfasst, die neben der Kanalregion liegt, wobei sich eine Gate-Oxidschicht (5, 15, 25) zwischen der Kanalregion und der Gate-Elektrode (G) befindet.
  11. Verfahren nach Anspruch 1, wobei das Halbleitergerät ein Dünnschichttransistor eines koplanaren Typs, umgekehrt koplanaren Typs, gestaffelten Typs oder umgekehrt gestaffelten Typs ist.
  12. Verfahren nach Anspruch 1, wobei die Nicht-Einkristall-Halbleiterschicht (3, 13, 23) durch eine amorphe Siliziumschicht gebildet wird, die einen Raman-Spektroskopieanalyse-Peak bei der gleichen Wellenzahl wie eine auf einem Quarzsubstrat bereitgestellte Siliziumschicht aufweist.
DE69133416T 1990-07-24 1991-07-24 Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen Expired - Lifetime DE69133416T2 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP02195173A JP3125931B2 (ja) 1990-07-24 1990-07-24 半導体作製方法
JP19517390 1990-07-24
JP19997990 1990-07-28
JP2199980A JP2535654B2 (ja) 1990-07-28 1990-07-28 薄膜トランジスタの作製方法
JP19997990A JP3193366B2 (ja) 1990-07-28 1990-07-28 半導体作製方法
JP19998090 1990-07-28

Publications (2)

Publication Number Publication Date
DE69133416D1 DE69133416D1 (de) 2004-10-28
DE69133416T2 true DE69133416T2 (de) 2005-08-18

Family

ID=27327064

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69133416T Expired - Lifetime DE69133416T2 (de) 1990-07-24 1991-07-24 Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen

Country Status (5)

Country Link
US (2) US5254208A (de)
EP (1) EP0468759B1 (de)
KR (1) KR970007839B1 (de)
DE (1) DE69133416T2 (de)
TW (1) TW296458B (de)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008078A (en) * 1990-07-24 1999-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3056813B2 (ja) 1991-03-25 2000-06-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその製造方法
JP2923700B2 (ja) * 1991-03-27 1999-07-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6849872B1 (en) * 1991-08-26 2005-02-01 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor
US6709907B1 (en) * 1992-02-25 2004-03-23 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating a thin film transistor
US6964890B1 (en) 1992-03-17 2005-11-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for forming the same
US5591653A (en) * 1992-03-30 1997-01-07 Sony Corporation Method of manufacturing Si-Ge thin film transistor
TW226478B (en) * 1992-12-04 1994-07-11 Semiconductor Energy Res Co Ltd Semiconductor device and method for manufacturing the same
US5444302A (en) * 1992-12-25 1995-08-22 Hitachi, Ltd. Semiconductor device including multi-layer conductive thin film of polycrystalline material
US5372860A (en) * 1993-07-06 1994-12-13 Corning Incorporated Silicon device production
US5492843A (en) * 1993-07-31 1996-02-20 Semiconductor Energy Laboratory Co., Ltd. Method of fabricating semiconductor device and method of processing substrate
KR100333153B1 (ko) 1993-09-07 2002-12-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
US5719065A (en) 1993-10-01 1998-02-17 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with removable spacers
JPH07109573A (ja) * 1993-10-12 1995-04-25 Semiconductor Energy Lab Co Ltd ガラス基板および加熱処理方法
JP2646977B2 (ja) * 1993-11-29 1997-08-27 日本電気株式会社 順スタガ型薄膜トランジスタの製造方法
US6867432B1 (en) 1994-06-09 2005-03-15 Semiconductor Energy Lab Semiconductor device having SiOxNy gate insulating film
JP3599290B2 (ja) * 1994-09-19 2004-12-08 株式会社ルネサステクノロジ 半導体装置
US5773309A (en) * 1994-10-14 1998-06-30 The Regents Of The University Of California Method for producing silicon thin-film transistors with enhanced forward current drive
FR2728390A1 (fr) * 1994-12-19 1996-06-21 Korea Electronics Telecomm Procede de formation d'un transistor a film mince
US6902616B1 (en) * 1995-07-19 2005-06-07 Semiconductor Energy Laboratory Co., Ltd. Method and apparatus for producing semiconductor device
US5907770A (en) * 1995-07-19 1999-05-25 Semiconductor Energy Laboratory Co., Method for producing semiconductor device
GB9521855D0 (en) * 1995-10-25 1996-01-03 Philips Electronics Nv Manufacture of electronic devices comprising thin-film circuitry
US5817550A (en) * 1996-03-05 1998-10-06 Regents Of The University Of California Method for formation of thin film transistors on plastic substrates
EP0797182A1 (de) * 1996-03-19 1997-09-24 Hitachi, Ltd. Flüssigkristallanzeige mit aktiver Matrix und mit Datenhalteschaltung in jedem Pixel
US5985700A (en) * 1996-11-26 1999-11-16 Corning Incorporated TFT fabrication on leached glass surface
US6399445B1 (en) * 1997-12-18 2002-06-04 Texas Instruments Incorporated Fabrication technique for controlled incorporation of nitrogen in gate dielectric
US7985373B2 (en) * 1998-03-31 2011-07-26 Framatome Anp Alloy and tube for nuclear fuel assembly and method for making same
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US6461899B1 (en) 1999-04-30 2002-10-08 Semiconductor Energy Laboratory, Co., Ltd. Oxynitride laminate “blocking layer” for thin film semiconductor devices
US7125768B2 (en) * 1999-08-25 2006-10-24 Micron Technology, Inc. Method for reducing single bit data loss in a memory circuit
JP4389359B2 (ja) * 2000-06-23 2009-12-24 日本電気株式会社 薄膜トランジスタ及びその製造方法
TW200421439A (en) * 2003-04-04 2004-10-16 Innolux Display Corp Photo-mask process and the method of fabricating a thin film transistor
US7875881B2 (en) * 2007-04-03 2011-01-25 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
KR101436115B1 (ko) * 2007-04-27 2014-09-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 기판의 제조방법, 및 반도체장치의 제조방법
US10625316B2 (en) 2014-10-27 2020-04-21 Perry Ridge Landfill, Inc. Portable system and method for processing waste to be placed in landfill
CN112760615B (zh) * 2020-12-17 2023-04-28 武汉新芯集成电路制造有限公司 一种二氧化硅薄膜及其低温制备方法
CN115132754B (zh) * 2022-06-30 2023-06-27 惠科股份有限公司 背光模组及其制备方法、显示面板

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4214919A (en) * 1978-12-28 1980-07-29 Burroughs Corporation Technique of growing thin silicon oxide films utilizing argon in the contact gas
JPS58130517A (ja) * 1982-01-29 1983-08-04 Hitachi Ltd 単結晶薄膜の製造方法
JPS58182243A (ja) * 1982-04-20 1983-10-25 Toshiba Corp 半導体装置の製造方法
US4592799A (en) * 1983-05-09 1986-06-03 Sony Corporation Method of recrystallizing a polycrystalline, amorphous or small grain material
KR900001267B1 (ko) * 1983-11-30 1990-03-05 후지쓰 가부시끼가이샤 Soi형 반도체 장치의 제조방법
US4727044A (en) * 1984-05-18 1988-02-23 Semiconductor Energy Laboratory Co., Ltd. Method of making a thin film transistor with laser recrystallized source and drain
JPH0722121B2 (ja) * 1984-09-25 1995-03-08 ソニー株式会社 半導体の製造方法
JP2534980B2 (ja) * 1985-07-31 1996-09-18 ソニー株式会社 結晶性半導体薄膜の製造方法
JPH0810668B2 (ja) * 1985-10-31 1996-01-31 旭硝子株式会社 多結晶シリコン膜の製造方法
US4851363A (en) * 1986-07-11 1989-07-25 General Motors Corporation Fabrication of polysilicon fets on alkaline earth alumino-silicate glasses
JPS63240524A (ja) * 1987-03-27 1988-10-06 Alps Electric Co Ltd 液晶表示素子
JPH01128515A (ja) * 1987-11-13 1989-05-22 Nippon Telegr & Teleph Corp <Ntt> 多結晶シリコン膜の形成方法
JP2698363B2 (ja) * 1988-02-01 1998-01-19 三井東圧化学株式会社 多結晶シリコン薄膜の製法
JPH0244022A (ja) * 1988-08-03 1990-02-14 Matsushita Electric Ind Co Ltd 多結晶シリコンの製法
US5108843A (en) * 1988-11-30 1992-04-28 Ricoh Company, Ltd. Thin film semiconductor and process for producing the same
JPH03112089A (ja) * 1989-09-26 1991-05-13 Hitachi Chem Co Ltd 薄膜ｅｌ素子
US5254208A (en) * 1990-07-24 1993-10-19 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
US5294238A (en) * 1991-03-27 1994-03-15 Semiconductor Energy Laboratory Co., Ltd. Glass substrate for a semiconductor device and method for making same
TW357415B (en) * 1993-07-27 1999-05-01 Semiconductor Engrgy Lab Semiconductor device and process for fabricating the same

Also Published As

Publication number Publication date
KR970007839B1 (ko) 1997-05-17
EP0468759A1 (de) 1992-01-29
US5716857A (en) 1998-02-10
EP0468759B1 (de) 2004-09-22
US5254208A (en) 1993-10-19
DE69133416D1 (de) 2004-10-28
TW296458B (de) 1997-01-21

Similar Documents

Publication Publication Date Title
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
EP0475378B1 (de) Verfahren zur Herstellung von Substraten für elektronische, elektrooptische und optische Bauelemente
DE69432615T2 (de) Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung
DE69531654T2 (de) Verfahren zur herstellung eines dünnschicht-halbleiter-transistors
DE3317535C2 (de)
DE3939473C2 (de)
DE69435045T2 (de) Halbleiter-Anordnung und Herstellungsverfahren dafür
DE69233359T2 (de) Verfahren zur herstellung einer halbleiter-dünnschicht mit einer chemischen gasphasen-beschichtungsanlage
DE60034548T2 (de) Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate
DE3731742A1 (de) Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements
DE4226888C2 (de) Diamant-Feldeffekt-Transistor und Verfahren zu dessen Herstellung
DE3112186A1 (de) Verfahren und vorrichtung zur herstellung von einkristall-siliziumfilmen
US7026200B2 (en) Method for manufacturing a semiconductor device
DE3340584C2 (de)
DE2153862A1 (de) Verfahren zur Herstellung einer monokristallinen Halbleiter-Auf-Isolator (SOI)-Anordnung
DE4445568C2 (de) Verfahren zur Herstellung eines Dünnfilmtransistors
DE69737283T2 (de) Ferroelektrisches material, verfahren zu seiner herstellung, halbleiterspeicheranordnung und verfahren zu seiner herstellung
DE3112604A1 (de) Verfahren zum herstellen eines amorphen siliciumfilmes
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE69333592T2 (de) Methode zur Herstellung eines Dünnschicht-Transistors aus Polysilizium
DE19820441A1 (de) Verfahren zum Kristallisieren einer amorphen Siliziumschicht und Herstellungsverfahren für einen Dünnschichttransistor
DE69133527T2 (de) Verfahren zur Herstellung Feld-Effekt-Transistoren mit isoliertem Gate
DE19727396B4 (de) Polysilizium-Dünnschichttransistor mit Silizid und Herstellungsverfahren dafür
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors

Legal Events

Date Code Title Description
8364 No opposition during term of opposition