DE19820441A1 - Verfahren zum Kristallisieren einer amorphen Siliziumschicht und Herstellungsverfahren für einen Dünnschichttransistor - Google Patents

Verfahren zum Kristallisieren einer amorphen Siliziumschicht und Herstellungsverfahren für einen Dünnschichttransistor

Info

Publication number
DE19820441A1
DE19820441A1 DE19820441A DE19820441A DE19820441A1 DE 19820441 A1 DE19820441 A1 DE 19820441A1 DE 19820441 A DE19820441 A DE 19820441A DE 19820441 A DE19820441 A DE 19820441A DE 19820441 A1 DE19820441 A1 DE 19820441A1
Authority
DE
Germany
Prior art keywords
amorphous silicon
silicon layer
layer
region
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19820441A
Other languages
English (en)
Inventor
Dae-Gyu Moon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Electronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Electronics Inc filed Critical LG Electronics Inc
Publication of DE19820441A1 publication Critical patent/DE19820441A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Description

Die Erfindung betrifft ein Verfahren zum Kristallisieren einer amorphen Siliziumschicht und ein Herstellungsverfahren für einen Dünnschichttransistor (TFT, thin film transistor) unter Verwendung dieses Kristallisierungsverfahrens, wobei insbesondere von der Ausbildung einer Deckschicht herrührende Beschädigungen im Kanalbereich des TFTs vermieden werden, indem der Kanalbereich ohne Ausbildung einer Deckschicht kristallisiert wird.
Im allgemeinen wird amorphes Silizium kristallisiert, indem es mit einem Laser aufgeschmolzen und danach abgekühlt wird und in die feste Phase zurückkehrt. Dies führt zu einkristallinen Bereichen, die jeweils als Kristallkeim wirken, und an denen eine stufenweise Kristallisierung beginnt, so daß große einkristalline Bereiche gebildet werden können. Jeder dieser einkristallinen Bereiche wächst unter normalen Wachstumsbedingungen mit einer konstanten, jedoch im Raum statistisch ausgerichteten Orientierung. Da somit mehrere Kristalle gleichzeitig wachsen, wird die amorphe Siliziumschicht polykristallin.
Dünnschichttransistoren mit amorphem Silizium können bei geringeren Temperaturen hergestellt werden als Dünnschichttransistoren mit einkristallinem bzw. polykristallinem Silizium, jedoch weisen Dünnschichttransistoren mit amorphem Silizium einen derartigen Nachteil auf, daß ihre Ladungsträger nur eine geringe Beweglichkeit im Kanalbereich aufweisen. Polysilizium-Dünn­ schichttransistoren weisen nicht konstante Eigenschaften auf, d. h. an verschiedenen Stellen auf einem Substrat ausgebildete Dünnschichttransistoren können verschiedene Eigenschaften aufweisen. Dies kommt daher, daß die Beweglichkeit der Ladungsträger in Polysilizium, die geringer ist als die Beweglichkeit der Ladungsträger in einkristallinem Silizium, von dem Kristallisierungsgrad abhängt, der über ein Substrat hinweg variiert. Ferner sind Dünnschichttransistoren aus polykristallinem Silizium stärker von bei Hindurchtreten der Ladungsträger durch die Korngrenzen auftretenden Korngrenzeffekten betroffen, da Polysilizium im Gegensatz zu einkristallinem Silizium mehrere verschiedene einkristalline Bereiche aufweist. In einem Dünnschichttransistor mit einem Kanalbereich aus kristallisiertem amorphen Silizium ist es vorteilhaft, wenn jeder einkristalline Bereich (d. h. jedes Korn) so groß wie möglich ausgebildet wird, um die Anzahl der einkristallinen Bereiche gering zu halten und somit die Ladungsträgerbeweglichkeit zu erhöhen. Die Größe der mit einem Laser in amorphem Silizium kristallisierten einkristallinen Bereiche hängt funktionell von der Energiedichte des Laserstrahls, der Temperatur des Substrats und der Kristallisierungsrate ab. Es ist deshalb wichtig, diese Parameter geeignet einzustellen, um die Herstellung und das Wachstum von Kristallen aus amorphem Silizium zu steuern.
Im allgemeinen wird eine amorphe Siliziumschicht unter einer Deckschicht angeordnet, die Antireflexbeschichtungen aus Materialien, wie Siliziumoxid oder Siliziumnitrid, aufweist. Da der amorphe Siliziumbereich unter der Deckschicht schneller aufgeheizt wird als die anderen Bereiche, ist es vorteilhaft, wenn der Laserstrahl, der für das Kristallisieren des Kanalbereichs verwendet wird, eine ausreichende Energiedichte aufweist, so daß der amorphe Siliziumbereich unter der Deckschicht vollkommen aufgeschmolzen wird, die anderen Bereiche der amorphen Siliziumschicht jedoch nicht.
Aus den Fig. 1A-1D ist ein Verfahren zum Kristallisieren des Kanalbereichs eines Dünnschichttransistors gemäß dem Stand der Technik ersichtlich. Dieses Verfahren wird typischerweise unter Verwendung einer Deckschicht durchgeführt.
Wie aus Fig. 1A ersichtlich, wird eine amorphe Siliziumschicht 11 auf einem Glassubstrat 10 als aktive Schicht eines Dünnschichttransistors ausgebildet. Dann wird eine Siliziumoxidschicht aufgebracht und mithilfe eines Fotolitographieverfahrens derart selektiv abgeätzt, daß eine Deckschicht 12 gebildet wird. Diese wird auf einem Bereich der amorphen Siliziumschicht 11 angeordnet, der als Kanalbereich vorgesehen ist. Dann wird die gesamte Oberfläche mit einem Laserstrahl mit geeigneter Energiedichte bestrahlt.
Wie aus Fig. 1B ersichtlich, wird der amorphe Siliziumbereich unter der Deckschicht 12 von dem Laser vollständig aufgeschmolzen. Im folgenden wird dieser aufgeschmolzene amorphe Siliziumbereich mit "Kanalbereich 11C" bezeichnet. Die anderen, nicht mit der Deckschicht 12 bedeckten Bereiche der amorphen Siliziumschicht (im folgenden als "Nichtkanalbereich 11A" bezeichnet) werden nicht vollständig aufgeschmolzen und weisen in der festen Phase verbleibende Kornbereiche 11s auf.
Wie aus Fig. 1C ersichtlich, wird die aufgeschmolzene amorphe Siliziumschicht in dem Nichtkanalbereich 11A schrittweise abgekühlt, wodurch sie zur festen Phase zurückkehrt und eine Mehrzahl von einkristallinen Bereichen bildet. Dabei wirken die in dem Nichtkanalbereich 11A in der festen Phase verbliebenen Kornbereiche 11s als Kristallkeime, an denen das Kristallwachstum beginnt, so daß eine Mehrzahl von einkristallinen Bereichen an verschiedenen Stellen des Kristalls nebeneinander zu wachsen beginnen, so daß polykristallines Silizium erzeugt wird. Andererseits bleibt der Kanalbereich 11C unter der Deckschicht 12 geschmolzen, da er eine geringere Abkühlrate und eine geringere Verfestigungsrate verglichen mit dem Nichtkanalbereich 11A aufweist.
Wie aus Fig. 1D ersichtlich, wirkt, wenn der Polykristall des Nichtkanalbereichs 11A den immer noch aufgeschmolzenen Kanalbereich 11C erreicht, der polykristalline Grenzbereich 11L zwischen dem Nichtkanalbereich 11A und dem Kanalbereich 11C als neuer Kristallkeim, so daß im Grenzbereich ein laterales Wachstum beginnt, daß zu großen einkristallinen Bereichen im Kanalbereich 11C führt.
Da im Kanalbereich die Anzahl von Korngrenzen aufgrund von größeren einkristallinen Bereichen gering ist, wodurch Korngrenzeffekte unterdrückt werden, weisen die Ladungsträger im Kanalbereich eine größere Beweglichkeit auf.
Gemäß dem Stand der Technik kann die Deckschicht 12, die z. B. aus Siliziumoxid ist, während der Laserbestrahlung beschädigt werden, falls sie nicht vollständig gleichförmig und mit gleichmäßiger Dicke ausgebildet ist. Deshalb weist die als Kanalbereich wirkende Siliziumschicht unter der Deckschicht 12 schlechte Kristallisierungseigenschaften auf, so daß die Transistorleistung schlecht ist.
Es ist die Aufgabe der Erfindung, ein Verfahren zum Kristallisieren einer amorphen Siliziumschicht und ein Herstellungsverfahren für ein Dünnschichttransistor unter Verwendung dieses Kristallisierungsverfahrens bereitzustellen, mit denen die oben beschriebenen, mit dem Stand der Technik verknüpften Probleme vermieden werden, der Kanalbereich nicht beschädigt wird und keine Deckschicht erforderlich ist.
Um dies zu erreichen, wird gemäß eines Gesichtspunktes der Erfindung ein Verfahren zum Kristallisieren von amorphem Silizium auf einem Substrat mit folgenden Schritten bereitgestellt: Ausbilden einer amorphen Siliziumschicht auf dem Substrat, Ausbilden einer Ausnehmung in der amorphen Siliziumschicht und Kristallisieren der amorphen Siliziumschicht einschließlich der Ausnehmung nach Ausglühen mit einem Laser (laser annealing).
Gemäß eines anderen Gesichtspunktes der Erfindung wird ein Herstellungsverfahren für einen Dünnschichttransistor mit folgenden Schritten bereitgestellt: Ausbilden einer amorphen Siliziumschicht auf einem Substrat, Ausbilden einer Nut in einem Bereich der amorphen Siliziumschicht, der dem Kanalbereich des herzustellenden Dünnschichttransistors entspricht, Kristallisieren der amorphen Siliziumschicht einschließlich der Nut durch Bestrahlen mit einem Laser, um die Siliziumschicht zu kristallisieren, derartiges Strukturieren der kristallisierten Siliziumschicht, daß eine aktive Schicht des Dünnschichttransistors mit einem Kanalbereich ausgebildet wird, Ausbilden einer Gate-Isolierungsschicht auf der aktiven Schicht, Ausbilden einer Gate-Elektrode auf der Gate-Isolierungsschicht, Beimpfung der ausgebildeten Struktur mit Ionen unter Verwendung der Gate-Elektrode als Maske, so daß ein Source-Bereich und ein Drain-Bereich ausgebildet werden, die mit der rechten Seite bzw. der linken Seite des Kanalbereichs in Kontakt bestehen, Ausbilden einer Zwischenisolierungsschicht über der ausgebildeten Struktur, Ausbilden von Kontaktlöchern in der Zwischenisolierungsschicht und in der Gate-Isolierungsschicht, um einen Teil des Source-Bereichs bzw. des Drain-Bereichs freizulegen, und Ausbilden einer Source-Elektrode und einer Drain-Elektrode auf der Zwischenisolierungsschicht, wobei die Source-Elektrode und die Drain-Elektrode mit dem Source-Bereich bzw. dem Drain-Bereich durch das jeweilige Kontaktloch hindurch verbunden sind.
Gemäß eines dritten Gesichtspunktes der Erfindung wird ein Herstellungsverfahren für einen Dünnschichttransistor auf einem Substrat mit folgenden Schritten bereitgestellt: Ausbilden einer amorphen Siliziumschicht auf dem Substrat, Strukturieren der amorphen Siliziumschicht derart, daß eine als aktive Schicht des Dünnschichttransistors vorgesehene Schicht ausgebildet wird, Ausbilden einer Nut in einem Bereich der aktiven Schicht, der dem Kanalbereich des herzustellenden Dünnschichttransistors entspricht, Kristallisieren der aktiven Schicht durch Laserbestrahlung, um die aktive Schicht zu kristallisieren, Ausbilden einer Gate-Isolierungsschicht auf der kristallisierten aktiven Schicht, Ausbilden einer Zwischenisolierungsschicht, die die ausgebildete Struktur bedeckt, Beimpfen der ausgebildeten Struktur mit Ionen unter Verwendung der Gate-Elektrode als Maske, um einen Source-Be­ reich und einen Drain-Bereich auszubilden, die in Kontakt mit der rechten Seite bzw. der linken Seite des Kanalbereichs stehen, Ausbilden von Kontaktlöchern in der Zwischenisolierungsschicht bzw. der Gate-Isolierungsschicht derart, daß jeweils ein Teil des Source-Bereichs bzw. des Drain-Bereichs freigelegt wird, und Ausbilden einer Source-Elektrode und einer Drain-Elektrode auf der Zwischenisolierungsschicht, wobei die Source-Elektrode und die Drain-Elektrode mit dem Source-Bereich bzw. dem Drain-Bereich durch das jeweilige Kontaktloch hindurch verbunden sind.
Gemäß eines vierten Gesichtspunktes der Erfindung wird ein Verfahren zum Kristallisieren von amorphem Silizium auf einem Substrat unter Verwendung eines Laserstrahls mit folgenden Schritten bereitgestellt: Ausbilden einer amorphen Siliziumschicht mit einem Ausnehmungsbereich auf dem Substrat, Bestrahlen der amorphen Siliziumschicht mit dem Laserstrahl derart, daß die amorphe Siliziumschicht aufgeschmolzen wird, wobei die Energiedichte des Laserstrahls und die Dicke des Ausnehmungsbereichs sowie der verbleibende Bereich der amorphen Siliziumschicht derart gewählt sind, daß im wesentlichen der gesamte Ausnehmungsbereich von dem Laser aufgeschmolzen wird, wobei nur ein Bereich der restlichen amorphen Siliziumschicht von dem Laser aufgeschmolzen wird, so daß eine Mehrzahl von Festkörperkeimen in dem restlichen Bereich verbleibt, und Abkühlen des aufgeschmolzene Siliziums nach Beenden der Laserbestrahlung, so daß das Silizium in die feste Phase zurückkehren kann, so daß die amorphe Siliziumschicht in eine kristallisierte Siliziumschicht umgewandelt wird, wobei die Festkörperkeime als Kristallkeime für die Rückkehr in die feste Phase und für das Wachstum einer Mehrzahl von einkristallinen Bereichen dient, wobei die Mehrzahl von einkristallinen Bereichen, die den Grenzbereich des Ausnehmungsbereichs erreichen, als Kristallkeime dienen, um in dem Ausnehmungsbereich das laterale Kristallwachstum zu unterstützen.
Gemäß eines fünften Gesichtspunktes der Erfindung wird ein Verfahren zum Kristallisieren einer amorphen Siliziumschicht auf einem isolierenden Substrat mit folgenden Schritten bereitgestellt: Ausbilden der amorphen Siliziumschicht auf dem isolierenden Substrat, wobei die amorphe Siliziumschicht einen Ausnehmungsbereich aufweist, der dünner ist als der restliche Bereich der amorphen Siliziumschicht, und Kristallisieren der amorphen Siliziumschicht durch Laserbestrahlung.
Aus der Zeichnung sind bevorzugte Ausführungsformen der Erfindung ersichtlich, die zusammen mit der folgenden Beschreibung zur ausführlichen Erläuterung der Prinzipien der Erfindung dienen.
In der Zeichnung zeigen:
Fig. 1A-1D ein Kristallisierungsverfahren für eine amorphe Siliziumschicht gemäß dem Stand der Technik;
Fig. 2A-2D ein Kristallisierungsverfahren für eine amorphe Siliziumschicht gemäß einer ersten bevorzugten Ausführungsform der Erfindung;
Fig. 3A-3C ein Herstellungsverfahren für ein Dünnschichttransistor unter Verwendung der gemäß der ersten bevorzugten Ausführungsform der Erfindung hergestellten Siliziumschicht;
Fig. 4A-4B ein Kristallisierungsverfahren für eine amorphe Siliziumschicht gemäß einer zweiten bevorzugten Ausführungsform der Erfindung;
Fig. 5 einen modifizierten Verfahrensschritt gemäß der ersten bevorzugten Ausführungsform der Erfindung; und
Fig. 6 einen Dünnschichttransistor mit der gemäß der zweiten bevorzugten Ausführungsform der Erfindung hergestellten Siliziumschicht.
Im folgenden wird detailliert auf die bevorzugten Ausführungsformen der Erfindung unter Bezugnahme auf die Zeichnung eingegangen.
Aus den Fig. 2A-2D sind schematische Darstellungen aufeinanderfolgender Verfahrensschritte eines Kristallisierungsverfahrens für eine amorphe Siliziumschicht gemäß einer ersten bevorzugten Ausführungsform der Erfindung ersichtlich.
Wie aus Fig. 2A ersichtlich, wird eine als aktive Schicht eines Dünnschichttransistors vorgesehene amorphe Siliziumschicht 21 auf einem Glassubstrat 20 ausgebildet. Ein als Ausnehmungsbereich 21C bezeichneter Bereich der amorphen Siliziumschicht wird dabei dünner als die anderen Bereiche ausgebildet, die als Nichtausnehmungsbereiche 21A bezeichnet werden. Der entsprechende Dickenunterschied wird derart eingestellt, daß bei einer Lasereinstrahlung der Ausnehmungsbereich 21C vollständig aufgeschmolzen wird, der Nichtausnehmungsbereich 21A jedoch nur teilweise aufgeschmolzen wird. Dies ist möglich, da die Absorption des Laserlichtes und die Abkühlrate des Siliziums von der Dicke der amorphen Siliziumschicht 21 abhängen.
Die amorphe Siliziumschicht 21 kann auf das Glassubstrat 20 durch Aufbringen von amorphem Silizium mittels eine Sputter-Ver­ fahrens (Kathodenzerstäubungsverfahren) oder durch chemische Abscheidung aus der Gasphase und nachfolgendem selektiven Abätzen der amorphen Siliziumschicht unter Verwendung eines Fotolithographieverfahrens hergestellt werden. Dabei definiert eine für das Fotolithographieverfahren verwendete Maske den Ausnehmungsbereich 21C auf der amorphen Siliziumschicht 21, so daß in dem Ausnehmungsbereich 21C der amorphen Siliziumschicht 21 eine Nut ausgebildet wird, wie aus Fig. 2A ersichtlich.
Dann wird die gesamte Oberfläche der Siliziumschicht 21 mit einem Laserstrahl bestrahlt. Die Energiedichte des Laserstrahls wird abhängig von der Dicke des Ausnehmungsbereichs 21C bzw. des Nichtausnehmungsbereichs 21A der amorphen Siliziumschicht 21 derart eingestellt, daß der Laserstrahl den Ausnehmungsbereich 21C vollständig aufschmilzt, den Nichtausnehmungsbereich 21A jedoch nur teilweise aufschmilzt, so daß in diesem Festkörperkeime verbleiben.
Wie aus Fig. 2B ersichtlich, hat der relativ dünne Ausnehmungsbereich 21C Laserenergie absorbiert und ist daher vollständig aufgeschmolzen. Der Nichtausnehmungsbereich 21A wird beim Bestrahlen mit dem Laser mit der geeigneten Energiedichte lediglich teilweise aufgeschmolzen, so daß einige Festkörperkeime 21s in ihm verbleiben.
Wie aus Fig. 2C ersichtlich, wird die aufgeschmolzene amorphe Siliziumschicht 21 stufenweise abgekühlt, was das Kristallwachstum unterstützt. Die Festkörperkeime 21s, die in dem Nichtausnehmungsbereich 21a verbleiben, wirken als Kristallkeime, an denen das Wachstum größerer Kristalle beginnt. Somit wird, da mehrere Kristalle an verschiedenen Stellen zu wachsen beginnen, in dem Nichtausnehmungsbereich 21A polykristallines Silizium ausgebildet. Andererseits verbleibt der Ausnehmungsbereich 21C aufgeschmolzen, da er langsamer abkühlt und in die feste Phase zurückkehrt als der Nichtausnehmungsbereich 21A.
Wie aus Fig. 2D ersichtlich, wirkt, wenn die Kristallisierung des Nichtausnehmungsbereichs 21A den noch aufgeschmolzenen Ausnehmungsbereich 21C erreicht, der polykristalline Grenzbereich 21L zwischen dem Nichtausnehmungsbereich 21A und dem Ausnehmungsbereich 21C als neuer Kristallkeim, so daß im Grenzbereich laterales Kristallwachstum generiert wird, was zu größeren einkristallinen Bereichen in dem Ausnehmungsbereich 21C führt.
Da die Anzahl von Korngrenzen gering ist, und somit Korngrenzeffekte in dem Ausnehmungsbereich 21C unterdrückt werden, weisen die Ladungsträger in diesem eine größere Beweglichkeit auf. Die kristallisierte Siliziumschicht 21 wird dann mittels eines Fotolithographieverfahrens derart strukturiert, daß sie eine aktive Schicht des Dünnschichttransistors bildet.
Aus den Fig. 3A-3C sind schematisch aufeinanderfolgende Herstellungsschritte eines Herstellungsverfahrens für einen Dünnschichttransistor unter Verwendung einer polykristallinen Siliziumschicht ersichtlich, die gemäß der ersten bevorzugten Ausführungsform hergestellt wurde.
Wie aus Fig. 3A ersichtlich, wird eine polykristalline Siliziumschicht (siehe auch Fig. 2D), die gemäß der oben beschriebenen ersten bevorzugten Ausführungsform der Erfindung hergestellt wurde, mittels eines Fotolithographieverfahrens derart strukturiert, daß sie eine aktive Schicht 21' bildet.
Wie aus Fig. 3B ersichtlich, werden eine erste Isolierungsschicht und eine erste leitfähige Schicht nacheinander auf die aktive Schicht 21' aufgebracht. Die erste leitfähige Schicht wird mit Hilfe eines Fotolithographieverfahrens derart selektiv abgeätzt, daß eine Gate-Elektrode 23 gebildet wird. Dann werden ein Source-Bereich 21S und ein Drain-Bereich 21D in dem Nichtausnehmungsbereich 21A der aktiven Schicht 21' durch Beimpfen der gesamten Oberfläche mit Ionen gebildet.
Wie aus Fig. 3C ersichtlich, wird eine zweite Isolierungsschicht 24 ausgebildet und dann mit Hilfe eines Fotolithographieverfahrens derart selektiv abgeätzt, daß Kontaktlöcher ausgebildet werden, durch die hindurch der Source-Bereich 21S bzw. der Drain-Bereich 21D freigelegt werden. Dann wird eine zweite leitfähige Schicht ausgebildet und mit Hilfe eines Fotolithographieverfahrens derart selektiv abgeätzt, daß eine Source-Elektrode 25S bzw. eine Drain-Elektrode 25D ausgebildet werden.
Der fertiggestellte Dünnschichttransistor weist Ladungsträger auf, deren Beweglichkeit sehr hoch ist, da der Ausnehmungsbereich 21C als Teil der aktiven Schicht 21' große einkristalline Bereiche aufweist.
Aus den Fig. 4A-4E ist ein Kristallisierungsverfahren für eine amorphe Siliziumschicht gemäß einer zweiten bevorzugten Ausführungsform der Erfindung ersichtlich. Bei dieser Ausführungsform wird ein Bereich, der als aktive Schicht des Dünnschichttransistors vorgesehen ist, mit Hilfe eines Fotolithographieverfahrens zuerst strukturiert, und danach wird die Kristallisierung durchgeführt.
Wie aus Fig. 4A ersichtlich, wird eine Pufferschicht 49 mit einem isolierenden Material, wie Siliziumoxid oder Siliziumnitrid, auf einem Glassubstrat 40 durch z. B. chemische Abscheidung aus der Gasphase ausgebildet. Die Pufferschicht 49 verhindert, daß Verunreinigungen aus dem Glassubstrat während der Kristallisierung der amorphen Siliziumschicht in diese eindringen.
Wie aus Fig. 4B ersichtlich, wird eine amorphe Siliziumschicht auf der Pufferschicht 49 ausgebildet und mit Hilfe eines Fotolithographieverfahrens derart selektiv abgeätzt, daß eine aktive Schicht 41 ausgebildet wird. Die aktive Schicht 41 weist einen als Ausnehmungsbereich bezeichneten Bereich 41C auf, dessen Dicke geringer ist als die anderen, als Nichtausnehmungsbereiche bezeichneten Bereiche 41A. Der Dickenunterschied wird derart unter Berücksichtigung der funktionalen Abhängigkeit der Absorption der Laserenergie von der Dicke der Schichten festgelegt, daß bei der Bestrahlung mit einem Laserstrahl der Ausnehmungsbereich 41C vollständig aufschmilzt, der Nichtausnehmungsbereich 41A jedoch nur teilweise aufschmilzt. Um solch einen Dickenunterschied herzustellen, wird in einem Bereich der aktiven Schicht 41, der dem Ausnehmungsbereich 41C entspricht, mit Hilfe eines Fotolithographieverfahrens und einer den Ausnehmungsbereich der aktiven Schicht 41 definierenden Maske eine Nut ausgebildet.
Diese Verfahrensschritte können auch in umgekehrter Reihenfolge durchgeführt werden: Nachdem die amorphe Siliziumschicht auf der Pufferschicht 49 ausgebildet ist und die Nut in dem als Ausnehmungsbereich vorgesehenen Bereich 41C ausgebildet ist, wird die amorphe Siliziumschicht mit Hilfe eines Fotolithographieverfahrens derart selektiv abgeätzt, daß die aktive Schicht 41 ausgebildet wird. Die gesamte Oberfläche wird dann mit einem Laser bestrahlt, so daß die aktive Schicht 41 aufgeschmolzen wird. Die Energiedichte des Lasers wird derart in Abhängigkeit von der Dicke des Ausnehmungsbereichs 41C bzw. des Nichtausnehmungsbereichs 41A eingestellt, daß der Laserstrahl den Ausnehmungsbereich 41C vollständig aufschmilzt, den Nichtausnehmungsbereich 41A jedoch nur teilweise aufschmilzt, so daß in dem Nichtausnehmungsbereich 41A Festkörperkeime verbleiben.
Wie aus Fig. 4C ersichtlich, absorbiert der relativ dünne Ausnehmungsbereich 41C die Laserenergie und schmilzt vollständig auf. Der Nichtausnehmungsbereich 41A, der dicker als der Ausnehmungsbereich 41C ist, wird bei der Bestrahlung mit dem Laserstrahl nur teilweise aufgeschmolzen, so daß Festkörperkeime verbleiben.
Wie aus Fig. 4D ersichtlich, wird die aufgeschmolzene aktive Schicht 41 in dem Bereich 41A teilweise abgekühlt, so daß sie zur festen Phase zurückkehrt und ein Kristallwachstum beginnt. Die Festkörperkeime 41s, die in dem Nichtausnehmungsbereich 41A verblieben sind, wirken dabei als Kristallkeime, an denen das Kristallwachstum beginnt. Da dabei mehrere Kristalle nebeneinander an verschiedenen Stellen zu wachsen beginnen, wird in dem Nichtausnehmungsbereich 41A polykristallines Silizium ausgebildet. Andererseits verbleibt der Ausnehmungsbereich 41C in seinem aufgeschmolzenen Zustand, da er eine geringere Abkühlrate und eine geringere Verfestigungsrate verglichen mit dem Nichtausnehmungsbereich 41A aufweist.
Wie aus Fig. 4E ersichtlich, wirkt der polykristalline Grenzbereich 41L zwischen dem Nichtausnehmungsbereich 41A und dem Ausnehmungsbereich 41C als neuer Kristallkeim, wenn die Kristallisation des Nichtausnehmungsbereichs 41A den noch aufgeschmolzenen Ausnehmungsbereich 41C erreicht, so daß laterales Kristallwachstum beginnt.
Da aufgrund der großen einkristallinen Bereiche in dem Ausnehmungsbereich, die Anzahl der Korngrenzen gering ist, wodurch Korngrenzeffekte unterdrückt werden, weisen die Ladungsträger des Ausnehmungsbereichs eine hohe Beweglichkeit auf. Somit kann die kristallisierte aktive Schicht 41 für die Herstellung eines Dünnschichttransistors verwendet werden.
Die zweite bevorzugte Ausführungsform der Erfindung entspricht der ersten bevorzugten Ausführungsform der Erfindung abgesehen davon, daß auf dem Substrat eine Pufferschicht ausgebildet wird, mit der die Diffusion von Verunreinigungen verhindert wird. Ein gleicher Effekt ist dadurch erzielbar, daß zu Beginn des Verfahrens gemäß der ersten bevorzugten Ausführungsform der Erfindung eine Pufferschicht 29 ausgebildet wird, wie aus Fig. 5 ersichtlich.
Aus Fig. 6 ist ein Schnitt eines Dünnschichttransistors ersichtlich, der unter Verwendung einer mittels Kristallisierung gemäß der zweiten bevorzugten Ausführungsform der Erfindung hergestellten Siliziumschicht hergestellt wurde. Zur Herstellung dieser Struktur kann ein Verfahren verwendet werden, das im wesentlichen dem unter Bezugnahme auf die Fig. 3A-3C beschriebenen Verfahren entspricht. In Fig. 6 bezeichnen das Bezugszeichen 40 ein isolierendes Substrat, 41S einen Source-Bereich, 41D einen Drain-Bereich, 41C einen Ausnehmungsbereich, 43 eine Gate-Elektrode, 44 eine Zwischenisolierungsschicht, 45S eine Source-Elektrode und 45D eine Drain-Elektrode.
Wie oben beschrieben, wird erfindungsgemäß der Kanalbereich eines Dünnschichttransistors durch Steuerung der Dicke der amorphen Siliziumschicht ohne Verwendung einer Deckschicht kristallisiert. Somit liefert die Erfindung den Vorteil, daß der Kanalbereich während der Lasereinstrahlung nicht beschädigt wird. Damit ist die Verläßlichkeit von auf diese Weise hergestellten Dünnschichttransistoren sehr gut, da bei der Kristallisierung die Größe der einkristallinen Bereiche sehr groß ist und somit die Anzahl der Korngrenzen gering ist.

Claims (4)

1. Verfahren zum Kristallisieren einer amorphen Siliziumschicht auf einem Substrat mit folgenden Schritten:
Ausbilden einer amorphen Siliziumschicht (21) auf dem Substrat (20);
Ausbilden eines Ausnehmungsbereichs (21C) in der amorphen Siliziumschicht (21); und
Kristallisieren der amorphen Siliziumschicht (21) einschließlich des Ausnehmungsbereichs (21C) nach Ausglühen mit einem Laser.
2. Verfahren nach Anspruch 1, bei dem auf dem Substrat (40) eine Pufferschicht (49) ausgebildet wird, bevor die amorphe Siliziumschicht (41) ausgebildet wird.
3. Verfahren nach Anspruch 1 oder 2, wobei die Energiedichte des Laserstrahls und die Dicke des Ausnehmungsbereichs (21C, 41C) bzw. des restlichen Bereichs der amorphen Siliziumschicht (21, 41) derart gewählt werden, daß durch die Lasereinstrahlung im wesentlichen der gesamte Ausnehmungsbereich (21C, 41C) aufgeschmolzen wird, wobei der restliche Bereich der amorphen Siliziumschicht (21, 41)) von der Laserstrahlung nur teilweise aufgeschmolzen wird, so daß eine Mehrzahl von Festkörperkeimen (21s, 41s) in dem restlichen Bereich verbleiben, und das Verfahren folgende Schritte aufweist:
Beenden der Laserbestrahlung, so daß die amorphe Siliziumschicht (21, 41) abkühlen und in die feste Phase zurückkehren kann, so daß die amorphe Siliziumschicht (21, 41) in eine polykristalline Siliziumschicht umgewandelt wird, wobei die Festkörperkeime (21s, 41s) als Kristallkeime für das Wachstum einer Mehrzahl von einkristallinen Bereichen dienen, und die Mehrzahl von Kristallkeimen, die den Grenzbereich (21L, 41L) zwischen dem Ausnehmungsbereich und den restlichen Bereichen erreichen, als Kristallkeime für die Unterstützung eines lateralen Kristallwachstums in dem Ausnehmungsbereich (21C, 41C) dienen.
4. Herstellungsverfahren für einen Dünnschichttransistor mit folgenden Schritten:
Kristallisieren amorphen Siliziums auf einem Substrat (20) nach einem der Ansprüche 1 bis 3 als aktive Schicht; Ausbilden einer Gate-Isolierungsschicht auf der aktiven Schicht;
Ausbilden einer Gate-Elektrode (23, 43) auf der Gate-Isolierungsschicht;
Beimpfen der ausgebildeten Struktur mit Ionen unter Verwendung der Gate-Elektrode (23, 43) als Maske, um einen Source-Bereich (21S, 41S) und einen Drain-Bereich (21D, 41D) auszubilden, die mit der rechten Seite bzw. der linken Seite des Kanalbereichs in Kontakt stehen;
Ausbilden einer Zwischenisolierungsschicht (24, 44) auf der ausgebildeten Struktur;
Ausbilden von Kontaktlöchern in der Zwischenisolierungsschicht (24, 44) und der Gate-Isolierungsschicht um jeweils einen Teil des Source-Bereichs (21S, 41S) bzw. des Drain-Bereichs (21D, 41D) freizulegen; und
Ausbilden einer Source-Elektrode (25S, 45S) und einer Drain-Elektrode (25D, 45D) auf der Zwischenisolierungsschicht, wobei die Source-Elektrode (25S, 45S) und die Drain-Elektrode (25D, 45D) mit dem Source-Bereich (21S, 41S) bzw. dem Drain-Bereich (21D, 41D) durch das jeweilige Kontaktloch hindurch verbunden sind.
DE19820441A 1997-05-12 1998-05-07 Verfahren zum Kristallisieren einer amorphen Siliziumschicht und Herstellungsverfahren für einen Dünnschichttransistor Ceased DE19820441A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970018243A KR100234894B1 (ko) 1997-05-12 1997-05-12 비정질 실리콘층의 결정화 방법 및 이를 사용한 박막트랜지스터 의 제조방법

Publications (1)

Publication Number Publication Date
DE19820441A1 true DE19820441A1 (de) 1998-11-19

Family

ID=19505571

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19820441A Ceased DE19820441A1 (de) 1997-05-12 1998-05-07 Verfahren zum Kristallisieren einer amorphen Siliziumschicht und Herstellungsverfahren für einen Dünnschichttransistor

Country Status (5)

Country Link
JP (1) JP4203141B2 (de)
KR (1) KR100234894B1 (de)
DE (1) DE19820441A1 (de)
FR (1) FR2766613B1 (de)
GB (1) GB2325342B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745822B2 (en) 2003-06-27 2010-06-29 Nec Corporation Thin film transistor and thin film transistor substrate including a polycrystalline semiconductor thin film having a large heat capacity part and a small heat capacity part

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19802131B4 (de) * 1998-01-21 2007-03-15 Robert Bosch Gmbh Verfahren zur Herstellung einer monokristallinen Schicht aus einem leitenden oder halbleitenden Material
SE514645C2 (sv) 1998-10-06 2001-03-26 Perstorp Flooring Ab Golvbeläggningsmaterial innefattande skivformiga golvelement avsedda att sammanfogas av separata sammanfogningsprofiler
DE29911462U1 (de) 1999-07-02 1999-11-18 Akzenta Paneele & Profile Gmbh Befestigungssystem für Paneele
SE518184C2 (sv) 2000-03-31 2002-09-03 Perstorp Flooring Ab Golvbeläggningsmaterial innefattande skivformiga golvelement vilka sammanfogas med hjälp av sammankopplingsorgan
KR100380141B1 (ko) 2000-09-25 2003-04-11 엘지.필립스 엘시디 주식회사 액정 표시 장치용 어레이 기판 및 그의 제조 방법
KR100486676B1 (ko) * 2002-10-04 2005-05-03 엘지.필립스 엘시디 주식회사 위상변이 레이저 마스크 및 이를 이용한 순차측면고상결정화 방법
KR101116093B1 (ko) 2009-06-26 2012-02-21 가시오게산키 가부시키가이샤 반도체장치 및 그 제조방법과 표시장치
JP4973698B2 (ja) * 2009-06-30 2012-07-11 カシオ計算機株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
DE102010004717A1 (de) 2010-01-15 2011-07-21 Pergo (Europe) Ab Set aus Paneelen umfassend Halteprofile mit einem separaten Clip sowie Verfahren zum Einbringen des Clips
CA2906474C (en) 2010-05-10 2018-12-18 Pergo (Europe) Ab Set of panels
CN103325688A (zh) * 2013-06-17 2013-09-25 深圳市华星光电技术有限公司 薄膜晶体管的沟道形成方法及补偿电路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS575327A (en) * 1980-06-13 1982-01-12 Matsushita Electric Ind Co Ltd Manufacture of semiconductor device
JPS577117A (en) * 1980-06-17 1982-01-14 Fujitsu Ltd Manufacture of semiconductor device
JPS5948532B2 (ja) * 1980-07-18 1984-11-27 松下電器産業株式会社 半導体装置の製造方法
JPS57157519A (en) * 1981-03-23 1982-09-29 Fujitsu Ltd Manufacture of semiconductor device
JPS5892209A (ja) * 1981-11-27 1983-06-01 Fujitsu Ltd 半導体装置の製造方法
US5166087A (en) * 1991-01-16 1992-11-24 Sharp Kabushiki Kaisha Method of fabricating semiconductor element having lightly doped drain (ldd) without using sidewalls
JPH06302824A (ja) * 1993-02-16 1994-10-28 Sanyo Electric Co Ltd 薄膜トランジスタおよびその製造方法
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
JPH07335906A (ja) * 1994-06-14 1995-12-22 Semiconductor Energy Lab Co Ltd 薄膜状半導体装置およびその作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745822B2 (en) 2003-06-27 2010-06-29 Nec Corporation Thin film transistor and thin film transistor substrate including a polycrystalline semiconductor thin film having a large heat capacity part and a small heat capacity part
US8017507B2 (en) 2003-06-27 2011-09-13 Nec Corporation Method of manufacturing a polycrystalline semiconductor thin film

Also Published As

Publication number Publication date
JP4203141B2 (ja) 2008-12-24
FR2766613B1 (fr) 2003-01-17
KR19980083097A (ko) 1998-12-05
FR2766613A1 (fr) 1999-01-29
JPH10321870A (ja) 1998-12-04
GB9808250D0 (en) 1998-06-17
KR100234894B1 (ko) 1999-12-15
GB2325342A (en) 1998-11-18
GB2325342B (en) 2000-03-01

Similar Documents

Publication Publication Date Title
DE3119886C2 (de)
DE69432615T2 (de) Halbleiteranordnung mit einer gerichteten nichtmonocristallinen Siliziumdünnschicht und Verfahren zur Herstellung
DE69133416T2 (de) Verfahren zum Kristallisieren eines Nicht-Einkristall Halbleiters mittels Heizen
DE3541587C2 (de) Verfahren zur Herstellung eines dünnen Halbleiterfilms
DE69837054T2 (de) GASIMMERSIONSLASER-ERHITZUNGSMETHODE GEEIGNET ZUR HERSTELLUNG INTEGRIERTER SCHALTUNGEN VON REDUZIERTER GRÖßE
EP0021087B1 (de) Verfahren zur Herstellung grobkristalliner oder einkristalliner Metall- oder Legierungsschichten sowie Anwendung des Verfahrens zur Herstellung von Halbleiterschaltungen und Kontaktelektroden
DE69735815T2 (de) Ausformungsmethode von dünnschicht-transistoren auf kunsstoffsubstraten
US6743667B2 (en) Method of manufacturing an active matrix type device
DE60034548T2 (de) Herstellungsverfahren für dünnfilmtransistor mit obenliegendem gate
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE10228518B4 (de) Verfahren zum Kristallisieren von Polysilicium, Verfahren zum Herstellen eines Dünnschichttransistors unter Verwendung desselben sowie Verfahren zum Herstellen eines zugehörigen Flüssigkristalldisplays
DE3731742A1 (de) Silizium-auf-isolator-halbleiterbauelement und verfahren zum herstellen des bauelements
DE3034078C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19904065B4 (de) Verfahren zum Herstellen thermisch stabilen Silizids
DE2618733A1 (de) Halbleiterbauelement mit heterouebergang
DE19820441A1 (de) Verfahren zum Kristallisieren einer amorphen Siliziumschicht und Herstellungsverfahren für einen Dünnschichttransistor
DE102004059971B4 (de) Lasermaske und Kristallisationsverfahren unter Verwendung derselber sowie Display und Verfahren zu dessen Herstellung
DE102008022502A1 (de) Verfahren zum Herstellen eines Halbleiterelements in einem Substrat
DE69734501T2 (de) Verfahren zur herstellung einer elektronischen anordnung
DE3540452C2 (de) Verfahren zur Herstellung eines Dünnschichttransistors
DE19544725A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE3345075A1 (de) Verfahren zur herstellung eines halbleiterwafers mit eigengetterung
DE102018219323B4 (de) Verfahren zur Herstellung von Halbleiterbauelementen mit auf Basis von abgeschiedenem amorphen Halbleitermaterial hergestelltem kristallinen Halbleitermaterial
DE1614367A1 (de) Halbleiter mit mehreren auf einem Isolatortraeger angeordneten Bereichen verschiedenen Halbleitermaterials und Verfahren zu seiner Herstellung
DE69333592T2 (de) Methode zur Herstellung eines Dünnschicht-Transistors aus Polysilizium

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8127 New person/name/address of the applicant

Owner name: LG PHILIPS LCD CO., LTD., SEOUL/SOUL, KR

8131 Rejection