DE19544725A1 - Halbleiterbauelement und Verfahren zu dessen Herstellung - Google Patents

Halbleiterbauelement und Verfahren zu dessen Herstellung

Info

Publication number
DE19544725A1
DE19544725A1 DE19544725A DE19544725A DE19544725A1 DE 19544725 A1 DE19544725 A1 DE 19544725A1 DE 19544725 A DE19544725 A DE 19544725A DE 19544725 A DE19544725 A DE 19544725A DE 19544725 A1 DE19544725 A1 DE 19544725A1
Authority
DE
Germany
Prior art keywords
impurities
epitaxial layer
layer
conductivity type
high density
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19544725A
Other languages
English (en)
Inventor
Ho-Hyun Kim
Jae-Hong Park
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fairchild Korea Semiconductor Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19544725A1 publication Critical patent/DE19544725A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Recrystallisation Techniques (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Description

Die vorliegende Erfindung bezieht sich im allgemeinen auf ein Halbleiterbauelement und insbesondere auf einen Bi­ polartransistor mit isoliertem Gate (IGBT, insulated gate bipolar transistor), bei welchem die epitaxiale Schicht des Halbleitersubstrats verbessert ist, und auf ein entspre­ chendes Herstellungsverfahren.
Im allgemeinen weist die Grundstruktur eines IGBT′s ei­ ne Form auf, bei welcher eine N⁺-Schicht in eine P⁺-Schicht an der Seite des Kollektors (des Drains) umgewandelt ist und bezüglich der Grundstruktur eines Leistungs-Metall- Oxid-Halbleiter-Feldeffekttransistors (MOSFET) ein PN-Über­ gang hinzugefügt ist. Wie in Fig. 9 erläutert, ist ein Halbleitersubstrat (Wafer), welches die Basis bzw. den Soc­ kel eines herkömmlichen IGBT′s bildet, als doppelt epita­ xiale Struktur von N⁻-N⁺-Schichten vorgesehen, wobei eine epitaxiale N⁺-Schicht (12), welche mit N-Typ Ionen mit fünf Valenzelektronen einer hohen Dichte dotiert ist und eine epitaxiale N⁻-Schicht (13), welche mit Ionen einer niedri­ gen Dichte dotiert ist, unter Verwendung eines epitaxialen Doppelschichtaufwachsverfahrens auf einem P⁺-Silizium­ substrat (11) plaziert sind, welches mit Ionen mit drei Va­ lenzelektronen einer hohen Dichte dotiert ist.
Fig. 10 zeigt ein Diagramm, welches die Dichtevertei­ lung von Verunreinigungen und die diesbezügliche Neigung bzw. Steilheit entsprechend einer Ebene senkrecht zu dem in Fig. 9 dargestellten Halbleitersubstrat veranschaulicht. Das Diagramm zeigt, daß die Neigungen der Verunreinigungs­ dichten zwischen den Übergängen steil sind.
Fig. 11 zeigt die grundlegende Struktur eines IGBT′s mit einer Gateelektrode (17), einer P⁻-Wanne (14), einem Emittergebiet (15) und einer isolierten Oxidationsschicht (16) auf dem oben beschriebenen Halbleitersubstrat in Über­ einstimmung mit einem herkömmlichen Verfahren. Bezugszei­ chen 18 bezeichnet eine Emitterelektrode.
Bei einem herkömmlichen IGBT mit der oben beschriebenen Struktur erhöhen Löcher, welche von der P⁺-Schicht (11) in die N⁻-Schicht (13) fließen, beim Einschalten die Elektro­ nendichte der N⁻-Schicht (13) und verringern den Widerstand der N⁻-Schicht durch Halten von Elektronen durch den Modu­ lationseffekt des Grads der Leitung. Diese Struktur kann jedoch ein Latch-up-Phänomen erzeugen, wodurch ein thermi­ scher Bruch durch Verlieren der Steuerfunktion wegen einer parasitären Thyristor-Struktur (PNPN) hervorgerufen werden kann.
Wenn die epitaxiale N⁺-Schicht (12) durch das epitaxia­ le Aufwachsverfahren gebildet wird, ist es technisch schwierig, die Verunreinigungen gleichförmig über die epi­ taxiale N⁺-Schicht (12) zu verteilen. Wenn die epitaxiale N⁻-Schicht (13) mit niedriger Verunreinigungsdichte nach dem Bilden der epitaxialen N⁺-Schicht (12) aufwächst, ist es nicht leicht, die Verunreinigungsdichte einzustellen, da die Verunreinigungen, welche auf der Oberfläche der epita­ xialen N⁺-Schicht (12) verbleiben, eine Wirkung auf die epitaxiale N⁻-Schicht (13) der niedrigen Verunreinigungs­ dichte ausüben. Wenn ein IGBT mit einem durch das epita­ xiale Aufwachsverfahren gebildeten Halbleitersubstrat ver­ wendet wird, kann ebenso die Verwendung in einem System we­ sentlich beschränkt sein, da ein sicherer Betriebsbereich schmal ist und eine Kurzschlußstabilität klein ist.
Um diese Schwierigkeiten zu überwinden und insbesondere den sicheren Betriebsbereich zu vergrößern, wurde bei einem herkömmlichen Bauelement durch weiteres Ausdehnen der Dicke des epitaxialen N⁻-Schicht eine Struktur mit einer Nicht­ durchgriffsbetriebsart (non-punch-through operating form) gebildet. Entsprechend Fig. 12 ist eine herkömmliche IGBT- Struktur mit einer derartigen Form aus einem Halbleiter­ substrat zusammengesetzt, welches eine dicke, auf einem P⁺- Siliziumsubstrat (21) gebildete N⁻-Schicht (22), eine auf dem Oberflächenteil des oben beschriebenen Halbleiter­ substrats gebildete P⁻-Wanne (23) und eine Gateelektrode aufweist, in welchem sich ein aktiver Bereich (24) und eine isolierte Oxidationsschicht (25) befinden, wodurch die Kurzschlußstabilität verbessert und ein breiterer sicherer Betriebsbereich erzielt wird. Dennoch besitzen diese IGBT- Bauelemente mit einer Nichtdurchgriffsbetriebsart die Schwierigkeit, daß unnötigerweise die Sättigungsspannung erhöht wird.
Aufgabe der vorliegenden Erfindung ist es, einen IGBT mit einem großen sicheren Betriebsbereich, einer Kurz­ schlußstabilität und einer geringen Latch-up-Neigung und ein Verfahren zu dessen Herstellung vorzusehen.
Die Aufgabe wird gelöst durch ein Verfahren zum Her­ stellen eines Halbleitersubstrats mit den Schritten: Auf­ wachsen einer ersten epitaxialen Schicht mit niedriger Ver­ unreinigungsdichte auf einem Siliziumsubstrat, Implantieren von Verunreinigungen einer hohen Dichte mittels einer Ionenimplantierung über das gesamte Substrat, auf welchem die erste epitaxiale Schicht aufgewachsen ist, Aufwachsen einer zweiten epitaxialen Schicht einer geringen Verunrei­ nigungsdichte und durch ein Hitzebehandlungsverfahren zur Einstellung der Neigung bzw. der Steilheit der Verunreini­ gungsdichten in der ersten epitaxialen Schicht zur Verbes­ serung des sicheren Betriebsbereichs des IGBT′s.
Entsprechend einer anderen bevorzugten Ausführungsform des Verfahrens der vorliegenden Erfindung sind folgende Schritte vorgesehen: Aufwachsen einer ersten epitaxialen Schicht einer niedrigen Verunreinigungsdichte auf einem P⁺- Siliziumsubstrat, Bilden einer thermischen Oxidations­ schicht auf der ersten epitaxialen Schicht, Entfernen der obigen thermischen Oxidationsschicht entsprechend dem Be­ reich, in welchem ein isoliertes Gate gebildet wird, durch Bilden einer Fotoleiterschichtstruktur, Implantieren von Verunreinigungen einer hohen Dichte in das gesamte Erzeug­ nis mittels Ionenimplantierung, Entfernen der verbleibenden thermischen Oxidationsschicht und Aufwachsen einer zweiten epitaxialen Schicht einer niedrigen Dichte zur Verbesserung der Latch-up-Neigung eines IGBT′s.
Des weiteren weist eine bevorzugte Ausführungsform der vorliegenden Erfindung eine P⁻-Wanne, welche auf einem Halbleitersubstrat gebildet ist, einen aktiven Bereich, welcher auf der oberen P⁻-Wanne gebildet ist, und eine Gateelektrode auf, welche einschließlich einer isolierten Oxidationsschicht auf dem oberen Halbleitersubstrat gebil­ det ist.
Die vorliegende Erfindung wird in der nachfolgenden Be­ schreibung unter Bezugnahme auf die Zeichnung erläutert.
Fig. 1 und 2 zeigen Querschnittsansichten senkrecht zur Schicht, welche ein Verfahren zum Herstellen eines Halbleitersubstrats für einen IGBT in Übereinstimmung mit der vorliegenden Erfindung veranschaulichen;
Fig. 3 zeigt ein Diagramm, welches die Verteilung und die Neigung bzw. Steilheit von Verunreinigungsdichten in dem in Fig. 2 dargestellten Abschnitt des Halbleiter­ substrats veranschaulicht;
Fig. 4, 5 und 6 zeigen Querschnittsansichten senk­ recht zur Schicht, welche die Reihenfolge der Verfahrens­ schritte zur Bildung eines IGBT′s einschließlich eines Halbleitersubstrats in Übereinstimmung mit dem Verfahren der vorliegenden Erfindung veranschaulichen;
Fig. 7 zeigt ein Diagramm, welches den Fluß von Löchern beim Einschalten eines entsprechend dem Verfahren der vor­ liegenden Erfindung gebildeten IGBT-Bauelements veranschau­ licht;
Fig. 8 zeigt ein Diagramm, welches den sicheren Be­ triebsbereich eines IGBT-Bauelements in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfin­ dung im Vergleich zu demjenigen eines herkömmlichen IGBT- Bauelements veranschaulicht;
Fig. 9 zeigt eine Querschnittsansicht senkrecht zur Schicht, welche ein Halbleitersubstrat zur Bildung eines herkömmlichen IGBT′s veranschaulicht;
Fig. 10 zeigt ein Diagramm, welches die Verteilung und die Neigung bzw. Steilheit von Verunreinigungsdichten in dem senkrechten Abschnitt des in Fig. 9 dargestellten Halb­ leitersubstrats veranschaulicht;
Fig. 11 zeigt eine Querschnittsansicht senkrecht zur Schicht, welche eine Ausführungsform eines herkömmlichen IGBT′s veranschaulicht; und
Fig. 12 zeigt eine Querschnittsansicht senkrecht zur Schicht, welche eine andere Ausführungsform eines herkömm­ lichen IGBT′s veranschaulicht.
Im folgenden wird detailliert eine bevorzugte Ausfüh­ rungsform der Erfindung unter Bezugnahme auf Fig. 1 bis 8 dargestellt. Soweit möglich bezeichnen dieselben Bezugs­ zeichen in den Figuren dieselben oder ähnliche Teile.
Zuerst wird zur Lösung der bei einem herkömmlichen IGBT einer Nichtdurchgriffsbetriebsart auftretenden Schwierig­ keit einer unnötigen Sättigungsspannung nach dem Aufwachsen einer ersten dünnen epitaxialen N-Typ Schicht einer niedri­ gen Verunreinigungsdichte (oder einer Pufferschicht) (32) auf einem P⁺-Siliziumsubstrat (31) wie in Fig. 1 und 2 dargestellt und nach einem Implantieren von N⁺-Typ Verun­ reinigungen einer hohen Dichte der gesamten Oberfläche der ersten epitaxialen Schicht (32) durch Ionenimplantierung (Fig. 1) die Neigung bzw. Steilheit, die maximale Dichte und Diffusionstiefe der N⁺-Verunreinigungen der obigen er­ sten epitaxialen Schicht (32) durch das Diffusionshitzebe­ handlungsverfahren (Fig. 2) eingestellt.
Fig. 3 veranschaulicht die Verteilung der Verunreini­ gungsdichten in dem senkrechten Abschnitt des Halbleiter­ substrats von Fig. 2 und zeigt, daß die Dichteneigung einer epitaxialen N⁺-Schicht (32) einer hohen Verunreinigungs­ dichte einen sanften Verlauf besitzt.
Wenn ein IGBT unter Verwendung eines Halbleiter­ substrats mit einer N⁺-Pufferschicht einer sanften Neigung bzw. Steilheit in Übereinstimmung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung gebildet wird, können die Kurzschlußstabilität und ein sicherer Betriebs­ bereich erweitert werden, ohne daß die Sättigungsspannung stark erhöht wird. Darüber hinaus kann dieses Verfahren auf eine Struktur zur Beschränkung des Latch-up-Stroms unter Verwendung einer Pufferschicht verwendet werden, deren N⁺- und N⁻-Schichten doppelt zusammengesetzt sind.
Fig. 4, 5 und 6 veranschaulichen aufeinanderfolgende Schritte eines Verfahrens zum Bilden eines IGBT′s unter Verwendung eines durch Ionenimplantierung und Diffusion ge­ bildeten Halbleitersubstrats einer bevorzugten Ausführungs­ form der vorliegenden Erfindung in der Reihenfolge des Her­ stellungsverfahrens.
Zuerst wächst entsprechend Fig. 4 eine erste dünne epi­ taxiale Schicht (42) einer niedrigen Verunreinigungsdichte auf einem P⁺-Siliziumsubstrat (41) auf, es wird eine Oxida­ tionsschicht (43) durch thermische Oxidation der ersten epitaxialen Schicht (42) gebildet, es wird eine (nicht dar­ gestellte) Fotoleiterschicht auf die Oxidationsschicht (43) aufgebracht, es wird eine (nicht dargestellte) Fotoleiter­ struktur entsprechend dem Gebiet, in welchem eine isolierte Gateelektrode durch ein Fotoverfahren gebildet wird, ge­ schaffen, und es wird die unter Verwendung einer Ätzmaske bloßgelegte thermische Oxidationsschicht (43) bezüglich der obigen Fotoleiterschichtstruktur entfernt, und danach wird eine N-Typ Verunreinigung (44) einer hohen Dichte, bei­ spielsweise Bor, in das gesamte Produkt durch Ionenimplan­ tierung implantiert.
Als nächstes veranschaulicht Fig. 5 eine Form, bei wel­ cher eine zweite epitaxiale N⁻-Schicht (45) einer geringen Verunreinigungsdichte nach dem Entfernen der thermischen Oxidationsschicht (43) epitaxial (45) aufwächst, und N⁺- (44a) und N⁻-Schichten (42a) horizontal abwechselnd durch thermische Diffusion von Verunreinigungen einer hohen Dich­ te gebildet werden.
Schließlich zeigt Fig. 6, daß eine Pufferschicht, wel­ che den unteren Teil einer P⁻-Wanne einschließlich des ak­ tiven Bereichs (47) eines IGBT-Bauelements in Übereinstim­ mung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung bildet, aus einer epitaxialen N⁻-Schicht (46) ei­ ner niedrigen Verunreinigungsdichte zusammengesetzt ist, wobei der untere Teil der Gateelektrode (49), in welchem die verbleibende isolierte Oxidationsschicht (48) enthalten ist, die letzte senkrechte Struktur darstellt, welche aus einer epitaxialen N⁺-Schicht (47) einer hohen Verunreini­ gungsdichte zusammengesetzt ist. Die Oberfläche eines Wa­ fers ist durch Entfernen einer Siliziumoxidationsschicht (43), welche durch thermische Oxidation entsprechend Fig. 4 gebildet ist, gewellt, und diese Welligkeit der Oberfläche des Wafers kann nach dem Aufwachsen der zweiten epitaxialen N⁻-Schicht (45) beibehalten werden und kann als Marke ver­ wendet werden, wenn eine Zelle auf der Oberfläche der N⁻- Schicht (45) gebildet wird.
Entsprechend Fig. 7, welche den Fluß der Löcher beim Einschalten eines IGBT-Bauelements veranschaulicht, welches in Übereinstimmung mit dem Verfahren der vorliegenden Er­ findung hergestellt ist, ist die Latch-up-Neigung verrin­ gert, da als Ergebnis der Wiedervereinigung der Betrag von Löchern (59), welche durch die epitaxiale N⁺-Schicht einer hohen Verunreinigungsdichte der Pufferschicht über das Si­ liziumsubstrat (51) von der Kollektorelektrode (50) hin­ durchtreten und zu einem Emitteranschluß über eine P⁻-Wanne und ein aktives Gebiet eintreten, kleiner als der Betrag von Löchern (58) ist, welche durch die epitaxiale N⁻- Schicht einer niedrigen Verunreinigungsdichte hindurchtre­ ten. Bezugszeichen 55 bezeichnet eine Oxidationsschicht ei­ nes isolierten Gates, und Bezugszeichen 56 bezeichnet eine Gateelektrode. Fig. 8 veranschaulicht den sicheren Be­ triebsbereich (62) eines IGBT-Bauelements in Übereinstim­ mung mit einer bevorzugten Ausführungsform der vorliegenden Erfindung im Vergleich zu demjenigen (61) eines herkömmli­ chen IGBT-Bauelements.
Daher sieht die vorliegende Erfindung in Übereinstim­ mung mit einer oben beschriebenen bevorzugten Ausführungs­ form Vorteile des Verringerns der Latch-up-Neigung während eines normalen Betriebs durch Verbesserung der epitaxialen Schicht eines Halbleitersubstrats bezüglich der Bildung ei­ nes IGBT-Bauelements und des Erhöhens der Zuverlässigkeit eines Halbleiterbauelements durch Erhöhen des sicheren Be­ triebsbereichs und der Kurschlußstabilität vor.
Vorstehend wurde ein Halbleiterbauelement und ein Ver­ fahren zu dessen Herstellung offenbart. Demgemäß enthält ein IGBT (isulated gate bipolartransistor, Bipolartransi­ stor mit isoliertem Gate) ein P⁺-Siliziumsubstrat, eine er­ ste epitaxiale Schicht, in welcher Verunreinigungen des er­ sten Leitfähigkeitstyps einer hohen Dichte mit einer sanf­ ten Neigung bzw. Steilheit vorgesehen sind, ein Halbleiter­ substrat, welches an der obigen ersten epitaxialen Schicht lokalisiert ist und eine zweite epitaxiale Schicht auf­ weist, welche Verunreinigungen des ersten Leitfähigkeits­ typs einer niedrigen Dichte aufweist, eine P⁻-Wanne, welche an dem Oberflächenteil der zweiten epitaxialen Schicht vor­ gesehen ist, einen aktiven Bereich, welcher in der P⁻-Wanne vorgesehen ist, und eine Gateelektrode, welche zu einem Teil des Rands der P⁻-Wanne versetzt angeordnet, in einer isolierten Oxidationsschicht enthalten und auf dem Halblei­ tersubstrat gebildet ist. Die erste epitaxiale Schicht ent­ sprechend dem unteren Teil der obigen P⁻-Wanne enthält Ver­ unreinigungen des ersten Leitfähigkeitstyps einer niedrigen Dichte und die erste epitaxiale Schicht entsprechend dem unteren Teil einer Gateelektrode, in welchem eine isolierte Oxidationsschicht enthalten ist, weist eine Schicht mit Verunreinigungen des ersten Leitfähigkeitstyps einer hohen Dichte auf und besitzt eine Struktur, in welcher N⁺- und N⁻ -Schichten horizontal abwechselnd gebildet sind. Durch Ver­ bessern der epitaxialen Schicht des Halbleitersubstrats ist die Latch-up-Neigung bezüglich eines normalen Betriebs zu­ rückgedrängt, und die Zuverlässigkeit des Halbleiterbauele­ ments ist durch Erhöhen des sicheren Betriebsbereichs und der Kurzschlußstabilität verbessert.

Claims (16)

1. Verfahren zum Herstellen eines Halbleitersubstrats zur Bildung eines IGBT's, mit den Schritten:
Aufwachsen einer ersten epitaxialen Schicht, welche Verunreinigungen eines ersten Leitfähigkeitstyps einer ge­ ringen Dichte aufweist, auf einem Siliziumsubstrat;
Implantieren von Verunreinigungen des ersten Leitfä­ higkeitstyps einer hohen Dichte in die gesamte erste epita­ xiale Schicht;
Aufwachsen einer zweiten epitaxialen Schicht, welche Verunreinigungen des ersten Leitfähigkeitstyps einer nied­ rigen Dichte aufweist; und
Durchführen eines Hitzebehandlungsverfahrens zum Ein­ stellen der Dichtesteilheit der in die erste epitaxiale Schicht implantierten Verunreinigungen des ersten Leitfä­ higkeitstyps einer hohen Dichte.
2. Verfahren zum Herstellen eines Halbleitersubstrats zur Bildung eines IGBT′s nach Anspruch 1, dadurch gekennzeich­ net, daß die Verunreinigungen des ersten Leitfähigkeitstyps N-Typ Verunreinigungen sind.
3. Verfahren zum Herstellen eines Halbleitersubstrats zum Bilden eines IGBT′s nach Anspruch 1, dadurch gekennzeich­ net, daß Verunreinigungen einer hohen Dichte von etwa 1×10¹³ bis 5×10¹⁶/cm³ in die gesamte erste epitaxiale Schicht durch Ionenimplantierung von N-Typ Verunreinigungen einer hohen Dichte implantiert werden.
4. Verfahren zum Herstellen eines Halbleitersubstrats zum Bilden eines IGBT′s nach Anspruch 1, dadurch gekennzeich­ net, daß
eine Zwischenschicht, welche N-Typ Verunreinigungen einer hohen Dichte aufweist, an der ersten epitaxialen Schicht angebracht wird,
Verunreinigungen einer hohen Dichte durch thermische Diffusion bei einer hohen Temperatur von etwa 900°C bis 1150°C auf die gesamte erste epitaxiale Schicht aufgebracht werden; und
danach Verunreinigungen einer hohen Dichte auf die Oberfläche der ersten epitaxialen Schicht nach einem Ent­ fernen der Zwischenschicht implantiert werden.
5. Verfahren zum Herstellen eines Halbleitersubstrats zur Bildung eines IGBT′s nach Anspruch 1, dadurch gekennzeich­ net, daß die Verunreinigungen einer hohen Dichte des ersten Leitfähigkeitstyps wenigstens etwa 5 µm in einen unteren Teil der ersten epitaxialen Schicht durch das Hitzebehand­ lungsverfahren diffundieren.
6. Verfahren zum Herstellen eines Halbleitersubstrats zur Bildung eines IGBT's, mit den Schritten:
Aufwachsen einer ersten epitaxialen Schicht, welche Verunreinigungen eines ersten Leitfähigkeitstyps einer niedrigen Dichte aufweist, auf einem P⁺-Siliziumsubstrat;
Bilden einer thermischen Oxidationsschicht auf der er­ sten epitaxialen Schicht;
Entfernen der thermischen Oxidationsschicht in einem Bereich, in welchem ein isoliertes Gate gebildet werden soll, durch Bilden einer Fotoleiterschichtstruktur der ver­ bleibenden thermischen Oxidationsschicht;
Implantieren von Verunreinigungen einer hohen Dichte in das gesamte Erzeugnis;
Entfernen der verbleibenden thermischen Oxidations­ schicht;
Bilden einer zweiten epitaxialen Schicht, welche Ver­ unreinigungen des ersten Leitfähigkeitstyps einer niedrigen Dichte aufweist; und
Durchführen eines Hitzebehandlungsverfahrens zur Ein­ stellung der Dichteneigung der Verunreinigungen des ersten Leitfähigkeitstyps einer hohen Dichte, welche in die erste epitaxiale Schicht implantiert sind.
7. Verfahren zum Herstellen eines Halbleitersubstrats zur Bildung eines IGBT′s nach Anspruch 6, dadurch gekennzeich­ net, daß die Verunreinigungen des ersten Leitfähigkeitstyps N-Typ Verunreinigungen sind.
8. Verfahren zum Herstellen eines Halbleitersubstrats zur Bildung eines IGBT′s nach Anspruch 6, dadurch gekennzeich­ net, daß Verunreinigungen einer hohen Dichte von etwa 1×10¹³ bis 5×10¹⁶/cm³ in die gesamte erste epitaxiale Schicht durch Ionenimplantierung von N-Typ Verunreinigungen einer hohen Dichte implantiert werden.
9. Verfahren zum Herstellen eines Halbleitersubstrats zur Bildung eines IGBT′s nach Anspruch 6, dadurch gekennzeich­ net, daß
eine Zwischenschicht, welche N-Typ Verunreinigungen einer hohen Dichte aufweist, an einer thermischen Oxidati­ onsschichtstruktur angeordnet ist, wobei eine thermische Oxidationsschicht entsprechend dem Bereich, auf welchem die isolierte Gateelektrode gebildet werden soll, entfernt wird;
Verunreinigungen einer hohen Dichte auf die erste epi­ taxiale Schicht durch thermische Diffusion bei einer hohen Temperatur von etwa 900°C bis 1150°C aufgetragen werden; und
danach Verunreinigungen einer hohen Dichte auf die Oberfläche der ersten epitaxialen Schicht nach einem Ent­ fernen der Zwischenschicht implantiert werden.
10. Verfahren zum Herstellen eines Halbleitersubstrats zur Bildung eines IGBT′s nach Anspruch 6, dadurch gekennzeich­ net, daß Verunreinigungen des ersten Leitfähigkeitstyps ei­ ner hohen Dichte wenigstens etwa 5 µm in einen unteren Teil der ersten epitaxialen Schicht durch das Hitzebehandlungs­ verfahren diffundieren.
11. IGBT mit:
einem P⁺-Siliziumsubstrat;
einer ersten epitaxialen Schicht, in welcher Verunrei­ nigungen eines ersten Leitfähigkeitstyps mit einer sanften Steilheit vorgesehen sind;
einem Halbleitersubstrat, welches an der ersten epita­ xialen Schicht lokalisiert ist und eine zweite epitaxiale Schicht aufweist, welche Verunreinigungen des ersten Leit­ fähigkeitstyps einer niedrigen Dichte enthält;
einer P⁻-Wanne, welche an einer Oberfläche der zweiten epitaxialen Schicht vorgesehen ist;
einem aktiven Bereich in der P⁻-Wanne; und
einer Gateelektrode, welche versetzt an einem Teil des Rands der P⁻-Wanne angeordnet, in einer isolierten Oxidati­ onsschicht enthalten und auf dem Halbleitersubstrat gebil­ det ist.
12. IGBT nach Anspruch 11, dadurch gekennzeichnet, daß die Verunreinigungen des ersten Leitfähigkeitstyps N-Typ Verun­ reinigungen sind.
13. IGBT nach Anspruch 11, dadurch gekennzeichnet, daß die Diffusionstiefe der Verunreinigungen des ersten Leitfähig­ keitstyps, welche in die erste epitaxiale Schicht implan­ tiert sind, wenigstens etwa 5 µm von der Spitze der ersten epitaxialen Schicht aus beträgt.
14. IGBT mit:
einem P⁺-Siliziumsubstrat;
einer ersten epitaxialen Schicht, welche auf dem Substrat vorgesehen ist und in welcher Verunreinigungen ei­ nes ersten Leitfähigkeitstyps einer hohen Dichte mit einer sanften Steilheit vorgesehen sind;
einem Halbleitersubstrat, welches auf der ersten epi­ taxialen Schicht lokalisiert ist und mit einer zweiten epi­ taxialen Schicht versehen ist, welche Verunreinigungen des ersten Leitfähigkeitstyps einer niedrigen Dichte aufweist;
einer P⁻-Wanne, welche an der Oberfläche der zweiten epitaxialen Schicht vorgesehen ist;
einem aktiven Bereich in der P⁻-Wanne; und
einer Gateelektrode, welche versetzt von dem Rand der P⁻-Wanne angeordnet, in einer isolierten Oxidationsschicht enthalten und auf dem Halbleitersubstrat gebildet ist;
wobei die erste epitaxiale Schicht entsprechend einem unteren Teil der P⁻-Wanne Verunreinigungen des ersten Leit­ fähigkeitstyps einer niedrigen Dichte aufweist;
wobei die erste epitaxiale Schicht entsprechend einem unteren Teil einer Gateelektrode, in welchem die isolierte Oxidationsschicht enthalten ist, eine Schicht mit Verunrei­ nigungen des ersten Leitfähigkeitstyps einer hohen Dichte aufweist und eine Struktur besitzt, bei welcher N⁺- und N⁻- Schichten horizontal abwechselnd gebildet sind.
15. IGBT nach Anspruch 14, dadurch gekennzeichnet, daß Verunreinigungen des ersten Leitfähigkeitstyps N-Typ Verun­ reinigungen sind.
16. IGBT nach Anspruch 14, dadurch gekennzeichnet, daß die Diffusionstiefe der in die erste epitaxiale Schicht implan­ tierten Verunreinigungen des ersten Leitfähigkeitstyps we­ nigstens etwa 5 µm von der Spitze der ersten epitaxialen Schicht aus beträgt.
DE19544725A 1994-11-30 1995-11-30 Halbleiterbauelement und Verfahren zu dessen Herstellung Withdrawn DE19544725A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940031900A KR0163875B1 (ko) 1994-11-30 1994-11-30 반도체장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
DE19544725A1 true DE19544725A1 (de) 1996-06-05

Family

ID=19399587

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19544725A Withdrawn DE19544725A1 (de) 1994-11-30 1995-11-30 Halbleiterbauelement und Verfahren zu dessen Herstellung

Country Status (4)

Country Link
US (1) US5838027A (de)
JP (1) JPH08228001A (de)
KR (1) KR0163875B1 (de)
DE (1) DE19544725A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10237462A1 (de) * 2002-08-16 2004-03-11 Robert Bosch Gmbh Erkennung von Schräglaufwinkeln mittels einer aktiven Lenkung und Radkraft messender Sensorik

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980055025A (ko) * 1996-12-27 1998-09-25 김광호 반도체 소자의 제조방법
DE19731495C2 (de) * 1997-07-22 1999-05-20 Siemens Ag Durch Feldeffekt steuerbarer Bipolartransistor und Verfahren zu seiner Herstellung
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
US20070181927A1 (en) * 2006-02-03 2007-08-09 Yedinak Joseph A Charge balance insulated gate bipolar transistor
KR100906555B1 (ko) 2007-08-30 2009-07-07 주식회사 동부하이텍 절연게이트 양극성 트랜지스터 및 그 제조방법
KR100934797B1 (ko) * 2007-12-27 2009-12-31 주식회사 동부하이텍 절연게이트 양극성 트랜지스터 및 그 제조방법
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
US9685335B2 (en) * 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
US10181513B2 (en) 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
DE112014001689T5 (de) * 2013-03-28 2015-12-10 Abb Technology Ag Verfahren zur Herstellung eines Bipolartransistors mit isolierter Gateelektrode
CN103400764B (zh) * 2013-07-24 2016-12-28 上海华虹宏力半导体制造有限公司 双极型晶体管的形成方法
US9431205B1 (en) 2015-04-13 2016-08-30 International Business Machines Corporation Fold over emitter and collector field emission transistor

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6445173A (en) * 1987-08-13 1989-02-17 Fuji Electric Co Ltd Conductive modulation type mosfet
JP2526653B2 (ja) * 1989-01-25 1996-08-21 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
EP0405200A1 (de) * 1989-06-30 1991-01-02 Asea Brown Boveri Ag MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement
JP2663679B2 (ja) * 1990-04-20 1997-10-15 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JP2918399B2 (ja) * 1992-08-05 1999-07-12 三菱電機株式会社 半導体装置およびその製造方法
JP3081739B2 (ja) * 1992-10-20 2000-08-28 三菱電機株式会社 絶縁ゲート型半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10237462A1 (de) * 2002-08-16 2004-03-11 Robert Bosch Gmbh Erkennung von Schräglaufwinkeln mittels einer aktiven Lenkung und Radkraft messender Sensorik
DE10237462B4 (de) * 2002-08-16 2004-07-29 Robert Bosch Gmbh Verfahren und Vorrichtung zur Bestimmung von Schräglaufwinkeln mittels einer aktiven Lenkung und mittels einer die Radkraft messenden Sensorik

Also Published As

Publication number Publication date
US5838027A (en) 1998-11-17
KR0163875B1 (ko) 1998-12-01
KR960019776A (ko) 1996-06-17
JPH08228001A (ja) 1996-09-03

Similar Documents

Publication Publication Date Title
DE68911702T2 (de) Halbleitervorrichtung mit zusammengesetztem Substrat, hergestellt aus zwei Halbleitersubstraten in engem Kontakt.
DE10055446B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE69331512T2 (de) Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben
DE2455730C3 (de) Feldeffekt-Transistor mit einem Substrat aus einkristallinem Saphir oder Spinell
DE3888883T2 (de) Verfahren zur Herstellung einer vergrabenen isolierenden Schicht in einem Halbleitersubstrat durch Ionenimplantation und Halbleiterstruktur mit einer solchen Schicht.
DE10066412B4 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3043913A1 (de) Halbleiteranordnung und verfahren zu ihrer herstellung
DE19704996C2 (de) Verfahren zur Herstellung eines IGBT-Bauelementes
DE69324074T2 (de) Verfahren zur Bildung von Kurzschlussgebieten für Halbleiterbauelemente mit isoliertem Gatter
DE2553838B2 (de) Verfahren zur herstellung von anreicherungs-feldeffektransistoren
DE2734694A1 (de) Isolierschicht-feldeffekttransistor mit kleiner kanallaenge und verfahren zu seiner herstellung
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2932043C2 (de) Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung
DE2512373B2 (de) Isolierschicht-Feldeffekttransistor mit tiefer Verarmungszone
DE2812740A1 (de) Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE2725095C2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE2326751A1 (de) Halbleiter-speichervorrichtung und feldeffekttransistor, der fuer die verwendung in dieser vorrichtung geeignet ist
DE2917455A1 (de) Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
DE69017348T2 (de) Thyristor und Verfahren zu dessen Herstellung.
DE3116268C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE19544725A1 (de) Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19632077A1 (de) Leistungshalbleiterbauteil und Verfahren zu dessen Herstellung
DE3636249A1 (de) Verfahren zum herstellen eines mos-feldeffekttransistors und danach hergestellter transistor
DE2749607B2 (de) Halbleiteranordnung und Verfahren zu deren Herstellung

Legal Events

Date Code Title Description
8127 New person/name/address of the applicant

Owner name: FAIRCHILD KOREA SEMICONDUCTOR LTD., PUCHON, KYONOG

8110 Request for examination paragraph 44
8139 Disposal/non-payment of the annual fee