JP3081739B2 - 絶縁ゲート型半導体装置及びその製造方法 - Google Patents

絶縁ゲート型半導体装置及びその製造方法

Info

Publication number
JP3081739B2
JP3081739B2 JP05234992A JP23499293A JP3081739B2 JP 3081739 B2 JP3081739 B2 JP 3081739B2 JP 05234992 A JP05234992 A JP 05234992A JP 23499293 A JP23499293 A JP 23499293A JP 3081739 B2 JP3081739 B2 JP 3081739B2
Authority
JP
Japan
Prior art keywords
semiconductor region
semiconductor
region
conductivity type
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05234992A
Other languages
English (en)
Other versions
JPH06204481A (ja
Inventor
英樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP05234992A priority Critical patent/JP3081739B2/ja
Priority to EP93116565A priority patent/EP0594049B1/en
Priority to DE69331512T priority patent/DE69331512T2/de
Publication of JPH06204481A publication Critical patent/JPH06204481A/ja
Priority to US08/441,787 priority patent/US5569941A/en
Application granted granted Critical
Publication of JP3081739B2 publication Critical patent/JP3081739B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、例えば絶縁ゲート型
バイポーラトランジスタ（Insulated Gate Bipolar Tra
nsistor ；以下、ＩＧＢＴと略記する）などの絶縁ゲー
ト型半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】絶縁ゲート型半導体装置は、ｐ型および
ｎ型の半導体領域が交互に、少なくとも４層に直列に接
合された構造を有し、少なくとも両端に位置する半導体
領域のそれぞれには、正および負の主電極が電気的に接
続され、他の２層の中の１層には、電場を印加するゲー
ト電極が、絶縁体の薄膜を介して接合された半導体装置
である。この装置では、双方の主電極の間を流れる電流
が、ゲート電極に付加される電圧に応答して変化する。
ＩＧＢＴ、ＥＳＴ（Emitter Switched Thyristor)、MCT
(MOS Controled Thyristor ）などが、この装置概念に
包含される。
【０００３】＜従来装置の構成＞図２０は従来のＮチャ
ネル型ＩＧＢＴの構造を図示する断面図である。一般に
ＩＧＢＴは、多数のＩＧＢＴ素子（以下、ユニットセル
と記述する）が並列に接続されている。図２０は、１個
のユニットセルの断面図である。このＩＧＢＴは、ｐ型
半導体基板を有するｐ型半導体層１上に、ｎ型半導体層
１１が形成され、半導体基体１２を構成している。ｎ型
半導体層１１の上主面、すなわち半導体基体１２の上主
面の一部領域に、ｐ型不純物を選択的に拡散することに
よりｐ型ベース領域４が形成されている。更に、半導体
基体１２の上主面の一部領域には、ｎ型不純物を選択的
に拡散することによりｎ型エミッタ領域５が形成されて
いる。ｎ型半導体層１１の上部表面とｎ型エミッタ領域
５の上主面により挟まれたｐ型ベース領域４の上部表面
上にはゲート絶縁膜７が形成されている。ゲート絶縁膜
７の上には、例えば多結晶シリコン（以下、ポリシリコ
ンと記述する）から成るゲート電極８が形成されてい
る。
【０００４】アルミニウムから成るエミッタ電極９が、
ｐ型ベース領域４及びｎ型エミッタ領域５の両方に電気
的に接続するように形成されている。ゲート電極８及び
エミッタ電極９は互いに絶縁され、かつ全てのユニット
セルの間でそれぞれ同士が互いに電気的に接続された構
造を有している。ｐ型半導体層１の下主面にはアルミニ
ウム等の金属から成るコレクタ電極１０が電気的に接続
されている。コレクタ電極１０は、全てのユニットセル
を通して一体に形成されている。
【０００５】ｎ型半導体層１１は、ｐ型半導体層１との
接合面に接する領域に、ｎ型不純物を高濃度に含むバッ
ファ層２を有している。ｎ型半導体層１１の中において
バッファ層２を除いたｎ型半導体層３では、耐圧６００
ＶクラスのＩＧＢＴの場合、ｎ型不純物濃度は１０14ｃ
ｍ-3程度であり（耐圧クラスが高ければ、この濃度は低
くなる。以下、耐圧６００ＶのＩＧＢＴについて述べ
る）、バッファ層２では１０17ｃｍ-3程度である。
【０００６】＜従来装置の動作＞つぎに、この従来装置
の動作について説明する。まず、エミッタ電極９とコレ
クタ電極１０の間に所定のコレクタ電圧ＶCEを印加す
る。このとき、エミッタ電極９とゲート電極８の間に、
装置に固有の閾値を超えるゲート電圧ＶGEを印加する
と、ｐ型ベース領域４のゲート電極８に近接するチャネ
ル領域６がｎ型に反転し、チャネル領域６にｎ型チャネ
ルが形成される。このチャネルを通じて、エミッタ電極
９よりキャリアとしての電子がｎ型半導体層３へ注入さ
れる。注入された電子により、ｐ型半導体層１とｎ型半
導体層１１の間が順バイアスされ、ｐ型半導体層１から
キャリアとしてのホールが注入される。その結果、ｎ型
半導体層１１の抵抗が大幅に下がり、コレクタ電極１０
からエミッタ電極９へ流れるコレクタ電流ＩC は高い値
に達する。すなわち、装置が導通状態となる（オンす
る）。 このときのコレクタ電流ＩC に対する抵抗は、
オン抵抗と呼ばれる。通常においてオン抵抗は、コレク
タ電流ＩC が定格電流値であるときのコレクタ電圧ＶCE
（飽和コレクタ電圧ＶCE(sat) ）で表示される。従来の
ＩＧＢＴの定格電流は、代表的には５０〜１５０Ａ／ｃ
ｍ2 程度である。このように、ＩＧＢＴは、ｐ型半導体
層１からのホールの注入により、ｎ型半導体層１１の抵
抗を下げている。
【０００７】図２１は、種々のゲート電圧ＶGEを印加し
たときの、装置の出力特性を示すグラフである。一定の
ゲート電圧ＶGEを印加した状態の下では、コレクタ電圧
ＶCEを上昇させたときに、チャネルを流れる電子の流量
に、ゲート電圧ＶGEに対応した一定量の制限が加わる。
このため、装置を流れるコレクタ電流ＩC は、ゲート電
圧ＶGEに対応した一定値（飽和コレクタ電流ＩC(sat)）
で飽和する（図２１において水平な直線部分に相当す
る）。
【０００８】バッファ層２は、ｐ型半導体層１からのホ
ールの注入量を制御する。すなわち、バッファ層２では
ｎ型不純物の濃度が高いために、ｐ型半導体層１からの
ホールが、バッファ層２の電子と再結合し易い。このた
め、バッファ層２が設けられることにより、飽和コレク
タ電流ＩC(sat)が低くなり、一方オン抵抗は高くなる。
バッファ層２の厚み、不純物濃度を加減することによ
り、飽和コレクタ電流ＩC(sat)およびオン抵抗を調整し
得る。
【０００９】所定の大きさのコレクタ電圧ＶCEを印加し
たまま、ゲート電圧ＶGEを閾値以下の値にすると、ｎチ
ャネルは形成されず、コレクタ電流ＩC は流れない。す
なわち、ＩＧＢＴは遮断状態となる（オフする）。ゲー
ト電圧ＶGEをゼロにする等により、装置がオフした状態
で、コレクタ電圧ＶCEを上昇させるとき、コレクタ電圧
ＶCEがある値に達するまではコレクタ電流ＩC は流れな
い。しかし、ある値を超えてコレクタ電圧ＶCEが更に上
昇すると、コレクタ電流ＩC が流れ始め、更に急激に増
大する。このときのコレクタ電圧ＶCEを降伏電圧と称す
る。ＩＧＢＴに印加し得るコレクタ電圧ＶCEの大きさ
は、降伏電圧以下である。
【００１０】ＩＧＢＴに降伏電圧に近い値までコレクタ
電圧ＶCEを印加したときには、ｐ型ベース領域４から伸
びた空乏層が、バッファ層２にまで到達する。この空乏
層がｐ型半導体層１にまで達すると、ｐ型半導体層１と
ｐ型ベース領域４の間が導通する（「パンチスルー」と
称される）。バッファ層２は、空乏層がｐ型半導体層１
にまで侵入することを阻止することにより、パンチスル
ーを防止する役割をも担っている。
【００１１】
【発明が解決しようとする課題】＜従来の装置の問題点
＞ところで、図２０に示したＩＧＢＴの構造から明らか
なように、ＩＧＢＴにはｎ型エミッタ領域５、ｎ型半導
体層１１、ｐ型半導体層１によって寄生的に形成される
寄生サイリスタが存在する。この寄生サイリスタは、コ
レクタ電流ＩC が有る値（ラッチアップ電流）を超える
とオンする（「ＩＧＢＴがラッチアップする」と称され
る）。そして、寄生サイリスタが一旦オンすると、もは
やゲート電圧ＶGEを如何に調節しても、コレクタ電流Ｉ
C を制御することが不能となり、コレクタ電流ＩC が流
れ続ける。その結果、ＩＧＢＴは破壊に至る。
【００１２】オン抵抗を低くするために、バッファ層２
を調整してｐ型半導体層１からのホールの注入量を高く
すると、一定のゲート電圧ＶGEに対する飽和コレクタ電
流ＩC(sat)が高くなる。飽和コレクタ電流ＩC(sat)が高
いと、ＩＧＢＴの動作中において、コレクタ電流ＩC が
ラッチアップ電流を超え易く、ラッチアップによるＩＧ
ＢＴの破壊が生じ易い。
【００１３】また、ＩＧＢＴはスイッチング素子である
ために、それが使用される過程において、負荷が短絡し
た状態でＩＧＢＴがオンする、いわゆる短絡状態になる
ことがある。短絡状態では、コレクタ電流ＩC を制限す
る負荷がないために、ＩＧＢＴ自体で決まる電流が流れ
る。図２２は、短絡状態に至った後のコレクタ電流ＩC
の、時間経過に伴う波形を示すグラフである。短絡に至
った直後において、コレクタ電流ＩC は急激に増大し、
その頂点においては、コレクタ電流ＩC の定格値（５０
〜１５０Ａ／ｃｍ2 ）の、５〜２０倍近い値に達する。
前述のラッチアップによる破壊は、この時点で生じ易
い。
【００１４】ラッチアップが起こらない場合において
も、コレクタ電流ＩC は頂点を超えた後も、通常の使用
状態での値をはるかに超える高い値を維持する。このた
め、ＩＧＢＴは所定の時間Ｔｖを経過した後に破壊す
る。短絡状態でＩＧＢＴが破壊せずに経過し得る時間Ｔ
ｖには、実用上１０〜２０μｓｅｃ以上の値が要求され
る。経過時間Ｔｖは、短絡状態におけるコレクタ電流Ｉ
C が低い程長いことが知られている。そして、短絡状態
におけるコレクタ電流ＩC は、飽和コレクタ電流Ｉ
C(sat ) の値に規定される。
【００１５】前述のように、オン抵抗を低くするため
に、バッファ層２を調整してｐ型半導体層１からのホー
ルの注入量を高くすると、一定のゲート電圧ＶGEに対す
る飽和コレクタ電流ＩC(sat)が高くなる。飽和コレクタ
電流ＩC(sat)が高いと、短絡状態におけるコレクタ電流
ＩC が高くなり、経過時間Ｔｖが短くなる。
【００１６】以上のように、従来のＩＧＢＴでは、オン
抵抗を低く設定すると、ラッチアップによる破壊、およ
び短絡による破壊（短絡破壊）が起こり易いという問題
点があった。
【００１７】＜この発明の目的＞この発明は上記のよう
な問題点を解消するためになされたもので、オン抵抗の
低減と破壊に対する耐性の改善とを両立して実現し得る
絶縁ゲート型半導体装置を得ることを目的としており、
更にこの装置に適した製造方法を提供することを目的と
する。
【００１８】
【課題を解決するための手段】この発明にかかる請求項
１に記載の絶縁ゲート型半導体装置は、第１導電形式の
第１の半導体領域と、前記第１の半導体領域の上に形成
された第２導電形式の第２の半導体領域と、前記第２の
半導体領域の上面部分に選択的に形成された第１導電形
式の第３の半導体領域と、前記第３の半導体領域の上面
部分に選択的に形成された第２導電形式の第４の半導体
領域と、前記第２の半導体領域の底面部分に選択的に形
成され、第２導電形式の不純物の濃度において、前記第
２の半導体領域よりも高い、第２導電形式の第５の半導
体領域と、前記第３の半導体領域の上に形成された絶縁
層と、前記第１の半導体領域に電気的に接続された第１
の主電極と、前記第４の半導体領域に電気的に接続され
た第２の主電極と、前記絶縁層の上に形成された制御電
極と、を備えている。そして、前記第２の半導体領域
は、前記第１の半導体領域の上主面の上に形成され、第
２導電形式の不純物濃度において、前記第５の半導体領
域よりも低い第１の半導体部分と、前記第１の半導体部
分の上に形成され、第２導電形式の不純物濃度におい
て、前記第１の半導体部分よりも低い第２の半導体部分
と、を備え、前記第５の半導体領域は、前記第２の半導
体領域の前記第１の半導体部分と前記第１の半導体領域
との間の境界に位置し、前記第２の半導体部分には達し
ない。
【００１９】この発明にかかる請求項２に記載の絶縁ゲ
ート型半導体装置では、請求項１に記載の絶縁ゲート型
半導体装置において、前記第４の半導体領域および前記
第３の半導体領域が内壁に露出するように、前記第４の
半導体領域の上面から前記第２の半導体領域に達するト
レンチが形成されており、前記絶縁層は、当該トレンチ
の前記内壁の上に形成されており、前記制御電極は、前
記トレンチの内部において、前記絶縁層を実質的に覆っ
ている。 この発明にかかる請求項３に記載の絶縁ゲート
型半導体装置は、請求項２に記載の絶縁ゲート型半導体
装置において、前記第５の半導体領域が、前記第２の半
導体領域の前記底面部分に沿って平坦である。この発明
にかかる請求項４に記載の絶縁ゲート型半導体装置は、
請求項１ないし請求項３のいずれかに記載の絶縁ゲート
型半導体装置において、前記第２の半導体部分における
第２導電形式の不純物の濃度が、５×１０ 14 ｃｍ -3 以下
であり、前記第１の半導体部分における第２導電形式の
不純物の濃度が、５×１０ 14 ｃｍ -3 〜１０ 17 ｃｍ -3 の範
囲にあり、前記第５の半導体領域における第２導電形式
の不純物の濃度が、１０ 18 ｃｍ -3 〜１０ 21 ｃｍ -3 の範囲
にある。 この発明にかかる請求項５に記載の絶縁ゲート
型半導体装置は、請求項４に記載の絶縁ゲート型半導体
装置において、前記第５の半導体領域における第２導電
形式の不純物の濃度が、前記第１の半導体部分における
第２導電形式の不純物の濃度の１００倍以上である。
【００２０】この発明にかかる請求項６に記載の絶縁ゲ
ート型半導体装置では、請求項１または請求項２に記載
の絶縁ゲート型半導体装置において、前記第５の半導体
領域は、所定の距離をもって離れた複数の領域を有して
おり、前記第５の半導体領域は、互いに分離され、しか
もマトリクス状に配列された、島状に形成されている。
【００２１】この発明にかかる請求項７に記載の絶縁ゲ
ート型半導体装置では、請求項１または請求項２に記載
の絶縁ゲート型半導体装置において、前記第５の半導体
領域は、所定の距離をもって離れた複数の領域を有して
おり、前記第５の半導体領域は、平行なストライプ状に
形成されており、前記第３の半導体領域は、前記第２の
半導体領域の上面部分に沿ってストライプ状に形成され
ており、前記第５半導体領域の前記複数の領域は、前記
第３の半導体領域と空中交差している。
【００２２】この発明にかかる請求項８に記載の絶縁ゲ
ート型半導体装置では、請求項１または請求項２に記載
の絶縁ゲート型半導体装置において、前記第５の半導体
領域は、クロスストライプの形状に形成されている。
【００２３】この発明にかかる請求項９に記載の絶縁ゲ
ート型半導体装置では、請求項８に記載の装置におい
て、前記クロスストライプは、平行な第１のストライプ
と、当該第１のストライプに実質的に直交する平行な第
２のストライプとを有しており、前記第３の半導体領域
は、前記第２の半導体領域の上面部分に沿ってストライ
プ状に形成されており、前記第１のストライプは、前記
第３の半導体領域ごとに、しかも、当該第３の半導体領
域に平行に形成されている。この発明にかかる請求項１
０に記載の絶縁ゲート型半導体装置では、請求項９に記
載の装置において、当該装置は、互いに横方向に配列す
る複数のユニットセルに観念上分割可能であり、当該複
数のユニットセルの各々は、前記第３の半導体領域を少
なくとも一つ含んでおり、前記複数のユニットセルの各
々において、前記少なくとも一つの第３の半導体領域の
各々ごとに、前記第１のストライプの中の複数個の全体
が形成されている。
【００２４】この発明に係る請求項１１〜請求項１３の
いずれかに記載の製造方法は、第５の半導体領域を備え
る装置の製造に適した構成を有する。
【００２５】
【作用】＜請求項１〜請求項１３のいずれかに記載の発
明の作用＞ この発明における絶縁ゲート型半導体装置は、第１の半
導体領域と第２の半導体領域との接合面部分、ないし第
２の半導体領域の内部に、選択的に形成され、第２導電
形式の不純物の濃度が前記第２の半導体領域よりも高い
第５の半導体領域を備えている。このため、第１の半導
体領域から第２の半導体領域へのキャリアの注入は、キ
ャリアが第５の半導体領域の存在しない部分を選択的に
通過することによって行われる。その結果、第１および
第２の主電極の間で流れる電流が低いときには、この部
分におけるキャリアの密度が第５の半導体領域が設けら
れない場合に比べて高くなることが支配的に影響して、
電流が流れ易くなる。すなわち、装置のオン抵抗は、第
５の半導体領域が設けられない場合に比べて低くなる。
一方、電流が高いときには、電流が通過する経路が第５
の半導体領域の存在しない部分に制限されることが支配
的に影響し、電流が抑制される。このため、装置の破壊
耐性が向上する。 さらに、装置がオフ状態であるとき
に、第３の半導体領域から伸びた空乏層が、第１の半導
体部分によって阻止され、第１の半導体領域にまで達し
ない。このため、第２の半導体領域が薄くても、パンチ
スルーの発生が抑えられ、耐圧が向上する。特に、第２
の半導体部分へ第５の半導体領域が露出しないので、第
３半導体領域から前進する空乏層のフロントが、第１の
半導体部分の上面に一様に到達する。すなわち、空乏層
の伸びが、均一となる。このため、耐圧が安定する。
【００２６】＜請求項４に記載の発明の作用＞特に、請求項４に記載の発明における絶縁ゲート型半導
体装置では、第１、第２の半導体部分、および第５の半
導体領域における、第２導電形式の不純物の濃度が最適
化されている。このため、装置のオン抵抗の低減と破壊
耐性の向上が、より効果的に実現する 。
【００２７】＜請求項５に記載の発明の作用＞また特に、請求項５に記載の発明における絶縁ゲート型
半導体装置では、第１、第２の半導体部分、および第５
の半導体領域における、第２導電形式の不純物の濃度が
更に最適化されている。このため、装置のオン抵抗の低
減と破壊耐性の向上が、より一層効果的に実現する 。
【００２８】＜請求項６に記載の発明の作用＞また特に、請求項６に記載の装置では、第５の半導体領
域が、互いに分離され、しかもマトリクス状に配列され
た、島状に形成されているので、上記した第５の半導体
領域の効果が、第５の半導体領域と第３の半導体領域と
の間の位置関係に、実質上依存しない。このため、第５
の半導体領域と第３の半導体領域との間で、それらを形
成するためのマスクパターンの位置合わせを行う必要が
ない 。
【００２９】＜請求項７に記載の発明の作用＞また特に、請求項６に記載の装置においても、第５の半
導体領域が、ストライプ状の第３の半導体領域と空中交
差しているために、第５の半導体領域と第３の半導体領
域との位置関係への、上記効果の依存性が解消されるの
で、上記したマスクパターンの位置合わせを行う必要が
ない 。
【００３０】＜請求項８に記載の発明の作用＞また特に、請求項８に記載の発明においても、第５の半
導体領域が、クロスストライプの形状に形成されている
ために、第５の半導体領域と第３の半導体領域との位置
関係への、上記効果の依存性が実質上解消されるので、
上記したマスクパターンの位置合わせを行う必要がな
い 。
【００３１】＜請求項１１〜１３のいずれかに記載の発
明の作用＞この発明に係る請求項１１〜請求項１３のいずれかに記
載の製造方法では、第５の半導体領域を備える装置を製
造することが可能である。特に、請求項１１の製造方法
では、その工程（ｅ）および工程（ｆ）を通じて、請求
項１に記載の装置が必然的に実現する 。
【００３２】
【実施例】［第１実施例］ ＜装置の構成＞図１は、この発明の第１実施例における
絶縁ゲート型半導体装置の構造を示す断面図である。こ
の装置は、耐圧６００ＶのＩＧＢＴであり、図２０に示
した従来のＩＧＢＴと同様に、多数のユニットセルが並
列に接続された構造を有している。図１は、１個のユニ
ットセルの断面図である。なお以下の図において、図２
０に示す従来装置と同一部分に対しては、図２０におけ
る符号と同一符号を付す。
【００３３】このＩＧＢＴは、ｐ型半導体基板を有する
ｐ型半導体層１上に、ｎ型半導体層１１が形成され、双
方で半導体基体１２を構成している。ｎ型半導体層１１
の上主面、すなわち半導体基体１２の上主面の一部領域
に、ｐ型不純物を選択的に拡散することによりｐ型ベー
ス領域４が形成されている。１個のユニットセルの範囲
を図１に示されるように規定するならば、このｐ型ベー
ス領域４は、あたかも第１部分４ａおよび第２部分４ｂ
に分離して形成されているように見える。
【００３４】更に、半導体基体１２の上主面の一部領域
であって、ｐ型ベース領域４の内側には、ｎ型不純物を
選択的に拡散することによりｎ型エミッタ領域５が形成
されている。ｎ型半導体層１１において、ｐ型ベース領
域４の外側領域とｎ型エミッタ領域５とは、ｐ型ベース
領域４によって隔絶されている。このｎ型エミッタ領域
５は、図１に示されるように第１の部分５ａと第２の部
分５ｂとを有している。
【００３５】ｎ型半導体層１１の上部表面とｎ型エミッ
タ領域５の上主面により挟まれたｐ型ベース領域４の上
部表面上にはゲート絶縁膜７（絶縁層）が形成されてい
る。ゲート絶縁膜７の上には、例えばポリシリコンから
成るゲート電極８（制御電極層）が、ｐ型ベース領域４
の上部表面に対向する形で形成されている。アルミニウ
ムから成るエミッタ電極９（第２の主電極層）が、ｐ型
ベース領域４及びｎ型エミッタ領域５の両方に電気的に
接続するように形成されている。ゲート電極８及びエミ
ッタ電極９は互いに絶縁され、かつ全てのユニットセル
の間でそれぞれ同士が互いに電気的に接続された構造を
有している。ｐ型半導体層１の下主面にはアルミニウム
等の金属から成るコレクタ電極１０（第１の主電極層）
が電気的に接続されている。コレクタ電極１０は、全て
のユニットセルを通して一体に形成されている。
【００３６】ｎ型半導体層１１は、ｐ型半導体層１との
接合面に接する領域に、ｎ型不純物が高濃度に拡散され
たバッファ層２１を有している。ｎ型半導体層１１の中
においてバッファ層２１を除いたｎ型半導体層３では、
ｎ型不純物濃度は比較的低く、１０14ｃｍ-3程度であ
る。バッファ層２１ではｎ形不純物濃度は、５×１０14
ｃｍ-3〜１０17ｃｍ-3の範囲にある。
【００３７】更に、バッファ層２１とｐ型半導体層１と
の間の境界面には、もう一つの半導体領域である高濃度
ｎ型半導体領域２２が、選択的に形成されている。すな
わち、この装置はあたかも前述の従来装置に、高濃度ｎ
型半導体領域２２を新たに付加した構造を有している。
高濃度ｎ型半導体領域２２におけるｎ型不純物濃度は、
１０18ｃｍ-3〜１０21ｃｍ-3の範囲にあり、しかもバッ
ファ層２１における濃度値の１００倍以上の値を有して
いる。
【００３８】＜装置の動作の概略＞つぎに、この実施例
の装置の動作について説明する。まず、エミッタ電極９
とコレクタ電極１０の間に所定のコレクタ電圧ＶCEを印
加する。この状態で、エミッタ電極９とゲート電極８の
間に、このＩＧＢＴに固有の閾値を超えるゲート電圧Ｖ
GEを印加すると、従来の装置と同様にｐ型半導体層１か
らｎ型半導体層１１へキャリアとしてのホールが注入さ
れ、ＩＧＢＴがオンする。すなわち、コレクタ電極１０
からエミッタ電極９へコレクタ電流ＩC が流れる。
【００３９】ｐ型半導体層１から注入されるホールは、
従来装置におけるバッファ層２と同様に、ｎ型不純物の
濃度が高いバッファ層２１の電子と再結合し易い。この
ため、バッファ層２１が設けられることにより、飽和コ
レクタ電流ＩC(sat)はバッファ層２１がない場合に比べ
て低く、一方オン抵抗は高くなっている。
【００４０】所定の大きさのコレクタ電圧ＶCEを印加し
たまま、ゲート電圧ＶGEを閾値以下の値にすると、ＩＧ
ＢＴはオフし、コレクタ電流ＩC は流れない。バッファ
層２１は、従来装置のバッファ層２と同様に、オフ状態
においてｐ型ベース領域４から伸びた空乏層がｐ型半導
体層１にまで達することによるパンチスルーの発生を阻
止する役割をも担っている。このため、この実施例の装
置では、ｎ型半導体層３を薄くすることができるので、
製造上経済的である。また、ｎ型半導体層３を薄くし得
るので、装置のターンオフ時間を短くし得るという利点
もある。
【００４１】＜装置のオン動作の詳細＞装置のオン状態
における動作の詳細について説明する。この装置では、
ｎ型半導体層３とｐ型半導体層１の間に、ｎ型不純物濃
度が相対的に低いバッファ層２１と、相対的に高い高濃
度ｎ型半導体領域２２とが並列に配置された構造を有し
ている。このことは、ｐ型半導体層１からｎ型半導体層
３へのホールの注入が、相対的に行われ難い部分と、行
われ易い部分とが並列に存在することを意味する。この
ため、コレクタ電流ＩC が低いときのｐ型半導体層１か
らｎ型半導体層３へのホールの注入は、ホールが高濃度
ｎ型半導体領域２２の存在しない部分を選択的に通過す
ることによって行われる。すなわちコレクタ電流Ｉ
C は、高濃度ｎ型半導体領域２２の存在しない部分を選
択的に流れる。その結果、コレクタ電流ＩC が低いとき
には、この部分のホールの注入が支配的に影響して、装
置のオン抵抗は、高濃度ｎ型半導体領域２２が設けられ
ない場合に比べて殆ど変わらない。
【００４２】一方、コレクタ電流ＩC が高いときには、
コレクタ電流ＩC が通過する経路が高濃度ｎ型半導体領
域２２の存在しない部分に制限されることが支配的に影
響し、コレクタ電流ＩC が抑制される。すなわち、コレ
クタ電流ＩC が高いときには、コレクタ電流ＩC は高濃
度ｎ型半導体領域２２が設けられない場合に比べて低く
なる。したがって、装置の破壊耐性は向上する。
【００４３】＜実証データ＞図２は、このことを実証す
るためにシミュレーションを実行して得られたデータを
示すグラフである。図３は、このシミュレーションの対
象とした半導体装置のモデルの構造を示す断面図であ
る。シミュレーションは、よく知られたシミュレータで
あるＰＩＳＣＥＳ２Ｂを用いて行った。
【００４４】図３に示すように、２種類のモデルを設定
した。１つのモデルは、この実施例のＩＧＢＴの一部に
相当するダイオード（図３（ａ））であり、ｐ型半導体
層１、バッファ層２１、高濃度ｎ型半導体領域２２、及
びｎ型半導体層３を有している。それぞれの半導体領域
の厚さは、図３（ａ）に数値を示す通りである。ｐ型半
導体層１とｎ型半導体層３の間において、高濃度ｎ型半
導体領域２２が存在する部分の幅ｘと存在しない部分の
幅ｙは、互いに等しく設定されている。ｎ型不純物濃度
は、バッファ層２１においては５×１０14ｃｍ-3〜１０
17ｃｍ-3の範囲の値であり、高濃度ｎ型半導体領域２２
においては１０18ｃｍ-3〜１０21ｃｍ-3の範囲で設定さ
れている。
【００４５】もう１つのモデルは、従来のＩＧＢＴの一
部に相当するダイオード（図３（ｂ））であり、図３
（ａ）の装置に比べて、高濃度ｎ型半導体領域２２が設
けらない点が異なる。バッファ層２のｎ型不純物濃度
は、約１０17ｃｍ-3に設定されている。いずれのモデル
においても、ごく微細な厚さの高濃度ｎ型半導体層２３
がｎ型半導体層３の上面に設けられている。
【００４６】これらのモデルはＩＧＢＴの一部に相当し
ており、ＩＧＢＴにおけるｐ型半導体層１からのホール
の注入量とオン抵抗とを調べる目的には十分に適した構
成を有している。２つのモデルにおける結果を相互に比
較することにより、従来のＩＧＢＴとこの実施例のＩＧ
ＢＴとの間の特性上の差異を評価することができる。
【００４７】図２において、縦軸はダイオードのモデル
における順方向電流ＩF を表し、横軸は順方向電圧ＶF
を表す。これらは、ＩＧＢＴにおけるコレクタ電流
ＩC 、およびコレクタ電圧ＶCEにそれぞれ対応する。曲
線Ｃ1 または曲線Ｃ2 は、それぞれ図３（ａ）または図
３（ｂ）に示されるダイオードに対するシミュレーショ
ンの結果を表す。直線Ｌ1 はＩＧＢＴにおいて通常の使
用状況下でのコレクタ電流ＩC に相当する、１００Ａ／
ｃｍ2 の電流密度を表す。
【００４８】図２に示されるように、曲線Ｃ1 は曲線Ｃ
2 に比べて、順方向電流ＩF が低い領域では、相対的に
低い順方向電圧ＶF を示しており、順方向電流ＩF が高
い領域では、同一の順方向電圧ＶF に対して、相対的に
低い順方向電流ＩF を示している。このことは、この実
施例のＩＧＢＴが従来のＩＧＢＴに比べて、コレクタ電
流ＩC が低い領域ではオン抵抗が低く、コレクタ電流Ｉ
C が高い領域では、同一のコレクタ電圧ＶCEに対してコ
レクタ電流ＩC が低いことを示しており、この実施例の
装置に関する前述の説明を裏付けている。
【００４９】この実施例の装置におけるオン電圧を、従
来の装置と同様の定格電流（５０〜１５０Ａ／ｃｍ2 ）
で同一になるように設定するならば、コレクタ電流ＩC
の高い領域におけるコレクタ電流ＩC を、従来の装置に
比べ著しく低減することができる。すなわち、破壊に対
する耐性が著しく向上した装置を得ることができる。一
方、コレクタ電流ＩC の高い領域において、コレクタ電
流ＩC の大きさを従来の装置と同等に設定することによ
り、従来の装置に比べ定格電流近辺での電流容量が向上
し、オン抵抗を著しく低くすることができる。
【００５０】［第２実施例］図４は、この発明の第２実
施例におけるＩＧＢＴの構造を示す断面図である。この
実施例の装置は、バッファ層２１の厚さが高濃度ｎ型半
導体領域２２よりも薄く、高濃度ｎ型半導体領域２２の
上面にバッファ層２１が存在しない構造を有している点
が第１実施例の装置とは異なる。ｎ型半導体層３、バッ
ファ層２１、および高濃度ｎ型半導体領域２２における
ｎ型不純物濃度の範囲は第１実施例の装置と同様であ
る。
【００５１】この実施例の装置においては、ｎ型半導体
層３とｐ型半導体層１の間には、比較的ｎ型不純物濃度
の高いバッファ層２１または高濃度ｎ型半導体領域２２
のいずれかが存在している。このため、装置のオフ状態
においてｐ型ベース領域４から伸びた空乏層がｐ型半導
体層１にまで達することによるパンチスルーの発生が、
これらのバッファ層２１および高濃度ｎ型半導体領域２
２のいずれかによって阻止される。
【００５２】この装置においても、第１実施例の装置と
同様に、ｎ型半導体層３とｐ型半導体層１の間に、ｎ型
不純物濃度が相対的に低いバッファ層２１と、相対的に
高い高濃度ｎ型半導体領域２２とが並列に配置された構
造を有している。このため、ｐ型半導体層１からのホー
ルはｎ型半導体層１１を選択的に通過する。その結果、
この装置においても第１実施例の装置と同様に、従来の
装置に比べて、オン抵抗を低く、しかもコレクタ電流Ｉ
C の高い領域でのコレクタ電流ＩC を低く抑えることが
できる。
【００５３】また、この実施例の装置におけるオン電圧
を、従来の装置における値と同一にすべく設計するなら
ば、コレクタ電流ＩC の高い領域におけるコレクタ電流
ＩCを、従来の装置に比べて更に低減することができ
る。更に、コレクタ電流ＩC の高い領域において、コレ
クタ電流ＩC の大きさを従来の装置と同等に設定するな
らば、従来の装置に比べ定格電流近辺での電流容量を引
き上げ、オン抵抗を更に低くすることができる。
【００５４】［第３実施例］図５は、この発明の第３実
施例におけるＩＧＢＴの構造を示す断面図である。この
実施例の装置は、図１に示した第１実施例の装置とは、
高濃度ｎ型半導体領域２２が、ｎ型半導体層３とバッフ
ァ層２１の間に選択的に形成されている点が異なってい
る。ｎ型半導体層３、バッファ層２１、および高濃度ｎ
型半導体領域２２におけるｎ型不純物濃度の範囲は第１
実施例の装置と同様である。
【００５５】この実施例の装置においても、ｎ型半導体
層３とｐ型半導体層１の間には、比較的ｎ型不純物濃度
の高いバッファ層２１または高濃度ｎ型半導体領域２２
が存在している。このため、装置のオフ状態においてｐ
型ベース領域４から伸びた空乏層がｐ型半導体層１にま
で達することによるパンチスルーの発生は、これらのバ
ッファ層２１または高濃度ｎ型半導体領域２２によって
阻止される。
【００５６】この装置においても、第１実施例の装置と
同様に、ｎ型半導体層３とｐ型半導体層１の間に、ｎ型
不純物濃度が相対的に低いバッファ層２１と、相対的に
高い高濃度ｎ型半導体領域２２とが並列に配置された構
造を有している。このため、第１実施例の装置と同様
に、従来の装置に比べて、オン抵抗を低く、しかもコレ
クタ電流ＩC の高い領域でのコレクタ電流ＩC を低く抑
えることができる。また、この実施例の装置におけるオ
ン電圧を、従来の装置における値と同一にすべく設計す
るならば、コレクタ電流ＩC の高い領域におけるコレク
タ電流ＩC を、従来の装置に比べて更に低減することが
できる。更に、コレクタ電流ＩC の高い領域において、
コレクタ電流ＩC の大きさを従来の装置と同等に設定す
るならば、従来の装置に比べ定格電流近辺での電流容量
を引き上げ、オン抵抗を更に低くすることができる。
【００５７】［第４実施例］図６は、この発明の第４実
施例におけるＩＧＢＴの構造を示す断面図である。この
実施例の装置は、図１に示した第１実施例の装置とは、
バッファ層２１が設けられていない点が異なっている。
高濃度ｎ型半導体領域２２はｎ型半導体層３とｐ型半導
体層１の間に選択的に設けられている。ｎ型半導体層３
および高濃度ｎ型半導体領域２２におけるｎ型不純物濃
度の範囲は第１実施例の装置と同様である。
【００５８】この実施例の装置では、ｎ型半導体層３と
ｐ型半導体層１とが、高濃度ｎ型半導体領域２２の存在
しない部分において、ｎ型不純物濃度の高い半導体層を
介在することなく、直接に接合されている。このため、
装置のオフ状態においてｐ型ベース領域４から伸びた空
乏層がｐ型半導体層１にまで達することによるパンチス
ルーの発生を防止するために、ｎ型半導体層３の厚さｚ
が十分に大きく設定される。
【００５９】この装置においても、ｐ型半導体層１の上
面に、ｎ型不純物濃度が相対的に低いｎ型半導体層３
と、相対的に高い高濃度ｎ型半導体領域２２とが並列に
配置された構造を有している。このため、第１実施例の
装置と同様に、従来の装置に比べて、オン抵抗を低く、
しかもコレクタ電流ＩC の高い領域でのコレクタ電流Ｉ
C を低く抑えることができる。また、この実施例の装置
におけるオン電圧を、従来の装置における値と同一にす
べく設計するならば、コレクタ電流ＩC の高い領域にお
けるコレクタ電流ＩC を、従来の装置に比べて更に低減
することができる。更に、コレクタ電流ＩC の高い領域
において、コレクタ電流ＩC の大きさを従来の装置と同
等に設定するならば、従来の装置に比べ定格電流近辺で
の電流容量を引き上げ、オン抵抗を更に低くすることが
できる。
【００６０】［第５実施例］図７は、この発明の第５実
施例におけるＩＧＢＴの構造を示す断面図である。この
実施例の装置は、第１実施例の装置とはｎ型半導体層３
の上部の構造が異なっている。この型の装置はＵ型ＩＧ
ＢＴと称され、他の実施例の装置に比べ、集積度を高め
ることが容易であること、更に製造工程においてｐ型ベ
ース領域４を、一旦ｎ型半導体層１１の上主面の全面に
形成することができ、選択的に形成する必要がないの
で、製造工程が簡単であるという利点を有している。
【００６１】この装置は、第１実施例の装置と同様にｐ
型ベース領域４およびｎ型エミッタ領域５が形成された
ｎ型半導体層３の上面に、溝３１が設けられている。こ
の溝３１は、その側壁がｎ型エミッタ領域５、ｐ型ベー
ス領域４、及びｎ型半導体層３に跨るように形成され
る。溝３１の内壁面に沿って、絶縁材の薄膜であるゲー
ト絶縁膜３２（絶縁層）が設けられ、ゲート絶縁膜３２
の内側には、ポリシリコンのゲート電極３３（制御電極
層）が埋め込まれている。従って、ゲート電極３３がｐ
型ベース領域４の表面に対向する形で形成されている点
は、他の実施例の装置と同様である。所定のゲート電圧
ＶGEが印加されると、ｐ型ベース領域４のゲート電極３
３に近接するチャネル領域３５がｎ型に反転し、チャネ
ル領域３５にｎ型チャネルが形成される。このチャネル
を通じて、エミッタ電極９よりキャリアとしての電子が
ｎ型半導体層３へ注入され、装置はオン状態となる。す
なわち、この実施例の装置においても、第１実施例の装
置と同様の動作が実現する。バッファ層２１および高濃
度ｎ型半導体領域２２におけるｎ型不純物濃度の範囲
は、第１実施例の装置と同様である。
【００６２】この装置においても、第１実施例の装置と
同様に、ｎ型半導体層３とｐ型半導体層１の間に、ｎ型
不純物濃度が相対的に低いバッファ層２１と、相対的に
高い高濃度ｎ型半導体領域２２とが並列に配置された構
造を有している。このため、第１実施例の装置と同様
に、従来の装置に比べて、オン抵抗を低く、しかもコレ
クタ電流ＩC の高い領域でのコレクタ電流ＩC を低く抑
えることができる。また、この実施例の装置におけるオ
ン電圧を、従来の装置における値と同一にすべく設計す
るならば、コレクタ電流ＩC の高い領域におけるコレク
タ電流ＩC を、従来の装置に比べて更に低減することが
できる。更に、コレクタ電流ＩC の高い領域において、
コレクタ電流ＩC の大きさを従来の装置と同等に設定す
るならば、従来の装置に比べ定格電流近辺での電流容量
を引き上げ、オン抵抗を更に低くすることができる。
【００６３】［第６実施例］図８は、この発明の第６実
施例におけるＩＧＢＴの構造を示す断面図である。この
実施例の装置では、高濃度ｎ型半導体領域２２の形状が
第１実施例の装置とは異なっている。図１に示したよう
に第１実施例の装置では、高濃度ｎ型半導体領域２２は
１個のユニットセルの中に２つの部分に分離して配設さ
れていた。この実施例の装置における高濃度ｎ型半導体
領域２２ａは、１個のユニットセルの中に１個が一体的
に形成されている。すなわち、高濃度ｎ型半導体領域２
２ａは、ｐ型ベース領域４の直下の略全体にわたって連
続して配置され、ｐ型ベース領域４の２つの部分４ａ、
４ｂを互いに隔てるｎ型半導体層３の区域の直下に、空
隙（ギャップ）を有している。この実施例の装置も、第
１実施例の装置と同様に動作し、同様の効果を奏する。
【００６４】［第７実施例］図９は、この発明の第７実
施例におけるＩＧＢＴの構造を示す断面斜視図である。
この実施例の装置では、高濃度ｎ型半導体領域２２が配
設される方向が第１実施例の装置とは異なっている。図
１に示したように第１実施例の装置では、ｎ型半導体層
１１の上主面に帯状に形成されたｐ型ベース領域４と、
同じく帯状に形成された高濃度ｎ型半導体領域２２と
は、互いに平行な方向に沿っていた。一方、図９に示す
ようにこの実施例の装置では、高濃度ｎ型半導体領域２
２ｂは、ｐ型ベース領域４とは直角に交差している。
【００６５】第１実施例等の装置においては、ｐ型ベー
ス領域４と高濃度ｎ型半導体領域２２とが互いに平行に
配設されているので、高濃度ｎ型半導体領域２２の空隙
とｐ型ベース領域４の空隙との相対位置が装置の特性に
影響する。このため、この相対位置をある程度精密に設
定する必要がある。しかしながら、この実施例の装置で
は、ｐ型ベース領域４と高濃度ｎ型半導体領域２２ｂと
が、互いに交差する方向に沿って配設されているので、
ｐ型ベース領域４と高濃度ｎ型半導体領域２２ｂとの間
の相対位置に制約がない。このため、装置の製造工程に
おいて高濃度ｎ型半導体領域２２を形成するためのマス
ク・パターンの位置合わせを精密に行う必要がないの
で、製造工程が簡略であるという利点がある。また、装
置の特性における製品毎の均一性が向上するといる利点
が得られる。
【００６６】なお、図９ではｐ型ベース領域４と高濃度
ｎ型半導体領域２２ｂとが直角に交差する例を示した
が、ある程度の角度をもって交差しておれば同様の効果
を奏する。
【００６７】［第８実施例］高濃度ｎ型半導体領域２２
の形状には、図１等で示した帯状に限らず様々の態様が
有り得る。ここでは、高濃度ｎ型半導体領域２２の形状
における様々の態様について説明する。図１０〜図１２
は、ｐ型半導体層１とｎ型半導体層１１の境界面の平面
図であり、この境界面に形成される高濃度ｎ型半導体領
域２２における３種類の形状を示す。図１０は、図９に
示した第７実施例における高濃度ｎ型半導体領域２２ｂ
の形状を示している。すなわち、図１０には平行に配設
される帯状の高濃度ｎ型半導体領域２２ｂが示されてい
る。図１等における高濃度ｎ型半導体領域２２も同様の
形状を有する。図８に示した高濃度ｎ型半導体領域２２
ａも同様の形状を有するが、帯の幅と配列のピッチが異
なる。
【００６８】図１１に示す高濃度ｎ型半導体領域２２ｃ
は、複数の正方形の小領域を有しており、これらの小領
域が互いに空隙をもってマトリクス状に配設されてい
る。これらの小領域は、正方形以外の形状のものであっ
てもよい。
【００６９】図１２に示す高濃度ｎ型半導体領域２２ｄ
は、あたかも図１１における高濃度ｎ型半導体領域２２
ｃとｐ型半導体層１とが入れ替わったような形状を有す
る。すなわち、この高濃度ｎ型半導体領域２２ｄは、正
方形の空隙を規定する格子状に配設されている。この空
隙の形状も、正方形以外の形状であってもよい。
【００７０】以下において、この発明の製造方法の実施
例について説明する。
【００７１】［第９実施例］図１３は、第１実施例の装
置（図１）を製造する工程の各段階における、装置の断
面図である。第１実施例の装置を製造するには、まずｐ
型コレクタ層１に相当するｐ型のシリコン基板を準備す
る（図１３（ａ））。つぎに、ｐ型半導体層１の上主面
の全面にレジスト層を設け、マスク６１を用いてレジス
ト層の写真製版を行い、それによってレジストパターン
５１（遮蔽膜）を得る。つぎに、レジストパターン５１
をマスクとして、ヒ素などのｎ型不純物を選択的に注入
し、ｐ型半導体層１の上面に選択的にｎ型半導体領域４
１を形成する（以上図１３（ｂ））。つぎに、ｐ型半導
体層１の上に、エピタキシャル成長によって、バッファ
層２１を形成する。この過程でｎ型半導体領域４１のｎ
型不純物は周辺へ拡散して、バッファ層２１とｐ型半導
体層１の間に、高濃度ｎ型半導体領域２２が形成され
る。なお、バッファ層２１は、高濃度ｎ型半導体領域２
２がバッファ層２１の上主面にまで到達しないように、
十分な厚さをもって形成される。更に、バッファ層２１
の上に、エピタキシャル成長により、ｎ型半導体層３を
形成する（以上図１３（ｃ））。
【００７２】つづく工程は、図２０の従来の装置を製造
する公知の工程と同様である。すなわち、ｎ型半導体層
３の上主面に、不純物を選択的に注入することによりｐ
型ベース領域４、ｎ型エミッタ領域５を形成し、更にゲ
ート絶縁膜７、ゲート電極８、およびエミッタ電極９を
接続し、ｐ型半導体層１の下主面にはコレクタ電極１０
を接続する（図１）。
【００７３】［第１０実施例］図１４は、第２実施例の
装置（図４）を製造する工程の各段階における、装置の
断面図である。まず、ｐ型コレクタ層１に相当するｐ型
のシリコン基板を準備する。つぎに、ｐ型半導体層１の
上に、エピタキシャル成長によって、バッファ層２１を
形成する。バッファ層２１を形成する工程は、バッファ
層２１が、後述する高濃度ｎ型半導体領域２２に比べて
厚くならないように調整される（以上図１４（ａ））。
つぎに、バッファ層２１の上主面の全面にレジスト層を
設け、マスク６２を用いてレジスト層の写真製版を行
い、それによってレジストパターン５２（遮蔽膜）を得
る。つぎに、レジストパターン５２をマスクとして、ヒ
素などのｎ型不純物を選択的に注入し、バッファ層２１
の上面に選択的にｎ型半導体領域４２を形成する（以上
図１４（ｂ））。つぎに、レジストパターン５２を除去
し、バッファ層２１の上に、再びエピタキシャル成長に
よって、ｎ型半導体層３を形成する。この過程でｎ型半
導体領域４２のｎ型不純物は周辺へ拡散して、ｎ型半導
体層３とｐ型半導体層１の間に、高濃度ｎ型半導体領域
２２が形成される（以上図１４（ｃ））。以下、前述の
第９実施例と同様の工程により、図４に示した装置が得
られる。
【００７４】［第１１実施例］図１５は、第３実施例の
装置（図５）を製造する工程の各段階における、装置の
断面図である。まず、ｐ型コレクタ層１に相当するｐ型
のシリコン基板を準備する。つぎに、ｐ型半導体層１の
上に、エピタキシャル成長によって、バッファ層２１を
形成する。バッファ層２１を形成する工程は、バッファ
層２１が、後述する高濃度ｎ型半導体領域２２に比べて
十分厚くなるように調整される（以上図１５（ａ））。
つぎに、バッファ層２１の上主面の全面にレジスト層を
設け、マスク６３を用いてレジスト層の写真製版を行
い、それによってレジストパターン５３（遮蔽膜）を得
る。つぎに、レジストパターン５３をマスクとして、ヒ
素などのｎ型不純物を選択的に注入し、バッファ層２１
の上面に選択的にｎ型半導体領域４３を形成する（以上
図１５（ｂ））。つぎに、レジストパターン５３を除去
し、バッファ層２１の上に、再びエピタキシャル成長に
よって、ｎ型半導体層３を形成する。この過程でｎ型半
導体領域４３のｎ型不純物は周辺へ拡散して、ｎ型半導
体層３とバッファ層２１の間に、高濃度ｎ型半導体領域
２２が形成される（以上図１５（ｃ））。以下、前述の
第９実施例と同様の工程により、図５に示した装置が得
られる。
【００７５】［第１２実施例］図１６は、第４実施例の
装置（図６）を製造する工程の各段階における、装置の
断面図である。なお、図１６では、完成後における最終
的な装置の断面構造を示す図６との整合をはかることを
意図して、通常の製造工程における向きとは天地を逆に
して描いている。ここでは便宜上、図１６に基づいて記
述を行う。まず、ｎ型半導体層３に相当するｎ型のシリ
コン基板を準備する（図１６（ａ））。つぎに、ｎ型半
導体層３の下主面の全面にレジスト層を設け、マスク６
４を用いてレジスト層の写真製版を行い、それによって
レジストパターン５４（遮蔽膜）を得る。つぎに、レジ
ストパターン５４をマスクとして、ヒ素などのｎ型不純
物を選択的に注入し、ｎ型半導体層３の下主面に選択的
にｎ型半導体領域４４を形成する（以上図１６
（ｂ））。つぎに、レジストパターン５４を除去し、ｎ
型半導体層３の下主面の上に、エピタキシャル成長によ
って、ｐ型半導体層１を形成する。この過程でｎ型半導
体領域４４のｎ型不純物は周辺へ拡散して、ｎ型半導体
層３とｐ型半導体層１の間に、高濃度ｎ型半導体領域２
２が形成される（以上図１６（ｃ））。以下、第９実施
例と同様の工程を施すことにより、図６に示した装置が
得られる。
【００７６】この工程において、前述の工程とは異なっ
て初めにｐ型半導体層１の代わりにｎ型半導体層３に相
当する半導体基板を準備するのは、この工程で製造すべ
き第４実施例の装置では、ｎ型半導体層３の厚さを十分
に厚くする必要があるからである。すなわち、高いコス
トを要するエピタキシャル成長を用いた工程を、ｎ型半
導体層３の形成に用いたのでは不経済であるからであ
る。もちろん経済性を考慮せずに、ｐ型半導体層１をは
じめに準備して、ｎ型半導体層３をエピタキシャル成長
により形成しても、図６に示した装置を得ることは可能
である。
【００７７】［第１３実施例］第５実施例の装置を製造
する工程は、高濃度ｎ型半導体領域２２を形成するまで
は、第９実施例における工程と同様である。また、それ
に後続する工程は、Ｕ型ＩＧＢＴを製造する公知の工程
と同様である。
【００７８】［第１４実施例］第１実施例〜第３実施
例、および第５実施例の装置は、第１２実施例で示した
方法と同様に、ｐ型半導体層１の代わりにｎ型半導体層
３をはじめに用意する方法によっても製造可能である。
以下において、その製造方法について記述する。
【００７９】図１７は、第１実施例の装置（図１）を製
造する方法のもう１つの例を示す工程図である。なお、
図１７においても、完成後における最終的な装置の断面
構造を示す図１との整合を優先して、図１６と同様に通
常の製造工程における向きとは天地を逆にして描いてい
る。ここでは便宜上、図１７に基づいて記述を行う。以
下の図１８および図１９においても同様である。
【００８０】この方法では、まずｎ型半導体層３に相当
するｎ型のシリコン基板を用意する。つぎに、このｎ型
半導体層３の下主面の上に、エピタキシャル成長によっ
て、バッファ層２１を形成する。バッファ層２１を形成
する工程は、バッファ層２１が、後述する高濃度ｎ型半
導体領域２２に比べて十分厚くなるように調整される
（以上図１７（ａ））。
【００８１】つぎに、バッファ層２１の下主面の全面に
レジスト層を設け、マスク６１を用いてレジスト層の写
真製版を行い、それによってレジストパターン５１（遮
蔽膜）を得る。つぎに、レジストパターン５１をマスク
として、ヒ素などのｎ型不純物を選択的に注入し、バッ
ファ層２１の下主面に選択的にｎ型半導体領域４１を形
成する（以上図１７（ｂ））。
【００８２】つぎに、レジストパターン５１を除去し、
バッファ層２１の下主面の上に、再びエピタキシャル成
長によって、ｐ型半導体層１を形成する。この過程でｎ
型半導体領域４１のｎ型不純物は周辺へ拡散して、ｐ型
半導体層１とバッファ層２１の間に、高濃度ｎ型半導体
領域２２が形成される（以上図１７（ｃ））。以下、前
述の第９実施例と同様の工程により、図１に示した装置
が得られる。
【００８３】ｎ型半導体層３におけるｎ型不純物濃度
は、精密に調整される必要があるのに対し、ｐ型半導体
層１におけるｐ型不純物濃度は比較的粗い調整でもよ
い。この実施例の方法では、不純物濃度の精密な調整を
要するｎ型半導体層３をあらかじめ基板として用意し、
比較的精密な調整を要しないｐ型半導体層１をエピタキ
シャル成長によって形成するので、ｎ型半導体層３にお
けるｎ型不純物濃度の精密な調整が容易であるととも
に、ｐ型半導体層１の製造も容易であるいう利点があ
る。
【００８４】［第１５実施例］図１８は、第２実施例の
装置（図４）を製造する方法のもう１つの例を示す工程
図である。この製造方法では、まずｎ型半導体層３に相
当するｎ型のシリコン基板を準備する。つぎに、このｎ
型半導体層３の下主面の上に、エピタキシャル成長によ
って、バッファ層２１を形成する。バッファ層２１を形
成する工程は、バッファ層２１が、後述する高濃度ｎ型
半導体領域２２に比べて厚くならないように調整される
（以上図１８（ａ））。
【００８５】つぎに、バッファ層２１の下主面の全面に
レジスト層を設け、マスク６２を用いてレジスト層の写
真製版を行い、それによってレジストパターン５２（遮
蔽膜）を得る。つぎに、レジストパターン５２をマスク
として、ヒ素などのｎ型不純物を選択的に注入し、バッ
ファ層２１の下主面の上に選択的にｎ型半導体領域４２
を形成する（以上図１８（ｂ））。
【００８６】つぎに、レジストパターン５２を除去し、
バッファ層２１の下主面の上に、再びエピタキシャル成
長によって、ｐ型半導体層１を形成する。この過程でｎ
型半導体領域４２のｎ型不純物は周辺へ拡散して、ｎ型
半導体層３とｐ型半導体層１の間に、高濃度ｎ型半導体
領域２２が形成される（以上図１８（ｃ））。以下、前
述の第９実施例と同様の工程により、図４に示した装置
が得られる。
【００８７】この実施例の方法においても、不純物濃度
の精密な調整を要するｎ型半導体層３をあらかじめ基板
として用意し、比較的精密な調整を要しないｐ型半導体
層１をエピタキシャル成長によって形成するので、ｎ型
半導体層３におけるｎ型不純物濃度の精密な調整が容易
であるとともに、ｐ型半導体層１の製造も容易であるい
う利点が得られる。
【００８８】［第１６実施例］図１９は、第３実施例の
装置（図５）を製造する方法のもう１つの例を示す工程
図である。この製造方法では、まずｎ型半導体層３に相
当するｎ型のシリコン基板を準備する（図１９
（ａ））。つぎに、ｎ型半導体層３の下主面の全面にレ
ジスト層を設け、マスク６３を用いてレジスト層の写真
製版を行い、それによってレジストパターン５３（遮蔽
膜）を得る。つぎに、レジストパターン５３をマスクと
して、ヒ素などのｎ型不純物を選択的に注入し、ｎ型半
導体層３の下主面の上に選択的にｎ型半導体領域４３を
形成する（以上図１９（ｂ））。
【００８９】つぎに、ｎ型半導体層３の下主面の上に、
エピタキシャル成長によって、バッファ層２１を形成す
る。この過程でｎ型半導体領域４３のｎ型不純物は周辺
へ拡散して、バッファ層２１とｎ型半導体層３の間に、
高濃度ｎ型半導体領域２２が形成される。なお、バッフ
ァ層２１は、高濃度ｎ型半導体領域２２がバッファ層２
１の下主面にまで到達しないように、十分な厚さをもっ
て形成される。
【００９０】更に、バッファ層２１の下主面の上に、エ
ピタキシャル成長により、ｐ型半導体層１を形成する
（以上図１８（ｃ））。以下、前述の第９実施例と同様
の工程により、図４に示した装置が得られる。
【００９１】この実施例の方法においても、不純物濃度
の精密な調整を要するｎ型半導体層３をあらかじめ基板
として用意し、比較的精密な調整を要しないｐ型半導体
層１をエピタキシャル成長によって形成するので、ｎ型
半導体層３におけるｎ型不純物濃度の精密な調整が容易
であるとともに、ｐ型半導体層１の製造も容易であるい
う利点が得られる。
【００９２】［第１７実施例］第５実施例（図７）の装
置を製造するもう１つの方法は、高濃度ｎ型半導体領域
２２を形成するまでは、第１４実施例における工程（図
１７）と同様である。また、それに後続する工程は、Ｕ
型ＩＧＢＴを製造する公知の工程と同様である。
【００９３】この実施例の方法においても、不純物濃度
の精密な調整を要するｎ型半導体層３をあらかじめ基板
として用意し、比較的精密な調整を要しないｐ型半導体
層１をエピタキシャル成長によって形成するので、ｎ型
半導体層３におけるｎ型不純物濃度の精密な調整が容易
であるとともに、ｐ型半導体層１の製造も容易であるい
う利点が得られる。
【００９４】［その他の実施例］ ＜例１＞上記の実施例の装置はいずれも、ｎ型チャネル
ＩＧＢＴを例示したが、ＩＧＢＴを構成する半導体層の
導電形式が全てこれらとは逆であるｐ型チャネルＩＧＢ
Ｔにも、この発明は同様に実施することが可能である。
【００９５】＜例２＞この発明は、ＩＧＢＴに限らず、
他の絶縁ゲート型半導体装置、例えばＥＳＴ、ＭＣＴな
どにも適用し得る。
【００９６】
【発明の効果】＜請求項１〜請求項１４のいずれかに記
載の発明の効果＞ この発明の絶縁ゲート型半導体装置は、第５の半導体領
域を備えているので、第５の半導体領域が設けられない
場合に比べて、装置のオン抵抗が低減されるとともに、
装置の破壊耐性が向上する効果がある。さらに、装置が
オフ状態であるときに、第３の半導体領域から伸びた空
乏層が、第１の半導体部分によって阻止され、第１の半
導体領域にまで達しないので、第２の半導体領域を薄く
して製造コストを低減し、かつ装置のターンオフ時間を
短くし得て、しかもパンチスルーの恐れがないという効
果がある。特に、第２の半導体部分へ第５の半導体領域
が露出しないので、第３半導体領域から前進する空乏層
のフロントが、第１の半導体部分の上面に一様に到達
し、空乏層の伸びが、均一となる。その結果、耐圧が安
定するという効果が得られる。
【００９７】＜請求項４に記載の発明の効果＞特に、請求項４に記載の 発明の絶縁ゲート型半導体装置
では、第１、第２の半導体部分、および第５の半導体領
域における、第２導電形式の不純物の濃度が最適化され
ているので、装置のオン抵抗の低減と破壊耐性の向上
を、より効果的に実現することができる。
【００９８】＜請求項５に記載の発明の効果＞また特に、請求項５に記載の発明における絶縁ゲート型
半導体装置では、第１、第２の半導体部分、および第５
の半導体領域における、第２導電形式の不純物の濃度が
更に最適化されているので、装置のオン抵抗の低減と破
壊耐性の向上を、より一層効果的に実現することができ
る 。
【００９９】＜請求項６に記載の発明の効果＞また特に、請求項６に記載の装置では、第５の半導体領
域と第３の半導体領域との間の相対位置に制約がないの
で、それらの半導体領域を形成するためのマスクパター
ンの位置合わせを行う必要がない。このため、製造工程
が簡略化されるという効果が得られる。同時に、装置の
特性における製品毎の均一性が向上するという効果が得
られる 。
【０１００】＜請求項７に記載の発明の効果＞また特に、請求項７に記載の装置においても、第５の半
導体領域と第３の半導体領域との間の相対位置に制約が
ないので、それらの半導体領域を形成するためのマスク
パターンの位置合わせを行う必要がない。このため、製
造工程が簡略化されるという効果が得られる。同時に、
装置の特性における製品毎の均一性が向上するという効
果が得られる 。
【０１０１】＜請求項８に記載の発明の効果＞また特に、請求項８に記載の装置においても、第５の半
導体領域と第３の半導体領域との間の相対位置に制約が
ないので、それらの半導体領域を形成するためのマスク
パターンの位置合わせを行う必要がない。このため、製
造工程が簡略化されるという効果が得られる。同時に、
装置の特性における製品毎の均一性が向上するという効
果が得られる 。
【０１０２】＜請求項１１〜１３のいずれかに記載の発
明の効果＞この発明に係る請求項１１〜請求項１３のいずれかに記
載の製造方法では、第５の半導体領域を備える装置を製
造することが可能である。特に、請求項１１の製造方法
では、その工程（ｅ）および工程（ｆ）を通じて、請求
項１に記載の装置が必然的に実現する 。
【図面の簡単な説明】
【図１】第１実施例における装置の構造を示す断面図で
ある。
【図２】シミュレーションを実行して得られたデータを
示すグラフである。
【図３】シミュレーションの対象とした半導体装置モデ
ルの構造を示す断面図である。
【図４】第２実施例における装置の構造を示す断面図で
ある。
【図５】第３実施例における装置の構造を示す断面図で
ある。
【図６】第４実施例における装置の構造を示す断面図で
ある。
【図７】第５実施例における装置の構造を示す断面図で
ある。
【図８】第６実施例における装置の構造を示す断面図で
ある。
【図９】第７実施例における装置の構造を示す断面図で
ある。
【図１０】実施例における高濃度ｎ型半導体領域の形状
を示す断面図である。
【図１１】もう１つの実施例における高濃度ｎ型半導体
領域の形状を示す断面図である。
【図１２】更にもう１つの実施例における高濃度ｎ型半
導体領域の形状を示す断面図である。
【図１３】第１実施例の装置の製造工程図である。
【図１４】第２実施例の装置の製造工程図である。
【図１５】第３実施例の装置の製造工程図である。
【図１６】第４実施例の装置の製造工程図である。
【図１７】第１実施例の装置のもう１つの製造工程を示
す工程図である。
【図１８】第２実施例の装置のもう１つの製造工程を示
す工程図である。
【図１９】第３実施例の装置のもう１つの製造工程を示
す工程図である。
【図２０】従来の絶縁ゲート型半導体装置の構造を図示
する断面図である。
【図２１】従来の装置の出力特性を示すグラフである。
【図２２】短絡状態におけるコレクタ電流の時間経過に
伴う変化を示すグラフである。
【符号の説明】
１２ 半導体基体 １ ｐ型半導体層 ４ ｐ型ベース領域 ５ ｎ型エミッタ領域 ７、３２ ゲート絶縁膜（絶縁層） ８、３３ ゲート電極（制御電極層） ９ エミッタ電極（第２の主電極層） １０ コレクタ電極（第１の主電極層） １１ ｎ型半導体層 ２１ バッファ層 ２２、２２ａ、２２ｂ、２２ｃ、２２ｄ 高濃度ｎ型半
導体領域 ５１、５２、５３、５４ レジストパターン（遮蔽膜）
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336

Claims (13)

    (57)【特許請求の範囲】
  1. 【請求項１】 絶縁ゲート型半導体装置において、 第１導電形式の第１の半導体領域と、 前記第１の半導体領域の上に形成された第２導電形式の
    第２の半導体領域と、 前記第２の半導体領域の上面部分に選択的に形成された
    第１導電形式の第３の半導体領域と、 前記第３の半導体領域の上面部分に選択的に形成された
    第２導電形式の第４の半導体領域と、 前記第２の半導体領域の底面部分に選択的に形成され、
    第２導電形式の不純物の濃度において、前記第２の半導
    体領域よりも高い、第２導電形式の第５の半導体領域
    と、 前記第３の半導体領域の上に形成された絶縁層と、 前記第１の半導体領域に電気的に接続された第１の主電
    極と、 前記第４の半導体領域に電気的に接続された第２の主電
    極と、 前記絶縁層の上に形成された制御電極と、を備え、 前記第２の半導体領域は、 前記第１の半導体領域の上主面の上に形成され、第２導
    電形式の不純物濃度において、前記第５の半導体領域よ
    りも低い第１の半導体部分と、 前記第１の半導体部分の上に形成され、第２導電形式の
    不純物濃度において、前記第１の半導体部分よりも低い
    第２の半導体部分と、 を備え、 前記第５の半導体領域は、前記第２の半導体領域の前記
    第１の半導体部分と前記第１の半導体領域との間の境界
    に位置し、前記第２の半導体部分には達しない絶縁ゲー
    ト型半導体装置。
  2. 【請求項２】 請求項１に記載の絶縁ゲート型半導体装
    置において、 前記第４の半導体領域および前記第３の半導体領域が内
    壁に露出するように、前記第４の半導体領域の上面から
    前記第２の半導体領域に達するトレンチが形成されてお
    り、 前記絶縁層は、当該トレンチの前記内壁の上に形成され
    ており、 前記制御電極は、前記トレンチの内部において、前記絶
    縁層を実質的に覆っている絶縁ゲート型半導体装置。
  3. 【請求項３】 請求項２に記載の絶縁ゲート型半導体装
    置において、前記第５の半導体領域が、前記第２の半導
    体領域の前記底面部分に沿って平坦である、絶縁ゲート
    型半導体装置。
  4. 【請求項４】 請求項１ないし請求項３のいずれかに記
    載の絶縁ゲート型半導体装置において、 前記第２の半導体部分における第２導電形式の不純物の
    濃度が、５×１０14ｃｍ-3以下であり、 前記第１の半導体部分における第２導電形式の不純物の
    濃度が、５×１０14ｃｍ-3〜１０17ｃｍ-3の範囲にあ
    り、 前記第５の半導体領域における第２導電形式の不純物の
    濃度が、１０18ｃｍ-3〜１０21ｃｍ-3の範囲にある絶縁
    ゲート型半導体装置。
  5. 【請求項５】 請求項４に記載の絶縁ゲート型半導体装
    置において、 前記第５の半導体領域における第２導電形式の不純物の
    濃度が、前記第１の半導体部分における第２導電形式の
    不純物の濃度の１００倍以上である絶縁ゲート型半導体
    装置。
  6. 【請求項６】 請求項１または請求項２に記載の絶縁ゲ
    ート型半導体装置において、 前記第５の半導体領域は、所定の距離をもって離れた複
    数の領域を有しており、 前記第５の半導体領域は、互いに分離され、しかもマト
    リクス状に配列された、島状に形成されている絶縁ゲー
    ト型半導体装置。
  7. 【請求項７】 請求項１または請求項２に記載の絶縁ゲ
    ート型半導体装置において、 前記第５の半導体領域は、所定の距離をもって離れた複
    数の領域を有しており、 前記第５の半導体領域は、平行なストライプ状に形成さ
    れており、 前記第３の半導体領域は、前記第２の半導体領域の上面
    部分に沿ってストライプ状に形成されており、 前記第５半導体領域の前記複数の領域は、前記第３の半
    導体領域と空中交差している絶縁ゲート型半導体装置。
  8. 【請求項８】 請求項１または請求項２に記載の絶縁ゲ
    ート型半導体装置において、 前記第５の半導体領域は、クロスストライプの形状に形
    成されている絶縁ゲート型半導体装置。
  9. 【請求項９】 請求項８に記載の絶縁ゲート型半導体装
    置において、 前記クロスストライプは、平行な第１のストライプと、
    当該第１のストライプに実質的に直交する平行な第２の
    ストライプとを有しており、 前記第３の半導体領域は、前記第２の半導体領域の上面
    部分に沿ってストライプ状に形成されており、 前記第１のストライプは、前記第３の半導体領域ごと
    に、しかも、当該第３の半導体領域に平行に形成されて
    いる絶縁ゲート型半導体装置。
  10. 【請求項１０】 請求項９に記載の絶縁ゲート型半導体
    装置において、 当該装置は、互いに横方向に配列する複数のユニットセ
    ルに観念上分割可能であり、 当該複数のユニットセルの各々は、前記第３の半導体領
    域を少なくとも一つ含んでおり、 前記複数のユニットセルの各々において、前記少なくと
    も一つの第３の半導体領域の各々ごとに、前記第１のス
    トライプの中の複数個の全体が形成されている絶縁ゲー
    ト型半導体装置。
  11. 【請求項１１】 （ａ）上主面および下主面を有する、
    第１導電形式の第１の半導体領域を得る工程； （ｂ）選択的に開口部を有し不純物の導入を阻止する遮
    蔽膜を、前記第１の半導体領域の前記上主面の上に設け
    る工程； （ｃ）前記開口部を介して、前記第１の半導体領域の前
    記上主面に、第２導電形式の不純物を選択的に導入し、
    第２導電形式の第２の半導体領域を形成する工程； （ｄ）前記遮蔽膜を除去する工程； （ｅ）前記第１の半導体領域の前記上主面の上に、不純
    物濃度が前記第２の半導体領域よりも低い第２導電形式
    の第３の半導体領域を形成する工程； （ｆ）前記工程（ｃ）で導入された不純物を、前記第２
    の半導体領域の周辺の半導体領域に選択的に拡散させる
    ことにより、前記第３の半導体領域の上主面には達しな
    い範囲で、前記第２の半導体領域を、その周辺に広げる
    工程； （ｇ）前記第３の半導体領域の前記上主面の上に、前記
    第３の半導体領域よりも不純物濃度の低い第２導電形式
    の第４の半導体領域を形成する工程； （ｈ）前記第４の半導体領域の外部に露出する表面の部
    分に、当該表面に露出する第１導電形式の第５の半導体
    領域を形成する工程； （ｉ）前記第５の半導体領域の外部に露出する表面の部
    分に、当該表面に露出し、前記第５の半導体領域との接
    合面を有し、前記第４の半導体領域との接合面を有しな
    い第２導電形式の第６の半導体領域を選択的に形成する
    工程； （ｊ）前記第１の半導体領域の前記下主面に電気的に接
    続する第１の主電極層を当該下主面の上に設ける工程； （ｋ）少なくとも前記第６の半導体領域の外部に露出す
    る表面に電気的に接続する第２の主電極層を前記表面の
    上に設ける工程；および、 （ｌ）前記第５の半導体領域の外部に露出する表面に、
    絶縁層を介して対向する制御電極層を設ける工程；を備
    える絶縁ゲート型半導体装置の製造方法。
  12. 【請求項１２】 下記の（ａ）〜（ｋ）を備える絶縁ゲ
    ート型半導体装置の製造方法。 （ａ）下主面を有する、第１導電形式の第１の半導体領
    域を得る工程； （ｂ）選択的に開口部を有し不純物の導入を阻止する遮
    蔽膜を、前記第１の半導体領域の前記下主面の上に設け
    る工程； （ｃ）前記開口部を介して、前記第１の半導体領域の前
    記下主面に、第１導電形式の不純物を選択的に導入し、
    第１導電形式の第２の半導体領域を形成する工程； （ｄ）前記遮蔽膜を除去する工程； （ｅ）上主面と下主面を有し、前記第１の半導体領域の
    前記下主面の上に、前記上主面が接合するように、第２
    導電形式の第３の半導体領域を形成する工程； （ｆ）前記工程（ｃ）で導入された不純物を、前記第２
    の半導体領域の周辺の半導体領域に選択的に拡散させる
    ことにより、前記第２の半導体領域をその周辺に広げる
    工程； （ｇ）前記第１の半導体領域の外部に露出する表面の部
    分に、当該表面に露出する第２導電形式の第４の半導体
    領域を形成する工程； （ｈ）前記第４の半導体領域の外部に露出する表面の部
    分に、当該表面に露出し、前記第４の半導体領域との接
    合面を有し、前記第１の半導体領域との接合面を有しな
    い第１導電形式の第５の半導体領域を選択的に形成する
    工程； （ｉ）前記第３の半導体領域の前記下主面に電気的に接
    続する第１の主電極層を当該下主面の上に設ける工程； （ｊ）少なくとも前記第４の半導体領域の外部に露出す
    る表面に電気的に接続する第２の主電極層を前記表面の
    上に設ける工程； （ｋ）前記第１の半導体領域の外部に露出する表面に、
    絶縁層を介して対向する制御電極層を設ける工程。
  13. 【請求項１３】 下記の（ａ）〜（ｌ）を備える絶縁ゲ
    ート型半導体装置の製造方法。 （ａ）下主面を有する、第１導電形式の第１の半導体領
    域を得る工程； （ｂ）選択的に開口部を有し不純物の導入を阻止する遮
    蔽膜を、前記第１の半導体領域の前記下主面の上に設け
    る工程； （ｃ）前記開口部を介して、前記第１の半導体領域の前
    記下主面に、第１導電形式の不純物を選択的に導入し、
    第１導電形式の第２の半導体領域を形成する工程； （ｄ）前記遮蔽膜を除去する工程； （ｅ）上主面と下主面を有し、前記第１の半導体領域の
    前記下主面の上に、前記上主面が接合するように、第１
    導電形式の第３の半導体領域を形成する工程； （ｆ）前記工程（ｃ）で導入された不純物を、前記第２
    の半導体領域の周辺の半導体領域に選択的に拡散させる
    ことにより、前記第２の半導体領域をその周辺に広げる
    工程； （ｇ）上主面と下主面を有し、前記第３の半導体領域の
    前記下主面の上に、前記上主面が接合するように、第２
    導電形式の第４の半導体領域を形成する工程。 （ｈ）前記第１の半導体領域の外部に露出する表面の部
    分に、当該表面に露出する第２導電形式の第５の半導体
    領域を形成する工程； （ｉ）前記第５の半導体領域の外部に露出する表面の部
    分に、当該表面に露出し、前記第５の半導体領域との接
    合面を有し、前記第１の半導体領域との接合面を有しな
    い第１導電形式の第６の半導体領域を選択的に形成する
    工程； （ｊ）前記第４の半導体領域の前記下主面に電気的に接
    続する第１の主電極層を当該下主面の上に設ける工程； （ｋ）少なくとも前記第５の半導体領域の外部に露出す
    る表面に電気的に接続する第２の主電極層を前記表面の
    上に設ける工程； （ｌ）前記第１の半導体領域の外部に露出する表面に、
    絶縁層を介して対向する制御電極層を設ける工程。
JP05234992A 1992-10-20 1993-09-21 絶縁ゲート型半導体装置及びその製造方法 Expired - Fee Related JP3081739B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP05234992A JP3081739B2 (ja) 1992-10-20 1993-09-21 絶縁ゲート型半導体装置及びその製造方法
EP93116565A EP0594049B1 (en) 1992-10-20 1993-10-13 Insulated gate bipolar transistor and manufacturing method thereof
DE69331512T DE69331512T2 (de) 1992-10-20 1993-10-13 Bipolarer Transistor mit isolierter Steuerelektrode und Verfahren zur Herstellung desselben
US08/441,787 US5569941A (en) 1992-10-20 1995-05-16 Insulated gate semiconductor device with a buried gapped semiconductor region

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP28166492 1992-10-20
JP4-281664 1992-10-20
JP05234992A JP3081739B2 (ja) 1992-10-20 1993-09-21 絶縁ゲート型半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH06204481A JPH06204481A (ja) 1994-07-22
JP3081739B2 true JP3081739B2 (ja) 2000-08-28

Family

ID=26531893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05234992A Expired - Fee Related JP3081739B2 (ja) 1992-10-20 1993-09-21 絶縁ゲート型半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US5569941A (ja)
EP (1) EP0594049B1 (ja)
JP (1) JP3081739B2 (ja)
DE (1) DE69331512T2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016466A (ja) * 2006-07-03 2008-01-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5981981A (en) * 1993-10-13 1999-11-09 Mitsubishi Denki Kabushiki Kaisha Semiconductor device including a bipolar structure
JP3325752B2 (ja) * 1995-12-11 2002-09-17 三菱電機株式会社 半導体装置およびその製造方法
KR0163875B1 (ko) * 1994-11-30 1998-12-01 윤종용 반도체장치 및 그 제조방법
EP0725446A1 (en) * 1995-02-02 1996-08-07 Motorola, Inc. Insulated gate bipolar semiconductor device and method therefor
JP3355851B2 (ja) * 1995-03-07 2002-12-09 株式会社デンソー 絶縁ゲート型電界効果トランジスタ及びその製造方法
JP3412332B2 (ja) * 1995-04-26 2003-06-03 株式会社デンソー 半導体装置
EP0746040A1 (en) * 1995-05-31 1996-12-04 Co.Ri.M.Me. Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno Improved IGBT device
JP3352592B2 (ja) * 1996-05-16 2002-12-03 三菱電機株式会社 半導体装置およびその製造方法
GB2327295A (en) * 1997-07-11 1999-01-20 Plessey Semiconductors Ltd MOS controllable power semiconductor device
US6081009A (en) * 1997-11-10 2000-06-27 Intersil Corporation High voltage mosfet structure
SE9704149D0 (sv) * 1997-11-13 1997-11-13 Abb Research Ltd A semiconductor device of SiC and a transistor of SiC having an insulated gate
US6271061B1 (en) 1997-12-03 2001-08-07 Stmicroelectronics S.R.L. Fabrication of insulated gate bipolar devices
DE19820956A1 (de) * 1998-05-11 1999-11-18 Daimler Chrysler Ag Halbleiter-Bauelement und Verfahren zu seiner Herstellung sowie Verwendung des Halbleiter-Bauelements
EP1131852B1 (de) * 1998-11-18 2008-02-13 Infineon Tehnologies AG Halbleiterbauelement mit dielektrischen oder halbisolierenden abschirmstrukturen
JP4479041B2 (ja) * 2000-03-10 2010-06-09 株式会社デンソー 半導体装置及びその製造方法
JP2002158278A (ja) * 2000-11-20 2002-05-31 Hitachi Ltd 半導体装置およびその製造方法ならびに設計方法
JP3647802B2 (ja) * 2001-01-25 2005-05-18 株式会社東芝 横型半導体装置
JP4904625B2 (ja) * 2001-02-14 2012-03-28 富士電機株式会社 半導体装置
DE10214176B4 (de) * 2002-03-28 2010-09-02 Infineon Technologies Ag Halbleiterbauelement mit einer vergrabenen Stoppzone und Verfahren zur Herstellung einer Stoppzone in einem Halbleiterbauelement
DE10243758A1 (de) * 2002-09-20 2004-04-01 eupec Europäische Gesellschaft für Leistungshalbleiter mbH Verfahren zur Herstellung einer vergrabenen Stoppzone in einem Halbleiterbauelement und Halbleiterbauelement mit einer vergrabenen Stoppzone
EP1597772B1 (en) * 2003-02-18 2008-12-24 Nxp B.V. Semiconductor device and method of manufacturing such a device
DE10325721B4 (de) * 2003-06-06 2009-02-05 Infineon Technologies Ag Halbleiterbauelement
DE10333556B4 (de) * 2003-07-23 2006-07-06 Infineon Technologies Ag Halbleiterbauelement mit verbesserter Kommutierung
DE102004005084B4 (de) * 2004-02-02 2013-03-14 Infineon Technologies Ag Halbleiterbauelement
DE102004039208B4 (de) 2004-08-12 2014-01-16 Infineon Technologies Ag Verfahren zur Herstellung eines Leistungsbauelements mit einer vergrabenen n-dotierten Halbleiterzone und Leistungsbauelement
US7687841B2 (en) * 2005-08-02 2010-03-30 Micron Technology, Inc. Scalable high performance carbon nanotube field effect transistor
JP5036327B2 (ja) * 2007-01-23 2012-09-26 三菱電機株式会社 半導体装置及びその製造方法
US8492829B2 (en) 2008-09-01 2013-07-23 Rohm Co., Ltd. Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same
CN102637724A (zh) * 2012-03-31 2012-08-15 上海宏力半导体制造有限公司 绝缘栅双极型晶体管
US9685335B2 (en) 2012-04-24 2017-06-20 Fairchild Korea Semiconductor Ltd. Power device including a field stop layer
KR102155721B1 (ko) * 2013-06-27 2020-09-15 온세미컨덕터코리아 주식회사 파워 소자 및 그의 제조 방법
US10181513B2 (en) 2012-04-24 2019-01-15 Semiconductor Components Industries, Llc Power device configured to reduce electromagnetic interference (EMI) noise
US20130277793A1 (en) 2012-04-24 2013-10-24 Fairchild Korea Semiconductor, Ltd. Power device and fabricating method thereof
JP6102092B2 (ja) * 2012-06-22 2017-03-29 サンケン電気株式会社 半導体装置及びその製造方法
DE102013018789A1 (de) * 2012-11-29 2014-06-05 Infineon Technologies Ag Steuern lichterzeugter Ladungsträger
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD729808S1 (en) * 2013-03-13 2015-05-19 Nagrastar Llc Smart card interface
USD758372S1 (en) 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
DE102014009384A1 (de) * 2013-06-27 2014-12-31 Fairchild Korea Semiconductor Ltd. Leistungsvorrichtung und Verfahren zur Herstellung selbiger
CN105428404B (zh) * 2014-06-17 2021-02-19 快捷韩国半导体有限公司 功率器件及其制造方法
USD780763S1 (en) * 2015-03-20 2017-03-07 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface
CN106252399B (zh) * 2016-08-31 2019-03-29 电子科技大学 一种逆导型igbt
WO2019049251A1 (ja) * 2017-09-07 2019-03-14 三菱電機株式会社 半導体装置
JP7513554B2 (ja) * 2021-03-11 2024-07-09 株式会社東芝 半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4672407A (en) * 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
JPS61216363A (ja) * 1985-03-22 1986-09-26 Toshiba Corp 伝導度変調型半導体装置
JPS62283669A (ja) * 1986-06-02 1987-12-09 Toshiba Corp 導電変調型ｍｏｓｆｅｔ
JPS63288064A (ja) * 1987-05-20 1988-11-25 Toshiba Corp 複合サイリスタ
JPH01282872A (ja) * 1988-05-09 1989-11-14 Matsushita Electron Corp 半導体装置
JPH023288A (ja) * 1988-06-20 1990-01-08 Meidensha Corp 絶縁ゲート型バイポーラトランジスタ
EP0405200A1 (de) * 1989-06-30 1991-01-02 Asea Brown Boveri Ag MOS-gesteuertes, bipolares Leistungshalbleiter-Bauelement
DE69029180T2 (de) * 1989-08-30 1997-05-22 Siliconix Inc Transistor mit Spannungsbegrenzungsanordnung
EP0450082B1 (en) * 1989-08-31 2004-04-28 Denso Corporation Insulated gate bipolar transistor
US5202750A (en) * 1990-04-09 1993-04-13 U.S. Philips Corp. MOS-gated thyristor
JP2663679B2 (ja) * 1990-04-20 1997-10-15 富士電機株式会社 伝導度変調型ｍｏｓｆｅｔ
JPH0472669A (ja) * 1990-05-10 1992-03-06 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2862027B2 (ja) * 1991-03-12 1999-02-24 株式会社デンソー 絶縁ゲート型バイポーラトランジスタ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008016466A (ja) * 2006-07-03 2008-01-24 Fuji Electric Holdings Co Ltd 半導体装置の製造方法

Also Published As

Publication number Publication date
EP0594049A1 (en) 1994-04-27
EP0594049B1 (en) 2002-01-30
JPH06204481A (ja) 1994-07-22
DE69331512T2 (de) 2002-09-12
DE69331512D1 (de) 2002-03-14
US5569941A (en) 1996-10-29

Similar Documents

Publication Publication Date Title
JP3081739B2 (ja) 絶縁ゲート型半導体装置及びその製造方法
KR101745776B1 (ko) 전력용 반도체 소자
JP2504862B2 (ja) 半導体装置及びその製造方法
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
JPH01125979A (ja) 絶縁ゲート型バイポーラトランジスタ
US20080315251A1 (en) Semiconductor device and method for fabricating thereof
JP3325752B2 (ja) 半導体装置およびその製造方法
US5981981A (en) Semiconductor device including a bipolar structure
JPH09252115A (ja) Ｍｏｓ技術パワーデバイス
JP2987040B2 (ja) 絶縁ゲート型半導体装置
KR0163875B1 (ko) 반도체장치 및 그 제조방법
US5723349A (en) Process for manufacturing a high conductivity insulated gate bipolar transistor integrater structure
US5624855A (en) Process of producing insulated-gate bipolar transistor
JPH0766395A (ja) 絶縁ゲート制御半導体装置とその製造方法
JPH0529628A (ja) 絶縁ゲート型バイポーラトランジスタ
JPH10107283A (ja) Ｍｏｓ技術パワーデバイス及びその製造方法
JP2561963B2 (ja) 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JPH10229192A (ja) 半導体スイッチ素子
US20030080380A1 (en) Field effect transistor on insulating layer and manufacturing method
US6727527B1 (en) Reverse blocking IGBT
JPH0870121A (ja) 絶縁ゲート型半導体装置
JP2687489B2 (ja) 半導体装置
KR100286045B1 (ko) 버퍼층을 포함하는 반도체 장치 및 그 제조 방법
JP3017783B2 (ja) 導電変調型ｍｏｓｆｅｔ
JPH0828505B2 (ja) 伝導度変調型ｍｏｓｆｅｔ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees