JP2987040B2 - 絶縁ゲート型半導体装置 - Google Patents

絶縁ゲート型半導体装置

Info

Publication number
JP2987040B2
JP2987040B2 JP5276876A JP27687693A JP2987040B2 JP 2987040 B2 JP2987040 B2 JP 2987040B2 JP 5276876 A JP5276876 A JP 5276876A JP 27687693 A JP27687693 A JP 27687693A JP 2987040 B2 JP2987040 B2 JP 2987040B2
Authority
JP
Japan
Prior art keywords
semiconductor layer
semiconductor
insulating film
region
stripe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5276876A
Other languages
English (en)
Other versions
JPH07131012A (ja
Inventor
英樹 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5276876A priority Critical patent/JP2987040B2/ja
Priority to US08/327,368 priority patent/US5525816A/en
Priority to EP01126332A priority patent/EP1376703A3/en
Priority to EP94116733A priority patent/EP0652597A1/en
Publication of JPH07131012A publication Critical patent/JPH07131012A/ja
Priority to US08/948,298 priority patent/USRE36818E/en
Application granted granted Critical
Publication of JP2987040B2 publication Critical patent/JP2987040B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744—Gate-turn-off devices
    • H01L29/745—Gate-turn-off devices with turn-off by field effect
    • H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1012—Base regions of thyristors
    • H01L29/102—Cathode base regions of thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、例えば絶縁ゲート型
バイポーラトランジスタ（Insulated Gate Bipolar Tra
nsistor 、以下ＩＧＢＴと略記）などの絶縁ゲート型半
導体装置およびその製造方法に関する。
【０００２】
【従来の技術】絶縁ゲート型半導体装置は、ｐ型および
ｎ型の半導体層が交互に直列に複数接合され、両端に位
置する半導体層には各々正および負の主電極が電気的に
接続され、他の半導体層の少なくとも１つには電場を印
加するゲート電極が絶縁体を介して接合された半導体装
置である。
【０００３】＜従来装置の構成＞一般にＩＧＢＴは多数
のＩＧＢＴ素子（以下ＩＧＢＴセルと呼称）が並列接続
された構造をしている。図３２はＩＧＢＴを構成するＩ
ＧＢＴセルの基本構造を示す断面図である。
【０００４】図３２においてｐ型半導体基板で構成さ
れ、第１および第２の主面を有するｐ+ 半導体層１の第
１の主面上に、ｎ+ バッファ層２が形成され、その上に
ｎ- 半導体層３が形成されている。ｎ- 半導体層３の表
面の一部領域には、ｐ型不純物を選択的に拡散すること
によりｐ型ベース領域４が形成され、さらに、ｐ型ベー
ス領域４の一部領域には高濃度のｎ型不純物を選択的に
拡散することによりｎ+エミッタ領域５が形成されてい
る。ｎ- 半導体層３の表面とｎ+ エミッタ領域５の表面
により挟まれたｐ型ベース領域４の上部表面はチャネル
領域６となり、このチャネル領域６の上にゲート絶縁膜
７が形成され、その上には例えば多結晶シリコンで構成
されるゲート電極８が形成されている。
【０００５】ｐ型ベース領域４およびｎ+ エミッタ領域
５の上部表面上には双方に渡って、例えばアルミニウム
で構成されたエミッタ電極９が形成されている。ゲート
電極８およびエミッタ電極９は互いに絶縁され、かつ、
全てのＩＧＢＴセルの間で各々同士が互いに電気的に接
続された構造を有している。また、ｐ+ 半導体層１の第
２の主面上にはアルミニウム等で構成されたコレクタ電
極１０が形成されている。コレクタ電極１０は全てのＩ
ＧＢＴセルを通じて一体に形成される。
【０００６】＜従来装置の動作＞次に、従来装置の動作
について説明する。まず、エミッタ電極９とコレクタ電
極１０の間に所定のコレクタ電圧ＶCEを印加する。この
とき、エミッタ電極９とゲート電極８の間に閾値を超え
るゲート電圧ＶGEを印加すると、チャネル領域６がｎ型
に反転し、チャネル領域６にｎ型チャネルが形成され
る。このチャネルを通じて、エミッタ電極９からキャリ
アとしての電子がｎ- 半導体層３へ注入される。注入さ
れた電子により、ｐ+ 半導体層１とｎ- 半導体層３（ｎ
+ バッファ層２を含む）の間が順バイアスされ、ｐ+ 半
導体層１からキャリアとしてのホールが注入される。そ
の結果、ｎ- 半導体層３の抵抗が大幅に下がり、コレク
タ電極１０からエミッタ電極９へ流れるコレクタ電流Ｉ
C は高い値に達する。すなわち、ＩＧＢＴが導通状態に
なる（オンする）。このときのコレクタ電流ＩC に対す
る抵抗をＩＧＢＴのオン抵抗という。通常においてオン
抵抗は、コレクタ電流ＩC が定格電流値であるときの飽
和コレクタ電圧ＶCE(sat) で示される。このように、Ｉ
ＧＢＴはｐ+ 半導体層１からのホールの注入によりｎ-
半導体層３の抵抗を下げることで電流容量を上げること
ができる。
【０００７】次に、ＩＧＢＴのオン状態からオフ状態へ
の動作について説明する。図３２において、エミッタ電
極９とゲート電極８の間にオン状態で印加されたゲート
電圧ＶGEを０または逆バイアスにすることによりゲート
電極８をオフすると、ｎ型に反転したチャネル領域６が
ｐ型にもどり、エミッタ電極９よりの電子の注入が止ま
る。電子が注入されなくなることによりＰ＋基板１より
のホールの注入も止まる。その後、ｎ- 半導体層３（ｎ
+ バッファ層２を含む）にたまっていた電子およびホー
ルは各々コレクタ電極１０およびエミッタ電極９へ向か
って移動するか、または互いに再結合して消滅する。電
子よりホールの移動度が小さいので減少の速度が遅く、
エミッタ電極９へ移動するホール電流がテール電流とな
る。
【０００８】
【発明が解決しようとする課題】図３２に示したＩＧＢ
Ｔの構造から明らかなように、ＩＧＢＴには、ｎ+ エミ
ッタ領域５およびｐ型ベース領域４およびｎ- 半導体層
３で構成される寄生バイポーラトランジスタが存在す
る。この寄生バイポーラトランジスタは、一般にｐ型ベ
ース領域４を流れるホール電流がある値を超えるとオン
する。この寄生バイポーラトランジスタがオンすること
によって、ｎ+ エミッタ領域５およびｐ型ベース領域４
およびｎ- 半導体層３およびｐ+ 半導体層１で構成され
る寄生サイリスタもオンする（ＩＧＢＴがラッチアップ
すると称する）。ＩＧＢＴがラッチアップすると、もは
やゲート電圧ＶGEではＩＧＢＴを流れる電流（コレクタ
電流ＩC ）を制御できなくなるためＩＧＢＴは破壊す
る。このラッチアップによる破壊は、ＩＧＢＴの特定の
場所で起こりやすいとされている。
【０００９】図３３に、一般的なＩＧＢＴの全体平面図
を示す。図３３において、ＩＧＢＴの中央下部に矩形の
ゲートパッドＧＰが設けられ、ゲートパッドＧＰの上部
および下部からゲート配線ＧＬが延在し、上部からのゲ
ート配線ＧＬはＩＧＢＴの中心線に沿って、中央よりや
や上まで形成され、下部のゲート配線ＧＬはＩＧＢＴ外
周を取り囲むように形成されている。中央および外周の
ゲート配線ＧＬで囲まれた領域にエミッタ電極９が形成
され、その下の図中に破線で示す領域がＩＧＢＴセル領
域である。そして、ＩＧＢＴセル領域を取り囲むように
ｐ型半導体領域１１が形成されている。
【００１０】次に図３３中の一点鎖線で囲まれた領域Ｘ
のエミッタ電極９の一部を取り去った状態の拡大図を図
３４に示す。図３４において、Ｃ−Ｏ−Ｃ’線で示され
る角部の内側には幅Ｗch1 のストライプ状のコンタクト
ホールを有するＩＧＢＴセルが一定の間隔Ｗcel で並列
に多数配置されている。Ｃ−Ｏ−Ｃ’線で示される角部
の外側には幅Ｗch1 のストライプ状のコンタクトホール
を有してｐ型半導体領域１１が形成されている。図３４
上におけるＡ−Ａ’線での断面図を図３５に、Ｂ−Ｂ’
線での断面図を図３６に示す。
【００１１】図３５には、図３２で説明したＩＧＢＴセ
ルが並列に配置された状態が示され、各々のＩＧＢＴセ
ルのｐ型ベース領域４およびｎ+ エミッタ領域５の上部
表面上に、幅Ｗch1 のコンタクトホールを介してエミッ
タ電極９が接続された状態が示されている。図３５に示
されるＡ側部分はＣ−Ｏ−Ｃ’線で示される角部のＣ−
Ｏ線より外側の領域を示し、隣合うＩＧＢＴセルのｐ型
ベース領域４に対応して、ｎ- 半導体層３の表面にｐ型
半導体領域１１が二重拡散で形成され、その上部表面上
には幅Ｗch1 のコンタクトホールを介してエミッタ電極
９が接続されている。ｐ型半導体領域１１はｐ型ベース
領域４よりもはるかに大きく形成されている。
【００１２】図３６はストライプ状に形成されたコンタ
クトホールの長手方向での断面図であり、ｐ型ベース領
域４がコンタクトホールの長手方向に沿って形成され、
該領域に接続されるように長手方向に沿ってエミッタ電
極９が形成されている。図中のＢ側部分はＣ−Ｏ−Ｃ’
線で示される角部のＯ−Ｃ’線より外側の領域を示し、
ｐ型ベース領域４に重なり合ってｐ型半導体領域１１が
示されている。
【００１３】このような構造のＩＧＢＴがオンした場合
の動作を説明する。ｐ型半導体領域１１の直下に対応す
るｐ+ 半導体層１より供給されたホールは、ｐ型半導体
領域１１の上部表面上に設けられたコンタクトホールＣ
Ｈp からエミッタ電極９へ抜けるが、ｐ型半導体領域１
１は、ｐ型ベース領域４よりもはるかに大きく形成され
ているので、コンタクトホールＣＨp で抜けきらないホ
ールの一部分はｐ型半導体領域１１の近傍のＩＧＢＴセ
ルに流れ込む。このためｐ型半導体領域１１の近傍のＩ
ＧＢＴセルには他のＩＧＢＴセルより多くのホール電流
が流れることになり、前述したように、ｎ+ エミッタ領
域５およびｐ型ベース領域４およびｎ-半導体層３およ
びｐ+ 半導体層１で構成される寄生サイリスタがオンし
てＩＧＢＴがラッチアップし、ＩＧＢＴを流れる電流
（コレクタ電流ＩC ）を制御できなくなるためＩＧＢＴ
は破壊する。
【００１４】このような現象は、ＩＧＢＴのオン状態か
らオフ状態への移行中によく発生する。前述したよう
に、ゲート電極８をオフすることでエミッタ電極９より
の電子の供給が止まり、電子が供給されなくなることに
よりｐ+ 半導体層１よりのホールの供給も止まる。ｎ-
半導体層３（ｎ+ バッファ層２を含む）にたまっていた
電子およびホールは各々コレクタ電極１０およびエミッ
タ電極９へ向かって移動する。この場合、電子の移動度
が大きいので、電子がコレクタ電極１０に抜けた後にも
ホールは残留している。このため、電子がなくなってし
まうと、オン状態では電子と再結合して消滅していたホ
ールまでもがエミッタ電極９に向かって移動することに
なる。
【００１５】この現象を計算機シミュレーションにより
定量的に解析した結果を図３７に示す。図３７は、ＩＧ
ＢＴをオン状態からオフ状態にした場合にＩＧＢＴに流
れる電流の時間変化を、横軸を時間、縦軸を電流値とし
て表したグラフである。図３７において、ＩＧＢＴをオ
ン状態からオフ状態にすると、１．９８μｓｅｃから
２．０６μｓｅｃの間に電子電流が急激に減少し、ホー
ル電流は２．０２μｓｅｃ近傍から急激に増加し、その
増加量は１．５倍以上に達する。このホール電流がエミ
ッタ電極９に抜けきらずに、一部分がｐ型半導体領域１
１の近傍のＩＧＢＴセルに流れ込み、ＩＧＢＴがラッチ
アップし、ＩＧＢＴを流れる電流（コレクタ電流ＩC ）
を制御できなくなるためＩＧＢＴが破壊する。
【００１６】また、最近はＩＧＢＴの特性改善のためＩ
ＧＢＴセルの微細化が進んでおり、前述した原因により
ｐ型半導体領域１１近傍のＩＧＢＴセルの破壊が発生し
易くなっている。以下ＩＧＢＴセルの微細化とＩＧＢＴ
セルの破壊との関係について、図３８を用いて説明す
る。図３８は図３５をさらに拡大した模式図である。
【００１７】オン状態でのキャリア密度を考える。キャ
リア密度は図３８に示されるように、ＩＧＢＴセル内部
では均一であり、図３８に示されるように、ｐ型半導体
領域１１下部ではセル端より約４５度の角度でキャリア
が広がっているとする。このとき、ｎ- 半導体層３の厚
みをｔ n- とし、ＩＧＢＴセルのｐ型ベース領域４の深さ
をＰxjとする。ＩＧＢＴセルの幅をＷcel とする。この
場合、ゲート電極８の中央を示す線Ｇと、ＩＧＢＴセル
の中央を示す線Ｓで区切られた領域でのキャリア数Ｃ1
は、近似的には次式で示される。
【００１８】
【数１】
【００１９】同様に、ゲート電極８の中央を示す線Ｇ
と、キャリアの広がり状態を示す線Ｌ45で区切られた領
域でのキャリア数Ｃ2 は、近似的には次式で示される。
【００２０】
【数２】
【００２１】従って、両者の比Ｃ2 ／Ｃ1 は次式で表さ
れる。
【００２２】
【数３】
【００２３】ここで、１／２Ｗch(cel) は、ゲート電極
８の中央を示す線Ｇと、ＩＧＢＴセルの中央を示す線Ｓ
で区切られた領域のキャリアによる電流が流れ込む、セ
ル上のコンタクトホールＣＨl の大きさを示し、Ｗch
(p) はキャリアの広がり状態を示す線Ｌ45で区切られた
領域のキャリアによる電流が流れ込む、ｐ型半導体領域
１１上のコンタクトホールＣＨp の大きさを示す。上式
を整理して、
【００２４】
【数４】
【００２５】となる。よって、ＩＧＢＴセルが微細化す
ると、
【００２６】
【数５】
【００２７】と近似できる。つまり、ＩＧＢＴセルが微
細化してセル幅がｎ- 半導体層３の厚さよりも小さくな
ると、コンタクトホールＣＨ1 よりコンタクトホールＣ
Ｈp を流れる電流が大きくなり、ＩＧＢＴが破壊しやす
くなることを表している。
【００２８】また、ＩＧＢＴセルの微細化に伴って、ｐ
型半導体領域１１に接続されるエミッタ電極９の面積も
より小さくなるので、ｐ型半導体領域１１の直下に対応
するｐ+ 半導体層１より供給されたホールが抜けにくく
なることもＩＧＢＴが破壊する一因となる。
【００２９】本発明は以上のような問題点を解消するた
めになされたもので、ラッチアップによる破壊を防止し
た、絶縁ゲート型トランジスタを得ることを目的とす
る。
【００３０】
【課題を解決するための手段】本発明に係る絶縁ゲート
型半導体装置の第１の態様は、比較的低濃度の第１導電
型の第１半導体層の表面内に並列に選択的に形成され
た、複数のストライプ状の第２導電型の第２半導体層
と、前記第２半導体層の各々の表面内に選択的に形成さ
れた、比較的高濃度の前記第１導電型の第３半導体層
と、前記第２半導体層における前記第３半導体層の端部
間の第１、第２半導体層の上部表面に形成された複数の
ストライプ状の絶縁膜と、前記絶縁膜上に形成された複
数のストライプ状の制御電極と、前記制御電極を覆って
形成された層間絶縁膜と、を有し、前記第１半導体層の
前記表面において凹部を呈する活性領域と、前記活性領
域の前記凹部に沿って前記活性領域に隣接して、前記第
１半導体層の表面内に形成された前記第２導電型の第４
半導体層と、前記層間絶縁膜に覆われない、前記第２お
よび前記第３半導体層の上部表面に接触したストライプ
状の第１の部分と、前記層間絶縁膜に覆われない、前記
第４半導体層の上部表面に接触し、前記第１の部分の延
在する方向の延長上に延在するストライプ状の第２の部
分とを有する主電極とを備え、前記活性領域の近傍の前
記第４半導体層の上部表面に形成された前記第２の部分
のストライプ幅が、前記活性領域内の前記第１の部分の
ストライプ幅より広いことを特徴とする。
【００３１】本発明に係る絶縁ゲート型半導体装置の第
２の態様は、比較的低濃度の第１導電型の第１半導体層
の表面内に並列に選択的に形成された、複数のストライ
プ状の第２導電型の第２半導体層と、前記第２半導体層
の各々の表面内に選択的に形成された、比較的高濃度の
前記第１導電型の第３半導体層と、前記第２半導体層に
おける前記第３半導体層の端部間の前記第１、第２半導
体層の上部表面に形成された複数のストライプ状の絶縁
膜と、前記絶縁膜上に形成された複数のストライプ状の
制御電極と、前記制御電極を覆って形成された層間絶縁
膜と、を有する活性領域と、前記活性領域に隣接して、
前記第１半導体層の表面内に形成された前記第２導電型
の第４半導体層と、前記第４半導体層の表面内に選択的
に形成され、前記第４半導体層よりも高濃度の第２導電
型の第５半導体層と、前記第４半導体層の表面内に選択
的に形成され、比較的高濃度の前記第１導電型の第６半
導体層と、前記層間絶縁膜に覆われない、前記第２およ
び前記第３半導体層の上部表面に接触したストライプ状
の第１の部分と、前記層間絶縁膜に覆われない、前記第
５及び前記第６半導体層の上部表面に共通して接触した
ストライプ状の第２の部分とを有する主電極とを備えて
いる。
【００３２】本発明に係る絶縁ゲート型半導体装置の第
３の態様は、比較的低濃度の第１導電型の第１半導体層
の表面内に並列に選択的に形成された、複数のストライ
プ状の第２導電型の第２半導体層と、前記第２半導体層
の各々の表面内に選択的に形成された、比較的高濃度の
前記第１導電型の第３半導体層と、前記第２半導体層に
おける前記第３半導体層の端部間の前記第１、第２半導
体層の上部表面に形成された複数のストライプ状の絶縁
膜と、前記絶縁膜上に形成された複数のストライプ状の
制御電極と、前記制御電極を覆って形成された層間絶縁
膜と、を有する活性領域と、前記活性領域に隣接して、
前記第１半導体層の表面内に形成され、比較的浅い領域
と比較的深い領域とを有する前記第２導電型の第４半導
体層と、前記層間絶縁膜に覆われない、前記第２および
前記第３半導体層の上部表面に接触したストライプ状の
第１の部分と、前記層間絶縁膜に覆われない、前記第４
半導体層の上部表面に接触し、前記第１の部分の延在す
る方向の延長上に延在するストライプ状の第２の部分と
を有する主電極とを備え、前記第２の部分において、前
記比較的浅い領域よりも、前記比較的深い領域を多く覆
うことを特徴とする。
【００３３】本発明に係る絶縁ゲート型半導体装置の第
４の態様は、比較的低濃度の第１導電型の第１半導体層
の表面内に並列に選択的に形成された、複数のストライ
プ状の第２導電型の第２半導体層と、前記第２半導体層
の各々の表面内に選択的に形成された、比較的高濃度の
前記第１導電型の第３半導体層と、前記第２半導体層に
おける前記第３半導体層の上部表面から、前記第２半導
体層を貫通して前記第１半導体層内におよぶ複数のスト
ライプ状の溝が形成され、該溝の内壁面および、前記第
３半導体層の上部表面に形成された絶縁膜と、前記絶縁
膜が形成された前記溝の内部に形成された複数のストラ
イプ状の制御電極と、前記制御電極及び前記絶縁膜を覆
って形成された層間絶縁膜と、を有し、前記第１半導体
層の前記表面において凹部を呈する活性領域と、前記活
性領域の前記凹部に沿って前記活性領域に隣接して、前
記第１半導体層の表面内に形成された前記第２導電型の
第４半導体層と、前記層間絶縁膜に覆われない、前記第
２および前記第３半導体層の上部表面に接触したストラ
イプ状の第１の部分と、前記層間絶縁膜に覆われない、
前記第４半導体層の上部表面に接触し、前記第１の部分
の延在する方向の延長上に延在するストライプ状の第２
の部分とを有する主電極とを備え、前記活性領域の近傍
の前記第４半導体層の上部表面に形成された前記第２の
部分のストライプ幅が、前記活性領域内の前記第１の部
分のストライプ幅より広いことを特徴とする。
【００３４】本発明に係る絶縁ゲート型半導体装置の第
５の態様は、較的低濃度の第１導電型の第１半導体層の
表面内に並列に選択的に形成された、複数のストライプ
状の第２導電型の第２半導体層と、前記第２半導体層の
各々の表面内に選択的に形成された、比較的高濃度の前
記第１導電型の第３半導体層と、前記第２半導体層にお
ける前記第３半導体層の上部表面から、前記第２半導体
層を貫通して前記第１半導体層内におよぶ複数のストラ
イプ状の溝が形成され、該溝の内壁面および、前記第３
半導体層の上部表面に形成された絶縁膜と、前記絶縁膜
が形成された前記溝の内部に形成された複数のストライ
プ状の制御電極と、前記制御電極及び前記絶縁膜を覆っ
て形成された層間絶縁膜と、を有し、前記第１半導体層
の前記表面において凹部を呈する活性領域と、前記活性
領域の前記凹部に沿って前記活性領域に隣接して、前記
第１半導体層の表面内に形成された前記第２導電型の第
４半導体層と、前記第４半導体層の表面内に選択的に形
成され、前記第４半導体層よりも高濃度の第２導電型の
第５半導体層と、前記第４半導体層の表面内に選択的に
形成され、比較的高濃度の前記第１導電型の第６半導体
層と、前記層間絶縁膜に覆われない、前記第２および前
記第３半導体層の上部表面に接触したストライプ状の第
１の部分と、前記層間絶縁膜に覆われない、前記第５及
び前記第６半導体層の上部表面に共通して接触したスト
ライプ状の第２の部分とを有する主電極とを備えたこと
を特徴とする。
【００３５】本発明に係る絶縁ゲート型半導体装置の第
６の態様は、比較的低濃度の第１導電型の第１半導体層
の表面内に並列に選択的に形成された、複数のストライ
プ状の第２導電型の第２半導体層と、前記第２半導体層
の各々の表面内に選択的に形成された、比較的高濃度の
前記第１導電型の第３半導体層と、前記第２半導体層に
おける前記第３半導体層の上部表面から、前記第２半導
体層を貫通して前記第１半導体層内におよぶ複数のスト
ライプ状の溝が形成され、該溝の内壁面および、前記第
３半導体層の上部表面に形成された絶縁膜と、前記絶縁
膜が形成された前記溝の内部に形成された複数のストラ
イプ状の制御電極と、前記制御電極及び前記絶縁膜を覆
って形成された層間絶縁膜と、を有する活性領域と、前
記活性領域に隣接して、前記第１半導体層の表面内に形
成され、比較的浅い領域と比較的深い領域とを有する前
記第２導電型の第４半導体層と、前記層間絶縁膜に覆わ
れない、前記第２および前記第３半導体層の上部表面に
接触したストライプ状の第１の部分と、前記層間絶縁膜
に覆われない、前記第４半導体層の上部表面に接触した
ストライプ状の第２の部分とを有する主電極とを備え、
前記第２の部分において、前記比較的浅い領域よりも、
前記比較的深い領域を多く覆うことを特徴とする。
【００３６】本発明に係る絶縁ゲート型半導体装置の第
７の態様は、第１または第４の態様において、前記第１
の部分と前記第２の部分とは前記第１の部分が延在する
方向において分離されていることを特徴とする。
【００３７】本発明に係る絶縁ゲート型半導体装置の第
８の態様は、第２または第５の態様において、前記第５
の半導体層は前記第６の半導体層と重なって形成され、
前記第５半導体の底は前記第６半導体層の底よりも深い
ことを特徴とする。
【００３８】
【００３９】
【００４０】
【００４１】
【００４２】
【００４３】
【作用】
＜請求項１および請求項４記載の発明の作用＞ 本発明に係る絶縁ゲート型半導体装置の第１および第４
の態様によれば、キャリアを引き抜く必要性が高い活性
領域の凹部において、キャリアを引き抜くコンタクトホ
ールを大きくしてキャリアの引き抜きの効果を高める。
【００４４】 ＜請求項２および請求項５記載の発明の作用＞ 本発明に係る絶縁ゲート型半導体装置の第２および第５
の態様によれば、主回路電流を大きく採りつつも、効率
的にキャリアを引き抜くことができる。
【００４５】 ＜請求項３および請求項６記載の発明の作用＞ 本発明に係る絶縁ゲート型半導体装置の第３および第６
の態様によれば、キャリア電流は第４半導体層の比較的
深い領域においてより多く流入するので、主電極の第２
の部分が、比較的浅い領域よりも比較的深い領域に多く
接触することで、効率よくキャリアを引き抜くことがで
きる。
【００４６】＜請求項７記載の発明の作用＞ 本発明に係る絶縁ゲート型半導体装置の第７の態様によ
れば、第１の部分と第２の部分とを分離することによ
り、ゲート配線のマージンを確保できる。
【００４７】＜請求項８記載の発明の作用＞ 本発明に係る絶縁ゲート型半導体装置の第８の態様によ
れば、第５半導体層が第６半導体層と第４半導体層の間
に割って入るので、第５半導体層がキャリアを引き抜く
ことにより、第１半導体層、第４半導体層、第６半導体
層からなる寄生トランジスタの動作を抑制することがで
きる。
【００４８】
【００４９】
【００５０】
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【実施例】＜第１実施例＞本発明に係る絶縁ゲート型半
導体装置および製造方法の第１の実施例を以下に説明す
る。
【００５６】＜装置構成＞図１は従来のＩＧＢＴの説明
に用いた図３３中の、一点鎖線で囲まれた領域Ｘに対応
する部分の拡大図である。
【００５７】図１において、Ｃ−Ｏ−Ｃ’線で示される
角部の内側には、幅Ｗch1 のコンタクトホールＣＨ1 を
有するストライプ状のＩＧＢＴセルが一定の間隔Ｗcel
で並列に配置されている。Ｃ−Ｏ−Ｃ’線で示される角
部の外側には幅Ｗch2 のストライプ状のコンタクトホー
ルＣＨp を有してｐ型半導体領域１１が形成されてい
る。図１上におけるＡ−Ａ’線での断面図を図２に示
す。
【００５８】図２には、図３２で説明したＩＧＢＴセル
が並列に配置された状態が示され、各々のＩＧＢＴセル
のｐ型ベース領域４およびｎ+ エミッタ領域５の上部表
面上に、幅Ｗch1 のコンタクトホールＣＨ1 を介してエ
ミッタ電極９が接続された状態が示されている。図２に
示されるＡ側部分はＣ−Ｏ−Ｃ’線で示される角部のＣ
−Ｏ線より外側の領域を示し、隣合うＩＧＢＴセルのｐ
型ベース領域４に対応して、ｎ- 半導体層３の表面にｐ
型半導体領域１１が二重拡散で形成され、その上部表面
上には幅Ｗch1 のコンタクトホールＣＨ1 よりも広い幅
Ｗch2 のコンタクトホールＣＨp を介してエミッタ電極
９が接続されている。なお、図３５と同一の部分に対し
ては同一符号が付してある。
【００５９】次に本実施例の動作について説明する。図
２に示す構造のＩＧＢＴは、オン状態において、ｐ型半
導体領域１１直下のｐ+ 半導体層１から供給されたホー
ルは、ｐ型半導体領域１１に設けられた幅Ｗch2 のコン
タクトホールＣＨp からエミッタ電極９へ抜ける。この
場合、ｐ型半導体領域１１のコンタクトホールＣＨpの
幅Ｗch2 が、図３８で示したキャリアの広がり状態を示
す線Ｌ45で区切られた領域のホール電流をすべて通過さ
せるほどに十分大きければ、余剰なホール電流がｐ型半
導体領域１１近傍のＩＧＢＴセルにホール電流が集中す
ることがなくなり、ｐ型半導体領域１１に近接するＩＧ
ＢＴセルが他の部分のＩＧＢＴセルに比べて、ラッチア
ップにより破壊される可能性が高くなることを防ぐこと
ができる。
【００６０】また、ＩＧＢＴのオン状態からオフ状態へ
の移行中についても、コンタクトホールＣＨp の幅Ｗch
2 をホール電流の急激な増加に対応できるように十分広
く形成することによって、ホール電流の全てがエミッタ
電極９に抜けきらずに、余剰なホール電流がｐ型半導体
領域１１の近傍のＩＧＢＴセルに流れ込むといった状況
を改善することができ、ｐ型半導体領域１１近傍のＩＧ
ＢＴセルが他の部分のＩＧＢＴセルに比べて、ラッチア
ップにより破壊される可能性が高くなることを防ぐこと
ができる。この際、ホール電流はｐ型半導体領域１１の
深い領域においてより多く流入するので、コンタクトホ
ールＣＨｐにおいてエミッタ電極９が浅い領域よりも深
い領域により多く接触することで、効率よくホールを引
き抜くことができる。
【００６１】さらに本実施例によれば、ＩＧＢＴセルを
微細化しても、ｐ型半導体領域１１上のコンタクトホー
ルＣＨp の幅Ｗch2 を広く形成することは問題がないの
で、ＩＧＢＴセルが微細化してセル幅がｎ- 半導体層３
の厚さよりも小さくなり、コンタクトホールＣＨ1 より
コンタクトホールＣＨp を流れる電流が大きくなった場
合にも、ｐ型半導体領域１１に近接するＩＧＢＴセルが
他の部分のＩＧＢＴセルに比べて、ラッチアップにより
破壊される可能性が高くなることを防ぐことができる。
【００６２】ここで、ＩＧＢＴセルの微細化の程度を、
ＩＧＢＴセルのセル幅とｎ- 半導体層３の厚さの比で表
せば、その比が１対２以上となるような場合に本実施例
は有効に作用する。そのようにＩＧＢＴセルのセル幅を
微細化しても、Ｗch1 ＜Ｗch2 の関係から、数５に鑑み
てＩＧＢＴが破壊されやすくなることはない。
【００６３】＜他の適用例＞以上は図３３中の、一点鎖
線で囲まれた領域Ｘについての説明であったが、以下
に、図３３中の、一点鎖線で囲まれた領域Ｙに対応する
部分について説明する。
【００６４】図３は、領域Ｙの拡大図である。図３に示
されるように、ゲートパッドＧＰの角部近傍において
は、ＩＧＢＴセルに対し垂直にゲートパッドＧＰが形成
されるため、ｐ型半導体領域１１が突出してＩＧＢＴセ
ル領域が凹状に形成されている部分がある。本実施例は
このような突出したｐ型半導体領域１１においても、Ｉ
ＧＢＴセルの配列を変えることなく、ＩＧＢＴセルに平
行なｐ型半導体領域１１に、コンタクトホールＣＨ1 よ
りも広い幅のコンタクトホールＣＨp を形成し、該コン
タクトホールＣＨp を介してエミッタ電極９とｐ型半導
体領域１１との接触を得ることができる。
【００６５】図３において、Ｃ−Ｏ−Ｃ’線で示される
角部の外側には、幅Ｗch1 のコンタクトホールＣＨ1 を
有するストライプ状のＩＧＢＴセルが一定の間隔Ｗcel
で並列に配置されている。Ｃ−Ｏ−Ｃ’線で示される角
部の内側には幅Ｗch2 のストライプ状のコンタクトホー
ルＣＨp を有してｐ型半導体領域１１が形成されてい
る。図３上におけるＡ−Ａ’線での断面構造は図２と同
様である。
【００６６】動作については、領域Ｘにおいて本実施例
を適用した場合と同様に、ＩＧＢＴがオン状態にある場
合、およびＩＧＢＴがオン状態からオフ状態へ移行中で
ある場合、およびＩＧＢＴセルを微細化した場合に効果
を発揮する。しかも、ＩＧＢＴセル領域は凹状に形成さ
れており、その近傍においてホール電流を引き抜くこと
が重要である。従って、ＩＧＢＴセル領域が凹状となる
箇所に沿った領域において広い幅Ｗch2 のコンタクトホ
ールでホールを引き抜くことにより、効果的にホールを
引き抜くことができる。更に、幅Ｗch1 のコンタクトホ
ールと、幅Ｗch2 のコンタクトホールとを連続させずに
分離することにより、ゲート配線とゲート電極とのコン
タクトについてのマージンを確保できる。
【００６７】＜製造方法＞図４〜図９は、図２に示すＩ
ＧＢＴの製造工程を順に示した断面図である。まず、図
４に示す工程において、基板となるｐ+ 半導体層１（例
えば単結晶Ｓｉ基板）を準備し、その第１の主面上に、
エピタキシャル成長法によりｎ+ バッファ層２および、
ｎ- 半導体層３を順に形成する。
【００６８】次に図５に示す工程において、ｎ- 半導体
層３の所定部分にｐ型不純物（ボロン等）を注入してア
ニールを行い、ｐ型半導体領域１１を形成する。
【００６９】次に図６に示す工程において、ｎ- 半導体
層３の表面に例えば熱酸化膜で絶縁膜を形成し、その上
に、例えばポリシリコン層をデポジションにより形成す
る。次に、ポリシリコン層上にレジスト１４を塗布し、
所望のレジストパターンを形成し、ポリシリコン層およ
び絶縁膜をエッチングすることで、ゲート絶縁膜７の上
にゲート電極８を載置した構造が所望のパターンで形成
される。この場合に用いるレジストパターンは、ｐ型半
導体領域１１上ではパターン間隔が広くなるように形成
される。
【００７０】次に図７に示す工程において、ゲート電極
８の上に残った前工程で用いたレジスト１４の上から、
ｐ型不純物を注入してアニールを行い、ゲート電極８間
のｎ- 半導体層３の表面内にｐ型ベース領域４を形成す
る。このとき、ｐ型半導体領域１１にはｐ型不純物が２
重拡散されることになる。この後、ゲート電極８上のレ
ジストを除去する。
【００７１】次に図８に示す工程において、ｎ+ エミッ
タ領域５を形成するために、ｐ型ベース領域４の上部表
面に所望のパターンを有するマスク１５を形成し、ｎ型
不純物（砒素等）を注入してアニールを行う。
【００７２】次に図９に示す工程において、ゲート電極
８を囲むように層間絶縁膜１３を、例えばＰＳＧ（リン
ガラス）で形成した後、層間絶縁膜１３間のｐ型ベース
領域４およびｎ+ エミッタ領域５の双方の上部表面に渡
って、例えばアルミニウムでエミッタ電極９を形成す
る。エミッタ電極９は、全てのＩＧＢＴセルの間で各々
同士が互いに接続された構造を有している。最後に、ｐ
+ 半導体層１の第２の主面上にアルミニウム等でコレク
タ電極１０を、全てのＩＧＢＴセルを通じて一体に形成
して、図２に示すＩＧＢＴが得られる。
【００７３】＜第２実施例＞本発明に係る絶縁ゲート型
半導体装置および製造方法の第２の実施例を以下に説明
する。
【００７４】＜装置構成＞本実施例において、平面構造
は図１および図３に示す第１の実施例と同様であり、図
１および図３における、Ａ−Ａ’線での断面構造を図１
０に示す。
【００７５】図１０には、図３２で説明したＩＧＢＴセ
ルが並列に配置された状態が示され、各々のＩＧＢＴセ
ルのｐ型ベース領域４およびｎ+ エミッタ領域５の上部
表面上に、幅Ｗch1 のコンタクトホールＣＨ1 を介して
エミッタ電極９が接続された状態が示されている。図１
０に示されるＡ側部分には、ＩＧＢＴセルのｐ型ベース
領域４に対応して、ｎ- 半導体層３の表面にｐ型半導体
領域１１が二重拡散で形成され、さらにｐ型半導体領域
１１の表面に部分的に、ｐ型半導体領域１１よりも高い
濃度のｐ+ 半導体層１２が形成されている。そして、そ
の上部表面上には幅Ｗch1 のコンタクトホールＣＨ1 よ
りも広い幅Ｗch2 のコンタクトホールＣＨp が形成さ
れ、該コンタクトホールＣＨp を介してエミッタ電極９
が接続されている。なお、図３５と同一の部分に対して
は同一符号を付す。
【００７６】本実施例の動作は、ＩＧＢＴのオン状態に
おいて、ｐ型半導体領域１１のコンタクトホールＣＨp
の幅Ｗch2 を、図３８で示したキャリアの広がり状態を
示す線Ｌ45で区切られた領域のホール電流を通過させる
ほどに十分大きくし、さらに、ｐ型半導体領域１１のコ
ンタクトホールＣＨp に対応した部分に、ｐ型半導体領
域１１よりも高い濃度のｐ+ 半導体層１２を形成して、
エミッタ電極９とのコンタクト抵抗を低減し、ホール電
流を流れやすくすることにより、ｐ型半導体領域１１近
傍のＩＧＢＴセルに過大電流が集中することがなくな
り、ｐ型半導体領域１１に近接するＩＧＢＴセルが他の
部分のＩＧＢＴセルに比べて、ラッチアップにより破壊
される可能性が高くなることを防ぐことができる。な
お、ｐ型半導体領域１１においてもｎ + エミッタ領域５
を設け、これにもエミッタ電極９を接触させることによ
り、上記効果を保ちつつ主回路電流を大きく採ることが
できる。また、ｐ+ 半導体層１２がｎ + エミッタ領域５
とｐ型半導体領域１１との間に割って入るので、ｐ+ 半
導体層１２がキャリアを引き抜くことにより、ｎ + エミ
ッタ領域５、ｐ型半導体領域１１、ｎ - 半導体層３から
なる寄生トランジスタの動作を抑制することができる。
【００７７】また、ＩＧＢＴのオン状態からオフ状態へ
の移行中についても、コンタクトホールＣＨp の幅Ｗch
2 をホール電流の急激な増加に対応できるように十分広
く形成し、ｐ型半導体領域１１のコンタクトホールＣＨ
p に対応した部分に、ｐ型半導体領域１１内に、部分的
に濃度の高いｐ+ 半導体領域１２を形成して、エミッタ
電極９とのコンタクト抵抗を低減し、ホール電流を流れ
やすくすることによって、ホール電流の一部分がエミッ
タ電極９に抜けきらずに、ｐ型半導体領域１１の近傍の
ＩＧＢＴセルに流れ込むといった状況を改善することが
でき、ｐ型半導体領域１１近傍のＩＧＢＴセルが他の部
分のＩＧＢＴセルに比べて、ラッチアップにより破壊さ
れる可能性が高くなることを防ぐことができる。
【００７８】さらに、ＩＧＢＴセルを微細化しても、ｐ
型半導体領域１１の表面にｐ型半導体領域１１よりも高
い濃度のｐ+ 半導体領域１２を形成し、コンタクトホー
ルＣＨp の幅Ｗch2 を広く形成することは問題がないの
で、ＩＧＢＴセルが微細化してセル幅がｎ- 半導体層３
の厚さよりも小さくなり、コンタクトホールＣＨ1 より
コンタクトホールＣＨp を流れる電流が大きくなった場
合にも、ｐ型半導体領域１１近傍のＩＧＢＴセルが他の
部分のＩＧＢＴセルに比べて、ラッチアップにより破壊
される可能性が高くなることを防ぐことができる。
【００７９】＜製造方法＞図１０に示す本実施例のＩＧ
ＢＴの製造方法は、図４〜図９を用いて説明した第１の
実施例のＩＧＢＴの製造方法とほぼ同じである。異なる
点は、図７に示す工程において、ゲート電極８の上に残
った前工程で用いたレジストの上から、ｐ型不純物を注
入してアニールを行い、ゲート電極８間にｐ型ベース領
域４を形成した後に、次工程でｎ+ エミッタ領域５を形
成する前に、図１１に示す工程において、ｐ型半導体領
域１１上のゲート電極８の間にｐ型不純物を注入してア
ニールを行い、ｐ型半導体領域１１内に、部分的に濃度
の高いｐ+ 半導体領域１２を形成する工程を有すること
である。この場合、ｐ型半導体領域１１にはｐ型不純物
が３重拡散されることになる。
【００８０】図４〜図９で説明した工程に、以上説明し
た工程を加えて図１０に示すＩＧＢＴが得られる。
【００８１】＜第３実施例＞本発明に係る絶縁ゲート型
半導体装置および製造方法の第３実施例を以下に説明す
る。
【００８２】＜装置構成＞本実施例において、平面構造
は図１および図３に示す第１の実施例と同様であり、図
１および図３における、Ａ−Ａ’線での断面構造を図１
２に示す。
【００８３】図１２には、図３２で説明したＩＧＢＴセ
ルが並列に配置された状態が示され、各々のＩＧＢＴセ
ルのｐ型ベース領域４およびｎ+ エミッタ領域５の上部
表面上に、幅Ｗch1 のコンタクトホールＣＨ1 を介して
エミッタ電極９が接続された状態が示されている。図１
２に示されるＡ側部分には、ｎ- 半導体層３の表面にｐ
型半導体領域１１が二重拡散で形成され、その上部表面
上には幅Ｗch1 のコンタクトホールＣＨ1 よりも広い幅
Ｗch2 のコンタクトホールＣＨp が形成され、該コンタ
クトホールＣＨp を介してエミッタ電極９が接続されて
いる。図１２において、ｐ型半導体領域１１近傍のＩＧ
ＢＴセルには、ｎ+ エミッタ領域５は形成されていな
い。なお、図３５と同一の部分に対しては同一符号を付
す。
【００８４】本実施例の動作は、ＩＧＢＴのオン状態に
おいて、ｐ型半導体領域１１のコンタクトホールＣＨp
の幅Ｗch2 を、図３８で示したキャリアの広がり状態を
示す線Ｌ45で区切られた領域のホール電流を通過させる
ほどに十分大きくすることで、ｐ型半導体領域１１に近
接するＩＧＢＴセルに過大電流が集中することがなくな
り、さらに、ｐ型半導体領域１１近傍のＩＧＢＴセルに
はｎ+ エミッタ領域５が形成されていないので、ｎ+ エ
ミッタ領域５およびｐ型ベース領域４およびｎ- 半導体
層３およびｐ+ 半導体層１で構成される寄生サイリスタ
が存在せず、たとえ、ｐ型半導体領域１１近傍のＩＧＢ
Ｔセルに過大電流が集中しても、寄生サイリスタがオン
してＩＧＢＴがラッチアップし、ＩＧＢＴが破壊するこ
とを防止できる。
【００８５】また、ＩＧＢＴのオン状態からオフ状態へ
の移行中についても、コンタクトホールＣＨp の幅Ｗch
2 をホール電流の急激な増加に対応できるように十分広
く形成することによって、ホール電流の一部分がエミッ
タ電極９に抜けきらずに、ｐ型半導体領域１１の近傍の
ＩＧＢＴセルに流れ込むといった状況を改善することが
でき、ｐ型半導体領域１１近傍のＩＧＢＴセルにはｎ+
エミッタ領域５が形成されていないので、ｎ+ エミッタ
領域５およびｐ型ベース領域４およびｎ- 半導体層３お
よびｐ+ 半導体層１で構成される寄生サイリスタが存在
せず、たとえ、ｐ型半導体領域１１に近接するＩＧＢＴ
セルに過大電流が集中しても、寄生サイリスタがオンし
てＩＧＢＴがラッチアップし、ＩＧＢＴが破壊すること
を防止できる。
【００８６】さらに、ＩＧＢＴセルを微細化しても、ｐ
型半導体領域１１のコンタクトホールＣＨp の幅Ｗch2
を広く形成することは問題がなく、また、ｎ+ エミッタ
領域５を有さないＩＧＢＴセルを形成することも問題が
ないので、ＩＧＢＴセルが微細化してセル幅がｎ- 半導
体層３の厚さよりも小さくなり、コンタクトホールＣＨ
1 よりコンタクトホールＣＨp を流れる電流が大きくな
った場合にも、ｐ型半導体領域１１近傍のＩＧＢＴセル
が他の部分のＩＧＢＴセルに比べて、ラッチアップによ
り破壊される可能性を低減でき、たとえ、ｐ型半導体領
域１１に近接するＩＧＢＴセルに過大電流が集中して
も、寄生サイリスタがオンしてＩＧＢＴがラッチアップ
し、ＩＧＢＴが破壊することを防止できる。
【００８７】＜製造方法＞ 図１２に示す本実施例のＩＧＢＴの製造方法は、図４〜
図９を用いて説明した第１の実施例のＩＧＢＴの製造方
法とほぼ同じである。異なる点は、ｎ+ エミッタ領域５
の形成工程において、図１３に示すように、ｐ型半導体
領域１１近傍にはｎ+ エミッタ領域５が形成されないよ
うなパターンの注入マスク１６を用いて、ｎ型不純物
（砒素等）の注入を行うことである。
【００８８】よって、図４〜図９を用いて説明した第１
の実施例のＩＧＢＴの製造方法において、図７で説明し
た工程を、以上説明した図１３の工程に変えることで、
図１２に示すＩＧＢＴが得られる。
【００８９】＜第４実施例＞また、以上説明した第２お
よび第３の実施例の特徴部分を併せた構成、つまりｐ型
半導体領域１１の表面に部分的に、ｐ型半導体領域１１
よりも高い濃度のｐ+ 半導体層１２が形成され、かつ、
ｐ型半導体領域１１近傍のＩＧＢＴセルには、ｎ+ エミ
ッタ領域５は形成されていない構成にすることによっ
て、第２および第３の実施例の利点を併せ持ったＩＧＢ
Ｔを得ることができる。
【００９０】＜第５実施例＞本発明に係る絶縁ゲート型
半導体装置および製造方法の第５の実施例を以下に説明
する。
【００９１】＜装置構成＞ 本実施例の全体平面構造は図３３と同様であり、図３３
に一点鎖線で示される領域Ｘに対応する部分の拡大図を
図１４に示す。図１４において、Ｃ−Ｏ−Ｃ’線で示さ
れる角部の内側には、幅Ｗch1 のコンタクトホールＣＨ
1 を有するストライプ状のＩＧＢＴセルが一定の間隔Ｗ
cel で並列に配置されている。Ｃ−Ｏ−Ｃ’線で示され
る角部の外側には幅Ｗch2 のストライプ状のコンタクト
ホールＣＨp を有してｐ型半導体領域１１が形成されて
いる。図１４上におけるＡ−Ａ’線での断面図を図１５
に示す。
【００９２】本実施例を構成するＩＧＢＴセルの基本構
造は、図３２で説明した従来例および、第１〜第３の実
施例とは異なっている。図１６に本実施例を構成する、
ＩＧＢＴセルの基本構造を示す。この型のＩＧＢＴは一
般的に広く知られ、Ｕ型ＩＧＢＴと称される。
【００９３】図１６に示すＵ型ＩＧＢＴは、図３２で示
した従来のＩＧＢＴセルと同様に、ｐ型半導体基板で構
成され、第１および第２の主面を有するｐ+ 半導体層１
の第１の主面上に、ｎ+ バッファ層２が形成され、その
上にｎ- 半導体層３が形成されている。ｎ- 半導体層３
の上面にｐ型不純物を拡散することによりｐ型ベース領
域４ａが形成され、ｐ型ベース領域４ａの一部領域には
高濃度のｎ型不純物を選択的に拡散することによりｎ+
エミッタ領域５ａが形成されている。また、ｎ+ エミッ
タ領域５ａ、ｐ型ベース領域４ａ、およびｎ- 半導体層
３に跨るように溝が形成され、該溝の内壁面に沿ってゲ
ート絶縁膜７ａが形成され、該ゲート絶縁膜７ａの内側
には、例えば多結晶シリコンで構成されるゲート電極８
ａが埋め込まれている。従って、ゲート電極８ａがｐ型
ベース領域４ａの表面に対向する形で形成されている点
は、第１〜第４の実施例と同様である。
【００９４】また、ｐ型ベース領域４ａおよびｎ+ エミ
ッタ領域５ａの上部表面上には双方に渡って、例えばア
ルミニウムで構成されたエミッタ電極９ａが形成されて
いる。ゲート電極８ａおよびエミッタ電極９ａは互いに
絶縁され、かつ、全てのＩＧＢＴセルの間で各々同士が
互いに接続されている。
【００９５】ｐ+ 半導体層１の第２の主面上にはアルミ
ニウム等で構成されたコレクタ電極１０が形成されてい
る。コレクタ電極１０は全てのＩＧＢＴセルを通じて一
体に形成される。
【００９６】動作についても、図３２で示した従来のＩ
ＧＢＴセルと同様に、エミッタ電極９ａとゲート電極８
ａの間に閾値を超えるゲート電圧ＶGEを印加すると、ｎ
- 半導体層３の表面とｎ+ エミッタ領域５ａの表面によ
り挟まれたｐ型ベース領域４ａの表面のチャネル領域６
ａがｎ型に反転し、チャネル領域６ａにｎ型チャネルが
形成される。このチャネルを通じて、エミッタ電極９ａ
からキャリアとしての電子がｎ- 半導体層３へ注入さ
れ、ＩＧＢＴがオン状態になる。
【００９７】Ｕ型ＩＧＢＴセルは、第１〜第４の実施例
のＩＧＢＴセルに比べてよりいっそうの微細化が可能で
あり、集積度を高めることが容易である。さらに、製造
工程においてｐ型ベース領域４ａを、一旦ｎ- 半導体層
３の上面全域に形成し、選択的に形成する必要がないの
で、製造行程が簡略化できるという特徴がある。
【００９８】図１５には、以上説明したＵ型ＩＧＢＴセ
ルが並列に配置された状態が示され、各々のＵ型ＩＧＢ
Ｔセルのｐ型ベース領域４ａおよびｎ+ エミッタ領域５
ａの上部表面上に、幅Ｗch1 のコンタクトホールＣＨ1
を介してエミッタ電極９ａが接続された状態が示されて
いる。
【００９９】図１５に示されるＡ側部分は図１４にＣ−
Ｏ−Ｃ’線で示される角部のＣ−Ｏ線より外側の領域を
示し、隣合うＩＧＢＴセルのｐ型ベース領域４ａに対応
して、ｎ- 半導体層３の表面にｐ型半導体領域１１が二
重拡散で形成され、その上部表面上には幅Ｗch1 のコン
タクトホールＣＨ1 よりも広い幅Ｗch2 のコンタクトホ
ールＣＨp を介してエミッタ電極９ａが接続されてい
る。なお、図３５と同一の部分に対しては同一符号が付
してある。
【０１００】次に本実施例の動作について説明する。図
１６に示す構造のＵ型ＩＧＢＴは、オン状態において、
ｐ型半導体領域１１直下のｐ+ 半導体層１から供給され
たホールは、ｐ型半導体領域１１に設けられた幅Ｗch2
のコンタクトホールＣＨp からエミッタ電極９へ抜け
る。この場合、ｐ型半導体領域１１のコンタクトホール
ＣＨp の幅Ｗch2 が十分大きければ、ｐ型半導体領域１
１に近接するＩＧＢＴセルに過大電流が集中することが
なくなり、ｐ型半導体領域１１近傍のＩＧＢＴセルが他
の部分のＩＧＢＴセルに比べて、ラッチアップにより破
壊される可能性が高くなることを低減することができ
る。
【０１０１】また、ＩＧＢＴのオン状態からオフ状態へ
の移行中についても、コンタクトホールＣＨp の幅Ｗch
2 をホール電流の急激な増加に対応できるように十分広
く形成することによって、ホール電流の一部分がエミッ
タ電極９ａに抜けきらずに、ｐ型半導体領域１１の近傍
のＩＧＢＴセルに流れ込むといった状況を改善すること
ができ、ｐ型半導体領域１１近傍のＩＧＢＴセルが他の
部分のＩＧＢＴセルに比べて、ラッチアップにより破壊
される可能性が高くなることを防ぐことができる。この
際、ホール電流はｐ型半導体領域１１の深い領域におい
てより多く流入するので、コンタクトホールＣＨｐにお
いてエミッタ電極９が浅い領域よりも深い領域により多
く接触することで、効率よくホールを引き抜くことがで
きる。
【０１０２】さらに本実施例によれば、ＩＧＢＴセルを
微細化しても、ｐ型半導体領域１１のコンタクトホール
ＣＨp の幅Ｗch2 を広く形成することは問題がないの
で、ＩＧＢＴセルが微細化してセル幅がｎ- 半導体層３
の厚さよりも小さくなり、コンタクトホールＣＨ1 より
コンタクトホールＣＨp を流れる電流が大きくなった場
合にも、ｐ型半導体領域１１近傍のＩＧＢＴセルが他の
部分のＩＧＢＴセルに比べて、ラッチアップにより破壊
される可能性が高くなることを防ぐことができる。第１
実施例において示したように、ＩＧＢＴセルのセル幅と
ｎ - 半導体層３の厚さの比で表せば、その比が１対２以
上となるような場合に本実施例は有効に作用する。
【０１０３】＜他の適用例＞以上は図３３中の、一点鎖
線で囲まれた領域Ｘについての説明であったが、以下
に、図３３中の、一点鎖線で囲まれた領域Ｙについて説
明する。図１７は、領域Ｙに対応する拡大図である。図
１７に示されるように、ゲートパッドＧＰの角部近傍に
おいては、ＩＧＢＴセルに対し垂直にゲートパッドＧＰ
が形成されるため、ｐ型半導体領域１１が突出してＩＧ
ＢＴセル領域が凹状に形成されている部分がある。本実
施例はこのような突出したｐ型半導体領域１１において
も、ＩＧＢＴセルの配列を変えることなく、ＩＧＢＴセ
ルに平行なｐ型半導体領域１１に、コンタクトホールＣ
Ｈ1 よりも広い幅のコンタクトホールＣＨp を形成し、
該コンタクトホールを介してエミッタ電極９ａとｐ型半
導体領域１１との接触を得ることができる。
【０１０４】図１７において、Ｃ−Ｏ−Ｃ’線で示され
る角部の外側には、幅Ｗch1 のコンタクトホールＣＨ1
を有するストライプ状のＩＧＢＴセルが一定の間隔Ｗce
l で並列に配置されている。Ｃ−Ｏ−Ｃ’線で示される
角部の内側には幅Ｗch2 のストライプ状のコンタクトホ
ールＣＨp を有してｐ型半導体領域１１が形成されてい
る。図１７上におけるＡ−Ａ’線での断面構造は、図１
５と同様である。
【０１０５】動作については、領域Ｘにおいて本実施例
を適用した場合と同様に、ＩＧＢＴがオン状態にある場
合、およびＩＧＢＴがオン状態からオフ状態へ移行中で
ある場合、およびＩＧＢＴセルを微細化した場合に効果
を発揮する。しかも、ＩＧＢＴセル領域は凹状に形成さ
れており、その近傍においてホール電流を引き抜くこと
が重要である。従って、ＩＧＢＴセル領域が凹状となる
箇所に沿った領域において広い幅Ｗch2 のコンタクトホ
ールでホールを引き抜くことにより、効果的にホールを
引き抜くことができる。更に、幅Ｗch1 のコンタクトホ
ールと、幅Ｗch2 のコンタクトホールとを連続させずに
分離することにより、ゲート配線とゲート電極とのコン
タクトについてのマージンを確保できる。
【０１０６】＜製造方法＞図１８〜図２５は、図１５に
示すＩＧＢＴの製造工程を順に示した断面図である。ま
ず、図１８に示す工程において、基板となるｐ+ 半導体
層１（例えば単結晶Ｓｉ基板）を準備し、その第１の主
面上に、エピタキシャル成長法によりｎ+バッファ層２
および、ｎ- 半導体層３を順に形成する。
【０１０７】次に図１９に示す工程において、ｎ- 半導
体層３の所定部分にｐ型不純物（ボロン等）を注入して
アニールを行い、ｐ型半導体領域１１を形成する。
【０１０８】次に図２０に示す工程において、ｎ- 半導
体層３全面にｐ型不純物を注入してアニールを行い、ｐ
型ベース領域４ａを形成する。このとき、ｐ型半導体領
域１１にはｐ型不純物が２重拡散されることになる。
【０１０９】次に、図２１に示す工程において、ｐ型ベ
ース領域４ａの所定部分に、所望のパターンを有する注
入マスク１５ａを用いて選択的にｎ型不純物（砒素等）
を注入してアニールを行い、ｎ+ エミッタ領域５ａを形
成する。
【０１１０】次に、図２２に示す工程において、ＲＩＥ
（Reactive Ion Etching）により、ｎ+ エミッタ領域５
ａおよびｐ型ベース領域４ａおよびｎ- 半導体層３に渡
って、選択的にシリコンエッチングを行い、所望の位置
にストライプ状の溝を形成する。
【０１１１】次に、図２３に示す工程において、ｐ型半
導体領域１１およびｎ+ エミッタ領域５ａの上部表面お
よび、前工程で形成した溝の内面に例えば熱酸化膜でゲ
ート絶縁膜７ａを形成し、前工程で形成した溝を埋め込
むようにゲート絶縁膜７ａの上に、例えば不純物をドー
プしたドープトポリシリコンをデポジションして、ゲー
ト電極８ａを形成する。
【０１１２】次に、図２４に示す工程において、ｐ型半
導体領域１１上の所定部分および溝に埋め込まれた以外
の不要なドープトポリシリコンをＲＩＥによりエッチバ
ックする。
【０１１３】次に、図２５に示す工程において、ゲート
絶縁膜７ａを選択的にエッチングし、ゲート電極８ａの
上部および、残ったゲート絶縁膜７ａの上部に層間絶縁
膜１３ａを、例えばＰＳＧ（リンガラス）で形成した
後、層間絶縁膜１３間のｐ型ベース領域４ａおよびｎ+
エミッタ領域５ａの双方の上部表面に渡って、例えばア
ルミニウムでエミッタ電極９を形成する。エミッタ電極
９は、全てのＩＧＢＴセルの間で各々同士が互いに接続
された構造を有している。最後に、ｐ+ 半導体層１の第
２の主面上にアルミニウム等でコレクタ電極１０を、全
てのＩＧＢＴセルを通じて一体に形成して、図１５に示
すＩＧＢＴが得られる。
【０１１４】＜第６実施例＞本発明に係る絶縁ゲート型
半導体装置および製造方法の第６実施例を以下に説明す
る。
【０１１５】＜装置構成＞ 本実施例において、平面構造は図１４および図１７に示
す第５の実施例と同様であり、図１４および図１７にお
ける、Ａ−Ａ’線での断面構造を図２６に示す。
【０１１６】図２６には、図１６で説明したＵ型ＩＧＢ
Ｔセルが並列に配置された状態が示され、各々のＩＧＢ
Ｔセルのｐ型ベース領域４ａおよびｎ+ エミッタ領域５
ａの上部表面上に、幅Ｗch1 のコンタクトホールＣＨ1
を介してエミッタ電極９ａが接続された状態が示されて
いる。図２６に示されるＡ側部分には、ＩＧＢＴセルの
ｐ型ベース領域４ａに対応して、ｎ- 半導体層３の表面
にｐ型半導体領域１１が二重拡散で形成され、さらにｐ
型半導体領域１１の表面に部分的に、ｐ型半導体領域１
１よりも高い濃度のｐ+ 半導体層１２ａが形成されてい
る。そして、その上部表面上には幅Ｗch1 のコンタクト
ホールＣＨ1 よりも広い、幅Ｗch2 のコンタクトホール
ＣＨp が形成され、該コンタクトホールＣＨp を介して
エミッタ電極９ａが接続されている。なお、図３５と同
一の部分に対しては同一符号を付す。
【０１１７】本実施例の動作は、ＩＧＢＴのオン状態に
おいて、ｐ型半導体領域１１のコンタクトホールＣＨp
の幅Ｗch2 を十分大きくし、ｐ型半導体領域１１のコン
タクトホールＣＨp に対応した部分に、ｐ型半導体領域
１１よりも高い濃度のｐ+ 半導体層１２ａを形成して、
エミッタ電極９ａとのコンタクト抵抗を低減し、ホール
電流を流れやすくすることにより、ｐ型半導体領域１１
近傍のＩＧＢＴセルに過大電流が集中することがなくな
り、ｐ型半導体領域１１近傍のＩＧＢＴセルが他の部分
のＩＧＢＴセルに比べて、ラッチアップにより破壊され
る可能性が高くなることを防ぐことができる。なお、ｐ
型半導体領域１１においてもｎ + エミッタ領域５ａを設
け、これにもエミッタ電極９ａを接触させることによ
り、上記効果を保ちつつ主回路電流を大きく採ることが
できる。また、ｐ+ 半導体層１２ａがｎ + エミッタ領域
５ａとｐ型半導体領域１１との間に割って入るので、ｐ
+ 半導体層１２ａがキャリアを引き抜くことにより、ｎ
+ エミッタ領域５ａ、ｐ型半導体領域１１、ｎ - 半導体
層３からなる寄生トランジスタの動作を抑制することが
できる。
【０１１８】また、ＩＧＢＴのオン状態からオフ状態へ
の移行中についても、コンタクトホールＣＨp の幅Ｗch
2 をホール電流の急激な増加に対応できるように十分広
く形成し、ｐ型半導体領域１１のコンタクトホールＣＨ
p に対応した部分に、ｐ型半導体領域１１よりも高い濃
度のｐ+ 半導体層１２ａを形成して、エミッタ電極９と
のコンタクト抵抗を低減し、ホール電流を流れやすくす
ることによって、ホール電流の一部分がエミッタ電極９
に抜けきらずに、ｐ型半導体領域１１の近傍のＩＧＢＴ
セルに流れ込むといった状況を改善することができ、ｐ
型半導体領域１１近傍のＩＧＢＴセルが他の部分のＩＧ
ＢＴセルに比べて、ラッチアップにより破壊される可能
性が高くなることを防ぐことができる。
【０１１９】さらに、ＩＧＢＴセルを微細化しても、ｐ
型半導体領域１１の表面にｐ型半導体領域１１よりも高
い濃度のｐ+ 半導体層１２ａを形成し、コンタクトホー
ルＣＨp の幅Ｗch2 を広く形成することは問題がないの
で、ＩＧＢＴセルが微細化してセル幅がｎ- 半導体層３
の厚さよりも小さくなり、コンタクトホールＣＨ1 より
コンタクトホールＣＨp を流れる電流が大きくなった場
合にも、ｐ型半導体領域１１に近接するＩＧＢＴセルが
他の部分のＩＧＢＴセルに比べて、ラッチアップによる
破壊の可能性が高くなることを防ぐことができる。
【０１２０】＜製造方法＞図２６に示す本実施例のＩＧ
ＢＴの製造方法は、図１８〜図２５を用いて説明した第
５の実施例のＩＧＢＴの製造方法とほぼ同じである。異
なる点は、図２７に示す工程において、ｐ型ベース領域
４ａの所定部分にｎ型不純物（砒素等）を注入してアニ
ールを行い、ｎ+ エミッタ領域５ａを形成した後に、次
工程でストライプ状の溝を形成する前に、ｐ型半導体領
域１１上の所定位置にｐ型不純物を注入してアニールを
行い、ｐ型半導体領域１１内にマスク１５ａを用いて、
部分的に濃度の高いｐ+ 半導体領域１２ａを形成する工
程を有することである。この場合、ｐ型半導体領域１１
にはｐ型不純物が３重拡散されることになる。
【０１２１】図１８〜図２５で説明した工程に、以上説
明した工程を加えて図２６に示すＩＧＢＴが得られる。
【０１２２】＜第７実施例＞本発明に係る絶縁ゲート型
半導体装置および製造方法の第７の実施例を以下に説明
する。
【０１２３】＜装置構成＞ 本実施例において、平面構造は図１４および図１７に示
す第５の実施例と同様であり、図１４および図１７にお
ける、Ａ−Ａ’線での断面構造を図２８に示す。
【０１２４】図２８には、図１６で説明したＩＧＢＴセ
ルが並列に配置された状態が示され、各々のＩＧＢＴセ
ルのｐ型ベース領域４ａおよびｎ+ エミッタ領域５ａの
上部表面上に、幅Ｗch1 のコンタクトホールＣＨ1 を介
してエミッタ電極９ａが接続された状態が示されてい
る。図２８に示されるＡ側部分には、ｎ- 半導体層３の
表面にｐ型半導体領域１１が二重拡散で形成され、その
上部表面上には幅Ｗch1のコンタクトホールＣＨ1 より
も広い幅Ｗch2 のコンタクトホールＣＨp が形成され、
該コンタクトホールＣＨp を介してエミッタ電極９ａが
接続されている。図２８において、ｐ型半導体領域１１
近傍のＩＧＢＴセルには、ｎ+ エミッタ領域５ａは形成
されていない。なお、図３５と同一の部分に対しては同
一符号を付す。
【０１２５】本実施例の動作は、ＩＧＢＴのオン状態に
おいて、ｐ型半導体領域１１のコンタクトホールＣＨp
の幅Ｗch2 を十分大きくすることで、ｐ型半導体領域１
１に近接するＩＧＢＴセルに過大電流が集中することが
なくなり、さらに、ｐ型半導体領域１１近傍のＩＧＢＴ
セルにはｎ+ エミッタ領域５ａが形成されていないの
で、ｎ+ エミッタ領域５ａおよびｐ型ベース領域４ａお
よびｎ- 半導体層３およびｐ+ 半導体層１で構成される
寄生サイリスタが存在せず、たとえ、ｐ型半導体領域１
１に近接するＩＧＢＴセルに過大電流が集中しても、寄
生サイリスタがオンしてＩＧＢＴがラッチアップし、Ｉ
ＧＢＴが破壊することを防止できる。
【０１２６】また、ＩＧＢＴのオン状態からオフ状態へ
の移行中についても、コンタクトホールＣＨp の幅Ｗch
2 をホール電流の急激な増加に対応できるように十分広
く形成することによって、ホール電流の一部分がエミッ
タ電極９ａに抜けきらずに、ｐ型半導体領域１１の近傍
のＩＧＢＴセルに流れ込むといった状況を改善すること
ができ、ｐ型半導体領域１１に近接したＩＧＢＴセルお
よび、該セルに隣接したＩＧＢＴセルにはｎ+ エミッタ
領域５ａが形成されていないので、ｎ+ エミッタ領域５
ａおよびｐ型ベース領域４ａおよびｎ- 半導体層３およ
びｐ+ 半導体層１で構成される寄生サイリスタが存在せ
ず、たとえ、ｐ型半導体領域１１に近接するＩＧＢＴセ
ルに過大電流が集中しても、寄生サイリスタがオンして
ＩＧＢＴがラッチアップし、ＩＧＢＴが破壊することを
防止できる。
【０１２７】さらに、ＩＧＢＴセルを微細化しても、ｐ
型半導体領域１１のコンタクトホールＣＨp の幅Ｗch2
を広く形成することは問題がなく、また、ｎ+ エミッタ
領域５を有さないＩＧＢＴセルを形成することも問題が
ないので、ＩＧＢＴセルが微細化してセル幅がｎ- 半導
体層３の厚さよりも小さくなり、コンタクトホールＣＨ
1 よりコンタクトホールＣＨp を流れる電流が大きくな
った場合にも、ｐ型半導体領域１１に近接するＩＧＢＴ
セルが他の部分のＩＧＢＴセルに比べて、ラッチアップ
による破壊の可能性を低減でき、たとえ、ｐ型半導体領
域１１に近接するＩＧＢＴセルに過大電流が集中して
も、寄生サイリスタがオンしてＩＧＢＴがラッチアップ
し、ＩＧＢＴが破壊することを防止できる。
【０１２８】＜製造方法＞図２８に示す本実施例のＩＧ
ＢＴの製造方法は、図１８〜図２５を用いて説明した第
５の実施例のＩＧＢＴの製造方法とほぼ同じである。異
なる点は、ｎ+ エミッタ領域５ａの形成工程において、
図２９に示すように、ｐ型半導体領域１１近傍にはｎ+
エミッタ領域５ａが形成されないようなパターンの注入
マスク１６を用いて、ｎ型不純物（砒素等）の注入を行
うことである。
【０１２９】よって、図１８〜図２５を用いて説明した
第５の実施例のＩＧＢＴの製造方法において図２１で説
明した工程を、以上説明した図２９の工程に変えること
で、図２８に示すＩＧＢＴが得られる。
【０１３０】＜第８施例＞また、以上説明した第６およ
び第７の実施例の特徴部分を併せた構成、つまりｐ型半
導体領域１１の表面に部分的に、ｐ型半導体領域１１よ
りも高い濃度のｐ+ 半導体層１２ａが形成され、かつ、
ｐ型半導体領域１１近傍のＩＧＢＴセルには、ｎ+ エミ
ッタ領域５ａは形成されていない構成にすることによっ
て、第６および第７の実施例の利点を併せ持ったＩＧＢ
Ｔを得ることができる。
【０１３１】＜第１変形例＞なお、以上説明した、本発
明に係る絶縁ゲート型半導体装置およびその製造方法の
第１〜第８の実施例は、ＩＧＢＴに適用した例を示した
が、図３０に示すような、ＥＳＴ（Emitter Switched T
hyristor）についても同様に適用することができる。
【０１３２】図３０は、第１の実施例で用いた図２に対
応する図であり、図２と同一の部分に対しては同一符号
が付してある。図２と異なるのは、ゲート電極８間のｎ
+ エミッタ領域５が、セル１つ飛びに共通化されている
点だけなので、第１〜第６の実施例と同様の構造にする
ことで、同様の効果を得ることができる。
【０１３３】＜第２変形例＞また、本発明に係る絶縁ゲ
ート型半導体装置およびその製造方法の第１〜第８の実
施例は、図３１に示すような、ＭＣＴ（MOS Controlled
Thyristor）についても同様に適用することができる。
【０１３４】図３１は、第１の実施例で用いた図２に対
応する図であり、図２と同一の部分に対しては同一符号
が付してある。図２と異なるのは、ゲート電極８の間に
渡ってｐ型ベース領域４ｂが形成され、その内部にゲー
ト電極８の間に渡るようにｎ型半導体領域１４が形成さ
れ、さらにその内部にｎ+ エミッタ領域５の代わりにｐ
+ エミッタ領域５ｂが形成されて、縦型三重拡散構造と
なっている点だけなので、第１〜第６の実施例と同様の
構造にすることで、同様の効果を得ることができる。
【０１３５】
【発明の効果】請求項１および請求項４記載の絶縁ゲー
ト型半導体装置によれば、キャリアを引き抜く必要性が
高い活性領域の凹部において、キャリアを引き抜くコン
タクトホールを大きくしてキャリアの引き抜きの効果を
高めるので、キャリア電流が集中する現象を低減でき、
寄生サイリスタの動作による装置の破壊を防止できる。
【０１３６】請求項２および請求項５記載の絶縁ゲート
型半導体装置によれば、主回路電流を大きく採りつつ
も、効率的にキャリアを引き抜くことができる。
【０１３７】請求項３および請求項６記載の絶縁ゲート
型半導体装置によれば、キャリア電流は第４半導体層の
比較的深い領域においてより多く流入するので、主電極
の第２の部分が、比較的浅い領域よりも比較的深い領域
に多く接触することで、効率よくキャリアを引き抜くこ
とができる。
【０１３８】請求項７記載の絶縁ゲート型半導体装置に
よれば、第１の部分と第２の部分とを分離することによ
り、ゲート配線のマージンを確保できる。
【０１３９】請求項８記載の絶縁ゲート型半導体装置に
よれば、第５半導体層が第６半導体層と第４半導体層の
間に割って入るので、第５半導体層がキャリアを引き抜
くことにより、第１半導体層、第４半導体層、第６半導
体層からなる寄生トランジスタの動作を抑制することが
できる。
【０１４０】
【０１４１】
【０１４２】
【０１４３】
【０１４４】
【０１４５】
【０１４６】
【図面の簡単な説明】
【図１】本発明に係る絶縁ゲート型半導体装置の第１の
実施例の部分平面図である。
【図２】本発明に係る絶縁ゲート型半導体装置の第１の
実施例の部分断面図である。
【図３】本発明に係る絶縁ゲート型半導体装置の第１の
実施例の部分平面図である。
【図４】本発明に係る絶縁ゲート型半導体装置の製造方
法の第１の実施例の製造工程を示す断面図である。
【図５】本発明に係る絶縁ゲート型半導体装置の製造方
法の第１の実施例の製造工程を示す断面図である。
【図６】本発明に係る絶縁ゲート型半導体装置の製造方
法の第１の実施例の製造工程を示す断面図である。
【図７】本発明に係る絶縁ゲート型半導体装置の製造方
法の第１の実施例の製造工程を示す断面図である。
【図８】本発明に係る絶縁ゲート型半導体装置の製造方
法の第１の実施例の製造工程を示す断面図である。
【図９】本発明に係る絶縁ゲート型半導体装置の製造方
法の第１の実施例の製造工程を示す断面図である。
【図１０】本発明に係る絶縁ゲート型半導体装置の第２
の実施例の部分断面図である。
【図１１】本発明に係る絶縁ゲート型半導体装置の製造
方法の第２の実施例の製造工程を示す断面図である。
【図１２】本発明に係る絶縁ゲート型半導体装置の第３
の実施例の部分断面図である。
【図１３】本発明に係る絶縁ゲート型半導体装置の製造
方法の第３の実施例の製造工程を示す断面図である。
【図１４】本発明に係る絶縁ゲート型半導体装置の第５
の実施例の部分平面図である。
【図１５】本発明に係る絶縁ゲート型半導体装置の第５
の実施例の部分断面図である。
【図１６】絶縁ゲート型半導体装置の基本構造を示す断
面図である。
【図１７】本発明に係る絶縁ゲート型半導体装置の第５
の実施例の部分平面図である。
【図１８】本発明に係る絶縁ゲート型半導体装置の製造
方法の第５の実施例の製造工程を示す断面図である。
【図１９】本発明に係る絶縁ゲート型半導体装置の製造
方法の第５の実施例の製造工程を示す断面図である。
【図２０】本発明に係る絶縁ゲート型半導体装置の製造
方法の第５の実施例の製造工程を示す断面図である。
【図２１】本発明に係る絶縁ゲート型半導体装置の製造
方法の第５の実施例の製造工程を示す断面図である。
【図２２】本発明に係る絶縁ゲート型半導体装置の製造
方法の第５の実施例の製造工程を示す断面図である。
【図２３】本発明に係る絶縁ゲート型半導体装置の製造
方法の第５の実施例の製造工程を示す断面図である。
【図２４】本発明に係る絶縁ゲート型半導体装置の製造
方法の第５の実施例の製造工程を示す断面図である。
【図２５】本発明に係る絶縁ゲート型半導体装置の製造
方法の第５の実施例の製造工程を示す断面図である。
【図２６】本発明に係る絶縁ゲート型半導体装置の第６
の実施例の部分断面図である。
【図２７】本発明に係る絶縁ゲート型半導体装置の製造
方法の第６の実施例の製造工程を示す断面図である。
【図２８】本発明に係る絶縁ゲート型半導体装置の第７
の実施例の部分断面図である。
【図２９】本発明に係る絶縁ゲート型半導体装置の製造
方法の第７の実施例の製造工程を示す断面図である。
【図３０】本発明に係る絶縁ゲート型半導体装置の第１
の変形例の部分断面図である。
【図３１】本発明に係る絶縁ゲート型半導体装置の第２
の変形例の部分断面図である。
【図３２】絶縁ゲート型半導体装置の基本構造を示す断
面図である。
【図３３】絶縁ゲート型半導体装置の基本構造を示す全
体平面図である。
【図３４】従来の絶縁ゲート型半導体装置の基本構造を
示す部分平面図である。
【図３５】従来の絶縁ゲート型半導体装置の基本構造を
示す部分断面図である。
【図３６】従来の絶縁ゲート型半導体装置の基本構造を
示す部分断面図である。
【図３７】従来の絶縁ゲート型半導体装置の動作特性を
示す図である。
【図３８】従来の絶縁ゲート型半導体装置の動作を説明
するための部分断面図である。
【符号の説明】
ＣＨ1 幅Ｗch1 のコンタクトホール ＣＨp 幅Ｗch2 のコンタクトホール １２、１２ａ ｐ+ 半導体層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 29/78

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項１】 比較的低濃度の第１導電型の第１半導体
    層の表面内に並列に選択的に形成された、複数のストラ
    イプ状の第２導電型の第２半導体層と、 前記第２半導体層の各々の表面内に選択的に形成され
    た、比較的高濃度の前記第１導電型の第３半導体層と、 前記第２半導体層における前記第３半導体層の端部間の
    前記第１、第２半導体層の上部表面に形成された複数の
    ストライプ状の絶縁膜と、 前記絶縁膜上に形成された複数のストライプ状の制御電
    極と、 前記制御電極を覆って形成された層間絶縁膜と、を有
    し、前記第１半導体層の前記表面において凹部を呈する
    活性領域と、 前記活性領域の前記凹部に沿って前記活性領域に隣接し
    て、前記第１半導体層の表面内に形成された前記第２導
    電型の第４半導体層と、 前記層間絶縁膜に覆われない、前記第２および前記第３
    半導体層の上部表面に接触したストライプ状の第１の部
    分と、前記層間絶縁膜に覆われない、前記第４半導体層
    の上部表面に接触し、前記第１の部分の延在する方向の
    延長上に延在するストライプ状の第２の部分とを有する
    主電極とを備え、 前記活性領域の近傍の前記第４半導体層の上部表面に形
    成された前記第２の部分のストライプ幅が、前記活性領
    域内の前記第１の部分のストライプ幅より広いことを特
    徴とする、絶縁ゲート型半導体装置。
  2. 【請求項２】 比較的低濃度の第１導電型の第１半導体
    層の表面内に並列に選択的に形成された、複数のストラ
    イプ状の第２導電型の第２半導体層と、 前記第２半導体層の各々の表面内に選択的に形成され
    た、比較的高濃度の前記第１導電型の第３半導体層と、 前記第２半導体層における前記第３半導体層の端部間の
    前記第１、第２半導体層の上部表面に形成された複数の
    ストライプ状の絶縁膜と、 前記絶縁膜上に形成された複数のストライプ状の制御電
    極と、 前記制御電極を覆って形成された層間絶縁膜と、を有す
    る活性領域と、 前記活性領域に隣接して、前記第１半導体層の表面内に
    形成された前記第２導電型の第４半導体層と、 前記第４半導体層の表面内に選択的に形成され、前記第
    ４半導体層よりも高濃度の第２導電型の第５半導体層
    と、 前記第４半導体層の表面内に選択的に形成され、比較的
    高濃度の前記第１導電型の第６半導体層と、 前記層間絶縁膜に覆われない、前記第２および前記第３
    半導体層の上部表面に接触したストライプ状の第１の部
    分と、前記層間絶縁膜に覆われない、前記第５及び前記
    第６半導体層の上部表面に共通して接触したストライプ
    状の第２の部分とを有する主電極とを備えた、絶縁ゲー
    ト型半導体装置。
  3. 【請求項３】 比較的低濃度の第１導電型の第１半導体
    層の表面内に並列に選択的に形成された、複数のストラ
    イプ状の第２導電型の第２半導体層と、 前記第２半導体層の各々の表面内に選択的に形成され
    た、比較的高濃度の前記第１導電型の第３半導体層と、 前記第２半導体層における前記第３半導体層の端部間の
    前記第１、第２半導体層の上部表面に形成された複数の
    ストライプ状の絶縁膜と、 前記絶縁膜上に形成された複数のストライプ状の制御電
    極と、 前記制御電極を覆って形成された層間絶縁膜と、を有す
    る活性領域と、 前記活性領域に隣接して、前記第１半導体層の表面内に
    形成され、比較的浅い領域と比較的深い領域とを有する
    前記第２導電型の第４半導体層と、 前記層間絶縁膜に覆われない、前記第２および前記第３
    半導体層の上部表面に接触したストライプ状の第１の部
    分と、前記層間絶縁膜に覆われない、前記第４半導体層
    の上部表面に接触し、前記第１の部分の延在する方向の
    延長上に延在するストライプ状の第２の部分とを有する
    主電極とを備え、 前記第２の部分において、前記比較的浅い領域よりも、
    前記比較的深い領域を多く覆うことを特徴とする、絶縁
    ゲート型半導体装置。
  4. 【請求項４】 比較的低濃度の第１導電型の第１半導体
    層の表面内に並列に選択的に形成された、複数のストラ
    イプ状の第２導電型の第２半導体層と、 前記第２半導体層の各々の表面内に選択的に形成され
    た、比較的高濃度の前記第１導電型の第３半導体層と、 前記第２半導体層における前記第３半導体層の上部表面
    から、前記第２半導体層を貫通して前記第１半導体層内
    におよぶ複数のストライプ状の溝が形成され、 該溝の内壁面および、前記第３半導体層の上部表面に形
    成された絶縁膜と、 前記絶縁膜が形成された前記溝の内部に形成された複数
    のストライプ状の制御電極と、 前記制御電極及び前記絶縁膜を覆って形成された層間絶
    縁膜と、を有し、前記第１半導体層の前記表面において
    凹部を呈する活性領域と、 前記活性領域の前記凹部に沿って前記活性領域に隣接し
    て、前記第１半導体層の表面内に形成された前記第２導
    電型の第４半導体層と、 前記層間絶縁膜に覆われない、前記第２および前記第３
    半導体層の上部表面に接触したストライプ状の第１の部
    分と、前記層間絶縁膜に覆われない、前記第４半導体層
    の上部表面に接触し、前記第１の部分の延在する方向の
    延長上に延在するストライプ状の第２の部分とを有する
    主電極とを備え、 前記活性領域の近傍の前記第４半導体層の上部表面に形
    成された前記第２の部分のストライプ幅が、前記活性領
    域内の前記第１の部分のストライプ幅より広いことを特
    徴とする、絶縁ゲート型半導体装置。
  5. 【請求項５】 比較的低濃度の第１導電型の第１半導体
    層の表面内に並列に選択的に形成された、複数のストラ
    イプ状の第２導電型の第２半導体層と、 前記第２半導体層の各々の表面内に選択的に形成され
    た、比較的高濃度の前記第１導電型の第３半導体層と、 前記第２半導体層における前記第３半導体層の上部表面
    から、前記第２半導体層を貫通して前記第１半導体層内
    におよぶ複数のストライプ状の溝が形成され、該溝の内
    壁面および、前記第３半導体層の上部表面に形成された
    絶縁膜と、 前記絶縁膜が形成された前記溝の内部に形成された複数
    のストライプ状の制御電極と、 前記制御電極及び前記絶縁膜を覆って形成された層間絶
    縁膜と、を有し、前記第１半導体層の前記表面において
    凹部を呈する活性領域と、 前記活性領域の前記凹部に沿って前記活性領域に隣接し
    て、前記第１半導体層の表面内に形成された前記第２導
    電型の第４半導体層と、 前記第４半導体層の表面内に選択的に形成され、前記第
    ４半導体層よりも高濃度の第２導電型の第５半導体層
    と、 前記第４半導体層の表面内に選択的に形成され、比較的
    高濃度の前記第１導電型の第６半導体層と、 前記層間絶縁膜に覆われない、前記第２および前記第３
    半導体層の上部表面に接触したストライプ状の第１の部
    分と、前記層間絶縁膜に覆われない、前記第５及び前記
    第６半導体層の上部表面に共通して接触したストライプ
    状の第２の部分とを有する主電極とを備えた、絶縁ゲー
    ト型半導体装置。
  6. 【請求項６】 比較的低濃度の第１導電型の第１半導体
    層の表面内に並列に選択的に形成された、複数のストラ
    イプ状の第２導電型の第２半導体層と、 前記第２半導体層の各々の表面内に選択的に形成され
    た、比較的高濃度の前記第１導電型の第３半導体層と、 前記第２半導体層における前記第３半導体層の上部表面
    から、前記第２半導体層を貫通して前記第１半導体層内
    におよぶ複数のストライプ状の溝が形成され、該溝の内
    壁面および、前記第３半導体層の上部表面に形成された
    絶縁膜と、 前記絶縁膜が形成された前記溝の内部に形成された複数
    のストライプ状の制御電極と、 前記制御電極及び前記絶縁膜を覆って形成された層間絶
    縁膜と、を有する活性領域と、 前記活性領域に隣接して、前記第１半導体層の表面内に
    形成され、比較的浅い領域と比較的深い領域とを有する
    前記第２導電型の第４半導体層と、 前記層間絶縁膜に覆われない、前記第２および前記第３
    半導体層の上部表面に接触したストライプ状の第１の部
    分と、前記層間絶縁膜に覆われない、前記第４半導体層
    の上部表面に接触したストライプ状の第２の部分とを有
    する主電極とを備え、 前記第２の部分において、前記比較的浅い領域よりも、
    前記比較的深い領域を多く覆うことを特徴とする、絶縁
    ゲート型半導体装置。
  7. 【請求項７】 前記第１の部分と前記第２の部分とは前
    記第１の部分が延在する方向において分離されている、
    請求項１または４記載の絶縁ゲート型半導体装置。
  8. 【請求項８】 前記第５の半導体層は前記第６の半導体
    層と重なって形成され、前記第５半導体の底は前記第６
    半導体層の底よりも深い、請求項２または５記載の絶縁
    ゲート型半導体装置。
JP5276876A 1993-11-05 1993-11-05 絶縁ゲート型半導体装置 Expired - Lifetime JP2987040B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP5276876A JP2987040B2 (ja) 1993-11-05 1993-11-05 絶縁ゲート型半導体装置
US08/327,368 US5525816A (en) 1993-11-05 1994-10-21 Insulated gate semiconductor device with stripe widths
EP01126332A EP1376703A3 (en) 1993-11-05 1994-10-24 Insulated gate semiconductor device and method of fabricating the same
EP94116733A EP0652597A1 (en) 1993-11-05 1994-10-24 Insulated gate semiconductor device and method of fabricating same
US08/948,298 USRE36818E (en) 1993-11-05 1997-10-10 Insulated gate semiconductor device with stripe widths

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5276876A JP2987040B2 (ja) 1993-11-05 1993-11-05 絶縁ゲート型半導体装置

Publications (2)

Publication Number Publication Date
JPH07131012A JPH07131012A (ja) 1995-05-19
JP2987040B2 true JP2987040B2 (ja) 1999-12-06

Family

ID=17575638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5276876A Expired - Lifetime JP2987040B2 (ja) 1993-11-05 1993-11-05 絶縁ゲート型半導体装置

Country Status (3)

Country Link
US (2) US5525816A (ja)
EP (2) EP1376703A3 (ja)
JP (1) JP2987040B2 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3410286B2 (ja) 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
EP1009035B1 (en) * 1997-08-29 2004-07-21 Mitsubishi Denki Kabushiki Kaisha Insulated gate semiconductor device and method for manufacturing the same
DE19823170A1 (de) * 1998-05-23 1999-11-25 Asea Brown Boveri Bipolartransistor mit isolierter Gateelektrode
WO1999044240A1 (de) 1998-02-27 1999-09-02 Asea Brown Boveri Ag Bipolartransistor mit isolierter gateelektrode
JP4852188B2 (ja) * 1999-12-06 2012-01-11 株式会社豊田中央研究所 半導体装置
US6635926B2 (en) * 2000-08-30 2003-10-21 Shindengen Electric Manufacturing Co., Ltd. Field effect transistor with high withstand voltage and low resistance
US6777783B2 (en) * 2001-12-26 2004-08-17 Kabushiki Kaisha Toshiba Insulated gate bipolar transistor
JP3931138B2 (ja) * 2002-12-25 2007-06-13 三菱電機株式会社 電力用半導体装置及び電力用半導体装置の製造方法
US7157785B2 (en) * 2003-08-29 2007-01-02 Fuji Electric Device Technology Co., Ltd. Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices
DE102005053487B4 (de) * 2005-11-09 2011-06-09 Infineon Technologies Ag Leistungs-IGBT mit erhöhter Robustheit
WO2007060716A1 (ja) * 2005-11-22 2007-05-31 Shindengen Electric Manufacturing Co., Ltd. トレンチゲートパワー半導体装置
JP4630862B2 (ja) * 2006-12-22 2011-02-09 株式会社東芝 半導体装置
JP5512455B2 (ja) 2010-08-02 2014-06-04 株式会社東芝 半導体装置
KR101955055B1 (ko) 2014-11-28 2019-03-07 매그나칩 반도체 유한회사 전력용 반도체 소자 및 그 소자의 제조 방법
US11222858B1 (en) * 2020-06-19 2022-01-11 Alpha And Omega Semiconductor International Lp Semiconductor package having enlarged gate pad and method of making the same

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0752770B2 (ja) * 1985-09-30 1995-06-05 株式会社東芝 導電変調型ｍｏｓｆｅｔ
JPH02312280A (ja) * 1989-05-26 1990-12-27 Mitsubishi Electric Corp 絶縁ゲート型バイポーラトランジスタ
US5208471A (en) * 1989-06-12 1993-05-04 Hitachi, Ltd. Semiconductor device and manufacturing method therefor
US5119153A (en) * 1989-09-05 1992-06-02 General Electric Company Small cell low contact resistance rugged power field effect devices and method of fabrication
JPH0396282A (ja) * 1989-09-08 1991-04-22 Fuji Electric Co Ltd 絶縁ゲート型半導体装置
US5076766A (en) * 1989-12-12 1991-12-31 Allied-Signal Inc. Turbocharger bearing retention and lubrication system
JP2858404B2 (ja) * 1990-06-08 1999-02-17 株式会社デンソー 絶縁ゲート型バイポーラトランジスタおよびその製造方法
JP2504862B2 (ja) * 1990-10-08 1996-06-05 三菱電機株式会社 半導体装置及びその製造方法
US5324966A (en) * 1992-04-07 1994-06-28 Toyo Denki Seizo Kabushiki Kaisha MOS-controlled thyristor
US5357120A (en) * 1992-07-14 1994-10-18 Hitachi Ltd. Compound semiconductor device and electric power converting apparatus using such device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
ＩＥＥＥ Ｅｌｅｃ．Ｄｅｖ．Ｌｅｔｔ．Ｖｏｌ．１２，Ｎｏ．９（１９９１）ｐ４９８−４９９

Also Published As

Publication number Publication date
EP1376703A3 (en) 2008-01-09
EP0652597A1 (en) 1995-05-10
EP1376703A2 (en) 2004-01-02
US5525816A (en) 1996-06-11
USRE36818E (en) 2000-08-15
JPH07131012A (ja) 1995-05-19

Similar Documents

Publication Publication Date Title
US20220392891A1 (en) Semiconductor device
KR101745776B1 (ko) 전력용 반도체 소자
KR100244671B1 (ko) 반도체장치 및 그 제조방법
JP7279770B2 (ja) 半導体装置
USRE38953E1 (en) Insulated gate semiconductor device and method of manufacturing the same
JP2504862B2 (ja) 半導体装置及びその製造方法
US6541818B2 (en) Field-effect transistor configuration with a trench-shaped gate electrode and an additional highly doped layer in the body region
EP1835542A2 (en) Semiconductor device with trench gate
JP2987040B2 (ja) 絶縁ゲート型半導体装置
JPH08316479A (ja) 絶縁ゲート型半導体装置およびその製造方法
JPH0817233B2 (ja) 絶縁ゲート型バイポーラトランジスタ
JP2023099104A (ja) 半導体装置
TWI685899B (zh) 金屬氧化物半導體閘極式裝置之單元佈線及製造技術之強化
KR20040063085A (ko) 대칭적인 트렌치 ｍｏｓｆｅｔ 디바이스 및 그 제조 방법
JPH0715011A (ja) 自動調心陰極パターンを有する絶縁ゲートバイポーラトランジスタ及びその製造方法
KR0134887B1 (ko) 쌍극성 트랜지스터 및 그 제조방법
US20240063267A1 (en) Semiconductor device and method for producing same
US20220352315A1 (en) Semiconductor device and method for producing same
CN113838913B (zh) 分段式注入的自钳位igbt器件及其制作方法
US20220320323A1 (en) Reverse conducting igbt with controlled anode injection
JP4471922B2 (ja) 半導体装置
JP3260561B2 (ja) 絶縁ゲート型半導体装置
CN215834533U (zh) 抗闩锁igbt器件
JP7486399B2 (ja) 半導体装置および半導体装置の製造方法
CN114597264B (zh) 一种功率mosfet器件及其制作方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071001

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081001

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091001

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101001

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111001

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121001

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131001

Year of fee payment: 14

EXPY Cancellation because of completion of term