WO1999044240A1 - Bipolartransistor mit isolierter gateelektrode - Google Patents

Bipolartransistor mit isolierter gateelektrode Download PDF

Info

Publication number
WO1999044240A1
WO1999044240A1 PCT/CH1999/000086 CH9900086W WO9944240A1 WO 1999044240 A1 WO1999044240 A1 WO 1999044240A1 CH 9900086 W CH9900086 W CH 9900086W WO 9944240 A1 WO9944240 A1 WO 9944240A1
Authority
WO
WIPO (PCT)
Prior art keywords
gate
connection
igbt
bipolar transistor
chip
Prior art date
Application number
PCT/CH1999/000086
Other languages
English (en)
French (fr)
Inventor
Friedhelm Bauer
Hans-Rudolf Zeller
Original Assignee
Asea Brown Boveri Ag
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from DE19808154A external-priority patent/DE19808154A1/de
Priority claimed from DE1998123170 external-priority patent/DE19823170A1/de
Application filed by Asea Brown Boveri Ag filed Critical Asea Brown Boveri Ag
Priority to US09/622,839 priority Critical patent/US6576936B1/en
Priority to EP99904672A priority patent/EP1060517A1/de
Priority to UA2000095548A priority patent/UA75025C2/uk
Priority to JP2000533906A priority patent/JP2002505525A/ja
Publication of WO1999044240A1 publication Critical patent/WO1999044240A1/de

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]

Definitions

  • the invention relates to the field of semiconductor technology. It relates in particular to an IGBT (Insulated Gate Bipolar Transistor) according to the preamble of the first claim.
  • IGBT Insulated Gate Bipolar Transistor
  • Such an IGBT is known, for example, from German Offenlegungsschrift DE 196 12 516 AI.
  • the gate signal for IGBT chips with a minimum surface area of 0.2 cm 2 is first distributed over the periphery of the chips with the aid of a gate runner (see DE 196 12 516 AI). Narrow stripes (gate fingers) then lead the signal inside the chip (clearly seen in EP 0 755 076 A2). Both the gate runner and the gate finger are made of an AI metallization. It is also possible to start the signal from a - 2 -
  • the design rule usually used states that the distance x of the gate fingers must meet the following condition.
  • gate fingers require complex and expensive solder metallization, if cathode-side soldering is required, and place high demands on the passivation. Passivation weaknesses lead to gate-emitter short circuits that manifest themselves as early failures and can only be detected with complex burn-in tests. Similar problems occur with pressure contacting.
  • the object of the invention is to provide an IGBT that can be manufactured in a simple manner and nevertheless switches on homogeneously. This object is solved by the features of the independent claims. - 3 -
  • the gate current in the IGBT chip is passed on directly from the gate connection via the polysilicon layers of the gate electrodes to the IGBT emity cells without the use of gate fingers.
  • the gate signal can be supplied to the IGBT chip via a gate connection (gate pad) arranged in a corner or, according to a second exemplary embodiment, via a central gate connection.
  • the invention thus turns away diametrically from the prevailing view that, starting from a certain chip size, homogeneous switching on can only be achieved using gate fingers. Rather, the inventors recognized for the first time that different design rules apply to homogeneous switching off of an IGBT than to MOS transistors. In particular, the inventors have recognized that maximum power loss density is always homogeneous when the plasma distribution is still homogeneous.
  • a bipolar component behaves fundamentally different from a unipolar element such as a MOS transistor, in particular when the MOS current is no longer sufficient to maintain the external current. After this point in time there is a transition from bipolar current to pure hole current, associated with clearing the main junction. Once this process is complete, the full current is carried through holes and the space charge zone builds up.
  • the plasma distribution is still quite homogeneous laterally. Therefore, the very inhomogeneous current distribution is quickly homogenized. At the time of the maximum power loss, the current distribution is almost homogeneous. Therefore, the safe operating area is not reduced and the switch-off energy is hardly changed. As a consequence, IGBTs can be built without a gate finger, even if a minimum area of 0.2 cm 2 that applies to gate fingerless MOS transistors is exceeded.
  • FIGS. 2a and 2b show an exemplary embodiment of an IGBT chip 1 according to the invention.
  • a first main connection 3 is shown, which is connected by an insulation - 4 -
  • gate frame 8 is surrounded.
  • the gate frame 8 is connected to a gate connection 4, of which e.g. Can lead bond wires to the corresponding housing connection.
  • gate fingers 6 are provided in the prior art according to FIGS. 1 a and 1 b, which distribute the gate signal from the gate connection 4 over the chip surface.
  • Figure la A plan view of an IGBT chip according to the prior art
  • Figure lb A perspective view of part of the IGBT chip according to Figure la
  • Figure 2a A plan view of an IGBT chip according to the invention according to a first embodiment
  • Figure 2b A perspective view of part of the IGBT chip according to Figure 2a
  • Figure 3 A plan view of an IGBT chip according to the invention in a second embodiment
  • Figure 4 A section through an IGBT chip according to the invention
  • Figure 5 A plan view of a polysilicon layer.
  • FIGS. 1 a and 1 b show a gate fingerless IGBT chip 1 according to the invention from above or in perspective with a first, visible skin connector 3 and a second, not shown main connector and a gate connector 4, which in the embodiment shown in Figures 2a and 2b on Edge, in particular in a corner of the IGBT chip 1 is arranged.
  • FIGS. 1 a and 1 b which represent the prior art, no gate fingers 6 are provided, but the gate signal is distributed from the gate connection 4 via a gate frame 8 over the periphery.
  • the gate frame 8 is also in direct operative connection with the gate electrodes 5. It preferably has a resistance of less than 5 ohms.
  • the first main connection 3 is thus formed by a surface which is convex except for a recess for the gate connection 4, wherein in the case of the embodiment according to FIGS. 2a and 2b its convex surface area is surrounded by the gate frame 8. If a plurality of gate connections 4 are present, the essentially convex surface of the first main connection has a corresponding number of recesses. Insulation 7 is provided between the large-area first main connection (shown as metallization), which is formed in particular by the cathode of the IGBT, and the gate connection 4 and the gate frame 8. According to the invention, the gate connection 4 or the gate frame 8 is connected directly to the polysilicon layers of the gate electrodes 5 of the IGBT, ie without interposing gate fingers.
  • FIG. 5 shows an embodiment of an arrangement of the polysilicon layers 5 in FIG. 5. In this case, it covers the chip over a large area and has recesses 5 '.
  • the insulation 7, which is provided between the gate connection 4 and the first main connection 3, or the trench provided for this purpose, can also be clearly seen in FIG.
  • the gate connection 4 can also be arranged centrally on the IGBT chip 1.
  • Figure 3 shows this embodiment. Again, the gate connection 4 is surrounded by insulation 7, which decouples it from the main connection 3.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thyristors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Es wird ein IGBT angegeben, der auf einfache Weise hergestellt und trotzdem homogen eingeschaltet werden kann. Zu diesem Zweck wird auf Gatefinger verzichtet und der Gatestrom im IGBT-Chip wird ausgehend vom Gateanschluss unmittelbar über die Polysiliziumschichten der Gateelektroden zu den IGBT-Einheitszellen weitergeleitet.

Description

B E S C H R E I B U N G
BIPOLARTRANSISTOR MIT ISOLIERTER GATEELEKTRODE
Technisches Gebiet
Die Erfindung bezieht sich auf das Gebiet der Halbleitertechnologie. Sie betrifft insbesondere einen IGBT (Insulated Gate Bipolar Transistor) nach dem Oberbe- griff des ersten Anspruchs. Ein solcher IGBT ist beispielsweise aus der Deutschen Offenlegungsschrift DE 196 12 516 AI bekannt.
Stand der Technik
In IGBTs nach dem Stand der Technik wird das Gate Signal bei IGBT-Chips mit einer Mindestoberfläche von 0.2 cm2 zunächst mit Hilfe eines Gate Runners über die Peripherie der Chips verteilt (siehe DE 196 12 516 AI). Schmale Streifen (Gatefinger) führen dann das Signal ins Innere des Chips (deutlich zu sehen in EP 0 755 076 A2). Sowohl der Gate Runner, wie auch die Gate Finger bestehen aus einer AI Metallisierung. Es ist auch möglich, das Signal ausgehend von ei- - 2 -
nem in einer Ecke oder zentral angeordneten Gatepad über Gatefinger über die Chipoberfläche zu verteilen (siehe Figur 1). Die üblicherweise verwendete Designregel besagt, dass der Abstand x der Gate Finger folgende Bedingung erfüllen muss.
x « Ä -
R ist der Schichtwiderstand des Poly Siliziums, welches das Signal vom Gatefinger zum physikalischen Gate führt, c die MOS Kapazität pro Fläche des Gates und, τ die charakteristische Schaltzeit des IGBTs gegeben durch r = RGate ■ Ct0, ■ . RGate ist der Gate Vorwiderstand und Ctot die totale MOS Kapazität des Chips. Typische Werte sind c = 30 nF/cm2 , R = 30 Ohm und τ = 200 nsec. Das resultiert in x«0.47 cm. Ist die obige Bedingung erfüllt, so ist - unabhängig vom Gate- Vorwiderstand - die Spannungsverteilung im Gate zu jedem Zeitpunkt während des Schaltens flach und damit die Stromdichte homogen.
Gate Finger erfordern jedoch eine komplexe und teure Lötmetallisierung, falls kathodenseitiges Löten erforderlich ist, und stellen hohe Anforderungen an die Passivierung. Passivierungsschwächen führen zu Gate- Emitter Kurzschlüssen die sich als Frühausfälle manifestieren und nur mit aufwendigen Burn-in Tests erfasst werden können. Ähnliche Probleme treten bei der Druckkontaktierung auf.
Darstellung der Erfindung
Aufgabe der Erfindung ist es, einen IGBT anzugeben, der auf einfache Weise hergestellt werden kann und trotzdem homogen einschaltet. Diese Aufgabe wird durch die Merkmale der unabhängigen Ansprüche gelöst. - 3 -
Kern der Erfindung ist es also, dass der Gatestrom im IGBT-Chip ausgehend vom Gateanschluss unmittelbar über die Polysiliziumschichten der Gateelektroden zu den IGBT-Emheitszellen weitergeleitet wird ohne Verwendung von Gate- fingern. Das Gatesignal kann nach einem ersten Ausführungsbeispiel über einen in einer Ecke angeordneten Gateanschluss (Gatepad) oder gemass einem zweiten Ausführungsbeispiel über einen zentralen Gateanschluss dem IGBT-Chip zugeführt werden.
Die Erfindung wendet sich somit diametral ab von der herrschenden Ansicht, dass ab einer gewissen Chipgrösse homogenes Einschalten nur unter Verwendung von Gatefingern erreicht werden kann. Vielmehr haben die Erfinder erstmals erkannt, dass für homogenes Abschalten eines IGBTs andere Designregeln gelten als für MOS Transistoren. Die Erfinder haben insbesondere erkannt, dass maximale Verlustleistungsdichte immer homogen ist, wenn die Plasmavertei- lung noch homogen ist. Ein bipolares Bauelement verhält sich insbesondere in dem Zeitpunkt, in dem der MOS-Strom nicht mehr genügt, um den äusseren Strom aufrecht zu erhalten, prinzipiell anders als ein unipolares Element wie z.B. ein MOS Transistor. Nach diesem Zeitpunkt erfolgt ein Übergang von bipolarem Strom zu reinem Löcherstrom, verbunden mit einem Ausräumen der Hauptjunction. Sobald dieser Prozess abgeschlossen ist, wird der volle Strom von Löchern getragen und die Raumladungszone baut sich auf. Die Plasmaverteilung ist aber lateral immer noch recht homogen. Deshalb wird auch die sehr inhomogene Stromverteilung rasch homogenisiert. Zum Zeitpunkt der maximalen Verlustleistung ist die Stromverteilung nahezu homogen. Deshalb wird die Safe Operating Area nicht reduziert und die Abschaltenergie kaum verändert. Als Konsequenz lassen sich IGBTs ohne Gate Finger bauen, auch wenn eine für gatefingerlose MOS Transistoren geltende Mindestfläche von 0.2 cm2 überschritten wird.
Die Figuren 2a und 2b zeigen ein Ausführungsbeispiel eines erfindungsgemässen IGBT-Chips 1. Dargestellt ist ein erster Hauptanschluss 3, der von einer Isolie- - 4 -
rung 7 und einem Gaterahmen 8 umgeben ist. Der Gaterahmen 8 steht in Verbindung mit einem Gateanschluss 4, von welchem z.B. Bonddrähte zum entsprechenden Gehäuseanschluss führen können. Im Gegensatz dazu sind beim Stand der Technik nach den Figuren la und lb Gatefinger 6 vorgesehen, die das Gate- signal ausgehend vom Gateanschluss 4 über die Chipoberfläche verteilen.
Die Vorteile der Erfindung sind insbesondere darin zu sehen, dass durch den Wegfall der Gatefinger eine einfache und billige Ausführung der Lötmetallisierung ermöglicht wird, - die einfachere Technologie eine höhere Zuverlässigkeit bei der Druckkontak- tierung der Chips ermöglicht.
Kurze Beschreibung der Zeichnungen
Im folgenden wird die Erfindung anhand von Zeichnungen weiter erläutert. Es zeigen:
Figur la: Eine Aufsicht auf einen IGBT-Chip nach dem Stand der Technik; Figur lb: Eine perspektivische Darstellung eines Teils des IGBT-Chips gemass Figur la; Figur 2a: Eine Aufsicht auf einen IGBT-Chip nach der Erfindung nach einem ersten Ausführungsbeispiel; Figur 2b: Eine perspektivische Darstellung eines Teils des IGBT-Chips gemass Figur 2a;Figur 3: Eine Aufsicht auf einen IGBT-Chip nach der Erfindung nach einem zweiten Ausführungsbeispiel; Figur 4: Einen Schnitt durch einen IGBT-Chip nach der Erfindung Figur 5: Eine Aufsicht auf eine Polysiliziumschicht.
Die in den Figuren verwendeten Bezugszeichen sind in der Bezugszeichenliste zusammengefasst aufgelistet. - 5 -
Wege zur Ausführung der Erfindung
In Vorversuchen wurde ein langsamer 2.5 kV Chip mit einer Mindestchipoberflä- che von 0,2 cm"2 ohne Gate Finger gebaut und seine Eigenschaften gemessen. Sie waren innerhalb der Fehlergrenze ununterscheidbar von der Version mit Gate Finger. Die Befürchtung bestand jedoch, ein schneller Chip würde ohne Gate Finger unter extrem inhomogenen Stromverteilungen abschalten und deshalb hohe Schaltverluste, langsame Transienten und kleine SOA aufweisen. Analytische Rechnungen, numerische Simulationen des Schaltverhaltens sowie Schaltversuche von schnellen IGBTs ohne Gate Finger habe jedoch verblüffende Resultate gezeigt. Es zeigte sich, dass eine Signalausbreitungszeit vergleichbar mit der Schaltzeit τ nicht notwendigerweise zu einer inhomogenen Sromverteilung beim Abschalten führt. Die Versuche zeigten auch, dass das Einschalten im Vergleich zum Abschalten unkritisch ist.
Für den Fall, dass die Gateansteuerung von der Chipperipherie erfolgt und dass
R - c
gewählt wird, tritt beim Abschalten nämlich zunächst eine Stromumverteilung auf. Die äusseren Teile des Chips beginnen abzuschalten, die Last hält den totalen Strom konstant und kommutiert Strom ins Zentrum des Chips. Zu dem Zeitpunkt ist die Anodenspannung noch im wesentlichen Null.
Zu diesem Zeitpunkt genügt der MOS Strom nicht mehr, um den äusseren Strom aufrecht zu erhalten. In einem reinen MOS Transistor setzt jetzt der Spannungsanstieg ein. Der Spannungsanstieg koppelt über die Gate-Anoden (Miller) Kapazität Ladung ins Gate, derart, dass die Spannungsverteilung über das Gate konstant bleibt und der Strom nicht weiter abfällt. Sobald die volle Lastspannung erreicht ist, bricht der Regelmechanismus ab, die Gatespannung sinkt und das Bauelement schaltet ab. Der Kern der Erfindung ist nun, dass erkannt und vorteilhaft ausgenutzt wurde, dass sich ein bipolares Bauelement ab dem o.g. Zeitpunkt prinzipiell anders verhält. Nach diesem Zeitpunkt erfolgt ein Übergang von bipolarem Strom zu rei- nem Löcherstrom, verbunden mit einem Ausräumen der Hauptjunction. Sobald dieser Prozess abgeschlossen ist, wird der volle Strom von Löchern getragen und die Raumladungszone baut sich auf. Die Plasmaverteilung ist aber lateral immer noch recht homogen. Deshalb wird auch die zu diesem Zeitpunkt sehr inhomogene Stromverteilung rasch homogenisiert. Zum Zeitpunkt der maximalen Ver- lustleistung ist die Stromverteilung nahezu homogen. Deshalb wird die Safe
Operating Area nicht reduziert und die Abschaltenergie kaum verändert. Damit können IGBTs gebaut werden, die ohne Gatefinger auskommen.
Die Figuren 2a und 2b zeigen einen erfindungsgemässen, gatefingerlosen IGBT Chip 1 von oben beziehungsweise in perspektivischer Darstellung mit einem ersten, sichtbaren Hautpschluss 3 und einem zweiten, nicht dargestellten Hauptanschluss sowie einem Gateanschluss 4, welcher in der in den Figuren 2a und 2b dargestellten Ausführungsform am Rand, insbesondere in einer Ecke des IGBT-Chips 1 angeordnet ist. Im Gegensatz zu den Figuren la und lb, die den Stand der Technik darstellen, sind keine Gatefinger 6 vorgesehen, sondern das Gatesignal wird ausgehend vom Gateanschluss 4 über einen Gaterahmen 8 über die Peripherie verteilt. Wie in Figur 2b sichtbar ist, steht auch der Gaterahmen 8 in unmittelbarer Wirkverbindung mit den Gateelektroden 5. Vorzugsweise weist er einen Widerstand von kleiner als 5 Ohm auf.
Der erste Hauptanschluss 3 ist somit durch eine Fläche gebildet, welche bis auf eine Aussparung für den Gateanschluss 4 konvex ist, wobei im Falle der Ausführungsform gemass den Figuren 2a und 2b sein konvex ausgebildeter Flächenbereich vom Gaterahmen 8 umgeben ist. Sind mehrere Gateanschlüsse 4 vorhanden, so weist die im wesentlichen konvexe Fläche des ersten Hauptanschlusses eine entsprechende Anzahl Ausnehmungen auf. Zwischen dem grossflächigen ersten Hauptanschluss (dargestellt als Metallisierung), der insbesondere von der Kathode des IGBTs gebildet wird, und dem Gateanschluss 4 und dem Gaterahmen 8 ist eine Isolierung 7 vorgesehen. Nach der Erfindung ist der Gateanschluss 4 bzw. der Gaterahmen 8 mit den Polysiliziumschichten der Gateelektroden 5 des IGBTs direkt, d.h. ohne Zwischenschalten von Gatefingern verbunden. Figur 4 zeigt dies im Schnitt. Die Polysilizium- schicht 5 des IGBTs ist direkt mit dem Gateanschluss 4 verbunden. Die übrigen Polysiliziumschichten 5 der IGBT-Einheitszellen 2 sind im Bauelement parallelgeschaltet. Eine Ausführungsform einer Anordnung der Polysiliziumschichten 5 ist in Figur 5 dargestellt. Sie deckt in diesem Fall den Chip grossflächig ab und weist Ausnehmungen 5' auf. In Figur 4 ist auch die Isolierung 7, die zwischen dem Gateanschluss 4 und dem ersten Hauptanschluss 3 vorgesehen ist, bzw. der dafür vorgesehene Graben, deutlich zu sehen.
Selbstverständlich kann der Gateanschluss 4 auch zentral auf dem IGBT-Chip 1 angeordnet sein. Figur 3 zeigt diese Ausführungsform. Wiederum ist der Gateanschluss 4 von einer Isolierung 7 umgeben, die ihn von dem Hauptanschluss 3 abkoppelt.
- 8 -
Bezugszeichenliste
1 IGBT-Chip
2 IGBT-Einheitszelle 3 erster Hauptanschluss
4 Gateanschluss (Gatepad)
5 Gateelektrode 5' Ausnehmung
6 Gatefinger 7 Isolierung
8 Gaterahmen

Claims

- 9 -PATENTANSPRUECHE
1. Bipolartransistor mit isolierter Gateelektrode (IGBT) umfassend mindestens einen IGBT-Chip (1) mit einer Mehrzahl von parallelgeschalteten IGBT-Einheitszellen (2), pro Chip einem ersten (3) und zweitem Hauptanschluss und mindestens einem Gateanschluss (4), der mit den Gateelektroden (5) der IGBT-Einheitszellen (2) in elektrischer Wirkverbindung steht, wobei die Gateelektroden (5) durch elektrisch parallelgeschaltete Polysiliziumschichten gebildet werden, dadurch gekennzeichnet, dass der IGBT-Chip (1) eine gatefingerlose Fläche in einer Grosse aufweist, welche bei gatefingerlosen MOS-Transistoren zu einem inhomogenen Abschalten führt, und dass die Polysiliziumschichten mit dem oder jedem Gateanschluss (4) in unmittelbarer Wirkver- bindung verbunden sind.
2. Bipolartransistor mit isolierter Gateelektrode (IGBT) umfassend mindestens einen IGBT-Chip (1) mit einer Mehrzahl von parallelgeschalteten IGBT-Einheitszellen (2), pro Chip einem ersten (3) und zweitem Hauptanschluss und mindestens einem Gateanschluss (4), der mit den
Gateelektroden (5) der IGBT-Einheitszellen (2) in elektrischer Wirkverbindung steht, wobei die Gateelektroden (5) durch elektrisch parallelgeschaltete Polysiliziumschichten gebildet werden, dadurch gekennzeichnet, dass jeder IGBT-Chip (1) eine Fläche von mindestens 0.2 cm2 aufweist und dass die Polysiliziumschichten mit dem oder jedem Gateanschluss (4) in unmittelbarer Wirkverbindung verbunden sind.
3. Bipolartransistor nach einem der Ansprüche 1 oder 2, dadurch ge- kennzeichnet, dass der erste Hauptanschluss (3) durch eine Fläche ge- - 10 -
bildet ist, welche bis auf mindestens eine Aussparung für den mindestens einen Gateanschluss (4) konvex ist.
4. Bipolartransistor mit isolierter Gateelektrode nach einem der Ansprü- ehe 1 oder 2, dadurch gekennzeichnet, dass der Gateanschluss (4) am
Rand des IGBT-Chips (1), insbesondere in einer Ecke, angeordnet ist.
5. Bipolartransistor nach Anspruch 4, dadurch gekennzeichnet, dass ein den IGBT-Chip (1) umgebender, metallisierter Gaterahmen (8) vorge- sehen ist, der mit dem Gateanschluss (4) elektrisch verbunden ist, und dass zwischen dem auf derselben Chipseite wie der Gateanschluss angeordneten, ersten Hauptanschluss (3) und dem Gaterahmen (8) bzw. dem Gateanschluss (4) eine Isolierung (7) vorgesehen ist.
6. Bipolartransistor nach Anspruch 5, dadurch gekennzeichnet, dass der Gaterahmen (8) einen Schichtwiderstand von kleiner als 5 Ohm aufweist.
7. Bipolartransistor nach den Ansprüchen 3 und 5, dadurch gekenn- zeichnet, dass der Gaterahmen (8) den konvex ausgebildeten Flächenbereich des ersten Hauptanschlusses (3) umgibt.
8. Bipolartransistor nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, dass der Gateanschluss (4) im wesentlichen im Zentrum des IGBT-Chips (1) angeordnet ist und von einer Isolierung (7) umgeben ist.
PCT/CH1999/000086 1998-02-27 1999-02-25 Bipolartransistor mit isolierter gateelektrode WO1999044240A1 (de)

Priority Applications (4)

Application Number Priority Date Filing Date Title
US09/622,839 US6576936B1 (en) 1998-02-27 1999-02-25 Bipolar transistor with an insulated gate electrode
EP99904672A EP1060517A1 (de) 1998-02-27 1999-02-25 Bipolartransistor mit isolierter gateelektrode
UA2000095548A UA75025C2 (en) 1998-02-27 1999-02-25 Insulated gate bipolar transistor
JP2000533906A JP2002505525A (ja) 1998-02-27 1999-02-25 絶縁ゲートバイポーラトランジスタ

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
DE19808154.5 1998-02-27
DE19808154A DE19808154A1 (de) 1998-02-27 1998-02-27 Bipolartransistor mit isolierter Gateelektrode
DE19823170.9 1998-05-23
DE1998123170 DE19823170A1 (de) 1998-05-23 1998-05-23 Bipolartransistor mit isolierter Gateelektrode

Publications (1)

Publication Number Publication Date
WO1999044240A1 true WO1999044240A1 (de) 1999-09-02

Family

ID=26044178

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CH1999/000086 WO1999044240A1 (de) 1998-02-27 1999-02-25 Bipolartransistor mit isolierter gateelektrode

Country Status (5)

Country Link
US (1) US6576936B1 (de)
EP (1) EP1060517A1 (de)
JP (1) JP2002505525A (de)
CN (1) CN1183603C (de)
WO (1) WO1999044240A1 (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060151785A1 (en) * 2005-01-13 2006-07-13 Campbell Robert J Semiconductor device with split pad design
JP2015204374A (ja) * 2014-04-14 2015-11-16 株式会社ジェイテクト 半導体装置
JP2015204375A (ja) * 2014-04-14 2015-11-16 株式会社ジェイテクト 半導体装置
JP6476000B2 (ja) * 2015-02-17 2019-02-27 三菱電機株式会社 半導体装置および半導体モジュール
US9685438B2 (en) 2015-08-19 2017-06-20 Raytheon Company Field effect transistor having two-dimensionally distributed field effect transistor cells
US9698144B2 (en) * 2015-08-19 2017-07-04 Raytheon Company Field effect transistor having loop distributed field effect transistor cells

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987828A (ja) * 1982-11-12 1984-05-21 Hitachi Ltd 半導体装置
EP0139998A1 (de) * 1983-09-06 1985-05-08 General Electric Company Leistungshalbleiteranordnung mit einem Haupt- und einem Nebenstromabschnitt
US4644637A (en) * 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
US5208471A (en) * 1989-06-12 1993-05-04 Hitachi, Ltd. Semiconductor device and manufacturing method therefor
GB2268332A (en) * 1992-06-25 1994-01-05 Gen Electric Power transistor with reduced gate resistance and inductance
EP0720234A2 (de) * 1994-12-30 1996-07-03 SILICONIX Incorporated Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung
JPH08186258A (ja) * 1995-01-06 1996-07-16 Hitachi Ltd 半導体装置およびその製法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4783690A (en) 1983-09-06 1988-11-08 General Electric Company Power semiconductor device with main current section and emulation current section
US4672407A (en) 1984-05-30 1987-06-09 Kabushiki Kaisha Toshiba Conductivity modulated MOSFET
US5528058A (en) 1986-03-21 1996-06-18 Advanced Power Technology, Inc. IGBT device with platinum lifetime control and reduced gaw
EP0450082B1 (de) 1989-08-31 2004-04-28 Denso Corporation Bipolarer transistor mit isolierter steuerelektrode
JP2858404B2 (ja) 1990-06-08 1999-02-17 株式会社デンソー 絶縁ゲート型バイポーラトランジスタおよびその製造方法
US5448083A (en) 1991-08-08 1995-09-05 Kabushiki Kaisha Toshiba Insulated-gate semiconductor device
US5260590A (en) 1991-12-23 1993-11-09 Harris Corp. Field effect transistor controlled thyristor having improved turn-on characteristics
JPH05206469A (ja) 1992-01-29 1993-08-13 Hitachi Ltd 絶縁ゲート型バイポーラトランジスタ
JPH05235345A (ja) * 1992-02-20 1993-09-10 Nec Corp 半導体装置およびその製造方法
DE59207386D1 (de) 1992-03-13 1996-11-21 Asea Brown Boveri Abschaltbares Leistungshalbleiter-Bauelement
JP2837033B2 (ja) 1992-07-21 1998-12-14 三菱電機株式会社 半導体装置及びその製造方法
JP3163820B2 (ja) 1992-07-28 2001-05-08 富士電機株式会社 半導体装置
JPH06244429A (ja) 1992-12-24 1994-09-02 Mitsubishi Electric Corp 絶縁ゲート型半導体装置及びその製造方法
DE4315178A1 (de) 1993-05-07 1994-11-10 Abb Management Ag IGBT mit selbstjustierender Kathodenstruktur sowie Verfahren zu dessen Herstellung
JPH07161992A (ja) 1993-10-14 1995-06-23 Fuji Electric Co Ltd 絶縁ゲート型バイポーラトランジスタ
JP2987040B2 (ja) 1993-11-05 1999-12-06 三菱電機株式会社 絶縁ゲート型半導体装置
JPH07235672A (ja) 1994-02-21 1995-09-05 Mitsubishi Electric Corp 絶縁ゲート型半導体装置およびその製造方法
JP3481287B2 (ja) 1994-02-24 2003-12-22 三菱電機株式会社 半導体装置の製造方法
US5539232A (en) 1994-05-31 1996-07-23 Kabushiki Kaisha Toshiba MOS composite type semiconductor device
US5581100A (en) 1994-08-30 1996-12-03 International Rectifier Corporation Trench depletion MOSFET
DE19512799C2 (de) 1995-04-05 1998-11-12 Siemens Ag Durch Feldeffekt steuerbares Halbleiterbauelement
JP3384198B2 (ja) 1995-07-21 2003-03-10 三菱電機株式会社 絶縁ゲート型半導体装置およびその製造方法
JP3493903B2 (ja) 1995-09-29 2004-02-03 株式会社デンソー 半導体装置
US5744861A (en) 1995-11-13 1998-04-28 Asea Brown Boveri Ag Power semiconductor module
US5661315A (en) 1995-12-28 1997-08-26 Asea Brown Boveri Ag Controllable power semiconductor component
US6008092A (en) 1996-02-12 1999-12-28 International Rectifier Corporation Short channel IGBT with improved forward voltage drop and improved switching power loss
GB9605672D0 (en) 1996-03-18 1996-05-22 Westinghouse Brake & Signal Insulated gate bipolar transistors
JP3410286B2 (ja) 1996-04-01 2003-05-26 三菱電機株式会社 絶縁ゲート型半導体装置
DE19651108C2 (de) 1996-04-11 2000-11-23 Mitsubishi Electric Corp Halbleitereinrichtung des Gategrabentyps mit hoher Durchbruchsspannung und ihr Herstellungsverfahren
JPH09331062A (ja) 1996-06-11 1997-12-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
DE19705276A1 (de) 1996-12-06 1998-08-20 Semikron Elektronik Gmbh IGBT mit Trench-Gate-Struktur
JP2982785B2 (ja) * 1998-04-03 1999-11-29 富士電機株式会社 デプレッション型ｍｏｓ半導体素子およびｍｏｓパワーｉｃ

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5987828A (ja) * 1982-11-12 1984-05-21 Hitachi Ltd 半導体装置
EP0139998A1 (de) * 1983-09-06 1985-05-08 General Electric Company Leistungshalbleiteranordnung mit einem Haupt- und einem Nebenstromabschnitt
US4644637A (en) * 1983-12-30 1987-02-24 General Electric Company Method of making an insulated-gate semiconductor device with improved shorting region
US5208471A (en) * 1989-06-12 1993-05-04 Hitachi, Ltd. Semiconductor device and manufacturing method therefor
GB2268332A (en) * 1992-06-25 1994-01-05 Gen Electric Power transistor with reduced gate resistance and inductance
EP0720234A2 (de) * 1994-12-30 1996-07-03 SILICONIX Incorporated Vertikaler Leistungs-MOSFET mit dicker Metallschicht zur Verminderung des verteilten Widerstandes und Verfahren zur Herstellung
JPH08186258A (ja) * 1995-01-06 1996-07-16 Hitachi Ltd 半導体装置およびその製法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
IVAMURO N ET AL: "EXPERIMENTAL DEMONSTRATION OF DUAL GATE MOS THYRISTOR", PROCEEDINGS OF THE 7TH. INTERNATIONAL SYMPOSIUM ON POWER SEMICONDUCTOR DEVICES AND IC'S. (ISPSD), YOKOHAMA, MAY 23 - 25, 1995, no. SYMP. 7, 23 May 1995 (1995-05-23), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 18 - 23, XP000594234 *
PATENT ABSTRACTS OF JAPAN vol. 008, no. 200 (E - 266) 13 September 1984 (1984-09-13) *
PATENT ABSTRACTS OF JAPAN vol. 096, no. 011 29 November 1996 (1996-11-29) *

Also Published As

Publication number Publication date
CN1292153A (zh) 2001-04-18
EP1060517A1 (de) 2000-12-20
US6576936B1 (en) 2003-06-10
JP2002505525A (ja) 2002-02-19
CN1183603C (zh) 2005-01-05

Similar Documents

Publication Publication Date Title
EP0833386B1 (de) Durch Feldeffekt steuerbares, vertikales Halbleiterbauelement
DE102008056574B4 (de) Halbleiterbauelement und Verfahren zur Herstellung desselben
DE4208695C2 (de) Leitungsmodulations MOSFET
WO1999053550A1 (de) Hochvolt-randabschluss für planarstrukturen
DE10246960B4 (de) Feldeffektleistungstransistor
WO2000063972A1 (de) Halbleiter-bauelement
DE102016104796B4 (de) Halbleitervorrichtung
DE10216015A1 (de) Überspannungsschutzschaltung
EP0736907B1 (de) Feldeffekt steuerbares Halbleiterbauelement mit einem integrierten ohmischen Widerstand
DE102021110214A1 (de) Halbleitervorrichtung
DE10247038B4 (de) Halbleitervorrichtung zur Verhinderung eines Überstroms
WO1999044240A1 (de) Bipolartransistor mit isolierter gateelektrode
EP0381849A1 (de) Schnelle Leistungshalbleiterschaltung
DE4022022A1 (de) Hochspannungshalbleitervorrichtung
DE3034902A1 (de) Impulsunterdruecker
DE3120254C2 (de)
EP0559945B1 (de) Abschaltbares Leistungshalbleiter-Bauelement
DE19823170A1 (de) Bipolartransistor mit isolierter Gateelektrode
EP1135806A1 (de) Steuerbares halbleiterbauelement mit einem gatevorwiderstand
DE19808154A1 (de) Bipolartransistor mit isolierter Gateelektrode
EP0083801A2 (de) MIS-Feldeffekttransistor mit Ladungsträgerinjektion
EP0616365B1 (de) MOS-gesteuertes Leistungshalbleiterbauelement
EP1878059B1 (de) Halbleiteranordnung von mosfets
DE4219019B4 (de) MOS-Halbleiterbauelement
EP0156022A2 (de) Durch Feldeffekt steuerbares Halbleiterbauelement

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 99803384.7

Country of ref document: CN

AK Designated states

Kind code of ref document: A1

Designated state(s): CN IN JP KR RU UA US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 1999904672

Country of ref document: EP

NENP Non-entry into the national phase

Ref country code: KR

WWE Wipo information: entry into national phase

Ref document number: 09622839

Country of ref document: US

WWP Wipo information: published in national office

Ref document number: 1999904672

Country of ref document: EP