DE4219019B4 - MOS-Halbleiterbauelement - Google Patents
MOS-Halbleiterbauelement Download PDFInfo
- Publication number
- DE4219019B4 DE4219019B4 DE19924219019 DE4219019A DE4219019B4 DE 4219019 B4 DE4219019 B4 DE 4219019B4 DE 19924219019 DE19924219019 DE 19924219019 DE 4219019 A DE4219019 A DE 4219019A DE 4219019 B4 DE4219019 B4 DE 4219019B4
- Authority
- DE
- Germany
- Prior art keywords
- areas
- area
- layer
- semiconductor layer
- source electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 55
- 230000007704 transition Effects 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 4
- 239000000758 substrate Substances 0.000 description 5
- 230000002159 abnormal effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000008034 disappearance Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
- H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
eine Halbleiterschicht (1) eines ersten Leitfähigkeitstyps,
eine Mehrzahl von ersten Bereichen (4, 41) eines zweiten Leitfähigkeitstyps, die wahlweise in einem Oberflächenbereich der Halbleiterschicht (1) ausgebildet sind,
eine Mehrzahl von zweiten Bereichen (5, 51) des ersten Leitfähigkeitstyps, die in einem Oberflächenbereich des ersten Bereichs (4, 41) ausgebildet sind,
Kanalbildungsbereiche (7, 71), die in den ersten Bereichen (4, 41) zwischen den zweiten Bereichen (5, 51) und der Halbleiterschicht (1) ausgebildet sind,
eine Gateeleketrode (9), die auf einem Gateisolierfilm (8) ausgebildet ist, welcher auf jedem der Kanalbildungsbereiche (7, 71) ausgebildet ist,
eine Hauptsourceelektrode (11), die einen ersten der Mehrzahl erster Bereiche (4) und einen ersten der Mehrzahl zweiter Bereiche (5) kontaktiert,
eine Abfragesignal-Aufnahmesourceelektrode (12), die einen zweiten der Mehrzahl erster Bereiche (41) und einen zweiten der Mehrzahl zweiter Bereiche (51) kontaktiert,
eine Widerstandseinrichtung (R) zum Vorsehen eines Widerstandes, der mit der Hauptsourceelektrode...
Description
- Die Erfindung betrifft ein MOS-Halbleiterbauelement wie beispielsweise einen vertikalen MOSFET, einen Bipolartransistor mit isoliertem Gate (abgekürzt IGBT) oder ein intelligentes Leistungsbauelement mit einem Haupteinheitelement und einem Abfrageeinheitelement zum Überwachen des Stroms in dem Haupteinheitelement.
- In der nicht vorveröffentlichten
DE 41 09 183 A1 ist ein MOS-Halbleiterbauelement mit Stromdetektoranschluss beschrieben. Das Halbleiterbauelement enthält eine n–-leitende Epitaxieschicht, in der P-Mulden ausgebildet sind, in denen n+-leitende Sourceschichten erzeugt werden. Es sind Sourceelektroden und Detektoreleketroden vorgesehen, die mit einem Detektorwiderstand verbunden sind. Ein dritter Bereich ist nicht vorgesehen. - Wenn Leistungs-MOSFETs oder -IGBTs in eine Leistungswandlervorrichtung eingebaut sind, kann es erforderlich sein, den Wert des durch das Hableiterelement fließenden Stromes zu überwachen durch Ausgeben eines Abfragesignals zur Außenseite des Bauelementes, um das Halbleiterbauelement und die Elemente gegen Beschädigung zu schützen.
2 ist eine Ersatzschaltung eines IFBT, welcher die Fähigkeit aufweist, einen Überstrom festzustellen, der durch den Source-Drain-Pfad fließt. Wie in2 gezeigt, enthält ein einzelnes Halbleiterelement20 eine Mehrzahl von IGBTs, ein Hauptzellen-IGBT-Element21 und ein Abfrage-IGBT-Element22 . Die Elemente21 und22 weisen einen gemeinsamen Drain-Pol D und einen gemeinsamen Gate-Pol G auf. Das Haupteinheitelement21 und das Abfrageeinheitelement22 weisen Source-Pole S bzw. S' auf. Eine Last23 und eine Stromquelle24 sind mit dem gemeinsamen Drain-Pol D verbunden. Wenn bei dieser Anordnung eine Spannung an den gemeinsamen Gate-Pol G angelegt wird, fließen Durchlassströme I und I' durch das Haupteinheitelement21 bzw. das Abfrageeinheitelement22 . Der Durchlaßstrom I ist proportional zu dem Durchlaßstrom I' und kann bestimmt werden aus der Spannung, die repräsentativ ist für das Produkt des Widerstandes R und des Durchlaßstromes I'. -
3 ist eine Schnittansicht eines herkömmlichen MOS-Halbleiterbauelementes, welche die Zellenaufbauten eines Haupteinheitelementes21 und eines Abfrageeinheitelementes22 eines IGBT zeigt. In dem Haupteinheitelement21 sind eine p–-Basisschicht4 (erster Bereich) und eine n+-Sourceschicht5 (zweiter Bereich) in einem Oberflächenbereich der Basisschicht4 ausgebildet. Eine p+-Wanne6 , die teilweise die Sourceschicht5 überlappt, ist auch in dem Oberflächenbereich der ersten Hauptfläche einer n–-Schicht1 ausgebildet. Die zweite Hauptfläche der n–-Schicht1 ist auf einer n+-Pufferschicht2 ausgebildet. Die n+-Pufferschicht2 ist auf einer p+-Drainschicht3 ausgebildet (fünfter Bereich). Das Abfrageeinheitelement umfaßt eine p–-Basisschicht41 , eine n+-Sourceschicht51 , die in der Basisschicht41 ausgebildet ist, und eine p+-Wanne61 , die teilweise die Sourceschicht51 überlappt. Der zwischen der Sourceschicht5 und der n–-Schicht1 gelegene Bereich der Basisschicht4 dient als ein Kanalbildungsbereich7 . Ähnlich dient ein zwischen der Sourceschicht51 und der n–-Schicht1 gelegener Abschnitt der Basisschicht41 als ein Kanalbildungsbereich71 . - Gateoxidfilme
8 sind auf der ersten Hauptfläche der n–-Schicht1 ausgebildet, und ferner sind Gateelektroden9 auf den Gateoxidfilmen8 ausgebildet. Eine leitende Schicht ist gegen die Gateelektroden9 isoliert durch einen Isolierfilm10 und in Sourceelektroden11 und12 unterteilt, die mit den Source-Anschlüssen bzw. Source-Polen S bzw. S' verbunden sind. Der Source-Pol S' nimmt das Abfragesignal auf. Die Sourceelektrode12 , die eine reduzierte Fläche aufweist, kontaktiert die p+-Wanne61 sowie die n+-Sourceschicht51 durch Öffnungen in dem Isolierfilm10 . Die Sourceelektrode11 kontaktiert die p+-Wanne6 sowie die n–-Sourceschicht5 . Die p+-Drainschicht3 kontaktiert eine Drainelektrode13 , die mit dem gemeinsamen Drain-Pol D verbunden ist. - Wenn bei Betrieb ein positives Potential an den gemeinsamen Gate-Pol G des IGBT angelegt wird, werden Elektronen in den Kanalbildungsbereichen
7 und71 unter beiden Oxidfilmen8 erzeugt, womit sie Kanalinversionsschichten bilden. Die n+-Sourceschichten5 und51 sind mit der n–-Schicht1 über die Kanalinversionsschichten elektrisch verbunden, so daß Elektronen von den n+-Sourceschichten durch die Kanalinversionsschichten, die n–-Schicht1 und die n+-Pufferschicht2 in die p+-Drainschicht3 fließen. In Verbindung mit dem Fluß der Elektronen werden Löcher von der p+-Drainschicht3 durch die n+-Pufferschicht2 in die n–-Schicht1 injiziert, so daß der Widerstand in diesem Bereich vermindert wird. Der niedrige Einschaltwiderstand erleichtert den Stromfluß zwischen der Drainelektrode13 und der Sourceelektrode11 sowie zwischen der Drainelektrode und der Abfragesignal-Aufnahmesourceelektrode12 . Diese Ströme sind proportional zu der Anzahl von Zellenaufbauten, welche in den Bereichen des Haupteinheitelementes bzw. des Abfrageeinheitelementes gebildet sind. - Das oben beschriebene Halbleiterbauelement weist das folgende Problem auf. Um ein Abfragesignal von dem IGBT auszugeben, ist ein Metalldraht durch eine geeignete Bondtechnik an die Oberfläche der Sourceelektrode
12 gebondet. Drahtbonden erfordert jedoch eine relativ große Fläche von 0,5 bis 1 mm2. Da die mit der Sourceelektrode11 des Haupteinheitelementes in Kontakt kommende Zelle nicht unter der Sourceelektrode12 gebildet werden kann, wird in dem herkömmlichen Aufbau die Größe des Stromes, der in die Abfragesignal-Aufnahmesourceelektrode12 fließt, vergrößert, und der Strom, der in die Sourceelektrode11 des Haupteinheitelementes21 fließt, wird dementsprechend vermindert. Infolgedessen wird der Leistungsverlust durch den Widerstand R in dem Bauelement vergrößert. - Das oben beschriebene Halbleiterbauelement weist ein weiteres Problem auf. Wenn sich das Halbleiterbauelement in dem Ein-Zustand befindet, werden Verarmungsschichten gebildet, welche sich von den Übergängen der p–-Basisschichten
4 und41 und der n–-Schicht1 in einen Abschnitt der n–-Schicht1 zwischen den p–-Basisschichten4 und41 und den p+-Wannen6 und61 erstrecken. Diese Verarmungsschichten erstrecken sich in Bereiche unter der Sourceelektrode12 , welche keinen Zellenaufbau enthalten. Wenn das Halbleiterbauelement ein- und ausgeschaltet wird, variiert die zwischen die Sourceelektroden11 und12 und die Drainelektrode13 angelegte Spannung, was bewirkt, daß diese Verarmungsschichten wiederholt erscheinen und verschwinden. Der Strom, der in die Sourceelektrode12 fließt aufgrund der kompensierenden Ladung oder entladenen Ladung (das heißt, der an diesen geschalteten pn-Übergängen gespeicherten Ladung), die aus dem wiederholten Erscheinen und Verschwinden der Verarmungsschichten resultiert, ist nicht zu dem Strom proportional, der in die Sourceelektrode11 fließt. Infolgedessen tritt, wie in4 gezeigt, ein Bereich40 (gestrichelte Linie) mit Übergangsverhalten auf, in welchem die Beziehung zwischen dem Abfragesignalstrom I' und dem Hauptstrom I nichtlinear ist, wenn das Halbleiterbauelement sich in einem Ein-Zustand befindet. Wenn dies auftritt, kann das Abfragestromsignal I' nicht dazu verwendet werden, den Hauptstrom I genau zu überwachen. - Die Erfindung hat die Aufgabe, ein MOS-Halbleiterbauelement zu schaffen, welches weniger Leistungsverlust aufgrund des Abfragesignalstromes aufweist und eine lineare Beziehung zwischen dem Abfragesignalstrom und dem Hauptstrom garantieren kann.
- Gemäß dem Prinzip der Erfindung umfaßt das MOS-Halbleiterbauelement eine Mehrzahl von ersten Bereichen eines zweiten Leitfähigkeitstyps, die wahlweise in dem Oberflächenbereich einer Halbleiterschicht eines ersten Leitfähigkeitstyps ausgebildet sind, einen zweiten Bereich des ersten Leitfähigkeitstyps, der wahlweise in dem Oberflächenbereich jedes ersten Bereichs ausgebildet ist, wobei der Bereich jedes ersten Bereichs, welcher zwischen der Halbleiterschicht und dem zweiten Bereich gelegen ist, als ein Kanalbildungsbereich dient, eine Gateelektrode, die auf einem Gateisolierfilm ausgebildet ist, welcher auf jedem Kanalbildungsbereich ausgebildet ist, eine Sourceelektrode, die den ersten Bereich sowie den zweiten Bereich kontaktiert, wobei jede Sourceelektrode unterteilt ist in eine Hauptelektrode und eine Abfragesignal-Aufnahmesourceelektrode, wobei die Abfragesignal-Aufnahmesourceelektrode über einen Widerstand mit der Hauptelektrode verbunden ist, und einen dritten Bereich des zweiten Leitfähigkeitstyps, der ausgebildet ist in dem Oberflächenbereich, welcher gelegen ist zwischen dem ersten Bereich, der die Hauptsourceelektrode kontaktiert, und dem ersten Bereich, der die Abfragesignal-Aufnahmesourceelektrode kontaktiert, wobei der dritte Bereich von dem ersten Bereich entfernt gelegen ist und die Hauptsourceelektrode auch den dritten Bereich kontaktiert. Wenn das MOS-Halbleiterbauelement ein vertikaler MOSFET ist, kann ein vierter Bereich des ersten Leitfähigkeitstyps mit hoher Störstellenkonzentration vorgesehen werden benachbart der Hauptfläche der Halbleiterschicht, welche der Hauptfläche entgegengesetzt ist, die die ersten Bereiche aufweist. Wenn es ein IGBT ist, kann ein fünfter Bereich des zweiten Leitfähigkeitstyps mit hoher Störstellenkonzentration vorgesehen werden benachbart der Hauptfläche der Halbleiterschicht, welche deren Hauptfläche entgegengesetzt ist, die die ersten Bereiche aufweist.
- Der dritte Bereich und jeder fünfte Bereich werden durch die Hauptsourceelektrode auf das gleiche Potential gesetzt. Wenn eine Verarmungsschicht sich von dem Übergang zwischen jedem ersten Bereich und der Halbleiterschicht erstreckt, erstreckt sich ähnlich eine andere Verarmungsschicht von dem Übergang des dritten Bereichs und der Halbleiterschicht. Die Lade- und Entladeströme, die verursacht werden, wenn die Verarmungsschicht erscheint und verschwindet, wenn das Halbleiterbauelement ein- und ausgeschaltet wird, fließen auch von dem dritten Bereich zu der Hauptsourceelektrode. Dementsprechend werden die Lade- und Entladeströme, die in die Abfragesignal-Aufnahmesourceelektrode fließen, nur von dem Bereich abgeleitet, der dem ersten Bereich in dem Zellenaufbau des Abfrageeinheitelementes entspricht, und sind daher stark vermindert relativ zu denen des herkömmlichen Halbleiterbauelementes. Infogedessen ist kein abnormaler Anstieg des Abfragesignalstromes in der Übergangsperiode vorhanden, und der Abfragesignalstrom steigt linear bezüglich des Hauptstromes an, wie durch eine ausgezogene Linie in
4 angezeigt. Der stationäre Einschaltstrom fließt durch den dritten Bereich zwischen der Drainelektrode und der Hauptsourceelektrode, welche auf der anderen Hauptfläche der Halbleiterschicht ausgebildet ist. Dementsprechend ist der in die Abfragesignal-Aufnahmesourceelektrode fließende Einschaltstrom vermindert, so daß der Leistungsverlust des Halbleiterbauelementes auch vermindert ist. - In einer anderen Ausführungsform umfaßt das MOS-Halbleiterbauelement der Erfindung eine Halbleiterschicht, ein in der Halbleiterschicht ausgebildetes Haupteinheitelement mit einer Basisschicht, einer Sourceschicht, einer Gateelektrode und einer Hauptsourceelektrode, welche die Basisschicht und die Sourceschicht kontaktiert, ein in der Halbleiterschicht ausgebildetes Abfrageeinheitelement mit einer Basisschicht, einer Sourceschicht, einer Gateelektrode und einer Abfragesignalaufnahme-Sourceelektrode, welche die Basisschicht und die Sourceschicht kontaktiert, und einen dotierten Bereich, der in einer Oberfläche der Halbleiterschicht ausgebildet ist zwischen der Basisschicht des Haupteinheitelementes und der Basisschicht des Abfrageeinheitelementes, wobei der dotierte Bereich entfernt von den Basisschichten ausgebildet ist und mit der Hauptsourceelektrode in Kontakt steht.
- Im folgenden wird die Erfindung anhand eines in der Zeichnung gezeigten Ausführungsbeispiels näher beschrieben. In der Zeichnung zeigen:
-
1 eine Schnittansicht eines Teiles eines IGBT gemäß einer Ausführungsform der Erfindung; -
2 eine Ersatzschaltung eines IGBT gemäß der Erfindung; -
3 eine Schnittansicht eines Teiles eines herkömmlichen IGBT ; -
4 ein Diagramm, das zum Vergleich den Abfragesignalstrom als Funktion des Hauptstromes eines herkömmlichen Halbleiterbauelementes und des Halbleiterbauelementes der Erfindung zeigt; -
5 eine Draufsicht eines Teiles der Substratoberfläche eines MOS-Halbleiterbauelementes gemäß einer Ausführungsform der Erfindung; und -
6 eine Draufsicht eines Teiles der Substratoberfläche eines MOS-Halbleiterbauelementes gemäß einer anderen Ausführungsform der Erfindung. -
1 ist eine Schnittansicht, welche die Zellenaufbauten eines IGBT gemäß einer Ausführungsform der Erfindung zeigt. In1 ähneln die Zellenaufbauten den in3 gezeigten, und zum Bezeichnen gleicher Abschnitte in1 und3 werden gleiche Bezugszeichen verwendet. Der Aufbau von1 unterscheidet sich von dem von3 darin, daß gleichzeitig mit der p+-Wanne6 ein p+-Bereich14 (dritter Bereich) ausgebildet wird in der n–-Schicht1 zwischen der p–-Basisschicht4 des Haupteinheitelementes21 und der Basisschicht41 des Abfrageeinheitelementes22 . Ferner ist die Sourceelektrode11 in Kontakt mit dem Bereich14 ausgebildet. - Der Bereich
14 , der den gleichen Leitfähigkeitstyp aufweist wie die Basis, ist unter der Abfragesignal-Aufnahmesourceelektrode ausgebildet. Dieser Bereich ist in einem exponierten hochohmigen Abschnitt des Oberflächenbereichs ausgebildet, der zwischen der Zelle des Haupteinheitelementes21 und dem Abfrageeinheitelement22 gelegen ist. Der Bereich14 steht in elektrischem Kontakt mit der Hauptsourceelektrode. Also werden der Bereich14 und der Basisbereich4 durch die Hauptsourceelektrode auf das gleiche Potential gesetzt. - Wenn eine Verarmungsschicht sich von dem Übergang zwischen dem Basisbereich
41 und dem Substrat1 erstreckt, erstreckt sich ähnlich eine andere Verarmungsschicht von dem Übergang des Basisbereichs41 und des Substrats1 . Die Lade- und Entladeströme, die verursacht werden, wenn die Verarmungsschicht, die sich von dem Übergang zwischen dem Basisbereich41 und dem Substrat erstreckt, erscheint und verschwindet, fließen in die Hauptsourceelektrode. Die Lade- und Entladeströme, welche in die Abfragesignal-Aufnahmesourceelektrode fließen, bestehen nur aus den Strömen zu und von der Verarmungsschicht, die sich von dem Übergang zwischen der Basisschicht der Zelle des Abfrageelementes und der hochohmigen Schicht erstreckt. Infolgedessen ist der transiente Abfragesignalstrom vermindert, wodurch eine lineare Beziehung zwischen dem Abfragesignalstrom und dem Hauptstrom zur Zeit des Einschaltens sichergestellt wird. Der Strom, welcher in dem stationären Zustand in die Abfragesignal-Aufnahmesourceelektrode fließt, ist auch vermindert. Folglich weist das MOS-Halbleiterbauelement einen geringeren Leistungsverlust auf. - Es ist offensichtlich, daß die Erfindung, welche auf den in
1 gezeigten IGBT angewendet wurde, auch auf einen vertikalen MOSFET angewendet werden kann, in welchem nur die n+-Drainschicht unter der n–-Schicht1 liegt. -
5 und6 sind beispielhafte Draufsichten, die einen p+-Bereich14 zeigen, welcher in den Figuren schräg schraffiert ist. Wie in5 zu erkennen, steht die Abfragesignal-Aufnahmesourceelektrode12 , angezeigt durch eine gestrichelte Linie, in Kontakt mit dem Abfrageeinheitelement22 , das vier quadratische p–-Basisschichten41 aufweist. p–-Basisschichten4 des Haupteinheitelementes21 umgeben die Peripherie des Kontaktabschnitts der Abfragesignal-Aufnahmesourceelektrode12 . p–-Basisschichten4 des Haupteinheitelementes21 kontaktieren auch die Sourceelektrode11 . Die innere Kante der Sourceelektrode11 kontaktiert den p+-Bereich14 . - In dem in
6 gezeigten Beispiel sind p–-Basisschichten41 des Abfrageeinheitelementes22 , der p+-Bereich14 und die p–-Basisschichten4 des Haupteinheitelementes streifenförmig. Die p–-Basisschichten41 erstrecken sich bis zu der Unterseite der Sourceelektrode12 . Die p+-Bereiche14 sind in elektrischem Kontakt mit der Sourceelektrode11 ausgebildet.
Claims (7)
- MOS-Halbleiterbauelement, das enthält: eine Halbleiterschicht (
1 ) eines ersten Leitfähigkeitstyps, eine Mehrzahl von ersten Bereichen (4 ,41 ) eines zweiten Leitfähigkeitstyps, die wahlweise in einem Oberflächenbereich der Halbleiterschicht (1 ) ausgebildet sind, eine Mehrzahl von zweiten Bereichen (5 ,51 ) des ersten Leitfähigkeitstyps, die in einem Oberflächenbereich des ersten Bereichs (4 ,41 ) ausgebildet sind, Kanalbildungsbereiche (7 ,71 ), die in den ersten Bereichen (4 ,41 ) zwischen den zweiten Bereichen (5 ,51 ) und der Halbleiterschicht (1 ) ausgebildet sind, eine Gateeleketrode (9 ), die auf einem Gateisolierfilm (8 ) ausgebildet ist, welcher auf jedem der Kanalbildungsbereiche (7 ,71 ) ausgebildet ist, eine Hauptsourceelektrode (11 ), die einen ersten der Mehrzahl erster Bereiche (4 ) und einen ersten der Mehrzahl zweiter Bereiche (5 ) kontaktiert, eine Abfragesignal-Aufnahmesourceelektrode (12 ), die einen zweiten der Mehrzahl erster Bereiche (41 ) und einen zweiten der Mehrzahl zweiter Bereiche (51 ) kontaktiert, eine Widerstandseinrichtung (R) zum Vorsehen eines Widerstandes, der mit der Hauptsourceelektrode (11 ) und der Abfragesignal-Aufnahmesourceelektrode (12 ) verbunden ist, und einem dritten Bereich14 des zweiten Leitfähigkeitstyps der in einem Oberflächenbereich der Halbleiterschicht (1 ) ausgebildet ist, welcher zwischen dem ersten der Mehr zahl erster Bereiche (4 ) und dem zweiten der Mehrzahl erster Bereiche (41 ) gelegen ist, wobei der dritte Bereich (14 ) von den ersten Bereichen (4 ,41 ) entfernt gelegen ist und mit der Hauptsourceelektrode (11 ) in Kontakt steht. - MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass ein vierter Bereich (
2 ) des ersten Leitfähigkeitstyps mit hoher Störstellenkonzentration benachbart der Oberfläche der Halbleiterschicht (1 ) ausgebildet ist, welche der Oberfläche gegenüberliegt, in welcher die ersten Bereiche (4 ,41 ) ausgebildet sind. - MOS-Halbleiterbaulelement nach Anspruch 1, dadurch gekennzeichnet, dass ein fünfter Bereich des zweiten Leitfähigkeitstyps mit hoher Störstellenkonzentration benachbart der Oberfläche der Halbleiterschicht (
1 ) ausgebildet ist, welche der Oberfläche gegenüberliegt, in welcher die ersten Bereiche (4 ,41 ) ausgebildet sind. - MOS-Halbleiterbauelement nach Anspruch 1, gekennzeichnet durch eine gemeinsame Draineleketrode (D), die mit der Halbleiterschicht (
1 ) verbunden ist. - MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die auf dem Gateisolierfilm (
8 ) ausgebildete Gateleketrode (9 ) sich über wenigstens einen Teil des dritten Bereichs (14 ) erstreckt. - MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass eine erste Verarmungsschicht an einem Übergang des ersten Bereichs (
4 ) und der Halbleiterschicht (1 ) gebildet wird in Reaktion auf das Anlegen von Leistung an die Gateelektrode (9 ) und eine zweite Verarmungsschicht an einem Übergang des dritten Bereichs (14 ) und der Halbleiterschicht (1 ) gebildet wird in Reaktion auf das Anlegen von Leistung an die Gateelektrode (9 ), wobei die erste und die zweite Verarmungsschicht ähnlich expandierbar sind. - MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, dass die ersten Bereiche Basisbereiche (
4 ,41 ) und die zweiten Bereiche Sourcebereiche (5 ,51 ) sind.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE4245057A DE4245057B4 (de) | 1991-06-10 | 1992-06-10 | MOS-Halbleiterbauelement |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPP3-136881 | 1991-06-10 | ||
JP3136881A JP2973588B2 (ja) | 1991-06-10 | 1991-06-10 | Mos型半導体装置 |
DE4245057A DE4245057B4 (de) | 1991-06-10 | 1992-06-10 | MOS-Halbleiterbauelement |
Publications (2)
Publication Number | Publication Date |
---|---|
DE4219019A1 DE4219019A1 (de) | 1992-12-17 |
DE4219019B4 true DE4219019B4 (de) | 2004-12-16 |
Family
ID=33453433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19924219019 Expired - Lifetime DE4219019B4 (de) | 1991-06-10 | 1992-06-10 | MOS-Halbleiterbauelement |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE4219019B4 (de) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07161992A (ja) * | 1993-10-14 | 1995-06-23 | Fuji Electric Co Ltd | 絶縁ゲート型バイポーラトランジスタ |
JP3361874B2 (ja) * | 1994-02-28 | 2003-01-07 | 三菱電機株式会社 | 電界効果型半導体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE4109183A1 (de) * | 1990-03-20 | 1991-09-26 | Fuji Electric Co Ltd | Mos-halbleiterbauelement mit stromdetektoranschluss |
DE3331329C2 (de) * | 1982-09-07 | 1992-04-09 | Rca Corp., New York, N.Y., Us |
-
1992
- 1992-06-10 DE DE19924219019 patent/DE4219019B4/de not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3331329C2 (de) * | 1982-09-07 | 1992-04-09 | Rca Corp., New York, N.Y., Us | |
DE4109183A1 (de) * | 1990-03-20 | 1991-09-26 | Fuji Electric Co Ltd | Mos-halbleiterbauelement mit stromdetektoranschluss |
Also Published As
Publication number | Publication date |
---|---|
DE4219019A1 (de) | 1992-12-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102009061257B3 (de) | Halbleitervorrichtung | |
DE69331793T2 (de) | Integriertes Leistungshalbleiterschaltkreisbauelement mit gleichförmiger elektrischer Feldverteilung | |
EP1175700B1 (de) | Halbleiter-bauelement | |
DE69526534T2 (de) | Bipolartransistor mit isoliertem Gate | |
DE4110369C2 (de) | MOS-Halbleiterbauelement | |
DE10322593A1 (de) | Halbleiterbauteil und dieses verwendender integrierter Schaltkreis | |
DE3145230A1 (de) | "halbleiteranordnung" | |
DE2559360A1 (de) | Halbleiterbauteil mit integrierten schaltkreisen | |
DE102004022376A1 (de) | Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Verfahren zum Auswerten des Herstellungsprozesses für eine Halbleitervorrichtung | |
DE3537004A1 (de) | Vdmos-baustein | |
DE69225026T2 (de) | Überspannungsgeschützter Halbleiterschalter | |
DE3942640A1 (de) | Mos-halbleitervorrichtung | |
DE19651247A1 (de) | Eingabe/Ausgabeschutzschaltung mit einer SOI-Struktur | |
DE19814675A1 (de) | Ausgabeschaltung für einen Leistungs-IC mit hoher Durchbruchsspannung | |
DE19811604A1 (de) | Halbleitereinrichtung mit hoher Durchbruchspannung | |
DE10247038B4 (de) | Halbleitervorrichtung zur Verhinderung eines Überstroms | |
DE4022022C2 (de) | Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz | |
DE69825095T2 (de) | Elektronische Temperaturmessvorrichtung und elektronisches Schaltungsgerät dieselbe enthaltend | |
DE3201933C2 (de) | Halbleiter-Schutzschaltungsanordnung | |
DE19517975A1 (de) | Polysilizium-Feldringstruktur für Leistungs-IC's | |
DE3926944A1 (de) | Mosfet mit darin enthaltenem stromspiegel-fet | |
DE10350112A1 (de) | Fotovoltaisches Festkörperrelais | |
DE3927307A1 (de) | Halbleitervorrichtung | |
DE4219019B4 (de) | MOS-Halbleiterbauelement | |
EP0656659B1 (de) | ESD-Schutzstruktur für integrierte Schaltungen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8101 | Request for examination as to novelty | ||
8110 | Request for examination paragraph 44 | ||
8125 | Change of the main classification |
Ipc: H01L 29/78 |
|
8172 | Supplementary division/partition in: |
Ref document number: 4245057 Country of ref document: DE Kind code of ref document: P |
|
Q171 | Divided out to: |
Ref document number: 4245057 Country of ref document: DE Kind code of ref document: P |
|
8364 | No opposition during term of opposition | ||
8320 | Willingness to grant licences declared (paragraph 23) | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP |
|
R082 | Change of representative |
Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER, |
|
R081 | Change of applicant/patentee |
Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 Owner name: FUJI ELECTRIC CO., LTD., JP Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP Effective date: 20110826 |
|
R082 | Change of representative |
Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE Effective date: 20110826 Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE Effective date: 20110826 |
|
R071 | Expiry of right | ||
R071 | Expiry of right |