DE4219019A1 - Mos-halbleiterbauelement - Google Patents

Mos-halbleiterbauelement

Info

Publication number
DE4219019A1
DE4219019A1 DE19924219019 DE4219019A DE4219019A1 DE 4219019 A1 DE4219019 A1 DE 4219019A1 DE 19924219019 DE19924219019 DE 19924219019 DE 4219019 A DE4219019 A DE 4219019A DE 4219019 A1 DE4219019 A1 DE 4219019A1
Authority
DE
Germany
Prior art keywords
layer
unit element
region
regions
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19924219019
Other languages
English (en)
Other versions
DE4219019B4 (de
Inventor
Shigeyuki Obinata
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP3136881A external-priority patent/JP2973588B2/ja
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to DE4245057A priority Critical patent/DE4245057B4/de
Priority claimed from DE4245057A external-priority patent/DE4245057B4/de
Publication of DE4219019A1 publication Critical patent/DE4219019A1/de
Application granted granted Critical
Publication of DE4219019B4 publication Critical patent/DE4219019B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

Die Erfindung betrifft ein MOS-Halbleiterbauelement wie bei­ spielsweise einen vertikalen MOSFET, einen Bipolartransistor mit isoliertem Gate (abgekürzt IGBT) oder ein intelligentes Leistungsbauelement mit einem Haupteinheitelement und einem Abfrageeinheitelement zum Überwachen des Stromes in dem Haupteinheitelement.
Wenn Leistungs-MOSFETs oder -IGBTs in eine Leistungswandler­ vorrichtung eingebaut sind, kann es erforderlich sein, den Wert des durch das Halbleiterelement fließenden Stromes zu überwachen durch Ausgeben eines Abfragesignals zur Außenseite des Bauelementes, um das Halbleiterbauelement und die Ele­ mente gegen Beschädigung zu schützen. Fig. 2 ist eine Er­ satzschaltung eines IGBT, welcher die Fähigkeit aufweist, einen Überstrom festzustellen, der durch den Source-Drain- Pfad fließt. Wie in Fig. 2 gezeigt, enthält ein einzelnes Halbleiterelement 20 eine Mehrzahl von IGBTs, ein Hauptzel­ len-IGBT-Element 21 und ein Abfrage-IGBT-Element 22. Die Ele­ mente 21 und 22 weisen einen gemeinsamen Drain-Pol D und einen gemeinsamen Gate-Pol G auf. Das Haupteinheitelement 21 und das Abfrageeinheitelement 22 weisen Source-Pole S bzw. S′ auf. Eine Last 23 und eine Stromquelle 24 sind mit dem ge­ meinsamen Drain-Pol D verbunden. Wenn bei dieser Anordnung eine Spannung an den gemeinsamen Gate-Pol G angelegt wird, fließen Durchlaßströme I und I′ durch das Haupteinheitelement 21 bzw. das Abfrageeinheitelement 22. Der Durchlaßstrom I ist proportional zu dem Durchlaßstrom I′ und kann bestimmt werden aus der Spannung, die repräsentativ ist für das Produkt des Widerstandes H und des Durchlaßstromes I′.
Fig. 3 ist eine Schnittansicht, welche die Zellenaufbauten eines Haupteinheitelementes 21 und eines Abfrageeinheitele­ mentes 22 eines IGBT zeigt. In dem Haupteinheitelement 21 sind eine p⁻-Basisschicht 4 (erster Bereich) und eine n⁺- Sourceschicht 5 (zweiter Bereich) in einem Oberflächenbereich der Basisschicht 4 ausgebildet. Eine p⁺-Wanne 6, die teil­ weise die Sourceschicht 5 überlappt, ist auch in dem Oberflä­ chenbereich der ersten Hauptfläche einer n⁻-Schicht 1 ausge­ bildet. Die zweite Hauptfläche der n⁻-Schicht 1 ist auf einer n⁺-Pufferschicht 2 ausgebildet. Die n⁺-Pufferschicht 2 ist auf einer p⁺-Drainschicht 3 ausgebildet (fünfter Bereich). Das Abfrageeinheitelement umfaßt eine p⁻-Basisschicht 41, eine n⁺-Sourceschicht 51, die in der Basisschicht 41 ausge­ bildet ist, und eine p⁺-Wanne 61, die teilweise die Source­ schicht 51 überlappt. Der zwischen der Sourceschicht 5 und der n⁻-Schicht 1 gelegene Bereich der Basisschicht 4 dient als ein Kanalbildungsbereich 7. Ähnlich dient ein zwischen der Sourceschicht 51 und der n⁻-Schicht 1 gelegener Abschnitt der Basisschicht 41 als ein Kanalbildungsbereich 71.
Gateoxidfilme 8 sind auf der ersten Hauptfläche der n⁻- Schicht 1 ausgebildet, und ferner sind Gateelektroden 9 auf den Gateoxidfilmen 8 ausgebildet. Eine leitende Schicht ist gegen die Gateelektroden 9 isoliert durch einen Isolierfilm 10 und in Sourceelektroden 11 und 12 unterteilt, die mit den Source-Polen S bzw. S′ verbunden sind. Der Source-Pol S′ nimmt das Abfragesignal auf. Die Sourceelektrode 12, die eine reduzierte Fläche aufweist, kontaktiert die p⁺-Wanne 61 sowie die n⁺-Sourceschicht 51 durch Öffnungen in dem Isolierfilm 10. Die Sourceelektrode 11 kontaktiert die p⁺-Wanne 6 sowie die n⁺-Sourceschicht 5. Die p+-Drainschicht 3 kontaktiert eine Drainelektrode 13, die mit dem gemeinsamen Drain-Pol D verbunden ist.
Wenn bei Betrieb ein positives Potential an den gemeinsamen Gate-Pol G des IGBT angelegt wird, werden Elektronen in den Kanalbildungsbereichen 7 und 71 unter beiden Oxidfilmen 8 erzeugt, womit sie Kanalinversionsschichten bilden. Die n⁺- Sourceschichten 5 und 51 sind mit der n⁻-Schicht 1 über die Kanalinversionsschichten elektrisch verbunden, so daß Elek­ tronen von den n⁺-Sourceschichten durch die Kanalinversions­ schichten, die n⁻-Schicht 1 und die n⁺-Pufferschicht 2 in die p⁺-Drainschicht 3 fließen. In Verbindung mit dem Fluß der Elektronen werden Löcher von der p⁺-Drainschicht 3 durch die n⁺-Pufferschicht 2 in die n⁻-Schicht 1 injiziert, so daß der Widerstand in diesem Bereich vermindert wird. Der niedrige Einschaltwiderstand erleichtert den Stromfluß zwischen der Drainelektrode 13 und der Sourceelektrode 11 sowie zwischen der Drainelektrode und der Abfragesignal-Aufnahmesourceelek­ trode 12. Diese Ströme sind proportional zu der Anzahl von Zellenaufbauten, welche in den Bereichen des Haupteinheitele­ mentes bzw. des Abfrageeinheitelementes gebildet sind.
Das oben beschriebene Halbleiterbauelement weist das folgende Problem auf. Um ein Abfragesignal von dem IGBT auszugeben, ist ein Metalldraht durch eine geeignete Bondtechnik an die Oberfläche der Sourceelektrode 12 gebondet. Drahtbonden er­ fordert jedoch eine relativ große Fläche von 0,5 bis 1 mm2. Da die mit der Sourceelektrode 11 des Haupteinheitelementes in Kontakt kommende Zelle nicht unter der Sourceelektrode 12 gebildet werden kann, wird in dem herkömmlichen Aufbau die Größe des Stromes, der in die Abfragesignal-Aufnahmesource­ elektrode 12 fließt, vergrößert, und der Strom, der in die Sourceelektrode 11 des Haupteinheitelementes 21 fließt, wird dementsprechend vermindert. Infolgedessen wird der Leistungs­ verlust durch den Widerstand R in dem Bauelement vergrößert.
Das oben beschriebene Halbleiterbauelement weist ein weiteres Problem auf. Wenn sich das Halbleiterbauelement in dem Ein- Zustand befindet, werden Verarmungsschichten gebildet, welche sich von den Übergängen der p⁻-Basisschichten 4 und 41 und der n⁻-Schicht 1 in einen Abschnitt der n⁻-Schicht 1 zwischen den p⁻-Basisschichten 4 und 41 und den p⁺-Wannen 6 und 61 er­ strecken. Diese Verarmungsschichten erstrecken sich in Berei­ che unter der Sourceelektrode 12, welche keinen Zellenaufbau enthalten. Wenn das Halbleiterbauelement ein- und ausgeschal­ tet wird, variiert die zwischen die Sourceelektroden 11 und 12 und die Drainelektrode 13 angelegte Spannung, was bewirkt, daß diese Verarmungsschichten wiederholt erscheinen und ver­ schwinden. Der Strom, der in die Sourceelektrode 12 fließt aufgrund der kompensierenden Ladung oder entladenen Ladung (das heißt, der an diesen geschalteten pn-Übergängen gespei­ cherten Ladung), die aus dem wiederholten Erscheinen und Ver­ schwinden der Verarmungsschichten resultiert, ist nicht zu dem Strom proportional, der in die Sourceelektrode 11 fließt. Infolgedessen tritt, wie in Fig. 4 gezeigt, ein Bereich 40 (gestrichelte Linie) mit Übergangsverhalten auf, in welchem die Beziehung zwischen dem Abfragesignalstrom I′ und dem Hauptstrom I nichtlinear ist, wenn das Halbleiterbauelement sich in einem Ein-Zustand befindet. Wenn dies auftritt, kann das Abfragestromsignal I′ nicht dazu verwendet werden, den Hauptstrom I genau zu überwachen.
Die Erfindung ist in Anbetracht der obigen Umstände unternom­ men worden und hat zum Ziel, ein MOS-Halbleiterbauelement zu schaffen, welches weniger Leistungsverlust aufgrund des Ab­ fragesignalstromes aufweist und eine lineare Beziehung zwi­ schen dem Abfragesignalstrom und dem Hauptstrom garantieren kann.
Weitere Ziele und Vorteile der Erfindung werden teils in der folgenden Beschreibung dargelegt und sind teils aus der Be­ schreibung offensichtlich oder können durch Ausüben der Er­ findung erlernt werden.
Um die Ziele gemäß dem Zweck der Erfindung, wie hier verkör­ pert und in großen Zügen beschrieben, zu erreichen, umfaßt das MOS-Halbleiterbauelement der Erfindung eine Mehrzahl von ersten Bereichen eines zweiten Leitfähigkeitstyps, die wahl­ weise in dem Oberflächenbereich einer Halbleiterschicht eines ersten Leitfähigkeitstyps ausgebildet sind, einen zweiten Be­ reich des ersten Leitfähigkeitstyps, der wahlweise in dem Oberflächenbereich jedes ersten Bereichs ausgebildet ist, wo­ bei der Bereich jedes ersten Bereichs, welcher zwischen der Halbleiterschicht und dem zweiten Bereich gelegen ist, als ein Kanalbildungsbereich dient, eine Gateelektrode, die auf einem Gateisolierfilm ausgebildet ist, welcher auf jedem Ka­ nalbildungsbereich ausgebildet ist, eine Sourceelektrode, die den ersten Bereich sowie den zweiten Bereich kontaktiert, wo­ bei jede Sourceelektrode unterteilt ist in eine Hauptelek­ trode und eine Abfragesignal-Aufnahmesourceelektrode, wobei die Abfragesignal-Aufnahmesourceelektrode über einen Wider­ stand mit der Hauptelektrode verbunden ist, und einen dritten Bereich des zweiten Leitfähigkeitstyps, der ausgebildet ist in dem Oberflächenbereich, welcher gelegen ist zwischen dem ersten Bereich, der die Hauptsourceelektrode kontaktiert, und dem ersten Bereich, der die Abfragesignal-Aufnahmesourceelek­ trode kontaktiert, wobei der dritte Bereich von dem ersten Bereich entfernt gelegen ist und die Hauptsourceelektrode auch den dritten Bereich kontaktiert. Wenn das MOS-Halblei­ terbauelement ein vertikaler MOSFET ist, kann ein vierter Be­ reich des ersten Leitfähigkeitstyps mit hoher Störstellenkon­ zentration vorgesehen werden benachbart der Hauptfläche der Halbleiterschicht, welche der Hauptfläche entgegengesetzt ist, die die ersten Bereiche aufweist. Wenn es ein IGBT ist, kann ein fünfter Bereich des zweiten Leitfähigkeitstyps mit hoher Störstellenkonzentration vorgesehen werden benachbart der Hauptfläche der Halbleiterschicht, welche deren Hauptflä­ che entgegengesetzt ist, die die ersten Bereiche aufweist.
Der dritte Bereich und jeder fünfte Bereich werden durch die Hauptsourceelektrode auf das gleiche Potential gesetzt. Wenn eine Verarmungsschicht sich von dem Übergang zwischen jedem ersten Bereich und der Halbleiterschicht erstreckt, erstreckt sich ähnlich eine andere Verarmungsschicht von dem Übergang des dritten Bereichs und der Halbleiterschicht. Die Lade- und Entladeströme, die verursacht werden, wenn die Verarmungs­ schicht erscheint und verschwindet, wenn das Halbleiterbau­ element ein- und ausgeschaltet wird, fließen auch von dem dritten Bereich zu der Hauptsourceelektrode. Dementsprechend werden die Lade- und Entladeströme, die in die Abfragesignal- Aufnahmesourceelektrode fließen, nur von dem Bereich abgelei­ tet, der dem ersten Bereich in dem Zellenaufbau des Abfrage­ einheitelementes entspricht, und sind daher stark vermindert relativ zu denen des herkömmlichen Halbleiterbauelementes. Infolgedessen ist kein abnormaler Anstieg des Abfragesignal­ stromes in der Übergangsperiode vorhanden, und der Abfragesi­ gnalstrom steigt linear bezüglich des Hauptstromes an, wie durch eine ausgezogene Linie in Fig. 4 angezeigt. Der sta­ tionäre Einschaltstrom fließt durch den dritten Bereich zwi­ schen der Drainelektrode und der Hauptsourceelektrode, welche auf der anderen Hauptfläche der Halbleiterschicht ausgebildet ist. Dementsprechend ist der in die Abfragesignal-Aufnahme­ sourceelektrode fließende Einschaltstrom vermindert, so daß der Leistungsverlust des Halbleiterbauelementes auch vermin­ dert ist.
In einer anderen Ausführungsform umfaßt das MOS-Halbleiter­ bauelement der Erfindung eine Halbleiterschicht, ein in der Halbleiterschicht ausgebildetes Haupteinheitelement mit einer Basisschicht, einer Sourceschicht, einer Gateelektrode und einer Hauptsourceelektrode, welche die Basisschicht und die Sourceschicht kontaktiert, ein in der Halbleiterschicht aus­ gebildetes Abfrageeinheitelement mit einer Basisschicht, einer Sourceschicht, einer Gateelektrode und einer Abfragesi­ gnalaufnahme-Sourceelektrode, welche die Basisschicht und die Sourceschicht kontaktiert, und einen dotierten Bereich, der in einer Oberfläche der Halbleiterschicht ausgebildet ist zwischen der Basisschicht des Haupteinheitelementes und der Basisschicht des Abfrageeinheitelementes, wobei der dotierte Bereich entfernt von den Basisschichten ausgebildet ist und mit der Hauptsourceelektrode in Kontakt steht.
Im folgenden wird die Erfindung anhand eines in der Zeichnung gezeigten Ausführungsbeispiels näher beschrieben. In der Zeichnung zeigen:
Fig. 1 eine Schnittansicht eines Teiles eines IGBT gemäß einer Ausführungsform der Erfindung;
Fig. 2 eine Ersatzschaltung eines IGBT gemäß der Erfin­ dung;
Fig. 3 eine Schnittansicht eines Teiles eines herkömmli­ chen IGBT;
Fig. 4 ein Diagramm, das zum Vergleich den Abfragesignal­ strom als Funktion des Hauptstromes eines herkömm­ lichen Halbleiterbauelementes und des Halbleiter­ bauelementes der Erfindung zeigt;
Fig. 5 eine Draufsicht eines Teiles der Substratoberfläche eines MOS-Halbleiterbauelementes gemäß einer Aus­ führungsform der Erfindung; und
Fig. 6 eine Draufsicht eines Teiles der Substratoberfläche eines MOS-Halbleiterbauelementes gemäß einer ande­ ren Ausführungsform der Erfindung.
Fig. 1 ist eine Schnittansicht, welche die Zellenaufbauten eines IGBT gemäß einer Ausführungsform der Erfindung zeigt. In Fig. 1 ähneln die Zellenaufbauten den in Fig. 3 gezeig­ ten, und zum Bezeichnen gleicher Abschnitte in Fig. 1 und Fig. 3 werden gleiche Bezugszeichen verwendet. Der Aufbau von Fig. 1 unterscheidet sich von dem von Fig. 3 darin, daß gleichzeitig mit der p⁺-Wanne 6 ein p⁺-Bereich 14 (dritter Bereich) ausgebildet wird in der n⁻-Schicht 1 zwischen der p⁻- Basisschicht 4 des Haupteinheitelementes 21 und der Basis­ schicht 41 des Abfrageeinheitelementes 22. Ferner ist die Sourceelektrode 11 in Kontakt mit dem Bereich 14 ausgebildet.
Der Bereich 14, der den gleichen Leitfähigkeitstyp aufweist wie die Basis, ist unter der Abfragesignal-Aufnahmesource­ elektrode ausgebildet. Dieser Bereich ist in einem exponier­ ten hochohmigen Abschnitt des Oberflächenbereichs ausgebil­ det, der zwischen der Zelle des Haupteinheitelementes 21 und dem Abfrageeinheitelement 22 gelegen ist. Der Bereich 14 steht in elektrischem Kontakt mit der Hauptsourceelektrode. Also werden der Bereich 14 und der Basisbereich 4 durch die Hauptsourceelektrode auf das gleiche Potential gesetzt.
Wenn eine Verarmungsschicht sich von dem Übergang zwischen dem Basisbereich 41 und dem Substrat 1 erstreckt, erstreckt sich ähnlich eine andere Verarmungsschicht von dem Übergang des Basisbereichs 41 und des Substrats 1. Die Lade- und Ent­ ladeströme, die verursacht werden, wenn die Verarmungs­ schicht, die sich von dem Übergang zwischen dem Basisbereich 41 und dem Substrat erstreckt, erscheint und verschwindet, fließen in die Hauptsourceelektrode. Die Lade- und Entla­ deströme, welche in die Abfragesignal-Aufnahmesourceelektrode fließen, bestehen nur aus den Strömen zu und von der Verar­ mungsschicht, die sich von dem Übergang zwischen der Basis­ schicht der Zelle des Abfrageelementes und der hochohmigen Schicht erstreckt. Infolgedessen ist der transiente Abfrage­ signalstrom vermindert, wodurch eine lineare Beziehung zwi­ schen dem Abfragesignalstrom und dem Hauptstrom zur Zeit des Einschaltens sichergestellt wird. Der Strom, welcher in dem stationären Zustand in die Abfragesignal-Aufnahmesourceelek­ trode fließt, ist auch vermindert. Folglich weist das MOS- Halbleiterbauelement einen geringeren Leistungsverlust auf.
Es ist offensichtlich, daß die Erfindung, welche auf den in Fig. 1 gezeigten IGBT angewendet wurde, auch auf einen ver­ tikalen MOSFET angewendet werden kann, in welchem nur die n⁺- Drainschicht unter der n⁻-Schicht 1 liegt.
Fig. 5 und 6 sind beispielhafte Draufsichten, die einen p⁺-Bereich 14 zeigen, welcher in den Figuren schräg schraffiert ist. Wie in Fig. 5 zu erkennen, steht die Abfra­ gesignal-Aufnahmesourceelektrode 12, angezeigt durch eine ge­ strichelte Linie, in Kontakt mit dem Abfrageeinheitelement 22, das vier quadratische p⁻-Basisschichten 41 aufweist. p⁻- Basisschichten 4 des Haupteinheitelementes 21 umgeben die Pe­ ripherie des Kontaktabschnitts der Abfragesignal-Aufnahme­ sourceelektrode 12. p⁻-Basisschichten 4 des Haupteinheitele­ mentes 21 kontaktieren auch die Sourceelektrode 11. Die in­ nere Kante der Sourceelektrode 11 kontaktiert den p⁺-Bereich 14.
In dem in Fig. 6 gezeigten Beispiel sind p⁻-Basisschichten 41 des Abfrageeinheitelementes 22, der p⁺-Bereich 14 und die p⁻-Basisschichten 4 des Haupteinheitelementes streifenförmig. Die p⁻-Basisschichten 41 erstrecken sich bis zu der Unter­ seite der Sourceelektrode 12. Die p⁺-Bereiche 14 sind in elektrischem Kontakt mit der Sourceelektrode 11 ausgebildet.
Die vorhergehende Beschreibung der bevorzugten Ausführungs­ formen der Erfindung ist zum Zweck der Erläuterung und Be­ schreibung vorgelegt worden. Sie soll nicht erschöpfend sein oder die Erfindung auf die genaue offenbarte Form beschrän­ ken, und Modifikationen und Veränderungen sind möglich im Licht der obigen Lehren oder können aus der Ausübung der Er­ findung gewonnen werden. Die Ausführungsformen wurden gewählt und beschrieben, um die Prinzipien der Erfindung und ihre praktische Anwendung zu erläutern, um den Fachmann in die Lage zu setzen, die Erfindung in verschiedenen Ausführungs­ formen und mit verschiedenen Modifikationen zu nutzen, die für den besonderen erwogenen Zweck geeignet sind. Der Rahmen der Erfindung soll durch die Ansprüche und ihre Äquivalente definiert sein.

Claims (16)

1. MOS-Halbleiterbauelement, gekennzeichnet durch:
eine Halbleiterschicht (1) eines ersten Leitfähigkeits­ typs,
eine Mehrzahl von ersten Bereichen (4, 41) eines zweiten Leitfähigkeitstyps, die wahlweise in einem Oberflächenbereich der Halbleiterschicht (1) ausgebildet sind,
eine Mehrzahl von zweiten Bereichen (5, 51) des ersten Leitfähigkeitstyps, die in einem Oberflächenbereich des er­ sten Bereichs (4, 41) ausgebildet sind,
Kanalbildungsbereiche (7, 71), die in den ersten Bereichen (4, 41) zwischen den zweiten Bereichen (5, 51) und der Halblei­ terschicht (1) ausgebildet sind,
eine Gateelektrode (9), die auf einem Gateisolierfilm (8) ausgebildet ist, welcher auf jedem der Kanalbildungsbereiche (7, 71) ausgebildet ist,
eine Hauptsourceelektrode (11), die einen ersten der Mehr­ zahl erster Bereiche (4) und einen ersten der Mehrzahl zwei­ ter Bereiche (5) kontaktiert,
eine Abfragesignal-Aufnahmesourceelektrode (12), die einen zweiten der Mehrzahl erster Bereiche (41) und einen zweiten der Mehrzahl zweiter Bereiche (51) kontaktiert,
eine Widerstandseinrichtung (R) zum Vorsehen eines Wider­ standes, der mit der Hauptsourceelektrode (11) und der Abfra­ gesignal-Aufnahmesourceelektrode (12) verbunden ist,
und einen dritten Bereich (14) des zweiten Leitfähigkeits­ typs, der in einem Oberflächenbereich der Halbleiterschicht (1) ausgebildet ist, welcher zwischen dem ersten der Mehrzahl erster Bereiche (4) und dem zweiten der Mehrzahl erster Be­ reiche (41) gelegen ist, wobei der dritte Bereich (14) von den ersten Bereichen (4, 41) entfernt gelegen ist und mit der Hauptsourceelektrode (11) in Kontakt steht.
2. MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß ein vierter Bereich (2) des ersten Leit­ fähigkeitstyps mit hoher Störstellenkonzentration benachbart der Oberfläche der Halbleiterschicht (1) ausgebildet ist, welche der Oberfläche gegenüberliegt, in welcher die ersten Bereiche (4, 41) ausgebildet sind.
3. MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß ein fünfter Bereich des zweiten Leitfä­ higkeitstyps mit hoher Störstellenkonzentration benachbart der Oberfläche der Halbleiterschicht (1) ausgebildet ist, welche der Oberfläche gegenüberliegt, in welcher die ersten Bereiche (4, 41) ausgebildet sind.
4. MOS-Halbleiterbauelement nach Anspruch 1, gekennzeichnet durch eine gemeinsame Drainelektrode (D), die mit der Halb­ leiterschicht (1) verbunden ist.
5. MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die auf dem Gateisolierfilm (8) ausgebil­ dete Gateelektrode (9) sich über wenigstens einen Teil des dritten Bereichs (14) erstreckt.
6. MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß eine erste Verarmungsschicht an einem Übergang des ersten Bereichs (4) und der Halbleiterschicht (1) gebildet wird in Reaktion auf das Anlegen von Leistung an die Gateelektrode (9) und eine zweite Verarmungsschicht an einem Übergang des dritten Bereichs (14) und der Halbleiter­ schicht (1) gebildet wird in Reaktion auf das Anlegen von Leistung an die Gateelektrode (9), wobei die erste und die zweite Verarmungsschicht ähnlich expandierbar sind.
7. MOS-Halbleiterbauelement nach Anspruch 1, dadurch gekennzeichnet, daß die ersten Bereiche Basisbereiche (4, 41) und die zweiten Bereiche Sourcebereiche (5, 51) sind.
8. MOS-Halbleiterbauelement, gekennzeichnet durch:
eine Halbleiterschicht (1) mit Störstellen eines ersten Leitfähigkeitstyps,
ein in der Halbleiterschicht (1) ausgebildetes Hauptein­ heitelement (21) mit einer Basisschicht (4), einer Source­ schicht (5), einer Gateelektrode (9) und einer Hauptsource­ elektrode (11), welche die Basisschicht (4) und die Source­ schicht (5) des Haupteinheitelementes (21) kontaktiert,
ein in der Halbleiterschicht (1) ausgebildetes Abfrageein­ heitelement (22) mit einer Basisschicht (41), einer Source­ schicht (51), einer Gateelektrode (9) und einer Abfragesi­ gnal-Aufnahmesourceelektrode (12), welche die Basisschicht (41) und die Sourceschicht (51) des Abfrageeinheitelementes (22) kontaktiert,
eine Widerstandseinrichtung (R) zum Vorsehen eines Wider­ standes zwischen der Hauptsourceelektrode (11) und der Abfra­ gesignal-Aufnahmesourceelektrode (12),
und einen dotierten Bereich (14), der in einer Oberfläche der Halbleiterschicht (1) ausgebildet ist zwischen der Basis­ schicht (4) des Haupteinheitelementes (21) und der Basis­ schicht (41) des Abfrageeinheitelementes (22), wobei der do­ tierte Bereich (14) entfernt von der Basisschicht (4) des Haupteinheitelementes (21) und der Basisschicht (41) des Ab­ frageeinheitelementes (22) ausgebildet ist und mit der Hauptsourceelektrode (11) in Kontakt steht.
9. MOS-Halbleiterbauelement nach Anspruch 8, gekennzeichnet durch eine Pufferschicht (2) mit Störstellen des ersten Leit­ fähigkeitstyps und mit hoher Störstellenkonzentration, die benachbart einer Oberfläche der Halbleiterschicht (1) ausge­ bildet ist, welche der Oberfläche gegenüberliegt, in der die Basisschicht (4) des Haupteinheitelementes (21) und die Ba­ sisschicht (41) des Abfrageeinheitelementes (22) ausgebildet sind.
10. MOS-Halbleiterbauelement nach Anspruch 8, gekennzeichnet durch eine Drainschicht (3) mit Störstellen eines zweiten Leitfähigkeitstyps, die benachbart einer Oberfläche der Halb­ leiterschicht (1) ausgebildet ist, welche der Oberfläche ge­ genüberliegt, in der die Basisschicht (4) des Haupteinheite­ lementes (21) und die Basisschicht (41) des Abfrageeinheite­ lementes (22) ausgebildet sind.
11. MOS-Halbleiterbauelement nach Anspruch 8, gekennzeichnet durch einen ersten Kanalbildungsbereich (7), der in der Ba­ sisschicht (4) des Haupteinheitelementes (21) gelegen ist in einem Bereich zwischen der Sourceschicht (5) des Haupteinheitelementes (21) und der Halbleiterschicht (1), und einen zweiten Kanalbildungsbereich (71), der in der Basis­ schicht (41) des Abfrageeinheitelementes (22) gelegen ist in einem Bereich zwischen der Sourceschicht (51) des Abfrageein­ heitelementes (22) und der Kalbleiterschicht (1).
12. MOS-Halbleiterbauelement nach Anspruch 8, gekennzeichnet durch eine gemeinsame Drainelektrode (13), die mit dem Haupteinheitelement (21) und dem Abfrageeinheitelement (22) verbunden ist.
13. MOS-Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß das Haupteinheitelement (21) und das Ab­ frageeinheitelement (22) einen gemeinsamen Gate-Pol (G) auf­ weisen.
14. MOS-Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß der dotierte Bereich (14), die Basis­ schicht (4) des Haupteinheitelementes (21) und die Basis­ schicht (41) des Abfrageeinheitelementes (22) den gleichen Leitfähigkeitstyp aufweisen.
15. MOS-Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß die Gateelektrode (9) des Abfrageeinheit­ elementes (22) sich wenigstens über einen Teil des dotierten Bereichs (14) erstreckt.
16. MOS-Halbleiterbauelement nach Anspruch 8, dadurch gekennzeichnet, daß eine erste Verarmungsschicht an einem Übergang des ersten Bereichs (41) des Abfrageeinheitelementes (22) und der Halbleiterschicht (1) gebildet wird in Reaktion auf das Anlegen von Leistung an die Gateelektrode (9) und eine zweite Verarmungsschicht an einem Übergang des dotierten Bereichs (14) und der Halbleiterschicht (1) gebildet wird in Reaktion auf das Anlegen von Leistung an die Gateelektrode (9), wobei die erste und die zweite Verarmungsschicht ähnlich expandierbar sind.
DE19924219019 1991-06-10 1992-06-10 MOS-Halbleiterbauelement Expired - Lifetime DE4219019B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE4245057A DE4245057B4 (de) 1991-06-10 1992-06-10 MOS-Halbleiterbauelement

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3136881A JP2973588B2 (ja) 1991-06-10 1991-06-10 Ｍｏｓ型半導体装置
JPP3-136881 1991-06-10
DE4245057A DE4245057B4 (de) 1991-06-10 1992-06-10 MOS-Halbleiterbauelement

Publications (2)

Publication Number Publication Date
DE4219019A1 true DE4219019A1 (de) 1992-12-17
DE4219019B4 DE4219019B4 (de) 2004-12-16

Family

ID=33453433

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19924219019 Expired - Lifetime DE4219019B4 (de) 1991-06-10 1992-06-10 MOS-Halbleiterbauelement

Country Status (1)

Country Link
DE (1) DE4219019B4 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0649176A2 (de) * 1993-10-14 1995-04-19 Fuji Electric Co. Ltd. Bipolartransistor mit isoliertem Gate
EP0669658A2 (de) * 1994-02-28 1995-08-30 Mitsubishi Denki Kabushiki Kaisha Feld-Effekt-Halbleiterbauelement und sein Herstellungsverfahren

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4109183A1 (de) * 1990-03-20 1991-09-26 Fuji Electric Co Ltd Mos-halbleiterbauelement mit stromdetektoranschluss
DE3331329C2 (de) * 1982-09-07 1992-04-09 Rca Corp., New York, N.Y., Us

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3331329C2 (de) * 1982-09-07 1992-04-09 Rca Corp., New York, N.Y., Us
DE4109183A1 (de) * 1990-03-20 1991-09-26 Fuji Electric Co Ltd Mos-halbleiterbauelement mit stromdetektoranschluss

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0649176A2 (de) * 1993-10-14 1995-04-19 Fuji Electric Co. Ltd. Bipolartransistor mit isoliertem Gate
EP0649176A3 (de) * 1993-10-14 1995-08-02 Fuji Electric Co Ltd Bipolartransistor mit isoliertem Gate.
US5530277A (en) * 1993-10-14 1996-06-25 Fuji Electric Co., Ltd. Insulated-gate bipolar transistor
EP0669658A2 (de) * 1994-02-28 1995-08-30 Mitsubishi Denki Kabushiki Kaisha Feld-Effekt-Halbleiterbauelement und sein Herstellungsverfahren
EP0669658A3 (de) * 1994-02-28 1999-10-06 Mitsubishi Denki Kabushiki Kaisha Feld-Effekt-Halbleiterbauelement und sein Herstellungsverfahren

Also Published As

Publication number Publication date
DE4219019B4 (de) 2004-12-16

Similar Documents

Publication Publication Date Title
DE3407975C2 (de) Normalerweise ausgeschaltete, Gate-gesteuerte, elektrische Schaltungsanordnung mit kleinem Einschaltwiderstand
DE4107909C2 (de) Feldeffekt-Halbleitervorrichtung und Herstellungsverfahren hierfür
DE3410427C2 (de)
DE2706623C2 (de)
DE2559360A1 (de) Halbleiterbauteil mit integrierten schaltkreisen
DE10322593A1 (de) Halbleiterbauteil und dieses verwendender integrierter Schaltkreis
DE3537004A1 (de) Vdmos-baustein
DE2257846B2 (de) Integrierte Halbleiteranordnung zum Schutz gegen Überspannung
DE3838962C2 (de)
EP0039943B1 (de) Thyristor mit steuerbaren Emitterkurzschlüssen und Verfahren zu seinem Betrieb
DE19914697A1 (de) Verarmungs-MOS-Halbleiterbauelement und MOS-Leistungs-IC
DE3942640A1 (de) Mos-halbleitervorrichtung
DE2348643A1 (de) Integrierte schutzschaltung fuer einen hauptschaltkreis aus feldeffekttransistoren
DE2234973A1 (de) Mis-halbleitervorrichtung
DE4022022C2 (de) Vertikal-Halbleitervorrichtung mit Zenerdiode als Überspannugsschutz
DE1564221A1 (de) Halbleiterbauelement vom Feldeffekttyp,insbesondere zur Realisierung von logischen Funktionen
DE2604088A1 (de) Integrierte halbleiterschaltung
DE1916927A1 (de) Integriertes Halbleiterbauelement
DE10230716A1 (de) Leistungsmodul
DE2531249A1 (de) Vielschicht-thyristor
DE3926944A1 (de) Mosfet mit darin enthaltenem stromspiegel-fet
DE3838964A1 (de) Kaskoden bimos-treiberschaltung
DE4227840C2 (de) MOS-Leistungsschalttransistor
DE69834451T2 (de) Schutzvorrichtung für einen integrierten MOS-Transistor gengen Spannungsgradienten
DE2451364C2 (de) Digital steuerbarer MOS-Feldeffektkondensator

Legal Events

Date Code Title Description
8101 Request for examination as to novelty
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 29/78

8172 Supplementary division/partition in:

Ref document number: 4245057

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 4245057

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
8320 Willingness to grant licences declared (paragraph 23)
8327 Change in the person/name/address of the patent owner

Owner name: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

R082 Change of representative

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUSSER,

R081 Change of applicant/patentee

Owner name: FUJI ELECTRIC CO., LTD., KAWASAKI-SHI, JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

Owner name: FUJI ELECTRIC CO., LTD., JP

Free format text: FORMER OWNER: FUJI ELECTRIC SYSTEMS CO., LTD., TOKYO/TOKIO, JP

Effective date: 20110826

R082 Change of representative

Representative=s name: GRUENECKER PATENT- UND RECHTSANWAELTE PARTG MB, DE

Effective date: 20110826

Representative=s name: GRUENECKER, KINKELDEY, STOCKMAIR & SCHWANHAEUS, DE

Effective date: 20110826

R071 Expiry of right
R071 Expiry of right