DE2604088A1 - Integrierte halbleiterschaltung - Google Patents

Integrierte halbleiterschaltung

Info

Publication number
DE2604088A1
DE2604088A1 DE2604088A DE2604088A DE2604088A1 DE 2604088 A1 DE2604088 A1 DE 2604088A1 DE 2604088 A DE2604088 A DE 2604088A DE 2604088 A DE2604088 A DE 2604088A DE 2604088 A1 DE2604088 A1 DE 2604088A1
Authority
DE
Germany
Prior art keywords
munich
drain
layer
resistor
wiesbaden
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE2604088A
Other languages
English (en)
Other versions
DE2604088B2 (de
Inventor
Izuhiko Nishimura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Suwa Seikosha KK
Original Assignee
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Suwa Seikosha KK filed Critical Suwa Seikosha KK
Publication of DE2604088A1 publication Critical patent/DE2604088A1/de
Publication of DE2604088B2 publication Critical patent/DE2604088B2/de
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/081Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit
    • H03K17/0814Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit
    • H03K17/08142Modifications for protecting switching circuit against overcurrent or overvoltage without feedback from the output circuit to the control circuit by measures taken in the output circuit in field-effect transistor switches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

BLUMBACH · WESER · BERGEN · KRAMER
PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
Postadresse München: P3tentccnsult 8 München 60 Radeckestraße 43 Telefon (089)883603/883604 Telex 05-212313 Postadresse Wiesbaden: Paientconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/5*51998 Telex 04-186237
76/8701
Kabushiki Kaisha Suvia Seikosha
3-4, 4-chome, Ginza, Chuo-ku, Tokio, Japan
Integrierte Halbleiterschaltung
Die Erfindung betrifft eine integrierte Halbleiterschaltung mit isolierte Steuerelektroden aufweisenden Feldeffekt-Bauelementen.
Aufgabe der Erfindung ist es, einen Durchbruch eines MOS-IC (integrierte Schaltung mit isolierte Steuerelektroden aufweisenden Feldeffekt-Transistoren) aufgrund eines äußeren elektrischen Feldes zu verhindern.
Insbesondere soll mit der vorliegenden Erfindung ein dielektrischer Durchbruch zwischen einer mit einem Außenanschluß ver-
Θ09832/0748
München: Kramer · Dr.Weser · Hirsch — Wiesbaden: Blumbach · Dr. Bergen · Zwirner
bundenen Drainzone des MOS-Bauelementes und einer mit der Drainzone verbundenen Steuerelektrode verhindert werden sowi-e ein sekundärer Durchbruch der Sperrschicht zwischen der Drainzone und einem Substrat beim Anlegen einer hohen Spannung an die Drainzone durch statische Elektrizität oder dergleichen.
Diese Aufgabe wird mit einer integrierten Halbleiterschaltung mit den Merkmalen des Anspruchs 1 oder des Anspruchs 2 gelöst.
Vorteilhaft ist, daß' zur Herstellung der erfindungsgemäßen integrierten Halbleiterschaltung keine spezielle Änderung des allgemeinen Herstellungsverfahrens erforderlich ist.
Im folgenden werden die Erfindung und ihre Vorteile anhand eines Ausführungsbeispiels näher erläutert. In der zugehörigen Zeichnung zeigen:
Fig. 1 eine grobe Schnittansicht zur Darstellung des Aufbaus einer MOS-Vorrichtungj
Fig. 2 eine grobe Schnittansicht zur Darstellung des Aufbaus einer C-MQS -Vorrichtung;
Fig. 3 ein Ersatzschaltbild zur Darstellung des elektrischen Potentials, das an den Drain-Ausgangsanschluß der C-MOS-Vorrichtung angelegt wird;
Fig. 4 ein Ersatzschaltbild zur Darstellung des erfindungsgemäßen Prinzips; ·
609832/0748
Pig.,,..5 eine Draufsicht auf einen Teil der erfindungsgemäßen integrierten Schaltung; und
Fig. 6 und 7 Modelldiagramme zur Darstellung der durch die Sperrspannung im Übergang verursachten Verarmungsschicht in Abhängigkeit vom Abstand zwischen stark dotierten Diffusionsschichten.
Fig. 1 zeigt den Aufbau eines allgemein gebräuchlichen MOS-Bauelementes. Fig. 1 zeigt eine Ausführungsform eines P-Kanal-MOS-Bauelementes, das ein schwach dotiertes N-Substrat 10, eine Source-Zone 12 und eine Drainzone 11, die durch Einbringen einer starken P-dotierenden Diffusion in das Substrat 10 gebildet sind, und eine Gate-Elektrode YJ aufweist, die aus einem Metall wie Al auf einer dünnen isolierenden Schicht 15 aus SiOp oder dergleichen hergestellt ist. 18 ist eine Drainelektrode,
in
die mit der Drainzone 11 durch eine Öffnung/der Oxidschicht verbunden ist. 19 ist eine Source-Elektrode, die ohmisch mit dem Substrat 10 verbunden werden kann, und zwar in diesem Fall durch eine stark dotierte N-Diffusionsschicht 15· 16 ist eine dicke isolierende Schicht, die zur Verringerung der Verdrahtungskapazität oder dergleichen gebildet wird. In diesem Fall kann der zwischen der Drainzone 11 und der Source-Zone 12 fließende Strom in Abhängigkeit vom elektrischen Potential der Gate-Elektrode VJ gegenüber dem Substrat 10 gesteuert werden.
Integrierte C-MOS-Schaltungen (integrierte komplementäre MOS-Schaltungen) mit einer Kombination aus P- und N-Kanal-MOS-Bau-
609832/0748
elementen werden hergestellt und für verschiedene Zwecke verwendet, da sie zur Verwirklichung von Logikschaltungen beitragen können, die sich zur Energieversorgung mit Strömen im Mikroamperebereich betreiben lassen. Fig. 2 zeigt eine Ausführungsform eines Grundaufbaus dieser Schaltungsart. In Fig. 2 ist eine schwach dotierte P-Schicht 31 in einem schwach dotierten N-Substrat 30 gebildet. 32 und 33 sind eine Source- bzw. eine Drainzone eines N-Kanal-MOS-Bauelernentes. 36 und 37 sind eine Drain- bzw. eine Source-Zone eines P-Kanal-MOS-Bauelementes. Die Drainzonen 33 und 36 sind durch eine Elektrode 44 verbunden, um einen Ausgangsanschluß der C-MOS-Vorrichtung zu erzeugen. Gate-Elektroden 42 und 43 bilden einen gemeinsamen Eingangsanschluß, der über eine gemeinsame Elektrode betrieben wird. Bei einer P-Schicht 34 und einer N-Schicht 38 handelt es sich um stark dotierte Diffusionsschichten, die vorgesehen sind, um eine Kopplung der Bauelemente zu verhindern und an die einzelnen Substrate Potentiale anzulegen, und sie werden Gürtelzonen oder Stopper genannt. 45 und 46 sind eine Source- bzw. eine Substratelektrode. An die Elektrode 45 wird negatives Potential und an die Elektro'de 46 positives Potential angelegt. 40 ist eine Gate-Schicht. 41 ist eine Isolierschicht. Demgemäß kann man schließen, daß die Durchbruchspannung der C-MOS-Vorrichtung die Gesamtheit aus der dielektrischen Durchbruchspannung der Gate-Schicht 40 und aus der jeweiligen Durchbruchspannung der Sperrschicht zwischen den beiden Substratarten, nämlich der P-Schicht 31 und der N-Schicht 30, zwischen der Drainzone 32 und der P-Schicht 31 und zwischen der Drainzone 36 und der N-
603832/0748
Schicht 30 ist.
Bei den vorstehenden Durchbruchspannungen wird der dielektrische Durchbruch des in Sperrichtung vorgespannten Übergangs bei einer bestimmten Spannung gegenüber dem Durchbruch durch ein äußeres elektrisches Feld mit relativ niedriger Energie-dichte, wie die statische Elektrizität, bewirkt. Dies führt bis zu einem bestimmten Grad nicht zu einem irreversiblen Durchbruch und der in Sperrichtung vorgespannte Übergang kehrt zum normalen Zustand zurück, wenn das angelegte Potential abgeschaltet oder weggenommen wird. Dies wird als primärer Durchbruch des Übergangs bezeichnet. Im Fall des dielektrischen Durchbruchs der isolierenden Gateschicht tritt jedoch ein Kurzschluß zwischen der Gate-Elektrode und dem unter dem Gate liegenden Substrat usw. auf,
Um der zum irreversiblen Durchbruch der Vorrichtung führt./das an das Gate angelegte Potential unterhalb der dielektrischen Gate-Durchbruchspannung infolge Atmens der dem Gate-Teil zugeführten „ elektrischen Ladung zu halten, wird ein als Gate-Klemmdiode bezeichneter Schutzmechanismus angewendet.
Wenn ein äußeres elektrisches Feld in Durchlaßrichtung an den Übergang der Gate-Klemmdiode angelegt wird, wird die elektrische Ladung durch den in Vorviärtsrichtung vorgespannten Übergang absorbiert. Demzufolge wird dem Gateteil kaum Potential zugefügt. Wenn das äußere elektrische Feld in Sperrichtung an diesen Übergang angelegt wird, erhöht sich das Potential des Übergangsteils bis zu derjenigen Spannung, bei welcher der
609832/0748
primäre Durchbruch des Übergangs bewirkt wird, und danach wird, die äußere elektrische Ladung durch den primären Durchbruch des Übergangs absorbiert und dasjenige Potential, welches höher als die primäre Durchbruchspannung der Diode ist, wird dem Gateteil nicht zugeführt, da der Übergang nicht in den zweiten Durehbruch gebracht wird. Das Gate wird folglich dadurch geschützt, daß die primäre Durchbruchspannung des Übergangs niedriger als die Durchbruchspannung des Gates gemacht wird.
Für das vorstehend Gesagte ist Voraussetzung, daß ein primärer Durehbruch des Übergangsteils bewirkt wird, der sich gleichmäßig über nahezu dessen gesamten Bereich erstreckt. Im praktischen Fall geht der primäre Durehbruch jedoch von demjenigen Teil aus, in welchem das Potential relativ konzentriert ist, und zwar aufgrund einer außergewöhnlichen Diffusion und so weiter, die durch einen Fehler in dem das Substrat bildenden Halbleiter und in der Diffusion verursacht wird, und falls das angelegte Potential rasch ansteigt, konzentriert sich der Strom auf einen Teil des Übergangs. Demzufolge kann der Übergang desjenigen Teils, auf welchen sich der elektrische Strom konzentriert, in den primären Durehbruch gehen.
Diese Erscheinung zeigt, daß der mit dem Außenanschluß verbundene Drainübergang der MOS-Vorrichtung selbst aufgrund der elektrischen Ladung eines elektrostatischen Feldes durchbrechen kann, was tatsächlich aus der Tatsache bekannt ist, daß auch Durchbrüche des Drainteils unter den Bauelementedurchbrüchen gefunden werden,
60 983 2/0748
die beim Einbau der integrierten Schaltungen oder beim Transport eingepackter integrierter Schaltungen verursacht werden.
Fig. 3 zeigt ein Ersatzschaltbild, an .welchem die Erscheinung des Draindurchbruchs der MOS-Vorrichtung durch ein äußeres elektrisches Feld erläutert wird, und zwar für den Fall einer C-MOS-Schaltung. Aus Fig. 2 ist bekannt, daß die Drainzonen des P-Kanal-MOS-Bauelementes 60 und des N-Kanal-MOS-Bauelementes 61 Übergänge besitzen, die entsprechenden Dioden 6j>, 64 äquivalent sind, die zum Substrat hin reichen und dasselbe Potential wie zwei Energiequellen haben. 62 ist ein gemeinsames Gate der C-MOS-Vorrichtung. 65 ist eine Diode, welche den Übergang zwischen den Substraten, nämlich dem P-leitenden und. dem N-leitenden, darstellt. Wenn entweder eines oder beide der durch die Energiequellen 70 oder 71 bestimmten Potentiale zwischen die beiden Energiequellen V+, V" und den Drainausgangsanschluß 66 gelegt werden, werden die Dioden 63, 64, 65 je zu Sperrschichten, und die an jede Diode angelegte inverse Spannung wird bis zur inversen Durchbruchspannung des Übergangs erhöht. Wenn jedoch dem Anschluß 66 ein impulsförmiges Potential zugeführt wird, wie es zuvor bei der Gate-Klemmdiode erwähnt worden ist, tritt häufig durch den primären Durchbruch in den inversen Übergängen der Dioden 63, 64, 65 ein sekundärer Durchbruch auf. IM bis außerdem der sekundäre Durchbruch den inversen Übergang 65 zwischen den Energiequellen erreicht, sind häufig die Übergänge 63, 64 der Drainzonen in der Nähe des äußeren Anschlusses durchgebrochen, da bei dem Aufbau der integrierten Schaltung der Wider-
609832/0748
standstell 72 dazwischen liegt.
Diese Probleme lassen sich mit der erfindungsgemäßen integrierten Halbleiterschaltung ohne spezielle Änderung des generellen Verfahrens zur Herstellung der integrierten Schaltung lösen.
Fig. 4 stellt ein Ersatzschaltbild zur Darstellung des erfindungsgemäßen Prinzips dar. Ein Widerstand 86 ist zwischen die Drainzone des aus einem P- und einem N-Kanal-MOS 80, 8l zusammengesetzten C-MOS-Inverters und einen Ausgangsanschluß 88 eingefügt. 83 und 84 sind wie in Fig. J> Dioden, die den Drainübergängen des P- und N-Kanal-MOS 8ö, 8l äquivalent sind. 82 ist ein gemeinsames Gate des C-MOS-Inverters. 87 ist eine Diode, die den Übergang zwischen der Plus-Energiequelle V und der Minus-Energiequelle Y" darstellt. Wenn wenigstens eines der elektrischen Potentiale 90 oder 91> welche die Dioden 83 und 84 in Sperrichtung vorspannen, zwischen den Außenanschluß 88 und die Energiequelle gelegt wird, wird das impulsförmige elektrische Potential zu einem bestimmten Grad absorbiert und der Wert seines Stroms wird durch die aus dem Widerstand 86 und einem inneren Kondensator 85 zusammengesetzte Zeitkonstantenschaltung beschränkt, so daß der sekundäre Durchbruch des Übergangs der Dioden 83 und 84 vermieden wird. Durch Experimente ist tatsächlich bestätigt worden, daß, wenn der Widerstand einen Wert von 100 Λ bis 100 kJflauf weist, die Spitze des impulsförmigen äußeren elektrischen Potentials, das den sekundären
609832/0748
Durchbruch der Übergänge der Dioden 83 und 84 verursacht, auf das Zwei- bis Zehnfache und ein Mehrfaches davon erhöht wird. Wenn es auch erwünscht ist, den Wert des Widerstandes 86 möglichst groß zu machen, um die Drainzone zu schützen, kann er jedoch im Hjrblick auf die äußere Last nicht viel vergrößert werden, da der Widerstand 86 in Serie zur Ausgangsimpedanz des aus den Transistoren 80 und 8l zusammengesetzten C-MOS-Inverters geschaltet werden muß. Wenn beispielsweise eine TTL (Transistor-Transistor-Logik) niedriger elektrischer Leistung entsprechend der Jk L-Serie von Texas Instruments getrieben wird, muß bei einer Energiequelle mit 5 V ein Ausgangsstrom von 0,2 mA garantiert werden, und der Wert des Widerstandes 86 muß unter 2,5 kjfl liegen, um zu erreichen, daß die Spannungsverringerung durch den Widerstand 86 0,5 V ist. Wenn dagegen im Fall einer Flüssigkristallanzeigezelle eine Last mit einer Impedanz von einigen Megohm bis einigen 10 Megohm oder mehr getrieben wird, kann der Widerstand einige 100 k/I bis einige Megohm aufweisen. Wenn am Ausgang einige mA bis einige 10 mA erforderlich sind, wie bei den allgemeinen Treibmethoden der TTL oder lichtemittierenden Dioden, muß der Widerstand einige 100 Ohm bis einige 10 0hm oder weniger haben. Zur Herstellung des Widerstandes 86 wird die Diffusionsschicht, welche dieselbe wie die den MOS-Transistor bildende Diffusionsschicht ist, oder die Diffusionsschicht, welche ein Substrat für den Aufbau der C-MOS-Vorrichtung ist, diffundiert, und amorphes Silicium, das verwendet wird, wenn als Widerstand eine Silicium-Gate-MOS-Vorrichtung verwendet wird, oder das Verfahren, bei welchem ein Metall wie
609832/074S
Al, bei welchem es sich um eine Elektrode handelt, sorgfältig geätzt wird, um als Widerstand verwendet zu werden, kann verwendet werden, und jede dieser Elektroden wird derzeit zur Herstellung integrierter Schaltungen verwendet und bringt kein wirkliches Problem mit sich.
Als weitere Methode zur Vermeidung des sekundären Durchbruchs sollte eine Methode zur Verhinderung des sekundären Durchbruchs des Übergangs 87 zwischen den Dioden 83 und 84 und der Energiequelle, der den Drainübergang in Fig. 3 zeigt, angewendet werden. Für diesen Zweck ist es erfindungsgemäß möglich, den einleitenden Durchbruch zwangsläufig in einem relativ breiten Teil des Übergangs zu verursachen, um die abnormale Stromkonzentration zu vermeiden, die durch den einleitenden Durchbruch des Übergangs verursacht wird, der in einem fehlerhaften Teil des Halbleiters und im Teil abnormaler Diffusion auftritt.
In Fig. 2 ist die Durchbruchsspannung der Drainzonen 33 36 entsprechend dem Abstand zwischen den Stoppern 34 und 38 eher generell bestimmt als die Durchbruchsspannung des Über-
j edem
gangs zwischen/Substrat 3I und 30. Der Grund dafür ist, daß die Durchbruchsspannung des Übergangs diejenige Spannung ist, die auftritt, wenn das elektrische Feld, das der sich zur Sperrschicht erstreckenden Verarmungsschicht hinzugefügt wird, oberhalb der Isolatorintensität liegt, und daß, wenn die stark dotierten Diffusionsschichten, welche die Drainzone und den
609832/0748
Stopper bilden können, einander benachbart sind, die Verarmungsschicht, die sich zwis chen diesen aufgrund der Sperrspannung erstreckt, schmaler ist als die Verarmungsschicht gegenüber der dünnen Diffusionsschicht, wie den Substraten J>1 und 350. Die Fig. β und 7 erläutern den vorstehend erwähnten Gedankengang.
In Fig. 6 ist der Abstand, zwischen stark dotierten Diffusionsschichten relativ groß, und 261 und 262 zeigen die Maskenposition der starken P- und N-Mffusion im N-Substrat 250. 252 bzw. 253 sind deren Endpunkte. 263 ist eine Kurve, welche den Leitfähigkeitstyp und die Dichte der tatsächlichen Diffusion darstellt. 251 zeigt die Breite der durch die Sperrspannung verursachten Verarmungsschicht.
(be
Fig. yvtrifft den Fall, daß der Abstand zwischen der stark dotierten P-leitenden Diffusionsschicht 271 und der stark dotierten N-leitenden Diffusionsschicht 272 relativ klein ist. Die Ausdehnung der Verarmungsschicht für den Fall, daß eine Sperrspannung angelegt wird, die der in Fig. 6 angelegten gleich ist, ist mit 255 gekennzeichnet.
Aus vorstehenden Tatsachen kann man finden, daß die Durchbruchspannung für den Fall, daß zwei Typen stark dotierter Diffusionszonen dicht beieinanderliegen, durch den Abstand bestimmt ist, und daß die Durchbruchsspannung umsomehr abfällt, je kleiner der Abstand ist. Für den Fall, daß die stark dotierten Diffusionsschiehten diiit beieinander liegen, kann man gleich-
9832/0748
förmige Übergänge erhalten, die vergleichsweise weniger durch Defekte des Halbleiters oder abnormale Diffusion beeinflußt werden. Aufgrund dieser Tatsache ist es möglich, daß der primäre Durchbruch in einem relativ breiten Übergang bewirkt wird, und. die Konzentration elektrischen Stroms , die den sekundären Durchbruch mit sich bringt, wird dadurch verhindert, daß der Abstand zwischen stark dotierten Diffusionsschichten klein gemacht wird, welche die die Drainzonen darstellenden Dioden 85 und 84 in Fig. 4 und den Übergang 87 zwischen den Substraten bilden, und daß die Durchbruchsspannung auf einen Bereich reduziert wird, der keinen Einfluß auf die Durchbruchsspannung der gesamten integrierten Schaltung hat. Wie Fig. 4 zeigt, wird für den Fall, daß der Widerstand 86 durch eine diffundierte Schicht gebildet wird, der Übergang 93 auf der Seite des Eingangsanschlusses erzeugt. Dem Übergang wird direkt das äußere elektrische Potential zugeführt, diese Schwierigkeit kann jedoch durch dieselben Maßnahmen gelöst werden. Überdies ist es möglich, einen dielektrischen Durchbruch zwischen der Gate-Elektrode und der an die Drainzone angelegten Hochspannung zu verhindern.
Ergreift man jedoch dieselben Maßnahmen für alle Übergänge in der integrierten Schaltung, bewirkt dies einen Abfall der gesamten Durchbruchsspannung, da die Änderung eines jeden Abstandes zwischen stark dotierten Diffusionszonen im Hinblick auf die Maskengenauigkeit und Ausrichtfehler ansteigt, und dies wird zur Ursache eines Abfalls der Herstellungsausbeute. Demge-
609832/0748
maß genügt es, daß die zuvor genannten Maßnahmen lediglich in demjenigen Teil getroffen werden, der mit dem Außenanschluß verbunden ist. Die Durchbruchsspannung wird dadurch herabgesetzt, daß die Diffusionsschichten einander nur im notwendigen Teil angenähert werden, und zwar auf einen Abstand, der einige /im bis höchstens 200 ^m beträgt» Die Durchbruchsspannung anderer Übergänge beläßt man hoch. Demgemäß kann der. Schutzzweck der Vorrichtung erreicht werden, ohne daß die Ausbeute und die gesamte Durchbruchsspannung abfällt.
Pig. 5 zeigt die Draufsicht auf eine dem "vorstehend Erwähnten entsprechende erfindungsgemäße Ausführungsform. Sie zeigt eine Source-Zone 102 und. eine Drainzone IO3 einer N-Kanal-MOS-Vorrichtung, eine Source-Zone 105 und eine Drainzone 106 einer P-Kanal-M0S-Vorrichtung, eine positive Versorgungselektrode 111, eine negative Versorgungselektrode 112 und eine Gate-Elektrode 108. Eine P-Schicht 104 und eine N-Schicht I07 bilden Stopper für die N-Kanal- bzw. die P-Kanal-MOS-Vorrichtung und 101 ist eine schwach dotierte P-diffundierte Schicht zur Bildung einer MOS-Vorrichtung. Die P- und die N-Drainzone werden durch eine Drainelektrode vereint und sie sind mit der Ausgangsanschlußelektrode 121 über einen Widerstand 120 verbunden, der aus der diffundierten Schicht hergestellt Jst. 122 bis 126 verringern die Durchbruchsspannung im Vergleich zu anderen Übergangsteilen dadurch, daß der Abstand zwischen jeder stark dotierten Zone klein gemacht wird, und so verhindern sie den sekundären Durchbruch der gesaraten Übergänge. Wie man aus Fig. 5 sieht, kann
609832/0748
der genannte Abstand, bei der Maskenherstellung der stark dotierten P- oder der stark dotierten N-Schicht festgelegt werden, und es braucht lediglich eine Maskenplatte zur Neueinstellung umgebildet zu werden.
6098-32/0748

Claims (2)

  1. BLUMBACH . WESER . BERGEN · KRAM ZWIRNER . HIRSCH
    PATENTANWÄLTE IN MÜNCHEN UND WIESBADEN
    Postadresse München: Patentconsult 8 München 60 Radedcestraße 43 Telefon (089) 883603/883604 Telex 05-212313 Postadresse Wiesbaden: Patentconsult 62 Wiesbaden Sonnenberger Straße 43 Telefon (06121)562943/561998 Telex 04-186237
    76/8701
    Patentansprüche
    ( I,j Integrierte Kalbleiterschaltung mit Feldeffekt-Vorrichtungen >—■-
    mit isoliertem Gate, dadurch gekennzeichnet, daß zwischen eine direkt mit einem Außenanschluß (88) verbundene Drainzone (103, 106) und diesen Außenanschluß (121) ein Widerstand (120) geschaltet ist.
  2. 2. Integrierte Halbleiterschaltung mit Feldeffekt-Vorrichtungen mit isoliertem Gate, dadurch gekennzeichnet, daß die Schaltung derart aufgebaut ist, daß eine Sperrschicht (83, 84), die zwischen einer direkt mit einem Außenanschluß (88) verbundenen Drainzone und wenigstens einer von zwei der Drainzone Energie zuführenden Energiequellen (90, 91) gebildet ist, oder wenigstens eine zwischen den beiden Energiequellen (90, 91) gebildete Sperrschicht (87) einen primären Durchbruch bei einer Spannung verursacht, die infolge Einfügung eines Widerstandes (86) niedriger als eine vorbestimmte Spannung ist, und zwar an einer von den anderen Sperrschichten der ■ integrierten Schaltung verschiedenen vorbestimmten Stelle.
    München: Kramer · Dr.Weser -H'.TSÖT *WVMi6*<Jvfi B1-"""*^. Bergen · Zwirner
    609832/0748
    Leerseite
DE2604088A 1975-02-03 1976-02-03 Integrierte Halbleiterschaltung Ceased DE2604088B2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP50014112A JPS5189392A (de) 1975-02-03 1975-02-03

Publications (2)

Publication Number Publication Date
DE2604088A1 true DE2604088A1 (de) 1976-08-05
DE2604088B2 DE2604088B2 (de) 1981-01-15

Family

ID=11852021

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2604088A Ceased DE2604088B2 (de) 1975-02-03 1976-02-03 Integrierte Halbleiterschaltung

Country Status (3)

Country Link
US (1) US4062039A (de)
JP (1) JPS5189392A (de)
DE (1) DE2604088B2 (de)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53114965U (de) * 1977-02-18 1978-09-12
JPS603585Y2 (ja) * 1977-02-23 1985-01-31 三洋電機株式会社 コンプリメンタリーmos半導体装置の保護装置
US4209796A (en) * 1977-11-21 1980-06-24 Massachusetts Institute Of Technology Charge-flow transistors having metallization patterns
US4302765A (en) * 1978-09-05 1981-11-24 Rockwell International Corporation Geometry for fabricating enhancement and depletion-type, pull-up field effect transistor devices
JPS5618469A (en) * 1979-07-24 1981-02-21 Fujitsu Ltd Semiconductor device
JPS5737876A (en) * 1980-08-20 1982-03-02 Hitachi Ltd Semiconductor integrated circuit apparatus
JPS5836506B2 (ja) * 1980-11-20 1983-08-09 富士通株式会社 半導体記憶装置
JPS57141962A (en) * 1981-02-27 1982-09-02 Hitachi Ltd Semiconductor integrated circuit device
JPS5825264A (ja) * 1981-08-07 1983-02-15 Hitachi Ltd 絶縁ゲート型半導体装置
JPS5890450U (ja) * 1981-12-11 1983-06-18 黒谷 信子 照合カ−ド
JPS59231850A (ja) * 1983-06-14 1984-12-26 Mitsubishi Electric Corp 相補形mos半導体集積回路装置
JPS6010765A (ja) * 1983-06-30 1985-01-19 Fujitsu Ltd 半導体装置
US4589002A (en) * 1984-07-18 1986-05-13 Rca Corporation Diode structure
JPS6136946A (ja) * 1984-07-30 1986-02-21 Nec Corp 半導体装置
JPS61164249A (ja) * 1985-01-16 1986-07-24 Fujitsu Ltd 半導体装置
US5060037A (en) * 1987-04-03 1991-10-22 Texas Instruments Incorporated Output buffer with enhanced electrostatic discharge protection

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3673428A (en) * 1970-09-18 1972-06-27 Rca Corp Input transient protection for complementary insulated gate field effect transistor integrated circuit device

Also Published As

Publication number Publication date
DE2604088B2 (de) 1981-01-15
US4062039A (en) 1977-12-06
JPS5189392A (de) 1976-08-05

Similar Documents

Publication Publication Date Title
DE3834841C2 (de) Integrierte Anordnung in einem Substrat zur Vermeidung parasitärer Substrateffekte
DE2604088A1 (de) Integrierte halbleiterschaltung
DE4110369C2 (de) MOS-Halbleiterbauelement
DE3603953C2 (de) Gate-Array-Halbleiteranordnung in CMOS-Technologie
DE2047166B2 (de) Integrierte Halbleiteranordnung
DE2841429A1 (de) Cmos-polaritaetsumkehrschaltung
DE2510604C2 (de) Integrierte Digitalschaltung
DE2252371B2 (de) Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren
DE2832154C2 (de)
EP0217065B1 (de) Integrierte Schaltung in komplementärer Schaltungstechnik mit einem Substratvorspannungs-Generator
DE2341899B2 (de) Integrierte Halbleiterschaltung und Verfahren zu ihrem Betrieb
DE3615690C2 (de) Integriertes Schutzelement, insbesondere für Eingänge in MOS-Technologie von integrierten Schaltungen
EP0029163B1 (de) Lichtzündbarer Thyristor und Verfahren zu seinem Betrieb
DE2030423A1 (de) Integrierte Metall Oxid Halbleiter schaltung mit einer Schutzschaltung gegen Spannungsstoßc
DE2539967C2 (de) Logikgrundschaltung
DE2852200A1 (de) Integrierte logische schaltung
DE1947937A1 (de) Inverter mit Isolierschicht-Feldeffekttransistoren
EP0656659B1 (de) ESD-Schutzstruktur für integrierte Schaltungen
DE2015815A1 (de) Schutzschaltung für gitterisolierte Feldeffekttransistoren
EP0732810A2 (de) Steuerbahrer Halbleiterschalter
DE19518339A1 (de) Halbleiterspeichereinrichtung und ein Verfahren zur Benutzung derselben
DE1803175A1 (de) Flip-Flop
DE2718185A1 (de) Halbleiter-verbundanordnung fuer hohe spannungen
DE2559361A1 (de) Halbleiterbauteil
DE2628210C3 (de) Logischer Schaltkreis mit einer Vielzahl von Einzelschaltkreisen

Legal Events

Date Code Title Description
8263 Opposition against grant of a patent
8235 Patent refused
8227 New person/name/address of the applicant

Free format text: KABUSHIKI KAISHA SUWA SEIKOSHA, SHINJUKU, TOKIO/TOKYO, JP

8228 New agent

Free format text: BLUMBACH, P., DIPL.-ING., 6200 WIESBADEN WESER, W., DIPL.-PHYS. DR.RER.NAT. KRAMER, R., DIPL.-ING.,PAT.-ANW., 8000 MUENCHEN