DE2252371B2 - Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren - Google Patents
Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen FeldeffekttransistorenInfo
- Publication number
- DE2252371B2 DE2252371B2 DE2252371A DE2252371A DE2252371B2 DE 2252371 B2 DE2252371 B2 DE 2252371B2 DE 2252371 A DE2252371 A DE 2252371A DE 2252371 A DE2252371 A DE 2252371A DE 2252371 B2 DE2252371 B2 DE 2252371B2
- Authority
- DE
- Germany
- Prior art keywords
- transistors
- field effect
- transistor
- terminal
- logic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
- H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
- H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Logic Circuits (AREA)
Description
60
Die vorliegende Erfindung betrifft ein Schwellwerk
Verknüpfungsglied mit mindestens zwei Eingangsklcmmen. einer Aiisgangsklemme und einer die zwi-
sehen zwei Betriebsspannungsklemmcn in Reihe geschalteten Kanäle zweier Feldeffekttransistoren entgegengesetzten Leitungstyps enthaltenden komple
mentär-symmetrischen Feldeffekitransistor-Inverterschaltung fiir jede Eingttngsklemme.
Es sind Schweüvvert-Verknüpfungsglieder mit Eingängen gleicher Richtung sowie solche mit verschieden gewichteten Eingängen bekannt Bei einem
bekannten Schwellwert-Verknüpfungsglied, das mit Summenbildung arbeitet, wird eine Anzahl von Signa
lcn einem gemeinsamen Schaltungspunkt zugeführt,
und es wird durch einen mit diesem Seftaltungspunki
verbundenen Verstärker festgestellt, ob die Summe der Signale einen vorgegebenen Spannungssehwellweii
überschreitet. Bei Schaltungen dieser Art treten jedoch häufig Toleranzprobleme auf. d. h.daß es schwierig
ist, zwischen Summensignalen, die einer binaren /. entsprechen und solchen, die einer binaren 0 einsprechen, zu unterscheiden, insbesondere wenn viele
Eingangssignale, die den Binärziffern L bzw. 0 entsprechen,
/u verarbeiten sind und .'-mn impulse oik··
Rauschen auftreten können. Manche bekannte Schwellweri-Verknüpfungsglieder enthalten außei dem
LimMiigsMiMial-Kopplunuselemenlc. die sich nichi
ohne weiieres in einer integrierten Schaltung reahsieien
lassen.
l-.sgihi auch bereits mit bipolaren Transistoren ausgebaute
Sch w eil w crt-Verkniipfungsscha Innigen, bei
denen die oben geschilderten Probleme wcitgeheiu!
gelöst sind. Diese Schaltungen lassen sich jedoch nicht ohne weiteres mit I eldeffekllransistorschaltungen.
z. B. Metall-Oxid-Halblcitcr-Schaltungen IMOS-Schaltungen),
die immer größere Bedeutung bekommen, verwenden.
Der vorliegenden Erfindung liegt die Aufgabe zugrunde,
ein mit Feldeffekttransistoren realisierbares Schwellwert-Verknüpfungsglied anzugeben, das sich
ohne Schwierigkeiten zusammen mit den üblichen
Feldeffektlransislorschaltungen verwenden läßt und
die oben geschilderten Nachteile ebenfalls vermeidet
Diese Aufgabe wird gemäß der Erfindung durch ein
Schwellwcit-Vcrknupfungsglicd der eingangs genannten
Art gelöst, das dadurch gekennzeichnet ist. daß jede Eingangsklcmme in an sich bekannter Weise an
die Steuerclektrodcn eines verschiedenen Paares von Feldeffekltransistoren einer Inverterschaltung angeschlossen
ist und daß die Ausgangsklemme eine dem ganzen Verknüpfungsglied gemeinsame Verbindung
enthüll, welche mit allen Reihenschaltungen dort, wo
der Transistor des einen Leitungstyps mit dem des anderen Leitungstyps zusammengeschaltet ist. verbunden
ist.
Das Schwcllwert-Vcrknüpfungsglied gemäß der Erfindung
enthält also mehrere komplementär-symmetrische FeldclTekttransistor-1ηvcrtcrschaltungcn. denen
verschiedene Eingangssignale zugeführt sind und deren Ausgänge alle an eine gemeinsame Aiisgangsklemme
für das Verknüpfungsglied angeschlossen sind.
Bestimmte Ausführungsformen des vorliegenden Verknüpfunesgliedes eignen sich für die Realisierung
von Schwellwertfunktionen mit gleichem Eingangsgewicht, während mit anderen Ausfiihrungsformen
Schwellwertfunktionen mit unterschiedlicher Eingangssignalwichtung realisiert werden können.
Der Erfindungsgedankc sowie Ausgestaltungen und Weiterbildungen der Erfindung werden im folgenden
an Hand von Ausführungsbeispielen unter Bezugnahme auf die Zeichnung näher erläutert: es zeigt
Fig. 1 ein Schaltbild eines Schwellwerk Verknüpfungsgliedes mit drei Eingängen.
pig. 2 ein Schallbild eines Sehwellwert-Verknüp-(•unjjSjj|iedes
mit vier Eingängen, die die Gewichte 2.
l_ j b/w I haben, und
pig .1 einen abgewandeilen Teil des Verkniipfungsgliedes
gemäß F i g. 2. s
Pus in Fig· I dargestellte Schwellweri-VerknüpfungXgli"!
hat drei Eingänge und arbeitet als Majoriläis-Vliniiriiätsglied.
wenn die Kanüle der Transistn- ren P, /Ί "pd ^i N3 gleiche Widerstände haben
Das Verknüpfungsglied enthüll drei komplementärsymmetrische
Metall-Oxid-Halbleiter-I cldeffekttransjstor-l
inerter (CMC)S-FKT-In verier ι. die miteinander
eine Komplement-Schwellwertfunktion, wie die Minoritätsfunktion,
realisieren, und einen vierten Inverter zum Er/eugen eines normierten Ausgangssignals entsprechend
der »richtigen«, d. h. nicht komplementierten
Schwellwertsfunktion wie der Majoritätsfunkiion.
Das err.te Transistorpaar, das typisch und wie die
anderen gehaltet ist, besteht aus einem I raiisistnr P,
vom p-'l">P· «Jessen Kanal (steuerbar Stromsirecke)
mit den; Kanal eines Transistor-. S1 vom ii-Ίνρ in
Reihe geschaltet ist. Die Einitterelekiiode .!es Transistors
/', i>\ mit einer Klemme Kl. an dei eine Betriebsspannung
-f Fliegt, verbunden, und die Kollektorclekirnde
dieses Transistors ist an die Kollektor- .\s elektrode des Transistors /V1 angeschlossen I )ie
GATI-I ektroden der Transistoren P1 und V1 sind
mit einei Kingangsklemmc 12 Pu 1 ein F'iigangssignal
.V1 verbunden. Die Emitterelektrode des Transistors V1 ist an eine Klemme 14 angeschlos·, -n. an der
eine Betriebsspannung - F liegt. Die eben beschriebene
Schaltung ist eine Inverterschaltung, die Pur sich allein bekannt ist, siehe /. B. die I.'SA.-Patentschrift
3 260X6.1
Bei dem in Fig. 1 dargestellten Ausilihrungs- <<
beispiei des vorliegenden Schwcllvvert-Verknüpfiingsgliedcs
ist ein allen drei Transistorpaaren miicmsamer
Kollektoranschiuß mit einer ersten gemeinsamen Ausgangssignalklemmc Ift Pur das Verknüpfungsglied
verbunden, f.in weiteres Paar von Transistoren
P4 und /V4, die eine vierte Inverterschaltung
bilden, ist mit den 7usammengeschaltelcn CiATT-Anschlüsscn
an eine Klemme 16 angeschlossen und steht mit den /usammengeschaltetcn Kollektoranschlüssen
mit einer zweiten Ausgangsklemmt· 18 des Verknüp- 4<
fungsgliedes in Verbindung. An der Klemme 16 steht ein Komplementsignal T zur Verfugung, während an
der Klemme 18 das eigentliche Signal 7 liegt
Für die folgende Erläinerung der Arbeitsweise des in
Fig.! dargestellten Schwellwert-Verknüpfiingsglicdes so
soll angenommen werden, daß +!und F denselben
Betrag, wie 5 Volt haben und daß die Binärziffern L bzw. 0 durch ein positives bzw. negatives Signal repräsentiert
werden. Im Idealfall werden die Bini'.rliffern /. und C) durch die Spannungen + F bzw. F s>
dargestellt. Bei der vorliegenden Schaltungsanordnung hat T auch immer den Wert f V oder F. das
Signal T kann jedoch nicht ganz so positiv bzw
negativ sein wie + V bzw. - V. was von den Binärwerten der Eingangssignalc Xx. X1 und X3 abhängt.
Für die Erläuterung soll ferner vorausgesetzt werden,
daß die Kanäle der Transistoren P1 P3 und
Nx-Ns (Pur eine vorgegebene Emilter-Kollcklorspannung
und eine vorgegebene GATT-Emitterspannungl
alle den gleichen Widerstand haben, d. h.. daß das Verknüpfungsglied liir einen Betrieb als Majoritäts-Minoritäts-Glied
mit drei Eingängen bestimmt ist.
Als erstes, sei der Fall betrachtet, daß
.V, = X, = X3 = u sind. Unter diesen Bedingungen
sind die Transistoren Px, P} und Pj gesperrt, und ihre
Kanäle haben einen sehr hohen Widerstand. Die Transistoren N1, N2 und N3 sind dagegen aufgetastet,
ihre Kanäle haben einen kleinen Widerstand, und an der Klemme 16 tritt ein Ausgangssigna!
7" F entsprechend der Binärziffer 0 auf Hierdurch wird der Transistor N4 gesperrt, während der
Transistor P4 leitet, so daß an der Klemme 18 ein Ausgangssignal T - + V entsprechend der Binär-/iffer
/. auftritt. _
Für den Fall X1 = X2 = Xi = 0 ist T offensichtlich
gleich + F entsprechend der Binärzahl L und 7' - V entsprechend der Binärzahl 0.
Es seien nun X1 = X2 = I und Xs = Ü. Die
Signale .V1 und X2. die positiv sind, bewirken, daß die
Transistoren .V1 und ,V, leiten und die Transistoren
P, und P1 sperren, während das .Signal Λ',. das negativ
ist. den Transistor P1 leiten läßt ■■ .wie den Transistor
λ , spei rl Dem ersten Anschein nach sieht es so aus. als ob die Transistoren .V1 und /V2. wenn sie leiten,
leweils den gleichen Kanalwiderstand aufweisen wie der Transistor P,. wenn er leitet. Wie unten gezeigt
werde;, wird, ist dies jedoch nicht ganz richtig. Die
beiden Transistoren vom η-Typ haben jeweils eine niedrigere Impedanz als der Transistor vom p-Tvp.
Dies hat .seinen Grund darin, daß die Kollektor-Emitter-Spannung
des Transistors P3 größer als die Kollektor-Emitter-Spannung der Transistoren .V1 und
\, ist. (Wenn andererseits die Eingangssignale .V1 -■ A'i -- 0 und X3-L wären, würden die dann
leitenden Transistoren P1 und P2 des p-Typs einen
niedrigeren Kanalwiderstand haben als der leitende Transistor V, vom n-Typ.)
Fs dürfte hier zweckmäßig sein, die Arbeitsweise
eines MOS-I eldeffektlransistors kurz zu rekapitulieren: Em solcher Transistor hat im gesperrten Zustand
einen sehr hohen Emitter-Kollektor-Widerstand. Im leitenden Zustand ist der Widerstand jedoch nicht Pur
alle Betriebsbedingungen gleich. Wenn der Transistor im slromgesättigten Zustand odsr nahe der
Stromsättigung arbeitet, ist der Widerstand der Kollektor-Emitter-Strecke (Kanal) im Verhältnis sehr viel
höher als dann, wenn der Transistor im sogenannten »Arbeitsbereich veränderlichen Widerstandes« arbeitet.
Ein Transistor arbeitet in Stromsättigung, wenn bei einer vorgegebenen GATT-Emitter-Spannung eine
Erhöhung der Kollektor-Emitter-Spannung keine weitere Erhöhung des Emitter-Kollektor-Stromes zur
Folg;: hat. Dieser Zustand wird durch die folgende Gleichung beschrieben:
Wm* *W(iS - lyl. (I)
Dabei bedeute!
VI)S Kollektor-Emitter-Spannung,
VGS GATT-Emitter-Spannung und
F7 Schwellwertspannung des Transistors.
VGS GATT-Emitter-Spannung und
F7 Schwellwertspannung des Transistors.
Die Schwellwertspannung VT ist kleiner als die
Betriebsspannung '/.
Ein MOS-Transistor arbeitet im Bereich veränderlichen Widerstandes, wenn die folgende Gleichung
erfüllt ist:
Ϊ V»s\ * I Vas -
Bei dem oben betrachteten Bcispi;.. mil den Eingangssignalen
X1 = A'2 = /. und ,V3 = 0 leiten die
Transistoren N1, N2 und P3. während die Transistoren
P1. P2 und /V3 sperren. Würde man fälschlich
annehmen, daß die Kanäle aller stromführender Transistoren unter diesen Umständen den gleichen
Widerstand R hätten,so wäre der Widersland zwischen
den Klemmen U und 16 gleich R/l und der Widerstand zwischen den Klemmen 16 und 10 gleich R.
Die Spannung T an der Klemme 16 wäre dann - I 3 (für den Fall, daß +K= 5 K und -K= - 5Ksind,
wäre dann T = -1,66... Volt). In der Praxis ist die Spannung, wie erwähnt, wesentlich negativer als
- K/3. Dies kann mittels der folgenden vereinfachten Gleichungen gezeigt werden:
Für einen leitenden Transistor, wie Λ\. gilt:
\V,J = \V+ [-T)I. (41
da T negativ ist, wenn V, - A2 = I. ergibt sich
Subtrahiert man K7 von beiden Seiten der Gleichung
(3). so erhält man
\VGS - VT\ = \2V- K7I.
und da Kr < Kist. ergibt sich
und da Kr < Kist. ergibt sich
\VGS- K7- i>
V.
Aus den Gleichungen (5) und (7) folgt
|F„s|<iKf;,.-Kri.
|F„s|<iKf;,.-Kri.
(ft)
(7)
IX)
Diese letzte Gleichung stellt aber das Kriterium für den Betrieb im Bereich veränderlichen Widerstandes
gemäß Gleichung (2) dar. was bedeutet, daß die Kanäle der Transistoren N1 und /V2 jeweils einen
verhältnismäßig niedrigen Widerstand aufweisen.
Für den leitenden Transistor P3 ist die Kollektor-Emitter-Spannung
vl= I+ K- (-
(9)
erfüllt ist. wenn
\V+ T] >\2V- K7-I
Transistoren /V, und /V2. so daß der Widerstand der
Emitter-Kollektor-Strccke (Kanal) des Transistors P3
wesentlich höher ist als beim Transistor N1 oder \\
Die letzte Inverterschaltung mit den Transistoren P4
S und yV4 liefert ein Ausgangssignal Γ entsprechend dem
Komplement des Eingangssignals T. Im vorliegenden Falle, wo A', = X1 = L und Χλ = 0 sind, stellt
T eine 0 (negative Spannung) und Teine L (positive Spannung) dar. Wie bei dem vorangegangenen Beispiel
nimmt Timmereinen der normierten Spaniuingswerte. also entweder + K oder — K an. Da T die
Minorilätsfunktion der drei Veränderlichen ist. entspricht T offensichtlich der Majorilätsfunktion der
gleichen drei Veränderlichen.
i<i Das in Fig. I dargestellte Ausführungsbeispiel der
Erfindung ist für drei Eingangsgrößen ausgelegt. Selbstverständlich gilt das erläuterte Arbcilsprinzip
auch für irgendeine andere ungerade Anzahl von Eingangsveränderlichen. Für fünf Veränderliche
würden also fünf Transistorpaare zur Erzeugung des Signals T und ein zusätzliches Paar zur Erzeugung
des Signals T vorhanden sein. Bei der Schaltungsanordnung gemäß Fig. 1 sollen die Kanäle aller
Transistoren, die die Minoritätsfunktion realisieren.
im leitenden Zustand für vorgegebene Werte von K/w v-nd V,iS wenigstens annähernd denselben Widerstand
haben. Um die Verlustleistung klein zu halten, sollen außerdem die Impedanzen der Kanäle der
Transistoren im leitenden Zustand verhältnismäßig
w groß sein.
Bei der obigen Erläuterung war angenommen worden, daß1 + K| = ! - Kl. In der Praxis braucht dies
jedoch nicht der Fall zu sein. + V kann z. B. einen Wert wie + IO Volt haben, während - Kdem Massc-
is potential entsprechen kann. In einem praktisch realisierten
Verknüpfungsglied dieses letzterwähnten T\ps mit drei Eingängen wurden die in der folgenden
Tabelle i aufgeführten Spannungen verwendet, während ein Verknüpfungsglied dieses Typs mit fünf
Eingängen mit den in der folgenden Tabellen aufgeführten
Spannungen betrieben wurde.
Sie ist also offensichtlich größer als K. Für den gleichen
Transistor gilt
UO)
Aus den Gleichungen (9) und (10) läßt sich ohne
Schwierigkeiten erkennen, daß die Bedingung
Bei entsprechender Auslegung der Schaltung, nämlich geeigneter Wahl von K7-, läßt sich diese Bedingung
aber leicht erfüllen. Es ist jedenfalls klar, daß der
Transistor P3 näher an der Sättigung arbeitet als der
Transistor ZV, oder N1. da die Emitter-Kollekloi-Spannung
am Transistor P3 größer ist als an den Λ hai h I der
[.InIMHJiS-SiIIn.
hohen Wertes
I/ I
0
1
2
3
1
2
3
Λ USlM 111! V
spannung
10
8.4
1.7
0
8.4
1.7
0
F-nlspr
BinämfTer
BinämfTer
L L
0
0
Abweichiin;.·
der Spunnim ■
vo*"1- idealen
Wen
(V1)It)
-1.4
+ 1.3
Tabelle II
(Bedeutung der Spalten wie Tabelle I)
(Bedeutung der Spalten wie Tabelle I)
0 | 10 |
I | 9.2 |
2 | 7,7 |
3 | 14 |
4 | 0.7 |
5 | 0 |
I
1
I
1
I
0
0
0
0
0
-0.8
-2.3
+ 2.4
+ 0.7
-2.3
+ 2.4
+ 0.7
Eine vorteilhafte Eigenschart der Schaltungsanordnung gemäß Fig. I besteht darin, daß sie sich
leicht in inteerierter Form realisieren läßt und daß sie
mit anderen integrierten MOS-SchalUingcn kompatibel
ist. Um die Herstellung zu vereinfachen, können die Transistoren P4 und /V4 in der Praxis Kanäle der
gleichen Impedanz (für vorgegebene Werte von VfiS
und (■ rs) haben, wie die Kanäle der anderen Transistoren,
obwohl dies nicht unbedingt der Fall zu sein braucht.
Es ist bereits erwähnt worden, daß die Spannung an der Klemme 16 einen anderen Wert als + V oder - V
haben kann. In solchen Fällen kann man ein normiertes Signal des gleichen Binärwertes wie das Signal
an der Klemme 16 dadurch erzeugen, daß man mit der Klemme 18 eine weitere komplementär-symmetrische
Inverterschaltung verbindet. Bei vielen Schallungsanwendungen ist eine solche Signalnormierung jedoch
nicht wesentlich.
An Hand der Fig. 1 ist ein einfaches Majoritäts-Minoritäts-GIied
mit drei Eingängen erläutert worden. Der Erfindungsgedanke läßt sich jedoch in gleicher
Weise auch auf Schwellwert-Verknüpfungsglieder zur Realisierung gewichteter Schwellwertfunktionen anwenden.
Das Verknüpfungsglied gemäß Fig. 2 realisiert beispielsweise die 2,1,1,1 -Schwellwertsfunktion.
Bei dieser Schaltungsanordnung ist der Widersland der Kanäle der Transistoren P1 und /V1 für vorgegebene
Werte von VGS und die Emitter-Kollektor-Spannung
VSD halb so groß wie der Widerstand der
Kanäle der anderen Bauelemente. Verfahren zur Herstellung von Feldeffekttransistoren mit Kanälen unterschiedlichen
Widerstandes sind bekannt. Man kann z. B. den Widerstand des halben Wertes R/2 dadurch
erreichen, daß man den Kanal des Transistors P1 doppelt so breit macht wie den Kanal jedes der Transistoren
P2, P3 und P4 und indem man in entsprechender
Weise den Kanal von N1 doppelt so breit macht wie den Kanal der anderen Transistoren des
N-Typs. Die Kanäle der Transistoren P2, P,. P4-N2.
/V, und W4 sollen für vorgegebene Werte von Kcs
und Vns alle den gleichen Widerstandswert R haben.
Bei dem Schwellwert-Verknüpfungsglied gemäß Fig. 2 hat das Eingangssignal A", die doppelte
Wirkung a,uf den Betrieb der Schaltung wie jedes der Signale X1, X3 und X*. Wenn z. B. X, und X1 dem
Binärwert L entsprechen, entspricht T einer 0 unabhängig davon, weichen Wert die verbleidenden Signale
X3 und ΧΛ haben. Wenn andererseits X2. X3
und X4 den Binärwert L haben, entspricht T einer 0
unabhängig davon, welchen Wert X1 hat. Wie bei der
vorherbeschriebenen Schaltungsanordnung ist T zu T komplementär.
Zur Vereinfachung der Herstellung ist es manchmal wünschenswert, daß alle vorhandenen Transistoren
die gleichen Abmessungen haben, d. h..daß alle Kanäle für vorgegebene Werte von Vus und VGS den gleichen
Widerstand haben. Dies kann durch die in Fig. 3
ίο dargestellte Modifikation erreicht werden. Um wieder
das Eingangssignalgewicht 2 zu erreichen, sind hier zwei Inverterschaltungen in der dargestellten Weise
parallel geschaltet. Mit anderen Worten gesagt, sind die vier OATT-Elektroden von Transistoren P10,
Plh, N10 und Nlh alle zusammen an eine gemeinsame
Eingangsklemme angeschlossen, der ein Eingangssignal, wie X1, zugeführt wird, und die in Reihe geschalteten
Kanäle beider Inverterschaltungen sind parallel zueinander zwischen die Klemmen 10 und 14geschal-
tet, an denen die Betriebsspannungen + V bzw. — V
liegen, und die Kollektorelektroden sind schließlich mit der gemeinsamen Ausgangsklemme 16 verbunden.
Wenn nun jeder Kanal für vorgegebene Werte von VDS und VGS den Widerstand R hat und X1 bei-
spielsweise negativ ist, werden die Transistoren P1n
und P1,, beide aufgetastet, und der effektive Widerstand
zwischen der Klemme 10 und dem gemeinsamen Ausgangsanschluß 16 ist für die vorgegebenen Werte
von VDS und VGS gleich R/2.
x,o Bei den oben erläuterten Ausführungsbeispielen
haben die Eingangsklemmen die Gewichte I oder 2. Selbstverständlich sind auch andere Eingangsgewichte
möglich und realisierbar. Schaltet man beispielsweise drei Transistorinverterschaltungen parallel, so ergibt
sich eine Eingangsschaltung mit dem Gewicht 3. Das Eingangsgewicht 4 kann durch Parallelschalten von
vier Transistorinverterschaltungen realisiert werden usw. In entsprechender Weise könnte der Widerstand
der Kanäle eines Transistorpaares, wie P2. N1 oder
jedes anderen Paares, bei der Schaltungsanordnung gemäß F i g. 3 gleich einem Drittel des Widerstandes
der anderen Transistoren sein usw. Die einzige Bedingung, die hier zu erfüllen ist, besteht darin, daß die
Schaltungsanordnung^ ausgelegt sein muß, daß der
Wert der Spannung T an der Klemme 16 immer eine eindeutige Unterscheidung zwischen den Binärweren
Lund 0 gewährleistet. Diese Bedingung ist z. B. dann
erfüllt, wenn die Summe der Eingangsgewichte eine ungerade Zahl ist.
Hierzu 1 Blatt Zeichnungen
409541/340
Claims (4)
- Puten tansprtiche:ΐ. Schwellwert-Verknüpfungsglied mit mindestens zwei Eingangsklemmen, einer Ausgangs- s klemme und einer die zwischen zwei Betriehsspannungsklemmen in Reihe geschalteten Kanäle zweier Feldeffekttransistoren entgegengesetzten Leitungstyps enthaltenden komplementür-symme trischen FeldefTekttransistor-Jnverterschaltung Γιιι ίο jede Eingangsklemme, dadurch gekennzeichnet, daß jede Eingangsklemme in" an sich bekannter Wsise an die GATl-Elektroden eines anderen Paares von Feldeflektiransisiorei (P1 bis P3, N, bis/V3)einer Inverterschaltung angeschlossen ist und daß die Ausgangsklemnie (I6| eine dem ganzen Verknüpfungsglied gemeinsame Verbindung enthält, welche mit aflen Reihenschaltungen dort wo der Transistor \l\ bis P1) des eiiK-ii I.eitungstvps mit dem 1.V1 his V1I des anderen Leitungsiyps ziisammengcschaltei ist. verbunden ist.
- 2. Schwellucrt-Verknüpfungsgiied nach Anspruch !. dadurch gekennzeichnet, daß eine der Invcrlerschaltungcn zwei Feldeffekttransistoren :, |P|. .V1I enthalt, deren K.mal bei einer vorgegebenen Kollektor-Emitter-Spanniing 11 /A)dcn Widerstand R M hat und eine andere Inverterschaltung zwei Feldeffekttransistoren l/':. N2 1 enthalt. ü.Tcn Kanüle bei der vorgegebenen KoI-lektor-Emiiter-Spannung jeweils den Widerstand R haben IA/ ganzzahlig und größer als I).
- 3. Schwellvvcrt-Vtrkniir^ngsglied nach Anspruch 1. dadurch gekennzeichnet, daß mindestens eine der Fcldcffekttransistor-Inverterschaltungen ;-mindcslcns zwei parallel zwischen die Belriebsspannungsklemmen (10. 14) geschaltete Reihenschaltungen aus den Kanülen zweier Feldeffekttransistoren (P1,,. /V1,,: P1,,. /V1,,) entgegengesetzten Leitungstyps enthalt, daß die CiATT-Elektroden dieser Transistoren mit einer gemeinsamen f:.ingangsklemmc uV,) verbunden sind und daß die \'erbindungcn /wischen den Kanülen der Transistoren unterschiedlichen Leilungstyps jeder Reihenschaltung mit einer gemeinsamen Ausgangs- 4s klemme (16) verbunden sind (Fig. 3).
- 4. Schwcllwert-Vcrknüpfungsglied nach Anspruch I. 2 oder 3. gekennzeichnet durch eine zusätzliche Feldeffekttransistor-Inverterschallung. die eine /wischen die beiden Betriebsspannungs- vj klemmen (10. 14) geschaltete Reihenschaltung aus den Kanälen zweier Feldeffekttransistoren (P4. N^ in Fig. 1: P5. /V5 in Fig. 2) enthält: daß die GATT-Elektroden dieser Transistoren mit der Aiisgangsklemme (16) verbunden sind und daß die ^ Verbindung der Kanäle dieser beiden Transistoren mit einer zweiten Aiisgangsklemme (I8I verbunden
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US19351971A | 1971-10-28 | 1971-10-28 |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2252371A1 DE2252371A1 (de) | 1973-05-03 |
DE2252371B2 true DE2252371B2 (de) | 1974-10-10 |
DE2252371C3 DE2252371C3 (de) | 1975-05-28 |
Family
ID=22713954
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2252371A Expired DE2252371C3 (de) | 1971-10-28 | 1972-10-25 | Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren |
Country Status (6)
Country | Link |
---|---|
US (1) | US3715603A (de) |
JP (1) | JPS5215434B2 (de) |
CA (1) | CA973938A (de) |
DE (1) | DE2252371C3 (de) |
FR (1) | FR2159053A5 (de) |
GB (1) | GB1397452A (de) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3900742A (en) * | 1974-06-24 | 1975-08-19 | Us Navy | Threshold logic using complementary mos device |
US4091293A (en) * | 1975-12-30 | 1978-05-23 | Fujitsu Limited | Majority decision logic circuit |
JPS5315054A (en) * | 1976-07-27 | 1978-02-10 | Toshiba Corp | Logic circuit |
FR2469052A1 (fr) * | 1979-11-05 | 1981-05-08 | Thomson Csf | Comparateur a memoire, assurant la regeneration de signaux electriques numeriques, et systeme de transmission numerique utilisant un tel comparateur |
JPS6065547A (ja) * | 1983-09-20 | 1985-04-15 | Sharp Corp | 半導体装置 |
US4896059A (en) * | 1988-07-26 | 1990-01-23 | Microelectronics Center Of North Carolina | Circuit to perform variable threshold logic |
US5656948A (en) * | 1991-05-17 | 1997-08-12 | Theseus Research, Inc. | Null convention threshold gate |
US6900658B1 (en) * | 1991-05-17 | 2005-05-31 | Theseus Logic Inc. | Null convention threshold gate |
US5796962A (en) * | 1991-05-17 | 1998-08-18 | Theeus Logic | Null convention bus |
CA2103257A1 (en) * | 1991-05-17 | 1992-11-26 | Karl M. Fant | Null convention speed independent logic |
US5930522A (en) * | 1992-02-14 | 1999-07-27 | Theseus Research, Inc. | Invocation architecture for generally concurrent process resolution |
WO1996021277A1 (en) * | 1995-01-06 | 1996-07-11 | Theseus Research, Inc. | Null convention threshold gate |
JP3019805B2 (ja) * | 1997-06-19 | 2000-03-13 | 日本電気株式会社 | Cmos論理回路 |
US5977663A (en) * | 1997-09-24 | 1999-11-02 | Theseus Logic, Inc. | Dynamic threshold gates with embedded registration |
US5907693A (en) * | 1997-09-24 | 1999-05-25 | Theseus Logic, Inc. | Autonomously cycling data processing architecture |
US6031390A (en) * | 1997-12-16 | 2000-02-29 | Theseus Logic, Inc. | Asynchronous registers with embedded acknowledge collection |
US5942917A (en) * | 1997-12-29 | 1999-08-24 | Intel Corporation | High speed ratioed CMOS logic structures for a pulsed input environment |
US6262593B1 (en) | 1998-01-08 | 2001-07-17 | Theseus Logic, Inc. | Semi-dynamic and dynamic threshold gates with modified pull-up structures |
US6430585B1 (en) | 1998-09-21 | 2002-08-06 | Rn2R, L.L.C. | Noise tolerant conductance-based logic gate and methods of operation and manufacturing thereof |
US6198336B1 (en) * | 1999-08-09 | 2001-03-06 | Monolith, Company, Ltd. | Threshold element |
JP3297738B2 (ja) * | 2000-02-16 | 2002-07-02 | 東北大学長 | Cmos多数決回路 |
US6593778B1 (en) * | 2000-09-05 | 2003-07-15 | Intel Corporation | Zero detect circuit and method for high frequency integrated circuits |
US20040240892A1 (en) * | 2003-05-27 | 2004-12-02 | Abidin Cindra W. | Method and apparatus for detecting interruption of an input signal |
US9473139B2 (en) * | 2014-07-03 | 2016-10-18 | Arizona Board Of Regents On Behalf Of Arizona State University | Threshold logic element with stabilizing feedback |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3275812A (en) * | 1963-07-29 | 1966-09-27 | Gen Electric | Threshold gate adder for minimizing carry propagation |
US3449594A (en) * | 1965-12-30 | 1969-06-10 | Rca Corp | Logic circuits employing complementary pairs of field-effect transistors |
US3322974A (en) * | 1966-03-14 | 1967-05-30 | Rca Corp | Flip-flop adaptable for counter comprising inverters and inhibitable gates and in cooperation with overlapping clocks for temporarily maintaining complementary outputs at same digital level |
US3519941A (en) * | 1968-02-23 | 1970-07-07 | Rca Corp | Threshold gate counters |
-
1971
- 1971-10-28 US US00193519A patent/US3715603A/en not_active Expired - Lifetime
-
1972
- 1972-08-30 CA CA150,607A patent/CA973938A/en not_active Expired
- 1972-10-25 GB GB4917572A patent/GB1397452A/en not_active Expired
- 1972-10-25 DE DE2252371A patent/DE2252371C3/de not_active Expired
- 1972-10-27 FR FR7238333A patent/FR2159053A5/fr not_active Expired
- 1972-10-28 JP JP47108382A patent/JPS5215434B2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
US3715603A (en) | 1973-02-06 |
FR2159053A5 (de) | 1973-06-15 |
JPS5215434B2 (de) | 1977-04-28 |
CA973938A (en) | 1975-09-02 |
GB1397452A (en) | 1975-06-11 |
DE2252371C3 (de) | 1975-05-28 |
JPS4852461A (de) | 1973-07-23 |
DE2252371A1 (de) | 1973-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2252371C3 (de) | Schwellwert-Verknüpfungsglied mit komplementär-symmetrischen Feldeffekttransistoren | |
DE2544974C3 (de) | Schaltkreis zur Realisierung logischer Funktionen | |
DE2312414A1 (de) | Verfahren zur herstellung von integrierten mos-schaltkreisen | |
DE2514462C3 (de) | Schaltungsanordnung zur Umwandlung eines Spannungspegels | |
DE2556828C3 (de) | Dynamisches Schieberegister aus Isolierschicht-Feldeffekttransistoren | |
DE2343128C3 (de) | R-S-Flip-Flop-Schaltung mit komplementären Isolierschicht-Feldeffekt-Transistoren | |
DE2639555A1 (de) | Elektrische integrierte schaltung in einem halbleiterchip | |
DE2139170A1 (de) | Binares Addier und Subtrahierwerk | |
DE2415098C3 (de) | Amplitudendetektorschaltung | |
DE2604088A1 (de) | Integrierte halbleiterschaltung | |
DE1942420C3 (de) | Antivalenz/ Äquivalenz-Schaltung mit Feldeffekt-Transistoren | |
DE2241267B2 (de) | Rückstellbarer binärer Flip-Flop aus Halbleiterbauelementen | |
DE2919569C2 (de) | Inverter-Pufferschaltung | |
DE3330383A1 (de) | Eingangsverstaerkerschaltung mit verbesserter rauschfreiheit | |
DE2608576C2 (de) | Aus Feldeffekt-Transistoren vom gleichen Kanaltyp aufgebauter Differenzverstärker mit hoher Gleichtaktunterdrückung | |
DE1807105B2 (de) | Treiberschaltung für Flip-Flops | |
DE2740833C2 (de) | Schaltungsanordnung zum Betreiben elektromechanischer Schaltwerke | |
EP0292913A2 (de) | Als integrierte Schaltung ausgebildete Schaltereinrichtung | |
EP0082208B1 (de) | Integrierter CMOS-Schaltkreis | |
DE2522588A1 (de) | Treiberschaltung in komplementaer- feldeffekttransistor-technologie | |
DE1774831A1 (de) | Schaltung zur alternativen Verwendung als Absolutverstaerker oder Multiplizierer | |
DE3823738A1 (de) | Logikschaltung | |
DE3325873A1 (de) | Logik-schaltungsanordnung | |
DE3927192C2 (de) | ||
DE1512518C3 (de) | Binäre Verknüpfungsschaltung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
E77 | Valid patent as to the heymanns-index 1977 | ||
EHJ | Ceased/non-payment of the annual fee |